JP6102204B2 - 電子装置、その制御プログラムおよび制御方法 - Google Patents

電子装置、その制御プログラムおよび制御方法 Download PDF

Info

Publication number
JP6102204B2
JP6102204B2 JP2012252994A JP2012252994A JP6102204B2 JP 6102204 B2 JP6102204 B2 JP 6102204B2 JP 2012252994 A JP2012252994 A JP 2012252994A JP 2012252994 A JP2012252994 A JP 2012252994A JP 6102204 B2 JP6102204 B2 JP 6102204B2
Authority
JP
Japan
Prior art keywords
processor
power
signal data
warm
abnormal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012252994A
Other languages
English (en)
Other versions
JP2014102607A (ja
Inventor
哲生 秋冨
哲生 秋冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012252994A priority Critical patent/JP6102204B2/ja
Publication of JP2014102607A publication Critical patent/JP2014102607A/ja
Application granted granted Critical
Publication of JP6102204B2 publication Critical patent/JP6102204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パーソナルコンピュータなどの電子装置、その制御プログラムおよび制御方法に関する。
パーソナルコンピュータなどの電子装置では種々の半導体部品や機構部品が使用されており、想定された動作環境で動作するように部品選定や回路設計が行われている。このため、想定外の高温環境下や低温環境下では、正常な動作が得られない場合がある。高温環境や低温環境では、半導体部品の特性変化、コンデンサのインピーダンス変化、機構部品の可動部の硬化、結露による回路インピーダンスの変化などを来たすおそれがある。CPUやチップセットなど集積度の高い半導体部品では、単純なTTLロジック素子と比較すると、特性変化による影響を強く受けるおそれがある。駅の構内や街頭など、無人でスケジュール運転をしている電子装置では、冬季など、想定外の温度低下で起動に失敗する場合がある。このような低温下での起動失敗を回避するには、装置内または装置近傍にヒータを設置し、暖気を図るなどの対策が施される。
無人運転を行う電子装置に関し、装置内の温度監視、自動投入の時刻、動作の再試行などの制御を行うことが知られている(たとえば、特許文献1)。
コンピュータの起動に関し、温度が動作保証範囲に入ることの確認や、自己診断などを行い、異常であれば、繰り返し起動を行うことが知られている(たとえば、特許文献2)。
特開平1−48118号公報 特開2005−321949号公報
ところで、PCなどの電子装置には、動作保証温度が設定されている。この動作保証温度は、電子装置の動作を保証する温度範囲である。このような動作保証温度が設定されている電子装置では、この動作保証温度と、実際には動作が可能な温度との間に温度マージンがあったとしても、装置の内部温度が動作保証温度に到達しなければ動作を開始することができない。つまり、電子装置の温度を動作保証温度まで上昇させる必要があり、動作保証温度に到達するまでの間、待機しなければならない。このため、起動開始に時間を要し、起動開始が遅延するという課題がある。
そこで、本開示の構成は上記課題に鑑み、起動開始の高速化を図ることを目的とする。
上記目的を達成するため、本開示の構成では、電源投入により起動するプロセッサの動作が動作監視部で監視される。動作監視部は、プロセッサが接続する伝送手段を通じてプロセッサが発する信号データを取り込み、この信号データの波形に基づいてプロセッサの動作を監視する。制御部は、前記プロセッサの起動時に発した信号データに基づいた前記動作監視部の監視結果を受け、前記プロセッサに動作異常があれば前記プロセッサに暖気処理を実行させ、前記プロセッサに動作異常がなければオペレーティングシステムを起動する。


本開示の構成によれば、起動時、プロセッサの動作異常が監視され、動作異常がなければ、オペレーティングシステムの起動が開始されるので、プロセッサの起動開始が迅速化される。
そして、本発明の他の目的、特徴および利点は、添付図面および各実施の形態を参照することにより、一層明確になるであろう。
第1の実施の形態に係るPCを示す図である。 起動時の処理手順を示すフローチャートである。 暖気処理の処理手順を示すフローチャートである。 第2の実施の形態に係るPCを示す図である。 動作監視部の一例を示す図である。 AND回路の入出力動作を示す図である。 動作監視部の動作を示すタイミングチャートである。 起動時の処理手順を示すフローチャートである。 プロセッサのマルチコアループ動作を示すフローチャートである。 メモリのビット反転ループ書込み動作を示すフローチャートである。 HDDのスピンドル起動、シーク繰り返し動作を示すフローチャートである。 第3の実施の形態に係る起動時の処理手順を示すフローチャートである。 第4の実施の形態に係る電源の再投入制御部のリセット動作を示す図である。
〔第1の実施の形態〕
図1は、第1の実施の形態に係るPCを示している。図1に示す構成は一例であり、係る構成に本発明が限定されるものではない。
PC(パーソナルコンピュータ)2−1は、本開示の電子装置の一例である。このPC2−1はプロセッサ4、動作監視部6および暖気制御部8を備えている。
プロセッサ4はたとえば、CPU(Central Processing Unit :中央演算処理装置)で構成されている。図示しないROM(Read-Only Memory)に格納されたOS(Operating System)、ファームウェアプログラム、起動プログラムなどの各種のプログラムを実行する。起動プログラムはたとえば、BIOS(Basic Input/Output System )など、既述のプロセッサ4を起動するためのソフトウェアプログラムであり、たとえば、電源を入れてプロセッサ4を動かし始めるための基本ソフトウェアである。BIOSは、電源投入時に実行され、メモリなどの周辺装置を診断し、設定の初期化などを実行するプログラムである。
動作監視部6は、プロセッサ4にPCI(Peripheral Component Interconnect )バス10を介して接続されている。PCIバス10は、データの授受を行うバスである。この動作監視部6はPCIバス10を通じてプロセッサ4の動作を監視し、プロセッサ4の動作エラーを検出する。検出された動作エラーは暖気制御部8に通知される。
暖気制御部8は、動作監視部6の動作エラー検知を受け、暖気動作に移行する。暖気動作では、電源の切断およびその再投入を実行し、プロセッサ4に暖気動作を行わせる。
この電源の切断および再投入の繰り返しの結果、プロセッサ4が正常動作に移行すれば、プロセッサ4がOSを実行する。
プロセッサ4に接続されたBIOS−ROM12にはBIOSが格納されている。このBIOSは、プロセッサ4に接続される図示しない各種周辺装置を制御するプログラムであって、基本入出力システムである。このBIOSは既述の通り、電源投入時に実行され、メモリなどの周辺装置を診断し、設定の初期化を実行する。このBIOS処理においても、周辺機器の暖気動作が行われる。
<起動時の動作>
図2は、PC2−1の起動時の処理手順を示している。この処理手順は、本開示の電子装置の制御プログラムおよび制御方法の一例である。
この処理手順ではたとえば、電源スイッチの投入により起動を行う(S101)。この起動を契機に、動作監視部6は動作監視を開始し、プロセッサ4の動作状態を監視する(S102)。
この動作監視では、プロセッサ4に動作エラーが生じたか否かを判定する(S103)。この動作エラーはたとえば、プロセッサ4のPCIバス10に生じる信号状態を監視すればよい。
動作エラーであれば(S103のYES)、暖気処理を実行する(S104)。この暖気処理の後、S103に戻り、再び動作異常があるか否かを判定する(S103)。動作異常があれば(S103のYES)、動作異常が解消するまで、プロセッサ4の暖気動作が継続的に行われる。
そして、動作異常がなければ(S103のNO)、オペレーティングシステム(OS)を起動する(S105)。これにより、動作異常がなければ、OS起動に移行できるので、起動開始が迅速化される。
<暖気処理>
図3は、PC2−1の暖気処理の処理手順を示している。この処理手順は、本開示の電子装置の制御プログラムおよび制御方法の一例である。この処理手順は、起動時の処理手順のS104(図2)のサブルーチンである。
動作異常があれば(S103のYES)、電源を切断(電源=OFF)する(S104104)。この電源OFFの後、電源を再投入し(S1042)、S104(図2)に戻る。つまり、電源の投入(S1041)および再投入(S1042)は、動作異常が解除されるまで自動継続とする。これにより、暖気処理が継続的に行われる。
<第1の実施の形態の効果>
(a) 電源の投入時、プロセッサ4の動作状態が監視され、動作エラーが解除されるまで電源の切断および再投入が自動的に継続されるので、プロセッサ4が暖気状態となる。斯かる構成では、冬季など、低温状態でのプロセッサ4の動作異常を回避でき、暖気によって迅速にプロセッサ4の正常動作を確保できる。
(b) このような暖気動作を行えば、無人下でスケジュール動作を行わせるPC2−1が動作異常を継続してしまうとい不都合を回避できる。
(c) PC2−1の暖気動作に平行し、BIOSで実行される周辺装置の初期化により、周辺装置の暖気を実行すれば、PC2−1を正常動作に移行させることができる。
(d) 動作保証温度が設定されていても、動作保証温度に到達する前に起動開始を行えるので、起動開始の高速化が図られる。
〔第2の実施の形態〕
図4は、第2の実施の形態に係るPC2−2を示している。このPC2−2は、本開示の電子装置の一例である。図4において、図1と同一部分には同一符号を付している。
このPC2−2のプロセッサ4にはメモリ14が接続されているとともに、チップセット(Chipset )16を介してBIOS−ROM12およびHDD(Hard Disk Drive )18が接続されている。
プロセッサ4は、データの授受、演算などの処理を実行するコンピュータの中枢部分である。このプロセッサ4は、単一または複数のCPUコアで構成され、この実施の形態では、一例として、CPUコア4−1、4−2で構成している。メモリ14は、プロセッサ4に直結されるRAM(Random-Access Memory)の一例であり、プロセッサ4が実行するデータ処理のワークエリアを構成する。
チップセット16は、プロセッサ4とメモリ14や他の周辺装置などとの間でデータの受渡しを管理するLSI(Large Scale Integration circuit )であり、たとえば、ノースブリッジおよびサウスブリッジの二つのチップで構成される。メモリ14はノースブリッジ側に接続され、HDD18はサウスブリッジ側に接続される。このHDD18はスピンドルモータ20を備えている。
BIOS−ROM12にはBIOSが格納されている。このBIOSは、電源投入時に実行され、メモリ14などの周辺装置を診断し、設定の初期化を実行する。
HDD18は、ハードディスク装置またはハードディスクであり、ROM(Read-Only Memory)の一例である。このHDD18は記録媒体の一例である。このHDD18にはOSやファームウェアプログラムなどの各種のプログラムが格納される。この実施の形態では、本開示の電子装置の制御方法をプロセッサ4の処理で実現するための制御プログラムがHDD18に格納されている。
チップセット16にはPCIバス10を介して既述の動作監視部6が接続されている。この動作監視部6は、チップセット16のサウスブリッジ側に接続されたハードウェア回路であって、プロセッサ4の動作をプロセッサ4の動作波形により監視する。つまり、動作監視部6はたとえば、低温環境でのプロセッサ4の動作を監視するハードウェア回路である。この動作監視部6には電源再投入制御部22が接続され、この電源再投入制御部22には電源ユニット24が接続されている。電源ユニット24は電源再投入制御部22を介して動作監視部6やプロセッサ4などの機能部に給電する電源部の一例である。
電源再投入制御部22は、既述の暖気制御部8の一例である。この電源再投入制御部22では、動作監視部6がプロセッサ4の異常を検出した際に、電源ユニット24からの給電により電源の再投入を繰り返し行う。電源ユニット24はたとえば、商用交流電源(AC)26の入力に基づき、安定化直流出力を発生し、この安定化直流出力を電源再投入制御部22に供給する。
PCIバス10には、表示手段の一例として表示部28を備えてもよい。この表示部28は、プロセッサ4に制御され、電源の再投入回数などの表示情報を画像によって視覚的に表示してもよい。その表示情報を視認可能とすることができる。また、情報表示の他の例として、音声出力を画像表示に併用してもよい。
斯かる構成では、プロセッサ4の信号波形が異常であるか正常であるかを検出し、電源切断および再投入(リブート)の繰り返しによりプロセッサ4の暖気を行い、プロセッサ4を正常な動作状態に移行させることができる。
<動作監視部6>
図5は、動作監視部6の一例を示している。この動作監視部6には、ダウンカウンタ60、フラグレジスタ62、64が備えられている。
ダウンカウンタ60は、ウォッチドッグタイマー(Watchdog Timer) のダウンカウンタである。ウォッチドッグタイマーは、ダウンカウンタ60のプロセッサ4(図4)で設定されるカウント値(カウンタ初期値)をソフトウェア(ファームウェア)により定期的に更新し、そのカウント値(タイマー値)がゼロにならないように制御する。プロセッサに異常があれば、ファームウェアによるカウント値が更新されないため、その値がゼロになる。これにより、プロセッサの異常を検出することができる。この実施の形態ではソフトウェア(ファームウェア)によるカウント値の定期更新の必要はなく、カウント値をバス信号により自動更新させている。これにより、プロセッサ4が動作している間、カウント値はゼロにならないように自動的に制御される。異常が発生した場合にはバス信号の変化がなくなるので、カウント値がゼロとなる。これにより、異常検出が行われる。
このダウンカウンタ60のクロック入力には、図示しないクロック生成回路からクロック信号(CLOCK)が入力されている。このダウンカウンタ60のセット入力(SET)には、第1のAND回路66が接続されている。このAND回路66にはプロセッサ4から出力されるリセット信号(PCI−RESET)およびフレーム信号(PCI−FRAME)が入力されている。つまり、ダウンカウンタ60はAND回路66によるPCI−RESETおよびPCI−FRAMEの論理積出力によりリセットされる。
このダウンカウンタ60にはプロセッサ4からカウンタ初期値70が入力され、カウンタ初期値70が設定される。このカウンタ初期値70が更新されず、このカウンタ初期値70がゼロになった場合には、ダウンカウンタ60から異常検出出力信号(ZERO)=Hが出力される。
フラグレジスタ62にはBIOSの実行時、プロセッサ4からPOST終了フラグ信号が書き込まれる。つまり、フラグレジスタ62は、POST終了フラグを保持する記憶主手段の一例である。
ダウンカウンタ60の異常検出出力信号およびフラグレジスタ62の出力は第2のAND回路68に加えられている。これら異常検出出力信号Hおよびフラグレジスタ62の出力Lの論理積により、AND回路68にはエラー検出を表すエラー検出信号72が得られる。このエラー検出信号72は、電源の切断および再投入指示に用いられる。
AND回路68の出力はフラグレジスタ64に入力され、フラグレジスタ64に書き込まれる。このフラグレジスタ64は、プロセッサ4の動作異常を表す動作異常検出フラグを保持する。このフラグレジスタ64は、ON時にはプロセッサ4に対する電源の切断および再投入指示を受け、BIOSの実行時にプロセッサ4のアクセス(OSリードおよびフラグクリア)74を行う。また、このフラグレジスタ64は、OFF時にはON時の電源の切断および再投入の電源動作に代え、常時電源動作となる。
このように動作監視部6では、ソフトウェア(ファームウェア)によるカウント値の定期更新を必要としていない。バス信号により自動的にダウンカウンタ60のカウント値が更新されている。つまり、プロセッサ4が正常に動作している場合には、ダウンカウンタ60のカウント値がゼロにならないように自動的に制御される。プロセッサ4に異常が発生した場合には、バス信号に変化がなくなるので、ダウンカウンタ60のカウント値がゼロなり、これが異常状態を表す。
<動作監視部6のAND回路66の論理動作>
AND回路66では、図6に示す論理動作が得られる。−PCI−RESET=L、−PCI−FRAME=Lであれば、AND回路66の出力=Lとなる。−PCI−RESET=L、−PCI−FRAME=Hであれば、AND回路66の出力=Lとなる。−PCI−RESET=H、−PCI−FRAME=Lであれば、AND回路66の出力=Lとなる。そして、−PCI−RESET=H、−PCI−FRAME=Hであれば、AND回路66の出力=Hとなる。
<動作監視部6の動作>
図7は、動作監視部6の入出力および各部の動作を示している。図7において、AはCLOCK信号、Bは−PCI−RESET信号、Cは−PCI−FRAME信号、Dはダウンカウンタのカウンタ値、EはZERO出力を示している。Fはエラー検出信号、Gは電源の制御状態を示している。
電源が投入されると、図示しないクロック信号生成回路が動作する。これにより、クロック信号生成回路から図7のAに示すCLOCK信号が生成される。このCLOCK信号がダウンカウンタ60に加えられ、ダウンカウンタ60にカウントされる。
−PCI−RESET信号は、図7のBに示すように、Lでリセット状態、Hでリセット解除状態を表している。図7のCに示す−PCI−FRAME信号のH状態からL状態に移行した際にPCIバスのアクセスが実行される。
図7のDはカウンタ値の推移を示し、マックスはカウンタ初期値を示している。カウント値「2」、「1」、「0」はカウント値の低減状態を示している。カウント値が「0」に移行すると、ZERO出力に「0」を表すH出力が生じる。
このZERO=Hと、フラグレジスタ62からPOST終了フラグ=Lの双方がAND回路68に加えられる。これにより、AND回路68には図7のFに示すように、エラー検出を表すエラー検出信号=Hが得られる。このエラー検出信号が電源切断、再投入指示としてフラグレジスタ64に加えられる。
この結果、図7のGに示すように、H出力状態で異常検出が行われ、H出力からL出力の遷移により電源切断、L出力の継続による電源OFF状態の後、該L出力からH出力の遷移により電源再投入が行われる。時点t1で電源OFF、時点t2で電源再投入が実行され、Tは継続した電源OFF状態を示している。この場合、動作異常が継続していれば、電源ONおよび電源OFFが繰り返し実行される。
<起動時の処理手順>
図8は、PC2−2の起動時の処理手順を示している。この処理手順では、起動時(つまり電源=ON)、動作監視部6でエラー検出があれば、暖気処理を実行し、PC2−2を暖気する。つまり、エラーフラグが立っていれば、BIOSの制御として、BIOSによるデバイスの発熱処理を実行する。
この処理手順では、電源OFFの状態から電源=ONにし(S201)、動作監視部6でプロセッサ4の動作を監視する(S202)。この動作監視により、動作エラーか否かを判定する。そして、電源=ONに基づくBIOSの実行により、ハードウェアの初期化を実行する(S203)。
動作監視処理としてエラーフラグの確認を行う(S204)。エラーフラグ=ONであれば、暖気処理を実行する(S205)。
この暖気処理(S205)では、BIOSの実行によるデバイス発熱処理を実行する。この暖気処理ではたとえば、暖気を加速するBIOSの制御として、デバイス発熱処理が含まれる。このデバイス発熱処理には、プロセッサ4であればたとえば、マルチコアループ動作、メモリ14であればたとえば、ビット反転ループ書込み動作、HDD18であればたとえば、スピンドルを起動およびシーク(Seek)の繰り返しの実行などが含まれる。
エラーフラグ=OFFであれば、正常動作であるから、S205をスキップしてBIOSの実行により、OS(Operating System)を読み込む(S206)。BIOSの実行により、エラーフラグ・クリアを実行し、プロセッサ4によりフラグレジスタ62にPOST終了フラグの書き込みを実行する(S207)。BIOSの実行により、OSを起動する(S208)。
このOS起動の後、Windows (登録商標)などのOSを起動し(S209)、この処理を終了する。
この実施の形態の暖気処理(S205)では、プロセッサ4のマルチコアループ動作、メモリ14のビット反転ループ書込み動作、HDD18のスピンドル起動およびシーク(Seek)の繰り返しを実行している。これらの動作のいずれかまたは2以上を選択的に実行する構成としてもよい。
<暖気を加速するBIOSの制御=BIOS温度上昇プログラム>
(1) プロセッサ4のマルチコアループ動作
通常のBIOSプログラムでは、プロセッサ4が単一のCPUコアで構成されている場合、そのCPUコアを使用して処理を行っている。たとえば、プロセッサ4が2つのCPUコア4−1、4−2で構成されている場合には、このマルチコアループ動作により、全てのCPUコア4−1、4−2を動作させてプロセッサ4の暖気を加速させる。このようなプロセッサ4では、単純な加算演算のループ処理をキャッシュメモリを使用し、長時間(たとえば、30〔秒〕程度)の動作により、CPUコア4−1、4−2の発熱量を増加させ、暖気を加速することができる。このようなマルチコアループ動作は、該処理プログラム(図9)を組み込んで実行する。
図9は、2つのCPUコア4−1、4−2間のマルチコアループ動作の処理手順を示している。
この処理手順では、処理の開始とともにマルチコアCPUの初期化を行う(S221)。この初期化の処理では、各CPUコア4−1、4−2用のプログラムをメモリ14に展開し、各CPUコア4−1、4−2をスタートさせる(S221)。
各CPUコア4−1、4−2について、開始時刻を記録する(S222−1、S222−2)。この開始時刻の記録の後、CPUコア4−1に対し、一例として初期化処理(CX=0xFFFF、L1:CX=CX−1、JNZ L1)を実行する(S223−1)。同時に、CPUコア4−2に対し、一例として初期化処理(CX=0xFFFF、L2:CX=CX−1、JNZ L1)を実行する(S223−2)。
各初期化処理の経過時間を監視し、各経過時間が予定時間以上であるかを判定する(S224−1、S224−2)。各経過時間が予定時間未満であれば(S224−1のNO、S224−2のNO)、初期化動作を繰り返し、継続する。
各初期化処理の経過時間が予定時間以上に到達すれば(S224−1のYES、S224−2のYES)、初期化動作を完了し、マルチコアループ動作からS205(図8)にリターンする。
(2) メモリ14のビット反転ループ書込み動作
通常のBIOSプログラムはメモリをゼロクリアするだけの処理を行っている。これに対し、メモリ14のビット反転ループ書込み動作では、メモリ14に書き込まれるメモリデータを「0」から「1」に反転し、「1」から「0」に反転させる処理を繰り返すことにより、暖気を加速させる。
メモリ14に用いられるDRAM(Dynamic Random-Access Memory)では、メモリ素子の内部構造がキャパシタに電荷を蓄積してデータを記憶する構成である。このため、「0」と「1」との反転動作により電流が流れ、この電流によって発熱する。この記憶動作を繰り返すことにより、メモリ14の発熱を増加させることができる。
図10は、メモリ14のビット反転ループ書込みの処理手順を示している。
この処理手順では、開始時刻を記録する(S231)。この開始時刻の記録の後、メモリ14のビット反転書込み処理を実行する(S232)。
このビット反転書込み処理は、以下の通りである。
「DX=0xFFFFFFFF
L1:
AX=MaxAddress
(AX)=DX
AX=AX−4
JNZ L1
DX=0x00000000
L2:
AX=MaxAddress
(AX)=DX
AX=AX−4
JNZ L2」
開始時刻の記録から経過時間を監視する(S233)。経過時間が予定時間未満であれば(S233のNO)、S232を繰り返し実行する。これにより、ビット反転書込み処理が繰り返され、ビット反転ループ処理が実行される。
経過時間が予定時間に到達すれば(S233のYES)、ビット反転書込みを完了し、このビット反転ループ処理からS205(図8)にリターンする。
(3) HDD18のスピンドル起動・シーク繰返し動作
通常のBIOSプログラムはOS(オペレーティングシステム)を読み出すまでHDD18の動作を行わない。これに対し、HDD18のスピンドル起動・シーク繰返し動作では、スピンドルモータ20を起動し、HDD18のヘッドを繰返しシークさせる。これにより、HDD18の消費電流が増加し、この消費電流でHDD18の発熱を増加させることができる。
図11は、HDD18のスピンドル起動・シーク繰返し動作の処理手順を示している。
この処理手順では、開始時刻を記録する(S241)。この開始時刻の記録の後、スピンドル起動・シーク繰返し処理を実行する(S242)。
この処理では、HDD18の最大ブロック数の読み出し、HDDキャッシュの無効化、HDDスピンドルの起動、読み取りブロック=0にし、HDD18の読み出し、読み取りブロック=最大ブロックにし、HDD18の読み出しを行う。
開始時刻の記録から経過時間を監視する(S243)。経過時間が予定時間未満であれば(S243のNO)、S242を繰り返し実行する。これにより、シーク繰返し処理が実行される。
経過時間が予定時間に到達すれば(S243のYES)、シーク繰り返し処理を完了し、このスピンドル起動・シーク繰返し動作からS205(図8)にリターンする。
<第2の実施の形態の効果>
(a) 既述の暖気動作では、電源OFFから電源の投入を行い、BIOS初期化処理を経てBIOS温度上昇プログラムを実行し、OSの起動を行う。このような一連の動作手順において、プロセッサ4の動作監視に基づき、電源の切断指示および再投入指示により、暖気処理が実行される。
(b) 従来では回路設計により動作マージンを確保し、部品選定により低温環境での動作を確保している。このような回路設計や部品選定に対し、上記実施の形態では、起動時、暖気動作を先行させて正常動作への遷移を可能にしている。低温下におけるPC2−2の動作開始を迅速化できる。
〔第3の実施の形態〕
図12は、第3の実施の形態に係る起動時の処理手順を示している。この処理手順では、第1の実施の形態の処理手順(図2および図3)に電源の再投入回数による制限動作が付加されている。
この処理手順では、電源の再投入(S301)の後、プロセッサ4の動作監視を行う(S302)。プロセッサ4に動作エラーがあれば(S303のYES)、電源=OFFとし(S304)、所定時間の経過を経て(S305)、電源の再投入を行う(S306)。
そして、電源の再投入回数を監視する(S307)。この場合、電源の再投入の回数に上限値として所定回数を設定する。電源の再投入の後、電源の再投入の回数が所定回数以上に到達していない場合には(S307のNO)、S302に戻り、S303ないしS307の処理を実行する。これにより、暖気処理が実行される。
電源の再投入の回数が所定回数以上に到達すれば(S307のYES)、動作異常と判定し(S308)、暖気動作を完了させ、この処理を終了する。これにより、電源の切断、再投入動作が無制限に行われることを防止できる。
動作監視の結果、動作エラーがなければ(S303のNO)、OSの起動を行う(S309)。これにより、起動開始の迅速化が図られることは既述の通りである。
〔第4の実施の形態〕
図13は、第4の実施の形態に係るPC2−3を示している。図13において、図4と同一部分に同一符号を付している。
動作監視部6では、低温状態などの要因によりプロセッサ4に異常動作が生じている場合に、電源再投入制御部22を動作させ、異常動作から復旧できるように暖気制御を行う。動作監視部6はプロセッサ4のバスアクセスを常時監視する。一定時間内(たとえば、1秒間)にプロセッサ4のバスアクセスが全く無い場合に異常状態と判定する。
この実施の形態において、電源再投入制御部22に異常を表す信号を送出する。PC2−3のBIOS処理には、暖気処理(図9、図10、図11)が追加されている。具体的には、プログラム内容がプロセッサ4、メモリ、グラフィックス、ディスクなどに対して繰返しアクセス(たとえば、30〔秒〕程度)することにより、PC2−3内部のデバイスの温度を急激に上昇させることができる。
このような処理を行えば、低温状態でプロセッサ4つまり、BIOS処理内部で異常が発生しても、動作監視部6により異常を検出でき、その検出結果により、電源の切断および再投入を実行する。つまり、BIOS処理による暖気処理により、PC2−3の温度を急激に上昇させることができる。この動作の繰り返しにより、PC2−3が動作可能な状態に遷移し、OS起動に至る。
斯かる動作は、正常動作に移行するまで繰り返し実行され、接続されているデバイスが故障している場合にも、低温時と同様に電源の切断および再投入が繰り返される。このような不都合を防止するには、電源の切断および再投入の最大回数を予め設定し、その動作回数を監視すればよい(図12)。つまり、電源の切断および再投入の回数が最大回数に達すれば、最大回数へ到達した場合には、最大回数以上の電源の切断および再投入動作を停止させれば、過剰な電源の切断および再投入による異常動作の継続を防止できる。
第4の実施の形態では、図13に示すように、メインボード80に対し、電源ユニット24から発せられる電源レディ信号82がリセット信号の一部を構成する。そこで、AND回路84が備えられている。このAND回路84には、電源レディ信号82と温度センサ86の検出信号とが加えられている。AND回路84では、電源レディ信号82と温度センサ86の検出信号との論理積が取られ、この論理積により、リセット信号88が生成される。温度センサ86は、PC2−3の動作温度を検出し、所定温度たとえば、10〔℃〕以上でH出力を生じる。電源再投入制御部22は、AND回路84からリセット信号88が入力され、このリセット信号88によりリセットされる。
そこで、低温状態たとえば、5〔℃〕下で電源が投入された場合には、温度が10〔℃〕以上に到達したとき、温度センサ86からH出力が得られる。つまり、温度センサ86からの検出信号が温度上昇に応じるので、リセット期間がその温度上昇に依存して長くなる。たとえば、検出温度5〔℃〕で電源が投入された場合に、装置リセットが電源投入からしばらくの間継続した出力状態となる。このため、PC2−3が起動されない。つまり、起動開始が遅延することになる。
これに対し、電源ユニット24からメインボード80に対し、DC電源90が供給される。この状態が維持されれば、電源ユニット24およびメインボード80などの各構成部品が暖気され、PC2−3の温度が上昇することになる。これにより、温度センサ86の検出温度が上昇する。そして、その検出温度が10〔℃〕以上に到達すれば、温度センサ86の検出信号がH出力となる。この結果、電源再投入制御部22から電源ユニット24に一時的に切断指示が出力され、電源の再投入によりPC2−3が動作を開始する。つまり、起動開始を高速化できる。
通常、電源が投入されると、電源ユニット24からリセット信号88が出力される。このリセット信号88の後、所定時間としてたとえば、1〔秒〕以下で、リセットが解除され、プロセッサ4などが動作を開始する。
低温環境で電源投入された場合には、リセット信号88を出力し、PC2−3の内部の温度が動作可能温度まで上昇するまでリセット信号88を継続して出力する。PC2−3の内部に温度センサ86を設置し、この温度センサ86の出力をリセットの解除制御に用いる。リセット解除では、電源を切断し、再投入して動作を開始させればよい。
そして、低温環境で電源投入された場合には、筐体内部の温度上昇を目的に、BIOSなどの初期化プログラムにてPC2−3を含む装置内部の各デバイス(プロセッサ4、メモリ14、グラフィックス、ディスクなど)に対してアクセスを繰り返し、温度上昇を加速させる。このとき、低温による誤動作により、プロセッサ4が動作を停止した場合、停止していることを検出してPC2−3の電源を一旦切断して再投入する。BIOSの初期化診断処理および温度上昇プログラムでプロセッサ4の停止など、異常が発生せず、正常にBIOSの処理が完了した場合には、OSの起動を開始する。温度センサ86の検出温度が既定範囲に上昇すれば、既述のように、電源を切断し、再投入した後、OS起動などの通常動作を開始させる。
〔他の実施の形態〕
上記実施の形態では、起動プログラムなどを実行するプロセッサ4を含む電子機器としてPC2−1、2−2、2−3を例示したが、これらに限定されない。プロセッサ4を含む電子機器としてたとえば、電子ゲーム機、自動車、テレビ受像機、電光掲示板などであってもよい。
以上説明したように、本開示の構成の最も好ましい実施の形態等について説明した。本発明は、上記記載に限定されるものではない。特許請求の範囲に記載され、または発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
2−1、2−2、2−3 PC
4 プロセッサ
4−1、4−2 CPUコア
6 動作監視部
8 暖気制御部
10 PCIバス
12 BIOS−ROM
14 メモリ
16 チップセット
18 HDD
20 スピンドルモータ
22 電源再投入制御部
24 電源ユニット
26 商用交流電源
28 表示部
60 ダウンカウンタ
62、64 フラグレジスタ
66 第1のAND回路
68 第2のAND回路
70 カウンタ初期値
72 エラー検出信号
74 アクセス
80 メインボード
82 電源レディ信号
84 AND回路
86 温度センサ
88 リセット信号
90 DC電源

Claims (4)

  1. 電源投入により起動するプロセッサと、
    前記プロセッサが接続され、信号データを授受する伝送手段と、
    前記伝送手段に対して前記プロセッサが発した信号データを取り込み、該信号データの波形に基づいて前記プロセッサの動作を監視する動作監視部と、
    前記プロセッサの起動時に発した信号データに基づいた前記動作監視部の監視結果を受け、前記プロセッサに動作異常があれば前記プロセッサに暖気処理を実行させ、前記プロセッサに動作異常がなければオペレーティングシステムを起動する制御部と、
    を備えることを特徴とする電子装置。
  2. 前記制御部は、前記プロセッサに前記動作異常があれば、前記プロセッサに備えられた複数のCPUコアによるマルチコアループ動作、前記プロセッサに接続されたメモリに対するビット反転ループ書込み動作、前記プロセッサに接続されたHDDに対するシーク繰返し動作のいずれかまたは2以上を行うことを特徴とする請求項1に記載の電子装置。
  3. 電子装置に搭載されたコンピュータに実行させる制御プログラムであって、
    信号データを授受する伝送手段に対してプロセッサが発した信号データを取り込み、
    電源投入により起動する前記プロセッサが発した信号データの波形に基づいて動作を監視し、
    前記プロセッサの起動時に発した信号データに基づいて、前記プロセッサに動作異常があれば前記プロセッサに暖気処理を実行させ、前記プロセッサに動作異常がなければオペレーティングシステムを起動する処理をコンピュータに実行させるための制御プログラム。
  4. 信号データを授受する伝送手段に対してプロセッサが発した信号データを取り込み、
    電源投入により起動する前記プロセッサが発した信号データの波形に基づいて動作を監視し、
    前記プロセッサの起動時に発した信号データに基づいて、前記プロセッサに動作異常があれば前記プロセッサに暖気処理を実行させ、前記プロセッサに動作異常がなければオペレーティングシステムを起動する
    ことを特徴とする電子装置の制御方法。
JP2012252994A 2012-11-19 2012-11-19 電子装置、その制御プログラムおよび制御方法 Expired - Fee Related JP6102204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012252994A JP6102204B2 (ja) 2012-11-19 2012-11-19 電子装置、その制御プログラムおよび制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252994A JP6102204B2 (ja) 2012-11-19 2012-11-19 電子装置、その制御プログラムおよび制御方法

Publications (2)

Publication Number Publication Date
JP2014102607A JP2014102607A (ja) 2014-06-05
JP6102204B2 true JP6102204B2 (ja) 2017-03-29

Family

ID=51025079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252994A Expired - Fee Related JP6102204B2 (ja) 2012-11-19 2012-11-19 電子装置、その制御プログラムおよび制御方法

Country Status (1)

Country Link
JP (1) JP6102204B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106648758B (zh) * 2016-11-30 2019-11-15 中国电子科技集团公司第五十八研究所 一种多核处理器boot启动系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5884327A (ja) * 1981-11-13 1983-05-20 Hitachi Ltd 電子計算機システムの起動制御方式
JPS6252620A (ja) * 1985-09-02 1987-03-07 Hitachi Ltd 情報処理装置の低温検出制御方式
JP2008084194A (ja) * 2006-09-28 2008-04-10 Toshiba Corp コントローラ、情報処理装置、および通信制御方法
JP4809182B2 (ja) * 2006-10-11 2011-11-09 三菱電機株式会社 温度制御装置
US8089180B2 (en) * 2007-01-16 2012-01-03 Panasonic Corporation Integrated circuit device, method of controlling operation of integrated circuit device, and method of fabricating integrated circuit device

Also Published As

Publication number Publication date
JP2014102607A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
TWI614603B (zh) 用於自動安裝系統軟體之電腦可讀取媒介、伺服器及方法
KR101959002B1 (ko) 저전력 상태로부터 재시작시 휘발성 메모리로부터 처리 시스템의 재초기화
US7308587B2 (en) Method and apparatus for preventing the transitioning of computer system power modes while the system is in motion
TW201802694A (zh) 具有非揮發性雙列記憶體模組之非同步式dram再新之正常關機
US9367446B2 (en) Computer system and data recovery method for a computer system having an embedded controller
KR101997316B1 (ko) 제어 장치, 제어 장치의 제어 방법 및 기억 매체
US9229729B2 (en) Initializing processor cores in a multiprocessor system
EP3803663B1 (en) Watchdog timer hierarchy
CN110096125B (zh) 用于保存存储器数据的计算机实施方法及计算机系统
US11216053B2 (en) Systems, apparatus, and methods for transitioning between multiple operating states
US10073513B2 (en) Protected power management mode in a processor
TW200923784A (en) Electronic device and method for resuming from suspend-to-ram state thereof
TWI352281B (en) Method for judging a rebooting action of a compute
CN108228109B (zh) 一种电子设备的保护数据方法、装置及计算机存储介质
JP2008225929A (ja) 情報処理装置
JP6102204B2 (ja) 電子装置、その制御プログラムおよび制御方法
JP5710424B2 (ja) 情報機器
JP6352627B2 (ja) コンピュータシステム及びその動作方法
WO2012126345A1 (zh) 计算机的启动方法、启动装置、状态转换方法和状态转换装置
CN112148365B (zh) 一种控制模块、方法及微控制器芯片
TW546560B (en) Method of achieving computer power saving through memory throttling
TWI494744B (zh) 電源控制系統及其方法
JP2008157739A (ja) 情報処理装置および起動方法
JP2008139986A (ja) 計算機システム
JP4416575B2 (ja) メモリ制御方法及びメモリ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6102204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees