JP6090458B2 - Manufacturing method of laminated electronic component - Google Patents

Manufacturing method of laminated electronic component Download PDF

Info

Publication number
JP6090458B2
JP6090458B2 JP2015535418A JP2015535418A JP6090458B2 JP 6090458 B2 JP6090458 B2 JP 6090458B2 JP 2015535418 A JP2015535418 A JP 2015535418A JP 2015535418 A JP2015535418 A JP 2015535418A JP 6090458 B2 JP6090458 B2 JP 6090458B2
Authority
JP
Japan
Prior art keywords
hole
ceramic
manufacturing
ceramic sheet
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015535418A
Other languages
Japanese (ja)
Other versions
JPWO2015033788A1 (en
Inventor
横山 智哉
智哉 横山
翼 大村
翼 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015033788A1 publication Critical patent/JPWO2015033788A1/en
Application granted granted Critical
Publication of JP6090458B2 publication Critical patent/JP6090458B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

この発明は、積層電子部品の製造方法に関し、特に、導体パターンが主面に形成されかつ貫通孔に導電ペーストが充填された複数のセラミックシートを積層・圧着しかつ切断することで、導体が埋め込まれかつ側面に電極が露出した積層電子部品を製造する、積層電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a laminated electronic component, and in particular, a conductor is embedded by laminating, pressing and cutting a plurality of ceramic sheets each having a conductor pattern formed on a main surface and filled with a conductive paste in a through hole. The present invention also relates to a method for manufacturing a laminated electronic component, in which a laminated electronic component having an electrode exposed on a side surface is produced.

インダクタ内蔵型のフェライト多層基板を製造する際は、まずPETフィルム上に塗布形成されたセラミックシートに貫通孔が形成され、さらにコイル導体をなす導体パターンがセラミックシートの主面に印刷される。貫通孔には、ビアホール導体や側面電極をなす導電ペーストが充填される。セラミックシートはその後、積層・圧着を経て焼成され、これによってインダクタ内蔵型のフェライト多層基板が得られる。   When manufacturing a ferrite multilayer substrate with a built-in inductor, first, a through hole is formed in a ceramic sheet coated and formed on a PET film, and a conductor pattern forming a coil conductor is printed on the main surface of the ceramic sheet. The through hole is filled with a conductive paste forming a via-hole conductor or a side electrode. The ceramic sheet is then fired through lamination and pressure bonding, whereby an inductor built-in type ferrite multilayer substrate is obtained.

特開平7−79081号公報JP-A-7-79081

このようなフェライト多層基板としては、近年、小型化,低背化に加えて大電流への対応が求められている。ただし、大電流への対応のためにはコイル導体の厚みを増大させる必要があり、低背化のためにはセラミックシートの厚みを薄くする必要がある。   In recent years, such a multilayer ferrite substrate is required to cope with a large current in addition to downsizing and low profile. However, it is necessary to increase the thickness of the coil conductor in order to cope with a large current, and it is necessary to reduce the thickness of the ceramic sheet in order to reduce the height.

ここで、側面電極をなす貫通孔の開口面積は比較的大きいため、セラミックシートの薄層化が進むと、導電ペーストの充填性が悪化してしまう。充填性の悪化はフェライト多層基板の天面から底面まで導通すべき側面電極の痩せ細りを引き起こし、最悪の場合はフェライト多層基板が電気的に非導通となってしまう。   Here, since the opening area of the through hole forming the side electrode is relatively large, the filling property of the conductive paste deteriorates as the ceramic sheet becomes thinner. The deterioration of the filling property causes thinning of the side electrode to be conducted from the top surface to the bottom surface of the ferrite multilayer substrate, and in the worst case, the ferrite multilayer substrate is electrically nonconductive.

それゆえに、この発明の主たる目的は、側面電極の形成不良を回避することができる、積層型電子部品の製造方法を提供することである。   Therefore, a main object of the present invention is to provide a method for manufacturing a multilayer electronic component capable of avoiding poor formation of side electrodes.

この発明に従う積層型電子部品(10:実施例で相当する参照符号。以下同じ)の製造方法は、共通の境界線(BL)が定義された主面を各々が有する複数のセラミックシート(BS1~BS4)を準備する準備工程、複数のセラミックシートの各々の主面のうち境界線を回避する一部の領域に複数の導体パターン(CP1~CP4)を形成する導体パターン形成工程、複数のセラミックシートの各々の主面のうち境界線を跨ぐ他の一部の領域にセラミックペースト(SPS)を塗布する塗布工程、塗布工程によって塗布されたセラミックペーストの位置を含む複数の位置で複数のセラミックシートの各々に貫通孔(HL11~HL41, HL2a~HL4a, HL2b~HL4b)を形成する貫通孔形成工程、貫通孔形成工程で形成された貫通孔に導電ペースト(CPS)を充填する充填工程、および充填工程の後に複数のセラミックシートを積層しかつ境界線で切断して複数の積層電子部品(10)を作製する作製工程を備える。   A method of manufacturing a multilayer electronic component according to the present invention (10: reference numerals corresponding to the examples; the same applies hereinafter) includes a plurality of ceramic sheets (BS1 to BS1) each having a main surface on which a common boundary line (BL) is defined. BS4) preparation step, conductor pattern formation step of forming a plurality of conductor patterns (CP1 to CP4) in a part of the main surface of each of the plurality of ceramic sheets to avoid the boundary line, a plurality of ceramic sheets A plurality of ceramic sheets at a plurality of positions including a coating step of applying ceramic paste (SPS) to other partial regions across the boundary line of each of the main surfaces, and a position of the ceramic paste applied by the coating step. Through hole forming process for forming through holes (HL11 to HL41, HL2a to HL4a, HL2b to HL4b), a filling process for filling the through holes formed in the through hole forming process with a conductive paste (CPS), and a filling process Multiple ceramic sheets after By cutting the door in laminated and border comprising a manufacturing step of manufacturing a plurality of multilayer electronic components (10).

好ましくは、貫通孔形成工程によって形成される貫通孔は、境界線を跨ぐ位置に形成される第1貫通孔(HL11~HL41)、および複数の導体パターンの各々と重なる位置に形成される第2貫通孔(HL2b~HL4b)を含む。   Preferably, the through hole formed by the through hole forming step is formed at a position where the first through hole (HL11 to HL41) formed at a position across the boundary line and a position overlapping with each of the plurality of conductor patterns. Includes through holes (HL2b to HL4b).

或る局面では、セラミックペーストは、導体パターンよりも境界線側に部分的に塗布されている。   In one aspect, the ceramic paste is partially applied to the boundary line side of the conductor pattern.

他の局面では、第2貫通孔は第1貫通孔よりも小さい。   In another aspect, the second through hole is smaller than the first through hole.

その他の局面では、複数の導体パターンは第2貫通孔に充填された導電ペーストとともにインダクタをなし、複数のセラミックシートの少なくとも一部は磁性を有する。   In another aspect, the plurality of conductor patterns form an inductor together with the conductive paste filled in the second through hole, and at least a part of the plurality of ceramic sheets has magnetism.

好ましくは、作製工程は、複数のセラミックシートを積層する積層工程、積層工程によって得られた積層基板(BL1)を焼成する焼成工程、および焼成工程によって得られた焼成基板を境界線で切断する切断工程を含む。   Preferably, the manufacturing process includes a lamination process of laminating a plurality of ceramic sheets, a firing process of firing the multilayer substrate (BL1) obtained by the lamination process, and a cutting in which the fired substrate obtained by the firing process is cut at a boundary line Process.

好ましくは、作製工程は、複数のセラミックシートを積層する積層工程、積層工程によって得られた積層基板(BL1)を境界線で切断する切断工程、および切断工程によって得られた複数の積層体を焼成する焼成工程を含む。   Preferably, the production process includes a lamination process of laminating a plurality of ceramic sheets, a cutting process of cutting the multilayer substrate (BL1) obtained by the lamination process at a boundary line, and a plurality of laminates obtained by the cutting process Including a firing step.

好ましくは、作製工程によって作製された複数の積層電子部品の各々の主面に別の電子部品(14, 16)を実装する実装工程がさらに備えられる。   Preferably, there is further provided a mounting step of mounting another electronic component (14, 16) on each main surface of the plurality of laminated electronic components manufactured by the manufacturing step.

好ましくは、複数のセラミックシートはそれぞれ複数のキャリアシート(PF)によって支持され、作製工程は複数のキャリアシートから前記セラミックシートをそれぞれ剥離する剥離工程を含む。   Preferably, each of the plurality of ceramic sheets is supported by a plurality of carrier sheets (PF), and the manufacturing step includes a peeling step of peeling the ceramic sheets from the plurality of carrier sheets.

境界線を跨ぐ位置に形成される貫通孔の大型化は、セラミックシートの薄層化と相俟って導電ペーストの充填性の悪化を引き起こす。また、セラミックシートの主面に形成された導体パターンの厚みの増大は、セラミックシートの薄層化と相俟って境界線の近傍におけるセラミックシートの密着性の低下を引き起こす。   The enlargement of the through-hole formed at the position across the boundary line causes deterioration of the filling property of the conductive paste in combination with the thinning of the ceramic sheet. In addition, an increase in the thickness of the conductor pattern formed on the main surface of the ceramic sheet causes a decrease in the adhesion of the ceramic sheet in the vicinity of the boundary line in combination with the thinning of the ceramic sheet.

ただし、この発明では、貫通孔を形成する位置の厚みがセラミックペーストによって増大される。これによって、貫通孔に充填される導電ペーストの厚みが増大し、さらに境界線の近傍におけるセラミックシートの密着性が増大する。この結果、側面電極の形成不良を回避することができる。   However, in this invention, the thickness of the position where the through hole is formed is increased by the ceramic paste. This increases the thickness of the conductive paste filled in the through holes, and further increases the adhesion of the ceramic sheet in the vicinity of the boundary line. As a result, the formation defect of the side electrode can be avoided.

この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。   The above object, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

この実施例の積層型インダクタ素子を分解した状態を示す分解図である。It is an exploded view which shows the state which decomposed | disassembled the multilayer inductor element of this Example. (A)は積層型インダクタ素子を形成するセラミックシートSH0の一例を示す平面図およびA−A断面図であり、(B)は積層型インダクタ素子を形成するセラミックシートSH1の一例を示す平面図およびB−B断面図であり、(C)は積層型インダクタ素子を形成するセラミックシートSH2の一例を示す平面図およびC−C断面図であり、(D)は積層型インダクタ素子を形成するセラミックシートSH3の一例を示す平面図およびD−D断面図である。(A) is a plan view and AA sectional view showing an example of a ceramic sheet SH0 forming a multilayer inductor element, and (B) is a plan view showing an example of a ceramic sheet SH1 forming a multilayer inductor element. It is BB sectional drawing, (C) is a top view and CC sectional view which show an example of ceramic sheet SH2 which forms a multilayer inductor element, (D) is a ceramic sheet which forms multilayer inductor element It is the top view and DD sectional view which show an example of SH3. (A)は積層型インダクタ素子を形成するセラミックシートSH4の一例を示す平面図およびE−E断面図であり、(B)は積層型インダクタ素子を形成するセラミックシートSH5の一例を示す平面図およびF−F断面図であり、(C)は積層型インダクタ素子を形成するセラミックシートSH6の一例を示す平面図およびG−G断面図である。(A) is a plan view showing an example of a ceramic sheet SH4 forming a multilayer inductor element and EE cross-sectional view, and (B) is a plan view showing an example of a ceramic sheet SH5 forming a multilayer inductor element; It is FF sectional drawing, (C) is a top view and GG sectional drawing which show an example of ceramic sheet SH6 which forms a multilayer inductor element. この実施例の積層型インダクタ素子に別の電子部品を実装した状態の外観を示す斜視図である。It is a perspective view which shows the external appearance of the state which mounted another electronic component in the multilayer inductor element of this Example. 図4に示す積層型インダクタ素子および別の電子部品のH−H断面図である。It is HH sectional drawing of the multilayer inductor element shown in FIG. 4, and another electronic component. (A)はセラミックシートSH0の製造工程の一部を示す工程図であり、(B)はセラミックシートSH0の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH0の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH0の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH0, (B) is a process drawing which shows another part of manufacturing process of ceramic sheet SH0, (C) is ceramic sheet SH0. It is process drawing which shows the other part of a manufacturing process, (D) is process drawing which shows another part of manufacturing process of ceramic sheet SH0. (A)はセラミックシートSH0の製造工程の他の一部を示す工程図であり(B)はセラミックシートSH0の製造工程のその他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH0, (B) is process drawing which shows the other part of manufacturing process of ceramic sheet SH0. (A)はセラミックシートSH1の製造工程の一部を示す工程図であり、(B)はセラミックシートSH1の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH1の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH1の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH1, (B) is a process drawing which shows another part of manufacturing process of ceramic sheet SH1, (C) is a process drawing of ceramic sheet SH1. It is process drawing which shows the other one part of a manufacturing process, (D) is process drawing which shows another part of manufacturing process of ceramic sheet SH1. (A)はセラミックシートSH1の製造工程の他の一部を示す工程図であり、(B)はセラミックシートSH1の製造工程のその他の一部を示す工程図であり、(C)はセラミックシートSH1の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH1, (B) is process drawing which shows the other part of manufacturing process of ceramic sheet SH1, (C) is a ceramic sheet. It is process drawing which shows a part of others of the manufacturing process of SH1. (A)はセラミックシートSH2の製造工程の一部を示す工程図であり、(B)はセラミックシートSH2の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH2の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH2の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH2, (B) is a process drawing which shows another part of manufacturing process of ceramic sheet SH2, (C) is a process drawing of ceramic sheet SH2. It is process drawing which shows the other one part of a manufacturing process, (D) is process drawing which shows another part of manufacturing process of ceramic sheet SH2. (A)はセラミックシートSH2の製造工程の他の一部を示す工程図であり、(B)はセラミックシートSH2の製造工程のその他の一部を示す工程図であり、(C)はセラミックシートSH2の製造工程のさらにその他の一部を示す工程図であり、(D)はセラミックシートSH2の製造工程の他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH2, (B) is process drawing which shows another part of the manufacturing process of ceramic sheet SH2, (C) is a ceramic sheet. It is process drawing which shows further another part of the manufacturing process of SH2, (D) is a process drawing which shows the other part of the manufacturing process of ceramic sheet SH2. (A)はセラミックシートSH3の製造工程の一部を示す工程図であり、(B)はセラミックシートSH3の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH3の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH3の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH3, (B) is a process drawing which shows another part of manufacturing process of ceramic sheet SH3, (C) is a process drawing of ceramic sheet SH3. It is process drawing which shows the other part of a manufacturing process, (D) is a process figure which shows further another part of the manufacturing process of ceramic sheet SH3. (A)はセラミックシートSH3の製造工程の他の一部を示す工程図であり、(B)はセラミックシートSH3の製造工程のその他の一部を示す工程図であり、(C)はセラミックシートSH3の製造工程のさらにその他の一部を示す工程図であり、(D)はセラミックシートSH3の製造工程の他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH3, (B) is process drawing which shows another part of the manufacturing process of ceramic sheet SH3, (C) is a ceramic sheet. It is process drawing which shows the other part of SH3 manufacturing process, (D) is a process figure which shows another part of the manufacturing process of ceramic sheet SH3. (A)はセラミックシートSH4の製造工程の一部を示す工程図であり、(B)はセラミックシートSH4の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH4の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH4の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH4, (B) is process drawing which shows another part of manufacturing process of ceramic sheet SH4, (C) is ceramic sheet SH4. It is process drawing which shows the other part of a manufacturing process, (D) is process drawing which shows the other part of manufacturing process of ceramic sheet SH4. (A)はセラミックシートSH4の製造工程の他の一部を示す工程図であり、(B)はセラミックシートSH4の製造工程のその他の一部を示す工程図であり、(C)はセラミックシートSH4の製造工程のさらにその他の一部を示す工程図であり、(D)はセラミックシートSH4の製造工程の他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH4, (B) is process drawing which shows another part of the manufacturing process of ceramic sheet SH4, (C) is a ceramic sheet. It is process drawing which shows further another part of the manufacturing process of SH4, (D) is a process figure which shows the other part of the manufacturing process of ceramic sheet SH4. (A)はセラミックシートSH5の製造工程の一部を示す工程図であり、(B)はセラミックシートSH5の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH5の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH5の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH5, (B) is a process drawing which shows another part of manufacturing process of ceramic sheet SH5, (C) is a process drawing of ceramic sheet SH5. It is process drawing which shows the other one part of a manufacturing process, (D) is process drawing which shows another part of manufacturing process of ceramic sheet SH5. (A)はセラミックシートSH5の製造工程の他の一部を示す工程図であり、(B)はセラミックシートSH5の製造工程のその他の一部を示す工程図であり、(C)はセラミックシートSH5の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH5, (B) is process drawing which shows another part of the manufacturing process of ceramic sheet SH5, (C) is a ceramic sheet | seat. It is process drawing which shows a part of others of the manufacturing process of SH5. (A)はセラミックシートSH6の製造工程の一部を示す工程図であり、(B)はセラミックシートSH6の製造工程の他の一部を示す工程図であり、(C)はセラミックシートSH6の製造工程のその他の一部を示す工程図であり、(D)はセラミックシートSH6の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH6, (B) is process drawing which shows another part of manufacturing process of ceramic sheet SH6, (C) is ceramic sheet SH6. It is process drawing which shows the other one part of a manufacturing process, (D) is process drawing which shows a further another part of manufacturing process of ceramic sheet SH6. (A)はセラミックシートSH6の製造工程の他の一部を示す工程図であり、(B)はセラミックシートSH6の製造工程のその他の一部を示す工程図であり、(C)はセラミックシートSH6の製造工程のさらにその他の一部を示す工程図であり、(D)はセラミックシートSH6の製造工程の他の一部を示す工程図である。(A) is process drawing which shows the other part of the manufacturing process of ceramic sheet SH6, (B) is process drawing which shows another part of the manufacturing process of ceramic sheet SH6, (C) is a ceramic sheet | seat. It is process drawing which shows further another part of the manufacturing process of SH6, (D) is a process figure which shows the other part of the manufacturing process of ceramic sheet SH6. (A)は磁性セラミックシートを用意する工程の一例を示す工程図であり、(B)は磁性セラミックシートに磁性セラミックペーストを印刷する工程の一例を示す工程図であり、(C)は磁性セラミックペーストの位置に貫通孔を形成する工程の一例を示す工程図であり、(D)は貫通孔に導電ペーストを充填する工程の一例を示す工程図である。(A) is process drawing which shows an example of the process of preparing a magnetic ceramic sheet, (B) is process drawing which shows an example of the process of printing a magnetic ceramic paste on a magnetic ceramic sheet, (C) is magnetic ceramic It is process drawing which shows an example of the process of forming a through-hole in the position of a paste, (D) is process drawing which shows an example of the process of filling a through-hole with a conductive paste. (A)は非磁性セラミックシートを用意する工程の一例を示す工程図であり、(B)は非磁性セラミックシートに非磁性セラミックペーストを印刷する工程の一例を示す工程図であり、(C)は非磁性セラミックペーストの位置に貫通孔を形成する工程の一例を示す工程図であり、(D)は貫通孔に導電ペーストを充填する工程の一例を示す工程図である。(A) is process drawing which shows an example of the process of preparing a nonmagnetic ceramic sheet, (B) is process drawing which shows an example of the process of printing a nonmagnetic ceramic paste on a nonmagnetic ceramic sheet, (C) These are process drawings which show an example of the process of forming a through-hole in the position of a nonmagnetic ceramic paste, (D) is process drawing which shows an example of the process of filling a through-hole with a conductive paste. (A)は積層型インダクタ素子の製造工程の一部を示す工程図であり、(B)は積層型インダクタ素子の製造工程の他の一部を示す工程図であり、(C)は積層型インダクタ素子の製造工程のその他の一部を示す工程図であり、(D)は積層型インダクタ素子の天面に別の電子部品を実装する工程の一例を示す工程図である。(A) is process drawing which shows a part of manufacturing process of a multilayer inductor element, (B) is process drawing which shows another part of manufacturing process of a multilayer inductor element, (C) is a multilayer type It is process drawing which shows the other one part of the manufacturing process of an inductor element, (D) is process drawing which shows an example of the process of mounting another electronic component on the top | upper surface of a multilayer inductor element. (A)は他の実施例の積層型インダクタ素子を形成するセラミックシートSH0の製造工程の一部を示す工程図であり、(B)は他の実施例の積層型インダクタ素子を形成するセラミックシートSH0の製造工程の他の一部を示す工程図であり、(C)は他の実施例の積層型インダクタ素子を形成するセラミックシートSH0の製造工程のその他の一部を示す工程図であり、(D)は他の実施例の積層型インダクタ素子を形成するセラミックシートSH0の製造工程のさらにその他の一部を示す工程図である。(A) is process drawing which shows a part of manufacturing process of ceramic sheet SH0 which forms the multilayer inductor element of another Example, (B) is the ceramic sheet which forms the multilayer inductor element of another Example. It is process drawing which shows the other part of the manufacturing process of SH0, (C) is a process figure which shows the other part of the manufacturing process of ceramic sheet SH0 which forms the multilayer inductor element of another Example, FIG. 6D is a process diagram illustrating still another part of the manufacturing process of the ceramic sheet SH0 that forms the multilayer inductor element of another embodiment. 他の実施例の積層型インダクタ素子を形成するセラミックシートSH0の製造工程の他の一部を示す工程図である。It is process drawing which shows a part of other manufacturing process of ceramic sheet SH0 which forms the multilayer inductor element of another Example. 他の実施例の積層型インダクタ素子およびこれに実装された別の電子部品を示す平面図である。It is a top view which shows the multilayer inductor element of another Example, and another electronic component mounted in this. (A)は他の実施例の積層型インダクタ素子の製造工程の一部を示す工程図であり、(B)は他の実施例の積層型インダクタ素子の製造工程の他の一部を示す工程図であり、(C)は他の実施例の積層型インダクタ素子の製造工程のその他の一部を示す工程図であり、(D)は他の実施例の積層型インダクタ素子の天面に別の電子部品を実装する工程の一例を示す工程図である。(A) is process drawing which shows a part of manufacturing process of the multilayer inductor element of another Example, (B) is a process which shows another part of the manufacturing process of the multilayer inductor element of another Example. FIG. 4C is a process diagram illustrating another part of the manufacturing process of the multilayer inductor element of another embodiment, and FIG. 4D is a diagram separately from the top surface of the multilayer inductor element of another embodiment. It is process drawing which shows an example of the process of mounting this electronic component.

図1を参照して、この実施例の積層型インダクタ素子10は、マイクロDC−DCコンバータ用のインダクタ素子として利用され、各々の主面が共通のサイズおよび形状をなして積層されたセラミックシートSH0〜SH6を含む。セラミックシートSH0〜SH6は、この順で積層される。また、セラミックシートSH0〜SH6の主面はいずれも、正方形をなす4つの辺を矩形に切り欠いた形状を有する。さらに、セラミックシートSH0,SH3およびSH6は非磁性を示す一方、残りのセラミックシートSH1,SH2,SH4およびSH5は磁性を示す。   Referring to FIG. 1, a multilayer inductor element 10 of this embodiment is used as an inductor element for a micro DC-DC converter, and ceramic sheets SH <b> 0 whose main surfaces are laminated with a common size and shape. ~ SH6 included. The ceramic sheets SH0 to SH6 are laminated in this order. Moreover, all the main surfaces of the ceramic sheets SH0 to SH6 have a shape in which four sides forming a square are cut out into a rectangle. Furthermore, the ceramic sheets SH0, SH3, and SH6 are non-magnetic, while the remaining ceramic sheets SH1, SH2, SH4, and SH5 are magnetic.

積層体12は略直方体をなし、セラミックシートSH1〜SH2によって磁性体層12aが形成され、セラミックシートSH4〜SH5によって磁性体層12bが形成され、セラミックシートSH0によって非磁性体層12cが形成され、セラミックシートSH3によって非磁性体層12dが形成され、そしてセラミックシートSH6によって非磁性体層12eが形成される。   The laminated body 12 has a substantially rectangular parallelepiped shape, the magnetic layer 12a is formed by the ceramic sheets SH1 to SH2, the magnetic layer 12b is formed by the ceramic sheets SH4 to SH5, and the nonmagnetic layer 12c is formed by the ceramic sheet SH0. A nonmagnetic layer 12d is formed by the ceramic sheet SH3, and a nonmagnetic layer 12e is formed by the ceramic sheet SH6.

つまり、積層型インダクタ素子10をなす積層体12は、磁性体層12aが非磁性体層12cおよび12dによって挟持されかつ磁性体層12bが非磁性体層12dおよび12eによって挟持された積層構造を有する。積層体12の主面(=天面または底面)の輪郭に外接する矩形の各辺はX軸またはY軸に沿って延び、積層体12の厚みはZ軸に沿って増大する。   That is, the multilayer body 12 constituting the multilayer inductor element 10 has a multilayer structure in which the magnetic layer 12a is sandwiched between the nonmagnetic layers 12c and 12d and the magnetic layer 12b is sandwiched between the nonmagnetic layers 12d and 12e. . Each side of the rectangle circumscribing the outline of the main surface (= top surface or bottom surface) of the stacked body 12 extends along the X axis or the Y axis, and the thickness of the stacked body 12 increases along the Z axis.

図2(A)の上段を参照して、セラミックシートSH0は、正方形のシートの四辺に矩形の切り欠きCT01〜CT04を設けた形状をなす。切り欠きCT01が設けられた辺には、切り欠きCT01よりも内側に及ぶように電極EL01が形成される。切り欠きCT02が設けられた辺には、切り欠きCT02よりも内側に及ぶように電極EL02が形成される。   2A, the ceramic sheet SH0 has a shape in which rectangular cutouts CT01 to CT04 are provided on four sides of a square sheet. An electrode EL01 is formed on the side where the notch CT01 is provided so as to extend inwardly of the notch CT01. An electrode EL02 is formed on the side where the notch CT02 is provided so as to extend inwardly of the notch CT02.

切り欠きCT03が設けられた辺には、切り欠きCT03よりも内側に及ぶように電極EL03が形成される。切り欠きCT04が設けられた辺には、切り欠きCT04よりも内側に及ぶように電極EL04が形成される。   An electrode EL03 is formed on the side where the cutout CT03 is provided so as to extend inward of the cutout CT03. An electrode EL04 is formed on the side where the cutout CT04 is provided so as to extend inward of the cutout CT04.

また、セラミックシートSH0の厚みは、切り欠きCT01〜CT04の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH0のA−A断面を図2(A)の下段に示す。   Further, the thickness of the ceramic sheet SH0 partially increases in the vicinity of each of the cutouts CT01 to CT04 (strictly, the region outside the one-dot chain line). In addition, the AA cross section of ceramic sheet SH0 is shown in the lower stage of FIG.

図2(B)の上段を参照して、セラミックシートSH1は、正方形のシートの四辺に矩形の切り欠きCT11〜CT14を設けた形状をなす。切り欠きCT11が設けられた辺には、切り欠きCT11よりも内側に及ぶように電極EL11が形成される。切り欠きCT12が設けられた辺には、切り欠きCT12よりも内側に及ぶように電極EL12が形成される。   2B, the ceramic sheet SH1 has a shape in which rectangular cutouts CT11 to CT14 are provided on four sides of a square sheet. On the side where the cutout CT11 is provided, the electrode EL11 is formed so as to extend inward from the cutout CT11. An electrode EL12 is formed on the side where the cutout CT12 is provided so as to extend inwardly of the cutout CT12.

切り欠きCT13が設けられた辺には、切り欠きCT13よりも内側に及ぶように電極EL13が形成される。切り欠きCT14が設けられた辺には、切り欠きCT14よりも内側に及ぶように電極EL14が形成される。   An electrode EL13 is formed on the side where the cutout CT13 is provided so as to extend inwardly of the cutout CT13. An electrode EL14 is formed on the side where the cutout CT14 is provided so as to extend inwardly of the cutout CT14.

セラミックシートSH1の上面には、ループ状の導体パターンCP1が形成される。導体パターンCP1をなすループは、セラミックシートSH1の上面中央位置を始端としかつX軸方向およびY軸方向の各々において上面中央よりも負側の位置を終端として、セラミックシートSH1の上面を時計回り方向に延在する。   A loop-shaped conductor pattern CP1 is formed on the upper surface of the ceramic sheet SH1. The loop forming the conductor pattern CP1 starts at the center position of the upper surface of the ceramic sheet SH1 and ends at the position on the negative side of the center of the upper surface in each of the X-axis direction and the Y-axis direction. Extend to.

導体パターンCP1はまず、始端からX軸方向の負側に延び、電極EL14に達する前にY軸方向における正側に屈曲する。屈曲した導体パターンCP1は、切り欠きCT11よりも内側の位置でX軸方向の正側にさらに屈曲し、電極EL11に重なることなくX軸方向の正側に延びる。   The conductor pattern CP1 first extends from the start end to the negative side in the X-axis direction, and bends to the positive side in the Y-axis direction before reaching the electrode EL14. The bent conductor pattern CP1 is further bent to the positive side in the X-axis direction at a position inside the notch CT11 and extends to the positive side in the X-axis direction without overlapping the electrode EL11.

X軸方向の正側に延びた導体パターンCP1は、切り欠きCT12よりも内側の位置でY軸方向の負側に再度屈曲し、電極EL12に重なることなくY軸方向の負側に延びる。Y軸方向の負側に延びた導体パターンCP1は、切り欠きCT13よりも内側の位置でX軸方向の負側にさらに屈曲する。屈曲した導体パターンCP1は、電極EL13に重なることなくY軸方向の負側に延び、終端に達する。   The conductor pattern CP1 extending to the positive side in the X-axis direction is bent again to the negative side in the Y-axis direction at a position inside the notch CT12 and extends to the negative side in the Y-axis direction without overlapping the electrode EL12. The conductor pattern CP1 extending to the negative side in the Y-axis direction is further bent to the negative side in the X-axis direction at a position inside the notch CT13. The bent conductor pattern CP1 extends to the negative side in the Y-axis direction without overlapping the electrode EL13 and reaches the end.

また、セラミックシートSH1の厚みは、切り欠きCT11〜CT14の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH1のB−B断面を図2(B)の下段に示す。   Further, the thickness of the ceramic sheet SH1 partially increases in the vicinity of each of the notches CT11 to CT14 (strictly, the region outside the one-dot chain line). In addition, the BB cross section of ceramic sheet SH1 is shown in the lower stage of FIG.

図2(C)の上段を参照して、セラミックシートSH2は、正方形のシートの四辺に矩形の切り欠きCT21〜CT24を設けた形状をなす。切り欠きCT21が設けられた辺には、切り欠きCT21よりも内側に及ぶように電極EL21が形成される。切り欠きCT22が設けられた辺には、切り欠きCT22よりも内側に及ぶように電極EL22が形成される。   2C, the ceramic sheet SH2 has a shape in which rectangular cutouts CT21 to CT24 are provided on four sides of a square sheet. On the side where the cutout CT21 is provided, an electrode EL21 is formed so as to extend inward of the cutout CT21. An electrode EL22 is formed on the side where the cutout CT22 is provided so as to extend inward of the cutout CT22.

切り欠きCT23が設けられた辺には、切り欠きCT23よりも内側に及ぶように電極EL23が形成される。切り欠きCT24が設けられた辺には、切り欠きCT24よりも内側に及ぶように電極EL24が形成される。   An electrode EL23 is formed on the side where the cutout CT23 is provided so as to extend inward of the cutout CT23. An electrode EL24 is formed on the side where the cutout CT24 is provided so as to extend inwardly of the cutout CT24.

セラミックシートSH2の上面には、下面にまで達するビアホール導体VH2a〜VH2bとループ状の導体パターンCP2とが形成される。ビアホール導体VH2aは、セラミックシートSH2をセラミックシートSH1に積層したときに導体パターンCP1の始端と重なる位置に設けられる。ビアホール導体VH2bは、セラミックシートSH2をセラミックシートSH1に積層したときに導体パターンCP1の終端と重なる位置に設けられる。   Via hole conductors VH2a to VH2b and a loop-shaped conductor pattern CP2 reaching the lower surface are formed on the upper surface of the ceramic sheet SH2. The via-hole conductor VH2a is provided at a position that overlaps the start end of the conductor pattern CP1 when the ceramic sheet SH2 is laminated on the ceramic sheet SH1. The via-hole conductor VH2b is provided at a position that overlaps the end of the conductor pattern CP1 when the ceramic sheet SH2 is laminated on the ceramic sheet SH1.

導体パターンCP2をなすループは、ビアホール導体VH2bが形成された位置を始端としかつこの位置よりもX軸方向における正側にややずれた位置を終端として、セラミックシートSH2の上面を時計回り方向に延在する。   The loop forming the conductor pattern CP2 starts from the position where the via-hole conductor VH2b is formed and ends at a position slightly shifted to the positive side in the X-axis direction from this position, and extends the upper surface of the ceramic sheet SH2 in the clockwise direction. Exists.

導体パターンCP2はまず、始端からY軸方向の正側に延び、切り欠きCT21よりも内側の位置でX軸方向の正側に屈曲する。屈曲した導体パターンCP2は、切り欠きCT22よりも内側の位置でY軸方向の負側にさらに屈曲し、電極EL22に重なることなくY軸方向の負側に延びる。Y軸方向の負側に延びた導体パターンCP2は、切り欠きCT23よりも内側の位置でX軸方向の負側に再度屈曲する。屈曲した導体パターンCP2は、電極EL23に重なることなくX軸方向の負側に延び、終端に達する。   The conductor pattern CP2 first extends from the start end to the positive side in the Y-axis direction, and bends to the positive side in the X-axis direction at a position inside the notch CT21. The bent conductor pattern CP2 is further bent to the negative side in the Y-axis direction at a position inside the notch CT22 and extends to the negative side in the Y-axis direction without overlapping the electrode EL22. The conductor pattern CP2 extending to the negative side in the Y-axis direction is bent again to the negative side in the X-axis direction at a position inside the notch CT23. The bent conductor pattern CP2 extends to the negative side in the X-axis direction without overlapping the electrode EL23 and reaches the end.

また、セラミックシートSH2の厚みは、切り欠きCT21〜CT24の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH2のC−C断面を図2(C)の下段に示す。   Further, the thickness of the ceramic sheet SH2 partially increases in the vicinity of each of the notches CT21 to CT24 (strictly, the region outside the one-dot chain line). In addition, CC section of ceramic sheet SH2 is shown in the lower stage of FIG.

図2(D)の上段を参照して、セラミックシートSH3は、正方形のシートの四辺に矩形の切り欠きCT31〜CT34を設けた形状をなす。切り欠きCT31が設けられた辺には、切り欠きCT31よりも内側に及ぶように電極EL31が形成される。切り欠きCT32が設けられた辺には、切り欠きCT32よりも内側に及ぶように電極EL32が形成される。   2D, the ceramic sheet SH3 has a shape in which rectangular cutouts CT31 to CT34 are provided on four sides of a square sheet. An electrode EL31 is formed on the side where the cutout CT31 is provided so as to extend inward of the cutout CT31. An electrode EL32 is formed on the side where the cutout CT32 is provided so as to extend inwardly of the cutout CT32.

切り欠きCT33が設けられた辺には、切り欠きCT33よりも内側に及ぶように電極EL33が形成される。切り欠きCT34が設けられた辺には、切り欠きCT34よりも内側に及ぶように電極EL34が形成される。   An electrode EL33 is formed on the side where the cutout CT33 is provided so as to extend inward of the cutout CT33. An electrode EL34 is formed on the side where the cutout CT34 is provided so as to extend inwardly of the cutout CT34.

セラミックシートSH3の上面には、下面にまで達するビアホール導体VH3a〜VH3bとループ状の導体パターンCP3とが形成される。ビアホール導体VH3aは、セラミックシートSH3をセラミックシートSH2に積層したときにビアホール導体VH2aと重なる位置に設けられる。また、ビアホール導体VH3bは、セラミックシートSH3をセラミックシートSH2に積層したときに導体パターンCP2の終端と重なる位置に設けられる。   On the upper surface of the ceramic sheet SH3, via-hole conductors VH3a to VH3b reaching the lower surface and a loop-shaped conductor pattern CP3 are formed. The via-hole conductor VH3a is provided at a position that overlaps with the via-hole conductor VH2a when the ceramic sheet SH3 is laminated on the ceramic sheet SH2. The via-hole conductor VH3b is provided at a position that overlaps the end of the conductor pattern CP2 when the ceramic sheet SH3 is laminated on the ceramic sheet SH2.

導体パターンCP3をなすループは、ビアホール導体VH3bが形成された位置を始端としかつこの位置よりもX軸方向における正側にややずれた位置を終端として、セラミックシートSH3の上面を時計回り方向に延在する。   The loop forming the conductor pattern CP3 starts from the position where the via-hole conductor VH3b is formed and ends at a position slightly shifted to the positive side in the X-axis direction from this position, and extends the upper surface of the ceramic sheet SH3 in the clockwise direction. Exists.

導体パターンCP3はまず、始端からX軸方向の負側に延び、切り欠きCT34よりも内側の位置でY軸方向における正側に屈曲する。屈曲した導体パターンCP3は、電極EL34に重なることなくY軸方向の正側に延び、切り欠きCT31よりも内側の位置でX軸方向における正側にさらに屈曲する。   The conductor pattern CP3 first extends from the start end to the negative side in the X-axis direction, and bends to the positive side in the Y-axis direction at a position inside the notch CT34. The bent conductor pattern CP3 extends to the positive side in the Y-axis direction without overlapping the electrode EL34, and is further bent to the positive side in the X-axis direction at a position inside the notch CT31.

屈曲した導体パターンCP3は、電極EL31に重なることなくX軸方向の正側に延び、切り欠きCT32よりも内側の位置でY軸方向の負側に再度屈曲する。屈曲した導体パターンCP3は、電極EL32に重なることなくY軸方向の負側に延び、切り欠きCT33よりも内側の位置でX軸方向における負側にさらに屈曲する。屈曲した導体パターンCP3はその後、終端に達する。   The bent conductor pattern CP3 extends to the positive side in the X-axis direction without overlapping the electrode EL31, and is bent again to the negative side in the Y-axis direction at a position inside the notch CT32. The bent conductor pattern CP3 extends to the negative side in the Y-axis direction without overlapping the electrode EL32, and is further bent to the negative side in the X-axis direction at a position inside the notch CT33. The bent conductor pattern CP3 then reaches the end.

また、セラミックシートSH3の厚みは、切り欠きCT31〜CT34の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH3のD−D断面を図2(D)の下段に示す。   Further, the thickness of the ceramic sheet SH3 partially increases in the vicinity of each of the cutouts CT31 to CT34 (strictly, the region outside the one-dot chain line). A DD cross section of the ceramic sheet SH3 is shown in the lower part of FIG.

図3(A)の上段を参照して、セラミックシートSH4は、正方形のシートの四辺に矩の切り欠きCT41〜CT44を設けた形状をなす。切り欠きCT41が設けられた辺には、切り欠きCT41よりも内側に及ぶように電極EL41が形成される。切り欠きCT42が設けられた辺には、切り欠きCT42よりも内側に及ぶように電極EL42が形成される。   3A, the ceramic sheet SH4 has a shape in which rectangular cutouts CT41 to CT44 are provided on four sides of a square sheet. An electrode EL41 is formed on the side where the cutout CT41 is provided so as to extend inward of the cutout CT41. An electrode EL42 is formed on the side where the cutout CT42 is provided so as to extend inside the cutout CT42.

切り欠きCT43が設けられた辺には、切り欠きCT43よりも内側に及ぶように電極EL43が形成される。切り欠きCT44が設けられた辺には、切り欠きCT44よりも内側に及ぶように電極EL44が形成される。   An electrode EL43 is formed on the side where the cutout CT43 is provided so as to extend inward of the cutout CT43. An electrode EL44 is formed on the side where the cutout CT44 is provided so as to extend inward of the cutout CT44.

セラミックシートSH4の上面には、下面にまで達するビアホール導体VH4a〜VH4bとループ状の導体パターンCP4とが形成される。ビアホール導体VH4aは、セラミックシートSH4をセラミックシートSH3に積層したときにビアホール導体VH3aと重なる位置に設けられる。また、ビアホール導体VH4bは、セラミックシートSH4をセラミックシートSH3に積層したときに導体パターンCP3の終端と重なる位置に設けられる。   Via hole conductors VH4a to VH4b and a looped conductor pattern CP4 reaching the lower surface are formed on the upper surface of the ceramic sheet SH4. The via-hole conductor VH4a is provided at a position overlapping the via-hole conductor VH3a when the ceramic sheet SH4 is laminated on the ceramic sheet SH3. The via-hole conductor VH4b is provided at a position that overlaps the end of the conductor pattern CP3 when the ceramic sheet SH4 is laminated on the ceramic sheet SH3.

導体パターンCP4をなすループは、ビアホール導体VH4bが形成された位置を始端としかつこの位置よりもX軸方向における正側にややずれた位置を終端として、セラミックシートSH4の上面を時計回り方向に延在する。   The loop forming the conductor pattern CP4 starts from the position where the via-hole conductor VH4b is formed and ends at a position slightly shifted to the positive side in the X-axis direction from this position, and extends the upper surface of the ceramic sheet SH4 in the clockwise direction. Exists.

導体パターンCP4はまず、始端からX軸方向の負側に延び、切り欠きCT44よりも内側の位置でY軸方向の正側に屈曲する。屈曲した導体パターンCP4は、電極EL44に重なることなくY軸方向の正側に延び、切り欠きCT41よりも内側の位置でX軸方向の正側にさらに屈曲する。屈曲した導体パターンCP4は、電極EL41に重なることなくX軸方向の正側に延び、切り欠きCT42よりも内側の位置でY軸方向の負側に再度屈曲する。屈曲した導体パターンCP3は、電極EL42に重なることなくY軸方向の負側に延び、終端に達する。   The conductor pattern CP4 first extends from the start end to the negative side in the X-axis direction, and bends to the positive side in the Y-axis direction at a position inside the notch CT44. The bent conductor pattern CP4 extends to the positive side in the Y-axis direction without overlapping the electrode EL44, and is further bent to the positive side in the X-axis direction at a position inside the notch CT41. The bent conductor pattern CP4 extends to the positive side in the X-axis direction without overlapping the electrode EL41, and bends again to the negative side in the Y-axis direction at a position inside the notch CT42. The bent conductor pattern CP3 extends to the negative side in the Y-axis direction without overlapping the electrode EL42 and reaches the end.

また、セラミックシートSH4の厚みは、切り欠きCT41〜CT44の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH4のE−E断面を図3(A)の下段に示す。   Further, the thickness of the ceramic sheet SH4 partially increases in the vicinity of each of the cutouts CT41 to CT44 (strictly, the region outside the one-dot chain line). In addition, the EE cross section of ceramic sheet SH4 is shown in the lower stage of FIG.

図3(B)の上段を参照して、セラミックシートSH5は、正方形のシートの四辺に矩形の切り欠きCT51〜CT54を設けた形状をなす。切り欠きCT51が設けられた辺には、切り欠きCT51よりも内側に及ぶように電極EL51が形成される。切り欠きCT52が設けられた辺には、切り欠きCT52よりも内側に及ぶように電極EL52が形成される。   3B, the ceramic sheet SH5 has a shape in which rectangular cutouts CT51 to CT54 are provided on four sides of a square sheet. An electrode EL51 is formed on the side where the cutout CT51 is provided so as to extend inward of the cutout CT51. An electrode EL52 is formed on the side where the cutout CT52 is provided so as to extend inward of the cutout CT52.

切り欠きCT53が設けられた辺には、切り欠きCT53よりも内側に及ぶように電極EL53が形成される。切り欠きCT54が設けられた辺には、切り欠きCT54よりも内側に及ぶように電極EL54が形成される。   An electrode EL53 is formed on the side where the cutout CT53 is provided so as to extend inward of the cutout CT53. An electrode EL54 is formed on the side where the cutout CT54 is provided so as to extend inward of the cutout CT54.

セラミックシートSH5の上面には、下面にまで達するビアホール導体VH5a〜VH5bが形成される。ビアホール導体VH5aは、セラミックシートSH5をセラミックシートSH4に積層したときにビアホール導体VH4aと重なる位置に設けられる。また、ビアホール導体VH5bは、セラミックシートSH5をセラミックシートSH4に積層したときに導体パターンCP4の終端と重なる位置に設けられる。   Via hole conductors VH5a to VH5b reaching the lower surface are formed on the upper surface of the ceramic sheet SH5. The via-hole conductor VH5a is provided at a position that overlaps the via-hole conductor VH4a when the ceramic sheet SH5 is laminated on the ceramic sheet SH4. In addition, the via-hole conductor VH5b is provided at a position that overlaps the end of the conductor pattern CP4 when the ceramic sheet SH5 is laminated on the ceramic sheet SH4.

また、セラミックシートSH5の厚みは、切り欠きCT51〜CT54の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH5のF−F断面を図3(B)の下段に示す。   Further, the thickness of the ceramic sheet SH5 partially increases in the vicinity of each of the cutouts CT51 to CT54 (strictly, the region outside the one-dot chain line). In addition, the FF cross section of ceramic sheet SH5 is shown in the lower stage of FIG.

図3(C)の上段を参照して、セラミックシートSH6は、正方形のシートの四辺に矩形の切り欠きCT61〜CT64を設けた形状をなす。切り欠きCT61が設けられた辺には、切り欠きCT61よりも内側に及ぶように電極EL61が形成される。切り欠きCT62が設けられた辺には、切り欠きCT62よりも内側に及ぶように電極EL62が形成される。   3C, the ceramic sheet SH6 has a shape in which rectangular cutouts CT61 to CT64 are provided on four sides of a square sheet. An electrode EL61 is formed on the side where the cutout CT61 is provided so as to extend inward of the cutout CT61. An electrode EL62 is formed on the side where the cutout CT62 is provided so as to extend inward of the cutout CT62.

切り欠きCT63が設けられた辺には、切り欠きCT63よりも内側に及ぶように電極EL63が形成される。切り欠きCT64が設けられた辺には、切り欠きCT64よりも内側に及ぶように電極EL64が形成される。   An electrode EL63 is formed on the side where the cutout CT63 is provided so as to extend inward of the cutout CT63. An electrode EL64 is formed on the side where the notch CT64 is provided so as to extend inwardly of the notch CT64.

セラミックシートSH6の上面には、下面にまで達するビアホール導体VH6a〜VH6bが形成される。ビアホール導体VH6aは、セラミックシートSH6をセラミックシートSH5に積層したときにビアホール導体VH5aと重なる位置に設けられる。また、ビアホール導体VH6bは、セラミックシートSH6をセラミックシートSH5に積層したときにビアホール導体VH5bと重なる位置に設けられる。   Via hole conductors VH6a to VH6b reaching the lower surface are formed on the upper surface of the ceramic sheet SH6. The via-hole conductor VH6a is provided at a position overlapping the via-hole conductor VH5a when the ceramic sheet SH6 is laminated on the ceramic sheet SH5. The via-hole conductor VH6b is provided at a position that overlaps the via-hole conductor VH5b when the ceramic sheet SH6 is laminated on the ceramic sheet SH5.

セラミックシートSH6の上面には、導体パターンCP6が形成される。導体パターンCP6は、分散する複数の電極EP1〜EP8によって形成される。電極EP1はビアホール導体VH6aを覆う位置に設けられ、電極EP2はビアホール導体VH6bを覆う位置に設けられる。電極EP3〜EP6は電極EL61〜EL64とそれぞれ接続され、電極EP7およびEP8は独立して設けられる。   A conductor pattern CP6 is formed on the upper surface of the ceramic sheet SH6. The conductor pattern CP6 is formed by a plurality of dispersed electrodes EP1 to EP8. The electrode EP1 is provided at a position covering the via-hole conductor VH6a, and the electrode EP2 is provided at a position covering the via-hole conductor VH6b. The electrodes EP3 to EP6 are connected to the electrodes EL61 to EL64, respectively, and the electrodes EP7 and EP8 are provided independently.

また、セラミックシートSH6の厚みは、切り欠きCT61〜CT64の各々の近傍(厳密には一点鎖線よりも外側の領域)において部分的に増大する。なお、セラミックシートSH6のG−G断面を図3(C)の下段に示す。   Further, the thickness of the ceramic sheet SH6 partially increases in the vicinity of each of the cutouts CT61 to CT64 (strictly, the region outside the one-dot chain line). A GG section of the ceramic sheet SH6 is shown in the lower part of FIG.

セラミックシートSH1〜SH6が上述のように構成されることから、導体パターンCP1〜CP4,ビアホール導体VH2a〜VH6a,VH2b〜VH6bはコイル状に接続され、これによってZ軸を巻回軸とする巻回体が積層体12の内部に形成される。巻回体の内側および外側には磁性体が存在するため、巻回体はインダクタとして機能する。   Since the ceramic sheets SH1 to SH6 are configured as described above, the conductor patterns CP1 to CP4 and the via-hole conductors VH2a to VH6a and VH2b to VH6b are connected in a coil shape, thereby winding the Z axis as a winding axis. A body is formed inside the laminate 12. Since the magnetic body exists inside and outside the wound body, the wound body functions as an inductor.

こうして作製された積層型インダクタ素子10は、図4に示すように構成される。ここで、側面電極SEL1は電極EL01〜EL61によって形成され、側面電極SEL2は電極EL02〜EL62によって形成される。また、側面電極SEL3は電極EL03〜EL63によって形成され、側面電極SEL2は電極EL04〜EL64によって形成される。また、積層型インダクタ素子10の天面には、IC14と受動素子(たとえばコンデンサ)16および18とが実装される。また、図4に示す実装状態のH−H断面は図5に示す構造を有する。   The multilayer inductor element 10 thus manufactured is configured as shown in FIG. Here, the side electrode SEL1 is formed by the electrodes EL01 to EL61, and the side electrode SEL2 is formed by the electrodes EL02 to EL62. The side electrode SEL3 is formed by the electrodes EL03 to EL63, and the side electrode SEL2 is formed by the electrodes EL04 to EL64. An IC 14 and passive elements (for example, capacitors) 16 and 18 are mounted on the top surface of the multilayer inductor element 10. Moreover, the HH cross section of the mounting state shown in FIG. 4 has the structure shown in FIG.

なお、セラミックシートSH0,SH3およびSH6は非磁性(比透磁率:1)のフェライトを材料とし、熱膨張係数は“8.5”〜“9.0”の範囲の値を示す。また、セラミックシートSH1,SH2,SH4およびSH5は磁性(比透磁率:100〜120)のフェライトを材料とし、熱膨張係数は“9.0”〜“10.0”の範囲の値を示す。さらに、側面電極SEL1〜SEL4,導体パターンCP1〜CP4,ビアホール導体VH2a〜VH6a,VH2b〜VH6bは、銀を材料とし、熱膨張係数は“20”を示す。   The ceramic sheets SH0, SH3, and SH6 are made of non-magnetic (relative magnetic permeability: 1) ferrite and have a thermal expansion coefficient in the range of “8.5” to “9.0”. Further, the ceramic sheets SH1, SH2, SH4 and SH5 are made of magnetic (relative magnetic permeability: 100 to 120) ferrite, and their thermal expansion coefficients are in the range of “9.0” to “10.0”. Further, the side electrodes SEL1 to SEL4, the conductor patterns CP1 to CP4, and the via-hole conductors VH2a to VH6a and VH2b to VH6b are made of silver and have a thermal expansion coefficient of “20”.

セラミックシートSH0の集合体は、図6(A)〜図6(D)および図7(A)〜図7(B)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS0として用意される(図6(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。この破線BLによって定義される複数の矩形の各々を“分割ユニット”と定義する。   The aggregate of the ceramic sheets SH0 is produced as shown in FIGS. 6 (A) to 6 (D) and FIGS. 7 (A) to 7 (B). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS0 (see FIG. 6A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions. Each of the plurality of rectangles defined by the broken line BL is defined as a “divided unit”.

次に、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、非磁性のセラミックペーストSPSがスクリーン印刷によって塗布される(図6(B)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a nonmagnetic ceramic paste SPS is applied by screen printing to a partial region (region surrounded by a one-dot chain line) straddling the broken line BL (see FIG. 6B). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL01,HL01…が、セラミックペーストSPSが塗布された領域に形成される(図6(C)参照)。貫通孔HL01の形成には機械的なパンチャー装置が用いられ、貫通孔HL01は破線BLを跨ぐように形成される。貫通孔HL01をなす長方形の短辺は貫通孔HL01が跨ぐ破線BLに沿って延び、貫通孔HL01をなす長方形の長辺は貫通孔HL01が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL01, HL01... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 6C). A mechanical puncher device is used to form the through hole HL01, and the through hole HL01 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL01 extends along the broken line BL across the through hole HL01, and the long side of the rectangle forming the through hole HL01 extends in a direction orthogonal to the broken line BL across the through hole HL01.

形成された複数の貫通孔HL01,HL01,…にはその後、導電ペーストCPSが充填される(図6(D)参照)。充填された導電ペーストCPSは、電極EL01〜EL04をなす。   The formed through holes HL01, HL01,... Are then filled with a conductive paste CPS (see FIG. 6D). The filled conductive paste CPS forms electrodes EL01 to EL04.

充填された導電ペーストCPSが乾燥すると、各々が長方形をなす複数の貫通孔HL02,HL02,…が、セラミックペーストSPSが塗布された領域に形成される(図7(A)参照)。貫通孔HL02も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL02のサイズは、貫通孔HL01のサイズと一致する。ただし、貫通孔HL02をなす長方形の短辺は貫通孔HL02が跨ぐ破線BLに直交する方向に延び、貫通孔HL02をなす長方形の長辺は貫通孔HL02が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL02が形成された後も、マザーシートBS0に残存する。   When the filled conductive paste CPS is dried, a plurality of through holes HL02, HL02,... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 7A). The through hole HL02 is also formed by a mechanical puncher device so as to straddle the broken line BL. Further, the size of the through hole HL02 matches the size of the through hole HL01. However, the short side of the rectangle forming the through hole HL02 extends in a direction perpendicular to the broken line BL over the through hole HL02, and the long side of the rectangle forming the through hole HL02 extends along the broken line BL over the through hole HL02. Therefore, a part of the conductive paste CPS remains in the mother sheet BS0 even after the through hole HL02 is formed.

貫通孔HL02が形成されると、破線BL,BL,…に沿って延びる溝GR0,GR0,…がマザーシートBS0の上面および下面の各々に形成される(図7(B)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL02 is formed, grooves GR0, GR0,... Extending along broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS0 (see FIG. 7B). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

セラミックシートSH1の集合体は、図8(A)〜図8(D)および図9(A)〜図9(C)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS1として用意される(図8(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   The aggregate of the ceramic sheets SH1 is produced in the manner shown in FIGS. 8A to 8D and FIGS. 9A to 9C. First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS1 (see FIG. 8A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、ループ状に延在する導体パターンCP1が、各分割ユニットの上面にスクリーン印刷によって形成される(図8(B)参照)。導体パターンCP1の印刷が完了すると、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、磁性のセラミックペーストSPSがスクリーン印刷によって塗布される(図8(C)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a conductor pattern CP1 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 8B). When the printing of the conductor pattern CP1 is completed, the magnetic ceramic paste SPS is applied by screen printing to a part of the region (region surrounded by the alternate long and short dash line) across the broken line BL (see FIG. 8C). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL11,HL11…が、セラミックペーストSPSが塗布された領域に形成される(図8(D)参照)。貫通孔HL11の形成には機械的なパンチャー装置が用いられ、貫通孔HL11は破線BLを跨ぐように形成される。貫通孔HL11をなす長方形の短辺は貫通孔HL11が跨ぐ破線BLに沿って延び、貫通孔HL11をなす長方形の長辺は貫通孔HL11が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL11, HL11... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 8D). A mechanical puncher device is used to form the through hole HL11, and the through hole HL11 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL11 extends along the broken line BL across the through hole HL11, and the long side of the rectangle forming the through hole HL11 extends in a direction orthogonal to the broken line BL across the through hole HL11.

形成された複数の貫通孔HL11,HL11,…にはその後、導電ペーストCPSが充填される(図9(A)参照)。充填された導電ペーストCPSは、電極EL11〜EL14をなす。   The formed through holes HL11, HL11,... Are then filled with a conductive paste CPS (see FIG. 9A). The filled conductive paste CPS forms electrodes EL11 to EL14.

充填された導電ペーストCPSが乾燥すると、各々が長方形をなす複数の貫通孔HL12,HL12,…が、セラミックペーストSPSが塗布された領域に形成される(図9(B)参照)。貫通孔HL12も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL12のサイズは、貫通孔HL11のサイズと一致する。ただし、貫通孔HL12をなす長方形の短辺は貫通孔HL12が跨ぐ破線BLに直交する方向に延び、貫通孔HL12をなす長方形の長辺は貫通孔HL12が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL12が形成された後も、マザーシートBS1に残存する。   When the filled conductive paste CPS is dried, a plurality of through holes HL12, HL12,... Each having a rectangular shape are formed in the region where the ceramic paste SPS is applied (see FIG. 9B). The through hole HL12 is also formed by a mechanical puncher device so as to straddle the broken line BL. The size of the through hole HL12 matches the size of the through hole HL11. However, the short side of the rectangle forming the through hole HL12 extends in a direction orthogonal to the broken line BL over the through hole HL12, and the long side of the rectangle forming the through hole HL12 extends along the broken line BL over the through hole HL12. Therefore, a part of the conductive paste CPS remains in the mother sheet BS1 even after the through hole HL12 is formed.

貫通孔HL12が形成されると、破線BL,BL,…に沿って延びる溝GR1,GR1,…がマザーシートBS1の上面および下面の各々に形成される(図9(C)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL12 is formed, grooves GR1, GR1,... Extending along broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS1 (see FIG. 9C). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

セラミックシートSH2の集合体は、図10(A)〜図10(D)および図11(A)〜図11(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS2として用意される(図10(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   The aggregate | assembly of ceramic sheet SH2 is produced in the way shown to FIG. 10 (A)-FIG. 10 (D) and FIG. 11 (A)-FIG. 11 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS2 (see FIG. 10A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、ループ状に延在する導体パターンCP2が、各分割ユニットの上面にスクリーン印刷によって形成される(図10(B)参照)。導体パターンCP2の印刷が完了すると、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、磁性のセラミックペーストSPSがスクリーン印刷によって塗布される(図10(C)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a conductor pattern CP2 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 10B). When the printing of the conductor pattern CP2 is completed, the magnetic ceramic paste SPS is applied by screen printing to a partial region (region surrounded by a one-dot chain line) straddling the broken line BL (see FIG. 10C). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL21,HL21…が、セラミックペーストSPSが塗布された領域に形成される(図10(D)参照)。貫通孔HL21の形成には機械的なパンチャー装置が用いられ、貫通孔HL21は破線BLを跨ぐように形成される。貫通孔HL21をなす長方形の短辺は貫通孔HL21が跨ぐ破線BLに沿って延び、貫通孔HL21をなす長方形の長辺は貫通孔HL21が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL21, HL21... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 10D). A mechanical puncher device is used to form the through hole HL21, and the through hole HL21 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL21 extends along the broken line BL across the through hole HL21, and the long side of the rectangle forming the through hole HL21 extends in a direction orthogonal to the broken line BL across the through hole HL21.

さらに、各分割ユニットの中央に貫通孔HL2aが形成され、導体パターンCP2の始端の位置に貫通孔HL2bが形成される(図11(A)参照)。貫通孔HL2aおよびHL2bの形成には、レーザ装置が用いられる。   Further, a through hole HL2a is formed at the center of each divided unit, and a through hole HL2b is formed at the position of the starting end of the conductor pattern CP2 (see FIG. 11A). A laser device is used to form the through holes HL2a and HL2b.

こうして形成された貫通孔HL21,HL21,…,HL2a,HL2a,…,HL2b,HL2b,…にはその後、導電ペーストCPSが充填される(図11(B)参照)。貫通孔HL21,HL21,…に充填された導電ペーストCPSは電極EL21〜EL24をなし、貫通孔HL2aに充填された導電ペーストCPSはビアホール導体VH2aをなし、貫通孔HL2bに充填された導電ペーストCPSはビアホール導体VH2bをなす。   .., HL2a, HL2a,..., HL2b, HL2b,... Are then filled with a conductive paste CPS (see FIG. 11B). The conductive paste CPS filled in the through holes HL21, HL21,... Forms the electrodes EL21 to EL24, the conductive paste CPS filled in the through holes HL2a forms the via-hole conductor VH2a, and the conductive paste CPS filled in the through holes HL2b. A via hole conductor VH2b is formed.

充填された導電ペーストCPSが乾燥すると、各々が長方形をなす複数の貫通孔HL22,HL22,…が、セラミックペーストSPSが塗布された領域に形成される(図11(C)参照)。貫通孔HL22も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL22のサイズは、貫通孔HL21のサイズと一致する。ただし、貫通孔HL22をなす長方形の短辺は貫通孔HL22が跨ぐ破線BLに直交する方向に延び、貫通孔HL22をなす長方形の長辺は貫通孔HL22が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL22が形成された後も、マザーシートBS2に残存する。   When the filled conductive paste CPS is dried, a plurality of through holes HL22, HL22,... Each having a rectangular shape are formed in the region where the ceramic paste SPS is applied (see FIG. 11C). The through hole HL22 is also formed by a mechanical puncher device so as to straddle the broken line BL. Further, the size of the through hole HL22 matches the size of the through hole HL21. However, the short side of the rectangle forming the through hole HL22 extends in a direction perpendicular to the broken line BL over the through hole HL22, and the long side of the rectangle forming the through hole HL22 extends along the broken line BL over the through hole HL22. Therefore, a part of the conductive paste CPS remains in the mother sheet BS2 even after the through hole HL22 is formed.

貫通孔HL22が形成されると、破線BL,BL,…に沿って延びる溝GR2,GR2,…がマザーシートBS2の上面および下面の各々に形成される(図11(D)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL22 is formed, grooves GR2, GR2,... Extending along the broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS2 (see FIG. 11D). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

セラミックシートSH3の集合体は、図12(A)〜図12(D)および図13(A)〜図13(D)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS3として用意される(図12(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   The aggregate of the ceramic sheets SH3 is produced in the manner shown in FIGS. 12 (A) to 12 (D) and FIGS. 13 (A) to 13 (D). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS3 (see FIG. 12A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、ループ状に延在する導体パターンCP3が、各分割ユニットの上面にスクリーン印刷によって形成される(図12(B)参照)。導体パターンCP3の印刷が完了すると、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、非磁性のセラミックペーストSPSがスクリーン印刷によって塗布される(図12(C)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a conductor pattern CP3 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 12B). When the printing of the conductor pattern CP3 is completed, the nonmagnetic ceramic paste SPS is applied by screen printing to a partial region (region surrounded by a one-dot chain line) straddling the broken line BL (see FIG. 12C). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL31,HL31…が、セラミックペーストSPSが塗布された領域に形成される(図12(D)参照)。貫通孔HL31の形成には機械的なパンチャー装置が用いられ、貫通孔HL31は破線BLを跨ぐように形成される。貫通孔HL31をなす長方形の短辺は貫通孔HL31が跨ぐ破線BLに沿って延び、貫通孔HL31をなす長方形の長辺は貫通孔HL31が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL31, HL31... Each having a rectangular shape are formed in a region where the ceramic paste SPS has been applied (see FIG. 12D). A mechanical puncher device is used to form the through hole HL31, and the through hole HL31 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL31 extends along the broken line BL over the through hole HL31, and the long side of the rectangle forming the through hole HL31 extends in a direction orthogonal to the broken line BL over the through hole HL31.

さらに、各分割ユニットの中央に貫通孔HL3aが形成され、導体パターンCP3の始端の位置に貫通孔HL3bが形成される(図13(A)参照)。貫通孔HL3aおよびHL3bの形成には、レーザ装置が用いられる。   Further, a through hole HL3a is formed at the center of each divided unit, and a through hole HL3b is formed at the position of the starting end of the conductor pattern CP3 (see FIG. 13A). A laser device is used to form the through holes HL3a and HL3b.

こうして形成された貫通孔HL31,HL31,…,HL3a,HL3a,…,HL3b,HL3b,…にはその後、導電ペーストCPSが充填される(図13(B)参照)。貫通孔HL31,HL31,…に充填された導電ペーストCPSは電極EL31〜EL34をなし、貫通孔HL3aに充填された導電ペーストCPSはビアホール導体VH3aをなし、貫通孔HL3bに充填された導電ペーストCPSはビアホール導体VH3bをなす。   .., HL3a, HL3a,..., HL3b, HL3b,... Are then filled with a conductive paste CPS (see FIG. 13B). The conductive paste CPS filled in the through holes HL31, HL31,... Constitutes the electrodes EL31 to EL34, the conductive paste CPS filled in the through hole HL3a constitutes the via-hole conductor VH3a, and the conductive paste CPS filled in the through hole HL3b is The via hole conductor VH3b is formed.

充填された導電ペーストCPSが乾燥すると、各々が長方形をなす複数の貫通孔HL32,HL32,…が、セラミックペーストSPSが塗布された領域に形成される(図13(C)参照)。貫通孔HL32も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL32のサイズは、貫通孔HL31のサイズと一致する。ただし、貫通孔HL32をなす長方形の短辺は貫通孔HL32が跨ぐ破線BLに直交する方向に延び、貫通孔HL32をなす長方形の長辺は貫通孔HL32が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL32が形成された後も、マザーシートBS3に残存する。   When the filled conductive paste CPS is dried, a plurality of rectangular through holes HL32, HL32,... Are formed in the region where the ceramic paste SPS is applied (see FIG. 13C). The through hole HL32 is also formed by a mechanical puncher device so as to straddle the broken line BL. Further, the size of the through hole HL32 matches the size of the through hole HL31. However, the short side of the rectangle forming the through hole HL32 extends in a direction perpendicular to the broken line BL across the through hole HL32, and the long side of the rectangle forming the through hole HL32 extends along the broken line BL across the through hole HL32. Therefore, a part of the conductive paste CPS remains in the mother sheet BS3 even after the through hole HL32 is formed.

貫通孔HL32が形成されると、破線BL,BL,…に沿って延びる溝GR3,GR3,…がマザーシートBS3の上面および下面の各々に形成される(図13(D)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL32 is formed, grooves GR3, GR3,... Extending along the broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS3 (see FIG. 13D). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

セラミックシートSH4の集合体は、図14(A)〜図14(D)および図15(A)〜図15(D)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS4として用意される(図14(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   The aggregate of the ceramic sheets SH4 is produced in the manner shown in FIGS. 14 (A) to 14 (D) and FIGS. 15 (A) to 15 (D). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS4 (see FIG. 14A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、ループ状に延在する導体パターンCP4が、各分割ユニットの上面にスクリーン印刷によって形成される(図14(B)参照)。導体パターンCP4の印刷が完了すると、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、スクリーン印刷によって磁性のセラミックペーストSPSが塗布される(図14(C)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a conductor pattern CP4 extending in a loop shape is formed on the upper surface of each divided unit by screen printing (see FIG. 14B). When the printing of the conductor pattern CP4 is completed, the magnetic ceramic paste SPS is applied by screen printing to a part of the region (region surrounded by the alternate long and short dash line) across the broken line BL (see FIG. 14C). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL41,HL41…が、セラミックペーストSPSが塗布された領域に形成される(図14(D)参照)。貫通孔HL41の形成には機械的なパンチャー装置が用いられ、貫通孔HL41は破線BLを跨ぐように形成される。貫通孔HL41をなす長方形の短辺は貫通孔HL41が跨ぐ破線BLに沿って延び、貫通孔HL41をなす長方形の長辺は貫通孔HL41が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL41, HL41... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 14D). A mechanical puncher device is used to form the through hole HL41, and the through hole HL41 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL41 extends along the broken line BL over the through hole HL41, and the long side of the rectangle forming the through hole HL41 extends in a direction perpendicular to the broken line BL over the through hole HL41.

さらに、各分割ユニットの中央に貫通孔HL4aが形成され、導体パターンCP4の始端の位置に貫通孔HL4bが形成される(図15(A)参照)。貫通孔HL4aおよびHL4bの形成には、レーザ装置が用いられる。   Further, a through hole HL4a is formed at the center of each divided unit, and a through hole HL4b is formed at the position of the starting end of the conductor pattern CP4 (see FIG. 15A). A laser device is used to form the through holes HL4a and HL4b.

こうして形成された貫通孔HL41,HL41,…,HL4a,HL4a,…,HL4b,HL4b,…にはその後、導電ペーストCPSが充填される(図15(B)参照)。貫通孔HL41,HL41,…に充填された導電ペーストCPSは電極EL41〜EL44をなし、貫通孔HL4aに充填された導電ペーストCPSはビアホール導体VH4aをなし、貫通孔HL4bに充填された導電ペーストCPSはビアホール導体VH4bをなす。   .., HL4a, HL4a,..., HL4b, HL4b,... Are then filled with a conductive paste CPS (see FIG. 15B). The conductive paste CPS filled in the through holes HL41, HL41,... Constitutes the electrodes EL41 to EL44, the conductive paste CPS filled in the through hole HL4a constitutes the via-hole conductor VH4a, and the conductive paste CPS filled in the through hole HL4b is The via hole conductor VH4b is formed.

充填された導電ペーストCPSが乾燥すると、各々が長方形をなす複数の貫通孔HL42,HL42,…が、セラミックペーストSPSが塗布された領域に形成される(図15(C)参照)。貫通孔HL42も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL42のサイズは、貫通孔HL41のサイズと一致する。ただし、貫通孔HL42をなす長方形の短辺は貫通孔HL42が跨ぐ破線BLに直交する方向に延び、貫通孔HL42をなす長方形の長辺は貫通孔HL42が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL42が形成された後も、マザーシートBS4に残存する。   When the filled conductive paste CPS is dried, a plurality of through holes HL42, HL42,... Each having a rectangular shape are formed in the region where the ceramic paste SPS is applied (see FIG. 15C). The through hole HL42 is also formed by a mechanical puncher device so as to straddle the broken line BL. Further, the size of the through hole HL42 matches the size of the through hole HL41. However, the short side of the rectangle forming the through hole HL42 extends in a direction perpendicular to the broken line BL across the through hole HL42, and the long side of the rectangle forming the through hole HL42 extends along the broken line BL over the through hole HL42. Therefore, a part of the conductive paste CPS remains in the mother sheet BS4 even after the through hole HL42 is formed.

貫通孔HL42が形成されると、破線BL,BL,…に沿って延びる溝GR4,GR4,…がマザーシートBS4の上面および下面の各々に形成される(図15(D)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL42 is formed, grooves GR4, GR4,... Extending along broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS4 (see FIG. 15D). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

セラミックシートSH5の集合体は、図16(A)〜図16(D)および図17(A)〜図17(C)に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックシートがマザーシートBS5として用意される(図16(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   The aggregate of the ceramic sheets SH5 is produced in the manner shown in FIGS. 16 (A) to 16 (D) and FIGS. 17 (A) to 17 (C). First, a ceramic sheet made of a magnetic ferrite material is prepared as a mother sheet BS5 (see FIG. 16A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、スクリーン印刷によって磁性のセラミックペーストSPSが塗布される(図16(B)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a magnetic ceramic paste SPS is applied by screen printing to a partial region (region surrounded by a one-dot chain line) straddling the broken line BL (see FIG. 16B). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL51,HL51…が、セラミックペーストSPSが塗布された領域に形成される(図16(C)参照)。貫通孔HL51の形成には機械的なパンチャー装置が用いられ、貫通孔HL51は破線BLを跨ぐように形成される。貫通孔HL51をなす長方形の短辺は貫通孔HL51が跨ぐ破線BLに沿って延び、貫通孔HL51をなす長方形の長辺は貫通孔HL51が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL51, HL51... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 16C). A mechanical puncher device is used to form the through hole HL51, and the through hole HL51 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL51 extends along the broken line BL over the through hole HL51, and the long side of the rectangle forming the through hole HL51 extends in a direction orthogonal to the broken line BL over the through hole HL51.

さらに、各分割ユニットの中央に貫通孔HL5aが形成され、貫通孔HL5aの位置よりもX軸方向における正側でかつY軸方向における負側の位置に貫通孔HL5bが形成される(図16(D)参照)。貫通孔HL5aおよびHL5bの形成には、レーザ装置が用いられる。   Furthermore, a through hole HL5a is formed at the center of each divided unit, and a through hole HL5b is formed at a position on the positive side in the X axis direction and on the negative side in the Y axis direction from the position of the through hole HL5a (FIG. 16 ( D)). A laser device is used to form the through holes HL5a and HL5b.

こうして形成された貫通孔HL51,HL51,…,HL5a,HL5a,…,HL5b,HL5b,…にはその後、導電ペーストCPSが充填される(図17(A)参照)。貫通孔HL51,HL51,…に充填された導電ペーストCPSは電極EL51〜EL54をなし、貫通孔HL5aに充填された導電ペーストCPSはビアホール導体VH5aをなし、貫通孔HL5bに充填された導電ペーストCPSはビアホール導体VH5bをなす。   .., HL5a, HL5a,..., HL5b, HL5b,... Are then filled with a conductive paste CPS (see FIG. 17A). The conductive paste CPS filled in the through holes HL51, HL51,... Forms the electrodes EL51 to EL54, the conductive paste CPS filled in the through holes HL5a forms the via-hole conductor VH5a, and the conductive paste CPS filled in the through holes HL5b A via hole conductor VH5b is formed.

充填された導電ペーストCPSが乾燥すると、各々が長方形をなす複数の貫通孔HL52,HL52,…が、セラミックペーストSPSが塗布された領域に形成される(図17(B)参照)。貫通孔HL52も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL52のサイズは、貫通孔HL51のサイズと一致する。ただし、貫通孔HL52をなす長方形の短辺は貫通孔HL52が跨ぐ破線BLに直交する方向に延び、貫通孔HL52をなす長方形の長辺は貫通孔HL52が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL52が形成された後も、マザーシートBS5に残存する。   When the filled conductive paste CPS is dried, a plurality of through holes HL52, HL52,... Each having a rectangular shape are formed in the region where the ceramic paste SPS is applied (see FIG. 17B). The through hole HL52 is also formed by a mechanical puncher device so as to straddle the broken line BL. Further, the size of the through hole HL52 matches the size of the through hole HL51. However, the short side of the rectangle forming the through hole HL52 extends in a direction perpendicular to the broken line BL across the through hole HL52, and the long side of the rectangle forming the through hole HL52 extends along the broken line BL over the through hole HL52. Therefore, a part of the conductive paste CPS remains in the mother sheet BS5 even after the through hole HL52 is formed.

貫通孔HL52が形成されると、破線BL,BL,…に沿って延びる溝GR5,GR5,…がマザーシートBS5の上面および下面の各々に形成される(図17(C)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL52 is formed, grooves GR5, GR5,... Extending along broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS5 (see FIG. 17C). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

セラミックシートSH6の集合体は、図18(A)〜図18(D)および図19(A)〜図19(D)に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS6として用意される(図18(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   The aggregate | assembly of ceramic sheet SH6 is produced in the way shown to FIG. 18 (A)-FIG. 18 (D) and FIG. 19 (A)-FIG. 19 (D). First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS6 (see FIG. 18A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、スクリーン印刷によって非磁性のセラミックペーストSPSが塗布される(図18(B)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺を跨ぐように、円形に塗布される。   Next, a nonmagnetic ceramic paste SPS is applied by screen printing to a part of the region (a region surrounded by a one-dot chain line) straddling the broken line BL (see FIG. 18B). Specifically, the ceramic paste SPS is applied in a circle so as to straddle each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL61,HL61…が、セラミックペーストSPSが塗布された領域に形成される(図18(C)参照)。貫通孔HL61の形成には機械的なパンチャー装置が用いられ、貫通孔HL61は破線BLを跨ぐように形成される。貫通孔HL61をなす長方形の短辺は貫通孔HL61が跨ぐ破線BLに沿って延び、貫通孔HL61をなす長方形の長辺は貫通孔HL61が跨ぐ破線BLに直交する方向に延びる。   Subsequently, a plurality of through holes HL61, HL61... Each having a rectangular shape are formed in a region where the ceramic paste SPS is applied (see FIG. 18C). A mechanical puncher device is used to form the through hole HL61, and the through hole HL61 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL61 extends along the broken line BL across the through hole HL61, and the long side of the rectangle forming the through hole HL61 extends in a direction orthogonal to the broken line BL across the through hole HL61.

さらに、各分割ユニットの中央に貫通孔HL6aが形成され、貫通孔HL6aの位置よりもX軸方向における正側でかつY軸方向における負側の位置に貫通孔HL6bが形成される(図18(D)参照)。貫通孔HL6aおよびHL6bの形成には、レーザ装置が用いられる。   Furthermore, a through hole HL6a is formed at the center of each divided unit, and a through hole HL6b is formed at a position on the positive side in the X-axis direction and on the negative side in the Y-axis direction from the position of the through-hole HL6a (FIG. D)). A laser device is used to form the through holes HL6a and HL6b.

こうして形成された貫通孔HL61,HL61,…,HL6a,HL6a,…,HL6b,HL6b,…にはその後、導電ペーストCPSが充填される(図19(A)参照)。貫通孔HL61,HL61,…に充填された導電ペーストCPSは電極EL61〜EL64をなし、貫通孔HL6aに充填された導電ペーストCPSはビアホール導体VH6aをなし、貫通孔HL6bに充填された導電ペーストCPSはビアホール導体VH6bをなす。   .., HL6a, HL6a,..., HL6b, HL6b,... Are then filled with a conductive paste CPS (see FIG. 19A). The conductive paste CPS filled in the through holes HL61, HL61,... Constitutes the electrodes EL61 to EL64, the conductive paste CPS filled in the through hole HL6a constitutes the via hole conductor VH6a, and the conductive paste CPS filled in the through hole HL6b is A via-hole conductor VH6b is formed.

充填された導電ペーストCPSが乾燥すると、導体パターンCP6が各分割ユニットの上面にスクリーン印刷によって形成される(図19(B)参照)。導体パターンCP6の印刷が完了すると、各々が長方形をなす複数の貫通孔HL62,HL62,…が、セラミックペーストSPSが塗布された領域に形成される(図19(C)参照)。   When the filled conductive paste CPS is dried, a conductor pattern CP6 is formed on the upper surface of each divided unit by screen printing (see FIG. 19B). When the printing of the conductor pattern CP6 is completed, a plurality of through holes HL62, HL62,... Each having a rectangular shape are formed in the region where the ceramic paste SPS is applied (see FIG. 19C).

貫通孔HL62も、破線BLを跨ぐように、機械的なパンチャー装置によって形成される。また、貫通孔HL62のサイズは、貫通孔HL61のサイズと一致する。ただし、貫通孔HL62をなす長方形の短辺は貫通孔HL62が跨ぐ破線BLに直交する方向に延び、貫通孔HL62をなす長方形の長辺は貫通孔HL62が跨ぐ破線BLに沿って延びる。したがって、導電ペーストCPSの一部は、貫通孔HL62が形成された後も、マザーシートBS6に残存する。   The through hole HL62 is also formed by a mechanical puncher device so as to straddle the broken line BL. In addition, the size of the through hole HL62 matches the size of the through hole HL61. However, the short side of the rectangle forming the through hole HL62 extends in a direction perpendicular to the broken line BL over the through hole HL62, and the long side of the rectangle forming the through hole HL62 extends along the broken line BL over the through hole HL62. Therefore, a part of the conductive paste CPS remains in the mother sheet BS6 even after the through hole HL62 is formed.

貫通孔HL62が形成されると、破線BL,BL,…に沿って延びる溝GR6,GR6,…がマザーシートBS6の上面および下面の各々に形成される(図19(D)参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the through hole HL62 is formed, grooves GR6, GR6,... Extending along the broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS6 (see FIG. 19D). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

磁性のマザーシートBS1〜BS2,BS4〜BS5はペットフィルム(キャリアシート)PFによって支持された状態で用意され(図20(A)参照)、非磁性のマザーシートBS0,BS3およびBS6もペットフィルムPFによって支持された状態で用意される(図21(A)参照)。上述の要領でセラミックペーストSPSが塗布されると、ペットフィルムPFの上面からの厚みが部分的に増大する(図20(B),図21(B)参照)。この結果、セラミックペーストSPSが塗布された領域に形成される貫通孔HL01〜HL61の高さもまた増大する(図20(C),図21(C)参照)。導電ペーストCPSは、こうして形成された貫通孔HL01〜HL61に、スキージSQによって充填される(図20(D),図21(D)参照)。なお、充填された導電ペーストCPSの中央には、窪みが形成される。この窪みの深さは、貫通孔HL01〜HL61の径が拡大するほど深くなる。   The magnetic mother sheets BS1 to BS2, BS4 to BS5 are prepared in a state of being supported by a pet film (carrier sheet) PF (see FIG. 20A), and the nonmagnetic mother sheets BS0, BS3 and BS6 are also pet film PF. (See FIG. 21A). When the ceramic paste SPS is applied in the manner described above, the thickness from the upper surface of the pet film PF partially increases (see FIGS. 20B and 21B). As a result, the heights of the through holes HL01 to HL61 formed in the region where the ceramic paste SPS is applied are also increased (see FIGS. 20C and 21C). The conductive paste CPS fills the through holes HL01 to HL61 thus formed with the squeegee SQ (see FIGS. 20D and 21D). A recess is formed in the center of the filled conductive paste CPS. The depth of the recess becomes deeper as the diameters of the through holes HL01 to HL61 are enlarged.

上述の要領で作成されたマザーシートBS0〜BS6は、この順序で積層されかつ圧着される。なお、ペットフィルムPFは、マザーシートBS0〜BS6を積層する段階で剥離される。また、積層位置は、各シートに割り当てられた破線BL,BL,…がZ軸方向から眺めて重なるように調整される。これによって、図22(A)に示す積層基板LB1が作製される。作製された積層基板LB1は、その後焼成される(図22(B)参照)。   The mother sheets BS0 to BS6 created as described above are stacked and pressure-bonded in this order. The pet film PF is peeled off when the mother sheets BS0 to BS6 are laminated. Further, the stacking position is adjusted so that the broken lines BL, BL,... Assigned to the sheets overlap when viewed from the Z-axis direction. As a result, the multilayer substrate LB1 shown in FIG. The laminated substrate LB1 thus manufactured is then fired (see FIG. 22B).

焼成が完了すると、図22(C)に示すように積層基板LB1が上下方向において反転され、破線BLに沿って分割ユニット毎に個辺化(分割)される。これによって、複数の積層型インダクタ素子10,10,…が得られる。各積層型インダクタ素子10にはその後、IC14と2つの受動素子16,16とが実装される(図22(D)参照)。   When the firing is completed, as shown in FIG. 22C, the laminated substrate LB1 is inverted in the vertical direction, and is divided (divided) into divided units along the broken line BL. As a result, a plurality of multilayer inductor elements 10, 10,... Are obtained. Thereafter, an IC 14 and two passive elements 16 and 16 are mounted on each multilayer inductor element 10 (see FIG. 22D).

以上の説明から分かるように、まず、共通の破線(境界線)BL,BL,…が定義された主面を各々が有するマザーシートBS1〜BS4が、他のマザーシートBS0,BS5〜BS6とともに準備される(準備工程)。導体パターンCP1〜CP4は、マザーシートBS1〜BS4の主面のうち破線BLを回避する一部の領域に形成される(導体パターン形成工程)。セラミックペーストSPSは、マザーシートBS1〜BS4の各々の主面のうち、破線BLを跨ぐ他の一部の領域に塗布される(塗布工程)。   As can be understood from the above description, first, mother sheets BS1 to BS4 each having a main surface on which common broken lines (boundary lines) BL, BL,... Are defined are prepared together with other mother sheets BS0, BS5 to BS6. (Preparation process) The conductor patterns CP1 to CP4 are formed in a part of the main surfaces of the mother sheets BS1 to BS4 that avoid the broken line BL (conductor pattern forming step). The ceramic paste SPS is applied to other partial regions across the broken line BL among the main surfaces of the mother sheets BS1 to BS4 (application step).

貫通孔HL11〜HL41はセラミックペーストSPSが塗布された位置に対応してマザーシートBS1〜BS4に形成され、貫通孔HL2a〜HL4aは分割ユニットの中央位置に対応してマザーシートBS2〜BS4に形成され、貫通孔HL2b〜HL4bは導体パターンCP2〜CP4の始端の位置に対応してマザーシートBS2〜BS4に形成される(貫通孔形成工程)。   The through holes HL11 to HL41 are formed in the mother sheets BS1 to BS4 corresponding to the positions where the ceramic paste SPS is applied, and the through holes HL2a to HL4a are formed in the mother sheets BS2 to BS4 corresponding to the center positions of the divided units. The through holes HL2b to HL4b are formed in the mother sheets BS2 to BS4 corresponding to the positions of the start ends of the conductor patterns CP2 to CP4 (through hole forming step).

導電ペーストCPSは、こうして形成された貫通孔HL11〜HL41,HL2a〜HL4a,HL2b〜HL4bの各々に充填される(充填工程)。積層型インダクタ素子10は、導電ペーストCPSを充填した後にマザーシートBS0〜BS6を積層しかつ破線BLで切断することで作製される(作製工程)。   The conductive paste CPS is filled in each of the through holes HL11 to HL41, HL2a to HL4a, and HL2b to HL4b thus formed (filling step). The multilayer inductor element 10 is manufactured by stacking the mother sheets BS0 to BS6 after filling with the conductive paste CPS and cutting along the broken line BL (manufacturing process).

破線BLを跨ぐ位置に形成される貫通孔HL11〜HL41の大型化は、マザーシートBS1〜BS4の薄層化と相俟って導電ペーストCPSの充填性の悪化を引き起こす。また、マザーシートBS1〜BS4の主面に形成された導体パターンCP1〜CP4の厚みの増大は、マザーシートBS1〜BS4の薄層化と相俟って破線BLの近傍におけるマザーシートBS1〜BS4の密着性の低下を引き起こす。   The enlargement of the through holes HL11 to HL41 formed at the position across the broken line BL causes a deterioration in the filling property of the conductive paste CPS in combination with the thinning of the mother sheets BS1 to BS4. Further, the increase in the thickness of the conductor patterns CP1 to CP4 formed on the main surfaces of the mother sheets BS1 to BS4 is coupled with the thinning of the mother sheets BS1 to BS4, and the mother sheets BS1 to BS4 in the vicinity of the broken line BL. Causes a decrease in adhesion.

ただし、この実施例では、貫通孔HL11〜HL41を形成する位置の厚みがセラミックペーストSPSによって増大される。これによって、貫通孔HL11〜HL41に充填される導電ペーストCPSの厚みが増大し、さらに破線BLの近傍におけるマザーシートBS1〜BS4の密着性が増大する。この結果、側面電極SEL1〜SEL4の形成不良を回避することができる。   However, in this embodiment, the thickness of the position where the through holes HL11 to HL41 are formed is increased by the ceramic paste SPS. Thereby, the thickness of the conductive paste CPS filled in the through holes HL11 to HL41 is increased, and the adhesion of the mother sheets BS1 to BS4 in the vicinity of the broken line BL is further increased. As a result, poor formation of the side electrodes SEL1 to SEL4 can be avoided.

なお、この実施例では、積層型インダクタ素子10をなす4つの側面に4つの側面電極SEL1〜SEL4をそれぞれ設けるようにしている(図4参照)。また、積層基板LB1は、焼成の後に個辺化される(図22(B)〜図22(C)参照)。しかし、積層型インダクタ素子10に設けられた側面電極SEL1〜SEL4の各々を複数の電極片に分割するようにしてもよい。この場合、たとえばセラミックシートSH0の集合体は図23(A)〜図23(D)および図24に示す要領で作製される。   In this embodiment, four side electrodes SEL1 to SEL4 are provided on the four side surfaces of the multilayer inductor element 10 (see FIG. 4). In addition, the laminated substrate LB1 is singulated after firing (see FIGS. 22B to 22C). However, each of the side electrodes SEL1 to SEL4 provided in the multilayer inductor element 10 may be divided into a plurality of electrode pieces. In this case, for example, the aggregate of the ceramic sheets SH0 is produced in the manner shown in FIGS.

まず、非磁性のフェライト材料からなるセラミックシートがマザーシートBS0として用意される(図23(A)参照)。ここで、X軸方向およびY軸方向に延びる複数の破線(境界線)BL,BL,…は切り出し位置を示す。   First, a ceramic sheet made of a nonmagnetic ferrite material is prepared as a mother sheet BS0 (see FIG. 23A). Here, a plurality of broken lines (boundary lines) BL, BL,... Extending in the X-axis direction and the Y-axis direction indicate cutout positions.

次に、破線BLを跨ぐ一部の領域(一点鎖線で囲まれた領域)に、スクリーン印刷によって非磁性のセラミックペーストSPSが塗布される(図23(B)参照)。詳しくは、セラミックペーストSPSは、分割ユニットをなす矩形の各辺に3つの楕円が描かれるように、マザーシートBS0の上面に塗布される。   Next, a nonmagnetic ceramic paste SPS is applied by screen printing to a part of the region (a region surrounded by an alternate long and short dash line) straddling the broken line BL (see FIG. 23B). Specifically, the ceramic paste SPS is applied to the upper surface of the mother sheet BS0 so that three ellipses are drawn on each side of the rectangle forming the division unit.

続いて、各々が長方形をなす複数の貫通孔HL01,HL01…が、セラミックペーストSPSが塗布された楕円領域に形成される(図23(C)参照)。貫通孔HL01の形成には機械的なパンチャー装置が用いられ、貫通孔HL01は破線BLを跨ぐように形成される。貫通孔HL01をなす長方形の短辺は貫通孔HL01が跨ぐ破線BLに沿って延び、貫通孔HL01をなす長方形の長辺は貫通孔HL01が跨ぐ破線BLに直交する方向に延びる。形成された複数の貫通孔HL01,HL01,…にはその後、導電ペーストCPSが充填される(図23(D)参照)。   Subsequently, a plurality of through holes HL01, HL01... Each having a rectangular shape are formed in an elliptical region to which the ceramic paste SPS is applied (see FIG. 23C). A mechanical puncher device is used to form the through hole HL01, and the through hole HL01 is formed so as to straddle the broken line BL. The short side of the rectangle forming the through hole HL01 extends along the broken line BL across the through hole HL01, and the long side of the rectangle forming the through hole HL01 extends in a direction orthogonal to the broken line BL across the through hole HL01. The formed through holes HL01, HL01,... Are then filled with a conductive paste CPS (see FIG. 23D).

導電ペーストCPSの充填が完了すると、破線BL,BL,…に沿って延びる溝GR0,GR0,…がマザーシートBS0の上面および下面の各々に形成される(図24参照)。なお、下面に形成された溝幅は、上面に形成された溝幅よりも広い。   When the filling of the conductive paste CPS is completed, grooves GR0, GR0,... Extending along broken lines BL, BL,... Are formed on the upper surface and the lower surface of the mother sheet BS0 (see FIG. 24). The groove width formed on the lower surface is wider than the groove width formed on the upper surface.

他のマザーシートBS1〜BS6も同じ要領で作成される。こうして作成されたマザーシートBS0〜BS6は、この順序で積層されかつ圧着される。なお、ペットフィルムPFは、マザーシートBS0〜BS6を積層する段階で剥離される。また、積層位置は、各シートに割り当てられた破線BL,BL,…がZ軸方向から眺めて重なるように調整される。これによって、図26(A)に示す積層基板LB1が作製される。   Other mother sheets BS1 to BS6 are created in the same manner. The mother sheets BS0 to BS6 created in this way are laminated and pressure-bonded in this order. The pet film PF is peeled off when the mother sheets BS0 to BS6 are laminated. Further, the stacking position is adjusted so that the broken lines BL, BL,... Assigned to the sheets overlap when viewed from the Z-axis direction. As a result, the multilayer substrate LB1 shown in FIG.

作製された積層基板LB1は、破線BLに沿って分割ユニット毎に個辺化され(図26(B)参照)、個辺化された積層体はその後焼成される(図26(C)参照)。焼成が完了すると、複数の積層型インダクタ素子10,10,…が得られる。各積層型インダクタ素子10にはその後、IC14と複数の受動素子16,16,…とが実装される(図26(D)参照)。IC14および受動素子16,16,…は、図25に示すように積層型インダクタ素子10の天面に実装される(なお、図25では導体パターンCP6の図示を省略している)。   The manufactured laminated substrate LB1 is singulated for each divided unit along the broken line BL (see FIG. 26B), and the singulated laminated body is then fired (see FIG. 26C). . When firing is completed, a plurality of multilayer inductor elements 10, 10,... Are obtained. Then, the IC 14 and a plurality of passive elements 16, 16,... Are mounted on each multilayer inductor element 10 (see FIG. 26D). The IC 14 and the passive elements 16, 16,... Are mounted on the top surface of the multilayer inductor element 10 as shown in FIG. 25 (note that the conductor pattern CP6 is not shown in FIG. 25).

10 …積層型インダクタ素子(積層電子部品)
SH0〜SH6 …セラミックシート
12 …積層体
14 …IC(電子部品)
16 …受動素子(電子部品)
CP1〜CP4,CP6 …導体パターン
HL01〜HL02,HL11〜HL12,HL21〜HL22,HL31〜HL32,HL41〜HL42,HL51〜HL52,HL61〜HL62,HL2a〜HL2b,HL3a〜HL3b,HL4a〜HL4b,HL5a〜HL5b,HL6a〜HL6b …貫通孔
EL01〜EL04,EL11〜EL14,EL21〜EL24,EL31〜EL34,EL41〜EL44,EL51〜EL54,EL61〜EL64 …電極
VH2a〜VH2b,VH3a〜VH3b,VH4a〜VH4b,VH5a〜VH5b,VH6a〜VH6b …ビアホール導体

10 ... Multilayer inductor element
SH0 to SH6 Ceramic sheet 12 Laminated body 14 IC (electronic component)
16 ... Passive elements (electronic components)
CP1 to CP4, CP6 ... Conductor patterns HL01 to HL02, HL11 to HL12, HL21 to HL22, HL31 to HL32, HL41 to HL42, HL51 to HL52, HL61 to HL62, HL2a to HL2b, HL3a to HL3b, HL4a to HL4b, L4 HL5b, HL6a to HL6b ... through holes EL01 to EL04, EL11 to EL14, EL21 to EL24, EL31 to EL34, EL41 to EL44, EL51 to EL54, EL61 to EL64 ... electrodes VH2a to VH2b, VH3a to VH3b, VH4a to VH4b, VH5a ~ VH5b, VH6a ~ VH6b ... via hole conductor

Claims (9)

共通の境界線が定義された主面を各々が有する複数のセラミックシートを準備する準備工程、
前記複数のセラミックシートの各々の主面のうち前記境界線を回避する一部の領域に複数の導体パターンを形成する導体パターン形成工程、
前記複数のセラミックシートの各々の主面のうち前記境界線を跨ぐ他の一部の領域にセラミックペーストを塗布する塗布工程、
前記塗布工程によって塗布されたセラミックペーストの位置を含む複数の位置で前記複数のセラミックシートの各々に貫通孔を形成する貫通孔形成工程、
前記貫通孔形成工程で形成された貫通孔に導電ペーストを充填する充填工程、および
前記充填工程の後に前記複数のセラミックシートを積層しかつ前記境界線で切断して複数の積層電子部品を作製する作製工程を備える、積層電子部品の製造方法。
A preparation step of preparing a plurality of ceramic sheets each having a main surface with a common boundary defined;
A conductor pattern forming step of forming a plurality of conductor patterns in a part of the main surface of each of the plurality of ceramic sheets to avoid the boundary line;
An application step of applying a ceramic paste to another part of the main surface of each of the plurality of ceramic sheets across the boundary line,
A through hole forming step of forming a through hole in each of the plurality of ceramic sheets at a plurality of positions including the position of the ceramic paste applied by the applying step;
A filling step of filling the through-holes formed in the through-hole forming step with a conductive paste; and, after the filling step, laminating the plurality of ceramic sheets and cutting at the boundary lines to produce a plurality of laminated electronic components A method for manufacturing a laminated electronic component, comprising a manufacturing process.
前記貫通孔形成工程によって形成される貫通孔は、前記境界線を跨ぐ位置に形成される第1貫通孔、および前記複数の導体パターンの各々と重なる位置に形成される第2貫通孔を含む、請求項1記載の積層電子部品の製造方法。   The through hole formed by the through hole forming step includes a first through hole formed at a position across the boundary line, and a second through hole formed at a position overlapping each of the plurality of conductor patterns. The manufacturing method of the multilayer electronic component of Claim 1. 前記セラミックペーストは、前記導体パターンよりも前記境界線側に部分的に塗布されている、請求項2記載の積層電子部品の製造方法。   The method for manufacturing a laminated electronic component according to claim 2, wherein the ceramic paste is partially applied to the boundary line side of the conductor pattern. 前記第2貫通孔は前記第1貫通孔よりも小さい、請求項2または3記載の積層電子部品の製造方法。   The method for manufacturing a multilayer electronic component according to claim 2, wherein the second through hole is smaller than the first through hole. 前記複数の導体パターンは前記第2貫通孔に充填された導電ペーストとともにインダクタをなし、
前記複数のセラミックシートの少なくとも一部は磁性を有する、請求項2ないし4のいずれかに記載の積層電子部品の製造方法。
The plurality of conductor patterns form an inductor together with a conductive paste filled in the second through hole,
The method for manufacturing a multilayer electronic component according to claim 2, wherein at least some of the plurality of ceramic sheets have magnetism.
前記作製工程は、前記複数のセラミックシートを積層する積層工程、前記積層工程によって得られた積層基板を焼成する焼成工程、および前記焼成工程によって得られた焼成基板を前記境界線で切断する切断工程を含む、請求項1ないし5のいずれかに記載の積層電子部品の製造方法。   The production process includes a laminating process for laminating the plurality of ceramic sheets, a firing process for firing the laminated substrate obtained by the laminating process, and a cutting process for cutting the fired substrate obtained by the firing process at the boundary line. The manufacturing method of the multilayer electronic component in any one of Claims 1 thru | or 5 containing these. 前記作製工程は、前記複数のセラミックシートを積層する積層工程、前記積層工程によって得られた積層基板を前記境界線で切断する切断工程、および前記切断工程によって得られた複数の積層体を焼成する焼成工程を含む、請求項1ないし5のいずれかに記載の積層電子部品の製造方法。   The manufacturing step includes firing a plurality of laminated bodies obtained by the laminating step of laminating the plurality of ceramic sheets, a cutting step of cutting the laminated substrate obtained by the laminating step, and the cutting step. The manufacturing method of the multilayer electronic component in any one of Claims 1 thru | or 5 including a baking process. 前記作製工程によって作製された複数の積層電子部品の各々の主面に別の電子部品を実装する実装工程をさらに備える、請求項1ないし7のいずれかに記載の積層電子部品の製造方法。   The manufacturing method of the multilayer electronic component according to any one of claims 1 to 7, further comprising a mounting step of mounting another electronic component on each main surface of the plurality of multilayer electronic components manufactured by the manufacturing step. 前記複数のセラミックシートはそれぞれ複数のキャリアシートによって支持され、
前記作製工程は前記複数のキャリアシートから前記セラミックシートをそれぞれ剥離する剥離工程を含む、請求項1ないし8のいずれかに記載の積層電子部品の製造方法。

The plurality of ceramic sheets are each supported by a plurality of carrier sheets,
The method for manufacturing a laminated electronic component according to claim 1, wherein the manufacturing step includes a peeling step of peeling the ceramic sheets from the plurality of carrier sheets.

JP2015535418A 2013-09-04 2014-08-21 Manufacturing method of laminated electronic component Active JP6090458B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013182751 2013-09-04
JP2013182751 2013-09-04
PCT/JP2014/071848 WO2015033788A1 (en) 2013-09-04 2014-08-21 Method for manufacturing laminated electronic component

Publications (2)

Publication Number Publication Date
JPWO2015033788A1 JPWO2015033788A1 (en) 2017-03-02
JP6090458B2 true JP6090458B2 (en) 2017-03-08

Family

ID=52628266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015535418A Active JP6090458B2 (en) 2013-09-04 2014-08-21 Manufacturing method of laminated electronic component

Country Status (2)

Country Link
JP (1) JP6090458B2 (en)
WO (1) WO2015033788A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183393A1 (en) * 2016-04-20 2017-10-26 株式会社村田製作所 Power reception device
JP6926518B2 (en) * 2017-02-22 2021-08-25 Tdk株式会社 Manufacturing method of electronic parts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239659B2 (en) * 1994-12-28 2001-12-17 松下電器産業株式会社 Manufacturing method of multilayer inductor component
JP3425711B2 (en) * 1997-06-17 2003-07-14 株式会社村田製作所 Manufacturing method of laminated electronic components
JP3680758B2 (en) * 2001-04-20 2005-08-10 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP4178259B2 (en) * 2002-09-02 2008-11-12 株式会社村田製作所 Manufacturing method of electronic parts
JP2010263000A (en) * 2009-04-30 2010-11-18 Murata Mfg Co Ltd Method of manufacturing electronic component

Also Published As

Publication number Publication date
JPWO2015033788A1 (en) 2017-03-02
WO2015033788A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP5432918B2 (en) Manufacturing method of printed wiring board
JP5637607B2 (en) Coil parts
JP2014207432A (en) Laminated inductor element and communication device
JP2014192487A (en) Electronic component and method of manufacturing the same
JP2012038806A (en) Laminated coil
JP2018026454A (en) Electronic component
JP6259813B2 (en) Resin multilayer substrate and method for producing resin multilayer substrate
JPWO2017131017A1 (en) Inductor component and manufacturing method thereof
KR101434039B1 (en) Power semiconductor module, and manufacturing method thereof
JP6090458B2 (en) Manufacturing method of laminated electronic component
JP2016167330A (en) Suspension substrate with circuit
JP6070901B2 (en) Circuit module
JP5831633B2 (en) Multilayer element and manufacturing method thereof
JP5867762B2 (en) Inductor element
JP6090444B2 (en) Manufacturing method of multilayer inductor element
JP6521104B2 (en) Inductor component and method of manufacturing the same
JP5674077B2 (en) Inductor element
WO2015008611A1 (en) Method for manufacturing laminated inductor element
JP6460124B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP6132027B2 (en) Manufacturing method of multilayer inductor element and multilayer inductor element
JP3189995U (en) Multilayer antenna element
JP6024826B2 (en) Multilayer inductor element and manufacturing method thereof
WO2014147881A1 (en) Laminated inductor element and production method therefor
WO2017188076A1 (en) Inductor component
JP2022139098A (en) Inductor component and electronic component

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6090458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150