JP6083387B2 - グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置 - Google Patents

グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置 Download PDF

Info

Publication number
JP6083387B2
JP6083387B2 JP2013553383A JP2013553383A JP6083387B2 JP 6083387 B2 JP6083387 B2 JP 6083387B2 JP 2013553383 A JP2013553383 A JP 2013553383A JP 2013553383 A JP2013553383 A JP 2013553383A JP 6083387 B2 JP6083387 B2 JP 6083387B2
Authority
JP
Japan
Prior art keywords
graphene
polymer
composite
poly
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013553383A
Other languages
English (en)
Other versions
JPWO2013105768A1 (ja
Inventor
ヨングァン イ
ヨングァン イ
スジョン イ
スジョン イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Sungkyunkwan University Research and Business Foundation
Original Assignee
Kaneka Corp
Sungkyunkwan University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp, Sungkyunkwan University Research and Business Foundation filed Critical Kaneka Corp
Publication of JPWO2013105768A1 publication Critical patent/JPWO2013105768A1/ja
Application granted granted Critical
Publication of JP6083387B2 publication Critical patent/JP6083387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/14—Layered products comprising a layer of synthetic resin next to a particulate layer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • C08K3/042—Graphene or derivatives, e.g. graphene oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/62—Selection of inactive substances as ingredients for active masses, e.g. binders, fillers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置に関するもので、さらに具体的には、高分子を含む層及びその上に形成された３次元的形状を有するグラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置に関するものである。
グラフェン（ｇｒａｐｈｅｎｅ）は、炭素原子が黒鉛のように２次元に結合されて構成された物質であるが、黒鉛とは違って、単層または２〜３層と非常に薄く形成されている物質である。
グラフェンは、構造的、化学的にも非常に安定しているだけでなく、非常に優れた伝導体としてシリコンより約１００倍速く電子を移動させ、銅よりも約１００倍さらに多くの電流を流すことができることが知られている。
このようなグラフェンの特性は、２００４年、黒鉛からグラフェンを分離する方法が発見され、これまで予測してきた特性が実験的に確認され、これは過去数年間、全世界の科学者を熱狂させた。
グラフェンは、相対的に軽い元素である炭素のみからなり、１次元または２次元ナノパターンを加工することが非常に容易であるという長所があり、これを活用すれば、半導体−導体性質を調節できるだけでなく、炭素が有する化学結合の多様性を用いてセンサ、メモリなど、広範囲な機能性素子の製作も可能である。
２００８年には、ＭＩＴが選定した世界１００大未来技術としても選定され、最近は韓国内でも韓国科学技術評価院及び三星経済研究所からグラフェン関連技術が１０年以内に生活を変える１０大技術としても選定された。
グラフェンの高い電気伝導度と広い比表面積は、エネルギー貯蔵素材の高出力／高容量特性に寄与し、これまでエネルギー貯蔵素子用電極として開発されてきた。
このようなグラフェンを３次元的に整列させるための方法として、化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）方式によるものとして「Ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ ｇｒａｐｈｅｎｅ ｅｌｅｃｔｒｏｄｅ ｆｏｒ ｌｉｔｈｉｕｍ ｉｏｎ ｂａｔｔｅｒｙ ｗｉｔｈ ｈｉｇｈ ｒａｔｅ ｃａｐａｂｉｌｉｔｙ」という題目でＸｉｎｇｃｈｅｎｇ ＸｉａｏらによりＥｌｅｃｔｒｏｃｈｅｍｉｓｔｒｙ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ １３（２０１１）２０９−２１２に発表された論文がある。上記方法は、触媒を調節し、ＣＶＤ方式によってグラフェンを垂直整列させる方法であるが、大量生産が難しいという短所がある。
また、磁気蒸着（ｍａｇｎｅｔｏ ｅｖａｐｏｒａｔｉｏｎ）方式によるものとして「Ｖｅｒｔｉｃａｌ ａｌｉｇｎｍｅｎｔ ｏｆ ｒｅｄｕｃｅｄ ｇｒａｐｈｅｎｅ ｏｘｉｄｅ／Ｆｅ−ｏｘｉｄｅ ｈｙｂｒｉｄｓ ｕｓｉｎｇ ｔｈｅ ｍａｇｎｅｔｏ−ｅｖａｐｏｒａｔｉｏｎ ｍｅｔｈｏｄ」という題目でＳａｎｇ Ｃｈｅｏｎ ＹｏｕｎらによりＣｈｅｍ．Ｃｏｍｍｕｎ．，２０１１，４７，５２１１−５２１３に発表された論文がある。しかし、上記方法によっては、純粋グラフェンだけでは３次元的な整列が難しく、鉄酸化物との合成物生成の問題がある等、３次元的に整列されたグラフェンの商用化に適切でない。
本発明は、上記のような従来技術の問題を解決するためのもので、本発明の目的は、グラフェンが３次元的に配置された、電気化学的性能が向上し、安定性に優れた新規の複合体及びその製造方法を提供するものである。
本発明の他の目的は、グラフェンが３次元的に配置された、大量生産及び商用化が可能な新規の複合体及びその製造方法を提供するものである。
本発明のもう１つの目的は、グラフェンの３次元的配置を可逆的に調節できる複合体の製造方法を提供するものである。
本発明のもう１つの目的は、グラフェンが３次元的に配置された新規の複合体を用いた電子装置を提供するものである。
本発明による複合体は、高分子を含む層と、単層または複数層のグラフェンを含み、上記グラフェンの一部または全体が上記高分子を含む層上に垂直または傾斜して配置される。
本発明による複合体の製造方法は、伝導性基板上に高分子を含む層をコーティングする段階；上記高分子を含む層上にグラフェンをコーティングする段階；上記高分子を含む層及びグラフェン層がコーティングされた伝導性基板に電圧を印加し、一部または全部のグラフェンが上記高分子を含む層上に垂直または傾斜して配置されるように組み立てる段階を含む。
本発明によるもう一つの複合体の製造方法は、伝導性基板上に高分子を含む層をコーティングする段階；グラフェンを分散させた分散液に上記高分子を含む層がコーティングされた伝導性基板を浸し、電圧を印加して一部または全部のグラフェンが上記高分子を含む層上に垂直または傾斜して配置されるようにコーティングする段階を含む。
本発明による電子装置は、上記複合体を含む。
本発明による複合体は、グラフェンを垂直または傾斜して配置することで、さらに広い表面積が得られ、これによってさらに向上した電気化学的性能を発揮し、安定性も優れる。
本発明による複合体の製造方法は、電気化学的方法を用いることによって大量生産及び商用化が可能である。本発明による複合体の製造方法は、グラフェンの配置を２次元から３次元に、３次元から再度２次元に調節することができ、さらにこのような配置の変化を反復的に実施できる可逆性の長所を有する。
本発明の複合体は、グラフェンを垂直または傾斜して配置することによって向上した電気化学的性能を有するので、電極、電気化学センサ、バイオセンサ、エネルギー貯蔵装置、リチウムイオン電池をはじめとした２次電池、キャパシタ、太陽電池、半導体、ディスプレイ、スクリーン、電子ペーパー、コンピュータなどの各種の電子装置に活用が可能である。
図１は、本発明による複合体を示すための模式図である。
図２ａ〜２ｄは、本発明による複合体の製造方法を示すための模式図である。
図３は、本発明の一実施例によって製造された伝導性基板上にコーティングされたＰＳＳ−Ｎａ高分子層に対するＳＥＭ写真である。
図４は、本発明の一実施例によって製造されたＰＳＳ−Ｎａ高分子層上にコーティングされたグラフェン層に対する水晶振動子秤の観測結果である。
図５は、本発明の一実施例によって製造されたＰＳＳ−Ｎａ高分子層上にコーティングされたグラフェン層に対するＳＥＭ写真である。
図６は、本発明の一実施例によって製造されたＰＳＳ−Ｎａ高分子層上にグラフェンが垂直または傾斜して配置された複合体の表面を観測したＳＥＭ写真である。
図７及び８は、本発明の一実施例によって製造されたグラフェンが垂直または傾斜して配置される前後の複合体に対する循環電圧電流測定グラフである。
図９は、本発明の一実施例によって製造されたグラフェンが垂直または傾斜して配置される前後の複合体に対する比静電容量の走査速度に対する変化を示したものである。
図１０は、図９に示された比静電容量の変化量を百分率で示したものである。
図１１は、本発明の一実施例によって製造された複合体に対するサイクル特性の測定結果を示したものである。
以下では、本明細書に添付する図面を参照し、本発明について詳細に説明する。
本発明による複合体は、高分子を含む層と、単層または複数層のグラフェンを含み、上記グラフェンの一部または全体が上記高分子を含む層上に垂直または傾斜して配置される。
図１は、本発明による複合体の模式図を示したものである。図１から見られるように、複合体（１００）は高分子を含む層（１０１）上に垂直または傾斜して配置されたグラフェン（１０２）を含む。上記グラフェン（１０２）の一側端部（１０２ａ）は上記高分子を含む層（１０１）に接触しており、上記端部（１０２ａ）に対向するグラフェン（１０２）の他側端部（１０２ｂ）は上記高分子を含む層（１０１）から離隔されている。
本発明の複合体で、上記グラフェンは、上記高分子を含む層から垂直または傾斜して配置されることによって多様な角度及び方向に３次元形状を具現することができる。
本発明の一側面において、それぞれのグラフェンは、高分子を含む層の表面に対して類似する傾斜角を有しながら、多様な方向に配置することができる。本発明の他の側面において、それぞれのグラフェンは、高分子を含む層の表面に対して多様な傾斜角を有しながら多様な方向に配置することができるが、傾斜角は、例えば、０°超〜約９０°、約３０°〜約９０°、約６０°〜約９０°の範囲にあるが、これらに限定されるわけではない。本発明の他の側面において、大部分のグラフェンは、高分子を含む層の表面に対して多様な角度を有しながら、類似する方向に配置することができる。本発明の他の側面において、ほぼ全てのグラフェンは、高分子を含む層の表面に対して類似する傾斜角を有しながら、同一の方向に高分子を含む層から配置することができる。
本発明による複合体は、上記グラフェンの総重量のうち５０％以上、好ましくは７０％以上、さらに好ましくは９０％以上が上記高分子を含む層上に垂直または傾斜して配置される。
本発明による複合体において、高分子は電圧の印加時にグラフェンを垂直または傾斜して配置させることができるのであれば、いずれのものでも用いることができる。本発明に用いられる高分子として、好ましくは負電荷を帯びた高分子を用いることができ、例えば、ポリ（スチレンスルホネート）（ＰＳＳ）、ポリ（メタクリル酸）、ポリメチル（メタ）アクリレート、ポリマレイン酸、ポリ（エチレンオキシド）、ポリ（ビニルサルフェート）、ポリ（ビニルスルホネート）、ポリ（３−スルホプロピルメタクリレート）、ポリ（アクリルアミド−２−メチル−プロパンスルホネート）、及びポリビニルアルコールで構成された群より選択される１種以上を用いることができる。これらのうちポリ（スチレンスルホネート）が好ましい。
本発明による複合体において、高分子を含む層の厚さは約１００ｎｍ以上の範囲で選択することができる。高分子を含む層の厚さが約１００ｎｍ未満と薄い場合、その表面上でグラフェンを３次元的に配置することが難しいこともある。高分子を含む層の厚さは、例えば、約１００ｎｍ〜１００μｍであってもよいが、これに限定されるわけではない。一部の実施例で、高分子を含む層の厚さは約５００ｎｍ〜約１００μｍ、約１μｍ〜約１００μｍ、約１０μｍ〜約１００μｍ、約５０μｍ〜約１００μｍの範囲を有することができる。しかし、高分子を含む層の厚さは、上記範囲に限定されるわけではなく、高分子の種類、グラフェンの含量、印加電圧、適用電気装置の種類、大きさなどのような他の因子との関係で高分子を含む層の表面にコーティングされたグラフェンを３次元に配置することができる限り、任意の厚さに調節され得る。
本発明による複合体において、グラフェンは、電圧の印加時に、高分子を含む層上で垂直または傾斜して配置することができるものであれば、いずれのものでも用いることができる。本発明に用いられるグラフェンとして、好ましくはドーピングされたグラフェンを用いることができ、さらに好ましくは、ｐタイプにドーピングされたグラフェンを用いることができる。本発明におけるドーピングは、グラフェンの構造はそのまま維持されながら、グラフェンとドーパント分子間の相互作用によるドーピングである。ｐタイプにドーピングされたグラフェンとして、例えばＨＮＯ３、ＨＣｌ、Ｈ２ＰＯ４、ＣＨ３ＣＯＯＨ及びＨ２ＳＯ４で構成された群より選択される１種以上のドーパントでドーピングされたグラフェンを用いることができる。グラフェンをドーピングする方法は、当業界において通常に用いられるものであれば、特に制限なしに使用可能である。
本発明の複合体を製造する方法について説明する。
本発明による複合体の製造方法は、伝導性基板上に高分子を含む層をコーティングする段階；上記高分子を含む層上にグラフェンをコーティングする段階；上記高分子を含む層及びグラフェン層がコーティングされた伝導性基板に電圧を印加し、一部または全部のグラフェンが上記高分子を含む層上に垂直または傾斜して配置されるように組み立てる段階を含む。
本発明による他の複合体の製造方法は、伝導性基板上に高分子を含む層をコーティングする段階；グラフェンを分散させた分散液に上記高分子を含む層がコーティングされた伝導性基板を浸し、電圧を印加して一部または全部のグラフェンが上記高分子を含む層上に垂直または傾斜して配置されるようにコーティングする段階を含む。
図２ａ〜２ｄは、本発明による複合体の製造方法の模式図を示したものである。図２ａに例示的に示された通り、伝導性基板（２１０）を準備した後、図２ｂのように上記伝導性基板（２１０）上に高分子を含む層（２１１）をコーティングし、図２ｃのように上記高分子を含む層（２１１）上にグラフェン（２１２）をコーティングする。上記伝導性基板（２１０）に電圧を印加し、図２ｄのように、一部または全部のグラフェン（２０２）が上記高分子を含む層（２０１）上に垂直または傾斜して配置されるように組み立てることによって複合体を製造する。この後、必要に応じて複合体から上記伝導性基板を除去することができ、この場合、図１のように、高分子を含む層（１０１）上に一部または全部のグラフェン（１０２）が垂直または傾斜して配置された複合体（１００）となる。
本発明による複合体の製造方法において、伝導性基板の除去は、通常の方法による。
本発明による複合体の製造方法において、上記高分子及びグラフェンは上記で説明した通りである。
本発明による複合体の製造方法において、基板の種類には特に制限がなく、例えば、金、白金、銀、銅などの金属、ＩＴＯなどの金属酸化物、伝導性高分子、カーボン、カーボン繊維、炭素ナノチューブなどを用いることができる。
本発明による複合体の製造方法において、伝導性基板上に高分子を含む層を形成する方法には特に制限がなく、例えば、ローラーコーティング、ディップコーティング、スピンコーティング、ドクターブレードコーティング、スクリーンプリンティングなどが用いられる。
本発明による複合体の製造方法において、グラフェン分散時に用いられる溶媒は、基板にコーティングされた高分子を溶かしたり変形させる特性がないものであれば、どれでも使用可能である。溶媒は、基板にコーティングされる高分子の種類に応じて決定されるが、例えば、Ｎ，Ｎ−ジメチルホルムアミド、クロロホルム、クロロベンゼン、テトラヒドロフラン、トルエン、アセトン、メタノール、エタノール、ブタノール、ジメチルスルホキシド、Ｎ−メチルピロリジノン、Ｎ，Ｎ−ジメチルアセトアミド、ベンゼン、ジオキサン、ヘキサン、シクロヘキサン、酢酸などを挙げることができ、これに限定されるわけではなく、極性溶媒から非極性溶媒に至るまで多様な溶媒の使用が可能である。また、溶媒は単独または２種類以上の物質を混合して用いることができる。
本発明による複合体の製造方法において、上記高分子を含む層上にグラフェンをコーティングする段階は、好ましくは負電荷を帯びた高分子の負電荷とｐタイプにドーピングされたグラフェンの正電荷間の静電気的引力を用いる。
本発明の一側面によって、上記グラフェンがコーティングされた伝導性基板に電圧を印加する時に用いられる電解液は、伝導性基板上にコーティングされた高分子を含む層に影響を及ぼさず、溶液内に溶けている塩を析出させるか結晶を形成しないものに選択して用いる。好ましくは、グラフェン分散液の溶媒条件及びｐＨを考慮し、同一、類似のものを選択する。
本発明による複合体の製造方法において、上記グラフェンがコーティングされた複合体に電圧を印加する方法は、定電圧法を用いることができ、印加電圧は高分子の種類、高分子中の負電荷の含量、グラフェンの含量などのような因子との関係で、高分子を含む層の表面にコーティングされたグラフェンを３次元に配置することができる限り、任意の範囲に調節され得る。例えば、ＰＳＳ−Ｎａ高分子を用いる場合、印加電圧は、Ａｇ／ＡｇＣｌ／ＫＣｌ（ｓａｔ’ｄ）を基準電極として−１Ｖ〜−５Ｖ、好ましくは−１．５Ｖ〜−４Ｖ、さらに好ましくは−２Ｖ〜−４Ｖの範囲になり得る。上記範囲を逸脱する場合、高分子層の劣化が発生し得る。また、電荷量は、ＰＳＳ−Ｎａ高分子を用いる場合、好ましくは０．００２ｍＡｈ／ｃｍ２以上、より好ましくは０．００３ｍＡｈ／ｃｍ２以上となるが、電荷量が０．００２ｍＡｈ／ｃｍ２未満の場合、グラフェンの３次元的配置が難しいこともある。従来の炭素ナノチューブを整列するために必要な印加電圧が−１５０Ｖ程度であることに照らせば、本発明は、はるかに緩和された条件下でもグラフェンを垂直または傾斜して配置されるように組み立てることが可能であることが分かる。
本発明による複合体は、グラフェンが３次元的に配置されることによって広い表面積を有し、これによって電気化学的性能が大きく向上し、繰り返し安定性に優れる。
本発明による複合体の製造方法は、電気化学的方法を用いることによって、大量生産及び商用化が可能である。本発明による複合体の製造方法は、グラフェンの配置を２次元から３次元に、３次元から再度２次元に調節することができ、さらにこのような配置変化を反復的に実施することができ、可逆性の長所を有する。
本発明による複合体における、電圧を印加した複合体の比静電容量は、通常、電圧を印加しなかった複合体の比静電容量の２〜１００倍であるが、好ましくは３〜７０倍、より好ましくは４〜５０倍である。
本発明の複合体は、グラフェンを垂直または傾斜して配置することによって、向上した電気化学的性能を有するので、電極、電気化学センサ、バイオセンサ、エネルギー貯蔵装置、リチウムイオン電池をはじめとした２次電池、キャパシタ、太陽電池、半導体、ディスプレイ、スクリーン、電子ペーパー、コンピュータなどの各種の電子装置に活用が可能である。
下記で実施例を通じて本発明をさらに具体的に説明する。しかし、下記の実施例は、本発明に対する理解を促進するために例示の目的としてのみ提供されただけで、本発明の範疇及び範囲はこれに限定されないことを明らかにする。
（１）準備
ＰＳＳ−Ｎａ（ｐｏｌｙｓｔｙｒｅｎｅ ｓｕｌｆｏｎａｔｅ ｓｏｄｉｕｍ ｓａｌｔ，Ａｌｄｒｉｃｈ）、エタノール（Ｓａｍｃｈｕｎ）、ＨＮＯ３（Ａｌｄｒｉｃｈ、６６％）を準備し、購入した状態のまま用いた。
黒鉛は、ウクライナの「Ｚａｖａｌ’ｅｖｓｋ ｃｏａｌ ｆｉｅｌｄ」として、灰分含量が＜０．０５質量％であり、粒子のサイズが２００〜３００μｍであるものを用いた。
膨張黒鉛（ｅｘｐａｎｄｅｄ ｇｒａｐｈｉｔｅ）は、上記黒鉛から熱膨張によって準備した。これは、Ｃ２ＦｎＣｌＦ３が板状間に挿入されてフルオロ化（ｆｌｕｏｒｉｎａｔｅｄ）されたものである。膨張黒鉛を製造するための具体的な情報及び条件のために、＜Ｏｎｅ−Ｓｔｅｐ Ｅｘｆｏｌｉａｔｉｏｎ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｅａｓｉｌｙ Ｓｏｌｕｂｌｅ Ｇｒａｐｈｉｔｅ ａｎｄ Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｇｒａｐｈｅｎｅ Ｓｈｅｅｔｓ，Ｂｙ Ｊｏｎｇ Ｈａｋ Ｌｅｅ，Ｄｏｎｇ Ｗｏｏｋ Ｓｈｉｎ，Ｖｉｃｔｏｒ Ｇ．Ｍａｋｏｔｃｈｅｎｋｏ，Ａｌｂｅｒｔ Ｓ．Ｎａｚａｒｏｖ，Ｖｌａｄｉｍｉｒ Ｅ．Ｒｅｄｏｒｏｖ，Ｙｕ Ｈｅｅ Ｋｉｍ，Ｊａｅ−Ｙｏｕｎｇ Ｃｈｏｉ，Ｊｏｎｇ Ｍｉｎ Ｋｉｍ，ａｎｄ Ｊｉ−Ｂｅｏｍ Ｙｏｏ，Ａｄｖ．Ｍａｔｅｒ．２００９，２１，４３８３＞を参照することができる。
（２）負電荷を帯びた高分子の伝導性基板上のコーティング
負電荷を帯びた高分子のカチオン金属塩としてＰＳＳ−Ｎａを用い、上記ＰＳＳ−Ｎａを蒸溜水に溶かし１０重量％のＰＳＳ−Ｎａ溶液を作った。上記ＰＳＳ−Ｎａ溶液に伝導性基板として金電極（１×１ｃｍ）を浸し、ディップコーティングした。ＰＳＳ−Ｎａ高分子がコーティングされた伝導性基板を上記溶液から取り出して常温で１日中乾燥させた。ＰＳＳ−Ｎａ高分子層の厚さは０．５〜１μｍであった。上記ＰＳＳ−Ｎａ高分子層の表面特性はＦＥ−ＳＥＭ（Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ，ＪＥＯＬ）を用いて観察した。図３は、上記で製造された伝導性基板上にコーティングされたＰＳＳ−Ｎａ層のＳＥＭ写真である。
（３）ｐタイプドーピングされたグラフェン分散液の製造
膨張黒鉛を常温、常圧で５分間ＨＮＯ３ドーパントによりドーピングさせた後、濾過して真空オーブンで２５℃で３０分間乾燥させ、ｐタイプにドーピングされた膨張黒鉛を生成した。上記ドーピングされた膨張黒鉛（１ｍｇ）をエタノール（１００ｍｌ）に分散させ、１時間７５０Ｗでチップ超音波装置（バータイプ）（ＶＣＸ−７５０，Ｓｏｎｉｃｓ米国）を用いて超音波攪拌し、ｐタイプにドーピングされたグラフェン分散液を生成した。
（４）高分子層上にグラフェンコーティング
ＰＳＳ−Ｎａ高分子層がコーティングされた金電極（伝導性基板）を上記ｐタイプにドーピングされたグラフェンが分散した溶液に３分間浸してグラフェンをコーティングした。この時、ｐタイプにドーピングされたグラフェンの正電荷とＰＳＳの負電荷間の静電気的引力によってグラフェンがコーティングされる。このように、グラフェンのコーティング後に常温で１時間乾燥させた。
グラフェンがＰＳＳ−Ｎａ高分子層にコーティングされたのは、水晶振動子秤（ＱＣＭ；Ｑｕａｒｔｚ Ｃｒｙｓｔａｌ Ｍｉｃｒｏｂａｌａｎｃｅ）（ＱＣＭ９２２，Ｓｅｉｋｏ Ｊａｐａｎ）を用いて観察し、その結果を図４に示した。図４は、本発明の一実施例によって製造されたＰＳＳ−Ｎａ高分子層上にコーティングされたグラフェン層に対する水晶振動子秤の観測結果を示したもので、コーティング過程中に蒸着時間に対するデルタ周波数の変化を示す。
図５は、上記で製造されたＰＳＳ−Ｎａ高分子層にコーティングされたグラフェン層のＳＥＭ写真である。図５から見られるように、グラフェンのコーティングによって、ＰＳＳ−Ｎａ高分子層（図３参照）に比べて多少しわが寄った表面を有した。
（５）グラフェンの３次元的配置
上記ＰＳＳ−Ｎａ高分子層及びグラフェン層がコーティングされた金電極に電圧を加え、グラフェンを３次元的に配置した。電解液では、エタノールにＨＮＯ３を添加し、グラフェン溶液と同じｐＨ４．０になるようにした溶液を用いた。電圧印加時に相対電極としては白金、基準電極としてはＡｇ／ＡｇＣｌ／ＫＣｌ（ｓａｔ’ｄ）電極を用いた。定電圧法を用いて−２Ｖで加えた総電荷量が０．００３ｍＡｈ／ｃｍ２となるまで電圧を印加し、ＰＳＳ−Ｎａ高分子層上にグラフェンが垂直または傾斜して配置されるようにした。この後、グラフェンが垂直または傾斜して配置された電極をエタノールで軽く洗い落とし、常温で乾燥させた。
図６は、ＰＳＳ−Ｎａ高分子層上にグラフェンが３次元的形状に具現されたことを観測したＳＥＭ写真である。図６から見られるように、グラフェンがＰＳＳ−Ｎａ高分子層上に垂直または傾斜して配置されている。このように、グラフェンが３次元的に配置された理由は、電圧の印加によるＰＳＳ−Ｎａ高分子鎖形状の構造変化と、グラフェンの高い伝導性の複合作用によるものと推測される。参考までに、ＰＳＳ−Ｎａ高分子はΔＶ＜０の時、鎖形状が立つことが知られており＜Ｍａｃｒｏｍｏｌｅｃｕｌｅｓ １９８８，２１，１０１６−１０２０＞、グラフェンは〜１０６Ｓ／ｃｍの高い伝導度を有する。
（６）特性の分析
複合体の循環電圧電流（ＣＶ）
本発明による複合体の電気化学的特性及び比静電容量の分析のために、グラフェンが垂直または傾斜して配置される前後の複合体のそれぞれに対して基準電極としてＡｇ／ＡｇＣｌ／ＫＣｌ（ｓａｔ’ｄ）を用い、相対電極としては白金を用いて循環電圧電流法を実施した。１．０Ｍ ＬｉＣｌＯ４／ＰＣ溶液を電解質として用い、電解質は用いる前に３０分程窒素ガスでパージし、長時間サイクル実験をする時、電解質内の容存酸素を窒素を用いて排除した。実験は常温で行い、電極物質の質量は水晶振動子秤を用いて測定した。ＣＶ実験は、ポテンシオスタット（ｐｏｔｅｎｔｉｏｓｔａｔ）（ＶＳＰ，Ｐｒｉｎｃｅｔｏｎ Ａｐｐｌｉｅｄ Ｒｅｓｅａｒｃｈ，ＵＳＡ）を用いて測定した。
図７は、グラフェンが垂直または傾斜して配置される前後の複合体に対して１００ｍＶ／ｓの走査速度でＣＶを測定した結果を示したものである。図７から見られるように、グラフェンが垂直または傾斜して配置される前の複合体（ｐ−グラフェンと表示）に比べ、グラフェンが垂直または傾斜して配置された後の複合体（ｖ−グラフェンと表示）が高い電流値を示した。
図７のＣＶグラフにおいて比静電容量を計算して求めた結果、グラフェンが垂直または傾斜して配置される前の複合体（ｐ−グラフェンと表示）は、比静電容量が９５．６Ｆ／ｇであるのに対し、グラフェンが垂直または傾斜して配置された後の複合体（ｖ−グラフェンと表示）は、４１９Ｆ／ｇと約４．４倍向上した比静電容量を示した。
図８ａ及び８ｂは、それぞれグラフェンが垂直または傾斜して配置される前後の複合体に対して１００ｍＶ／ｓ〜１０００ｍＶ／ｓの走査速度でＣＶを測定した結果を示したものである。図７と同様に、グラフェンが垂直または傾斜して配置される前の複合体（図８Ａ）に比べ、グラフェンが垂直または傾斜して配置された後の複合体（図８Ｂ）が高い電流値を示した。
このように、グラフェンが垂直または傾斜して配置された後の複合体がさらに高い電流値及び比静電容量を有するのは、グラフェンの３次元的配置により電解質と接するグラフェンの表面積が広くなることに起因すると判断される。
複合体の走査速度に対する比静電容量の変化
図９は、グラフェンが垂直または傾斜して配置される前後の複合体に対する比静電容量の走査速度（１００ｍＶ／ｓ〜１０００ｍＶ／ｓ）に対する変化を示したもので、図１０は、上記比静電容量の変化量を百分率で示したものである。図９及び１０から見られるように、グラフェンが垂直または傾斜して配置された後の複合体（ｖ−グラフェンと表示）は、グラフェンが垂直または傾斜して配置される前の複合体（ｐ−グラフェンと表示）とは違って、走査速度１００ｍＶ／ｓ〜１０００ｍＶ／ｓ全体の範囲で相当高い比静電容量を示した。
複合体のサイクル特性
複合体のサイクル特性を調査するために、走査速度５００ｍＶ／ｓで５０００回測定し、その結果を図１１に示した。図１１から見られるように、グラフェンが垂直または傾斜して配置される前の複合体（ｐ−グラフェンと表示）は、サイクル回数が増加するほど電気化学的性能が落ちるのに対し、グラフェンが垂直または傾斜して配置された後の複合体（ｖ−グラフェンと表示）は、サイクル回数が増加しても性能がほぼそのまま維持された。
実施例１で製造された複合体についてグラフェンの３次元的配置の可逆性を実験した。
電解液、基準電極及び相対電極を同一の条件とするものの、正電荷の電圧２Ｖを電荷量０．００３ｍＡｈ／ｃｍ２で印加した。その結果、複合体で３次元的に配置されたグラフェンが再度ＰＳＳ−Ｎａ高分子層上に２次元的形状に復元されたことを確認した。以後、再度電解液、基準電極及び相対電極を同一の条件とするものの、負電荷の電圧−２Ｖを電荷量０．００４ｍＡｈ／ｃｍ２で印加した。その結果、２次元的形状に復元されたグラフェンが再度ＰＳＳ−Ｎａ高分子層上に垂直または傾斜して配置され、３次元的形状を再具現することを確認した。
このように、反復的電圧印加によりグラフェンが３次元的形状に再配置された複合体について電気化学的性能をテストしてみた結果、依然として高い性能及び安定性が維持されることを確認した。
本発明の複合体は、グラフェンを垂直または傾斜して配置することによって向上した電気化学的性能を有するので、電極、電気化学センサ、バイオセンサ、エネルギー貯蔵装置、リチウムイオン電池をはじめとした２次電池、キャパシタ、太陽電池、半導体、ディスプレイ、スクリーン、電子ペーパー、コンピュータなどの各種の電子装置に活用が可能である。
１００ 複合体
１０１、２０１、２１１ 高分子を含む層
１０２、２０２、２１２ グラフェン
１０２ａ、１０２ｂ グラフェンの端部
２１０ 伝導性基板

Claims (19)

  1. 高分子を含む層と、単層または複数層のグラフェンを含み、
    上記高分子は負電荷を帯びた高分子であり、
    上記グラフェンはｐタイプにドーピングされたグラフェンであり、
    上記グラフェンの一部または全体が上記高分子を含む層上に垂直または傾斜して配置されたことを特徴とする複合体。
  2. 請求項１において、
    上記グラフェンの総重量のうち５０％以上が上記高分子を含む層上に垂直または傾斜して配置されたことを特徴とする複合体。
  3. 請求項２において、
    上記グラフェンの総重量のうち７０％以上が上記高分子を含む層上に垂直または傾斜して配置されたことを特徴とする複合体。
  4. 請求項３において、
    上記グラフェンの総重量のうち９０％以上が上記高分子を含む層上に垂直または傾斜して配置されたことを特徴とする複合体。
  5. 請求項１において、
    上記負電荷を帯びた高分子は、ポリ(スチレンスルホネート)、ポリ(メタクリル酸)、ポリメチル(メタ)アクリレート、ポリマレイン酸、ポリ(エチレンオキシド)、ポリ(ビニルサルフェート)、ポリ(ビニルスルホネート)、ポリ(３-スルホプロピルメタクリレート)、ポリ(アクリルアミド−２−メチル−プロパンスルホネート)、及びポリビニルアルコールで構成された群より選択される1種以上である複合体。
  6. 請求項５において、
    上記負電荷を帯びた高分子はポリ(スチレンスルホネート)である複合体。
  7. 請求項１において、
    上記ｐタイプにドーピングされたグラフェンは、ＨＮＯ3、ＨＣｌ、Ｈ2ＰＯ4、ＣＨ3ＣＯＯＨ及びＨ2ＳＯ4で構成された群より選択される1種以上のドーパントでドーピングされたものである複合体。
  8. 伝導性基板上に高分子を含む層をコーティングする段階；上記高分子を含む層上にグラフェンをコーティングする段階；上記高分子を含む層及びグラフェン層がコーティングされた伝導性基板に電圧を印加し、一部または全部のグラフェンが上記高分子を含む層上に垂直または傾斜して配置されるように組み立てる段階を含む、
    高分子を含む層及びグラフェンを含む複合体の製造方法。
  9. 伝導性基板上に高分子を含む層をコーティングする段階；グラフェンを分散させた分散液に上記高分子を含む層がコーティングされた伝導性基板を浸して電圧を印加し、一部または全部のグラフェンが上記高分子を含む層上に垂直または傾斜して配置されるようにコーティングする段階を含む、
    高分子を含む層及びグラフェンを含む複合体の製造方法。
  10. 請求項８または請求項９において、
    上記高分子は負電荷を帯びた高分子である複合体の製造方法。
  11. 請求項１０において、
    上記負電荷を帯びた高分子は、ポリ(スチレンスルホネート)、ポリ(メタクリル酸)、ポリメチル(メタ)アクリレート、ポリマレイン酸、ポリ(エチレンオキシド)、ポリ(ビニルサルフェート)、ポリ(ビニルスルホネート)、ポリ(３−スルホプロピルメタクリレート)、ポリ(アクリルアミド−２−メチル−プロパンスルホネート)、及びポリビニルアルコールで構成された群より選択される1種以上である複合体の製造方法。
  12. 請求項１１において、
    上記負電荷を帯びた高分子はポリ(スチレンスルホネート)である複合体の製造方法。
  13. 請求項８または請求項９において、
    上記グラフェンはｐタイプにドーピングされたものである複合体の製造方法。
  14. 請求項１３において、
    上記ｐタイプにドーピングされたグラフェンは、ＨＮＯ3、ＨＣｌ、Ｈ2ＰＯ4、ＣＨ3ＣＯＯＨ及びＨ2ＳＯ4で構成された群より選択される1種以上のドーパントでドーピングされたものである複合体の製造方法。
  15. 請求項８または請求項９において、
    上記電圧の印加は定電圧法を用い、印加電圧は−１Ｖ〜−５Ｖである複合体の製造方法。
  16. 請求項１５において、
    上記印加電圧は−１．５Ｖ〜−４Ｖである複合体の製造方法。
  17. 請求項１６において、
    上記印加電圧は−２Ｖ〜−４Ｖである複合体の製造方法。
  18. 請求項８または請求項９において、
    電圧を印加した複合体の比静電容量が、電圧を印加しなかった複合体の比静電容量の２〜１００倍である複合体の製造方法。
  19. 請求項１の複合体を含む電子装置。
JP2013553383A 2012-01-13 2013-01-08 グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置 Expired - Fee Related JP6083387B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0004462 2012-01-13
KR1020120004462A KR101882516B1 (ko) 2012-01-13 2012-01-13 그래핀에 기초한 복합체, 그 제조 방법 및 이를 이용한 전자 장치
PCT/KR2013/000125 WO2013105768A1 (ja) 2012-01-13 2013-01-08 グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置

Publications (2)

Publication Number Publication Date
JPWO2013105768A1 JPWO2013105768A1 (ja) 2015-05-11
JP6083387B2 true JP6083387B2 (ja) 2017-02-22

Family

ID=48781672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013553383A Expired - Fee Related JP6083387B2 (ja) 2012-01-13 2013-01-08 グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置

Country Status (3)

Country Link
JP (1) JP6083387B2 (ja)
KR (1) KR101882516B1 (ja)
WO (1) WO2013105768A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465656B1 (ko) * 2013-10-04 2014-11-28 성균관대학교산학협력단 그래핀 옥사이드 정렬방법, 그래핀 옥사이드 이동방법및 그것을 이용한 광학 디바이스
JP6163662B2 (ja) * 2014-04-28 2017-07-19 寧波墨西科技有限公司Ｎｉｎｇｂｏ Ｍｏｒｓｈ Ｔｅｃｈｎｏｌｏｇｙ ＣＯ．， ＬＴＤ． グラフェン複合粉体材料及びその製造方法
JP6530952B2 (ja) * 2015-04-17 2019-06-12 旭化成株式会社 導電性グラファイトの製造方法及び導電膜
WO2017007750A1 (en) * 2015-07-08 2017-01-12 3M Innovative Properties Company Article and method of making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953276B2 (ja) * 2000-02-04 2007-08-08 株式会社アルバック グラファイトナノファイバー、電子放出源及びその作製方法、該電子放出源を有する表示素子、並びにリチウムイオン二次電池
GB0622150D0 (en) * 2006-11-06 2006-12-20 Kontrakt Technology Ltd Anisotropic semiconductor film and method of production thereof
US8178201B2 (en) * 2009-03-31 2012-05-15 Korea Institute Of Science And Technology Electroconductive particle comprising graphene-coated polymer particle, anisotropic conductive film comprising same and method of making thereof
JP5380161B2 (ja) * 2009-06-02 2014-01-08 株式会社日立製作所 透明導電性膜およびそれを用いた電子デバイス
KR101119916B1 (ko) * 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법
US8426120B2 (en) * 2009-09-29 2013-04-23 Northwestern University High-throughput imaging of graphene based sheets by fluorescence quenching microscopy and applications of same
US8236626B2 (en) * 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes

Also Published As

Publication number Publication date
JPWO2013105768A1 (ja) 2015-05-11
KR20130083693A (ko) 2013-07-23
WO2013105768A1 (ja) 2013-07-18
KR101882516B1 (ko) 2018-07-26

Similar Documents

Publication Publication Date Title
Xie et al. Shape-tailorable graphene-based ultra-high-rate supercapacitor for wearable electronics
Liu et al. Freestanding transparent metallic network based ultrathin, foldable and designable supercapacitors
Raj et al. Highly flexible and planar supercapacitors using graphite flakes/polypyrrole in polymer lapping film
Liu et al. Redox exchange induced MnO2 nanoparticle enrichment in poly (3, 4-ethylenedioxythiophene) nanowires for electrochemical energy storage
Yu et al. Titanium dioxide@ polypyrrole core–shell nanowires for all solid-state flexible supercapacitors
Verma et al. Highly stable self-charging piezoelectric (Rochelle salt) driven supercapacitor based on Ni nanowires
Wang et al. Graphene-based polyaniline nanocomposites: preparation, properties and applications
Shi et al. Nanostructured conductive polypyrrole hydrogels as high-performance, flexible supercapacitor electrodes
Yang et al. Worm-like amorphous MnO 2 nanowires grown on textiles for high-performance flexible supercapacitors
Yu et al. Solution-processed graphene/MnO2 nanostructured textiles for high-performance electrochemical capacitors
Gittleson et al. Ultrathin nanotube/nanowire electrodes by spin–spray layer-by-layer assembly: A concept for transparent energy storage
Lee et al. Hybrid nanomembranes for high power and high energy density supercapacitors and their yarn application
Vaghasiya et al. MXene-based flexible supercapacitors: influence of an organic ionic conductor electrolyte on the performance
Wang et al. Na-ion conducting gel polymer membrane for flexible supercapacitor application
Shi et al. Low cost and flexible mesh-based supercapacitors for promising large-area flexible/wearable energy storage
Wang et al. Cu–Sn core–shell nanowire arrays as three-dimensional electrodes for lithium-ion batteries
Fang Synthesis and electrochemical characterization of vanadium oxide/carbon nanotube composites for supercapacitors
Ji et al. A universal electrolyte formulation for the electrodeposition of pristine carbon and polypyrrole composites for supercapacitors
US20130258552A1 (en) Porous graphene film representing excellent electrical properties and method of manufacturing the same
JP6083387B2 (ja) グラフェンに基づいた複合体、その製造方法及びこれを用いた電子装置
Lu et al. Semicrystalline conductive hydrogels for high-energy and stable flexible supercapacitors
Veeralingam et al. Bifunctional NiFe LDH as a piezoelectric nanogenerator and asymmetric pseudo-supercapacitor
Verma et al. Nanowires based solid-state asymmetric self-charging supercapacitor driven by PVA–ZnO–KOH flexible piezoelectric matrix
Gupta et al. Thermally driven high-rate intercalated pseudocapacitance of flower-like architecture of ultrathin few layered δ-MnO2 nanosheets on carbon nano-onions
Kim et al. Hollow polypyrrole films: applications for energy storage devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6083387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees