JP6079312B2 - 電気光学装置、電子機器、及び電気光学装置の駆動方法 - Google Patents
電気光学装置、電子機器、及び電気光学装置の駆動方法 Download PDFInfo
- Publication number
- JP6079312B2 JP6079312B2 JP2013041584A JP2013041584A JP6079312B2 JP 6079312 B2 JP6079312 B2 JP 6079312B2 JP 2013041584 A JP2013041584 A JP 2013041584A JP 2013041584 A JP2013041584 A JP 2013041584A JP 6079312 B2 JP6079312 B2 JP 6079312B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- gate
- power supply
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、電気光学装置、電子機器、及び電気光学装置の駆動方法等に関する。
近年、有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）素子等の発光素子を電気光学素子として用いた電気光学装置に関する技術が種々提案されている。この種の電気光学装置では、複数の走査線と複数のデータ線とが交差して配置されると共に、走査線とデータ線の交差に対応して複数の画素回路がマトリックス状に配置される。各画素回路は、少なくとも駆動トランジスター及び発光素子を有し、画素の階調レベルに対応したデータ信号が駆動トランジスターのゲートに供給されると、該駆動トランジスターは、そのゲート・ソース間電圧に応じた電流を発光素子に供給する。発光素子は、駆動トランジスターからの電流に応じた輝度で発光する。
このような電気光学装置では、例えば特許文献１に開示されているように、駆動トランジスター等を確実にオンさせるために、走査線を駆動する走査線駆動回路の電源電圧と同じ駆動電圧により、走査線を駆動している。
その一方、走査線の駆動電圧を制御することで、表示品位の劣化を抑えるようにした手法が、種々提案されている。
例えば特許文献２には、走査線毎に駆動電圧を制御することで、走査線毎のばらつきを低減させるようにした電気光学装置が開示されている。
また、例えば特許文献３には、駆動トランジスターに接続される２つのスイッチトランジスターのオン電圧の電位を互いに異ならせることで、発光素子の両端電圧の変化を駆動トランジスターのチャネル間電圧に影響を与えないようにした手法が開示されている。
その一方、走査線の駆動電圧を制御することで、表示品位の劣化を抑えるようにした手法が、種々提案されている。
例えば特許文献２には、走査線毎に駆動電圧を制御することで、走査線毎のばらつきを低減させるようにした電気光学装置が開示されている。
また、例えば特許文献３には、駆動トランジスターに接続される２つのスイッチトランジスターのオン電圧の電位を互いに異ならせることで、発光素子の両端電圧の変化を駆動トランジスターのチャネル間電圧に影響を与えないようにした手法が開示されている。
ところで、電子ビューファインダー（Electronic View Finder：以下、ＥＶＦ）やヘッドマウントディスプレイ（Head Mounted Display：以下、ＨＭＤ）等の超小型ディスプレイに適用される電気光学装置では、画素サイズをより一層小さくすることが求められている。具体的には、例えば１画素当たり２．５マイクロメートル×７．５マイクロメートル程度のサイズが要求されている。
その一方で、発光素子の発光を高精度に制御するために、各画素回路には、駆動トランジスターの他に、複数のトランジスターが設けられており、画素回路の構成する素子数が増加する傾向にある。従って、各画素回路には、データ信号を伝達するための１本のデータ線の他に、各トランジスターのゲートを制御する制御信号や走査信号を伝達するための複数本の走査線等が必要になる。これらの配線は、駆動トランジスターのゲート・ソース間電圧を保持する保持容量や画素回路内の各トランジスターの上部に配置される。
また、上記の走査線等を通る信号については、発光の高輝度化を目的として、高い駆動電圧の信号が必要とされる。
その一方で、発光素子の発光を高精度に制御するために、各画素回路には、駆動トランジスターの他に、複数のトランジスターが設けられており、画素回路の構成する素子数が増加する傾向にある。従って、各画素回路には、データ信号を伝達するための１本のデータ線の他に、各トランジスターのゲートを制御する制御信号や走査信号を伝達するための複数本の走査線等が必要になる。これらの配線は、駆動トランジスターのゲート・ソース間電圧を保持する保持容量や画素回路内の各トランジスターの上部に配置される。
また、上記の走査線等を通る信号については、発光の高輝度化を目的として、高い駆動電圧の信号が必要とされる。
このように、小さい画素サイズ内で高い駆動電圧が必要とされるため、分離領域が必要となるＮ型及びＰ型の両極性のトランジスターにより画素回路を構成することは困難となっており、各トランジスターは、例えばＰ型のトランジスターにより構成される。また、画素サイズの制約から、保持容量を配置するための面積も限られており、十分な大きさの容量を確保することも困難となっている。
このような状況において、トランジスターのゲートに供給されるゲート信号のオン電圧からオフ電圧への電圧変動が大きい場合、配線間やノード間のカップリングにより保持容量の保持電圧が影響を受けてしまう。このため、発光素子に供給される電流も影響を受け、電気光学装置に表示した画像にムラが残る等の表示品位の劣化を招く。
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる電気光学装置、電子機器、及び電気光学装置の駆動方法等を提供することができる。
（１）本発明の第１の態様は、電気光学装置が、走査線と、データ線と、前記走査線と前記データ線との交差に対応して設けられる画素回路とを含み、前記画素回路は、第１の電源電圧が供給される第１の電源線にソースが接続される第１のトランジスターと、前記第１の電源線に一端が接続され、前記第１のトランジスターのゲートに他端が接続される保持容量と、ソース及びドレインが、それぞれ前記データ線及び前記第１のトランジスターのゲートに接続される第２のトランジスターと、ソース及びドレインが、それぞれ前記第１のトランジスターのゲート及びドレインに接続される第３のトランジスターと、第２の電源電圧が供給される第２の電源線にカソードが接続され、前記第１のトランジスターのゲート・ソース間電圧に対応した電流がアノードに供給される発光素子とを含み、前記第２のトランジスター及び前記第３のトランジスターの少なくとも一方のゲートは、前記第１の電源電圧と同電位であるハイレベル電圧と、前記第２の電源電圧より高電位のローレベル電圧との間で振幅するゲート信号により制御され、前記ローレベル電圧は、前記保持容量の保持電圧から前記第２のトランジスターの閾値電圧の絶対値を減じた電圧以下の電圧である。
本態様では、発光素子に電流を供給する第１のトランジスターのゲート・ソース間電圧を保持する保持容量を有する画素回路に、第２のトランジスターと第３のトランジスターとが設けられる。第２のトランジスターは、第１のトランジスターのゲートとデータ線との間に接続され、第３のトランジスターは、第１のトランジスターのゲートとドレインとの間に接続される。そして、第２のトランジスター及び第３のトランジスターの少なくとも一方は、ハイレベル電圧（第１のトランジスターのソース電圧）と、第２の電源電圧（発光素子のカソード電圧）より高電位のローレベル電圧との間で振幅する信号によりゲート制御される。このとき、ローレベル電圧は、保持容量の保持電圧から第２のトランジスターの閾値電圧の絶対値を減じた電圧以下の電圧である。
これにより、保持容量には、第１のトランジスターの閾値電圧を相殺する電圧が保持されるため、第１のトランジスターによって発光素子に供給される電流は、第１のトランジスターの閾値電圧の影響が相殺される。従って、第１のトランジスターの閾値電圧が画素回路毎にばらついた場合であっても、閾値電圧のばらつきが補償された状態で階調レベルに応じた電流が各画素回路の発光素子に供給されるため、表示ムラの発生を抑え、高品位の表示が可能となる。このとき、第２のトランジスター及び第３のトランジスターの少なくとも一方のゲートは、振幅が小さいゲート信号により制御される。そのため、特に第２のトランジスターのオフ時に、カップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる。
これにより、保持容量には、第１のトランジスターの閾値電圧を相殺する電圧が保持されるため、第１のトランジスターによって発光素子に供給される電流は、第１のトランジスターの閾値電圧の影響が相殺される。従って、第１のトランジスターの閾値電圧が画素回路毎にばらついた場合であっても、閾値電圧のばらつきが補償された状態で階調レベルに応じた電流が各画素回路の発光素子に供給されるため、表示ムラの発生を抑え、高品位の表示が可能となる。このとき、第２のトランジスター及び第３のトランジスターの少なくとも一方のゲートは、振幅が小さいゲート信号により制御される。そのため、特に第２のトランジスターのオフ時に、カップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる。
（２）本発明の第２の態様に係る電気光学装置は、第１の態様において、ソース及びドレインが、それぞれ前記第１のトランジスターのドレイン及び前記発光素子のアノードに接続される第４のトランジスターを含む。
本態様では、第４のトランジスターを設け、第１のトランジスターのドレインと発光素子のアノードとの接続を制御できるようにしている。これにより、本態様によれば、上記の効果に加えて、例えば電源投入直後に発光素子に電流が供給されて意図しない画像を表示してしまうという事態を回避することができる。
（３）本発明の第３の態様に係る電気光学装置では、第２の態様において、前記第４のトランジスターのゲートは、前記ハイレベル電圧と前記ローレベル電圧との間で振幅するゲート信号により制御される。
本態様によれば、第４のトランジスターのゲートは、振幅が小さいゲート信号により制御されるため、第４のトランジスターのゲート信号の変化に起因したカップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラをより一層抑えることができる。
（４）本発明の第４の態様に係る電気光学装置は、第２の態様乃至第３の態様のいずれかにおいて、前記第２のトランジスター、前記第３のトランジスター、及び前記第４のトランジスターを構成する各トランジスターのゲート信号を生成する走査線駆動回路を含み、前記走査線駆動回路は、前記第２の電源電圧を基準に第３の電源電圧レベルの信号を前記ローレベル電圧レベルの信号にレベルシフトする第１のレベルシフト回路と、前記第２の電源電圧を基準に前記ローレベル電圧レベルの信号を前記第１の電源電圧レベルの信号にレベルシフトする第２のレベルシフト回路とを含む。
本態様によれば、２段構成で信号のレベルをシフトするため、１段構成によりシフトする場合と比較して、経時変化によってトランジスターの閾値電圧が変化しても動作余裕があり、動作特性の劣化に起因した不都合が生じない。また、レベルシフト回路の電源電圧を上記のトランジスターのゲート信号のローレベル電圧として採用することにより、安定した電源により、振幅の小さいゲート信号によりトランジスターの安定したゲート制御が可能となる。
（５）本発明の第５の態様に係る電気光学装置は、第１の態様乃至第４の態様のいずれかにおいて、ソース及びドレインが、それぞれ第３の電源線及び前記発光素子のアノードに接続される第５のトランジスターを含む。
本態様によれば、第５のトランジスターを設けることにより、上記の効果に加えて、発光素子のアノードを、第３の電源線に供給される電圧で初期化することができ、直前の発光状態の影響を受けることなく、低輝度側の再現性を高めることができる。
（６）本発明の第６の態様に係る電気光学装置では、第５の態様において、前記第５のトランジスターのゲートは、前記ハイレベル電圧と前記第２の電源電圧との間で振幅するゲート信号により制御される。
本態様によれば、上記の効果に加えて、第５のトランジスターを確実にオンさせて、発光素子のアノードを確実に初期化させることができる。
（７）本発明の第７の態様に係る電気光学装置では、第６の態様において、前記走査線駆動回路は、立ち下がり時間より立ち上がり時間の方が長いゲート信号を、前記第２のトランジスターのゲートに供給する。
本態様によれば、立ち下がり時間より立ち上がり時間の方が長いゲート信号を第２のトランジスターのゲートに供給するようにしたので、第２のトランジスターがオンからオフに変化するときに、保持容量の保持電圧に重畳されるノイズを低減することができる。その結果、発光素子に安定した電流を供給することができる。
（８）本発明の第８の態様に係る電気光学装置では、第１の態様乃至第７の態様のいずれかにおいて、前記第１のトランジスターは、データ信号の電圧範囲が圧縮されレベルシフトされた電圧範囲で変化するゲート信号により制御される。
本態様によれば、データ信号の電圧範囲に対し、第１のトランジスターのゲートにおける電圧範囲を狭くすることができる。これにより、データ信号を細かい精度で刻むことなく、階調レベルに対応した電圧を第１のトランジスターのゲート・ソース間に供給することができる。このため、画素回路のサイズを小さくして、第１のトランジスターのゲート・ソース間の電圧の変化に対して発光素子に流れる微少電流が相対的に大きく変化する場合であっても、発光素子に供給する電流を精度良く制御することが可能となる。更に、データ線の電圧範囲を圧縮して所定の電位にシフトさせることで、画素回路を構成するトランジスターのゲートに振幅が大きいゲート信号を供給する必要がない。この結果、各トランジスターのソースとドレインとの間で信号を確実に伝達させながら、特に第２のトランジスターのオフ時におけるカップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる。
（９）本発明の第９の態様は、電子機器が、第１の態様乃至第８の態様のいずれかの電気光学装置を含む。
本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる電気光学装置が適用された電子機器を提供することができる。
（１０）本発明の第１０の態様は、走査線と、データ線と、前記走査線と前記データ線との交差に対応して設けられる画素回路とを含み、前記画素回路は、第１の電源電圧が供給される第１の電源線にソースが接続される第１のトランジスターと、前記第１の電源線に一端が接続され、前記第１のトランジスターのゲートに他端が接続される保持容量と、ソース及びドレインが、それぞれ前記データ線及び前記第１のトランジスターのゲートに接続される第２のトランジスターと、ソース及びドレインが、それぞれ前記第１のトランジスターのゲート及びドレインに接続される第３のトランジスターと、第２の電源電圧が供給される第２の電源線にカソードが接続され、前記第１のトランジスターのゲート・ソース間電圧に対応した電流がアノードに供給される発光素子とを含む電気光学装置の駆動方法が、前記第２のトランジスター及び前記第３のトランジスターの少なくとも一方のゲートを、前記第１の電源電圧と同電位であるハイレベル電圧と、前記第２の電源電圧より高電位のローレベル電圧との間で振幅するゲート信号により制御し、前記ローレベル電圧は、前記保持容量の保持電圧から前記第２のトランジスターの閾値電圧の絶対値を減じた電圧以下の電圧である。
本態様では、発光素子に電流を供給する第１のトランジスターのゲート・ソース間電圧を保持する保持容量を有する画素回路に、第２のトランジスターと第３のトランジスターとが設けられる。第２のトランジスターは、第１のトランジスターのゲートとデータ線との間に接続され、第３のトランジスターは、第１のトランジスターのゲートとドレインとの間に接続される。そして、第２のトランジスター及び第３のトランジスターの少なくとも一方を、ハイレベル電圧と、第２の電源電圧より高電位のローレベル電圧との間で振幅するゲート信号により制御する。このとき、ローレベル電圧は、保持容量の保持電圧から第２のトランジスターの閾値電圧の絶対値を減じた電圧以下の電圧である。
これにより、保持容量には、第１のトランジスターの閾値電圧を相殺する電圧が保持されるため、第１のトランジスターによって発光素子に供給される電流は、第１のトランジスターの閾値電圧の影響が相殺される。従って、第１のトランジスターの閾値電圧が画素回路毎にばらついた場合であっても、閾値電圧のばらつきが補償された状態で階調レベルに応じた電流が各画素回路の発光素子に供給されるため、表示ムラの発生を抑え、高品位の表示が可能となる。このとき、第２のトランジスター及び第３のトランジスターの少なくとも一方のゲートを、振幅が小さいゲート信号により制御する。そのため、特に第２のトランジスターのオフ時に、カップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる。
これにより、保持容量には、第１のトランジスターの閾値電圧を相殺する電圧が保持されるため、第１のトランジスターによって発光素子に供給される電流は、第１のトランジスターの閾値電圧の影響が相殺される。従って、第１のトランジスターの閾値電圧が画素回路毎にばらついた場合であっても、閾値電圧のばらつきが補償された状態で階調レベルに応じた電流が各画素回路の発光素子に供給されるため、表示ムラの発生を抑え、高品位の表示が可能となる。このとき、第２のトランジスター及び第３のトランジスターの少なくとも一方のゲートを、振幅が小さいゲート信号により制御する。そのため、特に第２のトランジスターのオフ時に、カップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる。
（１１）本発明の第１１の態様に係る電気光学装置の駆動方法では、第１０の態様において、ソース及びドレインが、それぞれ前記第１のトランジスターのドレイン及び前記発光素子のアノードに接続される第４のトランジスターのゲートを、前記ハイレベル電圧と前記ローレベル電圧との間で振幅するゲート信号により制御する。
本態様では、第１のトランジスターのドレインと発光素子のアノードとの接続を制御するようにしたので、上記の効果に加えて、例えば電源投入直後に発光素子に電流が供給されて意図しない画像を表示してしまうという事態を回避することができる。特に第２のトランジスターのオフ時に、第４のトランジスターのゲート信号の変化に起因したカップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラをより一層抑えることができる。
（１２）本発明の第１２の態様に係る電気光学装置の駆動方法では、第１０の態様又は第１１の態様において、ソース及びドレインが、それぞれ第３の電源線及び前記発光素子のアノードに接続される第５のトランジスターのゲートを、前記ハイレベル電圧と前記第２の電源電圧との間で振幅するゲート信号により制御する。
本態様によれば、発光素子のアノードを、第３の電源線に供給される電圧で初期化することができ、直前の発光状態の影響を受けることなく、低輝度側の再現性を高めることができる。また、本態様によれば、上記の効果に加えて、第５のトランジスターを確実にオンさせて、発光素子のアノードを確実に初期化させることができる。
（１３）本発明の第１３の態様に係る電気光学装置の駆動方法では、第１０の態様乃至第１２の態様のいずれかにおいて、前記第１のトランジスターを、データ信号の電圧範囲が圧縮されレベルシフトされた電圧範囲で変化するゲート信号により制御する。
本態様によれば、データ信号の電圧範囲に対し、第１のトランジスターのゲートにおける電圧範囲を狭くすることができる。これにより、データ信号を細かい精度で刻むことなく、階調レベルに対応した電圧を第１のトランジスターのゲート・ソース間に供給することができる。このため、画素回路のサイズを小さくして、第１のトランジスターのゲート・ソース間の電圧の変化に対して発光素子に流れる微少電流が相対的に大きく変化する場合であっても、発光素子に供給する電流を精度良く制御することが可能となる。更に、データ線の電圧範囲を圧縮して所定の電位にシフトさせることで、画素回路を構成するトランジスターのゲートに振幅が大きいゲート信号を供給する必要がない。この結果、各トランジスターのソースとドレインとの間で信号を確実に伝達させながら、特に第２のトランジスターのオフ時におけるカップリングによるノイズを低減し、保持容量の保持電圧を安定化させることができる。従って、本態様によれば、高い駆動電圧で小さいサイズの画素を駆動する場合でも表示ムラを抑えることができる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
〔電気光学装置の構成〕
図１に、本発明の一実施形態に係る電気光学装置の構成例を示す。
本実施形態における電気光学装置１０は、発光素子としてＯＬＥＤが用いられる複数の画素回路や各画素回路に駆動信号等を供給する駆動回路等が、例えばシリコン基板に形成された有機ＥＬ装置である。
電気光学装置１０は、走査線駆動回路２０と、データ線駆動回路３０と、制御回路５０と、電源回路６０と、表示部１００とを備えている。なお、図１において、走査線駆動回路２０、データ線駆動回路３０、制御回路５０、及び電源回路６０の少なくとも１つが、電気光学装置１０の外部に設けられていてもよい。
図１に、本発明の一実施形態に係る電気光学装置の構成例を示す。
本実施形態における電気光学装置１０は、発光素子としてＯＬＥＤが用いられる複数の画素回路や各画素回路に駆動信号等を供給する駆動回路等が、例えばシリコン基板に形成された有機ＥＬ装置である。
電気光学装置１０は、走査線駆動回路２０と、データ線駆動回路３０と、制御回路５０と、電源回路６０と、表示部１００とを備えている。なお、図１において、走査線駆動回路２０、データ線駆動回路３０、制御回路５０、及び電源回路６０の少なくとも１つが、電気光学装置１０の外部に設けられていてもよい。
表示部１００は、マトリックス状に配列されている複数の画素回路１１０を備えている。複数の画素回路１１０は、それぞれが同一の構成を有する。表示部１００には、各走査線が図１のＸ方向に延びるようにｍ（ｍは２以上の整数）本の走査線２２が配列される。また、表示部１００には、各データ線が図１のＹ方向に延びるように、３列毎にグループ化された（３ｎ）（ｎは２以上の整数）列のデータ線２４が配列される。そして、ｍ行の走査線２２と（３ｎ）列のデータ線２４との交差に対応して、画素回路１１０が設けられる。１本の走査線２２と同一グループの３列のデータ線２４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、及びＢ（青）の画素に対応し、カラー画像を構成する画素の１ドットを表現する。
また、電気光学装置１０には、列毎に給電線２６が、対応するデータ線２４に沿って設けられており、各給電線２６には、リセット電圧Ｖｏｒｓｔが供給される。
また、電気光学装置１０には、列毎に給電線２６が、対応するデータ線２４に沿って設けられており、各給電線２６には、リセット電圧Ｖｏｒｓｔが供給される。
制御回路５０は、走査線駆動回路２０及びデータ線駆動回路３０に対して制御信号Ｃｔｒ１，Ｃｔｒ２を供給すると共に、データ線駆動回路３０に対して各行の画素に対応した画像データを供給する。また、制御回路５０は、電源回路６０による各種の電源電圧の生成を制御することができる。
制御信号Ｃｔｒ１は、走査線駆動回路２０を制御するためのパルス信号である垂直同期信号、水平同期信号、クロック信号やイネーブル信号である。
制御信号Ｃｔｒ２は、データ線駆動回路３０を制御するための水平同期信号、ドットクロック信号ＤＣＬＫ、ラッチパルス信号ＬＰやイネーブル信号である。
画像データは、走査線駆動回路２０からの走査信号により選択された行の画素毎の階調レベルに対応したデータである。
制御信号Ｃｔｒ１は、走査線駆動回路２０を制御するためのパルス信号である垂直同期信号、水平同期信号、クロック信号やイネーブル信号である。
制御信号Ｃｔｒ２は、データ線駆動回路３０を制御するための水平同期信号、ドットクロック信号ＤＣＬＫ、ラッチパルス信号ＬＰやイネーブル信号である。
画像データは、走査線駆動回路２０からの走査信号により選択された行の画素毎の階調レベルに対応したデータである。
走査線駆動回路２０は、垂直同期信号により規定される各フレーム期間において走査線２２を１行毎に順番に走査するための走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）を制御信号Ｃｔｒ１に基づいて生成する。図１では、１，２，３，・・・，（ｍ−１），ｍ行目の走査線２２に供給される走査信号を、それぞれＧｗｒ（１），Ｇｗｒ（２），Ｇｗｒ（３），・・・，Ｇｗｒ（ｍ−１），Ｇｗｒ（ｍ）と表記している。
なお、走査線駆動回路２０は、走査信号Ｇｗｒ（１）〜ＧＷｒ（ｍ）の他に、各画素回路に供給する制御信号を行毎に生成するが、図１では図示を省略している。
なお、走査線駆動回路２０は、走査信号Ｇｗｒ（１）〜ＧＷｒ（ｍ）の他に、各画素回路に供給する制御信号を行毎に生成するが、図１では図示を省略している。
データ線駆動回路３０は、水平走査期間毎に、走査線駆動回路２０により選択され行の各画素の階調レベルに対応したデータ信号ＶＥ（１）〜ＶＥ（３ｎ）を各データ線２４に供給する。
電源回路６０は、走査線駆動回路２０、データ線駆動回路３０、及び制御回路５０のそれぞれに必要な各種の電源電圧を生成し供給する。
電源回路６０は、走査線駆動回路２０に対し、走査線駆動回路２０を動作させるための電源電圧や、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）や各画素回路に供給される制御信号を生成するための各種電源電圧を供給する。
また、電源回路６０は、データ線駆動回路３０に対し、データ線駆動回路３０を動作させるための電源電圧や、階調レベルに対応した複数の階調電圧を供給する。
更に、電源回路６０は、表示部１００を構成する各画素回路に対し、各画素回路を動作させるための電源電圧を供給すると共に、給電線２６にリセット電圧Ｖｏｒｓｔを供給する。
電源回路６０は、走査線駆動回路２０に対し、走査線駆動回路２０を動作させるための電源電圧や、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）や各画素回路に供給される制御信号を生成するための各種電源電圧を供給する。
また、電源回路６０は、データ線駆動回路３０に対し、データ線駆動回路３０を動作させるための電源電圧や、階調レベルに対応した複数の階調電圧を供給する。
更に、電源回路６０は、表示部１００を構成する各画素回路に対し、各画素回路を動作させるための電源電圧を供給すると共に、給電線２６にリセット電圧Ｖｏｒｓｔを供給する。
図２に、図１の画素回路１１０の構成例を示す。図２は、ｉ（ｉは自然数）行目の（３ｊ−２）（ｊは自然数）列目に位置する画素回路を表す。図２において、図１と同様の部分には同一符号を付し、適宜説明を省略する。
画素回路１１０は、Ｐ型ＭＯＳトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを備えている。画素回路１１０には、トランジスター１２１〜１２５のそれぞれのゲート信号となる走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）が供給される。走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）は、ｉ行目に対応して走査線駆動回路２０によって供給された信号であり、ｉ行目の（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。
画素回路１１０は、Ｐ型ＭＯＳトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを備えている。画素回路１１０には、トランジスター１２１〜１２５のそれぞれのゲート信号となる走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）が供給される。走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）は、ｉ行目に対応して走査線駆動回路２０によって供給された信号であり、ｉ行目の（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。
トランジスター１２１（第１のトランジスター）は、駆動トランジスターとして、ソースが電源線としての給電線２８（第１の電源線）に接続され、ドレインがトランジスター１２３のソースと、トランジスター１２４のソースとに接続される。また、トランジスター１２１のゲート（ノードｇ）は、トランジスター１２２のドレインと、トランジスター１２３のドレインと、保持容量１３２の一端とに接続される。給電線２８には、画素回路１１０において電源の高電位側となる電圧Ｖｅｌ（第１の電源電圧）が供給される。電圧Ｖｅｌは、電源回路６０から供給される電圧（例えば、８ボルト）である。
トランジスター１２２（第２のトランジスター）は、書き込みトランジスターとして、ソースがデータ線２４に接続され、ゲートが走査線２２に接続される。トランジスター１２２のゲートは、ゲート信号としての走査信号Ｇｗｒ（ｉ）により制御される。
トランジスター１２３（第３のトランジスター）は、閾値補償トランジスターとして、ゲートに制御信号Ｇｃｍｐ（ｉ）が供給される。トランジスター１２３のゲートは、ゲート信号としての制御信号Ｇｃｍｐ（ｉ）により制御される。
トランジスター１２４（第４のトランジスター）は、電流供給制御トランジスターとして、ドレインがＯＬＥＤ１３０のアノードと、トランジスター１２５のソースとに接続され、ゲートに制御信号Ｇｅｌ（ｉ）が供給される。トランジスター１２４のゲートは、ゲート信号としての制御信号Ｇｅｌ（ｉ）により制御される。トランジスター１２４を設けることにより、例えば電源投入直後にＯＬＥＤ１３０に電流が供給されて意図しない画像を表示してしまうという事態を回避することができる。
トランジスター１２５（第５のトランジスター）は、リセットトランジスターとして、ドレインが給電線２６（第３の電源線）に接続され、ゲートに制御信号Ｇｏｒｓｔ（ｉ）が供給される。トランジスター１２５のゲートは、ゲート信号としての制御信号Ｇｏｒｓｔ（ｉ）により制御される。
なお、図２では、トランジスター１２１〜１２５の基板電位として、電圧Ｖｅｌが供給される。
なお、図２では、トランジスター１２１〜１２５の基板電位として、電圧Ｖｅｌが供給される。
ＯＬＥＤ１３０のカソードは、電源線としての共通電極（広義には、第２の電源線又は給電線）２９を介して、画素回路１１０において電源の低電位側である電圧Ｖｃｔが供給される。電圧Ｖｃｔは、接地電圧Ｖｓｓ（第２の電源電圧）と同電位の電圧とすることができる。
ＯＬＥＤ１３０は、シリコン基板においてアノードと光透過性を有するカソードとにより、白色有機ＥＬ層を挟持することにより構成される発光素子であり、出射側であるカソードには、Ｒ、Ｇ、Ｂのいずれかのカラーフィルターが重ねて配置されている。ＯＬＥＤ１３０に、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層において再結合して励起子が生成され、白色光が発光する。この白色光は、カソードを透過後にカラーフィルターにより着色され、観察者に視認される。
ＯＬＥＤ１３０は、シリコン基板においてアノードと光透過性を有するカソードとにより、白色有機ＥＬ層を挟持することにより構成される発光素子であり、出射側であるカソードには、Ｒ、Ｇ、Ｂのいずれかのカラーフィルターが重ねて配置されている。ＯＬＥＤ１３０に、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層において再結合して励起子が生成され、白色光が発光する。この白色光は、カソードを透過後にカラーフィルターにより着色され、観察者に視認される。
保持容量１３２の他端は、給電線２８に接続され、トランジスター１２１のゲート・ソース間電圧を保持する。
保持容量１３２としては、トランジスター１２１のゲートの寄生容量を用いたり、絶縁層を導電層で挟持して形成される容量を用いたりしてもよい。
保持容量１３２としては、トランジスター１２１のゲートの寄生容量を用いたり、絶縁層を導電層で挟持して形成される容量を用いたりしてもよい。
図３に、図１のデータ線駆動回路３０の構成例のブロック図を示す。
データ線駆動回路３０は、シフトレジスター３２と、データラッチ３４と、ラインラッチ３６と、Ｄ／Ａ変換回路３８１〜３８ｎと、デマルチプレクサー４０１〜４０ｎと、各データ線２４に対応して設けられるレベルシフト回路４２１〜４２（３ｎ）とを備えている。
データ線駆動回路３０は、シフトレジスター３２と、データラッチ３４と、ラインラッチ３６と、Ｄ／Ａ変換回路３８１〜３８ｎと、デマルチプレクサー４０１〜４０ｎと、各データ線２４に対応して設けられるレベルシフト回路４２１〜４２（３ｎ）とを備えている。
シフトレジスター３２には、ドットクロック信号ＤＣＬＫや、図示しない取り込みパルスが入力される。シフトレジスター３２は、ドットクロック信号ＤＣＬＫに同期して取り込みパルスをシフトする。シフトレジスター３２によって取り込みパルスをシフトして出力されるシフト出力は、データラッチ３４に供給される。
データラッチ３４には、ドットクロック信号ＤＣＬＫに同期した画像データや、シフトレジスター３２からのシフト出力が入力される。データラッチ３４は、シフトレジスター３２からのシフト出力に同期して画像データを取り込む。
ラインラッチ３６には、ラッチパルス信号ＬＰや、データラッチ３４に取り込まれた画像データが入力される。ラインラッチ３６は、ラッチパルス信号ＬＰに同期して、データラッチ３４に取り込まれた１行分の画像データをラッチする。
Ｄ／Ａ変換回路３８１〜３８ｎを構成する各Ｄ／Ａ変換回路には、各画素が取り得る複数の階調レベルに対応した複数の階調電圧と、ラインラッチ３６にラッチされた画像データが入力される。Ｄ／Ａ変換回路３８１〜３８ｎは、ラインラッチ３６によりラッチされた画像データに対応する階調電圧を画素毎に選択して出力する。Ｄ／Ａ変換回路３８１〜３８ｎは、１ドットを構成する３列の各画素のデータ信号が多重化されたデータ信号Ｖｄ（１）〜Ｖｄ（ｎ）を、対応するデマルチプレクサーに供給する。データ信号Ｖｄ（１）〜Ｖｄ（ｎ）が取り得る電圧の最高値はＶｍａｘであり、最低値はＶｍｉｎである。
データ信号Ｖｄ（１）〜Ｖｄ（ｎ）のそれぞれは、デマルチプレクサー４０１〜４０ｎの選択タイミングに合わせて、３列の各画素の階調レベルに対応したデータ信号が多重化されている。デマルチプレクサー４０１〜４０ｎを構成する各デマルチプレクサーは、選択タイミングに合わせて列毎にデータ信号を出力する。
レベルシフト回路４２１〜４２（３ｎ）を構成する各レベルシフト回路は、対応するデマルチプレクサーにより列毎に出力されたデータ信号の電圧範囲を圧縮してレベルシフトし、データ信号ＶＥ（１）〜ＶＥ（３ｎ）として各データ線２４に出力する。即ち、データ信号ＶＥ（１）〜ＶＥ（３ｎ）の電圧範囲は、データ信号Ｖｄ（１）〜Ｖｄ（ｎ）の電圧範囲を圧縮してレベルシフトしたものである。
図４に、データ信号ＶＥ（１）〜ＶＥ（３ｎ）の説明図を示す。
データ信号Ｖｄ（１）〜Ｖｄ（ｎ）は、最低値Ｖｍｉｎから最高値Ｖｍａｘまでの電圧範囲ΔＶｄａｔａを取り得る。本実施形態では、容量分割駆動方式により所定の電圧Ｖｐ，Ｖｒｅｆを用いて、電圧範囲ΔＶｄａｔａを圧縮してレベルシフトする。このとき、データ信号ＶＥ（１）〜ＶＥ（３ｎ）が取り得る電圧範囲ΔＶｇａｔｅは、高電位側の電圧Ｖｅｌ付近において電圧範囲ΔＶｄａｔａに係数ｋ１を乗じた電圧範囲となり、トランジスター１２１の閾値電圧より高い電圧と低い電圧とを含むようにシフトされる。電圧範囲ΔＶｄａｔａに対して、電圧範囲ΔＶｇａｔｅをどの方向にどれだけシフトさせるかについては、所定の電圧Ｖｐ，Ｖｒｅｆにより定めることができる。
データ信号Ｖｄ（１）〜Ｖｄ（ｎ）は、最低値Ｖｍｉｎから最高値Ｖｍａｘまでの電圧範囲ΔＶｄａｔａを取り得る。本実施形態では、容量分割駆動方式により所定の電圧Ｖｐ，Ｖｒｅｆを用いて、電圧範囲ΔＶｄａｔａを圧縮してレベルシフトする。このとき、データ信号ＶＥ（１）〜ＶＥ（３ｎ）が取り得る電圧範囲ΔＶｇａｔｅは、高電位側の電圧Ｖｅｌ付近において電圧範囲ΔＶｄａｔａに係数ｋ１を乗じた電圧範囲となり、トランジスター１２１の閾値電圧より高い電圧と低い電圧とを含むようにシフトされる。電圧範囲ΔＶｄａｔａに対して、電圧範囲ΔＶｇａｔｅをどの方向にどれだけシフトさせるかについては、所定の電圧Ｖｐ，Ｖｒｅｆにより定めることができる。
このような容量分割駆動方式の詳細については、例えば特願２０１１−２２８８８５の明細書等に開示されており、係数ｋ１は、例えばデータ線２４に直列に挿入される第１の容量と、データ線２４に一端が接続される第２の容量との容量比により決められる。
例えば（第１の容量の容量値）：（第２の容量の容量値）＝１：９のとき、電圧範囲ΔＶｇａｔｅを、高電位側の電圧Ｖｅｌ付近において、電圧範囲ΔＶｄａｔａの１／１０に圧縮することができる。従って、データ信号を細かい精度で刻むことなく、階調レベルを反映したデータ信号を、データ線に供給することができる。
例えば（第１の容量の容量値）：（第２の容量の容量値）＝１：９のとき、電圧範囲ΔＶｇａｔｅを、高電位側の電圧Ｖｅｌ付近において、電圧範囲ΔＶｄａｔａの１／１０に圧縮することができる。従って、データ信号を細かい精度で刻むことなく、階調レベルを反映したデータ信号を、データ線に供給することができる。
このとき、図２に示す画素回路１１０を構成するトランジスターのゲートに、振幅が小さいゲート信号を供給しても、各トランジスターのソースとドレインとの間で信号を確実に伝達させることができる。そこで、本実施形態では、図２に示す画素回路１１０を構成するトランジスターのゲートに供給される走査信号Ｇｗｒ（ｉ）や制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ）の振幅を小さくすることで、保持容量１３２の保持電圧を安定させる。
図５（Ａ）、図５（Ｂ）に、本実施形態における走査信号Ｇｗｒ（ｉ）の説明図を示す。図５（Ａ）は、一般的な走査信号の波形を模式的に表し、図５（Ｂ）は、本実施形態における走査信号Ｇｗｒ（ｉ）の波形を模式的に表す。なお、図５（Ａ）及び図５（Ｂ）は、走査信号Ｇｗｒ（ｉ）を示すが、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ）についても同様である。
一般的な走査信号は、図５（Ａ）に示すように、水平走査期間に対応して、Ｈレベル電圧（ハイレベル電圧）ＶＨとＬレベル電圧（ローレベル電圧）ＶＬとの間を振幅とするパルス信号である。Ｈレベル電圧ＶＨは、画素回路１１０における最高電位の電圧Ｖｅｌであり、Ｌレベル電圧ＶＬは、画素回路１１０における最低電位の接地電圧Ｖｓｓである。
これに対して、本実施形態における走査信号Ｇｗｒ（ｉ）のＨレベル電圧ＶＨは、画素回路１１０における最高電位である電圧Ｖｅｌとする（式（１））。
ＶＨ＝Ｖｅｌ ・・・（１）
ＶＨ＝Ｖｅｌ ・・・（１）
一方、走査信号Ｇｗｒ（ｉ）のＬレベル電圧ＶＬは、接地電圧Ｖｓｓより高電位で、保持容量１３２の保持電圧Ｖｇからトランジスター１２２の閾値電圧の絶対値｜Ｖｔｈ｜を減じた電圧ＶＧ以下の電圧とする（式（２））。
Ｖｓｓ＜ＶＬ≦ＶＧ＝（Ｖｇ−｜Ｖｔｈ｜） ・・・（２）
Ｖｓｓ＜ＶＬ≦ＶＧ＝（Ｖｇ−｜Ｖｔｈ｜） ・・・（２）
より具体的には、保持電圧Ｖｇは、データ信号の書き込み開始時における保持電圧である。走査信号Ｇｗｒ（ｉ）のＬレベル電圧ＶＬを固定する場合には、保持容量１３２の保持電圧Ｖｇとして、保持電圧Ｖｇが取り得る最低電位の電圧を採用することが望ましい。
なお、走査信号Ｇｗｒ（ｉ）や制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ）のうち少なくとも１つのＬレベル電圧ＶＬを、式（２）で表す電圧としてもよい。
これに対し、制御信号Ｇｏｒｓｔ（ｉ）については、Ｈレベル電圧ＶＨとして電圧Ｖｅｌとし、Ｌレベル電圧ＶＬとして接地電圧Ｖｓｓとすることにより、トランジスター１２５を確実にオンさせて、ＯＬＥＤ１３０のアノードを確実に初期化させることが望ましい。
このような走査信号Ｇｗｒ（ｉ）や制御信号Ｇｃｍｐ（ｉ）、Ｇｅｌ（ｉ）を生成する走査線駆動回路２０は、次のような構成を有する。
図６に、本実施形態における走査線駆動回路２０の構成例のブロック図を示す。
走査線駆動回路２０は、行毎に設けられる複数の出力部２００と、これらを制御する走査線駆動制御部３００とを備えている。走査線駆動制御部３００は、制御信号Ｃｔｒ１に基づいて所定のタイミングで変化する制御信号ＩＧＷＲ，ＩＧＣＭＰ，ＩＧＥＬ，ＩＧＯＲＳＴを生成し、対応する出力部にこれらの制御信号を供給する。各出力部２００は、走査線駆動制御部３００からの制御信号ＩＧＷＲ，ＩＧＣＭＰ，ＩＧＥＬ，ＩＧＯＲＳＴに基づいて、対応する行の走査信号Ｇｗｒ及び制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔを生成する。例えば、ｉ行目の出力部２００は、ｉ行目に位置する画素回路１１０に対し、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）を共通に供給する。
走査線駆動回路２０は、行毎に設けられる複数の出力部２００と、これらを制御する走査線駆動制御部３００とを備えている。走査線駆動制御部３００は、制御信号Ｃｔｒ１に基づいて所定のタイミングで変化する制御信号ＩＧＷＲ，ＩＧＣＭＰ，ＩＧＥＬ，ＩＧＯＲＳＴを生成し、対応する出力部にこれらの制御信号を供給する。各出力部２００は、走査線駆動制御部３００からの制御信号ＩＧＷＲ，ＩＧＣＭＰ，ＩＧＥＬ，ＩＧＯＲＳＴに基づいて、対応する行の走査信号Ｇｗｒ及び制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔを生成する。例えば、ｉ行目の出力部２００は、ｉ行目に位置する画素回路１１０に対し、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）を共通に供給する。
図７に、図６の出力部２００の構成例の回路図を示す。図６の走査線駆動回路２０が備える複数の出力部２００の構成は、それぞれ同一の構成を有しているため、図７は、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）を出力する出力部２００の構成について説明する。
出力部２００は、出力する走査信号及び制御信号のそれぞれに対応して設けられるレベルシフト回路２１０，２１２，２１４，２１６と、インバーター回路２２０，２２２，２２４，２２６，２２８，２３０，２３２，２３４と、出力回路２４０，２４２，２４４とを備えている。出力部２００には、電源回路６０から電源電圧ＶＤＤ，Ｖ３３，Ｖ５５と接地電圧Ｖｓｓとが供給されると共に、走査線駆動制御部３００から制御信号ＩＧＷＲ，ＩＧＣＭＰ，ＩＧＥＬ，ＩＧＯＲＳＴが供給される。
出力部２００は、出力する走査信号及び制御信号のそれぞれに対応して設けられるレベルシフト回路２１０，２１２，２１４，２１６と、インバーター回路２２０，２２２，２２４，２２６，２２８，２３０，２３２，２３４と、出力回路２４０，２４２，２４４とを備えている。出力部２００には、電源回路６０から電源電圧ＶＤＤ，Ｖ３３，Ｖ５５と接地電圧Ｖｓｓとが供給されると共に、走査線駆動制御部３００から制御信号ＩＧＷＲ，ＩＧＣＭＰ，ＩＧＥＬ，ＩＧＯＲＳＴが供給される。
以下では、接地電圧Ｖｓｓを例えば０ボルト、電源電圧ＶＤＤを例えば１．８ボルト、電源電圧Ｖ３３を例えば３．３ボルト、電源電圧Ｖ５５を例えば８ボルトとし、Ｖｓｓ＜ＶＤＤ＜Ｖ３３＜Ｖ５５とする。
レベルシフト回路２１０，２１２，２１４，２１６のそれぞれは、同一の構成を有している。各レベルシフト回路２１０は、第１のレベルシフト回路と、第２のレベルシフト回路とを備えている。第１のレベルシフト回路は、接地電圧Ｖｓｓを基準に電源電圧ＶＤＤレベル（第３の電源電圧レベル）の信号を電源電圧Ｖ３３レベルの信号にレベルシフトする。第２のレベルシフト回路は、接地電圧Ｖｓｓを基準に電源電圧Ｖ３３レベルの信号を電源電圧Ｖ５５レベル（第１の電源電圧レベル）の信号にレベルシフトする。各レベルシフト回路２１０は、第２のレベルシフト回路によりレベルシフトされた信号を出力する。
走査信号ＧＷＲは、制御信号ＩＧＷＲをレベルシフト回路２１０によりレベルシフトした後、インバーター回路２２０，２２８によりバッファリングして、出力回路２４０により、電圧Ｖ５５と電圧Ｖ３３との間を振幅とする信号として生成される。
出力回路２４０は、電圧Ｖ５５側の出力トランジスターの電流駆動能力を電圧Ｖ３３側のトランスミッションゲートの電流駆動能力より小さくすることで、立ち下がり時間より立ち上がり時間の方が長い走査信号ＧＷＲを出力する。走査信号ＧＷＲは、走査信号Ｇｗｒ（ｉ）として出力される。
出力回路２４０は、電圧Ｖ５５側の出力トランジスターの電流駆動能力を電圧Ｖ３３側のトランスミッションゲートの電流駆動能力より小さくすることで、立ち下がり時間より立ち上がり時間の方が長い走査信号ＧＷＲを出力する。走査信号ＧＷＲは、走査信号Ｇｗｒ（ｉ）として出力される。
制御信号ＧＣＭＰは、制御信号ＩＧＣＭＰをレベルシフト回路２１２によりレベルシフトした後、インバーター回路２２２，２３０によりバッファリングして、出力回路２４２により、電圧Ｖ５５と電圧Ｖ３３との間を振幅とする信号として生成される。制御信号ＧＣＭＰは、制御信号Ｇｃｍｐ（ｉ）として出力される。
制御信号ＧＥＬは、制御信号ＩＧＥＬをレベルシフト回路２１４によりレベルシフトした後、インバーター回路２２４，２３２によりバッファリングして、出力回路２４４により、電圧Ｖ５５と電圧Ｖ３３との間を振幅とする信号として生成される。制御信号ＧＥＬは、制御信号Ｇｅｌ（ｉ）として出力される。
制御信号ＧＯＲＳＴは、制御信号ＩＧＯＲＳＴをレベルシフト回路２１６によりレベルシフトした後、インバーター回路２２６，２３４によりバッファリングして、電圧Ｖ５５と接地電圧Ｖｓｓとの間を振幅とする信号として生成される。制御信号ＧＯＲＳＴは、制御信号Ｇｏｒｓｔ（ｉ）として出力される。
図８に、図７のレベルシフト回路２１０，２１２，２１４，２１６の構成例の回路図を示す。レベルシフト回路２１０，２１２，２１４，２１６のそれぞれは同一の構成を有しているため、図８は、レベルシフト回路２１０の構成例を表す。なお、図８において、図７に示す信号名をそのまま表記している。
レベルシフト回路２１０は、インバーター回路ＩＮＶ１，ＩＮＶ２，ＩＮＶ３と、第１のレベルシフト回路ＬＳ１と、第２のレベルシフト回路ＬＳ２とを備えている。入力信号ＩＡは、インバーター回路ＩＮＶ１に入力される。インバーター回路ＩＮＶ１の出力は、インバーター回路ＩＮＶ２の入力に接続される。インバーター回路ＩＮＶ２の入力及び出力は、第１のレベルシフト回路ＬＳ１に供給される。第１のレベルシフト回路ＬＳ１は、第２のレベルシフト回路ＬＳ２に接続される。第２のレベルシフト回路ＬＳ２の出力は、インバーター回路ＩＮＶ３の入力に接続される。インバーター回路ＩＮＶ３の出力が、出力信号ＯＡとして出力される。
レベルシフト回路２１０は、インバーター回路ＩＮＶ１，ＩＮＶ２，ＩＮＶ３と、第１のレベルシフト回路ＬＳ１と、第２のレベルシフト回路ＬＳ２とを備えている。入力信号ＩＡは、インバーター回路ＩＮＶ１に入力される。インバーター回路ＩＮＶ１の出力は、インバーター回路ＩＮＶ２の入力に接続される。インバーター回路ＩＮＶ２の入力及び出力は、第１のレベルシフト回路ＬＳ１に供給される。第１のレベルシフト回路ＬＳ１は、第２のレベルシフト回路ＬＳ２に接続される。第２のレベルシフト回路ＬＳ２の出力は、インバーター回路ＩＮＶ３の入力に接続される。インバーター回路ＩＮＶ３の出力が、出力信号ＯＡとして出力される。
具体的な構成については詳細な説明を省略するが、第１のレベルシフト回路ＬＳ１は、トランジスターＱ１〜Ｑ６を有する。ここで、インバーター回路ＩＮＶ２の出力がＬレベルのとき、Ｑ４がオン、Ｑ２及びＱ３がオンすることで、出力ノードが電源電圧ＶＤ２となる。同様に、第１のレベルシフト回路ＬＳ１は、インバーター回路ＩＮＶ２の出力がＨレベルのとき、Ｑ１がオンして、出力ノードが接地電圧Ｖｓｓとなる。
また、第２のレベルシフト回路ＬＳ２は、トランジスターＱ１０〜Ｑ１３を有する。ここで、Ｑ１のドレイン電圧が接地電圧Ｖｓｓのとき、インバーター回路ＩＮＶ２の出力がＨレベルであるため、Ｑ１０がオン、Ｑ１３がオンすることで、出力ノードが接地電圧Ｖｓｓとなる。同様に、第２のレベルシフト回路ＬＳ２は、Ｑ１のドレイン電圧が電源電圧ＶＤ２のとき、Ｑ１２がオン、Ｑ１１がオンして、出力ノードが電源電圧ＶＤ３となる。
また、第２のレベルシフト回路ＬＳ２は、トランジスターＱ１０〜Ｑ１３を有する。ここで、Ｑ１のドレイン電圧が接地電圧Ｖｓｓのとき、インバーター回路ＩＮＶ２の出力がＨレベルであるため、Ｑ１０がオン、Ｑ１３がオンすることで、出力ノードが接地電圧Ｖｓｓとなる。同様に、第２のレベルシフト回路ＬＳ２は、Ｑ１のドレイン電圧が電源電圧ＶＤ２のとき、Ｑ１２がオン、Ｑ１１がオンして、出力ノードが電源電圧ＶＤ３となる。
以上のように、本実施形態では、走査線駆動回路２０において、レベルシフト回路２１０が２段構成で信号のレベルをシフトしている。本実施形態のように１画素当たり２．５マイクロメートル×７．５マイクロメートル程度のサイズ内に複数個の高耐圧トランジスターを形成する場合、耐圧とトランジスターの小型化とが相反し、一定の信頼性を確保するための特性の作り込みが難しくなり、例えばトランジスターには経時変化に伴う閾値電圧の変化等を招く。
これに対して、上記のように２段構成でレベルシフトすることにより、経時変化によってトランジスターの閾値電圧が変化しても動作余裕があり、動作特性の劣化に起因した不都合が生じない。
１段構成の場合、例えば閾値電圧（０．９ボルト）の劣化が激しい高耐圧のトランジスターのゲートを、１．８ボルトの定電圧のゲート信号で駆動する必要がある。そのため、閾値電圧が例えば１．３ボルト（＝０．９ボルト＋０．４ボルト）に上昇してしまうと、このトランジスターの実効ゲート電圧は、０．５ボルト（＝１．８ボルト−１．３ボルト）となり、レベルシフト動作が遅くなってしまう。この点、２段構成によれば、高耐圧のトランジスターのゲートを３．３ボルトのゲート信号により駆動することができるので、実効ゲート電圧は例えば２．０ボルト（＝３．３ボルト−１．３ボルト）の電圧余裕があり、閾値電圧が上昇しても十分にレベルシフト動作を行うことができる。
１段構成の場合、例えば閾値電圧（０．９ボルト）の劣化が激しい高耐圧のトランジスターのゲートを、１．８ボルトの定電圧のゲート信号で駆動する必要がある。そのため、閾値電圧が例えば１．３ボルト（＝０．９ボルト＋０．４ボルト）に上昇してしまうと、このトランジスターの実効ゲート電圧は、０．５ボルト（＝１．８ボルト−１．３ボルト）となり、レベルシフト動作が遅くなってしまう。この点、２段構成によれば、高耐圧のトランジスターのゲートを３．３ボルトのゲート信号により駆動することができるので、実効ゲート電圧は例えば２．０ボルト（＝３．３ボルト−１．３ボルト）の電圧余裕があり、閾値電圧が上昇しても十分にレベルシフト動作を行うことができる。
また、本実施形態では、電圧Ｖ３３を、走査信号Ｇｗｒ（ｉ）や制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ）のＬレベル電圧ＶＬとして採用することができる。これにより、安定した電源により走査信号Ｇｗｒ（ｉ）や制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ）を生成することができるので、トランジスターの安定したゲート制御が可能となる。
〔電気光学装置の駆動〕
図９に、本実施形態における電気光学装置の駆動方法に対応したタイミング図の一例を示す。
走査線駆動回路２０は、１フレーム期間内に、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）を順番にＬレベルに変化させることで、１〜ｍ行目の走査線２２を１水平走査期間（Ｈ）毎に順番に走査する。１水平走査期間内での動作は、各行の画素回路１１０において共通であるため、以下では、走査信号Ｇｗｒ（ｉ）がＬレベルに変化してｉ行目が選択された水平走査期間において、ｉ行（３ｊ−２）列の画素回路１１０の動作に着目して説明する。
図９に、本実施形態における電気光学装置の駆動方法に対応したタイミング図の一例を示す。
走査線駆動回路２０は、１フレーム期間内に、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）を順番にＬレベルに変化させることで、１〜ｍ行目の走査線２２を１水平走査期間（Ｈ）毎に順番に走査する。１水平走査期間内での動作は、各行の画素回路１１０において共通であるため、以下では、走査信号Ｇｗｒ（ｉ）がＬレベルに変化してｉ行目が選択された水平走査期間において、ｉ行（３ｊ−２）列の画素回路１１０の動作に着目して説明する。
本実施形態において、ｉ行目の水平走査期間は、初期化期間Ｔｂと、補償期間Ｔｃと、書込期間Ｔｄとを含む。書込期間Ｔｄの後、所定の時間をおいて発光期間Ｔａとなり、１フレーム期間経過後に再びｉ行目の水平走査期間となる。
なお、図９において、ｉ行目の１行前に選択される（ｉ−１）行目に対応する走査信号Ｇｗｒ（ｉ−１）、及び制御信号Ｇｃｍｐ（ｉ−１），Ｇｅｌ（ｉ−１），Ｇｏｒｓｔ（ｉ−１）のそれぞれは、ｉ行目に対応する走査信号Ｇｗｒ（ｉ）、及び制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）よりも１水平走査期間だけ先行した波形となる。また、本実施形態では、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）、制御信号Ｇｃｍｐ（１）〜Ｇｃｍｐ（ｍ），Ｇｅｌ（１）〜Ｇｅｌ（ｍ）のＨレベル電圧ＶＨは電圧Ｖｅｌであり、Ｌレベル電圧ＶＬは電圧Ｖ３３である。制御信号Ｇｏｒｓｔ（１）〜Ｇｏｒｓｔ（ｍ）のＨレベル電圧ＶＨは電圧Ｖｅｌであり、Ｌレベル電圧ＶＬは接地電圧Ｖｓｓである。
なお、図９において、ｉ行目の１行前に選択される（ｉ−１）行目に対応する走査信号Ｇｗｒ（ｉ−１）、及び制御信号Ｇｃｍｐ（ｉ−１），Ｇｅｌ（ｉ−１），Ｇｏｒｓｔ（ｉ−１）のそれぞれは、ｉ行目に対応する走査信号Ｇｗｒ（ｉ）、及び制御信号Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）よりも１水平走査期間だけ先行した波形となる。また、本実施形態では、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）、制御信号Ｇｃｍｐ（１）〜Ｇｃｍｐ（ｍ），Ｇｅｌ（１）〜Ｇｅｌ（ｍ）のＨレベル電圧ＶＨは電圧Ｖｅｌであり、Ｌレベル電圧ＶＬは電圧Ｖ３３である。制御信号Ｇｏｒｓｔ（１）〜Ｇｏｒｓｔ（ｍ）のＨレベル電圧ＶＨは電圧Ｖｅｌであり、Ｌレベル電圧ＶＬは接地電圧Ｖｓｓである。
初期化期間Ｔｂに先立って行われる発光期間Ｔａでは、走査信号Ｇｗｒ（ｉ）がＨレベル、制御信号Ｇｅｌ（ｉ）がＬレベル、制御信号Ｇｃｍｐ（ｉ）がＨレベル、制御信号Ｇｏｒｓｔ（ｉ）がＨレベルとなる。
従って、画素回路１１０において、トランジスター１２４がオン、トランジスター１２２，１２３，１２５がオフする。このとき、トランジスター１２１は、ゲート・ソース間電圧に応じた電流を、トランジスター１２４を介してＯＬＥＤ１３０のアノードに供給する。
従って、画素回路１１０において、トランジスター１２４がオン、トランジスター１２２，１２３，１２５がオフする。このとき、トランジスター１２１は、ゲート・ソース間電圧に応じた電流を、トランジスター１２４を介してＯＬＥＤ１３０のアノードに供給する。
次に、ｉ行目の水平走査期間になると、初期化期間Ｔｂが開始される。初期化期間Ｔｂでは、発光期間Ｔａと比較すると、制御信号Ｇｅｌ（ｉ）がＨレベル、制御信号Ｇｏｒｓｔ（ｉ）がＬレベル（接地電圧Ｖｓｓ）となる。
従って、画素回路１１０において、トランジスター１２４がオフ、トランジスター１２５がオンする。これにより、ＯＬＥＤ１３０のアノードに、給電線２６に供給されるリセット電圧Ｖｏｒｓｔが印加される。ＯＬＥＤ１３０は、アノード・カソード間に並列に図示しない寄生容量Ｃｏｌｅｄが寄生するため、トランジスター１２５がオンすることにより、発光期間Ｔａにおいて寄生容量Ｃｏｌｅｄに保持されたアノード・カソード間の電圧が初期化される。
従って、画素回路１１０において、トランジスター１２４がオフ、トランジスター１２５がオンする。これにより、ＯＬＥＤ１３０のアノードに、給電線２６に供給されるリセット電圧Ｖｏｒｓｔが印加される。ＯＬＥＤ１３０は、アノード・カソード間に並列に図示しない寄生容量Ｃｏｌｅｄが寄生するため、トランジスター１２５がオンすることにより、発光期間Ｔａにおいて寄生容量Ｃｏｌｅｄに保持されたアノード・カソード間の電圧が初期化される。
このような初期化期間Ｔｂを設けてＯＬＥＤ１３０のアノードの電圧を初期化することにより、後の発光期間ＴａにおいてＯＬＥＤ１３０に再び電流が流れる際に、寄生容量Ｃｏｌｅｄに保持された電圧の影響をなくすことができる。
例えば高輝度の発光状態から低輝度の発光状態に遷移する場合、大電流が流れた後に寄生容量Ｃｏｌｅｄに高電圧が保持されてしまうため、小電流を流そうとしても、電流が過剰となり、所望の低輝度での発光状態を実現できなくなる。これに対し、本実施形態によれば、初期化期間ＴｂにおいてＯＬＥＤ１３０のアノードの電圧が初期化されるので、高輝度の発光状態から低輝度の発光状態に遷移する場合でも、低輝度側の再現性を高めることができる。
例えば高輝度の発光状態から低輝度の発光状態に遷移する場合、大電流が流れた後に寄生容量Ｃｏｌｅｄに高電圧が保持されてしまうため、小電流を流そうとしても、電流が過剰となり、所望の低輝度での発光状態を実現できなくなる。これに対し、本実施形態によれば、初期化期間ＴｂにおいてＯＬＥＤ１３０のアノードの電圧が初期化されるので、高輝度の発光状態から低輝度の発光状態に遷移する場合でも、低輝度側の再現性を高めることができる。
なお、本実施形態では、電圧Ｖｃｔとリセット電圧Ｖｏｒｓｔとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定されるため、初期化期間ＴｂにおいてＯＬＥＤ１３０は非発光状態となる。
初期化期間Ｔｂ後の補償期間Ｔｃでは、初期化期間Ｔｂと比較すると、走査信号Ｇｗｒ（ｉ）及び制御信号Ｇｃｍｐ（ｉ）がＬレベルになる。
従って、トランジスター１２２，１２３がオンするため、トランジスター１２１のゲートは、データ線２４と電気的に接続される。このとき、トランジスター１２１は、ゲート及びドレインがショートされてダイオード接続となり、給電線２８、トランジスター１２１、トランジスター１２３、トランジスター１２２、及びデータ線２４という順序の経路で電流が流れ、ノードｇ及びデータ線２４が充電される。トランジスター１２１の閾値電圧をＶｔｈ１とすると、ノードｇ及びデータ線２４の電圧は、時間経過と共に次第に（Ｖｅｌ−｜Ｖｔｈ１｜）で飽和し、保持容量１３２は、トランジスター１２１の閾値電圧｜Ｖｔｈ１｜を保持する状態になる。
従って、トランジスター１２２，１２３がオンするため、トランジスター１２１のゲートは、データ線２４と電気的に接続される。このとき、トランジスター１２１は、ゲート及びドレインがショートされてダイオード接続となり、給電線２８、トランジスター１２１、トランジスター１２３、トランジスター１２２、及びデータ線２４という順序の経路で電流が流れ、ノードｇ及びデータ線２４が充電される。トランジスター１２１の閾値電圧をＶｔｈ１とすると、ノードｇ及びデータ線２４の電圧は、時間経過と共に次第に（Ｖｅｌ−｜Ｖｔｈ１｜）で飽和し、保持容量１３２は、トランジスター１２１の閾値電圧｜Ｖｔｈ１｜を保持する状態になる。
補償期間Ｔｃ後の書込期間Ｔｄでは、補償期間Ｔｃと比較すると、制御信号Ｇｃｍｐ（ｉ）がＨレベルになる。
従って、画素回路１１０において、トランジスター１２３がオフし、保持容量１３２によって（Ｖｅｌ−｜Ｖｔｈ１｜）が保持されたデータ線２４及びノードｇは、データ信号の電圧変化分ΔＶだけ上昇方向にした値（Ｖｅｌ−｜Ｖｔｈ１｜＋ΔＶ）の電圧となる。
従って、画素回路１１０において、トランジスター１２３がオフし、保持容量１３２によって（Ｖｅｌ−｜Ｖｔｈ１｜）が保持されたデータ線２４及びノードｇは、データ信号の電圧変化分ΔＶだけ上昇方向にした値（Ｖｅｌ−｜Ｖｔｈ１｜＋ΔＶ）の電圧となる。
書込期間Ｔｄが終了した後、１水平走査期間の間をおいて発光期間Ｔａとなる。この発光期間Ｔａでは、制御信号Ｇｅｌ（ｉ）がＬレベルになるため、トランジスター１２４がオンする。このとき、トランジスター１２１のゲート・ソース間電圧Ｖｇｓは、Ｖｅｌ−（Ｖｅｌ−｜Ｖｔｈ１｜＋ΔＶ）＝（｜Ｖｔｈ１｜−ΔＶ）となる。トランジスター１２１のドレイン電流Ｉｄは、増幅率をβとすると、Ｉｄ＝（−１／２）・β・（Ｖｇｓ−｜Ｖｔｈ１｜）２により決定されるため、ＯＬＥＤ１３０には、トランジスター１２１の閾値電圧を補償した状態で、階調レベルに応じた電流が供給される。
以上のような動作は、ｉ行目の水平走査期間において、他の列の画素回路１１０においても並列に実行される。そして、このようなｉ行目の動作は、１フレーム期間内で、１，２，３，・・・，（ｍ−１），ｍ行目の順番で実行され、フレーム毎に繰り返される。
本実施形態によれば、画素回路１１０のサイズを小さくして、トランジスター１２１のゲート・ソース間の電圧の変化に対してＯＬＥＤ１３０に流れる微少電流が相対的に大きく変化する場合でも、ＯＬＥＤ１３０に供給する電流を精度良く制御することができる。このとき、トランジスター１２１によってＯＬＥＤ１３０に供給される電流は、トランジスター１２１の閾値電圧の影響が相殺される。従って、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついた場合であっても、閾値電圧のばらつきが補償された状態で階調レベルに応じた電流が各画素回路１１０のＯＬＥＤ１３０に供給される。これにより、表示ムラの発生を抑え、高品位の表示可能となる。
更に、本実施形態においては、画素回路１１０を構成するトランジスターのうち、トランジスター１２２，１２３，１２４のゲートに供給される信号の振幅を小さくするようにしている。これにより、小さいサイズの画素回路内で、高耐圧のトランジスターが必要な場合であっても、保持容量１３２の保持電圧を安定化させ、表示ムラの発生をより一層低減することができる。
図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）に、本実施形態の比較例における電気光学装置の制御信号及び走査信号のシミュレーション結果の一例を示す。図１０（Ａ）〜図１０（Ｃ）は、横軸に時間軸、縦軸に電圧をとり、制御信号Ｇｃｍｐ（ｉ）及び走査信号Ｇｗｒ（ｉ）のＬレベル電圧が接地電圧Ｖｓｓである場合のノードｇの電圧変化のシミュレーション結果を表す。図１０（Ａ）は制御信号Ｇｃｍｐ（ｉ）のシミュレーション波形、図１０（Ｂ）は走査信号Ｇｗｒ（ｉ）のシミュレーション波形、図１０（Ｃ）はノードｇの電圧のシミュレーション波形を表す。
制御信号Ｇｃｍｐ（ｉ）及び走査信号Ｇｗｒ（ｉ）が、Ｈレベル電圧として電圧ＶＨ（例えば８ボルト）、Ｌレベル電圧として接地電圧Ｖｓｓ（例えば０ボルト）の間を振幅とする信号であるとき、ノードｇは、カップリングにより影響を受ける。具体的には、図１０（Ｃ）に示すように、制御信号Ｇｃｍｐ（ｉ）及び走査信号Ｇｗｒ（ｉ）の変化タイミングにおいて、ノードｇの電圧が変動する。このノードｇの電圧変動は、トランジスター１２１のゲート電圧の変動を意味し、ＯＬＥＤ１３０に供給する電流も変動し、発光輝度の変動を招く。
図１１（Ａ）、図１１（Ｂ）に、本実施形態における電気光学装置１０の制御信号のシミュレーション結果の一例を示す。図１１（Ａ）、図１１（Ｂ）は、横軸に時間軸、縦軸に電圧をとり、図１０（Ｃ）の期間Ｔ１を拡大したものである。図１１（Ａ）は制御信号Ｇｃｍｐ（ｉ）のシミュレーション波形、図１１（Ｂ）はノードｇの電圧のシミュレーション波形を表す。なお、図１１（Ａ）及び図１１（Ｂ）では、制御信号Ｇｃｍｐ（ｉ）のＬレベル電圧が０ボルトの場合（Ｌ２）の場合とＬレベル電圧が３．３ボルトの場合（Ｌ１）とをあわせて図示している。
図１１（Ａ）に示すように、Ｌレベル電圧が０ボルト場合とＬレベル電圧が３．３ボルトの場合が同一タイミングで、制御信号Ｇｃｍｐ（ｉ）をＨレベル電圧に変化させたものとする。このとき、図１１（Ｂ）に示すように、Ｌレベル電圧が３．３ボルトのときのノードｇの電圧変化は、Ｌレベル電圧が０ボルトのときのノードｇの電圧変化より小さくなる。従って、トランジスター１２１のゲート電圧の変動が小さくなり、ＯＬＥＤ１３０に安定した電流を供給することができる。
また、本実施形態では、上記のように、走査信号Ｇｗｒ（ｉ）は、立ち下がり時間より立ち上がり時間の方が長い信号である。
図１２（Ａ）、図１２（Ｂ）に、本実施形態における電気光学装置１０の走査信号のシミュレーション結果の一例を示す。図１２（Ａ）、図１２（Ｂ）は、横軸に時間軸、縦軸に電圧をとり、図１０（Ｃ）の期間Ｔ２を拡大したものである。図１２（Ａ）は走査信号Ｇｗｒ（ｉ）のシミュレーション波形、図１２（Ｂ）はノードｇの電圧のシミュレーション波形を表す。なお、図１２（Ａ）及び図１２（Ｂ）では、走査信号Ｇｗｒ（ｉ）のＬレベル電圧が０ボルトの場合（Ｌ２）とＬレベル電圧が３．３ボルトの場合（Ｌ１）とをあわせて図示している。
図１２（Ａ）に示すように、Ｌレベル電圧が０ボルトの場合とＬレベル電圧が３．３ボルトの場合が同一タイミングで、走査信号Ｇｗｒ（ｉ）をＨレベル電圧に変化させたものとする。このとき、図１２（Ｂ）に示すように、Ｌレベル電圧が３．３ボルトのときのノードｇの電圧変化は、Ｌレベル電圧が０ボルトのときのノードｇの電圧変化よりも早く所定の電圧に到達して安定する。即ち、トランジスター１２２がオンからオフに変化するときに、保持容量１３２の保持電圧に重畳されるノイズを低減したまま素早くスイッチングすることができ、ＯＬＥＤ１３０に安定した電流を高速に供給することができる。
〔電子機器〕
本実施形態における電気光学装置１０は、次のような電子機器に適用することができる。
本実施形態における電気光学装置１０は、次のような電子機器に適用することができる。
図１３に、本実施形態における電子機器としてのＨＭＤの外観を示す。
図１４に、図１３に示すＨＭＤの光学的な構成の概要を示す。図１４において、図１３と同様の部分には同一符号を付し、適宜説明を省略する。
本実施形態におけるＨＭＤ４００は、テンプル４１０Ｌ，４１０Ｒと、ブリッジ４２０と、レンズ４０１Ｌ，４０１Ｒとを備えている。このＨＭＤ４００は、図１４に示すように、テンプル４１０Ｌ及びレンズ４０１Ｌの近傍に、左眼用の電気光学装置４３０Ｌ及び光学レンズ４０２Ｌとを備えている。また、ＨＭＤ４００は、図１４に示すように、テンプル４１０Ｒ及びレンズ４０１Ｒの近傍に、右眼用の電気光学装置４３０Ｒ及び光学レンズ４０２Ｒとを備えている。
図１４に、図１３に示すＨＭＤの光学的な構成の概要を示す。図１４において、図１３と同様の部分には同一符号を付し、適宜説明を省略する。
本実施形態におけるＨＭＤ４００は、テンプル４１０Ｌ，４１０Ｒと、ブリッジ４２０と、レンズ４０１Ｌ，４０１Ｒとを備えている。このＨＭＤ４００は、図１４に示すように、テンプル４１０Ｌ及びレンズ４０１Ｌの近傍に、左眼用の電気光学装置４３０Ｌ及び光学レンズ４０２Ｌとを備えている。また、ＨＭＤ４００は、図１４に示すように、テンプル４１０Ｒ及びレンズ４０１Ｒの近傍に、右眼用の電気光学装置４３０Ｒ及び光学レンズ４０２Ｒとを備えている。
更に、ＨＭＤ４００は、図１４に示すように、レンズ４０１Ｌからの光が左眼に届く光路上に配置されるハーフミラー４０３Ｌと、レンズ４０１Ｒからの光が右眼に届く光路上に配置されるハーフミラー４０３Ｒとを備えている。電気光学装置４３０Ｌ，４３０Ｒとして、それぞれ本実施形態の電気光学装置１０を適用することができる。
電気光学装置４３０Ｌの画像表示面は、図１４において右側を向くように配置され、電気光学装置４３０Ｌによる表示画像に対応した光は、光学レンズ４０２Ｌを介してハーフミラー４０３Ｌに照射される。ハーフミラー４０３Ｌは、光学レンズ４０２Ｌからの光を左眼が位置する方向に反射すると共に、レンズ４０１Ｌからの光を左眼が位置する方向に透過させる。
電気光学装置４３０Ｒの画像表示面は、図１４において左側を向くように配置され、電気光学装置４３０Ｒによる表示画像に対応した光は、光学レンズ４０２Ｒを介してハーフミラー４０３Ｒに照射される。ハーフミラー４０３Ｒは、光学レンズ４０２Ｒからの光を右眼が位置する方向に反射すると共に、レンズ４０１Ｒからの光を右眼が位置する方向に透過させる。
電気光学装置４３０Ｒの画像表示面は、図１４において左側を向くように配置され、電気光学装置４３０Ｒによる表示画像に対応した光は、光学レンズ４０２Ｒを介してハーフミラー４０３Ｒに照射される。ハーフミラー４０３Ｒは、光学レンズ４０２Ｒからの光を右眼が位置する方向に反射すると共に、レンズ４０１Ｒからの光を右眼が位置する方向に透過させる。
これにより、ＨＭＤ４００の装着者は、電気光学装置４３０Ｌ，４３０Ｒの表示画像を、レンズ４０１Ｌ，４０２Ｒを介して入ってくる外の様子を重ね合わせたシースルー状態で観察することができる。
このとき、ＨＭＤ４００において、視差を伴う両眼画像のうち左眼用画像を電気光学装置４３０Ｌに表示させ、該両眼画像のうち右眼用画像を電気光学装置４３０Ｒに表示させることで、装着者は、立体感を有する画像を認識することができる。
このとき、ＨＭＤ４００において、視差を伴う両眼画像のうち左眼用画像を電気光学装置４３０Ｌに表示させ、該両眼画像のうち右眼用画像を電気光学装置４３０Ｒに表示させることで、装着者は、立体感を有する画像を認識することができる。
以上、本発明に係る電気光学装置、電子機器、及び電気光学装置の駆動方法等を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。
（１）本実施形態では、電気光学装置１０が、図１に示す構成を例に説明したが、本発明は、これに限定されるものではない。
（２）本実施形態では、画素回路１１０の構成を図２に示す構成を例に説明したが、本発明は、これに限定されるものではない。
（３）本実施形態では、画素回路１１０内を構成するトランジスター１２１〜１２５がＰ型のＭＯＳトランジスターであるものとして説明したが、本発明は、これに限定されるものではない。トランジスター１２１〜１２５が、Ｎ型のＭＯＳトランジスターであり、少なくとも１つのトランジスターのゲートが、本実施形態と同様の技術思想により制御されるものであってもよい。また、トランジスター１２１〜１２５が、Ｐ型のＭＯＳトランジスターとＮ型のＭＯＳトランジスターとを混在したものであり、少なくとも１つのトランジスターのゲートが、本実施形態と同様の技術思想により制御されるものであってもよい。
（４）本実施形態では、電気光学素子としてＯＬＥＤを例に説明したが、本発明は、これに限定されるものではない。例えば、無機発光ダイオードやＬＥＤ等を電気光学素子とする電気光学装置に適用することができる。
（５）本実施形態では、デマルチプレクサーが、３列毎にグループ化されたデータ信号を各データ線に供給する構成として説明したが、本発明は、これに限定されるものではない。例えば、デマルチプレクサーは、２列毎にグループ化されたデータ信号を各データ線に供給したり、４以上の列毎にグループ化されたデータ信号を各データ線に供給したりするようにしてもよい。或いは、データ線駆動回路３０が、デマルチプレクサーを省略した構成を有していてもよい。
（６）本実施形態では、容量分割駆動方式によりデータ信号の電圧範囲を圧縮してレベルシフトしていたが、本発明は、これに限定されるものではない。
（７）本実施形態では、電気光学装置１０が適用された電子機器として、ＨＭＤを例に説明したが、本発明は、これに限定されるものではない。例えば、本発明に係る電子機器として、超小型ディスプレイとしてＥＶＦ等の直視型の表示パネルを用いた機器であってもよい。
また、本発明に係る電子機器として、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。
また、本発明に係る電子機器として、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。
（８）上記の実施形態において、本発明を電気光学装置、電子機器、及び電気光学装置の駆動方法等として説明したが、本発明は、これに限定されるものではない。例えば、本発明に係る電気光学装置の駆動方法の処理手順が記述されたプログラム、このプログラムが記録された記録媒体であってもよい。
１０…電気光学装置、 ２０…走査線駆動回路、 ２２…走査線、 ２４…データ線、
２６，２８，２９…給電線、 ３０…データ線駆動回路、 ３２…シフトレジスター、
３４…データラッチ、 ３６…ラインラッチ、 ３８１〜３８ｎ…Ｄ／Ａ変換回路、
４０１〜４０ｎ…デマルチプレクサー、 ４２１〜４２（３ｎ），２１０，２１２，２１４，２１４，２１６…レベルシフト回路、 ５０…制御回路、 ６０…電源回路、
１００…表示部、 １１０…画素回路、
１２１…トランジスター（第１のトランジスター）、
１２２…トランジスター（第２のトランジスター）、
１２３…トランジスター（第３のトランジスター）、
１２４…トランジスター（第４のトランジスター）、
１２５…トランジスター（第５のトランジスター）、
１３０…ＯＬＥＤ、 １３２…保持容量、 ２００…出力部、
２２０，２２２，２２４，２２６，２２８，２３０，２３２，２３４，ＩＮＶ１〜ＩＮＶ３…インバーター回路、 ２４０，２４２，２４４…出力回路、
３００…走査線駆動制御部、 ４００…ＨＭＤ（電子機器）、
４０１Ｌ，４０１Ｒ…レンズ、 ４０２Ｌ，４０２Ｒ…光学レンズ、
４０３Ｌ，４０３Ｒ…ハーフミラー、 ４１０Ｌ，４１０Ｒ…テンプル、 ４２０…ブリッジ、 Ｃｔｒ１，Ｃｔｒ２，Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）…制御信号、 Ｇｗｒ（１）〜Ｇｗｒ（ｍ），Ｇｗｒ（ｉ）…走査信号、
ＬＳ１…第１のレベルシフト回路、 ＬＳ２…第２のレベルシフト回路、
Ｖｏｒｓｔ…リセット電圧、 ＶＥ（１）〜ＶＥ（３ｎ），Ｖｄ（１）〜Ｖｄ（ｎ）…データ信号、 ＶＨ…Ｈレベル電圧、 ＶＬ…Ｌレベル電圧
２６，２８，２９…給電線、 ３０…データ線駆動回路、 ３２…シフトレジスター、
３４…データラッチ、 ３６…ラインラッチ、 ３８１〜３８ｎ…Ｄ／Ａ変換回路、
４０１〜４０ｎ…デマルチプレクサー、 ４２１〜４２（３ｎ），２１０，２１２，２１４，２１４，２１６…レベルシフト回路、 ５０…制御回路、 ６０…電源回路、
１００…表示部、 １１０…画素回路、
１２１…トランジスター（第１のトランジスター）、
１２２…トランジスター（第２のトランジスター）、
１２３…トランジスター（第３のトランジスター）、
１２４…トランジスター（第４のトランジスター）、
１２５…トランジスター（第５のトランジスター）、
１３０…ＯＬＥＤ、 １３２…保持容量、 ２００…出力部、
２２０，２２２，２２４，２２６，２２８，２３０，２３２，２３４，ＩＮＶ１〜ＩＮＶ３…インバーター回路、 ２４０，２４２，２４４…出力回路、
３００…走査線駆動制御部、 ４００…ＨＭＤ（電子機器）、
４０１Ｌ，４０１Ｒ…レンズ、 ４０２Ｌ，４０２Ｒ…光学レンズ、
４０３Ｌ，４０３Ｒ…ハーフミラー、 ４１０Ｌ，４１０Ｒ…テンプル、 ４２０…ブリッジ、 Ｃｔｒ１，Ｃｔｒ２，Ｇｃｍｐ（ｉ），Ｇｅｌ（ｉ），Ｇｏｒｓｔ（ｉ）…制御信号、 Ｇｗｒ（１）〜Ｇｗｒ（ｍ），Ｇｗｒ（ｉ）…走査信号、
ＬＳ１…第１のレベルシフト回路、 ＬＳ２…第２のレベルシフト回路、
Ｖｏｒｓｔ…リセット電圧、 ＶＥ（１）〜ＶＥ（３ｎ），Ｖｄ（１）〜Ｖｄ（ｎ）…データ信号、 ＶＨ…Ｈレベル電圧、 ＶＬ…Ｌレベル電圧
Claims (13)
- 走査線と、
データ線と、
前記走査線と前記データ線との交差に対応して設けられる画素回路とを含み、
前記画素回路は、
第１の電源電圧が供給される第１の電源線にソースが接続される第１のトランジスターと、
前記第１の電源線に一端が接続され、前記第１のトランジスターのゲートに他端が接続される保持容量と、
ソース及びドレインが、それぞれ前記データ線及び前記第１のトランジスターのゲートに接続される第２のトランジスターと、
ソース及びドレインが、それぞれ前記第１のトランジスターのゲート及びドレインに接続される第３のトランジスターと、
第２の電源電圧が供給される第２の電源線にカソードが接続され、前記第１のトランジスターのゲート・ソース間電圧に対応した電流がアノードに供給される発光素子とを含み、
前記第２のトランジスター及び前記第３のトランジスターの少なくとも一方のゲートは、前記第１の電源電圧と同電位であるハイレベル電圧と、前記第２の電源電圧より高電位のローレベル電圧との間で振幅するゲート信号により制御され、
前記ローレベル電圧は、
前記保持容量の保持電圧から前記第２のトランジスターの閾値電圧の絶対値を減じた電圧以下の電圧であることを特徴とする電気光学装置。 - ソース及びドレインが、それぞれ前記第１のトランジスターのドレイン及び前記発光素子のアノードに接続される第４のトランジスターを含むことを特徴とする請求項１に記載の電気光学装置。
- 前記第４のトランジスターのゲートは、
前記ハイレベル電圧と前記ローレベル電圧との間で振幅するゲート信号により制御されることを特徴とする請求項２に記載の電気光学装置。 - 前記第２のトランジスター、前記第３のトランジスター、及び前記第４のトランジスターを構成する各トランジスターのゲート信号を生成する走査線駆動回路を含み、
前記走査線駆動回路は、
前記第２の電源電圧を基準に第３の電源電圧レベルの信号を前記ローレベル電圧レベルの信号にレベルシフトする第１のレベルシフト回路と、
前記第２の電源電圧を基準に前記ローレベル電圧レベルの信号を前記第１の電源電圧レベルの信号にレベルシフトする第２のレベルシフト回路とを含むことを特徴とする請求項２乃至３のいずれか１項に記載の電気光学装置。 - ソース及びドレインが、それぞれ第３の電源線及び前記発光素子のアノードに接続される第５のトランジスターを含むことを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
- 前記第５のトランジスターのゲートは、
前記ハイレベル電圧と前記第２の電源電圧との間で振幅するゲート信号により制御されることを特徴とする請求項５に記載の電気光学装置。 - 前記走査線駆動回路は、
立ち下がり時間より立ち上がり時間の方が長いゲート信号を、前記第２のトランジスターのゲートに供給することを特徴とする請求項６に記載の電気光学装置。 - 前記第１のトランジスターは、データ信号の電圧範囲が圧縮されレベルシフトされた電圧範囲で変化するゲート信号により制御されることを特徴とする請求項１乃至７のいずれか１項に記載の電気光学装置。
- 請求項１乃至８のいずれか１項に記載の電気光学装置を含むことを特徴とする電子機器。
- 走査線と、
データ線と、
前記走査線と前記データ線との交差に対応して設けられる画素回路とを含み、
前記画素回路は、
第１の電源電圧が供給される第１の電源線にソースが接続される第１のトランジスターと、
前記第１の電源線に一端が接続され、前記第１のトランジスターのゲートに他端が接続される保持容量と、
ソース及びドレインが、それぞれ前記データ線及び前記第１のトランジスターのゲートに接続される第２のトランジスターと、
ソース及びドレインが、それぞれ前記第１のトランジスターのゲート及びドレインに接続される第３のトランジスターと、
第２の電源電圧が供給される第２の電源線にカソードが接続され、前記第１のトランジスターのゲート・ソース間電圧に対応した電流がアノードに供給される発光素子とを含む電気光学装置の駆動方法であって、
前記第２のトランジスター及び前記第３のトランジスターの少なくとも一方のゲートを、前記第１の電源電圧と同電位であるハイレベル電圧と、前記第２の電源電圧より高電位のローレベル電圧との間で振幅するゲート信号により制御し、
前記ローレベル電圧は、
前記保持容量の保持電圧から前記第２のトランジスターの閾値電圧の絶対値を減じた電圧以下の電圧であることを特徴とする電気光学装置の駆動方法。 - ソース及びドレインが、それぞれ前記第１のトランジスターのドレイン及び前記発光素子のアノードに接続される第４のトランジスターのゲートを、前記ハイレベル電圧と前記ローレベル電圧との間で振幅するゲート信号により制御することを特徴とする請求項１０に記載の電気光学装置の駆動方法。
- ソース及びドレインが、それぞれ第３の電源線及び前記発光素子のアノードに接続される第５のトランジスターのゲートを、前記ハイレベル電圧と前記第２の電源電圧との間で振幅するゲート信号により制御することを特徴とする請求項１０又は１１に記載の電気光学装置の駆動方法。
- 前記第１のトランジスターを、データ信号の電圧範囲が圧縮されレベルシフトされた電圧範囲で変化するゲート信号により制御することを特徴とする請求項１０乃至１２のいずれか１項に記載の電気光学装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013041584A JP6079312B2 (ja) | 2013-03-04 | 2013-03-04 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013041584A JP6079312B2 (ja) | 2013-03-04 | 2013-03-04 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014170092A JP2014170092A (ja) | 2014-09-18 |
| JP6079312B2 true JP6079312B2 (ja) | 2017-02-15 |
Family
ID=51692527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013041584A Active JP6079312B2 (ja) | 2013-03-04 | 2013-03-04 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6079312B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867431B (zh) * | 2015-06-12 | 2019-06-21 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、探测器 |
| JP6738037B2 (ja) * | 2015-11-11 | 2020-08-12 | 天馬微電子有限公司 | 表示装置及び有機発光装置 |
| JP6759616B2 (ja) | 2016-02-12 | 2020-09-23 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN107369409B (zh) * | 2017-08-17 | 2019-07-23 | 武汉华星光电技术有限公司 | 一种oled柔性显示装置的触控装置及触控方法 |
| CN107799087B (zh) * | 2017-11-24 | 2020-06-05 | 深圳市华星光电技术有限公司 | 一种goa电路及显示装置 |
| KR20210114389A (ko) * | 2019-01-16 | 2021-09-23 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| CN110060637B (zh) * | 2019-05-28 | 2022-02-01 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动方法、显示面板及显示装置 |
| CN113160762B (zh) * | 2020-01-07 | 2023-05-30 | 京东方科技集团股份有限公司 | 晶体管的偏压补偿电路及其驱动方法、显示基板 |
| CN114299847B (zh) * | 2021-12-23 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | 发光器件驱动电路及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4297438B2 (ja) * | 2003-11-24 | 2009-07-15 | 三星モバイルディスプレイ株式會社 | 発光表示装置，表示パネル，及び発光表示装置の駆動方法 |
| US7663589B2 (en) * | 2004-02-03 | 2010-02-16 | Lg Electronics Inc. | Electro-luminescence display device and driving method thereof |
| JP4991138B2 (ja) * | 2005-10-20 | 2012-08-01 | 株式会社ジャパンディスプレイセントラル | アクティブマトリックス型表示装置の駆動方法及び駆動装置 |
| JP5360684B2 (ja) * | 2009-04-01 | 2013-12-04 | セイコーエプソン株式会社 | 発光装置、電子機器および画素回路の駆動方法 |
| JP2012208318A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | パルス生成回路、パルス生成方法、走査回路、表示装置、及び、電子機器 |
-
2013
- 2013-03-04 JP JP2013041584A patent/JP6079312B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014170092A (ja) | 2014-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6079312B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
| US11335259B2 (en) | Electro-optical device, electronic apparatus, and method of driving electro-optical device | |
| US11087683B2 (en) | Electro-optical device, driving method of electro-optical device and electronic apparatus | |
| US10002563B2 (en) | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus | |
| JP5821685B2 (ja) | 電気光学装置および電子機器 | |
| JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP6492447B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
| US10535308B2 (en) | Electro-optical device and electronic apparatus | |
| JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
| JP6052365B2 (ja) | 電気光学装置および電子機器 | |
| US11929036B2 (en) | Electro-optical device and electronic apparatus | |
| JP6626802B2 (ja) | 電気光学装置および電子機器 | |
| JP2019008325A (ja) | 電気光学装置および電子機器 | |
| JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160610 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6079312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |