JP6079136B2

JP6079136B2 - 電流検出装置

Info

Publication number: JP6079136B2
Application number: JP2012238228A
Authority: JP
Inventors: 戸張　勉; 勉戸張; 高仁一ノ瀬
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 2012-10-29
Filing date: 2012-10-29
Publication date: 2017-02-15
Anticipated expiration: 2032-10-29
Also published as: JP2014089079A

Description

本発明は、電流検出装置に関する。より詳細には、本発明は、ロゴスキーコイルを用いた電流検出装置に関する。

交流電流を測定するために使用されるロゴスキーコイルが知られている。

図１は、ロゴスキーコイルを用いた電流検出方法１００を示す概念図である。ロゴスキーコイル１０１は、被測定電流が流れる導体１０２の周りに配置される円状の空芯コイルである。ロゴスキーコイル１０１は、導体１０２に流れる被測定電流Ｉ_sの大きさが変化することにより生じる磁界の変化を検出して、出力端子に電圧Ｖ_outを出力する。

ロゴスキーコイル１０１の出力端子の電圧Ｖ_outと、導体１０２に流れる被測定電流Ｉ_sとの関係を式（１）に示す。

ここで、αは、ロゴスキーコイル１０１の巻数及び断面積等で決定される定数である。式（１）から理解されるように、ロゴスキーコイル１０１の出力端子の電圧Ｖ_outを積分することにより、被測定電流Ｉ_sが算出される。出力端子の電圧Ｖ_outから被測定電流Ｉ_sを演算する式を式（２）に示す。

図２は、ロゴスキーコイル１０１の出力端子の電圧Ｖ_outを積分する積分回路１２０を含む電流検出装置１１０を示す図である。ここでは、ロゴスキーコイル１０１からの起電力を等価回路として誘導電流１０３で表している。ロゴスキーコイル１０１は、空芯コイルから構成されているので、等価回路としては自己インダクタンスＬとして表される。ロゴスキーコイル１０１からの出力Ｖ_outは周波数に比例する。低周波数になると出力は小さくなるので、一般には能動素子のオペアンプ（演算増幅器）を用いた積分器で、所定の電圧レベルに増幅している。

積分回路１２０は、一方の端子がロゴスキーコイル１０１の出力端子の電圧Ｖ_outに接続される抵抗１２１と、一方の端子が抵抗１２１の他方の端子に接続されるキャパシタ１２２とを有する。積分回路１２０は、反転端子が抵抗１２１の他方の端子に接続され、非反転入力が接地され、出力Ｖa_outがキャパシタ１２２の他方の端子、及びキャパシタ１２２の一方の端子に接続されるオペアンプ（演算増幅器）１２３を更に有する。

また、被測定電流Ｉ_sが比較的高周波信号である場合には、ロゴスキーコイル１０１からの出力Ｖ_outは周波数に比例するのでロゴスキーコイル１０１と並列接続される受動素子の抵抗で、ロゴスキーコイル１０１の出力端子の電圧Ｖ_outを所定の電圧レベルに積分できることが知られている。

特許文献１及び２にはそれぞれ、ＲＣ積分回路と、図２に示す積分回路１２０とをロゴスキーコイルの出力に直列接続した電流検出装置が記載されている。特許文献１に記載される電流検出装置は、大電流且つ波頭部時間が短い電流、すなわち高速且つ高電流の被測定電流を測定可能である。特許文献１の電流検出装置は、雷電流のような瞬時に大電流に対して受動積分回路で積分し、持続時間の長い電流に関してはオペアンプからなる能動積分回路で積分するものである。

特許第３０６２９４１号公報米国特許第６６１４２１８号公報

図２に示す積分回路１２０では、積分可能な周波数帯域は、オペアンプ１２３の特性に依存する。一般に積分器用オペアンプは、低域で十分な利得があり、ノイズが少なく、且つバイアス電流が少ないなどの特性が必要とされる。一方、高周波まで十分な積分動作をするためには、広い周波数帯域及び高いスルーレートを有する特性が必要となる。しかしながら、このような特性を両立するオペアンプは高価であり、且つ入手困難である。さらに、数十ＭＨzという高周波領域まで適用を考えた場合は十分な特性を得られないのが、現状である。

特許文献１に記載される電流検出装置においても、ＲＣ積分回路と、図２に示す積分回路１２０とが直列接続されているため、信号はオペアンプを介して出力される。このため、特許文献１に記載される電流検出装置の周波数特性は、オペアンプの周波数特性に依存する。

本発明は、上記問題点に鑑み、簡単な構成で、広帯域化できるロゴスキーコイル用電流検出装置を提供することを目的としている。

ロゴスキーコイルと、前記ロゴスキーコイルの出力信号を積分する、受動素子によって構成されたロゴスキーコイル出力積分部とを含む第１積分回路と、
前記第１積分回路の出力端子に接続され、前記第１積分回路の出力信号を積分する、オペアンプを含む能動回路で構成された第２積分回路と、
前記第１積分回路の出力信号Ｖ_aと、前記第２積分回路の出力信号Ｖ_bとを一定の比率Ｇ（＝Ｖ_a／Ｖ_b）で加算して、出力する演算回路とを有し、
前記第１積分回路の時定数Ｔ１と、前記第２積分回路の時定数Ｔ２と、前記演算回路の加算比率Ｇの関係が、Ｔ１＝Ｔ２×Ｇになるように設定される。

第1積分器は受動素子で構成され、その実現の例としてはロゴスキーコイルのインダクタンスと、並列に接続された抵抗によるＬ／Ｒ積分器である。この形式の積分器はインダクタンスがＲに対して十分大きい領域でしか積分器としての動作をしないが、浮遊容量などの寄生素子による共振等を除き、周波数帯域を制限する要因はない。
一方、第２積分器はオペアンプを含む能動回路で構成され、オペアンプは低周波の積分に向く特性をもったオペアンプが選択される。

前記第１積分回路の出力信号が前記第２積分回路に入力され、積分されるが、前記第１積分回路が積分器として動作する高周波領域においては、二度積分されることになるので、信号は減衰し、低周波領域のみの出力信号となる。
一方、前記第１積分回路の出力信号は高周波領域のみの信号であるので、第２積分回路の出力と極性を考慮して加算する。このとき、前記第１積分回路の時定数Ｔ１と、前記第２積分回路の時定数Ｔ２と、前記演算回路の加算比率Ｇの関係が、Ｔ１＝Ｔ２×Ｇになるように設定される。前記第１積分回路の時定数Ｔ１と前記第２積分回路の時定数Ｔ２を一致させておけば、１：１の加算をすることで、低域から高域まで平坦な特性の出力信号を得ることが出来る。

本発明によれは、所与の周波数以下の周波数では主に第２積分回路の出力信号で、所与の周波数以上の周波数では主に第１積分回路の出力信号で、これらの出力信号演算することで、低域から高域までフラットな周波数特性を有する電流検出器が提供される。
また、信号を周波数分割して合成する方式をとっているので、第２積分器には低域の積分器に最適なオペアンプを、バッファや加算器には広帯域の特性に優れているオペアンプの物がそれぞれ選択できるので、最適な電流検出器が構成できる。

従来のロゴスキーコイルを用いた電流検出方法の一例を示す図である。従来のロゴスキーコイルを用いた電流検出装置の一例を示す図である。本発明の電流検出装置の一例を示す図である。図３に示す電流検出装置の第１積分回路の出力端子の電圧の周波数特性を示す図である。（ａ）は、図３に示す電流検出装置の出力端子の電圧の周波数特性を示す図であり、（ｂ）は、図３に示す電流検出装置の第２積分回路及びバッファ回路の出力端子の電圧の周波数特性を示す図である。本発明の電流検出装置の他の例を示す図である。図３及び６にそれぞれ示す電流検出装置の第１積分回路の出力信号の周波数特性を示す図である。（ａ）は、図６に示す電流検出装置の出力端子の電圧の周波数特性を示す図であり、（ｂ）は、図６に示す電流検出装置の第２積分回路及びバッファ回路の出力端子の電圧の周波数特性を示す図である。本発明の電流検出装置の他の例を示す図である。

以下、図３〜９を参照して、電流検出装置について説明する。まず、図３〜５を参照して、電流検出装置の一例について説明する。

図３は、本発明の電流検出装置の一例である電流検出装置１を示す図である。

電流検出装置１は、第１積分回路１０と、第２積分回路２０と、バッファ回路３０と、加算回路４０とを有する。

第１積分回路１０は、被測定回路の誘導電流９０を検出するロゴスキーコイル１１と、一方の端子がロゴスキーコイル１１の一方の端子に接続され、他方の端子が接地されてロゴスキーコイル１１に並列に接続される第１抵抗１２とを有する。第１抵抗１２は、ロゴスキーコイル１１の出力電流を積分するロゴスキーコイル出力積分部である。第１積分回路１０の出力端子は、ロゴスキーコイル１１の一方の端子と第１抵抗１２の一方の端子との接続部である。

第２積分回路２０は、第２抵抗２１と、第２キャパシタ２２と、第２オペアンプ２３とを有する。第２抵抗２１の一方の端子は、第１積分回路１０の出力端子に接続され、第２抵抗２１の他方の端子は、第２キャパシタ２２の一方の端子と、第２オペアンプの反転入力端子とに接続される。第２キャパシタ２２の他方の端子は、第２オペアンプ２３の出力端子に接続される。第２オペアンプの非反転入力端子は、接地される。第２積分回路２０の出力端子は、第２オペアンプ２３の出力端子である。

第２オペアンプ２３は、低域での積分器として動作を確実にするため、低域で十分な利得があり、ノイズが少なく且つバイアス電流が少ないなどの特性をもつオペアンプを選択すべきである。

バッファ回路３０は、第１バッファ抵抗３１と、第２バッファ抵抗３２と、バッファ用オペアンプ３３とを有する。第２バッファ抵抗３２の一方の端子は、第１積分回路１０の出力端子に接続され、第１バッファ抵抗３１の他方の端子は、第２バッファ抵抗３２の一方の端子と、バッファ用オペアンプ３３の反転入力端子とに接続される。第２バッファ抵抗３２の他方の端子は、バッファ用オペアンプ３３の出力端子に接続される。バッファ用オペアンプ３３の非反転入力端子は、接地される。バッファ回路３０の出力端子は、バッファ用オペアンプ３３の出力端子である。

バッファ回路３０は、第１積分回路の出力信号を反転させる機能を有する。

バッファ用オペアンプ３３は、ノイズが低く、スルーレートが高く、且つ帯域が広いオペアンプである。しかしながら、バッファ用オペアンプ３３は、第２オペアンプ２３に比べて、微小電圧を増幅する必要がないので、オフセット電圧、低域での利得及びバイアス電流に関しては、良好な特性を有する必要はない。よって、広帯域の性能に優れたオペアンプが選択される。

加算回路４０は、第１〜第４加算用抵抗４１〜４３及び４５と、加算用オペアンプ４４とを有する。第１及び第２加算用抵抗４１及び４２の一方の端子はそれぞれ、第２積分回路２０及びバッファ回路３０の出力に接続される。第１及び第２加算用抵抗４１及び４２の他方の端子は短絡され、且つ第３加算用抵抗４３の一方の端子と、加算用オペアンプ４４の反転入力端子とに接続される。第３加算用抵抗４３の他方の端子は、加算用オペアンプ４４の出力端子と、第４加算用抵抗４５の一方の端子とに接続される。加算用オペアンプ４４の非反転入力端子及び第４加算用抵抗４５の他方の端子はそれぞれ接地される。バッファ回路３０の出力端子は、加算用オペアンプ４４の出力端子であり、電流検出装置１の出力端子を形成する。

加算用オペアンプ４４は、ノイズが低く、スルーレートが高く、且つ帯域が広いオペアンプである。しかしながら、加算用オペアンプ４４は、加算することが目的であり、第２オペアンプ２３に比べて、微小電圧を増幅する必要がないので、オフセット電圧、低域での利得及びバイアス電流に関しては、良好な特性を有する必要はない。加算用オペアンプ４４は、低域から高域に亘って加算する広帯域は必要である。

次に、第１積分回路１０と、第２積分回路２０との伝達関数の設定について説明する。

第１積分回路１０の伝達関数は、ロゴスキーコイル１１のインダクタンスＬ₁、第１抵抗１２の抵抗値Ｒ₁とし、Ｒ₁が、抵抗２１の抵抗値Ｒ₂及び抵抗３１の抵抗値Ｒ₃より十分小さいと仮定すると

と示される。

一方、第２積分回路２０の伝達関数は、第２抵抗２１の抵抗値Ｒ₂、第２キャパシタ２２の容量値Ｃ₂とし、Ｒ₂が抵抗１２の抵抗値Ｒ₁より十分大きいと仮定すると

と示される。

被測定回路の誘導電流９０をステップ関数とすれば、第１積分回路１０の出力端子の電圧Ｖ_aは、第１積分回路１０の伝達関数より、式（３）に示すようになる。

一方、第２積分回路２０の出力端子の電圧Ｖ_bは、式（３）及び第２積分回路２０の伝達関数より、式（４）に示すようになる。

また、バッファ回路３０の出力端子の電圧Ｖ_cは、抵抗３１と抵抗３２の抵抗値が等しいとすれば、第１積分回路１０の出力端子の電圧Ｖ_aを反転した電圧となり、式（５）に示すようになる。

加算回路４０の出力端子、すなわち電流検出装置１の出力端子の電圧Ｖ_outは、第２積分回路２０の出力端子の電圧Ｖ_bと、バッファ回路３０の出力端子の電圧Ｖ_cとを加算した電圧である。ここで抵抗４１の抵抗値Ｒ₃と抵抗４２の抵抗値Ｒ₄できまる、Ｖ_bとＶ_cの加算比率GをG＝Ｖ_c ／Ｖ_b と定義し、加算回路４０の利得を１と仮定すると、電流検出装置１の出力端子の電圧Ｖ_outは、式（４）及び（５）から、式（６）に示すようになる。

ここで、ロゴスキーコイル１１のインダクタンスＬ₁、第１抵抗１２の抵抗値Ｒ₁、第２抵抗２１の抵抗値Ｒ₂、第２キャパシタ２２の容量値Ｃ_2、抵抗４１の抵抗値Ｒ_3、抵抗４２の抵抗値Ｒ₄が式（７−１〜３）の関係にあるとする。

この場合、電流検出装置１の出力端子の電圧Ｖ_outは、式（８）に示すように、被測定回路の誘導電流９０と比例のステップ関数になる。

これから、インダクタンスＬ₁、抵抗値Ｒ₁、抵抗値Ｒ₂、容量値Ｃ₂が、及び前述のＶ_bとＶ_c加算比率Gが式（７−１〜３）の関係を満たすように設定することにより、電流検出装置１の出力端子の電圧Ｖ_outは、被測定回路の誘導電流９０と比例のステップ関数とすることができる。式（８）から、電流検出装置１の出力端子の電圧Ｖ_outの周波数特性は、理論上低域から高域までフラットな特性を有することになる。

図４は、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）を使用して、第１積分回路１０の出力端子の電圧Ｖ_aを解析した結果を示す図である。

図５（ａ）は、電流検出装置１の出力端子の電圧Ｖ_outのＳＰＩＣＥシミュレーション結果を示す図である。図５（ｂ）は、第２積分回路２０の出力端子の電圧Ｖ_b及びバッファ回路３０出力端子の電圧Ｖ_cのＳＰＩＣＥシミュレーション結果を示す図である。

電流検出装置１の出力端子の電圧Ｖ_outは、１０Ｈｚから１０ＭＨｚを超える周波数まで平坦な周波数特性を有している。これから、第１抵抗１２の抵抗値Ｒ₁、第２抵抗２１の抵抗値Ｒ₂及び第２キャパシタ２２の容量値Ｃ₂を式（７−１〜３）の関係を満たすように設定することにより、電流検出装置１は、低域から高域までフラットな周波数特性を有することがわかる。

なお、第２積分回路２０の出力端子の電圧Ｖ_bは、１０Ｈｚでは、若干電圧が低下している。これは、ＳＰＩＣＥシミュレーションで使用された第２オペアンプ２３の利得が低域で充分でないためである。このため、第２オペアンプ２３を選定するときに、低域での利得を考慮する必要がある。

また、電流検出装置１の出力端子の電圧Ｖ_outは２０ＭＨｚでは、電圧が低下している。バッファ回路３０及び加算回路４０の帯域によるものである。第１積分回路１０はロゴスキーコイル１１と寄生容量との共振を除き高域に影響を与えるものはなく、バッファ用オペアンプ３３及び加算用オペアンプ４４の特性により、高域での特性が決定される。

電流検出装置１は、積分回路及び加算回路という簡単な構成素子で形成されるので設計が容易であるとともに、調整も容易である。

図６は、電流検出装置の他の例である電流検出装置２を示す図である。

電流検出装置２は、第１積分回路の構成が図３に示す電流検出装置１と相違する。電流検出装置２の第１積分回路１５は、被測定回路の誘導電流９０を検出するロゴスキーコイル１１と、一方の端子がロゴスキーコイル１１の一方の端子に接続される第１抵抗１２に加えて、第１キャパシタ１３を有する。第１キャパシタ１３は、一方の端子が第１抵抗１２の他方の端子に接続され、他方の端子が接地される。第１抵抗１２及び第１キャパシタ１３は、ロゴスキーコイル１１の出力電流を積分するロゴスキーコイル出力積分部である。第１積分回路１５の出力端子は、第１抵抗１２と第１キャパシタ１３との接続部である。

電流検出装置２の第１積分回路１５の低域側のカットオフ周波数は、第１抵抗１２の抵抗値Ｒ₁、及び第１キャパシタ１３の容量値Ｃ₁によって決定される。すなわち、電流検出装置２の第１積分回路１５の低域側のカットオフ周波数は、１／（２πＲ₁×Ｃ₁）となる。一方、電流検出装置２の第１積分回路１５の高域側のカットオフ周波数は、ロゴスキーコイル１１のインダクタンスＬ₁、及び第１抵抗１２の抵抗値Ｒ₁によって決定される。すなわち、電流検出装置２の第１積分回路１５の高域側のカットオフ周波数は、Ｒ₁／（２πＬ₁）となる。

図７は、ＳＰＩＣＥを使用して、第１積分回路１０及び１５それぞれの出力端子の電圧Ｖ_aを解析した結果を示す図である。破線は図４に示される第１積分回路１０の出力端子の電圧Ｖ_aを示し、実線は第１積分回路１５の出力端子の電圧Ｖ_aを示す。

第１積分回路１５の出力端子の電圧Ｖ_aを、図３〜５を参照して説明した電流検出装置１の第１積分回路１０の出力端子の電圧Ｖ_aと比較する。電流検出装置１の第１積分回路１０の出力端子の電圧Ｖ_aは０．１Ｖ、すなわち１００ｍＶに増幅されているのに対し、第１積分回路１５の出力端子の電圧Ｖ_aは１０ｍＶに増幅されている。したがって、第１積分回路１５の増幅率は、電流検出装置１の第１積分回路１０の増幅率の１／１０である。

一方、電流検出装置１の第１積分回路１０の出力端子の電圧Ｖ_aのカットオフ周波数は４５０ｋＨｚであるのに対し、第１積分回路１５の出力端子の電圧Ｖ_aのカットオフ周波数は４５ｋＨｚである。したがって、第１積分回路１５のカット周波数もまた、電流検出装置１の第１積分回路１０のカットオフ周波数の１／１０である。

図８（ａ）は、図７の周波数特性を有する第１積分回路１５と、第２積分回路２０とを使用した場合の電流検出装置１の出力端子の電圧Ｖ_outのＳＰＩＣＥシミュレーション結果を示す図である。

電流検出装置２の第１積分回路１５は、増幅率が電流検出装置１の第１積分回路１０の１／１０になるものの、周波数帯域は、電流検出装置１の第１積分回路１０の１０倍になる。このため、電流検出装置２では、第２積分回路２０が使用される周波数帯域は電流検出装置１の１／１０になり、第２積分回路２０の第２オペアンプ２３の帯域も１／１０にすることができる。

電流検出装置２は、利得が小さくなるものの、第１積分回路１５の積分範囲を低周波数域まで広げることができるので、第２積分回路の積分範囲を狭くすることができる。さらに、微小電圧を積分するための特性を重視したオフセット、ドリフト及びノイズ特性の良好なオペアンプを第２オペアンプ２３として採用できるという特徴がある。電流検出装置２は、比較的大きな電流を測定する場合に使用することが好ましい。

図９は、電流検出装置の他の例である電流検出装置３を示す図である。

電流検出装置３は、加算回路４０の代わりに減算回路５０が配置されることが図３に示す電流検出装置１と相違する。

減算回路５０は、第１〜第５減算抵抗５１〜５３、５５及び５６と、減算用オペアンプとを有する。第１減算抵抗５１の一方の端子は、バッファ回路３５の出力端子に接続され、第１減算抵抗５１の他方の端子は、第３減算抵抗５３の一方の端子及び減算用オペアンプ５４の反転入力端子に接続される。第２減算抵抗５２の一方の端子は、第２積分回路２０の出力端子に接続され、第２減算抵抗５２の他方の端子は、第５減算抵抗５６の一方の端子及び減算用オペアンプ５４の非反転入力端子に接続される。第３減算抵抗５３の他方の端子は、減算用オペアンプ５４の出力端子及び第４減算抵抗５５に接続される。第４及び第５減算抵抗５５及び５６の他方の端子はそれぞれ、接地される。

加算回路４０の代わりに減算回路５０が配置されるので、第１積分回路１０の出力信号はバッファ回路で反転させる必要がない。したがって、バッファ回路３５は第１バッファ抵抗３１のみの構成になる。

電流検出装置３は、バッファ回路にオペアンプを配置する必要がないので、電流検出装置１及び２と比較して、回路構成をより簡単にすることができる。

以下、他の実施形態について説明する。

本発明の構成は、電流検出装置１〜３の構成に限定されるものではない。例えば、電流検出装置１では、ロゴスキーコイル１１の出力電流を積分するロゴスキーコイル出力積分部として、反転型の積分回路として第１抵抗が採用されているが、非反転型の積分回路を採用してもよい。

また、電流検出装置１及び２は加算用オペアンプ４４を有する加算回路４０を使用し、電流検出装置３は減算用オペアンプ５４を有する減算回路５０を使用して、バッファ回路３０を介する第１積分回路１０の出力信号と第２積分回路２０の出力信号とを演算する。しかしながら、オペアンプを有しない演算回路で、第１積分回路１０の出力信号と第２積分回路２０の出力信号とを演算してもよい。

また、電流検出装置１〜３では、第１積分回路１０又は１５の出力信号はバッファ回路３０又は３５を介して出力されるが、バッファ回路３０又は３５は省略されてもよい。バッファ回路３０又は３５が省略される場合、第１積分回路１０又は１５の出力電圧Ｖ_aと第２積分回路２０の出力電圧Ｖ_bとが互いに反転した振幅を有する電圧にならないように、加算回路４０又は減算回路５０の回路構成が変更される。

また、電流検出装置１〜３では、内部に配置される抵抗は全て一定の抵抗値を有する定抵抗であり、内部に配置されるキャパシタは全て一定の容量値を有する定容量キャパシタである。しかしながら、第１抵抗１２及び第２抵抗２１の何れか又は双方を可変抵抗にしてもよい。第１抵抗１２及び第２抵抗２１の何れか又は双方を可変抵抗にすることにより、ロゴスキーコイル１１及び電流検出装置１〜３の内部素子の特性が製造条件等によって変動した場合でも、第１積分回路１０及び第２積分回路２０の時定数を合わせることが容易になる。可変抵抗は定抵抗よりも素子の大きさが大きくなり、ロゴスキーコイル１１の近くに配置することは容易ではないので、第２抵抗２１を可変抵抗とすることが好ましい。また、電流検出装置１及び３において、第２キャパシタ２２を可変キャパシタにしてもよく、電流検出装置２において、第１キャパシタ１３及び第２キャパシタ２２の何れか又は双方を可変キャパシタにしてもよい。

また、第１積分回路１０及び第２積分回路２０の時定数が厳密に同一になるように内部素子の抵抗値、リアクタンス値及び容量値を設定する必要はなく、第１積分回路１０及び第２積分回路２０の出力電圧の振幅がほぼ等しくなるように設定すればよい。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明及び技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点及び欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神及び範囲を逸脱することなく行えることが理解されるべきである。

本発明の広帯域化可能なロゴスキーコイル用電流検出装置は、小型で大電流を観測する電流測定に適している。

１、２、３電流検出装置
１０、１５第１積分回路
２０第２積分回路
３０、３５バッファ回路
４０加算回路
５０減算回路

Claims

ロゴスキーコイルと、前記ロゴスキーコイルの出力信号を積分する、受動素子によって構成されたロゴスキーコイル出力積分部とを含む第１積分回路と、
前記第１積分回路の出力端子に接続され、前記第１積分回路の出力信号を積分する、オペアンプを含む能動回路で構成された第２積分回路と、
前記第１積分回路の出力信号Ｖ_aと、前記第２積分回路の出力信号Ｖ_bとを一定の比率Ｇ（＝Ｖ_a／Ｖ_b）で加算して、出力する演算回路とを有し、
前記第１積分回路の時定数Ｔ１と、前記第２積分回路の時定数Ｔ２とは互いに相違し且つ前記演算回路の加算比率Ｇの関係が、Ｔ１＝Ｔ２×Ｇになるように設定されることを特徴とする電流検出装置。
前記演算回路が、前記第２積分回路の出力信号と、前記第１積分回路の出力信号を反転させるバッファー回路の出力とを、加算する回路である、請求項１の電流検出装置。
前記演算回路が、前記第２積分回路の出力信号と前記第１積分回路の出力信号とを減算する回路である、請求項１の電流検出装置。
前記ロゴスキーコイル出力積分部は、前記ロゴスキーコイルに並列接続される第１抵抗を有し、
前記第２積分回路は、一方の端子が前記第１抵抗の一方の端子に接続される第２抵抗と、反転入力端子が前記第２抵抗の他方の端子に接続され、非反転入力端子が接地されるオペアンプと、一方の端子が前記オペアンプの出力に接続され、他方の端子が前記抵抗の他方の端子及び前記オペアンプの反転入力端子に接続される第２キャパシタとを有し、
前記ロゴスキーコイルのインダクタンスＬ₁と前記第１抵抗の抵抗値Ｒ₁とにより決定される前記第１積分回路の時定数Ｔ１（≒Ｌ₁／Ｒ₁）と、前記第２抵抗の抵抗値Ｒ₂と前記第２キャパシタの容量値Ｃ₂とにより決定される前記第２積分回路の時定数Ｔ１（≒Ｒ₂×Ｃ₂）と、前記演算回路の加算比率Ｇの関係が、Ｔ１＝Ｔ２×Ｇになるように設定される、請求項１〜３の何れか一項に記載の電流検出装置。
前記ロゴスキーコイル出力積分部は、一方の端子が前記ロゴスキーコイルに接続された第１抵抗と、一方の端子が該第１抵抗の他方の端子に接続され、他方の端子が接地される第１キャパシタとを有し、
前記第２積分回路は、一方の端子が前記第１キャパシタの一方の端子に接続される第２抵抗と、反転入力端子が前記第２抵抗の他方の端子に接続され、非反転入力端子が接地されるオペアンプと、一方の端子が前記オペアンプの出力に接続され、他方の端子が前記抵抗の他方の端子及び前記オペアンプの反転入力に接続される第２キャパシタとを有し、
前記第１抵抗の抵抗値Ｒ₁と前記第１キャパシタの容量値Ｃ₁とにより決定される前記第１積分回路の時定数Ｔ１（≒Ｒ₁×Ｃ₁）と、前記第２抵抗の抵抗値Ｒ₂と前記第２キャパシタの容量値Ｃ₂とにより決定される前記第２積分回路の時定数Ｔ２（≒Ｒ₂×Ｃ₂）と、前記演算回路の加算比率Ｇの関係が、Ｔ１＝Ｔ２×Ｇになるように設定される、請求項１〜３の何れか一項に記載の電流検出装置。