JP6070092B2 - Power module and method for manufacturing power module - Google Patents

Power module and method for manufacturing power module Download PDF

Info

Publication number
JP6070092B2
JP6070092B2 JP2012248773A JP2012248773A JP6070092B2 JP 6070092 B2 JP6070092 B2 JP 6070092B2 JP 2012248773 A JP2012248773 A JP 2012248773A JP 2012248773 A JP2012248773 A JP 2012248773A JP 6070092 B2 JP6070092 B2 JP 6070092B2
Authority
JP
Japan
Prior art keywords
layer
power module
circuit layer
semiconductor element
silver oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012248773A
Other languages
Japanese (ja)
Other versions
JP2014096545A (en
Inventor
修司 西元
修司 西元
長友　義幸
義幸 長友
長瀬　敏之
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012248773A priority Critical patent/JP6070092B2/en
Publication of JP2014096545A publication Critical patent/JP2014096545A/en
Application granted granted Critical
Publication of JP6070092B2 publication Critical patent/JP6070092B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

この発明は、絶縁層の一方の面に回路層が配設されたパワーモジュール用基板と前記回路層上に搭載される半導体素子とを備えたパワーモジュール、及びパワーモジュールの製造方法に関するものである。   The present invention relates to a power module including a power module substrate having a circuit layer disposed on one surface of an insulating layer and a semiconductor element mounted on the circuit layer, and a method for manufacturing the power module. .

電気自動車や電気車両などを制御するために用いられる大電力制御用の半導体素子は、大電流、高電圧を制御することから、例えばＡｌＮ（窒化アルミ）などの絶縁性の高い材料からなるセラミックス基板の一方の面に導電性の優れた金属板を回路層として接合したパワーモジュール用基板に搭載して用いられる。
そして、このようなパワーモジュール用基板と半導体素子とは、例えば、特許文献１に開示されているように、パワーモジュール用基板の回路層上に形成されたはんだ材によって接合される。なお、この種のパワーモジュール用基板としては、セラミックス基板の他方の面にも金属板を接合し、その金属板を介して冷却器を接合された構造のものが知られている。 A semiconductor element for high power control used for controlling an electric vehicle or an electric vehicle controls a large current and a high voltage, and therefore, a ceramic substrate made of a highly insulating material such as AlN (aluminum nitride), for example. It is used by being mounted on a power module substrate in which a metal plate having excellent conductivity is bonded as a circuit layer to one surface of the substrate.
And such a power module substrate and a semiconductor element are joined by the solder material formed on the circuit layer of the power module substrate, for example as disclosed in Patent Document 1. As this type of power module substrate, a substrate having a structure in which a metal plate is bonded to the other surface of the ceramic substrate and a cooler is bonded via the metal plate is known.

また、特許文献２には、はんだ材を用いずに金属化合物粒子と有機物からなる還元剤を含む接合用材料を半導体素子と銅配線との接合界面に配置して、加熱、加圧することにより半導体素子と銅配線とを接合する技術が提案されている。
さらに、特許文献３には、半導体部品と導体部材とを空孔の体積比率が５ｖｏｌ％〜７０ｖｏｌ％を有する銀の接合層を用いて半導体部品と導体部材とを金属的に接合した半導体装置が記載されている。 Further, in Patent Document 2, a bonding material containing a reducing agent made of metal compound particles and an organic substance is disposed at a bonding interface between a semiconductor element and a copper wiring without using a solder material, and the semiconductor is heated and pressed. A technique for joining an element and a copper wiring has been proposed.
Furthermore, Patent Document 3 discloses a semiconductor device in which a semiconductor component and a conductor member are metallically bonded to each other using a silver bonding layer having a volume ratio of holes of 5 vol% to 70 vol%. Have been described.

特開２００４−１７２３７８号公報JP 2004-172378 A 特開２００８−２０８４４２号公報JP 2008-208442 A 特開２００９−９４３４１号公報JP 2009-94341 A

ところで、最近の半導体素子の高効率化により、半導体素子と回路層との接合部の電流容量が増大しており、高温環境に対応したパワーモジュールの要求が高まっている。特許文献１に記載されたパワーモジュールは、半導体素子と回路層とをはんだ材を用いて接合しており、はんだ材の再溶融や金属間化合物の成長によって、冷熱サイクルでの接合信頼性が低下するおそれがある。   By the way, with the recent increase in efficiency of semiconductor elements, the current capacity of the junction between the semiconductor element and the circuit layer has increased, and the demand for a power module that can cope with a high temperature environment has increased. The power module described in Patent Document 1 joins a semiconductor element and a circuit layer using a solder material, and the joint reliability in a cooling cycle is reduced due to remelting of the solder material and growth of an intermetallic compound. There is a risk.

また、特許文献２では、金属化合物粒子（酸化銀粒子）を還元して平均粒径が１００ｎｍ以下の金属粒子（Ａｇ粒子）の生成、凝集が起こりバルクな金属に変化する現象を用いて接合している。はんだ材のような接合部の再溶融、金属間化合物の成長という問題はないが、バルクな金属に変化する現象を利用していることから、緻密な接合層となり、冷熱サイクル負荷時の熱応力緩和が充分ではないという問題がある。さらに、特許文献２では、銅配線（回路層）の接合面に自然酸化膜厚以上の厚さの酸化物層を生成させ、接合時に接合材中の有機物の排出を効率的に行うことができることが記載されている。しかし、回路層の接合面に酸化物層を生成していることから、接合条件等を充分に管理しないと半導体素子との接合強度が低下するという問題がある。   In Patent Document 2, bonding is performed using a phenomenon in which metal compound particles (silver oxide particles) are reduced to form metal particles (Ag particles) having an average particle size of 100 nm or less, and agglomeration occurs to change into a bulk metal. ing. There is no problem of remelting of joints like solder materials and growth of intermetallic compounds, but since it uses the phenomenon of changing to bulk metal, it becomes a dense joint layer and thermal stress under cold cycle load There is a problem that relaxation is not enough. Furthermore, in Patent Document 2, it is possible to generate an oxide layer having a thickness equal to or greater than the natural oxide film thickness on the bonding surface of the copper wiring (circuit layer), and to efficiently discharge organic substances in the bonding material at the time of bonding. Is described. However, since the oxide layer is formed on the bonding surface of the circuit layer, there is a problem that the bonding strength with the semiconductor element is lowered unless the bonding conditions are sufficiently managed.

特許文献３では、接続部間に銀を含む接合層を形成し、その接合層に占める空孔の体積比率を５ｖｏｌ％〜７０ｖｏｌ％の範囲に設定しており、冷熱サイクル負荷時の熱応力緩和を期待することができる。しかし、特許文献３では、導体部材である回路層表面にメッキ膜が形成されており、そのメッキ膜上に半導体素子を大気中で接合している。このため、メッキ膜が接合層の銀と導体部材の銅との拡散を抑制し、接合強度を高めることができないという課題がある。また、冷熱サイクル条件が厳しくなっており、メッキ膜の変形、劣化などのメッキ膜に起因した接合信頼性の低下が問題となるおそれがある。
この発明は、前述した事情に鑑みてなされたものであって、半導体素子と回路層との接合強度、冷熱サイクルでの接合信頼性に優れたパワーモジュール及びパワーモジュールの製造方法を提供することを目的とする。 In Patent Document 3, a bonding layer containing silver is formed between the connecting portions, and the volume ratio of the voids occupied in the bonding layer is set in a range of 5 vol% to 70 vol%. Can be expected. However, in Patent Document 3, a plating film is formed on the surface of a circuit layer that is a conductor member, and a semiconductor element is bonded on the plating film in the air. For this reason, there exists a subject that a plating film suppresses the spreading | diffusion with silver of a joining layer, and copper of a conductor member, and cannot raise joint strength. Also, the thermal cycle conditions are becoming strict, and there is a possibility that a decrease in bonding reliability due to the plating film, such as deformation or deterioration of the plating film, may become a problem.
The present invention has been made in view of the above-described circumstances, and provides a power module excellent in bonding strength between a semiconductor element and a circuit layer and bonding reliability in a thermal cycle and a method for manufacturing the power module. Objective.

前記目的を達成するために、本発明のパワーモジュールは 絶縁層の一方の面に銅又は銅合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、前記回路層上には、酸化銀が還元されたＡｇの焼結体からなるＡｇ焼結層によって半導体素子が接合されており、前記Ａｇ焼結層は、前記回路層と直接接合されており、気孔率が２０％以上６０％以下であることを特徴としている。   To achieve the above object, a power module according to the present invention comprises a power module substrate in which a circuit layer made of copper or a copper alloy is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. A semiconductor element is bonded on the circuit layer by an Ag sintered layer made of an Ag sintered body obtained by reducing silver oxide, and the Ag sintered layer is It is directly bonded to the circuit layer and has a porosity of 20% to 60%.

この構成のパワーモジュールによれば、回路層上に酸化銀が還元されたＡｇの焼結体からなるＡｇ焼結層によって半導体素子が接合されていることから、比較的低温の条件で焼結することが可能となるため、半導体素子の接合温度を低く抑えることができ、半導体素子への熱負荷を低減することができる。また、酸化銀が還元されることによって、非常に微細なＡｇ粒子が生成し、この微細なＡｇ粒子が焼結することから、高温環境下でも充分な接合信頼性を維持することができる。
また、Ａｇ焼結層は、銅又は銅合金からなる回路層と直接接合されていることから、Ａｇ焼結層と回路層との接合強度を高めることができ、冷熱サイクル時の熱応力に対しても充分な接合信頼性を得ることができる。 According to the power module having this configuration, since the semiconductor element is joined to the circuit layer by the Ag sintered layer made of the Ag sintered body obtained by reducing the silver oxide, the semiconductor element is sintered at a relatively low temperature. Therefore, the junction temperature of the semiconductor element can be kept low, and the thermal load on the semiconductor element can be reduced. In addition, when silver oxide is reduced, very fine Ag particles are generated, and the fine Ag particles are sintered. Therefore, sufficient bonding reliability can be maintained even in a high temperature environment.
In addition, since the Ag sintered layer is directly bonded to the circuit layer made of copper or a copper alloy, it is possible to increase the bonding strength between the Ag sintered layer and the circuit layer, and against the thermal stress during the cooling cycle. However, sufficient bonding reliability can be obtained.

さらに、このＡｇ焼結層は２０％以上６０％以下の気孔率を有していることから、冷熱サイクル時に発生する熱応力を緩和し、半導体素子の応力負荷を軽減することができる。ここで、気孔率が２０％未満の場合、冷熱サイクル時に発生する熱応力を充分に緩和することができなくなる。また、６０％を超える場合、Ａｇ焼結層の熱抵抗が高くなってしまう問題がある。よって、Ａｇ焼結層の気孔率を２０％以上６０％以下に設定した。上記観点から、気孔率は３０％以上５０％以下がより好ましい。   Furthermore, since this Ag sintered layer has a porosity of 20% or more and 60% or less, it is possible to relieve the thermal stress generated during the cooling cycle and reduce the stress load on the semiconductor element. Here, when the porosity is less than 20%, the thermal stress generated during the cooling / heating cycle cannot be sufficiently relaxed. Moreover, when it exceeds 60%, there exists a problem that the thermal resistance of Ag sintering layer will become high. Therefore, the porosity of the Ag sintered layer was set to 20% or more and 60% or less. From the above viewpoint, the porosity is more preferably 30% or more and 50% or less.

また、本発明のパワーモジュールでは、さらにＡｇ焼結層と前記半導体素子との間に気孔率が２０％未満のＡｇ緻密層が形成されていることが好ましい。   In the power module of the present invention, it is preferable that an Ag dense layer having a porosity of less than 20% is further formed between the Ag sintered layer and the semiconductor element.

Ａｇ焼結層と半導体素子と間に気孔率２０％未満のＡｇ緻密層を形成することによって、Ａｇ焼結層と半導体素子との接合信頼性を向上させることができる。特に半導体素子の裏面側には裏面電極が設けられており、その最表面には、接触抵抗の低減などを目的として、Ａｕ膜が形成されることがある。Ａｇ緻密層は、気孔率が２０％未満であり、Ａｇ焼結層よりも緻密な構造体であることから、Ａｕ膜にも強固に接合することが可能となる。また、Ａｇ緻密層とＡｇ焼結層とはＡｇ同士の接合であることから高い接合強度を得ることができる。また、上記観点から気孔率は１０％未満がより望ましい。   By forming an Ag dense layer with a porosity of less than 20% between the Ag sintered layer and the semiconductor element, the bonding reliability between the Ag sintered layer and the semiconductor element can be improved. In particular, a back electrode is provided on the back side of the semiconductor element, and an Au film may be formed on the outermost surface for the purpose of reducing contact resistance. Since the Ag dense layer has a porosity of less than 20% and is a denser structure than the Ag sintered layer, it can be strongly bonded to the Au film. Further, since the Ag dense layer and the Ag sintered layer are joints of Ag, high joint strength can be obtained. From the above viewpoint, the porosity is more preferably less than 10%.

さらに本発明のパワーモジュールの製造方法は、絶縁層の一方の面に銅又は銅合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、前記回路層表面に、粒径が０．１μｍ以上４０μｍ以下の酸化銀と還元剤とを含む酸化銀ペーストを塗布する塗布工程と、塗布された酸化銀ペーストの上に前記半導体素子を積層する積層工程と、前記半導体素子と前記パワーモジュール用基板とを積層した状態で真空中又は不活性ガス雰囲気中で１５０℃〜３５０℃に加熱して、前記回路層の上に２０％以上〜６０％以下の気孔率を有するＡｇ焼結層を形成すると共に、前記Ａｇ焼結層と前記回路層とを直接接合する接合工程と、を備え、前記Ａｇ焼結層によって前記半導体素子と前記回路層とを接合することを特徴としている。 Furthermore, the power module manufacturing method of the present invention includes a power module substrate in which a circuit layer made of copper or a copper alloy is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. A power module manufacturing method comprising : a coating step of coating a silver oxide paste containing a silver oxide having a particle size of 0.1 μm or more and 40 μm or less and a reducing agent on the surface of the circuit layer; and the coated silver oxide A step of laminating the semiconductor element on the paste; and heating the semiconductor element and the power module substrate in a vacuum or in an inert gas atmosphere to 150 ° C. to 350 ° C. Forming an Ag sintered layer having a porosity of 20% to 60% on the layer, and joining the Ag sintered layer and the circuit layer directly; By layer The semiconductor element and the circuit layer are bonded together.

本発明のパワーモジュールの製造方法によれば、酸化銀ペーストを用いていることから、スクリーン印刷、オフセット印刷、感光性プロセス等の種々の手段を用いて簡便に回路層上に塗布することができる。また、真空中又は不活性ガス雰囲気中で加熱して、酸化銀を還元させていることから、回路層上にＮｉメッキ膜などの保護膜を形成する必要がなく、酸化銀が還元して形成されたＡｇ焼結層と回路層とを直接接合することが可能となる。また、酸化銀ペーストには、還元剤が含まれていることから、酸化銀を還元すると同時に回路層表面の酸化膜を還元し、Ａｇ焼結層と回路層の接合強度を高めることができる。さらに、酸化銀の還元反応や有機物の分解反応によるガスを放出し、Ａｇ焼結層の気孔率を上げることが可能となる。   According to the method for producing a power module of the present invention, since the silver oxide paste is used, it can be easily applied on the circuit layer by using various means such as screen printing, offset printing, and photosensitive process. . In addition, since the silver oxide is reduced by heating in vacuum or in an inert gas atmosphere, there is no need to form a protective film such as a Ni plating film on the circuit layer, and the silver oxide is formed by reduction. It is possible to directly bond the Ag sintered layer and the circuit layer. In addition, since the silver oxide paste contains a reducing agent, it is possible to reduce the silver oxide and at the same time reduce the oxide film on the surface of the circuit layer, thereby increasing the bonding strength between the Ag sintered layer and the circuit layer. Furthermore, it is possible to release the gas due to the reduction reaction of silver oxide or the decomposition reaction of organic substances, and increase the porosity of the Ag sintered layer.

また、酸化銀ペーストには、酸化銀及び還元剤に加えて、Ａｇ粒子を含有していても良い。この場合、Ａｇ粒子が酸化銀粉末の間に介在し、酸化銀が還元されて得られるＡｇ粒子と、酸化銀ペーストに含有されたＡｇ粒子とが焼結することになり、気孔率が調整しやすくなり、また、均一な気孔を形成することが可能となる。   Further, the silver oxide paste may contain Ag particles in addition to the silver oxide and the reducing agent. In this case, Ag particles are interposed between the silver oxide powders, and the Ag particles obtained by reducing the silver oxide and the Ag particles contained in the silver oxide paste are sintered, and the porosity is adjusted. It becomes easy and uniform pores can be formed.

さらに、本発明のパワーモジュールの製造方法は、半導体素子の一方の面であって、回路層と接合される側の表面に気孔率２０％未満のＡｇ緻密層を形成するＡｇ緻密層形成工程を有することが好ましい。
この構成のパワーモジュールの製造方法によれば、半導体素子の回路層と接合される表面にＡｇ緻密層を形成しているので、Ａｇ焼結層と半導体素子との接合信頼性を向上させることができる。さらに、本発明の接合工程では、Ａｇ緻密層と酸化銀ペーストが焼結されることとなり、Ａｇ同士の接合であるから高い接合強度を得ることが可能となる。 Furthermore, the method for manufacturing a power module according to the present invention includes an Ag dense layer forming step of forming an Ag dense layer having a porosity of less than 20% on one surface of the semiconductor element, the surface to be joined to the circuit layer. It is preferable to have.
According to the method for manufacturing a power module having this configuration, since the Ag dense layer is formed on the surface to be bonded to the circuit layer of the semiconductor element, it is possible to improve the bonding reliability between the Ag sintered layer and the semiconductor element. it can. Furthermore, in the joining process of the present invention, the Ag dense layer and the silver oxide paste are sintered, and it is possible to obtain a high joining strength because of the joining of Ag.

本発明によれば、熱抵抗が低く、半導体素子と回路層との接合強度、冷熱サイクルでの接合信頼性に優れたパワーモジュール及びパワーモジュールの製造方法を提供することができる。   According to the present invention, it is possible to provide a power module having a low thermal resistance, excellent bonding strength between a semiconductor element and a circuit layer, and excellent bonding reliability in a thermal cycle, and a method for manufacturing the power module.

本発明の実施形態であるパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module which is embodiment of this invention. 図１に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。FIG. 2 is an enlarged explanatory view of a bonding interface between a circuit layer and a semiconductor element of the power module shown in FIG. 図１のパワーモジュールの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the power module of FIG.

以下に、本発明の実施形態について添付した図面を参照して説明する。本発明の実施形態であるパワーモジュールを示す。
このパワーモジュール１は、図１に示すようにセラミックス基板１１の一方の面に回路層１２が配設されたパワーモジュール用基板１０と、回路層１２上（図１において上側）に接合された半導体素子３と、パワーモジュール用基板１０の他方の面側に配設された冷却器４０とを備えている。なお、本実施形態では、絶縁層としてセラミックス基板１１を用いている。 Embodiments of the present invention will be described below with reference to the accompanying drawings. The power module which is embodiment of this invention is shown.
As shown in FIG. 1, the power module 1 includes a power module substrate 10 having a circuit layer 12 disposed on one surface of a ceramic substrate 11 and a semiconductor bonded on the circuit layer 12 (upper side in FIG. 1). The element 3 and the cooler 40 disposed on the other surface side of the power module substrate 10 are provided. In the present embodiment, the ceramic substrate 11 is used as the insulating layer.

パワーモジュール用基板１０は、セラミックス基板１１と、このセラミックス基板１１の一方の面に配設された回路層１２と、セラミックス基板１１の他方の面に配設された金属層１３とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The power module substrate 10 includes a ceramic substrate 11, a circuit layer 12 disposed on one surface of the ceramic substrate 11, and a metal layer 13 disposed on the other surface of the ceramic substrate 11. .
The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and is made of highly insulating AlN (aluminum nitride). In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、セラミックス基板１１の一方の面に、銅又は銅合金からなる金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度が９９．９９％の無酸素銅の圧延板からなる銅板がセラミックス基板１１に接合されることにより形成されている。   The circuit layer 12 is formed by bonding a metal plate made of copper or a copper alloy to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by bonding a copper plate made of an oxygen-free copper rolled plate having a purity of 99.99% to the ceramic substrate 11.

金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金からなる金属板が接合されることにより形成されている。本実施形態においては、金属層１３は、純度が９９．９９％のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることで形成されている。   The metal layer 13 is formed by joining a metal plate made of aluminum or an aluminum alloy to the other surface of the ceramic substrate 11. In this embodiment, the metal layer 13 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99% to the ceramic substrate 11.

冷却器４０は、前述のパワーモジュール用基板１０を冷却するためのものであり、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。この冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。
なお、冷却器４０の天板部４１と金属層１３との間には、銅又は銅合金からなる放熱板を設けることもできる。 The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and is made of A6063 (aluminum alloy) in the present embodiment.
Note that a heat radiating plate made of copper or a copper alloy may be provided between the top plate portion 41 of the cooler 40 and the metal layer 13.

図２に図１に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図を示す。図２に示すように回路層１２と半導体素子３との間には、Ａｇ焼結層３１が形成されている。なお、本実施形態では、回路層１２の一方の面にＡｇ焼結層３１が積層され、このＡｇ焼結層３１と半導体素子３との間にＡｇ緻密層３２が形成されている。
なお、Ａｇ焼結層３１は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分にのみ選択的に形成されている。 FIG. 2 is an enlarged explanatory view of the bonding interface between the circuit layer of the power module shown in FIG. 1 and the semiconductor element. As shown in FIG. 2, an Ag sintered layer 31 is formed between the circuit layer 12 and the semiconductor element 3. In this embodiment, an Ag sintered layer 31 is laminated on one surface of the circuit layer 12, and an Ag dense layer 32 is formed between the Ag sintered layer 31 and the semiconductor element 3.
As shown in FIG. 1, the Ag sintered layer 31 is not formed on the entire surface of the circuit layer 12 but is selectively formed only on a portion where the semiconductor element 3 is disposed.

回路層１２の上に形成されたＡｇ焼結層３１は、酸化銀が還元されたＡｇの焼結体とされており、本実施形態では、後述するように、酸化銀と還元剤とを含む酸化銀ペーストの焼結体とされている。ここで、酸化銀を還元することによってＡｇ焼結層を形成し、このＡｇ焼結層によって半導体素子を接合していることから、約３５０℃以下の低温で接合することが可能となる。また、酸化銀の還元によって、微細な金属Ａｇ粒子を生成し、その粒子径が、例えば粒径１０ｎｍ〜１μｍと非常に微細であることから、高温環境下でも回路層１２と半導体素子３との充分な接合強度及び接合信頼性を維持することができる。   The Ag sintered layer 31 formed on the circuit layer 12 is an Ag sintered body obtained by reducing silver oxide. In this embodiment, as will be described later, the Ag sintered layer 31 includes silver oxide and a reducing agent. It is a sintered body of silver oxide paste. Here, the Ag sintered layer is formed by reducing the silver oxide, and the semiconductor elements are joined by the Ag sintered layer. Therefore, it is possible to join at a low temperature of about 350 ° C. or lower. Moreover, fine metal Ag particles are generated by reduction of silver oxide, and the particle diameter thereof is very fine, for example, 10 nm to 1 μm, so that the circuit layer 12 and the semiconductor element 3 can be formed even in a high temperature environment. Sufficient bonding strength and bonding reliability can be maintained.

また、回路層１２の表面には、Ｎｉなどでメッキ処理させていないため、酸化銀が、直接、回路層１２の銅又は銅合金に接触することになる。後述する接合工程において、酸化銀と還元剤とを含む酸化銀ペーストが加熱されることによって、酸化銀が還元されてＡｇ焼結体を形成し、このＡｇ焼結体と回路層１２との界面では、Ａｇ焼結体のＡｇの一部が、回路層中に固相拡散していると考えられる。すなわち、Ａｇ焼結体からなるＡｇ焼結層３１と回路層１２とは、直接接合によって固着されている。このようにＡｇ焼結層３１と回路層１２とは直接接合によって固着されていることから、接合強度を高めることができ、冷熱サイクル時の熱応力に対しても充分な接合を維持することができる。   Further, since the surface of the circuit layer 12 is not plated with Ni or the like, the silver oxide comes into direct contact with the copper or copper alloy of the circuit layer 12. In a joining step described later, a silver oxide paste containing silver oxide and a reducing agent is heated, whereby the silver oxide is reduced to form an Ag sintered body, and the interface between the Ag sintered body and the circuit layer 12 Then, it is considered that a part of Ag of the Ag sintered body is solid phase diffused in the circuit layer. That is, the Ag sintered layer 31 made of an Ag sintered body and the circuit layer 12 are fixed by direct bonding. As described above, since the Ag sintered layer 31 and the circuit layer 12 are fixed by direct bonding, the bonding strength can be increased, and sufficient bonding can be maintained even with respect to the thermal stress during the thermal cycle. it can.

さらに、Ａｇ焼結層３１は２０％以上６０％以下の気孔率を有する。本実施形態では、酸化銀が還元反応及び有機物の分解反応の際に発生するガス、及び焼結時の体積収縮などによって、Ａｇ焼結層３１に気孔が連通した開気孔が形成されている。このＡｇ焼結層は、気孔率を２０％以上６０％以下に設定していることから、冷熱サイクル時に発生する熱応力を緩和し、半導体素子の応力負荷を軽減することができる。
なお、Ａｇ焼結層３１の厚さは、冷熱サイクル時の熱応力の緩和及び接合信頼性の観点から３μｍから５０μｍの範囲に設定することが好ましい。 Furthermore, the Ag sintered layer 31 has a porosity of 20% or more and 60% or less. In the present embodiment, open pores in which pores communicate with the Ag sintered layer 31 are formed by a gas generated during the reduction reaction and decomposition reaction of organic substances, volume shrinkage during sintering, and the like. Since this Ag sintered layer has a porosity set to 20% or more and 60% or less, it can relieve the thermal stress generated during the cooling cycle and reduce the stress load of the semiconductor element.
In addition, it is preferable to set the thickness of the Ag sintered layer 31 in the range of 3 μm to 50 μm from the viewpoint of relaxation of thermal stress during the cooling / heating cycle and bonding reliability.

本実施形態では、半導体素子３の裏面側（図１において下側）に裏面電極（不図示）及びその表面にＡｕ膜３ａが形成されている。この半導体素子３とＡｇ焼結層３１との間には気孔率が２０％未満であるＡｇ緻密層３２が形成されている。Ａｇ緻密層は、半導体素子３の裏面にメッキ法、スパッタリング法、Ａｇペースト焼結法などによって形成することができる。   In the present embodiment, a back electrode (not shown) is formed on the back surface side (lower side in FIG. 1) of the semiconductor element 3, and an Au film 3a is formed on the surface thereof. An Ag dense layer 32 having a porosity of less than 20% is formed between the semiconductor element 3 and the Ag sintered layer 31. The Ag dense layer can be formed on the back surface of the semiconductor element 3 by a plating method, a sputtering method, an Ag paste sintering method, or the like.

次に、本実施形態であるパワーモジュール１の製造方法について、図３に示すフロー図を参照して説明する。
（回路層接合工程Ｓ０１）
まず、回路層１２となる銅板と、セラミックス基板１１とを接合し、回路層１２を形成する。セラミックス基板１１の一方の面に、活性ろう材を介して銅板を積層し、いわゆる活性金属ろう付法によって、銅板とセラミックス基板１１とを接合する。本実施形態では、Ａｇ−２７．４質量％Ｃｕ−２．０質量％Ｔｉからなる活性ろう材を用いて、１０−３Ｐａの真空中にて、積層方向に１〜３５ｋｇｆ／ｃｍ２の範囲で加圧し、８５０℃で１０分間加熱することによって、接合している。 Next, the manufacturing method of the power module 1 which is this embodiment is demonstrated with reference to the flowchart shown in FIG.
(Circuit layer bonding step S01)
First, a copper plate to be the circuit layer 12 and the ceramic substrate 11 are joined to form the circuit layer 12. A copper plate is laminated on one surface of the ceramic substrate 11 via an active brazing material, and the copper plate and the ceramic substrate 11 are joined by a so-called active metal brazing method. In the present embodiment, an active brazing material made of Ag-27.4 mass% Cu-2.0 mass% Ti is used, and a range of 1 to 35 kgf / cm 2 in the stacking direction in a vacuum of 10 −3 Pa. By applying pressure and heating at 850 ° C. for 10 minutes.

（金属層接合工程Ｓ０２）
次に、金属層１３となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板１１の他方の面にＡｌ−Ｓｉ系ろう材を介して積層し、１０−３Ｐａの真空中にて、積層方向に１〜３５ｋｇｆ／ｃｍ２の範囲で加圧し、６５０℃で９０分間加熱することによって、前記アルミニウム板とセラミックス基板１１とを接合する。これにより、パワーモジュール用基板１０が製出される。 (Metal layer bonding step S02)
Next, an aluminum plate to be the metal layer 13 is prepared, and these aluminum plates are laminated on the other surface of the ceramic substrate 11 via an Al—Si brazing material, and in a vacuum of 10 −3 Pa, The aluminum plate and the ceramic substrate 11 are joined by pressurizing in the range of 1 to 35 kgf / cm 2 in the stacking direction and heating at 650 ° C. for 90 minutes. As a result, the power module substrate 10 is produced.

（冷却器接合工程Ｓ０３）
さらに、金属層１３の他方の面側に、冷却器４０をＡｌ−Ｓｉ系ろう材を介して接合する。なお、冷却器４０のろう付けの温度は、５９０℃〜６１０℃に設定されている。 (Cooler joining step S03)
Furthermore, the cooler 40 is joined to the other surface side of the metal layer 13 via an Al—Si brazing material. Note that the brazing temperature of the cooler 40 is set to 590 ° C to 610 ° C.

（塗布工程Ｓ０４）
回路層１２の表面に、酸化銀ペーストを直接塗布する。ここで、回路層１２の表面とは、Ｎｉなどのめっき膜が形成されていない、銅または銅合金からなる素地表面のことである。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。 (Coating process S04)
A silver oxide paste is directly applied to the surface of the circuit layer 12. Here, the surface of the circuit layer 12 is a substrate surface made of copper or a copper alloy on which a plating film such as Ni is not formed.
In addition, when apply | coating a silver oxide paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the silver oxide paste was printed by the screen printing method.

この酸化銀ペーストは、酸化銀粉末と、還元剤と、溶剤と、を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の６０質量％以上９２質量％以下とされ、還元剤の含有量が酸化銀ペースト全体の５質量％以上１５質量％以下とされており、残部が溶剤とされている。
なお、この酸化銀ペーストは、その粘度が１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下、より好ましくは３０Ｐａ・ｓ以上８０Ｐａ・ｓ以下に調整されている。 This silver oxide paste contains silver oxide powder, a reducing agent, and a solvent.
The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the entire silver oxide paste, the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste, and the remainder is a solvent. It is said that.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.

酸化銀粉末は、その粒径が０．１μｍ以上４０μｍ以下のものが使用できる。   As the silver oxide powder, one having a particle size of 0.1 μm or more and 40 μm or less can be used.

還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
アルコールであれば、例えば、メタノール、エタノール、プロパノール、ブチルアルコール、ペンチルアルコール、ヘキシルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、ラウリルアルコール、ミリスチルアルコール、セチルアルコール、ステアリルアルコール等の１級アルコールを用いることができる。なお、これら以外にも、エチレングリコール、ジエチレングリコール、その他のグリコール、グリセリンなどの多価アルコール類を用いてもよい。
有機酸であれば、例えば、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、ウンデカン酸、ドデカン酸、トリデカン酸、テトラデカン酸、ペンタデカン酸、ヘキサデカン酸、ヘプタデカン酸、オクタデカン酸、ノナンデカン酸などの飽和脂肪酸を用いることができる。なお、これら以外にも、不飽和脂肪酸を用いてもよい。 The reducing agent is an organic substance having reducibility, and for example, alcohol and organic acid can be used.
If it is an alcohol, for example, methanol, ethanol, propanol, butyl alcohol, pentyl alcohol, hexyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, lauryl alcohol, myristyl alcohol, cetyl alcohol, stearyl alcohol, etc. The primary alcohol can be used. In addition to these, polyhydric alcohols such as ethylene glycol, diethylene glycol, other glycols, and glycerin may be used.
If it is an organic acid, for example, butanoic acid, pentanoic acid, hexanoic acid, heptanoic acid, octanoic acid, nonanoic acid, decanoic acid, undecanoic acid, dodecanoic acid, tridecanoic acid, tetradecanoic acid, pentadecanoic acid, hexadecanoic acid, heptadecanoic acid, Saturated fatty acids such as octadecanoic acid and nonanedecanoic acid can be used. In addition to these, unsaturated fatty acids may be used.

なお、酸化銀粉末と混合した後に還元反応が容易に進行しない還元剤であれば、酸化銀ペーストの保存安定性が向上することになる。そこで、還元剤としては、融点が室温以上のものが好ましく、具体的には、ミリスチルアルコール、１−ドデカノール、２，５−ジメチル−２，５−ヘキサンジオール、２，２−ジメチル−１，３−プロパンジオール、１，６−ヘキサンジオール、１，２，６−ヘキサントリオール、１，１０−デカンジオール、ミリスチン酸、デカン酸等を用いることが好ましい。   In addition, if it is a reducing agent in which a reduction reaction does not advance easily after mixing with silver oxide powder, the storage stability of the silver oxide paste will be improved. Therefore, as the reducing agent, those having a melting point of room temperature or higher are preferable, and specifically, myristyl alcohol, 1-dodecanol, 2,5-dimethyl-2,5-hexanediol, 2,2-dimethyl-1,3. It is preferable to use propanediol, 1,6-hexanediol, 1,2,6-hexanetriol, 1,10-decanediol, myristic acid, decanoic acid and the like.

溶剤は、酸化銀ペーストの保存安定性、印刷性を確保する観点から、高沸点（１５０℃〜３００℃）のものを用いることが好ましい。具体的には、２−メチルプロパノエート、α−テルピネオール、酢酸２−エチルヘキシル、酢酸３−メチルブチル等を用いることができる。   From the viewpoint of ensuring the storage stability and printability of the silver oxide paste, it is preferable to use a solvent having a high boiling point (150 ° C. to 300 ° C.). Specifically, 2-methylpropanoate, α-terpineol, 2-ethylhexyl acetate, 3-methylbutyl acetate, or the like can be used.

（Ａｇ緻密層形成工程Ｓ０５）
一方、半導体素子３の裏面電極表面にＡｕ膜３ａを形成する。そして、Ａｕ膜３ａの表面に、Ａｇメッキ法、Ａｇターゲットを用いたスパッタリング法又はＡｇペースト焼結法などによってＡｇ緻密層を形成することができる。本実施形態では、シアン化銀５ｇ／Ｌ、シアン化カリウム１５ｇ／Ｌのメッキ液を用い、陰極電流密度０．２Ａ／ｄｍ２で成膜し、膜厚１マイクロメートル、気孔率２０％未満のＡｇ緻密層を形成した。また、気孔率は１０％未満にすることがより望ましい。 (Ag dense layer forming step S05)
On the other hand, an Au film 3 a is formed on the back electrode surface of the semiconductor element 3. Then, an Ag dense layer can be formed on the surface of the Au film 3a by an Ag plating method, a sputtering method using an Ag target, an Ag paste sintering method, or the like. In this embodiment, a plating solution of silver cyanide 5 g / L and potassium cyanide 15 g / L is used, and the film is formed at a cathode current density of 0.2 A / dm 2. The Ag dense with a film thickness of 1 micrometer and a porosity of less than 20%. A layer was formed. The porosity is more preferably less than 10%.

（積層工程Ｓ０６及び接合工程Ｓ０７）
次に、酸化銀ペーストを塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、酸化銀ペーストの上に半導体素子３を積層する。
そして、半導体素子３とパワーモジュール用基板１０とを積層した状態で真空中又は不活性ガス雰囲気中で酸化銀ペーストの焼結を行うとともに、回路層１２と半導体素子３を接合する。酸化銀ペーストには、還元剤が含まれていることから、酸化銀を還元すると同時に回路層である銅板表面に形成された酸化膜も還元することとなり、Ａｇ焼結層と回路層との接合強度を高めることとなる。このとき、荷重を０〜１０ＭＰａとし、接合温度を１５０〜３５０℃とする。不活性ガスとしては、Ｎ２又はＡｒなどの希ガス類を用いることができる。真空中で行う場合には、その真空度は１．０×１０−６〜１．０×１０−１Ｐａが好ましい。本実施形態では、真空度：１．０×１０−１Ｐａで接合した。
また、望ましくは半導体素子３とパワーモジュール用基板１０とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。
このようにして、回路層１２の上にＡｇ焼結層３１が形成され、半導体素子３と回路層１２とが接合される。これにより、本実施形態であるパワーモジュール１が製造される。また、Ａｇ焼結層３１の気孔率は、酸化銀粒子の粒径、酸化銀ペーストの組成割合、特に酸化銀、還元剤の組成割合、接合温度、接合時間などの接合条件を調整することによって、制御することができる。例えば、後述する実施例における条件によって、気孔率２０％以上６０％以下を有するＡｇ焼結層３１を製出することができる。 (Lamination process S06 and joining process S07)
Next, after the silver oxide paste is applied and dried (for example, stored at room temperature and air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste.
Then, the silver oxide paste is sintered in a vacuum or in an inert gas atmosphere in a state where the semiconductor element 3 and the power module substrate 10 are laminated, and the circuit layer 12 and the semiconductor element 3 are joined. Since the silver oxide paste contains a reducing agent, the oxide film formed on the surface of the copper plate, which is the circuit layer, is also reduced at the same time as the reduction of the silver oxide, and the joining of the Ag sintered layer and the circuit layer. Strength will be increased. At this time, the load is set to 0 to 10 MPa, and the bonding temperature is set to 150 to 350 ° C. As the inert gas, a rare gas such as N 2 or Ar can be used. When performed in a vacuum, the degree of vacuum is preferably 1.0 × 10 −6 to 1.0 × 10 −1 Pa. In the present embodiment, bonding was performed at a degree of vacuum of 1.0 × 10 −1 Pa.
Desirably, the semiconductor element 3 and the power module substrate 10 can be bonded more reliably by heating them while being pressed in the stacking direction.
In this way, the Ag sintered layer 31 is formed on the circuit layer 12, and the semiconductor element 3 and the circuit layer 12 are joined. Thereby, the power module 1 which is this embodiment is manufactured. The porosity of the Ag sintered layer 31 is adjusted by adjusting the bonding conditions such as the particle diameter of the silver oxide particles, the composition ratio of the silver oxide paste, particularly the composition ratio of the silver oxide and the reducing agent, the bonding temperature, and the bonding time. Can be controlled. For example, an Ag sintered layer 31 having a porosity of 20% or more and 60% or less can be produced according to the conditions in Examples described later.

以上のような構成とされた本実施形態であるパワーモジュール１においては、回路層１２の一方の面に、酸化銀が還元されたＡｇの焼結体からなるＡｇ焼結層３１が形成されているので、このＡｇ焼結層３１を形成する際に半導体素子３と回路層１２とを接合することが可能となる。   In the power module 1 according to the present embodiment configured as described above, an Ag sintered layer 31 made of an Ag sintered body obtained by reducing silver oxide is formed on one surface of the circuit layer 12. Therefore, the semiconductor element 3 and the circuit layer 12 can be joined when the Ag sintered layer 31 is formed.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、回路層を構成する金属板を純度９９．９９％の無酸素銅として説明したが、これに限定されるものではなく、その他の銅及び銅合金を用いてもよい。
また、金属層を構成する金属板を純度９９．９９％の純アルミニウムの圧延板としたものとして説明したが、その他のアルミニウム又はアルミニウム合金で構成されていてもよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, although the metal plate constituting the circuit layer has been described as oxygen-free copper having a purity of 99.99%, the present invention is not limited to this, and other copper and copper alloys may be used.
Moreover, although the metal plate which comprises a metal layer was demonstrated as what was made into the rolled plate of pure aluminum of purity 99.99%, you may be comprised with the other aluminum or aluminum alloy.

また、回路層となる銅又は銅合金からなる金属板をセラミックス基板に接合する際に、直接接合法（ＤＢＣ法）等を適用することもできる。
さらに、金属層となるアルミニウム板とセラミックス基板とをろう付けにて接合するものとして説明したが、これに限定されることはなく、過渡液相接合法（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｂｏｎｄｉｎｇ）、鋳造法等を適用してもよい。
絶縁層としては、窒化アルミニウム（ＡｌＮ）からなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いてもよい。さらに、樹脂などの絶縁体を用いることもできる。 Moreover, when joining the metal plate which consists of copper or copper alloy used as a circuit layer to a ceramic substrate, a direct joining method (DBC method) etc. can also be applied.
Furthermore, although it demonstrated as what joins the aluminum plate and ceramic substrate which become a metal layer by brazing, it is not limited to this, Transient liquid phase bonding (Transient Liquid Phase Bonding), a casting method, etc. You may apply.
The insulating layer has been described as using a ceramic substrate made of aluminum nitride (AlN). However, the insulating layer is not limited to this, and a ceramic substrate made of Si 3 N 4 , Al 2 O 3, or the like may be used. Good. Further, an insulator such as a resin can be used.

また、金属層となるアルミニウム板をセラミックス基板に接合するとともに、冷却器を接合した後に、回路層上にＡｇ焼結層を形成するものとして説明したが、これに限定されることはなく、アルミニウム板をセラミックス基板に接合する前や、冷却器を接合する前にＡｇ焼結層を形成してもよい。   In addition, it is described that the aluminum plate to be the metal layer is bonded to the ceramic substrate, and after the cooler is bonded, the Ag sintered layer is formed on the circuit layer. The Ag sintered layer may be formed before the plate is bonded to the ceramic substrate or before the cooler is bonded.

さらに、冷却器の天板部をアルミニウムで構成したものとして説明したが、アルミニウム合金、又はアルミニウムを含む複合材（例えばＡｌＳｉＣ等）で構成されていてもよいし、その他の材料で構成されていてもよい。さらに、冷却器として、放熱フィン及び冷却媒体の流路を有するもので説明したが、冷却器の構造に特に限定はない。   Furthermore, although demonstrated as what comprised the top plate part of the cooler with aluminum, it may be comprised with the composite material (for example, AlSiC etc.) containing aluminum alloy or aluminum, and is comprised with other materials. Also good. Furthermore, although it demonstrated as a cooler having the radiation fin and the flow path of a cooling medium, there is no limitation in particular in the structure of a cooler.

酸化銀ペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。例えば有機金属化合物又は樹脂などを含有させることもできる。有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応を促進させる作用を有する。このような作用を有する有機金属化合物としては、例えば蟻酸銀、酢酸銀、プロピオン酸銀、安息香酸銀、シュウ酸銀などのカルボン酸系金属塩等が挙げられる。
また、酸化銀ペーストは、酸化銀粉末及び還元剤に加えて、Ａｇ粒子を含有していてもよい。さらに、このＡｇ粒子の表層には、有機物を含んでいてもよい。この場合、有機物が分解する際の熱を利用して低温での焼結性を向上させることが可能となる。 The raw material and blending amount of the silver oxide paste are not limited to those described in the embodiment. For example, an organometallic compound or a resin can be contained. The organometallic compound has an action of promoting the reduction reaction of silver oxide by an organic acid generated by thermal decomposition. Examples of the organometallic compound having such an action include carboxylic acid metal salts such as silver formate, silver acetate, silver propionate, silver benzoate and silver oxalate.
The silver oxide paste may contain Ag particles in addition to the silver oxide powder and the reducing agent. Further, the surface layer of the Ag particles may contain an organic substance. In this case, it is possible to improve the sinterability at a low temperature by using heat when the organic substance is decomposed.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。   Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.

本発明例、比較例及び従来例として、上述した回路層形成工程Ｓ０１及び金属層形成工程Ｓ０２により、セラミックス基板の一方の面に回路層及び他方の面に金属層を接合し、パワーモジュール用基板を製出した。    As an example of the present invention, a comparative example, and a conventional example, the circuit layer forming step S01 and the metal layer forming step S02 described above, the circuit layer is bonded to one surface of the ceramic substrate and the metal layer is bonded to the other surface. Was produced.

本実施例では、セラミックス基板１１は、窒化アルミニウム（ＡｌＮ）で構成され、２７ｍｍ×１７ｍｍ、厚さ０．６ｍｍのものを使用した。
回路層１２は、純度９９．９９％の無酸素銅で構成され、２５ｍｍ×１５ｍｍ、厚さ０．３ｍｍのものを使用した。
金属層１３は、純度９９．９９％の純アルミニウムで構成され、２５ｍｍ×１５ｍｍ、厚さ０．６ｍｍのものを使用した。
半導体素子３は、１３ｍｍ×１０ｍｍ、厚さ０．２５ｍｍのシリコン半導体を使用した。 In this embodiment, the ceramic substrate 11 is made of aluminum nitride (AlN), and has a size of 27 mm × 17 mm and a thickness of 0.6 mm.
The circuit layer 12 was made of oxygen-free copper having a purity of 99.99%, and had a size of 25 mm × 15 mm and a thickness of 0.3 mm.
The metal layer 13 is made of pure aluminum having a purity of 99.99%, and has a size of 25 mm × 15 mm and a thickness of 0.6 mm.
As the semiconductor element 3, a silicon semiconductor having a size of 13 mm × 10 mm and a thickness of 0.25 mm was used.

（本発明例）
本発明例としては、Ｎｉなどのメッキ膜を形成されていない回路層上に表１記載の組成を有する酸化銀ペーストを用いて、スクリーン印刷によって、塗布厚さを５０μｍの酸化銀ペースト層を形成した。酸化銀ペーストを乾燥させた後、半導体素子を酸化銀ペースト上に載置した。ここで、本発明例１，２，４及び５については、半導体素子の裏面にＡｇメッキ法によって、厚さ２μｍのＡｇ緻密層を形成した。
次に、表１に記載する炉内雰囲気、接合荷重、接合温度及び接合時間で半導体素子を接合して、本発明例のパワーモジュールを製出した。また、このときのＡｇ焼結層３１の気孔率を表１に記載する。 (Example of the present invention)
As an example of the present invention, a silver oxide paste layer having a coating thickness of 50 μm is formed by screen printing using a silver oxide paste having the composition shown in Table 1 on a circuit layer on which a plating film such as Ni is not formed. did. After drying the silver oxide paste, the semiconductor element was placed on the silver oxide paste. Here, in the inventive examples 1, 2, 4 and 5, an Ag dense layer having a thickness of 2 μm was formed on the back surface of the semiconductor element by an Ag plating method.
Next, the semiconductor element was joined with the furnace atmosphere, joining load, joining temperature, and joining time described in Table 1 to produce a power module of the present invention example. Further, Table 1 shows the porosity of the Ag sintered layer 31 at this time.

（比較例）
比較例として、比較例１では、上述のとおり製出したパワーモジュール用基板の回路層１２の表面に厚さ５μｍのＮｉメッキ膜を形成し、そのＮｉメッキ膜上に表１記載の酸化銀ペーストを用いて半導体素子３を接合したパワーモジュールを製出した。また、比較例２及び３では、Ｎｉなどのメッキ膜が形成されていない回路層１２上に、表１記載の酸化銀ペーストを用いて、半導体素子３を接合したパワーモジュールを製出した。ここで、比較例２については、本発明例と同条件で半導体素子の裏面に厚さ２μｍのＡｇ緻密層を形成した。ただし、比較例２及び３では、表１に記載のとおり、気孔率が１０％及び８０％となるＡｇ焼結層を形成した。 (Comparative example)
As a comparative example, in Comparative Example 1, a Ni plating film having a thickness of 5 μm is formed on the surface of the circuit layer 12 of the power module substrate produced as described above, and the silver oxide paste described in Table 1 is formed on the Ni plating film. The power module which joined the semiconductor element 3 using was manufactured. In Comparative Examples 2 and 3, a power module in which the semiconductor element 3 was bonded onto the circuit layer 12 on which no plating film such as Ni was formed was produced using the silver oxide paste shown in Table 1. Here, in Comparative Example 2, an Ag dense layer having a thickness of 2 μm was formed on the back surface of the semiconductor element under the same conditions as in the inventive example. However, in Comparative Examples 2 and 3, as described in Table 1, an Ag sintered layer having a porosity of 10% and 80% was formed.

（従来例）
従来例として、上述のとおり製出したパワーモジュール用基板の回路層１２の表面に厚さ５μｍのＮｉメッキ膜を形成し、はんだ材（Ｓｎ−Ａｇ−Ｃｕ系無鉛はんだ）を介して半導体素子３を載置し、還元炉内においてはんだ接合したパワーモジュールを準備した。なお、半導体素子３の加圧は無加重とした。 (Conventional example)
As a conventional example, a Ni plating film having a thickness of 5 μm is formed on the surface of the circuit layer 12 of the power module substrate manufactured as described above, and the semiconductor element 3 is interposed via a solder material (Sn—Ag—Cu lead-free solder). And a power module soldered in a reduction furnace was prepared. Note that the semiconductor element 3 was not pressurized.

（Ａｇ焼結層及びＡｇ緻密層の気孔率測定）
Ａｇ焼結層及びＡｇ緻密層の気孔率については、次のようにして評価した。
本発明例及び比較例のパワーモジュールを切断し、Ａｇ焼結層及びＡｇ緻密層の断面を機械研磨した後、Ａｒイオンエッチング（日本電子株式会社製クロスセクションポリッシャＳＭ−０９０１０）を行い、レーザ顕微鏡（株式会社キーエンス製ＶＫ Ｘ−２００）を用いて断面観察を実施した。
そして、得られた画像を二値化処理し、白色部をＡｇ、黒色部を気孔とした。二値化した画像から、黒色部の面積を求め、以下に示す式で気孔率を算出した。５箇所の断面で測定し、各断面の気孔率を算術平均してＡｇ焼結層及びＡｇ緻密層の気孔率とした。Ａｇ焼結層の気孔率を表１に示す。
気孔率＝黒色部（気孔）面積／Ａｇ焼結層の観察面積 (Porosity measurement of Ag sintered layer and Ag dense layer)
The porosity of the Ag sintered layer and the Ag dense layer was evaluated as follows.
After cutting the power modules of the present invention example and the comparative example and mechanically polishing the cross sections of the Ag sintered layer and Ag dense layer, Ar ion etching (cross section polisher SM-09010 manufactured by JEOL Ltd.) was performed, and a laser microscope Cross-sectional observation was carried out using (VK X-200 manufactured by Keyence Corporation).
The obtained image was binarized, and the white part was Ag and the black part was pores. From the binarized image, the area of the black part was obtained, and the porosity was calculated by the following formula. Measurements were made at five cross sections, and the porosity of each cross section was arithmetically averaged to obtain the porosity of the Ag sintered layer and the Ag dense layer. Table 1 shows the porosity of the Ag sintered layer.
Porosity = black part (pore) area / Ag sintered layer observation area

Figure 0006070092
Figure 0006070092

（接合強度）
次に、本発明例、従来例、比較例のパワーモジュールを用いて、Ａｇ焼結層と回路層との接合強度として、シェア強度（せん断強度）を評価した。
せん断強度評価試験機を用いて、半導体素子を上にした状態で、回路層を水平に固定し、回路層表面から５０μｍ上方の位置をシェアツールで横から水平に押して、半導体素子が破断されたときの強度を測定した。シェアツールの移動速度は０．１ｍｍ／ｓｅｃとした。一条件に付き３回強度試験を行い、それらの算術平均値を測定値とした。 (Joint strength)
Next, shear strength (shear strength) was evaluated as the bonding strength between the Ag sintered layer and the circuit layer using the power modules of the present invention example, the conventional example, and the comparative example.
Using the shear strength tester, the circuit layer was fixed horizontally with the semiconductor element facing up, and the position 50 μm above the surface of the circuit layer was pushed horizontally from the side with a shear tool, and the semiconductor element was broken. When strength was measured. The moving speed of the share tool was set to 0.1 mm / sec. The strength test was performed three times for one condition, and the arithmetic average value was taken as the measured value.

（熱抵抗）
本発明例、比較例及び従来例のパワーモジュールに、５０ｍｍ×５０ｍｍ×５ｍｍのヒートシンクの天板をろう付け接合して熱抵抗を測定した。具体的には、ヒータチップを１００Ｗの電力で加熱し、熱電対を用いてヒータチップの温度及びヒートシンクを流通する冷却媒体（エチレングリコール：水＝９：１）の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とし、本発明例及び比較例の熱抵抗は、従来例の熱抵抗を１としたときの割合を算出した。 (Thermal resistance)
The heat resistance was measured by brazing a top plate of a heat sink of 50 mm × 50 mm × 5 mm to the power modules of the present invention example, the comparative example, and the conventional example. Specifically, the heater chip was heated with 100 W electric power, and the temperature of the heater chip and the temperature of the cooling medium (ethylene glycol: water = 9: 1) flowing through the heat sink were measured using a thermocouple. And the value which divided the temperature difference of a heater chip | tip and the temperature of a cooling medium by electric power was made into thermal resistance, and the thermal resistance of the example of this invention and the comparative example computed the ratio when the thermal resistance of a prior art example was set to 1.

（冷熱サイクル特性）
冷熱サイクル特性として、冷熱サイクル試験前の接合率（初期接合率）及び冷熱サイクル試験後の接合率を評価した。
冷熱サイクル試験は、本発明例、比較例及び従来例のパワーモジュールに、５０ｍｍ×５０ｍｍ×５ｍｍのヒートシンクの天板をろう付け接合し、このヒートシンク付きパワーモジュールに対して、−４０℃←→１５０℃の熱サイクルを負荷することにより行う。本実施例では、この冷熱サイクルを３０００回実施した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率＝（初期接合面積−非接合面積）／初期接合面積
上述の方法により測定した接合強度（シェア強度）、熱抵抗及び冷熱サイクル特性の評価結果を表２に示す。 (Cooling cycle characteristics)
As the thermal cycle characteristics, the joining rate before the thermal cycling test (initial joining rate) and the joining rate after the thermal cycling test were evaluated.
In the thermal cycle test, a top plate of a heat sink of 50 mm × 50 mm × 5 mm was brazed to the power modules of the present invention example, the comparative example, and the conventional example, and −40 ° C. ← → 150 to the power module with the heat sink. This is done by applying a thermal cycle of ° C. In this example, this cooling / heating cycle was performed 3000 times.
The joining rate was evaluated using an ultrasonic flaw detector and calculated from the following equation. Here, the initial bonding area is an area to be bonded before bonding, that is, a semiconductor element area. In the ultrasonic flaw detection image, the non-bonded portion is indicated by the white portion in the bonded portion. Therefore, the area of the white portion is defined as the non-bonded area.
Bonding rate = (initial bonding area−non-bonding area) / initial bonding area Table 2 shows the evaluation results of bonding strength (shear strength), thermal resistance, and thermal cycle characteristics measured by the above-described method.

Figure 0006070092
Figure 0006070092

表２に示すように、回路層上にＮｉメッキを施した比較例１では、回路層とＡｇ焼結層との接合強度が高まらず、シェア強度が低くなり、冷熱サイクル試験後の接合率の低下も大きくなった。
また、比較例２では、Ａｇ焼結層の気孔率が１０％と低いため、冷熱サイクル試験での熱応力を充分緩和できず、半導体素子に割れが発生した。
比較例３では、Ａｇ焼結層の気孔率が８０％と高いため、熱抵抗が本発明と比較して高い結果となった。
さらに従来例のはんだ接合したパワーモジュールでは、熱抵抗が高く、冷熱サイクル後の接合率が低下する結果となった。
これらの比較例、従来例に対し、回路層に２０％〜６０％の気孔率を有するＡｇ焼結層を直接接合した本発明例１〜５は、熱抵抗が低く、冷熱サイクル試験後の接合率の劣化が少ない結果となった。 As shown in Table 2, in Comparative Example 1 in which Ni plating was applied on the circuit layer, the bonding strength between the circuit layer and the Ag sintered layer was not increased, the shear strength was decreased, and the bonding rate after the thermal cycle test was reduced. The decline has also increased.
In Comparative Example 2, since the porosity of the Ag sintered layer was as low as 10%, the thermal stress in the thermal cycle test could not be sufficiently relaxed, and the semiconductor element was cracked.
In Comparative Example 3, since the porosity of the Ag sintered layer was as high as 80%, the thermal resistance was higher than that of the present invention.
Furthermore, the soldered power module of the conventional example has a high thermal resistance, resulting in a decrease in the joining rate after the thermal cycle.
Compared to these comparative examples and conventional examples, Examples 1 to 5 of the present invention in which an Ag sintered layer having a porosity of 20% to 60% is directly bonded to the circuit layer has a low thermal resistance, and the bonding after the thermal cycle test is performed. The result showed little deterioration of the rate.

以上のことから、本発明例によれば、熱抵抗が低く、冷熱サイクル信頼性に優れたパワーモジュールを提供可能であることが確認された。   From the above, according to the example of the present invention, it was confirmed that it was possible to provide a power module having low thermal resistance and excellent cooling cycle reliability.

１ パワーモジュール
３ 半導体素子
１０ パワーモジュール用基板
１１ セラミックス基板
１２ 回路層
３１ Ａｇ焼結層
３２ Ａｇ緻密層 1 Power Module 3 Semiconductor Element 10 Power Module Substrate 11 Ceramic Substrate 12 Circuit Layer 31 Ag Sintered Layer 32 Ag Dense Layer

Claims (5)

絶縁層の一方の面に銅又は銅合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
前記回路層上には、酸化銀が還元されたＡｇの焼結体からなるＡｇ焼結層によって半導体素子が接合されており、
前記Ａｇ焼結層は、前記回路層と直接接合されており、気孔率が２０％以上６０％以下であることを特徴とするパワーモジュール。 A power module comprising a power module substrate in which a circuit layer made of copper or a copper alloy is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer,
On the circuit layer, a semiconductor element is bonded by an Ag sintered layer made of an Ag sintered body obtained by reducing silver oxide,
The power module, wherein the Ag sintered layer is directly bonded to the circuit layer, and has a porosity of 20% to 60%. 前記Ａｇ焼結層と前記半導体素子との間に気孔率が２０％未満のＡｇ緻密層が形成されていることを特徴とする請求項１に記載のパワーモジュール。   The power module according to claim 1, wherein an Ag dense layer having a porosity of less than 20% is formed between the Ag sintered layer and the semiconductor element. 絶縁層の一方の面に銅又は銅合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
前記回路層表面に、粒径が０．１μｍ以上４０μｍ以下の酸化銀と還元剤とを含む酸化銀ペーストを塗布する塗布工程と、
塗布された酸化銀ペーストの上に前記半導体素子を積層する積層工程と、
前記半導体素子と前記パワーモジュール用基板とを積層した状態で真空中又は不活性ガス雰囲気中で１５０℃〜３５０℃に加熱して、前記回路層の上に２０％以上〜６０％以下の気孔率を有するＡｇ焼結層を形成すると共に、前記Ａｇ焼結層と前記回路層とを直接接合する接合工程と、を備え、
前記Ａｇ焼結層によって前記半導体素子と前記回路層とを接合することを特徴とするパワーモジュールの製造方法。 A power module substrate comprising a circuit layer made of copper or a copper alloy on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer, and a method of manufacturing a power module,
An application step of applying a silver oxide paste containing silver oxide having a particle size of 0.1 μm or more and 40 μm or less and a reducing agent to the surface of the circuit layer;
A laminating step of laminating the semiconductor element on the applied silver oxide paste;
The semiconductor element and the power module substrate are stacked and heated to 150 ° C. to 350 ° C. in a vacuum or in an inert gas atmosphere to have a porosity of 20% to 60% on the circuit layer. A bonding step of directly bonding the Ag sintered layer and the circuit layer, and forming an Ag sintered layer having:
A method of manufacturing a power module, wherein the semiconductor element and the circuit layer are joined by the Ag sintered layer. 前記酸化銀ペーストは、前記酸化銀及び前記還元剤に加えて、Ａｇ粒子を含有していることを特徴する請求項３に記載のパワーモジュールの製造方法。   The method for manufacturing a power module according to claim 3, wherein the silver oxide paste contains Ag particles in addition to the silver oxide and the reducing agent. 前記半導体素子の一方の面であって、前記回路層と接合される側の表面に気孔率２０％未満のＡｇ緻密層を形成するＡｇ緻密層形成工程を有することを特徴とする請求項３又は請求項４に記載のパワーモジュールの製造方法。   4. The Ag dense layer forming step of forming an Ag dense layer having a porosity of less than 20% on one surface of the semiconductor element on the surface bonded to the circuit layer. 5. The manufacturing method of the power module of Claim 4.
JP2012248773A 2012-11-12 2012-11-12 Power module and method for manufacturing power module Active JP6070092B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012248773A JP6070092B2 (en) 2012-11-12 2012-11-12 Power module and method for manufacturing power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012248773A JP6070092B2 (en) 2012-11-12 2012-11-12 Power module and method for manufacturing power module

Publications (2)

Publication Number Publication Date
JP2014096545A JP2014096545A (en) 2014-05-22
JP6070092B2 true JP6070092B2 (en) 2017-02-01

Family

ID=50939382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012248773A Active JP6070092B2 (en) 2012-11-12 2012-11-12 Power module and method for manufacturing power module

Country Status (1)

Country Link
JP (1) JP6070092B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022269795A1 (en) * 2021-06-23 2022-12-29 三菱電機株式会社 Semiconductor device and method for producing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088828B2 (en) 2017-02-20 2022-06-21 積水化学工業株式会社 Manufacturing method of sintered material, connection structure, composite particles, bonding composition and sintered material
WO2022034754A1 (en) * 2020-08-13 2022-02-17 花王株式会社 Method for producing bonded body

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012239B2 (en) * 2007-06-13 2012-08-29 株式会社デンソー Joining method and joined body
JP5135079B2 (en) * 2008-06-30 2013-01-30 株式会社日立製作所 Semiconductor device and bonding material
JP5301385B2 (en) * 2008-10-29 2013-09-25 ニホンハンダ株式会社 Metal member bonding agent, metal member assembly manufacturing method, metal member assembly, and electric circuit connecting bump manufacturing method
JP5525335B2 (en) * 2010-05-31 2014-06-18 株式会社日立製作所 Sintered silver paste material and semiconductor chip bonding method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022269795A1 (en) * 2021-06-23 2022-12-29 三菱電機株式会社 Semiconductor device and method for producing semiconductor device
DE112021007870T5 (en) 2021-06-23 2024-04-04 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
JP2014096545A (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP7192842B2 (en) COPPER PASTE FOR JOINING, METHOD FOR MANUFACTURING JOINTED BODY, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JP5614485B2 (en) Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP6085968B2 (en) Power module substrate with metal member, power module with metal member, and method for manufacturing power module substrate with metal member
KR102422607B1 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP5966379B2 (en) Power module and method for manufacturing power module
JP2016208009A (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP2012178513A (en) Power module unit and manufacturing method of the same
US11257735B2 (en) Heat sink-equipped power module substrate and manufacturing method for heat sink-equipped power module substrate
JP6010926B2 (en) Bonding material, power module, and method of manufacturing power module
JP6070092B2 (en) Power module and method for manufacturing power module
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP6569511B2 (en) Bonded body, power module substrate with cooler, and method for manufacturing power module substrate with cooler
JP6176854B2 (en) Composite material with active metal brazing material layer
CN108305838B (en) Low-temperature chip mounting method and chip mounting structure without organic matters
JP5640569B2 (en) Power module substrate manufacturing method
JP6040729B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6269116B2 (en) Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer
JP5982954B2 (en) Power module and method for manufacturing power module
JP6354147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2011201760A (en) Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module
WO2016167217A1 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP2017135374A (en) Assembly, power module substrate, power module, method for manufacturing assembly, and method for manufacturing power module substrate
JP6323128B2 (en) Circuit board manufacturing method
JP6171912B2 (en) Ag base layer-attached metal member, insulated circuit board, semiconductor device, heat sink-equipped insulating circuit board, and method for manufacturing Ag base layer-attached metal member

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150