JP6068310B2 - Abnormality detection protection circuit and control method of abnormality detection protection circuit - Google Patents

Abnormality detection protection circuit and control method of abnormality detection protection circuit Download PDF

Info

Publication number
JP6068310B2
JP6068310B2 JP2013211951A JP2013211951A JP6068310B2 JP 6068310 B2 JP6068310 B2 JP 6068310B2 JP 2013211951 A JP2013211951 A JP 2013211951A JP 2013211951 A JP2013211951 A JP 2013211951A JP 6068310 B2 JP6068310 B2 JP 6068310B2
Authority
JP
Japan
Prior art keywords
switch element
protection
drive signal
resistor
abnormality detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013211951A
Other languages
Japanese (ja)
Other versions
JP2015076996A (en
Inventor
安藤　誠一
誠一 安藤
岩尾　健一
健一 岩尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013211951A priority Critical patent/JP6068310B2/en
Publication of JP2015076996A publication Critical patent/JP2015076996A/en
Application granted granted Critical
Publication of JP6068310B2 publication Critical patent/JP6068310B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Description

本発明は、異常時に主スイッチ素子を保護する異常検出保護回路および異常検出保護回路の制御方法に関する。   The present invention relates to an abnormality detection protection circuit for protecting a main switch element in the event of an abnormality and a control method for the abnormality detection protection circuit.

従来、図４に示すように、負荷１の異常を検出して、主スイッチ素子（ＭＯＳＦＥＴ）ＳＷを保護できる異常検出保護回路１０Ｘが知られている（例えば、特許文献１参照）。この異常検出保護回路１０Ｘにおいて、負荷１に異常が発生していない定常時には、駆動信号Ｓ１がハイレベルになると主スイッチ素子ＳＷがオンするため、主スイッチ素子ＳＷのドレイン電圧が低下し、ダイオードＤ２が順方向バイアスになる。このとき、ダイオードＤ２のアノードと抵抗Ｒ１との接続ノードの電圧が低下するので、保護スイッチ素子Ｑ１がオフする。   Conventionally, as shown in FIG. 4, there is known an abnormality detection protection circuit 10X that can detect an abnormality of a load 1 and protect a main switch element (MOSFET) SW (see, for example, Patent Document 1). In this abnormality detection protection circuit 10X, at the time when the load 1 is not abnormal, the main switch element SW is turned on when the drive signal S1 is at a high level, so that the drain voltage of the main switch element SW is lowered and the diode D2 Becomes the forward bias. At this time, since the voltage at the connection node between the anode of the diode D2 and the resistor R1 is lowered, the protection switch element Q1 is turned off.

ここで、負荷１が短絡した場合、主スイッチ素子ＳＷのドレイン電圧が電源電圧ＶＣＣまで上昇するので、ダイオードＤ２が逆方向バイアスになる。このとき、ダイオードＤ２のアノードと抵抗Ｒ１との接続ノードの電圧は、抵抗Ｒ１とコンデンサＣ１とで規定される時定数に応じて上昇するので、保護スイッチ素子Ｑ１がオンする。保護スイッチ素子Ｑ１がオンすると、主スイッチ素子ＳＷのゲートが接地に短絡され、主スイッチ素子ＳＷがオフする。これにより、主スイッチ素子ＳＷに電流が流れないようになり、これを保護できる。   Here, when the load 1 is short-circuited, the drain voltage of the main switch element SW rises to the power supply voltage VCC, so that the diode D2 is reverse-biased. At this time, the voltage at the connection node between the anode of the diode D2 and the resistor R1 rises according to the time constant defined by the resistor R1 and the capacitor C1, so that the protection switch element Q1 is turned on. When the protection switch element Q1 is turned on, the gate of the main switch element SW is short-circuited to the ground, and the main switch element SW is turned off. As a result, no current flows through the main switch element SW, which can be protected.

抵抗Ｒ２及び抵抗Ｒ３は、それぞれ抵抗Ｒ１より抵抗値が十分大きい。そのため、コンデンサＣ１の充電電流Ｉ１と放電電流Ｉ２の大部分は、抵抗Ｒ１を流れる。従って、負荷短絡時において、駆動信号Ｓ１がローレベルからハイレベルに変化してから保護スイッチ素子Ｑ１がオンするまでの保護動作時間ｔａｘと、駆動信号Ｓ１がハイレベルからローレベルに変化してから保護スイッチ素子Ｑ１がオフするまでの保護解除時間ｔｂｘとは、概ね抵抗Ｒ１とコンデンサＣ１とで規定される時定数により定まる。即ち、保護動作時間ｔａｘと保護解除時間ｔｂｘは、ほぼ等しくなる。   The resistors R2 and R3 each have a sufficiently larger resistance value than the resistor R1. Therefore, most of the charging current I1 and discharging current I2 of the capacitor C1 flows through the resistor R1. Therefore, when the load is short-circuited, the protection operation time tax from when the drive signal S1 changes from the low level to the high level until the protection switch element Q1 turns on, and after the drive signal S1 changes from the high level to the low level. The protection release time tbx until the protection switch element Q1 is turned off is generally determined by a time constant defined by the resistor R1 and the capacitor C1. That is, the protection operation time tax and the protection release time tbx are substantially equal.

保護動作時間ｔａｘと保護解除時間ｔｂｘは、次の式（１），式（３）で近似的に表される。式（１），式（３）のＶＣ１＿ｔｈは、保護スイッチ素子Ｑ１のオン／オフが切り替わる時のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（２）で表される。式（１）のＶＣＰＵ＿Ｈｉ＿ｏは、駆動信号Ｓ１のハイレベルの電圧である。式（３）のＶＣ１＿ｏｕｔは、充電が終わった後のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（４）で表される。 The protection operation time tax and the protection release time tbx are approximately expressed by the following equations (1) and (3). V C1_th in the expressions (1) and (3) is the voltage (control signal VC1) of the capacitor C1 when the protection switch element Q1 is switched on / off, and is expressed by the expression (2). V CPU_Hi_o in Expression (1) is a high-level voltage of the drive signal S1. V C1 — out in Expression (3) is a voltage (control signal VC1) of the capacitor C1 after charging is finished, and is expressed by Expression (4).

Figure 0006068310
Figure 0006068310

また、保護動作時間ｔａｘは、負荷１の短絡時に主スイッチ素子ＳＷを高速にオフできる程度に短く設定する必要がある。   Further, the protection operation time tax needs to be set short enough to turn off the main switch element SW at a high speed when the load 1 is short-circuited.

制御回路２は、負荷１と主スイッチ素子ＳＷとの接続ノードの電圧に応じて負荷１の短絡又は断線を検出した時に駆動信号Ｓ１の出力を停止する。誤動作防止のため、制御回路２が短絡または解放を検出するタイミングは、実際に短絡または解放が起こったタイミングから所定の期間だけ遅れるようになっている。   The control circuit 2 stops the output of the drive signal S1 when it detects a short circuit or disconnection of the load 1 according to the voltage of the connection node between the load 1 and the main switch element SW. In order to prevent malfunction, the timing at which the control circuit 2 detects a short circuit or release is delayed by a predetermined period from the timing at which the short circuit or release actually occurs.

また、駆動信号Ｓ１は、一旦ローレベルからハイレベルになった後、ハイレベルを継続する場合があると共に、連続したパルス波である場合（連続パルス動作）もある。   In addition, the drive signal S1 may once continue from the low level to the high level and then continue to be at the high level, and may be a continuous pulse wave (continuous pulse operation).

特開２００９−２４７０７２号公報JP 2009-247072 A

図５の波形図に示すように、従来の異常検出保護回路１０Ｘでは、負荷１が短絡している場合、時刻ｔ１１において駆動信号Ｓ１がハイレベルからローレベルに変化した後、オン状態の保護スイッチ素子Ｑ１は保護動作時間ｔａｘとほぼ等しい保護解除時間ｔｂｘが経過した後にオフする。   As shown in the waveform diagram of FIG. 5, in the conventional abnormality detection protection circuit 10X, when the load 1 is short-circuited, after the drive signal S1 changes from the high level to the low level at time t11, the protection switch is turned on. The element Q1 is turned off after a protection release time tbx substantially equal to the protection operation time tax has elapsed.

従って、連続パルス動作時においては、時刻ｔ１２において次に駆動信号Ｓ１がローレベルからハイレベルに変化した後、主スイッチ素子ＳＷは再びオンする。即ち、連続パルス動作時に負荷１が短絡した場合、制御回路２が駆動信号Ｓ１の出力を停止するまでの所定の期間、主スイッチ素子ＳＷがオン／オフを繰り返す。これにより、主スイッチ素子ＳＷに間欠的に大電流ＩＤが流れ、損失が過大になり、主スイッチ素子ＳＷが破壊される恐れがある。   Accordingly, during the continuous pulse operation, the main switch element SW is turned on again after the drive signal S1 next changes from the low level to the high level at time t12. That is, when the load 1 is short-circuited during continuous pulse operation, the main switch element SW is repeatedly turned on / off for a predetermined period until the control circuit 2 stops outputting the drive signal S1. As a result, the large current ID intermittently flows through the main switch element SW, the loss becomes excessive, and the main switch element SW may be destroyed.

そこで、本発明は、連続パルス動作時且つ負荷短絡時に主スイッチ素子を保護できる異常検出保護回路および異常検出保護回路の制御方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide an abnormality detection protection circuit and a control method for the abnormality detection protection circuit that can protect a main switch element during continuous pulse operation and load short circuit.

本発明の一態様に係る異常検出保護回路は、
負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、
前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、
前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、
駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と、前記第１の整流素子の他端に接続された他端と、を含む第１の抵抗を有し、前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給する時定数回路と、を備える
ことを特徴とする。 An abnormality detection protection circuit according to one aspect of the present invention is provided.
An abnormality detection protection circuit for protecting a main switch element connected between a load and a ground,
A first rectifier element having one end connected to a connection node between the load and the main switch element, and having a forward bias when the main switch element is on;
A protective switch element connected between the control terminal of the main switch element and ground;
A first resistor including one end connected to the control terminal of the main switch element via a drive node to which a drive signal is supplied and the other end connected to the other end of the first rectifier element; And when the load is short-circuited, a protection release time from when the drive signal changes to the first level until the protection switch element is turned off is a second time when the drive signal is higher than the first level. A control signal obtained by delaying the drive signal is sent from the other end of the first resistor to the protection switch element so as to be longer than the protection operation time from when the level of the protection switch element is turned on until the protection switch element is turned on. And a time constant circuit supplied to the control terminal.

また、前記異常検出保護回路において、
前記駆動信号は、連続したパルス波であってもよい。 In the abnormality detection protection circuit,
The drive signal may be a continuous pulse wave.

また、前記異常検出保護回路において、
前記保護解除時間は、前記駆動信号が前記第１のレベルになっている時間より長くてもよい。 In the abnormality detection protection circuit,
The protection release time may be longer than the time during which the drive signal is at the first level.

また、前記異常検出保護回路において、
前記時定数回路は、前記第１の抵抗の他端と接地との間に接続された容量素子を有し、
前記時定数回路において、前記容量素子を充電する充電電流の電流経路は、前記容量素子を放電する放電電流の電流経路と異なってもよい。 In the abnormality detection protection circuit,
The time constant circuit includes a capacitive element connected between the other end of the first resistor and the ground,
In the time constant circuit, a current path of a charging current for charging the capacitor element may be different from a current path of a discharge current for discharging the capacitor element.

また、前記異常検出保護回路において、
前記時定数回路は、前記容量素子と前記駆動ノードとの間において前記第１の抵抗に直列に接続され、前記駆動信号が前記第２のレベルの時に順方向バイアスとなり、前記駆動信号が前記第１のレベルの時に逆方向バイアスとなる第２の整流素子を有してもよい。 In the abnormality detection protection circuit,
The time constant circuit is connected in series with the first resistor between the capacitive element and the drive node, and is forward biased when the drive signal is at the second level, and the drive signal is You may have the 2nd rectifier which becomes a reverse bias at the 1 level.

また、前記異常検出保護回路において、
前記時定数回路は、
前記容量素子に接続されたアノードを有する第３の整流素子と、
前記第３の整流素子のカソードと前記保護スイッチ素子の制御端子との間に接続された第２の抵抗と、
前記保護スイッチ素子の制御端子と接地との間に接続された第３の抵抗と、を有してもよい。 In the abnormality detection protection circuit,
The time constant circuit is
A third rectifying element having an anode connected to the capacitive element;
A second resistor connected between a cathode of the third rectifying element and a control terminal of the protection switch element;
A third resistor connected between the control terminal of the protection switch element and the ground.

また、前記異常検出保護回路において、
前記第２の抵抗及び前記第３の抵抗は、それぞれ前記第１の抵抗より抵抗値が大きくてもよい。 In the abnormality detection protection circuit,
Each of the second resistor and the third resistor may have a resistance value larger than that of the first resistor.

また、前記異常検出保護回路において、
前記駆動信号を前記駆動ノードに出力する制御回路を備え、
前記制御回路は、前記負荷と前記主スイッチ素子との接続ノードの電圧に応じて前記負荷の短絡又は断線を検出した場合に、前記駆動信号の出力を停止してもよい。 In the abnormality detection protection circuit,
A control circuit for outputting the drive signal to the drive node;
The control circuit may stop outputting the drive signal when detecting a short circuit or disconnection of the load according to a voltage of a connection node between the load and the main switch element.

また、前記異常検出保護回路において、
前記制御回路は、前記負荷の短絡又は断線が発生した後、所定の期間が経過してから前記負荷の短絡又は断線を検出してもよい。 In the abnormality detection protection circuit,
The control circuit may detect the short circuit or disconnection of the load after a predetermined period has elapsed after the short circuit or disconnection of the load has occurred.

本発明の一態様に係る異常検出保護回路の制御方法は、
負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と前記第１の整流素子の他端に接続された他端とを含む第１の抵抗を有する時定数回路と、を備える異常検出保護回路の制御方法であって、
前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給し、前記保護スイッチ素子を制御することを特徴とする。 An abnormality detection protection circuit control method according to an aspect of the present invention includes:
An abnormality detection protection circuit for protecting a main switch element connected between a load and a ground, having an end connected to a connection node between the load and the main switch element, wherein the main switch element is turned on A first rectifier element that is forward biased during the operation, a protection switch element connected between a control terminal of the main switch element and the ground, and a main node via a drive node to which a drive signal is supplied. A control method of an abnormality detection protection circuit comprising: a time constant circuit having a first resistance including one end connected to the control terminal of the switch element and the other end connected to the other end of the first rectifying element Because
When the load is short-circuited, a protection release time from when the drive signal changes to the first level to when the protection switch element is turned off is set to a second level where the drive signal is higher than the first level. A control signal obtained by delaying the drive signal is applied from the other end of the first resistor to the control terminal of the protection switch element so as to be longer than the protection operation time until the protection switch element is turned on after the change. Supplying and controlling the protection switch element.

本発明によれば、負荷の短絡時において、駆動信号が第１のレベルに変化してから保護スイッチ素子がオフするまでの保護解除時間が、駆動信号が第２のレベルに変化してから保護スイッチ素子がオンするまでの保護動作時間より長くなるように、駆動信号を遅延させた制御信号を、第１の抵抗の他端から保護スイッチ素子の制御端子に供給するようにしている。これにより、連続パルス動作時且つ負荷短絡時において、駆動信号が第１のレベルに変化した後、保護解除時間が経過する前に駆動信号が第２のレベルに変化すれば、保護スイッチ素子はオフになることなくオンを保持できる。即ち、主スイッチ素子はオフを保持できる。   According to the present invention, when the load is short-circuited, the protection release time from when the drive signal changes to the first level to when the protection switch element turns off is protected after the drive signal changes to the second level. A control signal obtained by delaying the drive signal is supplied from the other end of the first resistor to the control terminal of the protection switch element so as to be longer than the protection operation time until the switch element is turned on. As a result, if the drive signal changes to the second level before the protection release time elapses after the drive signal changes to the first level during continuous pulse operation and load short circuit, the protection switch element is turned off. Can keep on without becoming. That is, the main switch element can be kept off.

従って、連続パルス動作時且つ負荷短絡時に、主スイッチ素子に間欠的に大電流が流れる恐れがないため、主スイッチ素子を保護できる。   Therefore, the main switch element can be protected because there is no possibility of a large current intermittently flowing through the main switch element during continuous pulse operation and when the load is short-circuited.

第１の実施形態に係る異常検出保護回路の回路図である。1 is a circuit diagram of an abnormality detection protection circuit according to a first embodiment. FIG. 図１の異常検出保護回路の連続パルス動作時且つ負荷短絡時の波形図である。It is a wave form diagram at the time of the continuous pulse operation | movement of the abnormality detection protection circuit of FIG. 1, and a load short circuit. 第２の実施形態に係る異常検出保護回路の回路図である。FIG. 5 is a circuit diagram of an abnormality detection protection circuit according to a second embodiment. 従来の異常検出保護回路の回路図である。It is a circuit diagram of the conventional abnormality detection protection circuit. 図４の異常検出保護回路の連続パルス動作時且つ負荷短絡時の波形図である。FIG. 5 is a waveform diagram of the abnormality detection protection circuit of FIG. 4 during continuous pulse operation and when a load is short-circuited.

以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。   Embodiments of the present invention will be described below with reference to the drawings. These embodiments do not limit the present invention.

（第１の実施形態）
図１は、第１の実施形態に係る異常検出保護回路１０の回路図である。異常検出保護回路１０は、負荷１の異常を検出した場合に、負荷１と接地との間に接続された主スイッチ素子ＳＷを保護する。負荷１の一端は、電源に接続され、電源電圧ＶＣＣが供給される。本実施形態では、主スイッチ素子ＳＷはＮ型ＭＯＳＦＥＴである。つまり、主スイッチ素子ＳＷのドレインは負荷１の他端に接続され、ソースは接地されている。 (First embodiment)
FIG. 1 is a circuit diagram of an abnormality detection protection circuit 10 according to the first embodiment. The abnormality detection protection circuit 10 protects the main switch element SW connected between the load 1 and the ground when an abnormality of the load 1 is detected. One end of the load 1 is connected to a power supply and supplied with a power supply voltage VCC. In the present embodiment, the main switch element SW is an N-type MOSFET. That is, the drain of the main switch element SW is connected to the other end of the load 1 and the source is grounded.

異常検出保護回路１０は、制御回路２と、ダイオード（第３の整流素子）Ｄ１と、ダイオード（第１の整流素子）Ｄ２と、ダイオード（第２の整流素子）Ｄ３と、保護スイッチ素子Ｑ１と、コンデンサ（容量素子）Ｃ１と、コンデンサＣ２，Ｃ３と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３と、抵抗Ｒ４，Ｒ６と、を備える。ダイオードＤ１，Ｄ３と、コンデンサＣ１と、第１から第３の抵抗Ｒ１〜Ｒ３は、時定数回路３を構成している。   The abnormality detection protection circuit 10 includes a control circuit 2, a diode (third rectifier element) D1, a diode (first rectifier element) D2, a diode (second rectifier element) D3, and a protection switch element Q1. And a capacitor (capacitance element) C1, capacitors C2 and C3, a first resistor R1, a second resistor R2, a third resistor R3, and resistors R4 and R6. The diodes D1 and D3, the capacitor C1, and the first to third resistors R1 to R3 constitute a time constant circuit 3.

制御回路２は、主スイッチ素子ＳＷを駆動するための駆動信号Ｓ１を駆動出力端子Ｔ１から駆動ノードＮｄに出力する。駆動ノードＮｄは、抵抗Ｒ４を介して主スイッチ素子ＳＷのゲート（制御端子）に接続されている。主スイッチ素子ＳＷのゲートと接地との間には、抵抗Ｒ５が接続されている。   The control circuit 2 outputs a drive signal S1 for driving the main switch element SW from the drive output terminal T1 to the drive node Nd. The drive node Nd is connected to the gate (control terminal) of the main switch element SW via the resistor R4. A resistor R5 is connected between the gate of the main switch element SW and the ground.

駆動信号Ｓ１は、一旦ローレベル（第１のレベル）からローレベルより高いハイレベル（第２のレベル）になった後、ハイレベルを継続する場合があると共に、ローレベルとハイレベルとを繰り返す連続したパルス波である場合もある。駆動信号Ｓ１が連続したパルス波である場合の動作を、連続パルス動作と称する。   After the drive signal S1 once changes from the low level (first level) to the high level (second level) higher than the low level, the drive signal S1 may continue the high level and repeat the low level and the high level. It may be a continuous pulse wave. The operation when the drive signal S1 is a continuous pulse wave is referred to as a continuous pulse operation.

駆動信号Ｓ１に応じて、主スイッチ素子ＳＷはオン又はオフに切り替えられ、これにより負荷１に電流が流れるか否か切り替えられる。   In response to the drive signal S1, the main switch element SW is switched on or off, thereby switching whether or not a current flows through the load 1.

ダイオードＤ２は、負荷１と主スイッチ素子ＳＷとの接続ノードに接続されたカソード（一端）を有する。ダイオードＤ２は、負荷１に異常（短絡及び解放）が発生していない定常時であって主スイッチ素子ＳＷがオンしている時に順方向バイアスとなり順方向電流を流し、負荷１の短絡時に逆方向バイアスとなり電流を殆ど流さない。   The diode D2 has a cathode (one end) connected to a connection node between the load 1 and the main switch element SW. The diode D2 is a forward bias when the load 1 is in a steady state where no abnormality (short circuit and release) occurs and the main switch element SW is on, and a forward current flows. It becomes a bias and almost no current flows.

保護スイッチ素子Ｑ１は、主スイッチ素子ＳＷのゲートと接地との間に接続されている。本実施形態では、保護スイッチ素子Ｑ１はＮＰＮ型バイポーラトランジスタである。つまり、保護スイッチ素子Ｑ１のコレクタは主スイッチ素子ＳＷのゲートに接続され、保護スイッチ素子Ｑ１のエミッタは接地に接続されている。   The protection switch element Q1 is connected between the gate of the main switch element SW and the ground. In the present embodiment, the protection switch element Q1 is an NPN bipolar transistor. That is, the collector of the protection switch element Q1 is connected to the gate of the main switch element SW, and the emitter of the protection switch element Q1 is connected to the ground.

時定数回路３の構成を説明する。第１の抵抗Ｒ１は、駆動ノードＮｄ及び抵抗Ｒ４を介して主スイッチ素子ＳＷのゲートに接続された一端と、ダイオードＤ３を介してダイオードＤ２のアノード（他端）に接続された他端と、を含む。コンデンサＣ１は、第１の抵抗Ｒ１の他端と接地との間に接続されている。具体的には、コンデンサＣ１の一端はダイオードＤ３を介して第１の抵抗Ｒ１の他端に接続され、コンデンサＣ１の他端は接地されている。   The configuration of the time constant circuit 3 will be described. The first resistor R1 has one end connected to the gate of the main switch element SW via the drive node Nd and the resistor R4, the other end connected to the anode (the other end) of the diode D2 via the diode D3, including. The capacitor C1 is connected between the other end of the first resistor R1 and the ground. Specifically, one end of the capacitor C1 is connected to the other end of the first resistor R1 via the diode D3, and the other end of the capacitor C1 is grounded.

ダイオードＤ３は、コンデンサＣ１と駆動ノードＮｄとの間において第１の抵抗Ｒ１に直列に接続され、駆動信号Ｓ１がハイレベルの時に順方向バイアスとなり、駆動信号Ｓ１がローレベルの時に逆方向バイアスとなる。つまり、ダイオードＤ３は、コンデンサＣ１の充電時に順方向電流を流し、コンデンサＣ１の放電時に電流を殆ど流さない。本実施形態では、ダイオードＤ３は、カソードがダイオードＤ２のアノードとコンデンサＣ１との接続ノードに接続され、アノードが第１の抵抗Ｒ１の他端に接続されている。   The diode D3 is connected in series with the first resistor R1 between the capacitor C1 and the drive node Nd. The diode D3 is forward biased when the drive signal S1 is high level and reverse biased when the drive signal S1 is low level. Become. That is, the diode D3 allows forward current to flow when the capacitor C1 is charged, and hardly flows current when the capacitor C1 is discharged. In the present embodiment, the diode D3 has a cathode connected to a connection node between the anode of the diode D2 and the capacitor C1, and an anode connected to the other end of the first resistor R1.

ダイオードＤ１は、コンデンサＣ１の一端に接続されたアノードを有する。第２の抵抗Ｒ２は、ダイオードＤ１のカソードと保護スイッチ素子Ｑ１のベース（制御端子）との間に接続されている。第３の抵抗Ｒ３は、保護スイッチ素子Ｑ１のベースと接地との間に接続されている。つまり、ダイオードＤ１は、コンデンサＣ１側から第２の抵抗Ｒ２側に順方向電流を流し、第２の抵抗Ｒ２側からコンデンサＣ１側に電流を殆ど流さない。   Diode D1 has an anode connected to one end of capacitor C1. The second resistor R2 is connected between the cathode of the diode D1 and the base (control terminal) of the protection switch element Q1. The third resistor R3 is connected between the base of the protection switch element Q1 and the ground. That is, the diode D1 causes a forward current to flow from the capacitor C1 side to the second resistor R2 side, and hardly causes a current to flow from the second resistor R2 side to the capacitor C1 side.

第２の抵抗Ｒ２及び第３の抵抗Ｒ３は、それぞれ第１の抵抗Ｒ１より抵抗値が大きい。   Each of the second resistor R2 and the third resistor R3 has a larger resistance value than the first resistor R1.

時定数回路３は、負荷１の短絡時において、保護解除時間ｔｂが保護動作時間ｔａより長くなるように、駆動信号Ｓ１を遅延させた制御信号ＶＣ１を、第１の抵抗Ｒ１の他端からダイオードＤ３，Ｄ１及び第２の抵抗Ｒ２を介して保護スイッチ素子Ｑ１のベースに供給する。保護解除時間ｔｂは、駆動信号Ｓ１がハイレベルからローレベルに変化してから保護スイッチ素子Ｑ１がオフするまでの時間である。保護動作時間ｔａは、駆動信号Ｓ１がローレベルからハイレベルに変化してから保護スイッチ素子Ｑ１がオンするまでの時間である。   The time constant circuit 3 receives a control signal VC1 obtained by delaying the drive signal S1 from the other end of the first resistor R1 so that the protection release time tb is longer than the protection operation time ta when the load 1 is short-circuited. The voltage is supplied to the base of the protection switch element Q1 via D3, D1 and the second resistor R2. The protection release time tb is a time from when the drive signal S1 changes from the high level to the low level until the protection switch element Q1 is turned off. The protection operation time ta is a time from when the drive signal S1 changes from the low level to the high level until the protection switch element Q1 is turned on.

駆動信号Ｓ１が連続したパルス波である場合に、保護解除時間ｔｂは、駆動信号Ｓ１がローレベルになっている時間より長い。   When the drive signal S1 is a continuous pulse wave, the protection release time tb is longer than the time during which the drive signal S1 is at a low level.

時定数回路３において、ダイオードＤ３が設けられていることにより、コンデンサＣ１を充電する充電電流Ｉ１の電流経路は、コンデンサＣ１を放電する放電電流Ｉ２の電流経路と異なる。つまり、充電電流Ｉ１の電流経路は、駆動ノードＮｄ、第１の抵抗Ｒ１、ダイオードＤ３、コンデンサＣ１をこの順に通る経路である。放電電流Ｉ２の電流経路は、コンデンサＣ１、ダイオードＤ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３をこの順に通る経路である。   Since the time constant circuit 3 is provided with the diode D3, the current path of the charging current I1 for charging the capacitor C1 is different from the current path of the discharging current I2 for discharging the capacitor C1. That is, the current path of the charging current I1 is a path that passes through the drive node Nd, the first resistor R1, the diode D3, and the capacitor C1 in this order. The current path of the discharge current I2 is a path that passes through the capacitor C1, the diode D1, the second resistor R2, and the third resistor R3 in this order.

負荷１と主スイッチ素子ＳＷとの接続ノードの電圧は、抵抗Ｒ６及びコンデンサＣ２，Ｃ３を介して制御回路２の状態検出端子Ｔ２に供給される。抵抗Ｒ６は、負荷１と主スイッチ素子ＳＷとの接続ノードに一端が接続され、状態検出端子Ｔ２に他端が接続されている。コンデンサＣ２は、状態検出端子Ｔ２と電源との間に接続されている。コンデンサＣ３は、状態検出端子Ｔ２と接地との間に接続されている。   The voltage at the connection node between the load 1 and the main switch element SW is supplied to the state detection terminal T2 of the control circuit 2 via the resistor R6 and the capacitors C2 and C3. The resistor R6 has one end connected to a connection node between the load 1 and the main switch element SW, and the other end connected to the state detection terminal T2. The capacitor C2 is connected between the state detection terminal T2 and the power source. The capacitor C3 is connected between the state detection terminal T2 and the ground.

制御回路２は、負荷１と主スイッチ素子ＳＷとの接続ノードの電圧に応じて負荷１の短絡又は断線を検出した場合に、駆動信号Ｓ１の出力を停止する。制御回路２は、負荷１の短絡又は断線が発生した後、所定の期間が経過してから負荷１の短絡又は断線を検出する。この所定の期間は、抵抗Ｒ６及びコンデンサＣ２，Ｃ３によって決定されている。   When the control circuit 2 detects a short circuit or disconnection of the load 1 according to the voltage of the connection node between the load 1 and the main switch element SW, the control circuit 2 stops outputting the drive signal S1. The control circuit 2 detects the short circuit or disconnection of the load 1 after a predetermined period has elapsed after the short circuit or disconnection of the load 1 occurs. This predetermined period is determined by the resistor R6 and the capacitors C2 and C3.

制御回路２は、状態検出端子Ｔ２の電圧が所定の短絡判定電圧以上であると判定した場合、負荷１の短絡を検出する。制御回路２は、状態検出端子Ｔ２の電圧が所定の断線検出電圧以下であると判定した場合、負荷１の断線を検出する。   The control circuit 2 detects a short circuit of the load 1 when determining that the voltage of the state detection terminal T2 is equal to or higher than a predetermined short circuit determination voltage. When the control circuit 2 determines that the voltage at the state detection terminal T2 is equal to or lower than a predetermined disconnection detection voltage, the control circuit 2 detects disconnection of the load 1.

保護動作時間ｔａと保護解除時間ｔｂは、以下の式（５），式（７）で近似的に表すことができる。式（５），式（７）のＶＣ１＿ｔｈは、保護スイッチ素子Ｑ１のオン／オフが切り替わる時のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（６）で表される。式（５）のＶＣＰＵ＿Ｈｉ＿ｏは、駆動信号Ｓ１のハイレベルの電圧である。式（７）のＶＣ１＿ｏｕｔは、充電が終わった後のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（８）で表される。 The protection operation time ta and the protection release time tb can be approximately expressed by the following equations (5) and (7). V C1_th in the expressions (5) and (7) is a voltage (control signal VC1) of the capacitor C1 when the protection switch element Q1 is turned on / off, and is expressed by the expression (6). V CPU_Hi_o in Expression (5) is a high-level voltage of the drive signal S1. V C1_out in Expression (7) is a voltage (control signal VC1) of the capacitor C1 after charging is finished, and is expressed by Expression (8).

また、ＶＤ１，ＶＤ３は、ダイオードＤ１，Ｄ３の順方向電圧を表す。ＶＱ１＿ＢＥは、保護スイッチ素子Ｑ１のベース・エミッタ間電圧を表し、ＩＱ１＿ＢＥは、保護スイッチ素子Ｑ１のベース電流を表す。 V D1 and V D3 represent forward voltages of the diodes D1 and D3. V Q1_BE represents a base-emitter voltage of the protection switch element Q1, and I Q1_BE represents a base current of the protection switch element Q1.

Figure 0006068310
Figure 0006068310

前述した第１から第３の抵抗Ｒ１〜Ｒ３の関係及び上記式から分かるように、保護動作時間ｔａは概ね第１の抵抗Ｒ１の値により設定可能であり、保護解除時間ｔｂは概ね第２の抵抗Ｒ２の値により設定可能である。つまり、保護動作時間ｔａと保護解除時間ｔｂとを互いに独立して設定できる。   As can be seen from the relationship between the first to third resistors R1 to R3 and the above equation, the protection operation time ta can be set approximately by the value of the first resistor R1, and the protection release time tb is approximately the second value. It can be set by the value of the resistor R2. That is, the protection operation time ta and the protection release time tb can be set independently of each other.

次に、図２を参照して、異常検出保護回路１０の動作について説明する。
図２は、図１の異常検出保護回路１０の連続パルス動作時且つ負荷短絡時の波形図である。まず、時刻ｔ１において駆動信号Ｓ１がローレベルからハイレベルになると、主スイッチ素子ＳＷのゲート・ソース間電圧ＶＧＳが上昇し、主スイッチ素子ＳＷがオンする。負荷１が短絡しているため、主スイッチ素子ＳＷのドレイン・ソース間電圧は電源電圧ＶＣＣから殆ど低下しない。そのため、ダイオードＤ２が逆方向バイアスになる。この時、主スイッチ素子ＳＷに定常時より大きなドレイン電流ＩＤが流れる。 Next, the operation of the abnormality detection protection circuit 10 will be described with reference to FIG.
FIG. 2 is a waveform diagram of the abnormality detection protection circuit 10 of FIG. 1 during continuous pulse operation and when the load is short-circuited. First, when the drive signal S1 changes from the low level to the high level at time t1, the gate-source voltage VGS of the main switch element SW rises and the main switch element SW is turned on. Since the load 1 is short-circuited, the drain-source voltage of the main switch element SW hardly decreases from the power supply voltage VCC. Therefore, the diode D2 is reverse biased. At this time, a larger drain current ID flows in the main switch element SW than in the steady state.

ダイオードＤ２が逆方向バイアスになるため、充電電流Ｉ１は、第１の抵抗Ｒ１とダイオードＤ３とを経由してコンデンサＣ１に流れ込む。ここで、第２及び第３の抵抗Ｒ２，Ｒ３は、それぞれ第１の抵抗Ｒ１より抵抗値が十分大きいため、第２の抵抗Ｒ２側に流れる電流は十分小さい。従って、制御信号ＶＣ１は、概ね第１の抵抗Ｒ１とコンデンサＣ１とで規定される時定数に応じて上昇する。そして、時刻ｔ２において保護スイッチ素子Ｑ１がオンする。つまり、時刻ｔ１からｔ２の時間が、保護動作時間ｔａである。   Since the diode D2 is reverse-biased, the charging current I1 flows into the capacitor C1 via the first resistor R1 and the diode D3. Here, since the second and third resistors R2 and R3 each have a sufficiently larger resistance value than the first resistor R1, the current flowing to the second resistor R2 side is sufficiently small. Accordingly, the control signal VC1 rises according to a time constant defined by the first resistor R1 and the capacitor C1. At time t2, the protection switch element Q1 is turned on. That is, the time from time t1 to t2 is the protection operation time ta.

保護スイッチ素子Ｑ１がオンすると、主スイッチ素子ＳＷのゲートが接地に短絡され、主スイッチ素子ＳＷがオフする。これにより、負荷１及び主スイッチ素子ＳＷにドレイン電流ＩＤが流れないようになり、主スイッチ素子ＳＷを保護できる。   When the protection switch element Q1 is turned on, the gate of the main switch element SW is short-circuited to the ground, and the main switch element SW is turned off. Thereby, the drain current ID does not flow to the load 1 and the main switch element SW, and the main switch element SW can be protected.

主スイッチ素子ＳＷを効果的に保護するため、保護動作時間ｔａは可能な限り短く設定することが好ましい。   In order to effectively protect the main switch element SW, it is preferable to set the protection operation time ta as short as possible.

次に、時刻ｔ３において駆動信号Ｓ１がハイレベルからローレベルになると、ダイオードＤ３が逆方向バイアスになるため、放電電流Ｉ２は、第１の抵抗Ｒ１側には殆ど流れず、ダイオードＤ１側に流れる。つまり、放電電流Ｉ２は、コンデンサＣ１から、ダイオードＤ１と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３及び保護スイッチ素子Ｑ１とを経由して接地に流れる。従って、制御信号ＶＣ１は、概ね第２の抵抗Ｒ２とコンデンサＣ１とで規定される時定数に応じて低下する。   Next, when the drive signal S1 changes from the high level to the low level at time t3, the diode D3 is reverse-biased, so that the discharge current I2 hardly flows to the first resistor R1 side but flows to the diode D1 side. . That is, the discharge current I2 flows from the capacitor C1 to the ground via the diode D1, the second resistor R2, the third resistor R3, and the protection switch element Q1. Therefore, the control signal VC1 decreases according to the time constant defined by the second resistor R2 and the capacitor C1.

前述のように、保護解除時間ｔｂは、保護動作時間ｔａより長く、且つ、駆動信号Ｓ１がローレベルになっている時間（時刻ｔ３からｔ４）より長い。そのため、時刻ｔ３から保護解除時間ｔｂが経過する前、即ち保護スイッチ素子Ｑ１がオンからオフに切り替わる前に、時刻ｔ４において駆動信号Ｓ１がローレベルからハイレベルになる。   As described above, the protection release time tb is longer than the protection operation time ta and longer than the time (time t3 to t4) when the drive signal S1 is at the low level. Therefore, before the protection release time tb elapses from time t3, that is, before the protection switch element Q1 switches from on to off, the drive signal S1 changes from low level to high level at time t4.

従って、時刻ｔ４以降、再び充電電流Ｉ１がコンデンサＣ１に流れ込むため、制御信号ＶＣ１は上昇する。即ち、時刻ｔ２以降、保護スイッチ素子Ｑ１はオンを保持するため、主スイッチ素子ＳＷはオフを保持し、ドレイン電流ＩＤが流れない。   Therefore, after time t4, the charging current I1 flows again into the capacitor C1, so that the control signal VC1 rises. That is, after time t2, since the protection switch element Q1 is kept on, the main switch element SW is kept off and the drain current ID does not flow.

図示は省略するが、制御回路２は、時刻ｔ１で負荷１と主スイッチ素子ＳＷとの接続ノードの電圧が電源電圧ＶＣＣ付近に上昇した後、所定の期間が経過してから（例えば時刻ｔ５以降）、状態検出端子Ｔ２の電圧が上昇することで負荷１の短絡を検出し、駆動信号Ｓ１の出力を停止する。これにより、負荷１が短絡しているにも拘らず駆動信号Ｓ１が出力され続けることを防止できる。   Although not shown in the figure, the control circuit 2 starts after a predetermined period elapses after the voltage at the connection node between the load 1 and the main switch element SW rises near the power supply voltage VCC at time t1 (for example, after time t5). ) When the voltage at the state detection terminal T2 rises, a short circuit of the load 1 is detected, and the output of the drive signal S1 is stopped. As a result, it is possible to prevent the drive signal S1 from being continuously output even though the load 1 is short-circuited.

一方、負荷１に異常が発生していない定常時には、駆動信号Ｓ１がハイレベルになると主スイッチ素子ＳＷがオンするため、主スイッチ素子ＳＷのドレイン電圧が低下し、ダイオードＤ２が順方向バイアスになる。このとき、制御信号ＶＣ１が低下するので、保護スイッチ素子Ｑ１がオフする。従って、連続パルス動作時且つ定常時における主スイッチ素子ＳＷのドレイン電流ＩＤは、図２に破線で示すように、駆動信号Ｓ１のパルス波に対応した波形となる。   On the other hand, when the drive signal S1 is at a high level in a steady state where no abnormality has occurred in the load 1, the main switch element SW is turned on, so that the drain voltage of the main switch element SW decreases and the diode D2 becomes forward biased. . At this time, since the control signal VC1 falls, the protection switch element Q1 is turned off. Therefore, the drain current ID of the main switch element SW during the continuous pulse operation and the steady state has a waveform corresponding to the pulse wave of the drive signal S1, as indicated by a broken line in FIG.

以上で説明したように、本実施形態によれば、負荷１の短絡時において保護解除時間ｔｂが保護動作時間ｔａより長くなるようにしている。これにより、連続パルス動作時且つ負荷短絡時において、駆動信号Ｓ１がローレベルに変化した後、保護解除時間ｔｂが経過する前に駆動信号Ｓ１がハイレベルに変化することで、保護スイッチ素子Ｑ１はオフになることなくオンを保持できる。即ち、主スイッチ素子ＳＷはオフを保持できる。従って、連続パルス動作時且つ負荷短絡時に、主スイッチ素子ＳＷに間欠的に大電流が流れる恐れがないため、主スイッチ素子ＳＷを保護できる。   As described above, according to this embodiment, the protection release time tb is longer than the protection operation time ta when the load 1 is short-circuited. As a result, during the continuous pulse operation and when the load is short-circuited, the drive signal S1 changes to high level before the protection release time tb elapses after the drive signal S1 changes to low level. It can be kept on without being turned off. That is, the main switch element SW can be kept off. Therefore, there is no possibility that a large current intermittently flows through the main switch element SW during continuous pulse operation and when the load is short-circuited, so that the main switch element SW can be protected.

また、負荷１の特性によっては、主スイッチ素子ＳＷがオンした時にスパイク電流が発生する可能性があるが、このスパイク電流は時定数回路３により吸収される。従って、スパイク電流による保護スイッチ素子Ｑ１の誤動作を防止できる。   Further, depending on the characteristics of the load 1, a spike current may be generated when the main switch element SW is turned on. This spike current is absorbed by the time constant circuit 3. Accordingly, it is possible to prevent malfunction of the protection switch element Q1 due to spike current.

また、時定数回路３により、駆動信号Ｓ１がハイレベルに変化した時に保護スイッチ素子Ｑ１が主スイッチ素子ＳＷより早くオンしてしまうことを防止できる。   Further, the time constant circuit 3 can prevent the protection switch element Q1 from being turned on earlier than the main switch element SW when the drive signal S1 changes to the high level.

（第２の実施形態）
図３は、第２の実施形態に係る異常検出保護回路１０の回路図である。図３に示すように、本実施形態では、ダイオードＤ３の接続位置が第１の実施形態と異なる。つまり、ダイオードＤ３は、カソードがコンデンサＣ１に接続され、アノードがダイオードＤ２のアノードと第１の抵抗Ｒ１との接続ノードに接続されている。その他の構成は、第１の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。 (Second Embodiment)
FIG. 3 is a circuit diagram of the abnormality detection protection circuit 10 according to the second embodiment. As shown in FIG. 3, in the present embodiment, the connection position of the diode D3 is different from that of the first embodiment. That is, the diode D3 has a cathode connected to the capacitor C1, and an anode connected to a connection node between the anode of the diode D2 and the first resistor R1. Since other configurations are the same as those of the first embodiment, the same components are denoted by the same reference numerals and description thereof is omitted.

このような構成によっても、ダイオードＤ３は、駆動信号Ｓ１がハイレベルの時に順方向バイアスとなり、駆動信号Ｓ１がローレベルの時に逆方向バイアスとなるので、第１の実施形態と同様の効果が得られる。   Even with such a configuration, the diode D3 is forward biased when the drive signal S1 is at a high level, and reversely biased when the drive signal S1 is at a low level. Therefore, the same effect as in the first embodiment can be obtained. It is done.

なお、第１及び第２の実施形態と異なり、ダイオードＤ３は、カソードが第１の抵抗Ｒ１の一端に接続され、アノードが駆動ノードＮｄに接続されてもよい。この構成によっても同じ効果が得られる。   Unlike the first and second embodiments, the diode D3 may have a cathode connected to one end of the first resistor R1 and an anode connected to the drive node Nd. The same effect can be obtained by this configuration.

また、主スイッチ素子ＳＷとして、バイポーラトランジスタ等の他のスイッチ素子を用いてもよい。保護スイッチ素子Ｑ１として、ＭＯＳＦＥＴ等の他のスイッチ素子を用いてもよい。   Further, as the main switch element SW, another switch element such as a bipolar transistor may be used. Another switch element such as a MOSFET may be used as the protection switch element Q1.

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。   The aspect of the present invention is not limited to the individual embodiments described above, and includes various modifications that can be conceived by those skilled in the art, and the effects of the present invention are not limited to the contents described above. That is, various additions, modifications, and partial deletions can be made without departing from the concept and spirit of the present invention derived from the contents defined in the claims and equivalents thereof.

１ 負荷
２ 制御回路
３ 時定数回路
ＳＷ 主スイッチ素子
Ｑ１ 保護スイッチ素子
Ｄ１ ダイオード（第３の整流素子）
Ｄ２ ダイオード（第１の整流素子）
Ｄ３ ダイオード（第２の整流素子）
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｒ４〜Ｒ６ 抵抗
Ｃ１ コンデンサ（容量素子）
Ｃ２，Ｃ３ コンデンサ
１０ 異常検出保護回路 DESCRIPTION OF SYMBOLS 1 Load 2 Control circuit 3 Time constant circuit SW Main switch element Q1 Protection switch element D1 Diode (3rd rectifier element)
D2 diode (first rectifier)
D3 diode (second rectifier)
R1 First resistor R2 Second resistor R3 Third resistor R4 to R6 Resistor C1 Capacitor (capacitive element)
C2, C3 capacitor 10 error detection protection circuit

Claims (10)

負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、
前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、
前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、
駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と、前記第１の整流素子の他端に接続された他端と、を含む第１の抵抗を有し、前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給する時定数回路と、を備える
ことを特徴とする異常検出保護回路。 An abnormality detection protection circuit for protecting a main switch element connected between a load and a ground,
A first rectifier element having one end connected to a connection node between the load and the main switch element, and having a forward bias when the main switch element is on;
A protective switch element connected between the control terminal of the main switch element and ground;
A first resistor including one end connected to the control terminal of the main switch element via a drive node to which a drive signal is supplied and the other end connected to the other end of the first rectifier element; And when the load is short-circuited, a protection release time from when the drive signal changes to the first level until the protection switch element is turned off is a second time when the drive signal is higher than the first level. A control signal obtained by delaying the drive signal is sent from the other end of the first resistor to the protection switch element so as to be longer than the protection operation time from when the level of the protection switch element is turned on until the protection switch element is turned on. And a time constant circuit for supplying to the control terminal. 前記駆動信号は、連続したパルス波であることを特徴とする請求項１に記載の異常検出保護回路。   The abnormality detection protection circuit according to claim 1, wherein the drive signal is a continuous pulse wave. 前記保護解除時間は、前記駆動信号が前記第１のレベルになっている時間より長いことを特徴とする請求項１又は請求項２に記載の異常検出保護回路。   3. The abnormality detection protection circuit according to claim 1, wherein the protection release time is longer than a time during which the drive signal is at the first level. 前記時定数回路は、前記第１の抵抗の他端と接地との間に接続された容量素子を有し、
前記時定数回路において、前記容量素子を充電する充電電流の電流経路は、前記容量素子を放電する放電電流の電流経路と異なることを特徴とする請求項１から請求項３の何れかに記載の異常検出保護回路。 The time constant circuit includes a capacitive element connected between the other end of the first resistor and the ground,
4. The current time path for charging current for charging the capacitive element in the time constant circuit is different from the current path for discharging current for discharging the capacitive element. 5. Anomaly detection protection circuit. 前記時定数回路は、前記容量素子と前記駆動ノードとの間において前記第１の抵抗に直列に接続され、前記駆動信号が前記第２のレベルの時に順方向バイアスとなり、前記駆動信号が前記第１のレベルの時に逆方向バイアスとなる第２の整流素子を有することを特徴とする請求項４に記載の異常検出保護回路。   The time constant circuit is connected in series with the first resistor between the capacitive element and the drive node, and is forward biased when the drive signal is at the second level, and the drive signal is 5. The abnormality detection protection circuit according to claim 4, further comprising a second rectifying element that becomes a reverse bias when the level is 1. 前記時定数回路は、
前記容量素子に接続されたアノードを有する第３の整流素子と、
前記第３の整流素子のカソードと前記保護スイッチ素子の制御端子との間に接続された第２の抵抗と、
前記保護スイッチ素子の制御端子と接地との間に接続された第３の抵抗と、を有する
ことを特徴とする請求項５に記載の異常検出保護回路。 The time constant circuit is
A third rectifying element having an anode connected to the capacitive element;
A second resistor connected between a cathode of the third rectifying element and a control terminal of the protection switch element;
The abnormality detection protection circuit according to claim 5, further comprising: a third resistor connected between the control terminal of the protection switch element and the ground. 前記第２の抵抗及び前記第３の抵抗は、それぞれ前記第１の抵抗より抵抗値が大きいことを特徴とする請求項６に記載の異常検出保護回路。   The abnormality detection protection circuit according to claim 6, wherein each of the second resistor and the third resistor has a resistance value larger than that of the first resistor. 前記駆動信号を前記駆動ノードに出力する制御回路を備え、
前記制御回路は、前記負荷と前記主スイッチ素子との接続ノードの電圧に応じて前記負荷の短絡又は断線を検出した場合に、前記駆動信号の出力を停止することを特徴とする請求項１から請求項７に記載の異常検出保護回路。 A control circuit for outputting the drive signal to the drive node;
The said control circuit stops the output of the said drive signal, when the short circuit or disconnection of the said load is detected according to the voltage of the connection node of the said load and the said main switch element. The abnormality detection protection circuit according to claim 7. 前記制御回路は、前記負荷の短絡又は断線が発生した後、所定の期間が経過してから前記負荷の短絡又は断線を検出することを特徴とする請求項８に記載の異常検出保護回路。   The abnormality detection protection circuit according to claim 8, wherein the control circuit detects a short circuit or disconnection of the load after a predetermined period has elapsed after the short circuit or disconnection of the load has occurred. 負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と前記第１の整流素子の他端に接続された他端とを含む第１の抵抗を有する時定数回路と、を備える異常検出保護回路の制御方法であって、
前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給し、前記保護スイッチ素子を制御する
ことを特徴とする異常検出保護回路の制御方法。 An abnormality detection protection circuit for protecting a main switch element connected between a load and a ground, having an end connected to a connection node between the load and the main switch element, wherein the main switch element is turned on A first rectifier element that is forward biased during the operation, a protection switch element connected between a control terminal of the main switch element and the ground, and a main node via a drive node to which a drive signal is supplied. A control method of an abnormality detection protection circuit comprising: a time constant circuit having a first resistance including one end connected to the control terminal of the switch element and the other end connected to the other end of the first rectifying element Because
When the load is short-circuited, a protection release time from when the drive signal changes to the first level to when the protection switch element is turned off is set to a second level where the drive signal is higher than the first level. A control signal obtained by delaying the drive signal is applied from the other end of the first resistor to the control terminal of the protection switch element so as to be longer than the protection operation time until the protection switch element is turned on after the change. An abnormality detection protection circuit control method comprising: supplying and controlling the protection switch element.
JP2013211951A 2013-10-09 2013-10-09 Abnormality detection protection circuit and control method of abnormality detection protection circuit Active JP6068310B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211951A JP6068310B2 (en) 2013-10-09 2013-10-09 Abnormality detection protection circuit and control method of abnormality detection protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211951A JP6068310B2 (en) 2013-10-09 2013-10-09 Abnormality detection protection circuit and control method of abnormality detection protection circuit

Publications (2)

Publication Number Publication Date
JP2015076996A JP2015076996A (en) 2015-04-20
JP6068310B2 true JP6068310B2 (en) 2017-01-25

Family

ID=53001459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211951A Active JP6068310B2 (en) 2013-10-09 2013-10-09 Abnormality detection protection circuit and control method of abnormality detection protection circuit

Country Status (1)

Country Link
JP (1) JP6068310B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055350A (en) * 2013-11-13 2015-05-21 현대모비스 주식회사 Hydro bush

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57212825A (en) * 1981-06-24 1982-12-27 Nec Corp Protective device
JP2006158091A (en) * 2004-11-29 2006-06-15 Tdk Corp Switching power supply device
JP5305325B2 (en) * 2008-03-29 2013-10-02 新電元工業株式会社 Anomaly detection protection circuit and method, program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055350A (en) * 2013-11-13 2015-05-21 현대모비스 주식회사 Hydro bush
KR102066515B1 (en) * 2013-11-13 2020-01-15 현대모비스 주식회사 Hydro bush

Also Published As

Publication number Publication date
JP2015076996A (en) 2015-04-20

Similar Documents

Publication Publication Date Title
JP5776658B2 (en) Semiconductor drive device
US10222422B2 (en) Short-circuit detection circuits, system, and method
JP6691180B2 (en) Protection circuit, oscillation compensation circuit and power supply circuit in solid-state pulse modulator
JP7087373B2 (en) Current detection circuit and current detection method for semiconductor devices
TWI448029B (en) A system and method for protecting a power conversion system under open circuit and / or short circuit conditions
JP6076223B2 (en) Power semiconductor device drive circuit
JP5293740B2 (en) Power semiconductor device drive circuit
JP6237183B2 (en) Electrostatic protection circuit and semiconductor integrated circuit device
JP6164429B2 (en) Overcurrent protection power supply
JP6350214B2 (en) Drive device
US8810984B2 (en) Gate circuit
US11545970B2 (en) Current detection circuit, current detection method, and semiconductor module
JP2003284318A (en) Drive circuit for power semiconductor element
JP6271461B2 (en) Semiconductor device
JP3885563B2 (en) Power semiconductor drive circuit
JP2016100525A (en) Electrostatic protection circuit and semiconductor integrated circuit device
JP5742681B2 (en) Semiconductor device test apparatus and test method thereof
JP2017212583A (en) Protection circuit of semiconductor element
JP2017079534A (en) Gate control circuit
JP7037538B2 (en) Gate drive circuit
JP6048164B2 (en) Overcurrent protection circuit
JP5726583B2 (en) ESD protection circuit
US11581886B2 (en) Current detection circuit, current detection method, and semiconductor module
JP6068310B2 (en) Abnormality detection protection circuit and control method of abnormality detection protection circuit
JP6299416B2 (en) Drive circuit system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150