JP6062761B2

JP6062761B2 - 分電盤

Info

Publication number: JP6062761B2
Application number: JP2013034225A
Authority: JP
Inventors: 太一岡本
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2013-02-25
Filing date: 2013-02-25
Publication date: 2017-01-18
Anticipated expiration: 2033-02-25
Also published as: JP2014166013A

Description

本発明は、分電盤に関し、より詳細には、分岐電流により発生した誘導磁界を磁気センサで検出し各分岐に流れる電流値を測定できるようにした分電盤に関する。

近年、東北関東大地震に端を欲する電力不安を背景として、省エネ・省電力を目指した機器・設備が数多く開発されている。しかし、省エネ・省電力を民間レベルから達成するためには、省エネ・省電力に対応した機器を導入するのみではなく、実際どの程度の電力がどこで消費されているか、あるいは省エネ・省電力に対応した機器の導入によってどの程度の効果があったか、について調査することが必要である。
このような調査を行うための一つの手段として、各分岐の電流を検出し、消費電力を演算できるようにした分電盤がある。例えば、特許文献１に記載の分電盤においては、主幹回路から分岐した複数の分岐回路に流れる電流を、分岐電流を流す分岐バーの周りに電流センサを設置することによって、消費電力を検出できるようにしている。

ここで、特許文献１においては、電流センサとしてコイルを使用している。これはコイル中央に通した分岐バーに交流電流が流れる事で変化する磁界によって、電流に比例した誘導起電力がコイルに発生することを利用した方式である。また、コイルをプリント基板上の配線で形成する事により、安価で薄型な電流センサを達成している。
しかしながら、太陽光発電を含めた直流給電システムの開発や、インバーター装置の増加による交流電流の歪みの存在により、近年は直流成分も含めた電力検出の需要が高まっている。電流変化のみを検出するコイルを用いた方式では、電流の直流成分を検出する事は原理的に不可能であるという問題があった。

一方、直流成分の検出が可能な電流センサとして、磁性体と磁気センサを組み合わせた電流センサも用いられる。特許文献２に記載のクランプ式電流センサは、導体に流れる電流により発生する磁束密度を、磁性体コアを用いて収束し、磁気センサで検出するという方式である。また、特許文献２に記載の電流センサはセンサの外周を磁性体のシールドで覆っており、他の分岐電流などから発生する外乱磁場による誤差の発生を抑制し、高精度な電流検出を可能としている。

しかしながら、磁性体のシールドやクランプ式とするための部材により、電流センサの寸法が大きくなり、分電盤の内部に電流センサを設置する場合、クランプ式電流センサを設置するための空間を確保するために、分電盤全体が大型化するという問題があった。また、クランプ式電流センサは構造が複雑であるため、コイルに比べて製造コストが高くなるという問題点があった。

また、小型で安価な電流センサとしては、特許文献３に記載の電流センサを用いる事も考えられる。特許文献３に記載の電流センサは、磁性体コアと、導体と、磁気センサと、これらの固定用のケースのみで構成された小型で安価な電流センサである。導体をＵ字形状に形成し、導体と磁気センサの周囲を磁性体コアが完全に覆う形とする事で、磁性体コアがシールドとしても機能し、外乱磁場による誤差の発生を抑制できる。
しかしながら、特許文献３に記載の電流センサを分電盤に内蔵するためには、分岐バーを途中で分断して電流センサの導体に接続せねばならず、接続のための治具の追加により大型化する、組立工数が増加し高コスト化するという問題点があった。

国際公開第０８／０６５９０４号パンフレット特開２００３−１６１７４４号公報国際公開第０３／０４６５８４号パンフレット

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、各分岐に流れる直流および交流の電流値を、外乱磁場による誤差を最小限として測定できる、小型で安価な電流センサを提供し、ひいては高精度の電力計測が可能な分電盤を提供することである。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、主幹電流から分岐された分岐電流が流れる互いに略平行に配置された２本一対の導体と、前記略平行に配置された２本一対の導体に流れる電流を検出する電流センサと、を複数有する分電盤であって、前記電流センサが、前記２本一対の導体間に配置される磁気センサと、前記２本一対の導体と前記磁気センサを覆い、前記磁気センサとの対向位置に第１の凸部を備える筒状の磁性体と、を有し、前記電流センサが所定の間隔をもって配置されていることを特徴とする分電盤に関する。

分電盤の各分岐電流を流す導体は通常１本では無く、負荷側へ向かう電流が流れる導体と、負荷側から戻る電流が流れる導体の２本で一対となっている。また、分岐ごとにブレーカーを設けるために、２本一対の導体は分電盤内部では近接して配置されている。この正負逆方向に電流が流れる２本一対の導体を電流センサの電流経路として用い、磁気センサを導体間に配置し、２本一対の導体と磁気センサを覆うように磁性体コアを挿入する事で、外乱磁場（隣接導体からの磁場など）の影響の少ない電流センサを実現する事ができる。

本構成をとることによって、隣接する電流センサの磁性体コアを１０ｍｍ以内に近接して配置することが可能となる。極端な場合、磁性体コア同士が接触するまで近接させることも可能である。この場合でも、２本一対の導体と磁気センサを覆う磁性体コアがあるため、外乱磁場による出力誤差は電力を高精度に検出するために十分な値にまで抑える事が出来る。これにより各分岐を高密度に配置する事ができ、分電盤の小型化を行う事が出来る。更に、磁気センサの対向位置に磁性体コアが第１の凸部を備えることにより、磁気センサの位置において磁束が集中し、電流センサの出力を向上させることが出来る。

また、隣接する前記筒状の磁性体同士の間隔が１６ｍｍ以内となるように、前記電流センサが所定の間隔をもって配置されてもよい。
近年、分電盤の各分岐に使用されるブレーカーの薄型化が進み、その厚さは１６ｍｍを下回るものも出てきている。電流センサがブレーカーより大きいと、電力演算機能を付加することで分電盤全体の大型化につながってしまう。そのため、電流センサを薄型化する必要があるが、そうすると隣接導体からの外乱磁場の影響がどうしても発生してしまう。本発明の構成は、この問題を克服するものである。

また、前記２本一対の導体に対して略垂直な同一の面に、隣接する前記筒状の磁性体が１６ｍｍ以内となるように前記電流センサが所定の間隔をもって配置されてもよい。
また、前記磁気センサの感磁面と前記第１の凸部が対向するように前記磁気センサが配置されてもよい。
また、前記磁性体の内面に前記第１の凸部と対向する第２の凸部を有し、前記第１の凸部と前記第２の凸部の間のギャップに前記磁気センサが配置されてもよい。
本構成をとることで、磁気センサの位置において平均的に磁束が分布するようになり、電流センサの出力は磁気センサの配置位置精度の影響を受けにくくなる。これにより電流センサの組立が容易となる。

また、前記磁気センサの感磁面と前記第２の凸部が対向するように前記磁気センサが配置されてもよい。
また、前記磁気センサが、磁気検出部と、磁気検出部の出力信号を増幅する信号増幅回路と、を有し、前記磁気センサが検出する磁束密度に比例したアナログ出力を外部に出力してもよい。
本構成をとることで、電流センサからの出力が大きくなるため、分電盤内部で発生する電気的ノイズが電流センサ出力の信号線に重畳する事による誤差が相対的に小さくなり、より高精度な電流検出が可能となる。

また、前記磁気センサが、磁気検出部と、磁気検出部の出力信号を増幅する信号増幅回路と、信号増幅回路の出力をデジタル信号に変換するアナログ−デジタル変換回路と、を有し、前記磁気センサが検出する磁束密度に対応したデジタル出力を外部に出力してもよい。
本構成をとることで、分電盤内部で発生する電気的ノイズが電流センサ出力の信号線に重畳しても、ノイズ電圧がデジタル出力で定められた閾値を超えない限りは誤差をゼロに抑えられる。

また、前記アナログ−デジタル変換回路が、ΔΣ変調方式を用いたアナログ−デジタル変換回路であってもよい。
ΔΣ変調方式を用いることにより、アナログ−デジタル変換回路が高速な信号の変化にも追従できるようになる。また、ΔΣ変調方式を用いたアナログ−デジタル変換回路の出力は単位時間当たりのパルス数で表現される。よって、仮に分電盤内部で発生する電気的ノイズが電流センサ出力の信号線に重畳し、デジタル出力が１パルス分余分に計数されたとしても、誤差は１ＬＳＢ程度に抑えられる。

また、前記磁気検出部が、ホール効果を利用した磁気検出部であってもよい。
ホール効果を利用した磁気検出部を用いることにより、電流センサの出力が検出した磁束密度に比例することになるので、電流センサの出力を用いて電力を演算するための回路あるいはソフトウェアが簡易化できる。
また、前記ホール効果を利用した磁気検出部が、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体を有していてもよい。
ＩＩＩ−Ｖ族化合物半導体を用いることで、磁気検出部のＳ／Ｎが向上するので、高分解能の電流センサが必要な場合に好適となる。それほど分解能が必要でない用途においては、ＩＩＩ−Ｖ族化合物半導体を用いることは必須ではなく、ＳｉなどＩＶ族半導体を用いることも可能である。

また、前記磁気センサが、記憶回路を有し、前記記憶回路の記憶した値に応じて前記信号増幅回路の増幅率を変更できてもよい。
本構成をとることによって、磁性体コアの寸法公差による個々の磁性体コアの発生磁束密度のばらつきがあったとしても、信号増幅回路の増幅率を変更する事によって電流センサ内で補正することが可能となる。また、各分岐の定格電流に応じて信号増幅回路の増幅率を変えることで、信号増幅回路が飽和しない範囲でなるべく大きな出力を得る事が可能となり、電気的ノイズによる誤差が相対的に小さくなる。

また、前記磁気センサが、記憶回路と、前記信号増幅回路のオフセット電圧を補正するためのオフセット補正回路と、を有し、前記記憶回路の記憶した値に応じて前記オフセット補正回路のオフセット電圧補正値を変更できてもよい。
本構成をとることによって、磁気検出部や信号増幅回路に発生するオフセット電圧を電流センサ内で補正する事が可能となり、電流の直流分検出の精度が向上する。

また、前記磁気センサが、記憶回路と、前記磁気センサの出力の温度特性を補正するための電圧を生成する温度特性補正回路と、を有し、前記記憶回路の記憶した値に応じて前記温度特性補正回路の生成電圧を変更できてもよい。
本構成をとることによって、磁気検出部や信号増幅回路の温度特性によって生じる出力の変動を抑える事ができ、より高精度な電流検出が可能となる。

また、前記磁気センサが、実装基板に半田実装され、前記実装基板面に対して平行な方向の磁束密度を検出してもよい。
磁気センサが実装基板に半田実装されることで、基板上の配線で信号を伝送する事ができ、ケーブルの使用による配線の煩雑化を押さえられる。また、磁気センサが基板実装面に対して平行な方向の磁束密度を検出できることで、磁性体コアも基板実装面に接着材などにより固定できるように配置する事ができ、組立性が向上する。

ホール効果を使用した磁気センサでは、通常はパッケージ表面に略垂直な方向の磁束密度を検出する。よって、本構成をとるためには、たとえばＳＩＰ形状のパッケージを用いる事が好ましい。また、パッケージ内部に磁性体を有する事によって磁気センサの検出磁界方向を９０度回転させる事もできる。この場合はＳＯＰ形状のパッケージを用いることも可能である。

また、前記電流センサにおける前記２本一対の導体の向きに略平行な方向の厚さが、０．５ｍｍ以上２ｍｍ以下であってもよい。
電流センサを０．５ｍｍ以上２ｍｍ以下の厚さにおさえることにより、従来の電力演算機能なしの構成の分電盤と比較しても、分電盤全体形状の大型化を抑制できる。また、磁性体コアの厚さとコアの厚さ方向に発生する外乱磁場の影響は、密接に関係しており、あまり薄すぎると電力演算精度の悪化につながるため、０．５ｍｍ以上２ｍｍ以下が最適である。
また、前記電流センサの出力値を用いて、前記各分岐電流における消費電力を演算するための演算処理回路を有していてもよい。
上述した電流センサを用いて取得した信号を、演算処理回路で処理する事により、各分岐の消費電力を高精度に計測する事が可能な分電盤を提供することができる。

本発明によれば、各分岐に流れる直流および交流の電流値を、外乱磁場による誤差を最小限として測定できる、小型で安価な電流センサを提供し、ひいては高精度の電力計測が可能な分電盤を提供することが可能となる。

本発明に係る電流センサの構造を示した図である。従来のＣ字磁性体コアを用いた電流センサの構造を示した図である。図１、図２において、隣接する磁性体コア間の距離と、隣接電流センサに電流が流れたときに生じる誤差との関係を説明するための図である。図１において、紙面右方向から見た電流センサの構造を示した図である。本発明に係る磁気センサの一実施例を説明するためのブロック構成図である。本発明に係る電力演算部の一実施例を説明するためのブロック構成図である。

以下、図面を参照して本発明の実施例について説明する。
図１は、本発明に係る電流センサの構造を示した図で、電流センサ５ａは、磁気センサ１ａと、分岐電流が流れる２本一対の導体２ａ，３ａと、磁性体コア４ａとを備えている。電流センサ５ｂは、磁気センサ１ｂと、分岐電流が流れる２本一対の導体２ｂ，３ｂと、磁性体コア４ｂとを備えている。電流センサ５ｃは、磁気センサ１ｃと、分岐電流が流れる２本一対の導体２ｃ，３ｃと、磁性体コア４ｃとを備えている。ここで、導体２ａ〜２ｃと、導体３ａ〜３ｃには正負逆方向の分岐電流が流れるように構成されている。また、磁気センサ１ａは磁性体コア４ａに完全に周囲を覆われている。

磁気センサ１ａ〜１ｃは、実装基板に半田を用いて実装され、電力演算素子１７（図示せず）に基板上の配線を用いて電気的に接続されている。また、磁性体コア４ａ〜４ｃは、実装基板に接着剤などを用いて固定されている。導体２ａ〜２ｃ，３ａ〜３ｃは、基板穴１８ａ〜１８ｃ，１９ａ〜１９ｃを通して実装基板６を貫通するように配置されている。磁性体コア４ａ〜４ｃは、隣接する磁性体コア間で距離ｄだけ間隔を空けて配置されている。

図２は、従来のＣ字磁性体コアを用いた電流センサの構造を示した図で、電流センサ５ａは、磁気センサ１ａと、分岐電流が流れる導体２ａと、磁性体コア４ａとを備えている。電流センサ５ｂは、磁気センサ１ｂと、分岐電流が流れる導体２ｂと、磁性体コア４ｂとを備えている。電流センサ５ｃは、磁気センサ１ｃと、分岐電流が流れる導体２ｃと、磁性体コア４ｃとを備えている。

図３は、図１、図２において、隣接する磁性体コア間の距離と、隣接電流センサに電流が流れたときに生じる誤差との関係を説明するための図で、磁性体コアの材料がフェライトであり、厚みが２ｍｍの場合において、隣接する磁性体コア間の距離ｄを変化させながら、隣接電流センサに電流が流れたときに生じる誤差を、図１の構造と図２の構造において比較したものである。具体的には、導体２ｂおよび３ｂに１Ａの直流電流が流れたときに、磁気センサ１ａあるいは１ｃに発生してしまう磁束密度によって、電流センサ５ａあるいは５ｃが出力する誤差電圧を電流値に換算した値をＩとしたとき、１Ａに対するパーセント誤差Ｉ／１Ａ×１００（％）を計算したものである。

高精度な分電盤の電流検出のためには、隣接電流センサに電流が流れたときに生じる誤差が０．２％以下であることが望ましいとされている。図２のＣ字磁性体コアを用いた電流センサの構造では、ｄ≦１６ｍｍにおける誤差は０．２％以上であり、分電盤の電流検出の要求を満たせない。図１の本発明の一実施例における電流センサの構造では、ｄ≦１６ｍｍにおける誤差は０．１％以下であり、ｄ＝０ｍｍ、つまり隣接するコア同士が接触している状態においても、隣接電流センサに電流が流れたときの誤差は約０．１％である。
この図３に示した計算結果から、本発明により外乱磁場（本例では、隣接導体に流れる電流からの磁場を想定）に対して誤差の少ない電流センサを提供することが可能なことがわかる。
なお、図１、図２では電流センサを３組配置した構造を示しているが、電流センサの組数を増やした構成においても同様の議論が可能である。

図４は、図１において、紙面右方向から見た電流センサの構造を示した図であり、電流センサ５の厚みｔは、磁気センサ１と磁性体コア４の厚みで決定されることが分かる。
最適な実施形態では磁性体コア４の厚みが２ｍｍであり、磁気センサ１の厚みは２ｍｍ以下である。電流センサを２ｍｍ以下の厚さにおさえることにより、従来の電力演算機能なしの構成の分電盤と比較しても、分電盤全体形状の大型化を抑制できる。また、磁性体コアの厚さとコア厚さ方向の外乱磁場の影響は、密接に関係しており、あまり薄すぎると電力演算精度の悪化につながるため、０．５ｍｍ以上２ｍｍ以下が最適である。
なお、当然ながらさらに電流センサ５の厚みを小さくすることも可能である。その際は、磁気飽和の影響を避けるために磁性体コア４の材料としてパーマロイを選択する事が好ましい。

図５は、本発明に係る磁気センサの一実施例を説明するためのブロック構成図であり、磁気センサ６は、ホールセンサ７と、信号増幅回路８と、ΔΣ変調回路９と、記憶回路１０と、温度特性補正回路１１と、ホールセンサ駆動回路１２と、オフセット電圧調整回路１３とを備えている。
ホールセンサ７による検出信号は、信号増幅回路８によって信号増幅され、ΔΣ変調回路９によって量子化され、デジタル信号が外部に出力されるように構成されている。なお、ΔΣ変調回路９は外部からクロックを入力されることで動作するように構成し、磁気センサ６の回路面積を低減している。
ホールセンサ７は、ホールセンサ駆動回路１２によって電圧を供給されて動作するように構成されている。ホールセンサ駆動回路１２から出力される電圧は、温度特性補正回路１１から発生する信号に比例して変化するように構成されている。

信号増幅回路８は、オフセット電圧調整回路１３からの電圧信号に応じて、出力する信号のオフセット成分が変化するように構成されている。オフセット電圧駆動回路１３から出力される電圧は、温度特性補正回路１１から発生する信号に比例して変化するように構成されている。
なお、温度特性補正回路１１から発生する信号は、温度によってある比例係数で変化するように構成されている。

信号増幅回路８の信号増幅率は、記憶回路１０の特定の記憶領域に記憶された値に応じて、調整できるように構成されている。また、オフセット電圧調整回路１３から出力される電圧も、記憶回路１０の前述とは異なる特定の記憶領域に記憶された値に応じて、調整できるように構成されている。
また、温度特性補正回路１１の出力する信号の温度比例係数は、記憶回路１０の前述とは異なる特定の記憶領域に記憶された値に応じて、調整できるように構成されている。なお、ホールセンサ駆動回路１２に出力する信号とオフセット電圧調整回路１３に出力する信号の温度比例係数は個別に調整できる。

上述のような構成をとることによって、記憶回路１０を用いて、ホールセンサ７の駆動電圧、あるいは信号増幅回路８の増幅率を補正し、ホールセンサ７の持つ磁気感度の絶対値と温度特性を調整する事が可能となる。また、記憶回路１０を用いて、オフセット電圧調整回路１３を補正し、ホールセンサ７の持つオフセット電圧の絶対値と温度特性を調整する事が可能となる。
これにより、個体差や温度特性によらず一定の出力特性を持つ磁気センサを提供でき、高精度な電流検出が可能となる。また、磁性体コアの寸法公差が大きいと磁性体コア内部の発生磁束密度に個体差が生じ、電流センサの出力特性にばらつきが生じるが、これを調整してさらに高精度な電流検出を行うことも可能である。
なお、この実施例では、磁気センサの磁気感度の絶対値を信号増幅回路で、温度特性を駆動回路で調整する構成で説明しているが、本発明の適用範囲は、このような構成に限定されるものではない。

例えば、磁気センサが自己の内部温度をも出力する機能を有すことができる。つまり、電流センサが、電流量と内部の自己温度の２つを出力することができる構成である。分電盤の電流量が多い分岐（例えばエアコンのライン）と、電流量が少ない分岐（例えばＬＥＤ照明のライン）では、電流センサ部の温度が変わる可能性が高い。よって、電力演算部に温度補正テーブルをもち、上記構成で高精度に温度補正を行うこともできる。

図６は、本発明に係る電力演算部の一実施例を説明するためのブロック構成図であり、電力演算部２０は、電流センサ５ａ〜５ｃと、電力演算素子１７とを備え、電力演算素子は、クロック信号発生回路１４と、デジタルフィルタ回路１５と、電力演算回路１６を備えている。
電流センサ５ａ〜５ｃは、クロック信号発生回路１４からのクロック信号を受けてΔΣ変調されたデジタル信号をそれぞれ出力する。電流センサ５ａ〜５ｃから発生したデジタル信号は、デジタルフィルタ回路１５によって数値データに変換され、電力演算回路１６にて電力値に演算され、演算された電力値は外部に出力される。

上記の構造をとることにより、仮に構造上の都合で電流センサ５ａ〜５ｃと電力演算素子１７との距離が離れていても、電気的なノイズに対して誤差を生じにくい電力演算部を構成することができる。
なお、上述の実施例はアナログ−デジタル変換回路にΔΣ変調方式を用いた構成としているが、他のアナログ−デジタル変換方式を用いても同様の構成が可能な事は言うまでもない。また、電流センサの組数も３個に限るものでは無い。

本発明によれば、交流から直流領域までの電流を高精度に検出可能な、小型で安価な電流センサを有する分電盤を提供することが可能となることから、一般家庭や産業施設、ビル、工場等における、各分岐の電力監視が可能な分電盤として利用することができ、利用者の省エネルギー意識を一層高めるとともに、効率的なエネルギーの使用方法を探索する事が可能となる。またホールセンサを使うことで、直流電流測定も可能であることから将来の直流送電にも対応できる。

１，１ａ〜１ｃ磁気センサ
２，２ａ〜２ｃ，３，３ａ〜３ｃ導体
４，４ａ〜４ｃ磁性体コア
５ａ〜５ｃ電流センサ
６実装基板
７ホールセンサ
８信号増幅回路
９ ΔΣ変調回路
１０記憶回路
１１温度特性補正回路
１２ホールセンサ駆動回路
１３オフセット補正調整回路
１４クロック信号発生回路
１５デジタルフィルタ回路
１６電力演算回路
１７電力演算素子
１８ａ〜１８ｃ，１９ａ〜１９ｃ基板穴
２０電力演算部

Claims

主幹電流から分岐された分岐電流が流れる互いに略平行に配置された２本一対の導体と、
前記略平行に配置された２本一対の導体に流れる電流を検出する電流センサと、
を複数有する分電盤であって、
前記電流センサが、
前記２本一対の導体間に配置される磁気センサと、
前記２本一対の導体と前記磁気センサを覆い、前記磁気センサとの対向位置に第１の凸部を備える筒状の磁性体と、を有し、
前記電流センサが所定の間隔をもって配置されていることを特徴とする分電盤。
隣接する前記筒状の磁性体同士の間隔が１６ｍｍ以内となるように、前記電流センサが所定の間隔をもって配置されていることを特徴とする請求項１に記載の分電盤。
前記２本一対の導体に対して略垂直な同一の面に、隣接する前記筒状の磁性体が１６ｍｍ以内となるように前記電流センサが所定の間隔をもって配置されていることを特徴とする請求項１又は２に記載の分電盤。
前記磁気センサの感磁面と前記第１の凸部が対向するように前記磁気センサが配置されることを特徴とする請求項１から３の何れか１項に記載の分電盤。
前記磁性体の内面に前記第１の凸部と対向する第２の凸部を有し、
前記第１の凸部と前記第２の凸部の間のギャップに前記磁気センサが配置される請求項１から４の何れか１項に記載の分電盤。
前記磁気センサの感磁面と前記第２の凸部が対向するように前記磁気センサが配置されることを特徴とする請求項１から５の何れか１項に記載の分電盤。
前記略平行に配置された２本一対の導体は、互いに逆方向の電流が流れる導体であることを特徴とする請求項１から６の何れか１項に記載の分電盤。
前記磁気センサが、
磁気検出部と、
磁気検出部の出力信号を増幅する信号増幅回路と、を有し、
前記磁気センサが検出する磁束密度に比例したアナログ出力を外部に出すことを特徴とする請求項１から７のいずれか１項に記載の分電盤。
前記磁気センサが、
磁気検出部と、
磁気検出部の出力信号を増幅する信号増幅回路と、
信号増幅回路の出力をデジタル信号に変換するアナログ−デジタル変換回路と、を有し、
前記磁気センサが検出する磁束密度に対応したデジタル出力を外部に出すことを特徴とする請求項１から７のいずれか１項に記載の分電盤。
前記アナログ−デジタル変換回路が、ΔΣ変調方式を用いたアナログ−デジタル変換回路であることを特徴とする請求項９に記載の分電盤。
前記磁気検出部が、ホール効果を利用した磁気検出部であることを特徴とする請求項８から１０のいずれか１項に記載の分電盤。
前記ホール効果を利用した磁気検出部が、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体を有していることを特徴とする請求項１１に記載の分電盤。
前記磁気センサが、
記憶回路を有し、
前記記憶回路の記憶した値に応じて前記磁気センサの磁気感度を変更できることを特徴とする請求項１から１２の何れか１項に記載の分電盤。
前記磁気センサが、
記憶回路と、
前記信号増幅回路のオフセット電圧を補正するためのオフセット補正回路と、を有し、
前記記憶回路の記憶した値に応じて前記オフセット補正回路のオフセット電圧補正値を変更できることを特徴とする請求項８から１２の何れか１項に記載の分電盤。
前記磁気センサが、
記憶回路と、
前記磁気センサの磁気感度あるいはオフセット電圧の温度特性を補正するための電圧を生成する温度特性補正回路と、を有し、
前記記憶回路の記憶した値に応じて前記温度特性補正回路の生成電圧を変更できることを特徴とする請求項８から１３の何れか１項に記載の分電盤。
前記磁気センサが、
実装基板に半田実装され、
前記実装基板面に対して平行な方向の磁束密度を検出することを特徴とする請求項１から１５のいずれか１項に記載の分電盤。
前記電流センサにおける前記２本一対の導体の向きに略平行な方向の厚さが、０．５ｍｍ以上２ｍｍ以下であることを特徴とする請求項１から１６の何れか１項に記載の分電盤。
前記電流センサの出力値を用いて、前記各分岐電流における消費電力を演算するための演算処理回路を有していることを特徴とする請求項１から１７の何れか１項に記載の分電盤。