JP6053668B2 - Semiconductor module and power conversion device - Google Patents
Semiconductor module and power conversion device Download PDFInfo
- Publication number
- JP6053668B2 JP6053668B2 JP2013263692A JP2013263692A JP6053668B2 JP 6053668 B2 JP6053668 B2 JP 6053668B2 JP 2013263692 A JP2013263692 A JP 2013263692A JP 2013263692 A JP2013263692 A JP 2013263692A JP 6053668 B2 JP6053668 B2 JP 6053668B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- conductor
- semiconductor module
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 212
- 238000006243 chemical reaction Methods 0.000 title description 44
- 239000004020 conductor Substances 0.000 claims description 122
- 239000012212 insulator Substances 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 63
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 description 33
- 230000000694 effects Effects 0.000 description 13
- 230000005855 radiation Effects 0.000 description 13
- 230000017525 heat dissipation Effects 0.000 description 10
- 239000004519 grease Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 240000004050 Pentaglottis sempervirens Species 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
本発明は、ノイズ除去用の静電容量成分を備える半導体モジュールおよび電力変換装置に関し、特にノイズ除去用の静電容量成分として、半導体素子と導電部材(シャーシ導体)との間に生じる静電容量を利用する半導体モジュールおよび電力変換装置に関する。 The present invention relates to a semiconductor module and a power conversion device having an electrostatic capacitance component for noise removal, and in particular, an electrostatic capacitance generated between a semiconductor element and a conductive member (chassis conductor) as an electrostatic noise component for noise removal. TECHNICAL FIELD The present invention relates to a semiconductor module and a power conversion device that use the above.
半導体素子のスイッチング動作に伴い発生する放射ノイズを低減することを目的として、半導体素子とシャーシ導体間に静電容量成分を設ける場合がある。この場合、半導体素子の正極側と負極側とで静電容量が平衡に設けられる場合がある。このような静電容量成分は対地間コンデンサとも呼ばれる。ところが、半導体素子とシャーシ導体間の静電容量が正極側と負極側で不平衡になると逆に放射ノイズが増加してしまうという問題がある。 For the purpose of reducing radiation noise generated with the switching operation of the semiconductor element, a capacitance component may be provided between the semiconductor element and the chassis conductor. In this case, the electrostatic capacitance may be provided in equilibrium between the positive electrode side and the negative electrode side of the semiconductor element. Such a capacitance component is also called a ground-to-ground capacitor. However, when the capacitance between the semiconductor element and the chassis conductor is unbalanced between the positive electrode side and the negative electrode side, there is a problem that radiation noise increases.
例えばパワー半導体素子の場合、一般に該素子の一方の主面は、シャーシ導体上に薄い絶縁体を介して接合されているベース電極と接触・接合される。つまり、パワー半導体素子はベース電極、絶縁体およびシャーシ導体からなる冷却経路に接続される。 For example, in the case of a power semiconductor element, generally, one main surface of the element is brought into contact / joining with a base electrode joined via a thin insulator on a chassis conductor. That is, the power semiconductor element is connected to a cooling path composed of the base electrode, the insulator, and the chassis conductor.
このとき、半導体素子の製造プロセス上、たとえば絶縁ゲートバイポーラトランジスタ(IGBT)の場合はコレクタ側、MOS型電界効果トランジスタ(MOSFET)の場合はドレイン側、ダイオードの場合はカソード側がベース電極と接合されることが一般的である。そのため、ハイサイド側素子(上アームのパワー半導体素子)とローサイド側素子(下アームのパワー半導体素子)とを直列に接続したセミブリッジ回路の場合、当該セミブリッジ回路の正極側はベース電極を備えていることから、正極側とシャーシ導体間に大きい静電容量が生じる。一方でセミブリッジ回路の負極側はベース電極を備えていないため、負極側とシャーシ導体間に生じる静電容量は微小となる。その結果、パワー半導体素子において、上アームの半導体素子の正極側とシャーシ導体間の静電容量と、下アームの半導体素子の負極側とシャーシ導体間の静電容量とが不平衡になり、放射ノイズを低減することができない。 At this time, in the semiconductor element manufacturing process, for example, the collector side is joined to the base electrode in the case of an insulated gate bipolar transistor (IGBT), the drain side in the case of a MOS field effect transistor (MOSFET), and the cathode side in the case of a diode. It is common. Therefore, in the case of a semi-bridge circuit in which a high-side element (upper-arm power semiconductor element) and a low-side element (lower-arm power semiconductor element) are connected in series, the positive side of the semi-bridge circuit includes a base electrode. Therefore, a large capacitance is generated between the positive electrode side and the chassis conductor. On the other hand, since the negative electrode side of the semi-bridge circuit is not provided with a base electrode, the capacitance generated between the negative electrode side and the chassis conductor is very small. As a result, in the power semiconductor element, the capacitance between the positive electrode side of the semiconductor element of the upper arm and the chassis conductor and the capacitance between the negative electrode side of the semiconductor element of the lower arm and the chassis conductor become unbalanced, resulting in radiation. Noise cannot be reduced.
特開2007−142073号公報には、絶縁基板上に配置された回路パターンの直流入力の正極側電極および負極側電極の面積をほぼ同じ大きさとすることで、絶縁基板の浮遊容量をコンデンサとして各相ごとの容量アンバランスを無くすことができることが記載されている。 In Japanese Patent Application Laid-Open No. 2007-142073, the area of the positive electrode and the negative electrode of the DC input of the circuit pattern arranged on the insulating substrate is made substantially the same size, so that the stray capacitance of the insulating substrate is used as a capacitor. It is described that capacity imbalance for each phase can be eliminated.
また、特開2009−088046号公報には、第1のパワー半導体素子と第2のパワー半導体素子とを反対向きに配線基板に実装する技術が記載されている。 Japanese Unexamined Patent Application Publication No. 2009-088046 describes a technique for mounting a first power semiconductor element and a second power semiconductor element on a wiring board in opposite directions.
しかしながら、特開2007−142073号公報に記載のパワー半導体モジュールは、絶縁セラミックス基板上に正極側電極と同じ面積の負極側電極を設ける必要があるため、電力変換装置が大型化してしまうという問題がある。具体的には、絶縁セラミックス基板上に、半導体素子を搭載する回路パターン(正極側電極等)に加えて半導体素子が搭載されていない負極側電極を新たに設ける必要があるため、電力変換装置は大型化してしまう。 However, since the power semiconductor module described in Japanese Patent Application Laid-Open No. 2007-142073 needs to provide a negative electrode on the insulating ceramic substrate with the same area as the positive electrode, there is a problem that the power conversion device becomes large. is there. Specifically, since it is necessary to newly provide a negative electrode on which no semiconductor element is mounted on an insulating ceramic substrate in addition to a circuit pattern (positive electrode etc.) on which a semiconductor element is mounted, It will increase in size.
また、特開2009−088046号公報に記載のパワー半導体装置では、上アームの半導体素子が接合される正極側配線パターンの面積と、下アームの半導体素子が接合される負極側配線パターンの面積とは通常同等ではない(異なる観点から言えば、上アームの半導体素子が接合される正極側配線パターンの面積に対する、当該正極側配線パターンの面積と下アームの半導体素子が接合される負極側配線パターンの面積の差分の比率は、±10%超えである)。具体的には、下アームの半導体素子が接合される配線パターンは全て負極側配線パターンとして形成されるのではなく、一部ゲート配線パターンとして形成されるため、通常は特開2009−088046号公報の図面に記載されているように、上記2つの面積は同等に設けられていない。このとき、上アームの半導体素子が接合される配線パターンの面積に対する上記2つの面積の差分の比率を±10%以下とするには、上アームの半導体素子が接合される配線パターンの面積を小さくすることが考えられるが、この場合、上アームの半導体素子の放熱性が悪化する。また、下アームの半導体素子が接合される配線パターンの面積を大きくすることも考えられるが、この場合電力変換装置が大型化してしまう。 Further, in the power semiconductor device described in Japanese Patent Application Laid-Open No. 2009-088046, the area of the positive side wiring pattern to which the upper arm semiconductor element is bonded and the area of the negative side wiring pattern to which the lower arm semiconductor element is bonded Are usually not equivalent (from a different perspective, the area of the positive-side wiring pattern and the area of the positive-side wiring pattern to which the semiconductor element of the lower arm is bonded relative to the area of the positive-side wiring pattern to which the upper-arm semiconductor element is bonded) The ratio of the difference in the area is more than ± 10%). Specifically, all the wiring patterns to which the lower arm semiconductor elements are bonded are not formed as negative electrode wiring patterns, but are partially formed as gate wiring patterns, and are generally disclosed in JP 2009-088046 A. As described in the drawings, the two areas are not provided equally. At this time, in order to set the ratio of the difference between the two areas to the area of the wiring pattern to which the upper arm semiconductor element is bonded to ± 10% or less, the area of the wiring pattern to which the upper arm semiconductor element is bonded is reduced. However, in this case, the heat dissipation of the upper arm semiconductor element deteriorates. In addition, it is conceivable to increase the area of the wiring pattern to which the lower arm semiconductor element is bonded. In this case, however, the power converter is increased in size.
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、電力変換装置の大型化を抑制し、かつ高い放熱性を有しながら、放射ノイズを十分に低減することができる半導体モジュールおよび電力変換装置を提供することにある。 The present invention has been made to solve the above-described problems. A main object of the present invention is to provide a semiconductor module and a power conversion device capable of sufficiently reducing radiation noise while suppressing an increase in size of the power conversion device and having high heat dissipation.
本発明に係る半導体モジュールは、導電部材と、導電部材上に形成されている第1絶縁体と、第1絶縁体上に配置されている第1電極と、第1電極と間隔を空けて第1絶縁体上に配置されている第2電極と、第1電極上に配置され、正極および負極を有する第1の半導体素子と、第2電極上に配置され、正極および負極を有する第2の半導体素子とを備え、第1の半導体素子の正極は第1電極と接続されており、第1の半導体素子の負極は第2の半導体素子の正極に接続されており、導電部材と第1の半導体素子の正極との間に生じる静電容量値に対する、導電部材と第2の半導体素子の負極との間に生じる静電容量値の比が0.9以上1.1以下である。第2の半導体素子の正極は第2電極と接続されている。第2の半導体素子の負極は第1導体と接続されている。導電部材と第1導体との間がコンデンサ素子を介して接続されている。 A semiconductor module according to the present invention includes a conductive member, a first insulator formed on the conductive member, a first electrode disposed on the first insulator, and a first electrode spaced from the first electrode. A second electrode disposed on one insulator; a first semiconductor element disposed on the first electrode and having a positive electrode and a negative electrode; and a second semiconductor element disposed on the second electrode and having a positive electrode and a negative electrode A semiconductor element, the positive electrode of the first semiconductor element is connected to the first electrode, the negative electrode of the first semiconductor element is connected to the positive electrode of the second semiconductor element, and the conductive member and the first element The ratio of the capacitance value generated between the conductive member and the negative electrode of the second semiconductor element to the capacitance value generated between the positive electrode of the semiconductor element is 0.9 or more and 1.1 or less. The positive electrode of the second semiconductor element is connected to the second electrode. The negative electrode of the second semiconductor element is connected to the first conductor. The conductive member and the first conductor are connected via a capacitor element.
本発明によれば、電力変換装置の大型化を抑制し、かつ高い放熱性を有しながら、放射ノイズを十分に低減することができる半導体モジュールおよび電力変換装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor module and power converter device which can fully reduce radiation noise can be provided, suppressing the enlargement of a power converter device and having high heat dissipation.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
まず、図1〜図5を参照して、本発明の実施の形態1に係る半導体モジュール1および電力変換装置51について説明する。はじめに、図1を参照して、実施の形態1に係る電力変換装置51の回路図の一例を説明する。実施の形態1に係る電力変換装置51は、直流電源52から入力された直流電力を交流化して、モータ53等に供給することができる。電力変換装置51は、たとえばインバータとして、3つのセミブリッジ回路が並列に接続されて構成されている。具体的には、電力変換装置51は、上アームの半導体素子56a,56b,56cおよび下アームの半導体素子57a,57b,57cを備える。半導体素子56aと半導体素子57aとは直列接続されて第1のセミブリッジ回路を構成している。半導体素子56bと半導体素子57bとは直列接続されて第2のセミブリッジ回路を構成している。半導体素子56cと半導体素子57cとは直列接続されて第3のセミブリッジ回路を構成している。これら第1のセミブリッジ回路〜第3のセミブリッジ回路は並列に接続されて、3相のインバータ回路を構成している。各半導体素子56,57は、絶縁ゲートバイポーラトランジスタ(IGBT)、サイリスタなど任意の半導体素子とすることができるが、たとえばMOS型電界効果トランジスタ(MOSFET)である。各半導体素子には、それぞれ並列にダイオードが接続されている。上アームの半導体素子のドレイン側は直流電源52の正極側に接続され、下アームの半導体素子のソース側は直流電源52の負極側に接続されている。上アームの半導体素子と下アームの半導体素子の接続部はモータ53に接続されている。
(Embodiment 1)
First, with reference to FIGS. 1-5, the semiconductor module 1 and the
電力変換装置51の各セミブリッジ回路は、半導体モジュール1として構成されている。図2は、電力変換装置51を構成する半導体モジュール1の実装状態を示す鳥瞰図である。半導体モジュール1は、導電部材としてのシャーシ導体2上に実装されている。半導体モジュール1は、たとえば正極側導体3、負極側導体4、中間側導体5とを備え、各導体は半導体モジュール1の内部から外部に引き出されている。シャーシ導体2は、放熱性の高い任意の材料で構成されていればよいが、たとえば銅やアルミニウム等で構成されていればよい。
Each semi-bridge circuit of the
図3は、半導体モジュール1の内部構成を説明するための概略上面図である。図4は、半導体モジュール1の内部構成を説明するための概略断面図である。図5は、半導体モジュール1に形成されているセミブリッジ回路の回路図である。なお、図4は、図2および図3に示す半導体モジュール1の正極側から負極側までの各構成部材の接続状態を説明するために、図2および図3に示す各構成部材の配列を一部変更して示している。 FIG. 3 is a schematic top view for explaining the internal configuration of the semiconductor module 1. FIG. 4 is a schematic cross-sectional view for explaining the internal configuration of the semiconductor module 1. FIG. 5 is a circuit diagram of a semi-bridge circuit formed in the semiconductor module 1. FIG. 4 shows an arrangement of the constituent members shown in FIGS. 2 and 3 in order to explain the connection state of the constituent members from the positive electrode side to the negative electrode side of the semiconductor module 1 shown in FIGS. The part has been changed.
半導体モジュール1は、たとえば第1の半導体素子としての上アームの半導体素子6(6a,6b)と、第2の半導体素子としての下アームの半導体素子7(7a,7b)とを備えている。半導体素子6のドレイン電極は、直流電源52の正極側に接続されている正極側導体3に、半導体素子7のソース電極は、直流電源52の負極側に接続されている負極側導体4にそれぞれ接続されている。モータ53に接続されている中間側導体5に、半導体素子6のソース電極および半導体素子7のドレイン電極は、それぞれ接続されている。また、シャーシ導体2は接地されている。正極側導体3、負極側導体4、および中間側導体5は、導電性を有する任意の材料により構成すればよいが、たとえば銅、銀、またははんだ等により構成されている。
The semiconductor module 1 includes, for example, an upper arm semiconductor element 6 (6a, 6b) as a first semiconductor element and a lower arm semiconductor element 7 (7a, 7b) as a second semiconductor element. The drain electrode of the
半導体モジュール1において、上アームの半導体素子6は第1電極としての正極側ベース電極8上に搭載されている。このとき、半導体素子6のドレイン電極は正極側ベース電極8と接合されており、正極側ベース電極8は正極側導体3と接合されている。これにより、上述のように、半導体素子6のドレイン電極は直流電源52の正極側に接続されている。また、下アームの半導体素子7は、第2電極としての中間側ベース電極9上に搭載されている。このとき、半導体素子7のドレイン電極は中間側ベース電極9と接合されており、中間側ベース電極9は中間側導体5と接合されている。つまり、中間側導体5は、上述のように上アームの半導体素子6のソース電極と接合されているとともに、下アームの半導体素子7のドレイン電極と接合されている中間側ベース電極9と接合されており、これにより半導体素子6と半導体素子7とを直列に接続している。
In the semiconductor module 1, the upper
正極側ベース電極8および中間側ベース電極9を構成する材料は、導電性を有する任意の材料とすればよいが、たとえば、銅、銀、またははんだ等などである。正極側ベース電極8および中間側ベース電極9は、シャーシ導体2上に形成されている第1絶縁体10上に設けられている。
The material constituting the positive
第1絶縁体10を構成する材料は、電気的絶縁性を有する任意の材料から選択することができ、たとえばエポキシ樹脂、ポリイミド樹脂などの樹脂系材料、チタン酸バリウム、アルミナ等のセラミック系材料等である。第1絶縁体10を構成する材料およびその膜厚は、第1絶縁体10に求められる誘電率に応じて適宜設定することができる。なお、本実施の形態のようにパワー半導体素子を用いる場合には、シャーシ導体2への放熱性を高める観点から第1絶縁体10の膜厚を薄く形成するのが一般的である。
The material constituting the
正極側ベース電極8および中間側ベース電極9は、第1絶縁体10を介してシャーシ導体2と接続されていることにより、それぞれ正極側静電容量101と中間側静電容量102とを形成している。正極側静電容量101と中間側静電容量102とは、第1絶縁体10が同一の材料でかつ同等の膜厚で形成されており、かつ、正極側ベース電極8と中間側ベース電極9とが同等の面積で形成されていることにより、それぞれの静電容量値を同等とすることができる。
The positive-
シャーシ導体2上において、第1絶縁体10が形成されていない領域には接地電極11が形成されている。つまり、接地電極11は、シャーシ導体2を介して接地されている。接地電極11を構成する材料は、導電性を有する任意の材料とすればよいが、たとえば銅である。
On the
負極側導体4と接地電極11との間はコンデンサ素子100を介して接続されている。コンデンサ素子100は、所定の静電容量を有するものとして選択されている。具体的には、図4および図5を参照して、コンデンサ素子100の静電容量値は、第1絶縁体10を介して接続されている正極側ベース電極8とシャーシ導体2との間に形成される正極側静電容量101の静電容量値の±10%以内であるように選択される。つまり、コンデンサ素子100の静電容量値は、正極側静電容量101を基準として一般的なコンデンサの静電容量値の誤差範囲内に収まっていればよい。なお、図3を参照して、コンデンサ素子100は、複数のコンデンサ素子100a,100b,100c,100dにより構成されていてもよい。各コンデンサ素子100a,100b,100c,100dは、たとえば負極側導体4と接地電極11との間に互いに並列に接続されている。この場合、正極側静電容量101の静電容量値に対する、コンデンサ素子100a,100b,100c,100dの静電容量値の合計値の比が0.9以上1.1以下であるように設けられていればよい。
The negative
コンデンサ素子100a,100b,100c,100dは、誘電体を介して2種の電極を交互に多層積層した多層型のコンデンサ素子であり、例えば積層型セラミックコンデンサや多層プリント基板などを用いることができる。また、コンデンサ素子100は誘電体を2層の電極ではさんだものを旋回して巻き込んだ旋回型のコンデンサ素子でもよく、例えばフィルムコンデンサなどを用いることができる。上記誘電体にはセラミックのような高誘電率の誘電体を用いてもよく、樹脂のような低誘電率の誘電体を用いてもよい。
上述したシャーシ導体2上に形成されている各部材(中間側導体5、半導体素子6、半導体素子7、正極側ベース電極8、中間側ベース電極9、第1絶縁体10、接地電極11)と正極側導体3および負極側導体4の一部は封止体12で覆われており、これにより半導体モジュール1が構成されている。封止体12を構成する材料は、たとえばエポキシ樹脂である。
Each member (
次に、実施の形態1に係る半導体モジュール1および電力変換装置51の作用効果について説明する。実施の形態1に係る半導体モジュール1では、負極側導体4と接地電極11との間をコンデンサ素子100a,100b,100c,100dを介して接続している。さらに正極側静電容量101の静電容量値に対してコンデンサ素子100a,100b,100c,100dの静電容量値の合計値の比が0.9以上1.1以下に設けられている。これにより、接地されているシャーシ導体2と半導体素子6の正極との間に生じる静電容量(正極側静電容量101)と、該シャーシ導体2と半導体素子7の負極との間に生じる静電容量とを容易に平衡化させることができる。その結果、静電容量をノイズ除去用の静電容量成分として用いることができ、放射ノイズを十分に低減することができる。このとき、たとえば正極側ベース電極8の面積を低減することなく、上記のように半導体素子6および半導体素子7と接地されているシャーシ導体2間の静電容量を半導体モジュール1の正極側と負極側との間で平衡化させることができるため、半導体素子6に対する高い放熱性を維持することができる。
Next, functions and effects of the semiconductor module 1 and the
さらに、半導体素子7の負極側と接続されてかつ絶縁体を介してシャーシ導体2と接続される電極を新たに設けることにより、正極側静電容量101の静電容量値に対する静電容量値の比が0.9以上1.1以下の静電容量を形成する従来の電力変換装置用半導体モジュールと比べて、半導体モジュール1を小型化することができる。
Further, by newly providing an electrode connected to the negative electrode side of the
また、このような作用効果はコンデンサ素子100の並列数に関わらず得ることができるが、本実施の形態のようにコンデンサ素子100を並列接続することで、負極側導体4と接地電極11の間を低インダクタンスで接続することができ、より効果的に電力変換装置の大型化を抑制し、かつ高い放熱性を有しながら、放射ノイズを十分に低減することができる。
Such an effect can be obtained regardless of the number of
また、実施の形態1に係る電力変換装置51において、第1絶縁体10を構成する材料と、コンデンサ素子100の誘電体材料とは、誘電率の温度変化率が同等程度のものであるのが好ましい。たとえば、第1絶縁体10を構成する材料を低誘電率系のアルミナ(Al2O3)とした場合には、アルミナの誘電率の温度変化は約100ppm/℃程度と小さいため、コンデンサ素子100の誘電体材料を誘電率の温度変化が小さい低誘電率系の酸化チタンやジルコン酸カルシウムとすることができる。また、より好ましくは、第1絶縁体10を構成する材料とコンデンサ素子の誘電体材料とは、同じ材料である。たとえば、第1絶縁体10を構成する材料とコンデンサ素子の誘電体材料を高誘電率系のチタン酸バリウム(BaTiO3)としてもよい。ここで、チタン酸バリウムの誘電率の温度変化は添加物や粒径などで変化する。そのためこれらを適宜選択することにより、100℃で常温時よりも20%誘電率が低下するような第1絶縁体10を構成することができる。また、上述のように、第1絶縁体10を構成する材料をアルミナとした場合にはコンデンサ素子100の誘電体材料もアルミナとしてもよい。
Further, in the
誘電体の誘電率は一般的に温度によって変化するため、第1絶縁体10を構成する材料とコンデンサ素子100の誘電体材料とで誘電率の温度変化率が異なる場合には、電力変換装置51の動作温度に依って正極側静電容量101とコンデンサ素子100の静電容量との差異が大きくなり(正極側静電容量101の静電容量値に対する、コンデンサ素子100a,100b,100c,100dの静電容量値の合計値の比が0.9未満、または1.1超えとなり)、放射ノイズの低減効果が損なわれる。これに対し、第1絶縁体10を構成する材料と、コンデンサ素子100の誘電体材料とを、誘電率の温度変化率が同等程度のものとすることにより、電力変換装置51の動作温度によらず放射ノイズ低減効果を得ることができる。
Since the dielectric constant of the dielectric generally changes with temperature, when the temperature change rate of the dielectric constant differs between the material constituting the
(実施の形態2)
次に、実施の形態2に係る半導体モジュールおよび電力変換装置51について説明する。図6を参照して、実施の形態2に係る半導体モジュールおよび電力変換装置は、基本的には実施の形態1に係る半導体モジュールおよび電力変換装置51と同様の構成を備えるが、半導体モジュール1において接地電極11がシャーシ導体2とコンデンサ素子100との間、およびシャーシ導体2と第1絶縁体10との間に形成されている点で異なる。
(Embodiment 2)
Next, the semiconductor module and the
接地電極11を構成する材料は、導電性を有する任意の材料とすればよいが、たとえば銅である。このようにすれば、シャーシ導体2と半導体モジュール1との間の熱伝導性を向上させることができる。接地電極11を形成する方法は、任意の方法とすればよく、たとえば活性金属ろう付けプロセスにより接地電極11を第1絶縁体10と接合することで、接地電極11を形成すればよい。
The material constituting the
一般に、半導体モジュール1とシャーシ導体2との間に熱伝導性の向上を目的として熱伝導グリス等を塗布する場合があるが、熱伝導グリス等の塗布量(厚み)に応じて正極側静電容量101(図4参照)が変化してしまうという問題がある。そのため、熱伝導グリス等の塗布量の制御が十分でない場合には、正極側静電容量101とコンデンサ素子100の静電容量との差異が大きくなり、放射ノイズ低減効果が損なわれることがある。
In general, thermal conductive grease or the like may be applied between the semiconductor module 1 and the
実施の形態2に係る半導体モジュール1および電力変換装置51では、第1絶縁体10が形成される領域およびコンデンサ素子100が配置される領域に接地電極11が形成されているため、第1絶縁体10と接地電極11との間に熱伝導グリスが存在しないため、熱伝導グリスの塗布量の変動に起因する上記静電容量の変動を防止することができる。なお、接地電極11とシャーシ導体2との間にはしばしば熱伝導グリスが塗布されるが、通常接地電極11とシャーシ導体2とは電気的に接続されており、ここでの熱伝導グリスの塗布量の変動は放射ノイズ低減効果を損なわない。
In the semiconductor module 1 and the
その結果、上述のように熱伝導性グリス等に起因して正極側静電容量101とコンデンサ素子100の静電容量の差異が大きくなる(正極側静電容量101の静電容量値に対する、コンデンサ素子100a,100b,100c,100dの静電容量の合計値の比が0.9未満、または1.1超えとなる)ことを防止することができる。つまり実施の形態2に係る半導体モジュール1および電力変換装置51は、接地電極11により高い放熱性を有することができるとともに、正極側静電容量101と、シャーシ導体2と半導体素子7の負極との間に形成される静電容量とをより確実に平衡化させることができる。
As a result, as described above, the difference in capacitance between the positive
シャーシ導体2とコンデンサ素子100との間に形成されている接地電極11と、シャーシ導体2と第1絶縁体10との間に形成されている接地電極11とは、一体として形成されていてもよいし、別体として形成されていてもよい。好ましくは、シャーシ導体2とコンデンサ素子100との間に形成されている接地電極11と、シャーシ導体2と第1絶縁体10との間に形成されている接地電極11とは、同一の材料で同時に形成されている。このようにすれば、接地電極11の影響を排除することができる。
The
(実施の形態3)
次に、実施の形態3に係る半導体モジュールおよび電力変換装置について説明する。図7を参照して、実施の形態3に係る半導体モジュール1および電力変換装置は、基本的には実施の形態1に係る半導体モジュールおよび電力変換装置51と同様の構成を備えるが、半導体モジュール1の外部において、コンデンサ素子110と、その両極に接続されている負極側導体接続部材111と、シャーシ導体側接続部材112とを備える点で異なる。
(Embodiment 3)
Next, a semiconductor module and a power conversion device according to the third embodiment will be described. Referring to FIG. 7, the semiconductor module 1 and the power conversion device according to the third embodiment basically have the same configuration as the semiconductor module and the
コンデンサ素子110は、半導体モジュール1の内部に形成されている正極側静電容量101の静電容量値に対するコンデンサ素子110の静電容量値の比が0.9以上1.1以下となるように設けられている。
In the
負極側導体接続部材111は、半導体モジュール1の外部に延びている負極側導体4と接続されている。負極側導体接続部材111は導電性を有する任意の材料とすればよいが、たとえば銅であり、負極側導体4と一体として設けられていてもよい。負極側導体接続部材111は、コンデンサ素子110の一方の電極と接続されている。
The negative electrode side
シャーシ導体側接続部材112は、半導体モジュール1の外部において表出しているシャーシ導体2上に形成されている。シャーシ導体側接続部材112を構成する材料は、導電性を有する任意の材料とすればよいが、たとえば銅である。シャーシ導体側接続部材112は、シャーシ導体2と任意の方法で接続されていればよいが、たとえばねじ止めされている。シャーシ導体側接続部材112は、コンデンサ素子110の他方の電極と接続されている。
The chassis conductor
負極側導体接続部材111とシャーシ導体側接続部材112の形状および寸法は、いずれもコンデンサ素子110の形状および寸法に応じて適宜選択することができる。コンデンサ素子110、負極側導体接続部材111およびシャーシ導体側接続部材112の寸法は、いずれも小さい方が好ましい。
The shapes and dimensions of the negative electrode side
このようにしても、半導体モジュール1の負極側においてシャーシ導体2と半導体素子7の負極(負極側導体4)との間に、正極側静電容量101の静電容量値に対する比が0.9以上1.1以下の静電容量値を有するコンデンサ素子110を形成することができる。また、このような電力変換装置も、正極側ベース電極8と同等の面積を有する負極側電極を形成する従来の電力変換装置と比べて小型化することができる。その結果、実施の形態3に係る半導体モジュール1および電力変換装置は、実施の形態1に係る半導体モジュール1および電力変換装置51と同様の効果を奏することができる。
Even in this case, the ratio of the positive
また、実施の形態3に係る電力変換装置において、半導体モジュール1は、ディスクリート半導体モジュールとして構成されていてもよい。図8を参照して、半導体モジュール1は、たとえばシャーシ導体2上に形成された上アームの半導体素子としての第1のディスクリート半導体部品126および下アームの半導体素子としての第2のディスクリート半導体部品127が上述のようなセミブリッジ回路を構成するように形成されていてもよい。第1のディスクリート半導体部品126および第2のディスクリート半導体部品127は、たとえば上述した実施の形態1に係る半導体モジュール1と同様に、その内部においてシャーシ導体2上に形成されている絶縁体と、該絶縁体上に形成されている正極側電極と、該正極電極と接続されている正極側端子123A,123Bと、該正極側電極上に正極が接合されている半導体素子と、該半導体素子の負極と接合されている負極側端子124A,124Bと、これらを覆う封止体により構成されている。このとき、正極側静電容量101は、第1のディスクリート半導体部品126内において絶縁体を介してシャーシ導体2と正極側電極との間に形成される。
In the power conversion device according to the third embodiment, the semiconductor module 1 may be configured as a discrete semiconductor module. Referring to FIG. 8, a semiconductor module 1 includes, for example, a first
この場合、第1のディスクリート半導体部品126は外部に伸びる正極側端子123A、負極側端子124A、およびゲート端子125Aを有し、第2のディスクリート半導体部品127は外部に伸びる正極側端子123B、負極側端子124B、およびゲート端子125Bを有している。
In this case, the first
第1のディスクリート半導体部品126の負極側端子124Aは、シャーシ導体2上に形成されている中間側端子128に接続されている。第2のディスクリート半導体部品127の正極側端子123Bは、シャーシ導体2上に形成されている中間側端子128に接続されている。つまり、第1のディスクリート半導体部品126および第2のディスクリート半導体部品127は中間側端子128を介して直列に接続されている。
The negative terminal 124 </ b> A of the first
中間側端子128は、たとえば高い電気伝導率を有する材料からなる配線パターンであってもよい。この場合、中間側端子128は、たとえばプリント基板の絶縁層によりシャーシ導体2と電気的に絶縁されている。
The
このとき、コンデンサ素子121およびシャーシ導体側接続部材122は、第2のディスクリート半導体部品127の負極側端子124Bと、シャーシ導体2との間に形成されていればよい。具体的には、コンデンサ素子121の一方の電極は負極側端子124Bと接続されており、他方の電極はシャーシ導体側接続部材122と接続されている。シャーシ導体側接続部材112はシャーシ導体2と接続されている。
At this time, the
コンデンサ素子121の静電容量値は、第1のディスクリート半導体部品126内において形成されている正極側静電容量101の静電容量値に対する比が0.9以上1.1以下となるように設けられていればよい。このようにしても、実施の形態3に係る電力変換装置と同様の効果を奏することができる。
The capacitance value of the
実施の形態3に係る電力変換装置において、シャーシ導体側接続部材112,122は、導電性を有する材料で形成されている部材として構成されているが、たとえばコンデンサ素子111,121の実装パターンを備えたプリント基板として構成されていてもよい。
In the power conversion device according to the third embodiment, the chassis conductor
(実施の形態4)
次に、実施の形態4に係る半導体モジュールおよび電力変換装置について説明する。図9および図10を参照して、実施の形態4に係る半導体モジュールおよび電力変換装置は、基本的には実施の形態1に係る半導体モジュールおよび電力変換装置と同様の構成を備えるが、コンデンサ素子100に替えて負極側ベース電極130と第2絶縁体131とを備える点で異なる。
(Embodiment 4)
Next, a semiconductor module and a power conversion device according to the fourth embodiment will be described. Referring to FIG. 9 and FIG. 10, the semiconductor module and the power conversion device according to the fourth embodiment basically have the same configuration as the semiconductor module and the power conversion device according to the first embodiment. The difference is that the negative
具体的には、シャーシ導体2上において、第1絶縁体10が形成されていない領域であって負極側導体4と対向する領域に、第2絶縁体131が形成されている。第2絶縁体131上には負極側ベース電極130が形成されている。負極側導体4は負極側ベース電極130と接続されている。これにより、シャーシ導体2と負極側導体4とは、第2絶縁体131の誘電率、面積、厚み等で規定される静電容量値を有する静電容量を介して接続されていることとなる。
Specifically, on the
第2絶縁体131を含む静電容量の静電容量値は、正極側静電容量101の静電容量値に対する比が0.9以上1.1以下となるように設けられている。言い換えると、第1絶縁体10と正極側ベース電極8とが重なる領域の面積(S1)に対する、第2絶縁体131と負極側ベース電極130とが重なる領域の面積(S2)の第1の比(S2/S1)と、第1絶縁体10の厚み(d1)を第1絶縁体10の誘電率(ε1)で割った値(d1/ε1)に対する、第2絶縁体131の厚み(d2)を第2絶縁体131の誘電率(ε2)で割った値(d2/ε2)の第2の比((ε1・d2)/(ε2・d1))とを考えたときに、第1の比に対する第2の比の比率(((ε1・S1)/d1)/((ε2・S2)/d2))が0.9以上1.1以下である。
The capacitance value of the capacitance including the
第2絶縁体131を構成する材料は、任意の誘電体とすることができるが、第1絶縁体10を構成する材料よりも誘電率が高い方が好ましい。これにより、上記比率を維持したまま、第2絶縁体131の面積(S2)を小さくすることができる。たとえば、第2絶縁体131を構成する材料の誘電率(ε2)を第1絶縁体10を構成する材料の誘電率(ε1)の2倍としたときには、負極側ベース電極130の面積(S2)を正極側ベース電極8の面積(S1)の半分とすることができる。
The material constituting the
これにより、絶縁体を介してシャーシ導体2と接続され、かつ正極側ベース電極8と同等の面積を有する電極が設けられている従来の半導体モジュールと比べて、半導体モジュール1を小型化することができる。
This makes it possible to reduce the size of the semiconductor module 1 compared to a conventional semiconductor module that is connected to the
第1絶縁体10および第2絶縁体131を構成する材料は、電力変換装置51の動作温度域において、シャーシ導体2と正極側ベース電極8との間の正極側静電容量101の静電容量値とシャーシ導体2と負極側ベース電極130との間の負極側静電容量の静電容量値との差異が±10%以内となるように選択されているのが好ましい。これにより、電力変換装置51の動作温度が変動する場合であっても、電力変換装置51は放射ノイズ低減効果を発揮し続けることができる。
The material constituting the
また、図11を参照して、実施の形態4に係る半導体モジュール1において、シャーシ導体2と第1絶縁体10および第2絶縁体131との間には接地電極11が形成されていてもよい。この場合、第1絶縁体10は、上述した実施の形態2に係る半導体モジュール1と同様に接地電極11を介してシャーシ導体2上に接続されている。さらに、第2絶縁体131は、上述した実施の形態2に係る半導体モジュール1におけるコンデンサ素子100と同様に、接地電極11を介してシャーシ導体2上に接続されている。この結果、実施の形態2に係る半導体モジュール1および電力変換装置51と同様の効果を奏することができる。
Referring to FIG. 11, in semiconductor module 1 according to the fourth embodiment,
(実施の形態5)
次に、実施の形態5に係る半導体モジュールおよび電力変換装置について説明する。図12〜図14を参照して、実施の形態5に係る半導体モジュールおよび電力変換装置は、基本的には実施の形態1に係る半導体モジュールおよび電力変換装置と同様の構成を備えるが、中間側導体5が半導体素子6のソース電極および半導体素子7のドレイン電極と直接接合してこれらを直列に接続している点で異なる。
(Embodiment 5)
Next, a semiconductor module and a power conversion device according to the fifth embodiment will be described. Referring to FIGS. 12 to 14, the semiconductor module and the power conversion device according to the fifth embodiment basically have the same configuration as the semiconductor module and the power conversion device according to the first embodiment. The difference is that the
つまり、実施の形態5に係る半導体モジュール1における半導体素子7は、実施の形態1に係る半導体モジュール1における半導体素子7表裏を反転させた構成を採っている。この場合、半導体素子7のソース電極は、第1絶縁体10上に形成されている負極側ベース電極209に接続されている。負極側導体4は、負極側ベース電極209に接続されている。
That is, the
このようにすれば、従来の電力変換装置の半導体モジュールにおいて上アームの半導体素子および下アームの半導体素子が配置されている領域以外の領域に新たに負極側ベース電極を設けることなく、下アームの半導体素子7の負極とシャーシ導体2との間に静電容量を形成することができる。
In this manner, in the conventional semiconductor module of the power conversion device, the negative arm base electrode is not newly provided in a region other than the region where the upper arm semiconductor element and the lower arm semiconductor element are disposed. A capacitance can be formed between the negative electrode of the
ここで、第1絶縁体10は、正極側ベース電極8および負極側ベース電極209がシャーシ導体2と対向する領域において同一の材料でかつ同等の膜厚で形成されている。この場合、シャーシ導体2と正極側ベース電極8との間に形成される正極側静電容量201の静電容量値は正極側ベース電極8における第1絶縁体10と接触している領域の面積に依存し、シャーシ導体2と負極側ベース電極209との間に形成される負極側静電容量202の静電容量値は負極側ベース電極209における第1絶縁体10と接触している領域の面積に依存する。そのため、正極側ベース電極8および負極側ベース電極209の面積比を制御することにより、容易に正極側静電容量201の静電容量値に対する負極側静電容量202の静電容量値の比を0.9以上1.1以下とすることができる。
Here, the
このように、実施の形態5に係る半導体モジュールおよび電力変換装置は、実施の形態1に係る半導体モジュールおよび電力変換装置と同様に、高い放熱性を有しながら、放射ノイズを十分に低減することができるとともに、より効果的に半導体モジュールおよび電力変換装置を小型化することができる。 As described above, the semiconductor module and the power conversion device according to the fifth embodiment, like the semiconductor module and the power conversion device according to the first embodiment, sufficiently reduce radiation noise while having high heat dissipation. In addition, the semiconductor module and the power conversion device can be reduced in size more effectively.
また、図15を参照して、実施の形態5に係る半導体モジュール1において、シャーシ導体2と第1絶縁体10との間には実施の形態2に係る半導体モジュール1と同様に接地電極11が形成されていてもよい。このようにすれば、接地電極11により高い放熱性を有することができるとともに、正極側静電容量101と、シャーシ導体2と半導体素子7の負極との間に形成される静電容量とをより確実に平衡化させることができる。
Referring to FIG. 15, in the semiconductor module 1 according to the fifth embodiment, the
(実施の形態6)
次に、実施の形態5に係る半導体モジュールおよび電力変換装置について説明する。図16〜図18を参照して、実施の形態5に係る半導体モジュールおよび電力変換装置は、基本的には実施の形態1に係る半導体モジュールおよび電力変換装置と同様の構成を備えるが、コンデンサ素子100に替えて多層型コンデンサ素子300を備える点で異なる。
(Embodiment 6)
Next, a semiconductor module and a power conversion device according to the fifth embodiment will be described. Referring to FIGS. 16 to 18, the semiconductor module and the power conversion device according to the fifth embodiment basically have the same configuration as the semiconductor module and the power conversion device according to the first embodiment. The difference is that a
多層型コンデンサ素子300は、第1の電極301と第2の電極302とが電極間絶縁膜303を介して交互に積層した構成を有している。多層型コンデンサ素子300は、たとえば第1の電極301が負極側導体4と接続され、第2の電極302がシャーシ導体2に接続されることにより、シャーシ導体2と下アームの半導体素子7の負極との間に所定の静電容量を形成することができる。このとき、正極側静電容量101の静電容量値に対する多層型コンデンサ素子300の第1の電極301と第2の電極302間での静電容量値の比が0.9以上1.1以下となるように、多層型コンデンサ素子300は設けられている。
The
これにより、実施の形態1に係る半導体モジュールおよび電力変換装置と同様の効果を奏することができる。さらに、第1の電極301の面積、第2の電極302の面積、および電極間絶縁膜303の誘電率等の多層型コンデンサ素子300における特性値を適宜選択することにより、より容易に当該効果を奏することができる。
Thereby, the same effect as the semiconductor module and power converter concerning Embodiment 1 can be produced. Furthermore, by appropriately selecting characteristic values in the
また、多層型コンデンサ素子300の第2の電極302は実施の形態1に係る接地電極11の役割を担うため、新たに多層型コンデンサ素子300とシャーシ導体2との接続部分に接地電極を設ける必要はないが、第1絶縁体10とシャーシ導体2との間に接地電極11が形成されていてもよい。このようにすれば、さらに実施の形態2と同様の効果を奏することができる。
Further, since the
半導体モジュール1を構成する各部材は、それぞれ任意の方法で接続されていればよいが、たとえばはんだや接着剤等を用いて接続されている。 Each member constituting the semiconductor module 1 may be connected by an arbitrary method, but is connected using, for example, solder or an adhesive.
なお、実施の形態1〜実施の形態6に係る電力変換装置は、3つのセミブリッジ回路が並列に接続されて構成されているが、これに限られるものではない。並列接続数は、任意に選択することができる。また、実施の形態1〜実施の形態6に係る電力変換装置は、インバータとして構成されているが、これに限られるものではなく、たとえばセミブリッジ回路を有するDCDCコンバータ回路や、ダイオードをブリッジ接続した整流回路として構成されていてもよい。
In addition, although the power converter device which concerns on Embodiment 1-
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。 Although the embodiment of the present invention has been described above, the above-described embodiment can be variously modified. The scope of the present invention is not limited to the above-described embodiment. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 半導体モジュール、2 シャーシ導体、3 正極側導体、4 負極側導体、5 中間側導体、6 第1の半導体素子、7 第2の半導体素子、8 正極側ベース電極、9 中間側ベース電極、10 第1絶縁体、11 接地電極、12 封止体、51 電力変換装置、52 直流電源、53 モータ、100,100a,100b,100c,100d,110,111,121 コンデンサ素子、101,201 正極側静電容量、102 中間側静電容量、111 負極側導体接続部材、112,122 シャーシ導体側接続部材、123A,123B 正極側端子、124A,124B 負極側端子、125A,125B ゲート端子、126 第1のディスクリート半導体部品、127 第2のディスクリート半導体部品、128 中間側端子、130,209 負極側ベース電極、131 第2絶縁体、202 負極側静電容量、300 多層型コンデンサ素子、301 第1の電極、302 第2の電極、303 電極間絶縁膜。 DESCRIPTION OF SYMBOLS 1 Semiconductor module, 2 Chassis conductor, 3 Positive side conductor, 4 Negative side conductor, 5 Middle side conductor, 6 1st semiconductor element, 7 2nd semiconductor element, 8 Positive side base electrode, 9 Middle side base electrode, 10 1st insulator, 11 Ground electrode, 12 Sealing body, 51 Power converter, 52 DC power supply, 53 Motor, 100, 100a, 100b, 100c, 100d, 110, 111, 121 Capacitor element, 101, 201 Positive side static Capacitance, 102 Intermediate capacitance, 111 Negative conductor connection member, 112, 122 Chassis conductor connection member, 123A, 123B Positive terminal, 124A, 124B Negative terminal, 125A, 125B Gate terminal, 126 First Discrete semiconductor component, 127 Second discrete semiconductor component, 128 Middle terminal, 1 30, 209 Negative electrode base electrode, 131 Second insulator, 202 Negative electrode capacitance, 300 Multilayer capacitor element, 301 First electrode, 302 Second electrode, 303 Interelectrode insulating film.
Claims (4)
前記導電部材上に形成されている第1絶縁体と、
前記第1絶縁体上に配置されている第1電極と、
前記第1電極と間隔を空けて前記第1絶縁体上に配置されている第2電極と、
前記第1電極上に配置され、正極および負極を有する第1の半導体素子と、
前記第2電極上に配置され、正極および負極を有する第2の半導体素子とを備え、
前記第1の半導体素子の正極は前記第1電極と接続されており、前記第1の半導体素子の負極は前記第2の半導体素子の正極に接続されており、
前記導電部材と前記第1の半導体素子の正極との間に生じる静電容量値に対する、前記導電部材と前記第2の半導体素子の負極との間に生じる静電容量値の比が0.9以上1.1以下であり、
前記第2の半導体素子の正極は前記第2電極と接続されており、
前記第2の半導体素子の負極は第1導体と接続されており、
前記導電部材と前記第1導体との間がコンデンサ素子を介して接続されている、半導体モジュール。 A conductive member;
A first insulator formed on the conductive member;
A first electrode disposed on the first insulator;
A second electrode disposed on the first insulator spaced from the first electrode;
A first semiconductor element disposed on the first electrode and having a positive electrode and a negative electrode;
A second semiconductor element disposed on the second electrode and having a positive electrode and a negative electrode;
A positive electrode of the first semiconductor element is connected to the first electrode; a negative electrode of the first semiconductor element is connected to a positive electrode of the second semiconductor element;
The ratio of the capacitance value generated between the conductive member and the negative electrode of the second semiconductor element to the capacitance value generated between the conductive member and the positive electrode of the first semiconductor element is 0.9. Ri der 1.1 or less or more,
A positive electrode of the second semiconductor element is connected to the second electrode;
A negative electrode of the second semiconductor element is connected to the first conductor;
A semiconductor module , wherein the conductive member and the first conductor are connected via a capacitor element .
前記導電体層は、前記導電部材上において、前記第1電極および前記第2電極と前記導電部材とが対向する領域を覆うように形成されている、請求項1または2に記載の半導体モジュール。 A conductor layer is provided between the conductive member and the first insulator,
It said conductor layer, on said conductive member, and the first electrode and the second electrode and the conductive member is formed to cover a region facing the semiconductor module according to claim 1 or 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013263692A JP6053668B2 (en) | 2013-12-20 | 2013-12-20 | Semiconductor module and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013263692A JP6053668B2 (en) | 2013-12-20 | 2013-12-20 | Semiconductor module and power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015122342A JP2015122342A (en) | 2015-07-02 |
JP6053668B2 true JP6053668B2 (en) | 2016-12-27 |
Family
ID=53533754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013263692A Active JP6053668B2 (en) | 2013-12-20 | 2013-12-20 | Semiconductor module and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6053668B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6602474B2 (en) | 2016-07-08 | 2019-11-06 | 三菱電機株式会社 | Semiconductor device and power conversion device |
JP6604926B2 (en) | 2016-09-27 | 2019-11-13 | 三菱電機株式会社 | Semiconductor module |
JP6998826B2 (en) * | 2018-04-27 | 2022-01-18 | ルネサスエレクトロニクス株式会社 | Electronic device |
JP7403220B2 (en) * | 2018-12-05 | 2023-12-22 | 日立Astemo株式会社 | power converter |
WO2021192218A1 (en) * | 2020-03-27 | 2021-09-30 | 三菱電機株式会社 | Semiconductor power module and power converter |
DE102021204577A1 (en) | 2021-05-06 | 2022-11-10 | Zf Friedrichshafen Ag | Inverter structure of an electronic module for an electric drive of a vehicle |
JP2023137607A (en) * | 2022-03-18 | 2023-09-29 | サンデン株式会社 | Power conversion device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4687414B2 (en) * | 2005-11-17 | 2011-05-25 | 富士電機システムズ株式会社 | Power semiconductor module |
JP5355506B2 (en) * | 2010-07-02 | 2013-11-27 | 本田技研工業株式会社 | Semiconductor device |
JP5323895B2 (en) * | 2011-06-23 | 2013-10-23 | 本田技研工業株式会社 | Semiconductor device |
JP5591211B2 (en) * | 2011-11-17 | 2014-09-17 | 三菱電機株式会社 | Power converter |
-
2013
- 2013-12-20 JP JP2013263692A patent/JP6053668B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015122342A (en) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6053668B2 (en) | Semiconductor module and power conversion device | |
JP5915350B2 (en) | Power semiconductor module | |
JP6169250B2 (en) | Power semiconductor device | |
JP6202195B2 (en) | Semiconductor device | |
JP3723869B2 (en) | Semiconductor device | |
EP2264894A1 (en) | Power module with additional transient current path and power module system | |
WO2016017260A1 (en) | Semiconductor module | |
US9177948B2 (en) | Switching element unit | |
JP6326038B2 (en) | Electrical circuit device | |
JP5779319B2 (en) | Apparatus for reducing jamming radiation in power electronics systems | |
JP2022062235A (en) | Package structure for power devices | |
JP4687414B2 (en) | Power semiconductor module | |
JP6070581B2 (en) | Terminal block and power conversion device including the terminal block | |
JP6602474B2 (en) | Semiconductor device and power conversion device | |
US11817794B2 (en) | Electronic circuit module | |
JP2021114893A (en) | Electronic circuit unit | |
WO2022124011A1 (en) | Laminate capacitor and semiconductor device | |
CN112910287B (en) | Power semiconductor device | |
JP7509078B2 (en) | Semiconductor Module | |
JP7428679B2 (en) | Power semiconductor devices and power conversion devices | |
US20240136343A1 (en) | Semiconductor module | |
US20220102291A1 (en) | Power module | |
JP2024015805A (en) | Switching device and switching module | |
JP2022130754A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6053668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |