JP3723869B2

JP3723869B2 - Semiconductor device

Info

Publication number: JP3723869B2
Application number: JP2002090685A
Authority: JP
Inventors: 真司白川; 彰三島; 敬一増野; 敏之印南; 伸一藤野; 裕康阿南; 由敬落合
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-03-30
Filing date: 2002-03-28
Publication date: 2005-12-07
Anticipated expiration: 2022-03-28
Also published as: JP2002373971A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、スイッチング時の損失増加と跳ね上り電圧発生の要因となる配線インダクタンスを減少させる技術に関する。
【０００２】
【従来の技術】
従来技術として、半導体装置を用いた電力変換装置において跳ね上り電圧の要因となるインダクタンスを低減する技術として特開平１１−８９２４７号公報がある。この技術は、半導体装置とコンデンサを接続する配線を間に絶縁体を挟むことで積層化した導体板を用い、半導体装置とコンデンサを接続する配線部分のインダクタンスを低減することにより、スイッチング時の損失増加と跳ね上り電圧発生の要因となる配線インダクタンスを減少させる方法である。
【０００３】
ここで、図６を用いて必要最小限の電力変換装置の回路構成を説明する。図６において、電力変換装置３２は、半導体装置３０、電解コンデンサ２９からなり、直流電源３１、主回路配線３３ａ、主回路配線３３ｂ、出力配線３４、誘導電動機３５を備える。半導体装置３０は、直流電圧を入力とし、可変周波数の交流電流をＵＶＷ相の出力配線３４へ出力する。誘導電動機３５は、出力配線３４を通じて供給される電流・電圧により駆動する。電解コンデンサ２９は、半導体装置のスイッチング動作による直流電圧の変動を抑制する機能を有する。また、図６中には示してないが、電力変換装置は、上記の構成物の他に半導体装置３０のスイチング動作を制御する回路基板と、半導体装置３０を冷却するための冷却フィン、冷却ファン等で構成されている。
【０００４】
また、図７を用いてＵＶＷ三相交流を出力するために必要最小限の半導体装置の回路構成を説明する。図７において、半導体装置３０は、半導体スイッチ１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、ダイオード１３ａ’、１３ｂ’、１３ｃ’、１３ｄ’、１３ｅ’、１３ｆ’、半導体スイッチ制御端子２４ａ、２４ｂ、２４ｃ、２４ｄ、２４ｅ、２４ｆ、正極直流端子３、負極直流端子２、Ｕ相出力端子４、Ｖ相出力端子５、Ｗ相出力端子６からなり、４、５、６で一組の三相交流端子を形成する。正極端子３と負極端子２間には直流電圧が印加される。また、図を分かり易くするため、半導体スイッチのオンオフ信号を出力するドライブ回路は省略している。
半導体スイッチ１３ａ〜１３ｆには、パワーＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）或いはＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）が用いられる。半導体スイッチにパワーＭＯＳＦＥＴを用いる場合、パワーＭＯＳＦＥＴは素子構造的にダイオードを含んでいるため、半導体スイッチ１３ａとダイオード１３ａ’を１チップで構成することができる。
半導体スイッチ１３ａと半導体スイッチ１３ｂ、半導体スイッチ１３ｃと半導体スイッチ１３ｄ、半導体スイッチ１３ｅと半導体スイッチ１３ｆはそれぞれブリッジ接続されている。
半導体装置３０ａは、半導体スイッチ制御端子２４ａ〜２４ｆにＰＷＭ（ＰｌｕｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）制御信号電圧を印加し、ブリッジ接続されたそれぞれの半導体スイッチ１３ａ〜１３ｆのオン（開）、オフ（閉）の時間を制御することにより、可変周波数・可変電圧の三相交流を三相交流出力端子４，５，６から電動機３５へ出力するものである。ＵＶＷ三相交流を出力する装置構成としては正極端子３、負極端子２、ブリッジ接続した半導体スイッチ１３ａ、１３ｂ、出力端子６で構成した半導体装置を３つ用いても実現できる。
【０００５】
図４に、従来の半導体装置におけるブリッジ回路を構成する配線構造を示す。図４は、従来の半導体装置内の配線構造を示す斜視図である。図４において、２は負極直流端子、３は正極直流端子、４、５、６は出力端子、１１は絶縁体、１２ａ、１２ｂ、１２ｃは基板導体パターン、１３ａ、１３ｂはダイオード及び半導体スイッチ、１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅはワイヤ配線、７は放熱板、３０は半導体装置、１５ａ、１５ｂ、１５ｃは絶縁基板である。図４は、半導体スイッチにＭＯＳＦＥＴを用いた場合であり、半導体スイッチとダイオードの組合わせを一部品で示している。放熱板７は材料して銅やＡｌ−ＳｉＣ合金等などを用いる。
図４には、ワイヤ配線１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅが４本づつ図示されているが、半導体装置の仕様とワイヤ配線径によってワイヤ配線本数は異なり、ワイヤ配線本数を４本に限定するものではない。また、絶縁基板１５ｂ、１５ｃに実装された半導体スイッチ及びワイヤ配線等の構造及び作用は絶縁基板１５ａのものと同様であるため、以下では絶縁基板１５ａについて説明する。また、以下の説明において負極直流端子２及び正極直流端子３とはそれぞれを構成している導体板を指す。
図４において、絶縁基板１５ａの上に基板導体パターン１２ａ、１２ｂ、１２ｃが形成され、基板導体パターン１２ａ、１２ｂに半導体スイッチ１３ａ、１３ｂが実装されている。絶縁基板１５ａは、絶縁基板上に形成した導体パターンと放熱板７間を電気絶縁している。また、ワイヤ配線１４ａは正極直流端子３と基板導体パターン１２ａを接続し、ワイヤ配線１４ｂは半導体スイッチ１３ａと基板導体パターン１２ｂを接続し、ワイヤ配線１４ｃは半導体スイッチ１３ｂと基板導体パターン１２ｃを接続し、ワイヤ配線１４ｄは負極直流端子２と基板導体パターン１２ｃを接続し、ワイヤ配線１４ｅは出力端子４と基板導体パターン１２ｂを接続している。
【０００６】
半導体装置３０において、半導体スイッチ１３ａ、１３ｂのそれぞれがオンからオフへの切り替えをする際に、そのオンからオフへ切り替わる半導体スイッチをブリッジ接続する配線と、電解コンデンサと半導体装置３０の直流端子に接続する配線と、負極直流端子２と正極直流端子３と、電解コンデンサで構成する経路で電流値が大きく変化する。半導体スイッチをブリッジ接続する配線とは、図４において基板導体パターン１２ａ、１２ｂ、１２ｃとワイヤ配線１４ａ、１４ｂ、１４ｃ、１４ｄである。オンからオフへ切り替わる半導体スイッチには、電解コンデンサ電圧を越えた電圧が瞬時的に印加される。この電解コンデンサ電圧を越えた電圧分（以下、この電圧を跳ね上り電圧と呼ぶ。）は前記経路と電解コンデンサの合計インダクタンスと前記経路における電流の時間微分値の積によって決定される。跳ね上り電圧が増加し、オンからオフへ切り替わる半導体スイッチへの印加電圧が素子耐圧を越えたとき、絶縁破壊が起ることになる。
従って、半導体装置の正常動作には、跳ね上り電圧を抑制する必要があるが、半導体装置の大電流化に伴い、前記経路における電流の時間微分値も増加するため、インダクタンスの低減が重要となっている。
跳ね上り電圧の問題に対して、耐圧の高い半導体スイッチを使用する対策があるが、耐圧を高くした場合、半導体スイッチはオン状態での抵抗値が大きくなる傾向があり、特に電源電圧が低く、半導体スイッチに大電流が流れるシステムでは、半導体スイッチでの損失が大きくなる問題が生じることになる。跳ね上り電圧の問題に対して、インダクタンスを下げることにより跳ね上り電圧を抑制することは耐圧の低い半導体スイッチを使用可能にし、その効果として発熱低減による温度上昇の抑制、寿命信頼性向上或いは冷却コストの低減などの大きなメリットがある。
【０００７】
【発明が解決しようとする課題】
ところで、近年の半導体装置における大電流化及び小型化の要求に対してより低いインダクタンス配線実装を小さな実装面積で実現する重要性が高まっている。そこで、図４に示した従来例について検討した結果、以下のことが分かった。半導体スイッチをブリッジ接続する配線の電流量が変化する時、前記電流の経路に対向する渦電流が放熱板７に流れ、その結果、放熱板７が銅やＡｌＳｉＣ等などの比較的電気導電性の良い材料であれば、半導体スイッチをブリッジ接続する配線のインダクタンスが低減するという効果がある。この効果は、半導体スイッチをブリッジ接続する配線の電流と対向する電流の間で生じる相互インダクタンスが半導体スイッチをブリッジ接続する配線で生じる自己インダクタンスを減ずることから起こる。また、この効果は、半導体スイッチをブリッジ接続する配線の電流と対向する電流が近接し、かつ、同量になる程大きくなるが、ブリッジ接続する配線と放熱板７間が離れていることと、放熱板７の抵抗によって前記対向する渦電流が半導体スイッチをブリッジ接続する配線の電流量に比べて小さな値となることから、その効果には限界がある。
この検討から、半導体スイッチをブリッジ接続する配線のインダクタンスを従来構造よりさらに低減するためには、半導体スイッチをブリッジ接続する配線の電流と対向する電流が近接し、かつ、同量になるように絶縁基板における配線レイアウトを構成する必要がある。また、この配線レイアウトが実現できれば、熱伝導性の良い材料であれば良く、特に電気導電性の良い材料である必要はなくなる。
【０００８】
本発明の課題は、上述の観点に鑑み、半導体スイッチをブリッジ接続する配線のインダクタンスを低減し、かつ、小型化を実現する半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、半導体装置内において、直流端子間に半導体スイッチをブリッジ接続する導体部を表面及び内層に備えた少なくとも２つの導体層と少なくとも２つの絶縁層を交互に積層して絶縁基板を形成し、表面と内層の導体層に挟まれた絶縁層を貫通する導体により絶縁層を挾む表面と内層の導体層を電気接続し、絶縁基板上に少なくとも２個の半導体スイッチを実装するブリッジ回路に流れる電流を絶縁層を挾む導体層間において対向する向きに流すように電流経路を設ける。
ここで、絶縁層を貫通する導体と接続する表面の導体層に半導体スイッチを実装しない配線レイアウトにする。
ここで、半導体スイッチの上面電極と絶縁基板の表面の導体層の接続に導体ブロックを用い、放熱板への半導体スイッチの放熱経路を形成する。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１から図１６おいて同じ対象及び同じ機能を有するものは同じ符号を付した。また、図を分かり易くするため、半導体スイッチを駆動するドライブ回路は省略している。
図１は、本発明の第１の実施形態による半導体装置の配線構造を示す概観図である。図１において、半導体装置３０であり、２は負極直流端子、３は正極直流端子、４、５、６は出力端子および配線板、７は放熱板、８はネジ穴、１１は絶縁板、１２ａ、１２ｂ、１２ｃは基板導体パターン、１３ａ、１３ｂはダイオード及び半導体スイッチ、１４ａ、１４ｂ、１４ｃ、１４ｄはワイヤ配線、１５ａ、１５ｂ、１５ｃは絶縁基板、２４ａ、２４ｂはゲート信号端子、２５ａ、２５ｂはグランド端子である。各端子２、３、４、５、６には配線取付け用の穴が設けられている。ネジ穴８は冷却フィンと放熱板７をボルト等で固定する際に使用する。
図１には、ワイヤ配線１４ａ、１４ｂ、１４ｃ、１４ｄが４本づつ図示されているが、半導体装置の仕様とワイヤ配線径によってワイヤ配線本数は異なり、本実施形態はワイヤ配線本数を４本に限定するものではない。また、絶縁基板１５ｂ、１５ｃに実装された半導体スイッチ及びワイヤ配線等の構造及び作用は絶縁基板１５ａのものと同様であるため、以下では絶縁基板１５ａについて説明する。
図１において、絶縁基板１５ａの上に基板導体パターン１２ａ、１２ｂ、１２ｃが形成され、基板導体パターン１２ａ、１２ｂに半導体スイッチ１３ａ、１３ｂが実装されている。また、ワイヤ配線１４ａは正極直流端子３と基板導体パターン１２ａを接続し、ワイヤ配線１４ｂは半導体スイッチ１３ａと基板導体パターン１２ｂを接続し、ワイヤ配線１４ｃは半導体スイッチ１３ｂと基板導体パターン１２ｃを接続し、ワイヤ配線１４ｄは負極直流端子２と基板導体パターン１２ｃを接続し、ワイヤ配線１４ｅは出力端子４と基板導体パターン１２ｂを接続している。本実施形態の半導体スイッチにおいて、ワイヤ配線と接続している面がソース電極面であり、基板導体パターンと接続している面がドレイン電極面である。
本実施形態において、ダイオード及び半導体スイッチはＭＯＳＦＥＴを使用しており、ゲート信号端子２４ａ、２４ｂは夫々半導体スイッチ１３ａ、１３ｂのゲート電極に、グランド端子２５ａ、２５ｂは夫々半導体スイッチ１３ａ、１３ｂのソース電極に接続している。ゲート信号端子２４ａ、２４ｂ及びグランド端子２５ａ、２５ｂは図示していないドライブ回路基板に接続している。ただし、本実施形態におけるダイオード及び半導体スイッチは、ＭＯＳＦＥＴに限定するものではなく、ＩＧＢＴとダイオードを組み合わせたものでも良い。
絶縁基板１５ａは、複数の導体板と絶縁板による積層構造を成しており、その構造については図３において説明する。
基板導体パターン１２ａ、１２ｂ、１２ｃは、絶縁基板１５ａに形成されている。導体板１２ａと１２ｂは、絶縁基板１５ａの内層にある導体とその間にある絶縁層を貫通する導体によって導通している。
図１は、半導体装置において、ワイヤ配線１４ａにより正極直流端子３と基板導体パターン１２ａが接続され、ワイヤ配線１４ｂにより基板導体パターン１２ｂ上に実装された半導体スイッチ１３ａと基板導体パターン１２ｃが接続され、ワイヤ配線１４ｃにより基板導体パターン１２ｃ上に実装された半導体スイッチ１３ｂと負極直流端子２が接続されている構造を示している。
【００１１】
図２は、図１における絶縁基板１５ａを上方より見た図である。図２において、１２ａ、１２ｂ、１２ｃは基板導体パターン、１３ａ、１３ｂは半導体スイッチ、１４ａ、１４ｂ、１４ｃはワイヤ配線、１５ａは絶縁基板、１６は絶縁板、２４ａ、２４ｂはゲート信号端子、２５ａ、２５ｂはグランド端子である。
【００１２】
図３は、図１における積層絶縁基板１５ａの断面構造を示す概略図である。図３において、２は負極直流端子、３は正極直流端子、７は放熱板、１１は絶縁板、１２ａ、１２ｂ、１２ｃは基板導体パターン、１３ａ、１３ｂは半導体スイッチ、１４ａ、１４ｂ、１４ｃはワイヤ配線、１５ａは絶縁基板、１６、１８は絶縁板、１７、１９は導体板、２０ａ、２０ｂは導体、４４は半田である。
絶縁基板１５ａは、図３に示すように、絶縁板１６、１８と導体板１７、１９を積層化し、上面に半導体スイッチ及びワイヤ配線を実装する基板導体パターン１２ａ、１２ｂ、１２ｃを形成し、基板導体パターン１２ａ、１２ｂは、それぞれ絶縁板１６を貫通する導体２０ａ、２０ｂによって導体板１７と接続する構造になっている。絶縁基板１５ａにおいて絶縁板と導体板はろう材等で面接着した一体構造になっている。導体板１９は、絶縁基板１５ａを放熱板７と半田４４等で接着固定するためのものであり、別の手法により放熱板７に固着可能な場合は不要である。
導体板１７は、以下で説明するように、電流が流れる部位であるため、放熱板、冷却器と電気絶縁する必要がある。従って、導体板１７がむき出しの構造である場合、新たに絶縁シートを放熱板或いは冷却器の間に挟む必要である。しかし、導体板１７に接着されていない絶縁シートでは熱抵抗が大きくなり、放熱がし難くなる点で本実施形態の効果である温度上昇の抑制効果を無にすることになる。本実施形態において、導体板１７は絶縁基板の絶縁板１８によって放熱板７と電気的に絶縁しており、放熱板７が冷却器に面接触することにより半導体スイッチ１３ａ、１３ｂにおいて生じた熱を冷却器まで輸送する経路を構成している。従って、本実施形態は、少なくとも半導体スイッチが実装される表面の導体層、絶縁層、導体層、絶縁層の順に積層した絶縁基板を用いていることが特徴である。
また、図３の構造において、絶縁基板１５ａの上面にはゲート信号端子及びグランド端子が設けられている。絶縁基板１５ａの絶縁体１６、１７は材料として窒化アルミ、窒化珪素、アルミナが用いられる。導体板１２ａ、１２ｂ、１２ｃ、１７、１９は材料とし銅等の導電性の良い材料が用いられる。ワイヤ配線１４ａ、１４ｂ、１４ｃ１４ｄは材料としてアルミが用いられる。また、本実施形態において、図３のワイヤ配線は半田や超音波接合等の技術を用いて銅やアルミ等の板状導体に置き換えても良い。
【００１３】
以下では、図１の半導体装置３０において、図２、図３に示した絶縁基板の実装構造が本発明が解決する課題である跳ね上り電圧発生の要因となるインダクタンスを低減する構造であることを図３を用いて説明する。
図３において、跳ね上り電圧を発生させる電流経路は点線で示す通りであり、正極直流端子３、ワイヤ配線１４ａ、基板導体パターン１２ａ、導体２０ａ、導体板１７、導体２０ｂ、基板導体パターン１２ｂ、半導体スイッチ１３ａ、ワイヤ配線１４ｂ、基板導体パターン１２ｃ、半導体スイッチ１３ｂ、ワイヤ配線１４ｃ、負極直流端子２の順となる。
本構造では、導体板１７と基板導体パターン１２ａ、１２ｂ、１２ｃには、半導体スイッチ１３ａ、１３ｂのそれぞれがオンからオフへの切り替えをする際に変化する電流が対向し、かつ、同量流れるレイアウトになっている。それにより、対向する電流経路間の電磁誘導により、そこで生じる相互インダクタンスの絶対値は自己インダクタンスの絶対値に近くなるため、絶縁基板上の電流経路で生じるインダクタンスはより低減されることになる。
図４の従来例と図１の本実施形態の構造を用いて絶縁基板寸法とインダクタンスを比較すると、図４の構造において、絶縁基板１５ａの寸法をおよそ３ｃｍ角と想定した場合、絶縁基板上を流れる電流経路で生じるインダクタンスは約１０ｎＨに対して、本実施形態の絶縁基板の寸法はおよそ１．５ｃｍ×３ｃｍとなり、絶縁基板上で生じるインダクタンスは約５ｎＨとなる。以上の検討において、本実施形態は、絶縁基板面積を約１／２に、インダクタンスは約５ｎＨ低減し、その効果は大きい。また、絶縁基板面積の削減は半導体装置の小型化を可能にする。
以上の説明から、本実施形態は、絶縁基板面積とインダクタンスの低減に大きな効果があるといえる。また、前記の電流経路と放熱板、冷却器は絶縁体１８により絶縁されており、絶縁基板から放熱板、冷却器までの放熱性は従来構造と同じであることから、インダクタンスの低減による発熱・温度上昇抑制効果を損なわない構造である。
【００１４】
図５を用いて、本発明の半導体装置を用いた電力変換装置について説明する。図５は、図１の第１の実施形態を用いた電力変換装置の一例である。
図５において、３２は電力変換装置であり、１はケース、２は負極直流端子、３は正極直流端子、４、５、６は出力端子、２１、２２は導体板、２３は絶縁板、２６は補助制御端子、２９は電解コンデンサ、３０は半導体装置、３１は直流電源、３５は誘導電動機、４０、４１、４２、４３はボルトである。図５において、負極直流端子２と導体板２１、正極直流端子３と導体板２２はそれぞれボルト４０、４１により導通している。導体板２１と導体板２２は絶縁板２３を挟む積層構造をしている。電解コンデンサ２９の端子はボルト４２、４３を用いてそれぞれ導体板２１、２２に接続されている。補助制御端子２６は出力命令信号等の送受信に用いる。
図５において、電力変換装置３２は、半導体装置３０と電解コンデンサ２９及びそれらを接続する配線で構成されている。なお、本実施形態の電力変換装置において、電解コンデンサ２９は、電解コンデンサに限定するものではなく、使用条件に対して十分大きな静電容量を持つコンデンサであれば良い。
図５の電力変換装置において、図１の第１の実施形態の半導体装置を用いることにより、跳ね上り電圧の要因であるインダクタンスが低減されるため、その効果である発熱低減により冷却コストの低減が可能になる。また、半導体装置の小型化により、電力変換装置の小型化も可能になる。
【００１５】
本発明の第１の実施形態では、３相交流を出力する半導体装置３０を説明したが、本発明は、１相分のブリッジ回路を構成する絶縁基板に関するものであり、１相分を出力する半導体装置においても同様の効果を得ることができる。
【００１６】
次に、図８と図９を用いて、本発明の第２の実施形態による半導体装置における半導体スイッチと基板導体パターン間の半田接合を長寿命化する配線レイアウトについて説明する。図８は、本実施形態の半導体装置の配線構造を示す斜視図であり、半導体装置のケース部分を除いて図示している。
図８において、３０は半導体装置であり、２は負極直流端子、３は正極直流端子、４、５、６は出力端子および配線板、７は放熱板、８はネジ穴、１１は絶縁板、１２ａ、１２ｂ、１２ｃ、１２ｄは基板導体パターン、１３ａ、１３ｂはダイオード及び半導体スイッチ、１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅはワイヤ配線、１５ａ、１５ｂ、１５ｃは絶縁基板、２４ａ、２４ｂはゲート信号端子、２５ａ、２５ｂはグランド端子、２７ａ、２７ｂはドレイン信号端子である。各端子２、３、４、５、６には配線取付け用の穴が設けられている。ネジ穴８は冷却フィンと放熱板７をボルト等で固定する際に使用する。各端子２４ａ、２４ｂ、２５ａ、２５ｂ、２７ａ、２７ｂは絶縁基板１５ａ上に設けた導体パターンと半田等によって接続されている。
図８には、ワイヤ配線１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅが４本づつ図示されているが、半導体装置の仕様とワイヤ配線径によってワイヤ配線本数は異なり、本実施形態はワイヤ配線本数を４本に限定するものではない。また、図８の半導体装置は３相交流電流を出力する装置であり、絶縁基板１５ｂ、１５ｃに実装された半導体スイッチ及びワイヤ配線等の構造及び作用は絶縁基板１５ａのものと同様であるため、以下では絶縁基板１５ａについて説明する。
図８において、絶縁基板１５ａの上に基板導体パターン１２ａ、１２ｂ、１２ｃ、１２ｄが形成され、基板導体パターン１２ａ、１２ｂに半導体スイッチ１３ａ、１３ｂが半田により実装されている。また、ワイヤ配線１４ａは正極直流端子３と基板導体パターン１２ａを接続し、ワイヤ配線１４ｂは半導体スイッチ１３ａと基板導体パターン１２ｂを接続し、ワイヤ配線１４ｅは半導体スイッチ１３ｂと基板導体パターン１２ｃを接続し、ワイヤ配線１４ｃは負極直流端子２と基板導体パターン１２ｄを接続し、ワイヤ配線１４ｄは出力端子４と基板導体パターン１２ｂを接続している。本実施形態の半導体スイッチにおいて、ワイヤ配線と接続している面がソース電極面であり、基板導体パターンと接続している面がドレイン電極面である。
本実施形態において、ダイオード及び半導体スイッチはＭＯＳＦＥＴを使用しており、ゲート信号端子２４ａ、２４ｂは夫々半導体スイッチ１３ａ、１３ｂのゲート電極に、グランド端子２５ａ、２５ｂは夫々半導体スイッチ１３ａ、１３ｂのソース電極に、ドレイン信号端子２７ａ、２７ｂはそれぞれ基板導体パターン１２ａ、１２ｂに接続している。ゲート信号端子２４ａ、２４ｂ及びグランド端子２５ａ、２５ｂ、ドレイン信号端子２７ａ、２７ｂは図示していないドライブ回路基板に接続している。ただし、本実施形態におけるダイオード及び半導体スイッチは、ＭＯＳＦＥＴに限定するものではなく、ＩＧＢＴとダイオードを組み合わせたものでも良い。
【００１７】
絶縁基板１５ａは、複数の導体板と絶縁板による積層構造を成しており、その構造については図９により説明する。
図９は、本実施形態の半導体装置の断面構造を示す。図９において、３０は半導体装置であり、１はケース、２は負極直流端子、３は正極直流端子、７は放熱板、１１は絶縁板、１２ａ、１２ｂ、１２ｃ、１２ｄは基板導体パターン、１３ａ、１３ｂは半導体スイッチ、１４ａ、１４ｂ、１４ｃはワイヤ配線、１５ａは絶縁基板、１６、１８は絶縁板、１７、１９は導体板、２０ａ、２０ｂは導体、４４は半田、４５ａ、４５ｂは半田である。
図９において、絶縁基板１５ａは、基板導体パターン１２ａ、１２ｂ、１２ｃ、１２ｄ、絶縁板１６、１８は導体板１７、１９、導体２０ａ、２０ｂから構成され、絶縁基板１５ａ上に形成された基板導体パターン１２ｃ、１２ｄは、絶縁基板１５ａの内層にある導体１７とその間にある絶縁層を貫通する導体２０ａ、２０ｂによってそれぞれ導通している。また、導体板１７と導体板１９の間は絶縁板１８によって絶縁されている。
図９において、跳ね上り電圧を発生させる電流経路は、正極直流端子３、ワイヤ配線１４ａ、基板導体パターン１２ａ、半導体スイッチ１３ａ、ワイヤ配線１４ｂ、基板導体パターン１２ｂ、半導体スイッチ１３ｂ、ワイヤ配線１４ｅ、基板導体パターン１２ｃ、導体２０ａ、導体板１７、導体２０ｂ、基板導体パターン１２ｄ、ワイヤ配線１４ｃ、負極直流端子２の順となる。
【００１８】
本配線レイアウトにより、導体板１７と基板導体パターン１２ａ、１２ｂ、１２ｃ、１２ｄとでは、半導体スイッチ１３ａ、１３ｂのそれぞれがオンからオフへの切り替えをする際に変化する電流が対向し、かつ、近接して流れるため、本発明の第１の実施形態（図１から図３）で説明した構造と同様の跳ね上り電圧の低減効果がある。
それに加え、図８、図９の構造では、半導体スイッチ１３ａ、１３ｂを導体２０ａ、２０ｂと接続した基板導体パターン１２ｃ、１２ｄに配置しないレイアウトにしている。これは、以下に説明する半導体チップと基板導体パターンを接続する半田の信頼性の向上に効果がある。
半導体装置は、動作時の半導体スイッチ、絶縁基板、放熱板等の温度上昇と休止時の温度下降の温度サイクルにより、各部品は膨張と収縮を繰り返す。半導体スイッチと絶縁基板、放熱板で生じる膨張率の違いによって生じる歪みは、それらを接合する半田を塑性変形させ、温度サイクル毎に少しずつ亀裂を生じさせる。そのため、半田の寿命を向上させるためには、上記歪みを小さくする必要がある。例えば、シリコンを用いた半導体スイッチの熱膨張率が約３μｍ／℃、絶縁基板の熱膨張率が約３〜４μｍ／℃、放熱板（銅）の熱膨張率が約１８μｍ／℃とすると、半導体スイッチと銅の間では膨張差が大きくなることが分かる。
本実施形態の半導体装置を構成する内層に電流経路となる導体層（導体板１７）を持つ絶縁基板において、導体が銅で構成される場合、図９の導体２０ａ、２０ｂが接続する基板導体パターン１２ｃ、１２ｄ部分では体積に占める銅の割合が多くなり、絶縁基板の他の部分に比べ、膨張率が大きくなる。そのため、導体パターン１２ｃ、１２ｄ部分に半導体スイッチを配置すると、半導体スイッチと導体パターンを接合する半田の歪みが大きくなる。
そこで、半田の信頼性を向上するため、図８、図９で説明した半導体装置では、導体２０ａ、２０ｂが接続していない導体パターン１２ａ、１２ｂに半導体スイッチを配置した。また、図８、図９のレイアウトでは、絶縁基板の内層導体１７は負極直流端子と接続して負極と同電位としたレイアウトであるために、絶縁基板から放熱板への浮遊静電容量による漏れ電流を低減する効果もある。
【００１９】
次に、図１０、図１１を用いて、本発明の第３の実施形態による半導体スイッチを並列化した半導体装置を説明する。図１０は、本実施形態の半導体スイッチを２並列化した半導体装置を上方から見た図である。図１０では、内部配線構造を示すために、半導体装置のケース上面部を取り除いている。
図１０において、３０は半導体装置であり、２は負極直流端子、３は正極直流端子、４、５、６は出力端子および配線板、１３ａ、１３ｂ、１３ｃ、１３ｄはダイオード及び半導体スイッチ、１４ｂ、１４ｅはワイヤ配線、１５ａ、１５ｂ、１５ｃは絶縁基板、２４ａ、２４ｂはゲート信号端子、２５ａ、２５ｂはグランド端子、２７ａ、２７ｂはドレイン信号端子、３６は抵抗体である。各端子２、３、４、５、６には配線取付け用の穴が設けられている。ネジ穴８は冷却フィンと放熱板７をボルト等で固定する際に使用する。各端子２４ａ、２４ｂ、２５ａ、２５ｂ、２７ａ、２７ｂは絶縁基板１５ａ上に設けた導体パターンと半田等によって接続されている。抵抗体３６は並列に配置した半導体スイッチ１３ａと１３ｃのゲート−ドレイン間容量とゲート配線を含む配線インダクタンスによって起こる発振現象を抑制するためにゲート配線に配置した回路素子である。符号で示すことは省略しているが、半導体スイッチ１３ｂ、１３ｄのゲート配線にも同様の抵抗体を配置している。
【００２０】
図１１は、図１０の半導体装置におけるＡＡ’断面構造を示す。図１１において、３０は半導体装置であり、１はケース、２は負極直流端子、３は正極直流端子、７は放熱板、１１は絶縁板、１２ａ、１２ｂ、１２ｃ、１２ｄは基板導体パターン、１３ａ、１３ｂは半導体スイッチ、１４ａ、１４ｂ、１４ｃはワイヤ配線、１５ａは絶縁基板、１６、１８は絶縁板、１７、１９は導体板、２０ａ、２０ｂは導体である。
図１１において、絶縁基板１５ａは、基板導体パターン１２ａ、１２ｂ、１２ｃ、１２ｄ、絶縁板１６、１８は、導体板１７、１９、導体２０ａ、２０ｂから構成され、絶縁基板１５ａ上に形成された基板導体パターン１２ｃ、１２ｄは絶縁基板１５ａの内層にある導体１７とその間にある絶縁層を貫通する導体２０ａ、２０ｂによってそれぞれ導通している。また、導体板１７と導体板１９の間は絶縁板１８によって絶縁している。
図１１において、絶縁基板１５ａのＡＡ’断面構造は、図９の断面構造とほぼ同じである。図１１では、負極直流端子１と正極直流端子３を曲げ構造を持つ板で構成し、絶縁基板１５ａの基板導体パターンに半田等で接合している。
【００２１】
本構造の対象である半導体スイッチを並列化した半導体装置では、並列化した半導体スイッチを流れる電流にアンバランスが生じた場合、電流値のニ乗に比例した発熱アンバランスが生じる。これにより発熱の大きな方の半導体スイッチが動作保証温度を上回らないようにする必要があるため、半導体装置の正常動作を保証する最大電流値を下げることになり、即ち装置性能を下げることになる。並列化した半導体スイッチに流れる電流を均一化するためは、並列化する半導体スイッチの電気特性を合わせるだけではなく、電流経路の電気特性も合わせる必要がある。それには、電流経路を対称化する配線レイアウトが有効であるが、この手法は、表面のみに導体パターンを有する絶縁基板では基板大型化の短所があった。
図１０、図１１に示す本実施形態の半導体装置の配線レイアウトでは、絶縁基板内層の導体を電流経路にし、絶縁基板中央部にスイッチング制御に必要なゲート信号端子、グランド端子、ドレイン端子へ配線パターンを配置した。本配線レイアウトにおいて半導体スイッチ１３ａから１３ｂへ流れる電流経路と半導体スイッチ１３ｃから１３ｄへと流れる電流経路を絶縁基板内層の導体を用いて対称化することによって、電流アンバランスを保った上で絶縁基板の小型化を実現している。
また、本実施形態では絶縁基板レイアウトによる低インダクタン化に加えて、曲げ構造を持つ負極直流端子１と正極直流端子３の導体板を間に絶縁物を積層レイウトにすることによって、上記の直流端子部分の低インダクタンス化を実現している。半導体装置は、半導体スイッチを並列化することで発熱量が小さくなり、より大電流スイチングが可能になるが、同時に跳ね上り電圧をさらに抑制する必要があるため、大電流化のために半導体スイッチを並列化した半導体装置に対して本配線レイアウトの特長である低インダクタンス化の有効性が大きくなる。
【００２２】
次に、図１２、図１３を用いて、本発明の第４の実施形態による１相分を出力する半導体装置について説明する。図１２は、本実施形態の１相分を出力する半導体装置を上方から見た図である。図１２では、内部配線構造を示すために、半導体装置のケース上面部を取り除いている。
図１２において、３０は半導体装置であり、１はケース、２は負極直流端子、３は正極直流端子、４は出力端子、１３ａ、１３ｂ、はダイオード及び半導体スイッチ、１４ａ、１４ｂ、１４ｃ、１４ｅはワイヤ配線、１５ａは絶縁基板、２４ａ、２４ｂはゲート信号端子、２５ａ、２５ｂはグランド端子、２７ａ、２７ｂはドレイン信号端子である。各端子２、３、４には配線取付け用の穴が設けられている。出力端子４を構成する導体板は基板導体パターン１２ｂと半田等による接合されている。ネジ穴８は冷却フィンと放熱板７をボルト等で固定する際に使用する。
【００２３】
図１３は、図１２の半導体装置のＡＡ’断面構造を示す。図１３において、３０は半導体装置であり、１はケース、２は負極直流端子、３は正極直流端子、７は放熱板、１１は絶縁板、１２ａ、１２ｂ、１２ｃ、１２ｄは基板導体パターン、１３ａ、１３ｂは半導体スイッチ、１４ａ、１４ｂ、１４ｃはワイヤ配線、１５ａは絶縁基板、１６、１８は絶縁板、１７、１９は導体板、２０ａ、２０ｂは導体、４４は半田、４５ａ、４５ｂは半田である。
図１３において、絶縁基板１５ａは、基板導体パターン１２ａ、１２ｂ、１２ｃ、１２ｄ、絶縁板１６、１８は、導体板１７、１９、導体２０ａ、２０ｂで構成され、絶縁基板１５ａ上に形成された基板導体パターン１２ｃ、１２ｄは、絶縁基板１５ａの内層にある導体１７とその間にある絶縁層を貫通する導体２０ａ、２０ｂによってそれぞれ導通している。また、導体板１７と導体板１９の間は絶縁板１８によって絶縁されている。
【００２４】
図１２と図１３より、本実施形態は、図８の第２の実施形態において１つのブリッジ回路を構成する１枚の絶縁基板とその周辺配線を抜き出した配線構造であり、図８の第２の実施形態と同様の理由で小型化、インダクタンス低減等の効果がある。
加えて、図１３の断面図で示されるように、負極直流端子２と正極直流端子３部分については、負極直流端子２と正極直流端子３を構成する導体板の間に絶縁体を挟んで重ね、下側の端子部を張り出した構造にすることにより、図１０と同様に端子部分のインダクタンスを低減したレイアウトにしている。これにより、本実施形態は、図８の配線構造に比べ、直流端子部構造が単純でかつインダクタンスの低減効果の大きい配線レイアウトを実現している。
本実施形態は、直流電流／直流電流変換装置のように１つのブリッジ回路で構成可能な装置の小型で信頼性の向上に有効である。
また、本実施形態は、図８の第２の実施形態をもとに２つの半導体スイッチによってブリッジ回路を構成しているが、図１０の第３の実施形態で示したように、半導体スイッチを並列化したブリッジ回路をもとにレイアウトすることも可能である。
【００２５】
次に、図１４、図１５を用いて、本発明の第４の実施形態による半導体スイッチの放熱性能を上げた構造の半導体装置について説明する。図１４は、本実施形態の半導体装置を上方から見た図である。図１４では、内部配線構造を示すために、半導体装置のケース上面部を取り除いている。
図１４において、３０は半導体装置であり、１はケース、２は負極直流端子、３は正極直流端子、４は出力端子、１３ａ、１３ｂはダイオード及び半導体スイッチ、１５ａは絶縁基板、２４ａ、２４ｂはゲート信号端子、２５ａ、２５ｂはグランド端子、２７ａ、２７ｂはドレイン信号端子、４６ａ、４６ｂは導体ブロックである。各端子２、３、４には配線取付け用の穴が設けられている。出力端子４を構成する導体板は基板導体パターン１２ｂと半田等による接合されている。ネジ穴８は冷却フィンと放熱板７をボルト等で固定する際に使用する。
【００２６】
図１５は、図１４の半導体装置のＡＡ’断面構造を示す。図１５において、３０は半導体装置であり、１はケース、２は負極直流端子、３は正極直流端子、７は放熱板、１１は絶縁板、１２ａ、１２ｂ、１２ｃ、１２ｄは基板導体パターン、１３ａ、１３ｂは半導体スイッチ、１５ａは絶縁基板、１６、１８は絶縁板、１７、１９は導体板、２０ａ、２０ｂは導体、４４は半田、４５ａ、４５ｂは半田、４６ａ、４６ｂは導体ブロックである。導体ブロック４６ａは、銅等の電気伝導性と熱伝導性の良い材料を用い、半田等による接合や上面に設けられた加圧機構を用いた圧力によって半導体スイッチ１３ａと基板導体パターン１２ｂを電気接続している。導体ブロック４６ｂについても同様に半導体スイッチ１３ｂと基板導体パターン１２ｃを電気接続している。
【００２７】
本実施形態では、図１０の第３の実施形態等においてワイヤ配線が用いられていた箇所を導体ブロック４６ａ、４６ｂに置換えることにより、半導体スイッチで生じた熱は図１５中の点線に示すように導体ブロックを通じた経路からも放熱される。
この導体ブロックによる放熱性向上に加え、本実施形態における絶縁基板１５ａのレイアウトでは、導体ブロック４６ｂは基板導体パターン１２ｃと導体板１７が導体２０ａで接続された熱伝導性の良い構造の上に接合することにより、より放熱効率が向上する効果を有している。放熱性の向上により半導体チップの温度上昇が抑制され、信頼性の向上或いは冷却器に要求される能力を軽減できたことによるコストの削減に効果がある。
【００２８】
次に、本発明の第６の実施形態として本発明の半導体装置を用いた電力変換器を搭載した自動車の駆動システムについて説明する。図１６は、本実施形態の自動車における駆動システムの構成図である。
図１６において、３５は電動機、３２は電力変換装置、３１は直流電源、３４は出力配線、５０は自動車、５１は制御装置、５２は伝導装置、５３はエンジン、５４ａ、５４ｂ、５４ｃ、５４ｄは車輪、５５は信号端子である。信号端子は、自動車の運転状態及び運転者からの発進、加速、減速、停止の指令に対する信号を受信する。制御装置５１は、信号端子より受信した情報に基づき、電力変換器へ制御信号を送信し、電動機３５を駆動する。電動機３５は、トルクをエンジンシャフトに伝え、伝導装置５２を介して車輪を駆動させる。
即ち、図１６の駆動システムでは、自動車のエンジン５３が停止している場合においても、電動機３５によって車輪５４ａ、５４ｂを駆動することができ、また、エンジン５３が稼動している際もトルクアシストすることも可能である。さらに、エンジン５３により電動機３５を駆動させ、電動機３５で発生した交流を電力変換装置３２で直流に変換することにより、直流電源３１に充電することや、減速時に運動エネルギーの一部を前記方法で発電に使用することができる。
このような機能を実現するシステムは、停止時のアイドリングを止め、効率良く発電ができるため、自動車の燃費効率を上げる効果がある。
しかし、図１６の駆動システムにおいて、電動機３５のみによる車輪駆動やトルクアシスト時には大きなトルクが要求されることから、大電流で電動機３５を駆動する必要があり、そのため、大電流を制御できる電力変換器が必須であり、また、搭載可能な空間が限られるため、小型の電力変換装置の実現を可能する半導体装置が必要となる。本発明の半導体装置を用いることにより、大電流制御可能でかつ小型の電力変換器が実現でき、この電力変換器を用いた駆動システムを持った自動車を提供することができる。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、半導体装置は電流路となる導体板を積層した絶縁基板において低インダクタンスの配線レイアウトを有するので、スイッチング時に半導体スイッチに印加される電圧を抑制し、より低耐圧の半導体素子の使用を可能にし、その結果、半導体装置の発熱低減の効果がある。
加えて、インダクタンスの低減には、スイッチング時の半導体素子損失を低減する効果があり、また、発熱の低減は、信頼性の向上、冷却コストの削減に効果がある。
また、本発明により、絶縁基板部分の面積が削減されるので、半導体装置の小型化にも効果がある。この効果より、大電流化と小型化を実現する半導体装置を用いた電力変換装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置の配線構造を示す概観図
【図２】図１における絶縁基板を上方より見た図
【図３】図１における積層絶縁基板の断面構造を示す概略図
【図４】従来の半導体装置の配線構造を示す斜視図
【図５】本発明の半導体装置を用いた電力変換装置の構成図
【図６】電力変換装置の必要最小限の回路構成図
【図７】ＵＶＷ三相交流を出力するために必要最小限の半導体装置の回路構成図
【図８】本発明の第２の実施形態による半導体装置の配線構造を示す斜視図
【図９】図８の半導体装置の断面構造図
【図１０】本発明の第３の実施形態による半導体スイッチを並列化した半導体装置の配線構造図
【図１１】図１０の半導体装置における断面構造図
【図１２】本発明の第４の実施形態による１相分を出力する半導体装置の配線構造図
【図１３】図１２の半導体装置の断面構造図
【図１４】本発明の第４の実施形態による半導体装置の配線構造図
【図１５】図１４の半導体装置の断面構造図
【図１６】本発明の第６の実施形態として本発明の半導体装置を用いた電力変換器を搭載した自動車の駆動システムの構成図
【符号の説明】
１…ケース、２…負極直流端子、３…正極直流端子、４…出力端子、５…出力端子、６…出力端子、７…放熱板、８…ネジ穴、１１…絶縁板、１２ａ，１２ｂ，１２ｃ，１２ｄ…基板導体パターン、１３ａ，１３ｂ，１３ｃ，１３ｄ…ダイオード及び半導体スイッチ、１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ…ワイヤ配線、１５ａ，１５ｂ，１５ｃ…絶縁基板、１６…絶縁板、１７…導体板、１８…絶縁板、１９…導体板、２０ａ，２０ｂ…導体、２１…導体板、２２…導体板、２３…絶縁板、２４ａ，２４ｂ…ゲート信号端子、２５ａ，２５ｂ…グランド端子、２６…補助制御端子、２７ａ，２７ｂ…ドレイン端子、２９…電解コンデンサ、３０…半導体装置、３１…三相交流電源、３２…電力変換装置、３３ａ，３３ｂ…主回路配線、３４…出力配線、３５…誘導電動機、３６…抵抗体、４０，４１，４２，４３…ボルト、４４…半田、４５ａ，４５ｂ…半田、４６ａ，４６ｂ…導体ブロック、４７…熱伝導経路、４８…冷却器、５０…自動車、５１…制御装置、５２…伝導装置、５３…エンジン、５４ａ，５４ｂ，５４ｃ，５４ｄ…車輪、５５…信号端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a technique for reducing a wiring inductance that causes an increase in loss during switching and generation of a jumping voltage.
[0002]
[Prior art]
As a conventional technique, there is JP-A-11-89247 as a technique for reducing inductance that causes a jumping voltage in a power conversion device using a semiconductor device. This technology uses a conductor plate that is laminated by interposing an insulator between the wiring that connects the semiconductor device and the capacitor, and reduces the inductance of the wiring portion that connects the semiconductor device and the capacitor. This is a method of reducing the wiring inductance that causes the increase and the jumping voltage.
[0003]
Here, the circuit configuration of the minimum necessary power conversion device will be described with reference to FIG. 6, the power conversion device 32 includes a semiconductor device 30 and an electrolytic capacitor 29, and includes a DC power supply 31, a main circuit wiring 33a, a main circuit wiring 33b, an output wiring 34, and an induction motor 35. The semiconductor device 30 receives a DC voltage as an input and outputs an AC current having a variable frequency to the UVW-phase output wiring 34. The induction motor 35 is driven by current / voltage supplied through the output wiring 34. The electrolytic capacitor 29 has a function of suppressing fluctuations in DC voltage due to the switching operation of the semiconductor device. Although not shown in FIG. 6, the power conversion device includes a circuit board that controls the switching operation of the semiconductor device 30 in addition to the above components, a cooling fin and a cooling fan for cooling the semiconductor device 30. Etc.
[0004]
In addition, a minimum circuit configuration of a semiconductor device necessary for outputting UVW three-phase alternating current will be described with reference to FIG. In FIG. 7, the semiconductor device 30 includes semiconductor switches 13a, 13b, 13c, 13d, 13e, 13f, diodes 13a ′, 13b ′, 13c ′, 13d ′, 13e ′, 13f ′, semiconductor switch control terminals 24a, 24b, 24c, 24d, 24e, 24f, positive DC terminal 3, negative DC terminal 2, U-phase output terminal 4, V-phase output terminal 5, and W-phase output terminal 6, and a set of three-phase alternating current with 4, 5, 6 Form a terminal. A DC voltage is applied between the positive terminal 3 and the negative terminal 2. Further, for easy understanding of the drawing, a drive circuit that outputs an on / off signal of the semiconductor switch is omitted.
For the semiconductor switches 13a to 13f, a power MOSFET (Metal Oxide Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) is used. When a power MOSFET is used for a semiconductor switch, the power MOSFET includes a diode in terms of element structure, so that the semiconductor switch 13a and the diode 13a ′ can be configured in one chip.
The semiconductor switch 13a and the semiconductor switch 13b, the semiconductor switch 13c and the semiconductor switch 13d, and the semiconductor switch 13e and the semiconductor switch 13f are bridge-connected.
The semiconductor device 30a applies a PWM (Plus Width Modulation) control signal voltage to the semiconductor switch control terminals 24a to 24f, and sets the on (open) and off (closed) times of the respective semiconductor switches 13a to 13f connected to the bridge. By controlling, three-phase alternating current of variable frequency and variable voltage is output from the three-phase alternating current output terminals 4, 5, 6 to the electric motor 35. A device configuration for outputting UVW three-phase alternating current can also be realized by using three semiconductor devices composed of the positive electrode terminal 3, the negative electrode terminal 2, the bridge-connected semiconductor switches 13a and 13b, and the output terminal 6.
[0005]
FIG. 4 shows a wiring structure constituting a bridge circuit in a conventional semiconductor device. FIG. 4 is a perspective view showing a wiring structure in a conventional semiconductor device. In FIG. 4, 2 is a negative DC terminal, 3 is a positive DC terminal, 4, 5 and 6 are output terminals, 11 is an insulator, 12a, 12b and 12c are substrate conductor patterns, 13a and 13b are diodes and semiconductor switches, and 14a. , 14b, 14c, 14d, and 14e are wire wirings, 7 is a heat sink, 30 is a semiconductor device, and 15a, 15b, and 15c are insulating substrates. FIG. 4 shows a case where a MOSFET is used for the semiconductor switch, and shows a combination of the semiconductor switch and the diode as one component. The heat sink 7 is made of copper, Al—SiC alloy, or the like.
In FIG. 4, four wire wires 14a, 14b, 14c, 14d, and 14e are shown, but the number of wire wires differs depending on the specifications of the semiconductor device and the wire wire diameter, and the number of wire wires is limited to four. It is not a thing. In addition, since the structures and operations of the semiconductor switches and wire wirings mounted on the insulating substrates 15b and 15c are the same as those of the insulating substrate 15a, the insulating substrate 15a will be described below. Moreover, in the following description, the negative DC terminal 2 and the positive DC terminal 3 refer to the conductor plates constituting each.
In FIG. 4, substrate conductor patterns 12a, 12b, and 12c are formed on an insulating substrate 15a, and semiconductor switches 13a and 13b are mounted on the substrate conductor patterns 12a and 12b. The insulating substrate 15 a electrically insulates between the conductor pattern formed on the insulating substrate and the heat sink 7. The wire wiring 14a connects the positive DC terminal 3 and the board conductor pattern 12a, the wire wiring 14b connects the semiconductor switch 13a and the board conductor pattern 12b, and the wire wiring 14c connects the semiconductor switch 13b and the board conductor pattern 12c. The wire wiring 14d connects the negative DC terminal 2 and the substrate conductor pattern 12c, and the wire wiring 14e connects the output terminal 4 and the substrate conductor pattern 12b.
[0006]
In the semiconductor device 30, when each of the semiconductor switches 13 a and 13 b is switched from on to off, the semiconductor switch that switches from on to off is connected to the bridge connection, the electrolytic capacitor, and the DC terminal of the semiconductor device 30. Current value greatly changes in the path formed by the wiring to be connected, the negative DC terminal 2, the positive DC terminal 3, and the electrolytic capacitor. The wirings that bridge-connect the semiconductor switches are substrate conductor patterns 12a, 12b, and 12c and wire wirings 14a, 14b, 14c, and 14d in FIG. A voltage exceeding the electrolytic capacitor voltage is instantaneously applied to the semiconductor switch that switches from on to off. The voltage exceeding the electrolytic capacitor voltage (hereinafter, this voltage is referred to as a jumping voltage) is determined by the product of the total inductance of the path and the electrolytic capacitor and the time differential value of the current in the path. When the jumping voltage increases and the voltage applied to the semiconductor switch that switches from on to off exceeds the device breakdown voltage, dielectric breakdown occurs.
Therefore, for the normal operation of the semiconductor device, it is necessary to suppress the jumping voltage. However, as the current of the semiconductor device increases, the time differential value of the current in the path also increases. Therefore, it is important to reduce the inductance. ing.
There is a measure to use a semiconductor switch with a high withstand voltage against the problem of jumping voltage, but when the withstand voltage is increased, the resistance value of the semiconductor switch tends to increase in the ON state, especially the power supply voltage is low, In a system in which a large current flows through a semiconductor switch, there arises a problem that loss in the semiconductor switch increases. Suppressing the jumping voltage by lowering the inductance to reduce the jumping voltage problem makes it possible to use a semiconductor switch with a low withstand voltage, and as a result, suppressing the rise in temperature by reducing the heat generation, improving the life reliability, or cooling costs There is a big merit such as reduction.
[0007]
[Problems to be solved by the invention]
By the way, the importance of realizing lower inductance wiring mounting with a small mounting area is increasing in response to the demand for higher current and smaller size in recent semiconductor devices. Accordingly, as a result of examining the conventional example shown in FIG. When the amount of current of the wiring connecting the semiconductor switches changes, an eddy current facing the current path flows through the heat sink 7, and as a result, the heat sink 7 is relatively electrically conductive such as copper or AlSiC. If a good material is used, there is an effect that the inductance of the wiring connecting the semiconductor switches to the bridge is reduced. This effect arises from the fact that the mutual inductance generated between the current of the wiring connecting the semiconductor switch and the opposing current reduces the self-inductance generated in the wiring connecting the semiconductor switch. In addition, this effect increases as the current facing the wiring connecting the semiconductor switch bridges is close and the same amount, but the wiring connecting the bridge and the heat sink 7 are separated, Since the opposing eddy current is reduced by the resistance of the heat radiating plate 7 as compared with the current amount of the wiring connecting the semiconductor switches, the effect is limited.
From this study, in order to further reduce the inductance of the wiring that bridges the semiconductor switch compared to the conventional structure, the current that opposes the current of the wiring that bridges the semiconductor switch is close and the same amount is insulated. It is necessary to configure the wiring layout on the board. Further, if this wiring layout can be realized, a material having good thermal conductivity may be used, and a material having particularly good electrical conductivity is not necessary.
[0008]
In view of the above-described viewpoints, an object of the present invention is to provide a semiconductor device that reduces the inductance of wiring that bridge-connects semiconductor switches and that can be downsized.
[0009]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, in a semiconductor device, at least two conductor layers and at least two insulating layers each having a conductor portion for bridging a semiconductor switch between DC terminals on the surface and the inner layer are alternately laminated and insulated. Form a substrate, electrically connect the surface of the insulating layer and the inner conductor layer with a conductor passing through the insulating layer sandwiched between the surface and inner conductor layer, and mount at least two semiconductor switches on the insulating substrate The current path is provided so that the current flowing through the bridge circuit flows in the opposite direction between the conductor layers sandwiching the insulating layer.
Here, the wiring layout is such that the semiconductor switch is not mounted on the conductor layer on the surface connected to the conductor penetrating the insulating layer.
Here, a conductor block is used to connect the upper electrode of the semiconductor switch and the conductor layer on the surface of the insulating substrate, and a heat dissipation path of the semiconductor switch to the heat sink is formed.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In FIG. 1 to FIG. 16, the same reference numerals are assigned to the same objects and the same functions. Further, for easy understanding of the drawing, a drive circuit for driving the semiconductor switch is omitted.
FIG. 1 is a schematic view showing a wiring structure of a semiconductor device according to the first embodiment of the present invention. 1, reference numeral 2 denotes a negative DC terminal, 3 denotes a positive DC terminal, 4 denotes an output terminal and a wiring board, 7 denotes a heat radiating plate, 8 denotes a screw hole, 11 denotes an insulating plate, and 12a. , 12b, 12c are substrate conductor patterns, 13a, 13b are diodes and semiconductor switches, 14a, 14b, 14c, 14d are wire wirings, 15a, 15b, 15c are insulating substrates, 24a, 24b are gate signal terminals, 25a, 25b are Ground terminal. Each terminal 2, 3, 4, 5, 6 is provided with a hole for wiring attachment. The screw hole 8 is used when the cooling fin and the heat radiating plate 7 are fixed with a bolt or the like.
In FIG. 1, four wire wires 14a, 14b, 14c, and 14d are shown. However, the number of wire wires varies depending on the specifications of the semiconductor device and the wire wire diameter. In this embodiment, the number of wire wires is four. It is not limited. In addition, since the structures and operations of the semiconductor switches and wire wirings mounted on the insulating substrates 15b and 15c are the same as those of the insulating substrate 15a, the insulating substrate 15a will be described below.
In FIG. 1, substrate conductor patterns 12a, 12b, and 12c are formed on an insulating substrate 15a, and semiconductor switches 13a and 13b are mounted on the substrate conductor patterns 12a and 12b. The wire wiring 14a connects the positive DC terminal 3 and the board conductor pattern 12a, the wire wiring 14b connects the semiconductor switch 13a and the board conductor pattern 12b, and the wire wiring 14c connects the semiconductor switch 13b and the board conductor pattern 12c. The wire wiring 14d connects the negative DC terminal 2 and the substrate conductor pattern 12c, and the wire wiring 14e connects the output terminal 4 and the substrate conductor pattern 12b. In the semiconductor switch of this embodiment, the surface connected to the wire wiring is the source electrode surface, and the surface connected to the substrate conductor pattern is the drain electrode surface.
In this embodiment, the diode and the semiconductor switch use MOSFETs, the gate signal terminals 24a and 24b are the gate electrodes of the semiconductor switches 13a and 13b, respectively, and the ground terminals 25a and 25b are the source electrodes of the semiconductor switches 13a and 13b, respectively. Connected to. The gate signal terminals 24a and 24b and the ground terminals 25a and 25b are connected to a drive circuit board (not shown). However, the diode and the semiconductor switch in the present embodiment are not limited to MOSFETs, and may be a combination of an IGBT and a diode.
The insulating substrate 15a has a laminated structure of a plurality of conductor plates and insulating plates, and the structure will be described with reference to FIG.
The substrate conductor patterns 12a, 12b, and 12c are formed on the insulating substrate 15a. The conductor plates 12a and 12b are electrically connected by a conductor in the inner layer of the insulating substrate 15a and a conductor penetrating the insulating layer therebetween.
In FIG. 1, in the semiconductor device, the positive DC terminal 3 and the substrate conductor pattern 12a are connected by the wire wiring 14a, and the semiconductor switch 13a and the substrate conductor pattern 12c mounted on the substrate conductor pattern 12b are connected by the wire wiring 14b. The semiconductor switch 13b mounted on the board | substrate conductor pattern 12c and the negative electrode DC terminal 2 are connected by the wire wiring 14c.
[0011]
FIG. 2 is a view of the insulating substrate 15a in FIG. 1 as viewed from above. In FIG. 2, 12a, 12b and 12c are substrate conductor patterns, 13a and 13b are semiconductor switches, 14a, 14b and 14c are wire wirings, 15a is an insulating substrate, 16 is an insulating plate, 24a and 24b are gate signal terminals, 25a, Reference numeral 25b denotes a ground terminal.
[0012]
FIG. 3 is a schematic diagram showing a cross-sectional structure of the laminated insulating substrate 15a in FIG. In FIG. 3, 2 is a negative DC terminal, 3 is a positive DC terminal, 7 is a heat sink, 11 is an insulating plate, 12a, 12b and 12c are substrate conductor patterns, 13a and 13b are semiconductor switches, and 14a, 14b and 14c are wires. Wiring, 15a is an insulating substrate, 16 and 18 are insulating plates, 17 and 19 are conductor plates, 20a and 20b are conductors, and 44 is solder.
As shown in FIG. 3, the insulating substrate 15a is formed by laminating insulating plates 16 and 18 and conductor plates 17 and 19 and forming substrate conductor patterns 12a, 12b and 12c on the upper surface for mounting semiconductor switches and wire wiring. The conductor patterns 12a and 12b are connected to the conductor plate 17 by conductors 20a and 20b penetrating the insulating plate 16, respectively. In the insulating substrate 15a, the insulating plate and the conductor plate have an integrated structure in which the surface is bonded with a brazing material or the like. The conductor plate 19 is used to bond and fix the insulating substrate 15a to the heat sink 7 with solder 44 or the like, and is not necessary when it can be fixed to the heat sink 7 by another method.
As will be described below, the conductor plate 17 is a portion through which a current flows, and thus needs to be electrically insulated from the heat sink and the cooler. Therefore, when the conductor plate 17 has an exposed structure, it is necessary to newly sandwich an insulating sheet between the heat sink or the cooler. However, the insulating sheet that is not bonded to the conductor plate 17 has a large thermal resistance and makes it difficult to dissipate heat, thereby eliminating the temperature rise suppression effect that is the effect of this embodiment. In this embodiment, the conductor plate 17 is electrically insulated from the heat sink 7 by the insulating plate 18 of the insulating substrate, and the heat generated in the semiconductor switches 13a and 13b due to the heat sink 7 being in surface contact with the cooler. It constitutes a route to transport to the cooler. Therefore, this embodiment is characterized by using an insulating substrate in which at least a conductor layer, an insulating layer, a conductor layer, and an insulating layer on the surface on which the semiconductor switch is mounted are stacked in this order.
In the structure of FIG. 3, a gate signal terminal and a ground terminal are provided on the upper surface of the insulating substrate 15a. The insulators 16 and 17 of the insulating substrate 15a are made of aluminum nitride, silicon nitride, or alumina as a material. The conductive plates 12a, 12b, 12c, 17, and 19 are made of a material having good conductivity such as copper. The wire wirings 14a, 14b, and 14c14d are made of aluminum as a material. In the present embodiment, the wire wiring in FIG. 3 may be replaced with a plate-like conductor such as copper or aluminum using a technique such as soldering or ultrasonic bonding.
[0013]
In the following, in the semiconductor device 30 of FIG. 1, it is assumed that the mounting structure of the insulating substrate shown in FIGS. 2 and 3 is a structure that reduces the inductance that causes the jump voltage generation, which is a problem to be solved by the present invention. This will be described with reference to FIG.
In FIG. 3, the current path for generating the jumping voltage is as shown by the dotted line, and the positive DC terminal 3, the wire wiring 14a, the board conductor pattern 12a, the conductor 20a, the conductor plate 17, the conductor 20b, the board conductor pattern 12b, and the semiconductor. The switch 13a, the wire wiring 14b, the board conductor pattern 12c, the semiconductor switch 13b, the wire wiring 14c, and the negative DC terminal 2 are arranged in this order.
In this structure, the conductor plate 17 and the substrate conductor patterns 12a, 12b, and 12c are opposed to the current that changes when each of the semiconductor switches 13a and 13b switches from on to off, and the same amount flows. It has become. Thereby, due to the electromagnetic induction between the opposing current paths, the absolute value of the mutual inductance generated therein is close to the absolute value of the self-inductance, so that the inductance generated in the current path on the insulating substrate is further reduced.
When the dimensions of the insulating substrate and the inductance are compared using the conventional example of FIG. 4 and the structure of the present embodiment of FIG. 1, when the size of the insulating substrate 15a is assumed to be about 3 cm square in the structure of FIG. While the inductance generated in the flowing current path is about 10 nH, the size of the insulating substrate of this embodiment is about 1.5 cm × 3 cm, and the inductance generated on the insulating substrate is about 5 nH. In the above examination, this embodiment has a large effect because the insulating substrate area is reduced to about ½ and the inductance is reduced by about 5 nH. In addition, the reduction of the area of the insulating substrate enables the miniaturization of the semiconductor device.
From the above description, it can be said that this embodiment has a great effect in reducing the area of the insulating substrate and the inductance. In addition, the current path, the heat sink, and the cooler are insulated by the insulator 18, and the heat dissipation from the insulating substrate to the heat sink and the cooler is the same as the conventional structure. This structure does not impair the temperature rise suppression effect.
[0014]
A power conversion device using the semiconductor device of the present invention will be described with reference to FIG. FIG. 5 is an example of a power converter using the first embodiment of FIG.
In FIG. 5, 32 is a power converter, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 4, 5 and 6 are output terminals, 21 and 22 are conductor plates, 23 is an insulating plate, 26 Is an auxiliary control terminal, 29 is an electrolytic capacitor, 30 is a semiconductor device, 31 is a DC power source, 35 is an induction motor, and 40, 41, 42, and 43 are bolts. In FIG. 5, the negative DC terminal 2 and the conductor plate 21 and the positive DC terminal 3 and the conductor plate 22 are electrically connected by bolts 40 and 41, respectively. The conductor plate 21 and the conductor plate 22 have a laminated structure that sandwiches the insulating plate 23. The terminals of the electrolytic capacitor 29 are connected to the conductor plates 21 and 22 using bolts 42 and 43, respectively. The auxiliary control terminal 26 is used for transmission / reception of output command signals and the like.
In FIG. 5, the power conversion device 32 includes a semiconductor device 30, an electrolytic capacitor 29, and wiring that connects them. In the power conversion device of this embodiment, the electrolytic capacitor 29 is not limited to an electrolytic capacitor, and may be a capacitor having a sufficiently large capacitance with respect to use conditions.
In the power conversion device of FIG. 5, by using the semiconductor device of the first embodiment of FIG. 1, the inductance that is a factor of the jumping voltage is reduced. It becomes possible. Further, the miniaturization of the semiconductor device enables the miniaturization of the power conversion device.
[0015]
In the first embodiment of the present invention, the semiconductor device 30 that outputs a three-phase alternating current has been described. However, the present invention relates to an insulating substrate that forms a bridge circuit for one phase, and outputs one phase. The same effect can be obtained also in the semiconductor device.
[0016]
Next, a wiring layout for extending the life of the solder joint between the semiconductor switch and the substrate conductor pattern in the semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 8 is a perspective view showing the wiring structure of the semiconductor device of the present embodiment, except for the case portion of the semiconductor device.
In FIG. 8, 30 is a semiconductor device, 2 is a negative DC terminal, 3 is a positive DC terminal, 4, 5 and 6 are output terminals and wiring boards, 7 is a heat radiating plate, 8 is a screw hole, 11 is an insulating plate, Reference numerals 12a, 12b, 12c and 12d are substrate conductor patterns, 13a and 13b are diodes and semiconductor switches, 14a, 14b, 14c, 14d and 14e are wire wirings, 15a, 15b and 15c are insulating substrates, and 24a and 24b are gate signal terminals. 25a and 25b are ground terminals, and 27a and 27b are drain signal terminals. Each terminal 2, 3, 4, 5, 6 is provided with a hole for wiring attachment. The screw hole 8 is used when the cooling fin and the heat radiating plate 7 are fixed with a bolt or the like. Each terminal 24a, 24b, 25a, 25b, 27a, 27b is connected to a conductor pattern provided on the insulating substrate 15a by solder or the like.
FIG. 8 shows four wire wires 14a, 14b, 14c, 14d, and 14e, but the number of wire wires differs depending on the specifications of the semiconductor device and the wire wire diameter. In this embodiment, the number of wire wires is four. It is not limited to books. Further, the semiconductor device of FIG. 8 is a device that outputs a three-phase alternating current, and the structures and operations of the semiconductor switch and the wire wiring mounted on the insulating substrates 15b and 15c are the same as those of the insulating substrate 15a. Hereinafter, the insulating substrate 15a will be described.
In FIG. 8, substrate conductor patterns 12a, 12b, 12c and 12d are formed on an insulating substrate 15a, and semiconductor switches 13a and 13b are mounted on the substrate conductor patterns 12a and 12b by solder. The wire wiring 14a connects the positive DC terminal 3 and the board conductor pattern 12a, the wire wiring 14b connects the semiconductor switch 13a and the board conductor pattern 12b, and the wire wiring 14e connects the semiconductor switch 13b and the board conductor pattern 12c. The wire wiring 14c connects the negative DC terminal 2 and the substrate conductor pattern 12d, and the wire wiring 14d connects the output terminal 4 and the substrate conductor pattern 12b. In the semiconductor switch of this embodiment, the surface connected to the wire wiring is the source electrode surface, and the surface connected to the substrate conductor pattern is the drain electrode surface.
In this embodiment, the diode and the semiconductor switch use MOSFETs, the gate signal terminals 24a and 24b are the gate electrodes of the semiconductor switches 13a and 13b, respectively, and the ground terminals 25a and 25b are the source electrodes of the semiconductor switches 13a and 13b, respectively. The drain signal terminals 27a and 27b are connected to the substrate conductor patterns 12a and 12b, respectively. The gate signal terminals 24a and 24b, the ground terminals 25a and 25b, and the drain signal terminals 27a and 27b are connected to a drive circuit board (not shown). However, the diode and the semiconductor switch in the present embodiment are not limited to MOSFETs, and may be a combination of an IGBT and a diode.
[0017]
The insulating substrate 15a has a laminated structure of a plurality of conductor plates and insulating plates, and the structure will be described with reference to FIG.
FIG. 9 shows a cross-sectional structure of the semiconductor device of this embodiment. In FIG. 9, 30 is a semiconductor device, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 7 is a heat sink, 11 is an insulating plate, 12a, 12b, 12c and 12d are substrate conductor patterns, 13a. , 13b is a semiconductor switch, 14a, 14b and 14c are wire wirings, 15a is an insulating substrate, 16 and 18 are insulating plates, 17 and 19 are conductor plates, 20a and 20b are conductors, 44 is solder, 45a and 45b are solder is there.
In FIG. 9, an insulating substrate 15a is composed of substrate conductor patterns 12a, 12b, 12c and 12d, insulating plates 16 and 18 are composed of conductor plates 17 and 19, and conductors 20a and 20b, and a substrate conductor formed on the insulating substrate 15a. The patterns 12c and 12d are electrically connected by the conductor 17 in the inner layer of the insulating substrate 15a and the conductors 20a and 20b penetrating the insulating layer therebetween. The conductor plate 17 and the conductor plate 19 are insulated by an insulating plate 18.
In FIG. 9, the current paths for generating the jumping voltage are the positive DC terminal 3, the wire wiring 14a, the board conductor pattern 12a, the semiconductor switch 13a, the wire wiring 14b, the board conductor pattern 12b, the semiconductor switch 13b, the wire wiring 14e, and the board. The conductor pattern 12c, the conductor 20a, the conductor plate 17, the conductor 20b, the board conductor pattern 12d, the wire wiring 14c, and the negative DC terminal 2 are arranged in this order.
[0018]
With this wiring layout, the conductor plate 17 and the board conductor patterns 12a, 12b, 12c, and 12d are opposed to each other by currents that change when the semiconductor switches 13a and 13b are switched from on to off. Therefore, there is an effect of reducing the jumping voltage similar to the structure described in the first embodiment (FIGS. 1 to 3) of the present invention.
In addition, in the structures of FIGS. 8 and 9, the layout is such that the semiconductor switches 13a and 13b are not arranged on the board conductor patterns 12c and 12d connected to the conductors 20a and 20b. This is effective in improving the reliability of solder connecting the semiconductor chip and the substrate conductor pattern described below.
In a semiconductor device, each component repeats expansion and contraction due to a temperature cycle of a temperature increase of a semiconductor switch, an insulating substrate, a heat sink, etc. during operation and a temperature decrease during rest. The distortion caused by the difference in expansion coefficient between the semiconductor switch, the insulating substrate, and the heat sink causes plastic deformation of the solder that joins them, and causes a slight crack at each temperature cycle. Therefore, in order to improve the life of the solder, it is necessary to reduce the distortion. For example, when the thermal expansion coefficient of a semiconductor switch using silicon is about 3 μm / ° C., the thermal expansion coefficient of an insulating substrate is about 3 to 4 μm / ° C., and the thermal expansion coefficient of a heat sink (copper) is about 18 μm / ° C. It can be seen that the difference in expansion between the switch and copper increases.
In the insulating substrate having the conductor layer (conductor plate 17) serving as a current path in the inner layer constituting the semiconductor device of the present embodiment, when the conductor is made of copper, the substrate conductor pattern to which the conductors 20a and 20b in FIG. 9 are connected. In the portions 12c and 12d, the proportion of copper in the volume increases, and the expansion coefficient becomes larger than in other portions of the insulating substrate. For this reason, when the semiconductor switch is disposed in the conductor patterns 12c and 12d, the distortion of the solder joining the semiconductor switch and the conductor pattern increases.
Therefore, in order to improve the reliability of solder, in the semiconductor device described with reference to FIGS. 8 and 9, semiconductor switches are disposed on the conductor patterns 12a and 12b to which the conductors 20a and 20b are not connected. 8 and 9, since the inner layer conductor 17 of the insulating substrate is connected to the negative DC terminal and has the same potential as the negative electrode, leakage due to the floating capacitance from the insulating substrate to the heat sink is caused. There is also an effect of reducing current.
[0019]
Next, a semiconductor device in which semiconductor switches according to the third embodiment of the present invention are arranged in parallel will be described with reference to FIGS. FIG. 10 is a view of a semiconductor device in which two semiconductor switches of this embodiment are arranged in parallel as viewed from above. In FIG. 10, the upper surface of the case of the semiconductor device is removed to show the internal wiring structure.
In FIG. 10, 30 is a semiconductor device, 2 is a negative DC terminal, 3 is a positive DC terminal, 4, 5 and 6 are output terminals and wiring boards, 13a, 13b, 13c and 13d are diodes and semiconductor switches, 14b, 14e is a wire wiring, 15a, 15b and 15c are insulating substrates, 24a and 24b are gate signal terminals, 25a and 25b are ground terminals, 27a and 27b are drain signal terminals, and 36 is a resistor. Each terminal 2, 3, 4, 5, 6 is provided with a hole for wiring attachment. The screw hole 8 is used when the cooling fin and the heat radiating plate 7 are fixed with a bolt or the like. Each terminal 24a, 24b, 25a, 25b, 27a, 27b is connected to a conductor pattern provided on the insulating substrate 15a by solder or the like. The resistor 36 is a circuit element arranged on the gate wiring in order to suppress an oscillation phenomenon caused by wiring inductance including the gate-drain capacitance and the gate wiring of the semiconductor switches 13a and 13c arranged in parallel. Although not shown by reference numerals, the same resistor is also disposed on the gate wirings of the semiconductor switches 13b and 13d.
[0020]
FIG. 11 shows an AA ′ cross-sectional structure in the semiconductor device of FIG. In FIG. 11, 30 is a semiconductor device, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 7 is a heat sink, 11 is an insulating plate, 12a, 12b, 12c and 12d are substrate conductor patterns, 13a. , 13b are semiconductor switches, 14a, 14b and 14c are wire wirings, 15a is an insulating substrate, 16 and 18 are insulating plates, 17 and 19 are conductor plates, and 20a and 20b are conductors.
In FIG. 11, an insulating substrate 15a is composed of substrate conductor patterns 12a, 12b, 12c, and 12d, and insulating plates 16 and 18 are composed of conductor plates 17 and 19, and conductors 20a and 20b, and are formed on the insulating substrate 15a. The conductor patterns 12c and 12d are electrically connected by the conductor 17 in the inner layer of the insulating substrate 15a and the conductors 20a and 20b penetrating the insulating layer therebetween. Further, the conductor plate 17 and the conductor plate 19 are insulated by an insulating plate 18.
In FIG. 11, the AA ′ cross-sectional structure of the insulating substrate 15a is substantially the same as the cross-sectional structure of FIG. In FIG. 11, the negative DC terminal 1 and the positive DC terminal 3 are formed of a plate having a bent structure, and are joined to the substrate conductor pattern of the insulating substrate 15a by solder or the like.
[0021]
In a semiconductor device in which semiconductor switches that are objects of this structure are arranged in parallel, when an imbalance occurs in the current flowing through the paralleled semiconductor switch, a heat generation imbalance proportional to the square of the current value occurs. As a result, it is necessary to prevent the semiconductor switch that generates more heat from exceeding the guaranteed operating temperature, so that the maximum current value that guarantees the normal operation of the semiconductor device is lowered, that is, the device performance is lowered. In order to equalize the current flowing through the paralleled semiconductor switches, it is necessary to match not only the electrical characteristics of the paralleled semiconductor switches but also the electrical characteristics of the current paths. For this purpose, a wiring layout that symmetrizes the current path is effective. However, this method has a disadvantage of increasing the size of an insulating substrate having a conductor pattern only on the surface.
In the wiring layout of the semiconductor device according to the present embodiment shown in FIGS. 10 and 11, the conductor of the inner layer of the insulating substrate is used as a current path, and the wiring pattern is connected to the gate signal terminal, ground terminal, and drain terminal necessary for switching control in the central portion of the insulating substrate. Arranged. In this wiring layout, the current path flowing from the semiconductor switches 13a to 13b and the current path flowing from the semiconductor switches 13c to 13d are symmetric using conductors in the inner layer of the insulating substrate, thereby maintaining the current unbalance and maintaining the current of the insulating substrate. Miniaturization is realized.
Further, in the present embodiment, in addition to the low inductance due to the insulating substrate layout, the above-described direct current is formed by forming an insulating material between the conductor plates of the negative electrode DC terminal 1 and the positive electrode DC terminal 3 having a bent structure. Low inductance at the terminal part is realized. In semiconductor devices, the amount of heat generated is reduced by paralleling semiconductor switches, enabling higher current switching, but at the same time, it is necessary to further suppress the jumping voltage. The effectiveness of low inductance, which is a feature of this wiring layout, is increased for paralleled semiconductor devices.
[0022]
Next, a semiconductor device for outputting one phase according to the fourth embodiment of the present invention will be described with reference to FIGS. FIG. 12 is a view of the semiconductor device that outputs one phase of this embodiment as viewed from above. In FIG. 12, the upper surface of the case of the semiconductor device is removed to show the internal wiring structure.
In FIG. 12, 30 is a semiconductor device, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 4 is an output terminal, 13a and 13b are diodes and semiconductor switches, 14a, 14b, 14c and 14e are Wire wiring, 15a is an insulating substrate, 24a and 24b are gate signal terminals, 25a and 25b are ground terminals, and 27a and 27b are drain signal terminals. Each terminal 2, 3, 4 is provided with a hole for wiring attachment. The conductor plate constituting the output terminal 4 is joined to the substrate conductor pattern 12b by solder or the like. The screw hole 8 is used when the cooling fin and the heat radiating plate 7 are fixed with a bolt or the like.
[0023]
FIG. 13 shows an AA ′ cross-sectional structure of the semiconductor device of FIG. In FIG. 13, 30 is a semiconductor device, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 7 is a heat sink, 11 is an insulating plate, 12a, 12b, 12c and 12d are substrate conductor patterns, 13a. , 13b is a semiconductor switch, 14a, 14b and 14c are wire wirings, 15a is an insulating substrate, 16 and 18 are insulating plates, 17 and 19 are conductor plates, 20a and 20b are conductors, 44 is solder, 45a and 45b are solder is there.
In FIG. 13, an insulating substrate 15a is composed of substrate conductor patterns 12a, 12b, 12c and 12d, and insulating plates 16 and 18 are composed of conductor plates 17 and 19 and conductors 20a and 20b, and are formed on the insulating substrate 15a. The conductor patterns 12c and 12d are electrically connected by a conductor 17 in the inner layer of the insulating substrate 15a and conductors 20a and 20b penetrating the insulating layer therebetween. The conductor plate 17 and the conductor plate 19 are insulated by an insulating plate 18.
[0024]
From FIG. 12 and FIG. 13, this embodiment is a wiring structure in which one insulating substrate constituting one bridge circuit and its peripheral wiring are extracted in the second embodiment of FIG. For the same reason as the first embodiment, there are effects such as downsizing and inductance reduction.
In addition, as shown in the cross-sectional view of FIG. 13, the negative DC terminal 2 and the positive DC terminal 3 are stacked with an insulator sandwiched between the conductor plates constituting the negative DC terminal 2 and the positive DC terminal 3, By adopting a structure in which the terminal portion on the side is projected, a layout in which the inductance of the terminal portion is reduced as in FIG. Thus, the present embodiment realizes a wiring layout in which the DC terminal portion structure is simple and the inductance reducing effect is large as compared with the wiring structure of FIG.
The present embodiment is effective for improving the reliability of a device that can be configured with one bridge circuit, such as a direct current / direct current converter.
Further, in this embodiment, a bridge circuit is configured by two semiconductor switches based on the second embodiment of FIG. 8, but as shown in the third embodiment of FIG. It is also possible to lay out based on a parallel bridge circuit.
[0025]
Next, a semiconductor device having a structure with improved heat dissipation performance of the semiconductor switch according to the fourth embodiment of the present invention will be described with reference to FIGS. FIG. 14 is a view of the semiconductor device of this embodiment as viewed from above. In FIG. 14, the upper surface portion of the case of the semiconductor device is removed to show the internal wiring structure.
In FIG. 14, 30 is a semiconductor device, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 4 is an output terminal, 13a and 13b are diodes and semiconductor switches, 15a is an insulating substrate, and 24a and 24b are Gate signal terminals, 25a and 25b are ground terminals, 27a and 27b are drain signal terminals, and 46a and 46b are conductor blocks. Each terminal 2, 3, 4 is provided with a hole for wiring attachment. The conductor plate constituting the output terminal 4 is joined to the substrate conductor pattern 12b by solder or the like. The screw hole 8 is used when the cooling fin and the heat radiating plate 7 are fixed with a bolt or the like.
[0026]
FIG. 15 shows an AA ′ cross-sectional structure of the semiconductor device of FIG. In FIG. 15, 30 is a semiconductor device, 1 is a case, 2 is a negative DC terminal, 3 is a positive DC terminal, 7 is a heat sink, 11 is an insulating plate, 12a, 12b, 12c and 12d are substrate conductor patterns, 13a. , 13b are semiconductor switches, 15a is an insulating substrate, 16 and 18 are insulating plates, 17 and 19 are conductive plates, 20a and 20b are conductors, 44 is solder, 45a and 45b are solders, and 46a and 46b are conductor blocks. The conductor block 46a uses a material having good electrical and thermal conductivity such as copper, and electrically connects the semiconductor switch 13a and the substrate conductor pattern 12b by pressure using a pressurizing mechanism provided on the upper surface or by joining with solder or the like. are doing. Similarly, for the conductor block 46b, the semiconductor switch 13b and the board conductor pattern 12c are electrically connected.
[0027]
In this embodiment, the heat generated in the semiconductor switch is indicated by the dotted line in FIG. 15 by replacing the portions where the wire wiring is used in the third embodiment of FIG. 10 with the conductor blocks 46a and 46b. Heat is also radiated from the path through the conductor block.
In addition to the improvement in heat dissipation by the conductor block, in the layout of the insulating substrate 15a in the present embodiment, the conductor block 46b is bonded on a structure having good thermal conductivity in which the substrate conductor pattern 12c and the conductor plate 17 are connected by the conductor 20a. By doing so, it has the effect of improving the heat dissipation efficiency. Improvement of the heat dissipation suppresses the temperature rise of the semiconductor chip, which is effective in improving the reliability or reducing the cost required for the cooler.
[0028]
Next, an automobile drive system equipped with a power converter using the semiconductor device of the present invention will be described as a sixth embodiment of the present invention. FIG. 16 is a configuration diagram of a drive system in the automobile of the present embodiment.
In FIG. 16, 35 is an electric motor, 32 is a power converter, 31 is a DC power source, 34 is an output wiring, 50 is an automobile, 51 is a control device, 52 is a conduction device, 53 is an engine, 54a, 54b, 54c, and 54d are Wheels 55 are signal terminals. The signal terminal receives a signal for the driving state of the automobile and the start, acceleration, deceleration, and stop commands from the driver. The control device 51 transmits a control signal to the power converter based on the information received from the signal terminal, and drives the electric motor 35. The electric motor 35 transmits torque to the engine shaft and drives the wheels via the transmission device 52.
That is, in the drive system of FIG. 16, even when the engine 53 of the automobile is stopped, the wheels 54a and 54b can be driven by the electric motor 35, and torque assist is also performed when the engine 53 is operating. It is also possible. Furthermore, the electric motor 35 is driven by the engine 53, and the alternating current generated by the electric motor 35 is converted into direct current by the power converter 32, so that the direct current power source 31 is charged, or a part of the kinetic energy is reduced by the above method. Can be used for power generation.
Since the system that realizes such a function stops idling at the time of stopping and can generate power efficiently, it has the effect of increasing the fuel efficiency of the automobile.
However, in the drive system of FIG. 16, since a large torque is required at the time of wheel driving or torque assist only by the electric motor 35, it is necessary to drive the electric motor 35 with a large current. Therefore, a power converter that can control the large current. In addition, since the space that can be mounted is limited, a semiconductor device capable of realizing a small-sized power conversion device is required. By using the semiconductor device of the present invention, a small-sized power converter capable of controlling a large current can be realized, and an automobile having a drive system using the power converter can be provided.
[0029]
【The invention's effect】
As described above, according to the present invention, the semiconductor device has a low-inductance wiring layout in the insulating substrate in which the conductor plates serving as current paths are laminated, so that the voltage applied to the semiconductor switch at the time of switching can be suppressed. It is possible to use a low breakdown voltage semiconductor element, and as a result, there is an effect of reducing heat generation of the semiconductor device.
In addition, reducing inductance has the effect of reducing semiconductor element loss during switching, and reducing heat generation has the effect of improving reliability and reducing cooling costs.
Further, according to the present invention, since the area of the insulating substrate portion is reduced, the semiconductor device can be reduced in size. From this effect, it is possible to provide a power conversion device using a semiconductor device that realizes a large current and a small size.
[Brief description of the drawings]
FIG. 1 is an overview diagram showing a wiring structure of a semiconductor device according to a first embodiment of the present invention;
2 is a top view of the insulating substrate in FIG.
3 is a schematic view showing a cross-sectional structure of the laminated insulating substrate in FIG.
FIG. 4 is a perspective view showing a wiring structure of a conventional semiconductor device.
FIG. 5 is a configuration diagram of a power conversion device using the semiconductor device of the present invention.
FIG. 6 is a minimum circuit configuration diagram of a power conversion device.
FIG. 7 is a circuit configuration diagram of the minimum semiconductor device necessary for outputting UVW three-phase alternating current.
FIG. 8 is a perspective view showing a wiring structure of a semiconductor device according to a second embodiment of the present invention.
9 is a sectional structural view of the semiconductor device of FIG. 8;
FIG. 10 is a wiring structure diagram of a semiconductor device in which semiconductor switches according to a third embodiment of the present invention are arranged in parallel;
11 is a sectional structural view of the semiconductor device of FIG. 10;
FIG. 12 is a wiring structure diagram of a semiconductor device that outputs one phase according to the fourth embodiment of the present invention;
13 is a sectional structural view of the semiconductor device of FIG. 12;
FIG. 14 is a wiring structure diagram of a semiconductor device according to a fourth embodiment of the present invention;
15 is a sectional structural view of the semiconductor device of FIG. 14;
FIG. 16 is a configuration diagram of a drive system for an automobile equipped with a power converter using the semiconductor device of the present invention as a sixth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Case, 2 ... Negative DC terminal, 3 ... Positive DC terminal, 4 ... Output terminal, 5 ... Output terminal, 6 ... Output terminal, 7 ... Heat sink, 8 ... Screw hole, 11 ... Insulating plate, 12a, 12b, 12c, 12d ... substrate conductor pattern, 13a, 13b, 13c, 13d ... diode and semiconductor switch, 14a, 14b, 14c, 14d, 14e ... wire wiring, 15a, 15b, 15c ... insulating substrate, 16 ... insulating plate, 17 ... Conductor plate, 18 ... insulating plate, 19 ... conductor plate, 20a, 20b ... conductor, 21 ... conductor plate, 22 ... conductor plate, 23 ... insulating plate, 24a, 24b ... gate signal terminal, 25a, 25b ... ground terminal, 26 Auxiliary control terminals 27a and 27b Drain terminals 29 Electrolytic capacitors 30 Semiconductor devices 31 Three-phase AC power supply 32 Power converters 33a and 33b Main circuit wiring 4 ... output wiring, 35 ... induction motor, 36 ... resistor, 40, 41, 42, 43 ... bolt, 44 ... solder, 45a, 45b ... solder, 46a, 46b ... conductor block, 47 ... heat conduction path, 48 ... Cooler, 50 ... automobile, 51 ... control device, 52 ... transmission device, 53 ... engine, 54a, 54b, 54c, 54d ... wheel, 55 ... signal terminal

Claims

In a semiconductor device having an insulating substrate including at least two controllable semiconductor switches connected in a bridge, at least one output terminal, at least two positive and negative DC terminals, and a conductor portion for mounting the semiconductor switch,
The insulating substrate is formed by alternately laminating at least two conductor layers and at least two insulating layers provided on a surface and an inner layer with a conductor portion that bridge-connects the semiconductor switch between the DC terminals. A bridge circuit that electrically connects the inner surface of the insulating layer with the surface of the insulating layer sandwiched by a conductor passing through the insulating layer sandwiched between conductive layers, and mounts the at least two semiconductor switches on the insulating substrate. A semiconductor device, wherein a current path is provided so that a flowing current flows in a facing direction between conductor layers sandwiching the insulating layer.

In a semiconductor device having an insulating substrate including at least two controllable semiconductor switches connected in a bridge, at least one output terminal, at least two positive and negative DC terminals, and a conductor portion for mounting the semiconductor switch,
The insulating substrate is formed by alternately laminating at least two conductor layers and at least two insulating layers provided on a surface and an inner layer with a conductor portion that bridge-connects the semiconductor switch between the DC terminals. A bridge circuit that electrically connects the inner surface of the insulating layer with the surface of the insulating layer sandwiched by a conductor passing through the insulating layer sandwiched between conductive layers, and mounts the at least two semiconductor switches on the insulating substrate. Provide a current path so that the flowing current flows in the opposite direction between the conductor layers sandwiching the insulating layer, and a wiring layout in which the semiconductor switch is not mounted on the conductor layer on the surface connected to the conductor penetrating the insulating layer A semiconductor device.

At least two controllable semiconductor switches connected in a bridge, at least one output terminal, at least two positive and negative DC terminals, an insulating substrate having a conductor portion for mounting the semiconductor switch, and the insulating substrate In a semiconductor device having a heat sink to be mounted,
The insulating substrate is formed by alternately laminating at least two conductor layers and at least two insulating layers provided on a surface and an inner layer with a conductor portion that bridge-connects the semiconductor switch between the DC terminals. A bridge circuit that electrically connects the inner surface of the insulating layer with the surface of the insulating layer sandwiched by a conductor passing through the insulating layer sandwiched between conductive layers, and mounts the at least two semiconductor switches on the insulating substrate. Provide a current path so that the flowing current flows in the opposite direction between the conductor layers sandwiching the insulating layer, and a wiring layout in which the semiconductor switch is not mounted on the conductor layer on the surface connected to the conductor penetrating the insulating layer In addition, a conductor block is used to connect the upper electrode of the semiconductor switch and the conductor layer on the surface of the insulating substrate, and the semiconductor switch is released to the heat sink. Wherein a forming path.

4. The power conversion device comprising: a DC power source; a capacitor that suppresses fluctuations in the DC voltage; and a semiconductor device that converts power into DC voltage. 4. A power conversion device using the device.

An automobile drive system having a DC power supply, a power converter, and an electric motor driven by the power converter, wherein the power converter according to claim 4 is used as the power converter.