JP2007184479A - Cooler, and semiconductor device having semiconductor element mounted thereon - Google Patents

Cooler, and semiconductor device having semiconductor element mounted thereon Download PDF

Info

Publication number
JP2007184479A
JP2007184479A JP2006002550A JP2006002550A JP2007184479A JP 2007184479 A JP2007184479 A JP 2007184479A JP 2006002550 A JP2006002550 A JP 2006002550A JP 2006002550 A JP2006002550 A JP 2006002550A JP 2007184479 A JP2007184479 A JP 2007184479A
Authority
JP
Japan
Prior art keywords
conductive
layer
cooler
insulating
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006002550A
Other languages
Japanese (ja)
Inventor
Yasushi Yamada
靖 山田
Yukio Miyaji
幸夫 宮地
Yuji Yagi
雄二 八木
Yuji Nishibe
祐司 西部
Mikio Shirai
幹夫 白井
Tadashi Yoshida
忠史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006002550A priority Critical patent/JP2007184479A/en
Publication of JP2007184479A publication Critical patent/JP2007184479A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a cooler which can relax thermal stress and reduce thermal resistance. <P>SOLUTION: The cooler 20 has an insulating laminate wherein a plurality of insulating layers 20a-20g containing aluminum nitride is laminated. The insulating layers 20a-20g have openings 23-26. At least a portion of the openings of each insulating layer so communicates in the laminating direction with at least a portion of the openings of the insulating layer adjacent to each insulating layer as to form a flow passage 27. In the outer surface of the insulating laminate 20, first and second outer-surface openings 22a, 23a are formed. The first and second outer-surface openings 22a, 23a communicate with each other via the flow passage 27. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体素子等の電気・電子部品を冷却するための冷却器に関する。本発明はまた、冷却器上に半導体素子が実装されている半導体装置にも関する。   The present invention relates to a cooler for cooling electrical / electronic components such as semiconductor elements. The present invention also relates to a semiconductor device in which a semiconductor element is mounted on a cooler.

半導体素子（IGBT（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）など）を利用して、電流のオン・オフを経時的に切り換える半導体装置は、様々な場面で用いられている。例えば、車載用のモータに供給する電流を経時的に切替えるためのインバータ用の半導体装置が知られている。この種のインバータ用の半導体装置は、エンジンの近くに設けられていることが多い。このため、インバータ用の半導体装置には、熱に対して何らかの対策を講じる必要がある。   Semiconductor devices that use semiconductor elements (IGBT (Insulated Gate Bipolar Transistors), power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), etc.) to switch current on and off over time are used in various situations. . For example, a semiconductor device for an inverter for switching a current supplied to a vehicle-mounted motor over time is known. A semiconductor device for this type of inverter is often provided near the engine. For this reason, it is necessary to take some measures against heat in the semiconductor device for the inverter.

特許文献１には、電気部品又は回路用の冷却器が開示されている。図４に、特許文献１に開示されている冷却器２２０の概略的な断面図を模式的に示す。図４には、冷却器２２０に半導体素子２４４を実装した場合の半導体装置２００を示す。
冷却器２２０は、セラミック下層２２９と、積層体２２１と、セラミック上層２２８を備えている。セラミック下層２２９及びセラミック上層２２８には、酸化アルミニウムが用いられている。積層体２２１は、銅を含む層の複数枚が積層されている（紙面上下方向に積層されている）。その積層体２２１を構成する層の各々は、開口を有している。例えば、一つの層は、開口２２２及び開口２２３を備えている。他の一つの層は、開口２２２、開口２２３及び開口２２４を備えている。また他の一つの層は、開口２２２、開口２２３及び開口２２５を備えている。また他の一つの層は、開口２２２、開口２２３及び開口２２６を備えている。ある層の開口（例えば、開口２２４）の少なくとも一部と、その層に隣接する層の開口（例えば、開口２２５）の少なくとも一部が積層方向に連通して流路２２７を形成している。積層体２２１の外表面には、第１外表面開口２２２ａが形成されている。さらに、積層体２２１の外表面には、第１外表面開口２２２ａとは別の第２外表面開口２２３ａが形成されている。第１外表面開口２２２ａと第２外表面開口２２３ａは、流路２２７を介して連通している。
セラミック上層２２８の表面の一部には、導電層２３０が形成されている。その導電層２３０の表面には、はんだ２４２を介して半導体素子２４４が接合されている。半導体素子２４４は、縦型の素子であり、電流は縦方向に流れる。
特開平１０−２６１８８６号公報 Patent Document 1 discloses a cooler for electric parts or circuits. FIG. 4 schematically shows a schematic cross-sectional view of the cooler 220 disclosed in Patent Document 1. As shown in FIG. FIG. 4 shows the semiconductor device 200 when the semiconductor element 244 is mounted on the cooler 220.
The cooler 220 includes a ceramic lower layer 229, a laminated body 221, and a ceramic upper layer 228. Aluminum oxide is used for the ceramic lower layer 229 and the ceramic upper layer 228. The stacked body 221 is formed by stacking a plurality of layers including copper (stacked in the vertical direction on the paper surface). Each of the layers constituting the stacked body 221 has an opening. For example, one layer includes the opening 222 and the opening 223. Another layer includes an opening 222, an opening 223, and an opening 224. The other layer includes an opening 222, an opening 223, and an opening 225. Another layer includes an opening 222, an opening 223, and an opening 226. At least a part of an opening (for example, opening 224) of a certain layer and at least a part of an opening (for example, opening 225) of a layer adjacent to the layer communicate with each other in the stacking direction to form a flow path 227. A first outer surface opening 222 a is formed on the outer surface of the multilayer body 221. Further, a second outer surface opening 223 a different from the first outer surface opening 222 a is formed on the outer surface of the multilayer body 221. The first outer surface opening 222a and the second outer surface opening 223a communicate with each other through a flow path 227.
A conductive layer 230 is formed on part of the surface of the ceramic upper layer 228. A semiconductor element 244 is bonded to the surface of the conductive layer 230 via solder 242. The semiconductor element 244 is a vertical element, and current flows in the vertical direction.
Japanese Patent Laid-Open No. 10-261886

冷却器２２０の積層体２２１には、銅が用いられている。銅は高い熱伝導率を有しており、半導体素子２４４で発生した熱を効率的に伝導することができる。さらに、冷却器２２０の積層体２２１では、冷却剤（典型的には冷却水）が第１外表面開口２２２ａから流路２２７を介して第２外表面開口２２３ａに向けて流れる。したがって、冷却器２２０は、高熱伝導の積層体２２１と流路２２７を流れる冷却剤を利用して、半導体素子２２４で発生した熱を効率的に外部に排出させることができる。   Copper is used for the stacked body 221 of the cooler 220. Copper has high thermal conductivity and can efficiently conduct heat generated in the semiconductor element 244. Further, in the stacked body 221 of the cooler 220, the coolant (typically cooling water) flows from the first outer surface opening 222a via the flow path 227 toward the second outer surface opening 223a. Therefore, the cooler 220 can efficiently discharge the heat generated in the semiconductor element 224 to the outside by using the coolant that flows through the highly heat-conductive laminate 221 and the flow path 227.

しかしながら、冷却器２２０は、以下に説明する２つの問題を備えている。
まず第１に、冷却器２２０は、積層体２２１に用いられている銅の熱膨張係数が大きいという問題を備えている。銅の熱膨張係数は、概ね17ppm/℃である。一方、半導体素子２４４の半導体材料には、Si、SiC、GaNなどが用いられており、その熱膨張係数は概ね3〜4ppm/℃である。したがって、半導体素子２４４と積層体２２１の間には、大きな熱膨張係数の差が存在している。この熱膨張係数の差に基づいて、半導体素子２４４と積層体２２１の間に熱応力が発生する。冷却器２２０では、セラミック下層２２９及びセラミック上層２２８が積層体２２１を挟み込むことによって、熱応力を緩和させる効果を多少備えているものの、その効果は十分でない。
第２に、冷却器２２０は、半導体素子２４４と積層体２２１の間の熱抵抗が大きいという問題を備えている。これは、セラミック上層２２８が、半導体素子２４４と積層体２２１の間に介在していることが原因である。セラミック上層２２８は、半導体素子２４４と積層体２２１を電気的に絶縁するために必要である。しかしながら、セラミック上層２２８を設けることによって、半導体素子２４４と積層体２２１の間の距離が大きくなってしまう。半導体素子２４４と積層体２２１の間の距離が大きいと、半導体素子２４４と積層体２２１の間の熱抵抗が大きくなってしまう。このため、半導体素子２４４に大電流が急激に流れた場合、冷却効果が追いつかず、ひいては半導体素子２４４やセラミック上層２２８が破壊されるという事態が発生してしまう。
本発明は、熱応力を緩和し、熱抵抗を低減することができる冷却器を提供することを目的としている。さらに、半導体素子と冷却器の間の熱応力が緩和され、半導体素子と冷却器の間の熱抵抗が低減された半導体装置を提供することを他の一つの目的としている。 However, the cooler 220 has two problems described below.
First, the cooler 220 has a problem that the thermal expansion coefficient of copper used in the laminate 221 is large. The thermal expansion coefficient of copper is approximately 17 ppm / ° C. On the other hand, Si, SiC, GaN or the like is used as a semiconductor material of the semiconductor element 244, and its thermal expansion coefficient is approximately 3 to 4 ppm / ° C. Therefore, a large difference in thermal expansion coefficient exists between the semiconductor element 244 and the stacked body 221. Based on this difference in thermal expansion coefficient, thermal stress is generated between the semiconductor element 244 and the stacked body 221. In the cooler 220, although the ceramic lower layer 229 and the ceramic upper layer 228 sandwich the laminated body 221 to have some effect of reducing thermal stress, the effect is not sufficient.
Secondly, the cooler 220 has a problem that the thermal resistance between the semiconductor element 244 and the stacked body 221 is large. This is because the ceramic upper layer 228 is interposed between the semiconductor element 244 and the stacked body 221. The ceramic upper layer 228 is necessary for electrically insulating the semiconductor element 244 and the stacked body 221. However, the provision of the ceramic upper layer 228 increases the distance between the semiconductor element 244 and the stacked body 221. When the distance between the semiconductor element 244 and the stacked body 221 is large, the thermal resistance between the semiconductor element 244 and the stacked body 221 increases. For this reason, when a large current flows rapidly through the semiconductor element 244, the cooling effect cannot catch up, and as a result, the semiconductor element 244 and the ceramic upper layer 228 are destroyed.
An object of this invention is to provide the cooler which can relieve | moderate a thermal stress and can reduce thermal resistance. Another object of the present invention is to provide a semiconductor device in which the thermal stress between the semiconductor element and the cooler is relaxed and the thermal resistance between the semiconductor element and the cooler is reduced.

本発明は、冷却器に用いられる材料に、窒化アルミニウムを含む材料を用いることを特徴にしている。窒化アルミニウムの熱膨張係数は、概ね4.5ppm/℃である。一方、半導体素子の半導体材料には、Si、SiC、GaNなどが用いられることが多く、その熱膨張係数は概ね3〜4ppm/℃である。したがって、窒化アルミニウムを含む材料と半導体素子との間の熱膨張係数の差は小さい。窒化アルミニウムを含む材料で形成されている冷却器は、半導体素子との間の熱応力の増大を抑制することができる。さらに、窒化アルミニウムは、絶縁性の物質である。このため、窒化アルミニウムを含む材料で形成されている冷却器では、半導体素子との間に絶縁性を確保するための構造が不必要になる。これにより、半導体素子と冷却器の間の距離を短縮化することができる。半導体素子と冷却器の間の距離を短縮化することができれば、半導体素子と冷却器の間の熱抵抗を低減することができる。
なお、本発明の冷却器は、冷却する対象を半導体素子に限定するものではない。冷却する対象の熱膨張係数が、窒化アルミニウムの熱膨張係数に近いものであれば、本発明の技術範囲の範疇に入り得る。 The present invention is characterized in that a material containing aluminum nitride is used as the material used for the cooler. The thermal expansion coefficient of aluminum nitride is approximately 4.5 ppm / ° C. On the other hand, Si, SiC, GaN or the like is often used as a semiconductor material of a semiconductor element, and its thermal expansion coefficient is approximately 3 to 4 ppm / ° C. Therefore, the difference in coefficient of thermal expansion between the material containing aluminum nitride and the semiconductor element is small. The cooler formed of a material containing aluminum nitride can suppress an increase in thermal stress with the semiconductor element. Furthermore, aluminum nitride is an insulating material. For this reason, in the cooler formed of a material containing aluminum nitride, a structure for ensuring insulation between the semiconductor element and the semiconductor device is unnecessary. Thereby, the distance between a semiconductor element and a cooler can be shortened. If the distance between the semiconductor element and the cooler can be shortened, the thermal resistance between the semiconductor element and the cooler can be reduced.
In addition, the cooler of this invention does not limit the object cooled to a semiconductor element. If the thermal expansion coefficient to be cooled is close to the thermal expansion coefficient of aluminum nitride, it can fall within the scope of the technical scope of the present invention.

本発明は、冷却器に具現化することができる。本発明の冷却器は、窒化アルミニウムを含む絶縁層の複数枚が積層されている絶縁性積層体を備えている。その絶縁性積層体を構成する少なくとも２枚以上の絶縁層の各々が開口を有している。各絶縁層の開口の少なくとも一部と、その絶縁層に隣接して積層されている絶縁層の開口の少なくとも一部が積層方向に連通して流路を形成している。さらに、絶縁性積層体の外表面には、第１外表面開口と第２外表面開口が形成されている。第１外表面開口と第２外表面開口は、流路を介して連通している。
本発明の冷却器には、窒化アルミニウムが用いられている。例えば、冷却する対象が半導体素子の場合、半導体素子と冷却器の間の熱膨張係数の差が低減され、半導体素子と冷却器の間の熱応力の増大が抑制される。さらに、半導体素子と冷却器の間の絶縁性を確保するための構造が不必要になり、半導体素子と冷却器の間の距離を短縮化することもできる。半導体素子と冷却器の間の熱抵抗を低減することができる。 The present invention can be embodied in a cooler. The cooler of the present invention includes an insulating laminate in which a plurality of insulating layers including aluminum nitride are laminated. Each of at least two insulating layers constituting the insulating laminate has an opening. At least a part of the opening of each insulating layer and at least a part of the opening of the insulating layer stacked adjacent to the insulating layer communicate with each other in the stacking direction to form a flow path. Further, a first outer surface opening and a second outer surface opening are formed on the outer surface of the insulating laminate. The first outer surface opening and the second outer surface opening communicate with each other through a flow path.
Aluminum nitride is used in the cooler of the present invention. For example, when the object to be cooled is a semiconductor element, the difference in thermal expansion coefficient between the semiconductor element and the cooler is reduced, and an increase in thermal stress between the semiconductor element and the cooler is suppressed. Furthermore, a structure for ensuring insulation between the semiconductor element and the cooler is unnecessary, and the distance between the semiconductor element and the cooler can be shortened. The thermal resistance between the semiconductor element and the cooler can be reduced.

本発明の冷却器は、上面絶縁層と導電性積層体をさらに備えていることが好ましい。上面絶縁層は、絶縁性積層体上に形成されており、窒化アルミニウムを含んでいる。導電性積層体は、上面絶縁層上に形成されており、導電性下層、導電性中間層、導電性上層を有している。導電性下層は、銅又はアルミニウムを含んでいる。導電性中間層は、モリブテンを含んでいる。導電性上層は、銅又はアルミニウムを含んでいる。
上面絶縁層は、開口が形成されていないスペースを備えている。そのスペースは、表面に導電性積層体を設置するための場を提供する。導電性積層体は、その表面に設置される半導体素子等の電気・電子部品に対して電気的な接続部分を提供する。例えば、電気・電子部品が半導体素子の場合、導電性積層体を用いることによって、縦型の半導体素子を利用することが可能になる。導電性積層体では、電流が横方向に流れる。
導電性積層体の熱膨張係数は、絶縁性積層体の熱膨張係数に近い値であることが好ましい。これにより、絶縁性積層体と導電性積層体の間において、熱膨張係数の差を低減し、熱応力の増大を抑制することができる。
モリブテン（Ｍｏ）の熱膨張係数は4ppm/℃程度であり、窒化アルミニウムの熱膨張係数（概ね4.5ppm/℃）にほぼ等しい。したがって、導電性中間層にモリブテンを用いることによって、導電性積層体と絶縁性積層体との間の熱膨張係数の差を低減することができる。さらに、導電性下層及び導電性上層には、銅又はアルミニウムが用いられている。銅（Ｃｕ）又はアルミニウム（Ａｌ）は、電気抵抗及び熱抵抗が小さい。したがって、モリブテン、銅、アルミニウムを組合せることによって、熱膨張係数と電気抵抗と熱抵抗が調整された導電性積層体を得ることができる。 The cooler of the present invention preferably further includes a top insulating layer and a conductive laminate. The upper surface insulating layer is formed on the insulating laminate and includes aluminum nitride. The conductive laminate is formed on the upper surface insulating layer, and has a conductive lower layer, a conductive intermediate layer, and a conductive upper layer. The conductive lower layer contains copper or aluminum. The conductive intermediate layer contains molybdenum. The conductive upper layer contains copper or aluminum.
The top insulating layer has a space where no opening is formed. The space provides a place to install the conductive laminate on the surface. The conductive laminate provides an electrical connection portion for electrical / electronic components such as semiconductor elements installed on the surface thereof. For example, when the electrical / electronic component is a semiconductor element, a vertical semiconductor element can be used by using a conductive laminate. In the conductive laminate, current flows in the lateral direction.
The thermal expansion coefficient of the conductive laminate is preferably a value close to the thermal expansion coefficient of the insulating laminate. Thereby, the difference of a thermal expansion coefficient can be reduced between an insulating laminated body and an electroconductive laminated body, and the increase in a thermal stress can be suppressed.
Molybdenum (Mo) has a thermal expansion coefficient of about 4 ppm / ° C, which is almost equal to that of aluminum nitride (approximately 4.5 ppm / ° C). Therefore, by using molybdenum for the conductive intermediate layer, the difference in thermal expansion coefficient between the conductive laminate and the insulating laminate can be reduced. Furthermore, copper or aluminum is used for the conductive lower layer and the conductive upper layer. Copper (Cu) or aluminum (Al) has low electrical resistance and thermal resistance. Therefore, by combining molybdenum, copper, and aluminum, it is possible to obtain a conductive laminate in which the thermal expansion coefficient, electrical resistance, and thermal resistance are adjusted.

本発明の導電性積層体では、導電性下層と導電性上層の厚みが略一致しており、導電性中間層の厚みが導電性下層及び導電性上層の厚みの５〜１２倍であることが好ましい。即ち、本発明の導電性積層体は、膜厚な導電性中間層を膜薄な導電性下層及び導電性上層によって挟み込む構造を備えていることが好ましい。
導電性下層と導電性上層は対を成して形成されており、導電性中間層との間の熱膨張係数差に起因する熱応力を緩和する。
導電性中間層の厚みが導電性下層及び導電性上層の厚みの５倍以上に形成されていると、導電性積層体に占める導電性中間層の割合が大きくなる。これにより、導電性積層体の熱膨張係数は、導電性中間層の熱膨張係数が支配的になる。導電性中間層にはモリブテンが用いられているので、導電性中間層の熱膨張係数が支配的になると、導電性積層体と絶縁性積層体の間の熱膨張係数の差を低減することができる。
しかし、導電性積層体に占める導電性中間層の割合が大きくなりすぎると、導電性積層体の電気抵抗及び熱抵抗が高くなってしまう。したがって、導電性中間層の厚みが導電性下層及び導電性上層の厚みの１２倍以下に形成されていることが好ましい。導電性下層及び導電性上層には、銅又はアルミニウムが用いられており、電気抵抗及び熱抵抗が小さい。導電性積層体に占める導電性下層及び導電性上層の割合が上記の範囲に形成されていると、導電性積層体の電気抵抗及び熱抵抗を小さい値にすることができる。 In the conductive laminate of the present invention, the thickness of the conductive lower layer and the conductive upper layer are substantially the same, and the thickness of the conductive intermediate layer is 5 to 12 times the thickness of the conductive lower layer and the conductive upper layer. preferable. That is, the conductive laminate of the present invention preferably has a structure in which a conductive intermediate layer having a thickness is sandwiched between a conductive lower layer and a conductive upper layer.
The conductive lower layer and the conductive upper layer are formed in a pair and relieve thermal stress caused by a difference in thermal expansion coefficient between the conductive lower layer and the conductive intermediate layer.
When the thickness of the conductive intermediate layer is formed to be 5 times or more the thickness of the conductive lower layer and the conductive upper layer, the proportion of the conductive intermediate layer in the conductive laminate is increased. Thereby, the thermal expansion coefficient of the conductive intermediate layer is dominant in the thermal expansion coefficient of the conductive intermediate layer. Since molybdenum is used for the conductive intermediate layer, if the thermal expansion coefficient of the conductive intermediate layer becomes dominant, the difference in the thermal expansion coefficient between the conductive laminate and the insulating laminate can be reduced. it can.
However, if the proportion of the conductive intermediate layer in the conductive laminate is too large, the electrical resistance and thermal resistance of the conductive laminate are increased. Therefore, it is preferable that the thickness of the conductive intermediate layer is 12 times or less the thickness of the conductive lower layer and the conductive upper layer. Copper or aluminum is used for the conductive lower layer and the conductive upper layer, and the electrical resistance and thermal resistance are small. When the ratio of the conductive lower layer and the conductive upper layer in the conductive laminate is formed in the above range, the electrical resistance and thermal resistance of the conductive laminate can be reduced.

導電性積層体の厚みは、０．０５〜５mmであることが好ましい。
導電性積層体は、電流が横方向に流れる接続部分である。したがって、導電性積層体の電気抵抗は小さいことが望ましい。導電性積層体の厚みが０．０５mm以上に形成されていると、導電性積層体の電気抵抗を小さくすることができる。また、導電性積層体は、冷却対象と絶縁性積層体の間に存在している。したがって、熱抵抗を小さくするためには、導電性積層体の厚みが小さいことが望ましい。導電性積層体の厚みが５mm以下に形成されていると、冷却対象と絶縁性積層体の間の距離を短くすることができ、熱抵抗を小さくすることができる。 The thickness of the conductive laminate is preferably 0.05 to 5 mm.
The conductive laminate is a connection portion where current flows in the lateral direction. Therefore, it is desirable that the electrical resistance of the conductive laminate is small. When the thickness of the conductive laminate is 0.05 mm or more, the electrical resistance of the conductive laminate can be reduced. Further, the conductive laminate is present between the object to be cooled and the insulating laminate. Therefore, in order to reduce the thermal resistance, it is desirable that the thickness of the conductive laminate is small. When the thickness of the conductive laminate is 5 mm or less, the distance between the object to be cooled and the insulating laminate can be shortened, and the thermal resistance can be reduced.

本発明は、冷却器に半導体素子が実装されている半導体装置にも具現化することができる。本発明の半導体装置は、冷却器と、その冷却器上に形成されている導電層と、その導電層上に形成されている半導体素子を備えている。冷却器は、窒化アルミニウムを含む絶縁層の複数枚が積層されている絶縁性積層体を備えている。その絶縁性積層体を構成する少なくとも２枚以上の絶縁層の各々が開口を有している。各絶縁層の開口の少なくとも一部と、その絶縁層に隣接して積層されている絶縁層の開口の少なくとも一部が積層方向に連通して流路を形成している。さらに、絶縁性積層体の外表面には第１外表面開口と第２外表面開口が形成されている。第１外表面開口と第２外表面開口は、流路を介して連通している。
本発明の半導体装置によると、半導体素子と冷却器の間の熱膨張係数の差が低減され、半導体素子と冷却器の間の熱応力の増大が抑制されている。さらに、半導体素子と冷却器の間の絶縁性を確保するための構造が不必要になり、半導体素子と冷却器の間の距離を短縮化することもできる。半導体素子と冷却器の間の熱抵抗を低減することもできる。 The present invention can also be embodied in a semiconductor device in which a semiconductor element is mounted on a cooler. The semiconductor device of the present invention includes a cooler, a conductive layer formed on the cooler, and a semiconductor element formed on the conductive layer. The cooler includes an insulating laminate in which a plurality of insulating layers including aluminum nitride are laminated. Each of at least two insulating layers constituting the insulating laminate has an opening. At least a part of the opening of each insulating layer and at least a part of the opening of the insulating layer stacked adjacent to the insulating layer communicate with each other in the stacking direction to form a flow path. Further, a first outer surface opening and a second outer surface opening are formed on the outer surface of the insulating laminate. The first outer surface opening and the second outer surface opening communicate with each other through a flow path.
According to the semiconductor device of the present invention, the difference in thermal expansion coefficient between the semiconductor element and the cooler is reduced, and an increase in thermal stress between the semiconductor element and the cooler is suppressed. Furthermore, a structure for ensuring insulation between the semiconductor element and the cooler is unnecessary, and the distance between the semiconductor element and the cooler can be shortened. It is also possible to reduce the thermal resistance between the semiconductor element and the cooler.

本発明の半導体装置の導電層は、導電性下層、導電性中間層、導電性上層を有する導電性積層体であることが好ましい。この場合、導電性下層は、銅又はアルミニウムを含んでいる。導電性中間層は、モリブテンを含んでいる。導電性上層は、銅又はアルミニウムを含んでいる。
半導体素子の半導体材料には、Si、SiC、GaNなどが用いられることが多く、その熱膨張係数は概ね3〜4ppm/℃である。絶縁性積層体に用いられている窒化アルミニウムの熱膨張係数は、概ね4.5ppm/℃である。導電層が導電性積層体であり、その導電性中間層にモリブテン（熱膨張係数は4ppm/℃程度）を含んでいると、導電性積層体の熱膨張係数を半導体素子及び絶縁性積層体の熱膨張係数に近い値にすることができる。これにより、半導体素子と冷却器の間の熱膨張係数の差が低減され、半導体素子と冷却器の間の熱応力の増大が抑制されている。 The conductive layer of the semiconductor device of the present invention is preferably a conductive laminate having a conductive lower layer, a conductive intermediate layer, and a conductive upper layer. In this case, the conductive lower layer contains copper or aluminum. The conductive intermediate layer contains molybdenum. The conductive upper layer contains copper or aluminum.
Si, SiC, GaN, and the like are often used as semiconductor materials for semiconductor elements, and their thermal expansion coefficients are approximately 3 to 4 ppm / ° C. The thermal expansion coefficient of aluminum nitride used in the insulating laminate is approximately 4.5 ppm / ° C. If the conductive layer is a conductive laminate, and the conductive intermediate layer contains molybdenum (coefficient of thermal expansion of about 4 ppm / ° C.), the coefficient of thermal expansion of the conductive laminate is the same as that of the semiconductor element and the insulating laminate. The value can be close to the thermal expansion coefficient. Thereby, the difference of the thermal expansion coefficient between a semiconductor element and a cooler is reduced, and the increase in the thermal stress between a semiconductor element and a cooler is suppressed.

本発明の半導体装置は、半導体素子にＧａＮ系又はＳｉＣ系の半導体材料が用いられていることが好ましい。
これらの半導体材料は、絶縁破壊電界および飽和電子密度等が大きいことから、高耐圧で大電流を制御できるものと期待されている。このため、この種の半導体素子の特性が発揮するように動作させると、半導体素子自身の発熱量が極めて大きくなる。したがって、この種の半導体素子が実装されている半導体装置は、熱に対する対策が極めて重要である。本発明の半導体装置は、この種の半導体素子が実装された場合に、極めて有用である。 In the semiconductor device of the present invention, a GaN-based or SiC-based semiconductor material is preferably used for the semiconductor element.
These semiconductor materials are expected to be capable of controlling a large current with a high breakdown voltage because they have a large dielectric breakdown electric field and saturated electron density. For this reason, if the semiconductor element is operated so as to exhibit the characteristics of this type of semiconductor element, the amount of heat generated by the semiconductor element itself becomes extremely large. Therefore, a countermeasure against heat is extremely important for a semiconductor device on which this type of semiconductor element is mounted. The semiconductor device of the present invention is extremely useful when this type of semiconductor element is mounted.

本発明の冷却器は、熱応力を緩和し、熱抵抗を低減することができる。本発明の半導体装置は、半導体素子と冷却器の間の熱応力が緩和され、半導体素子と冷却器の間の熱抵抗を低減することができる。   The cooler of the present invention can relieve thermal stress and reduce thermal resistance. In the semiconductor device of the present invention, the thermal stress between the semiconductor element and the cooler is relaxed, and the thermal resistance between the semiconductor element and the cooler can be reduced.

本発明の主要な特徴を列記する。
（第１形態） 本発明の冷却器の冷却対象は、半導体素子であることが好ましい。この場合、冷却器と半導体素子の間の熱膨張係数の差を小さくすることができる。
（第２形態） 冷却器内に形成されている流路は、複数枚の絶縁層に亘って形成されている。流路は、積層方向と、積層方向に直交する方向の成分を持って伸びている。流路は、３次元的に伸びていると観念することができる。これにより、流路を画定する側壁の面積が大きくなり、冷却効果を増大させることができる。
（第３形態） 流路は、導電性積層体の下方において、絶縁性積層体の上面に最も接近している。これにより、導電性積層体の表面に設置される電気・電子部品からの発熱を効率的に冷却することができる。 The main features of the present invention are listed.
(First Embodiment) The cooling target of the cooler of the present invention is preferably a semiconductor element. In this case, the difference in thermal expansion coefficient between the cooler and the semiconductor element can be reduced.
(2nd form) The flow path currently formed in the cooler is formed over several insulating layers. The flow path extends with components in the stacking direction and a direction orthogonal to the stacking direction. It can be considered that the flow path extends three-dimensionally. Thereby, the area of the side wall which defines a flow path becomes large, and a cooling effect can be increased.
(3rd form) The flow path is the closest to the upper surface of an insulating laminated body under the conductive laminated body. Thereby, the heat_generation | fever from the electric / electronic component installed in the surface of an electroconductive laminated body can be cooled efficiently.

（第１実施例）
図１に、半導体装置１０の構成の概略を模式的に示す。図１（ａ）に、半導体装置１０の要部断面図を示す。図１（ｂ）に、半導体装置１０の要部平面図を示す。
半導体装置１０は、冷却器２０と、その冷却器２０上に形成されている導電性積層体３０と、導電性積層体３０上に形成されている半導体素子４４を備えている。半導体素子４４は、はんだ４２を介して導電性積層体３０の表面に接合されている。半導体素子４４の半導体材料には、ＧａＮが用いられている。半導体素子４４は、縦型の素子であり、電流は縦方向に流れる。 (First embodiment)
FIG. 1 schematically shows a schematic configuration of the semiconductor device 10. FIG. 1A shows a cross-sectional view of a main part of the semiconductor device 10. FIG. 1B is a plan view of the main part of the semiconductor device 10.
The semiconductor device 10 includes a cooler 20, a conductive laminate 30 formed on the cooler 20, and a semiconductor element 44 formed on the conductive laminate 30. The semiconductor element 44 is bonded to the surface of the conductive laminate 30 via the solder 42. As the semiconductor material of the semiconductor element 44, GaN is used. The semiconductor element 44 is a vertical element, and current flows in the vertical direction.

冷却器２０は、窒化アルミニウムを含む絶縁層の複数枚が積層して形成されている（紙面上下方向に積層している）。この様子を図２に示す。冷却器２０は、複数枚の絶縁層２０ａ〜２０ｇを備えている。複数枚の絶縁層２０ａ〜２０ｇが積層して、冷却器２０を構成している。本明細書では、冷却器２０のことを絶縁性積層体ともいう。絶縁層２０ｂ〜２０ｇは、開口２３〜２６を有している。絶縁層２０ａは、開口を有していない。絶縁層２０ａは、開口を有していない点で他の絶縁層２０ｂ〜２０ｇから区別される。本明細書では、この絶縁層２０ａを上面絶縁層２０ａともいう。上面絶縁層２０ａは、開口２６が外部に露出するのを防止する。さらに、上面絶縁層２０ａは、開口が形成されていないスペースを備えている。このスペースは、表面に導電性積層体３０を設置するための場を提供する。絶縁層２０ｂは、開口２６を備えている。絶縁層２０ｃは、一対の開口２５を備えている。開口２５は、絶縁層２０ｃ内に分散して形成されている。絶縁層２０ｄは、一対の開口２４を備えている。開口２４は、絶縁層２０ｄ内に分散して形成されている。絶縁層２０ｅ、絶縁層２０ｆ及び絶縁層２０ｇは、同一の構造である。絶縁層２０ｅ〜２０ｇは、一対の開口２３を備えている。開口２３は、絶縁層２０ｅ〜２０ｇ内に分散して形成されている。
なお、上面絶縁層２０ａと絶縁層２０ｂは、一体で形成されていてもよい。即ち、上面絶縁層２０ａと絶縁層２０ｂに代えて、下面に凹状の窪みを有する一枚の絶縁層を用いてもよい。この場合も、その窪みを介して、絶縁層２０ｃの一対の開口２５を連通させることができる。 The cooler 20 is formed by laminating a plurality of insulating layers containing aluminum nitride (laminated in the vertical direction on the paper surface). This is shown in FIG. The cooler 20 includes a plurality of insulating layers 20a to 20g. A plurality of insulating layers 20 a to 20 g are stacked to constitute the cooler 20. In the present specification, the cooler 20 is also referred to as an insulating laminate. The insulating layers 20b to 20g have openings 23 to 26. The insulating layer 20a does not have an opening. The insulating layer 20a is distinguished from the other insulating layers 20b to 20g in that it does not have an opening. In this specification, this insulating layer 20a is also referred to as an upper surface insulating layer 20a. The upper surface insulating layer 20a prevents the opening 26 from being exposed to the outside. Furthermore, the upper surface insulating layer 20a has a space in which no opening is formed. This space provides a place for installing the conductive laminate 30 on the surface. The insulating layer 20 b includes an opening 26. The insulating layer 20 c includes a pair of openings 25. The openings 25 are formed in a distributed manner in the insulating layer 20c. The insulating layer 20 d includes a pair of openings 24. The openings 24 are formed dispersed in the insulating layer 20d. The insulating layer 20e, the insulating layer 20f, and the insulating layer 20g have the same structure. The insulating layers 20 e to 20 g include a pair of openings 23. The openings 23 are formed dispersed in the insulating layers 20e to 20g.
Note that the upper surface insulating layer 20a and the insulating layer 20b may be integrally formed. That is, instead of the upper surface insulating layer 20a and the insulating layer 20b, a single insulating layer having a concave depression on the lower surface may be used. Also in this case, the pair of openings 25 of the insulating layer 20c can be communicated with each other through the depression.

図１（ａ）に示すように、絶縁層２０ｂ〜２０ｇの開口２３〜２５は、冷却器２０内に流路２７を形成している。例えば、絶縁層２０ｂの開口２６の一部と、その絶縁層２０ｂに隣接して積層されている絶縁層２０ｃの開口２５の一部は、積層方向に連通している（２７ａ参照）。同様に、それぞれの絶縁層の開口の一部は、それに隣接して積層されている絶縁層の開口に連通している。流路２７は、複数の開口２３〜２５が連通することによって形成されている。流路２７は、開口２３〜２５が積層方向に連通することによって、積層方向に伸びている。さらに、流路２７は、開口２３〜２５の幅に応じて積層方向に直交する方向にも伸びている。即ち、流路２７は、冷却器２０内を積層方向と積層方向に直交する方向のそれぞれに伸びている。流路２７は、冷却器２０内を３次元的に伸びていると観念することができる。これにより、冷却器２０内において、流路２７を画定する側壁の面積は大きくなり、冷却効果を増大させることができる。また、流路２７のうち冷却器２０の上面に最も接近する部分（この例では、開口２６に相当する）は、導電性積層体３０の下方に配置されている。したがって、半導体素子４４で発生した熱を効率的に外部に排出することができる。
冷却器２０は、冷却器２０の外表面に第１外表面開口２２ａを備えている。さらに、冷却器２０は、冷却器の外表面に、第１外表面開口２２ａとは別の第２外表面開口２３ａも備えている。第１外表面開口２２ａと第２外表面開口２３ａは、流路２７を介して連通している。冷却剤（典型的には冷却水）は、第１外表面開口２２ａから流路２７を介して第２外表面開口２３ａに向けて流れる。 As shown in FIG. 1A, the openings 23 to 25 of the insulating layers 20 b to 20 g form a flow path 27 in the cooler 20. For example, a part of the opening 26 of the insulating layer 20b and a part of the opening 25 of the insulating layer 20c stacked adjacent to the insulating layer 20b communicate with each other in the stacking direction (see 27a). Similarly, a part of the opening of each insulating layer communicates with the opening of the insulating layer laminated adjacent thereto. The flow path 27 is formed by the plurality of openings 23 to 25 communicating with each other. The flow path 27 extends in the stacking direction when the openings 23 to 25 communicate with each other in the stacking direction. Further, the flow path 27 extends in a direction orthogonal to the stacking direction according to the width of the openings 23 to 25. That is, the flow path 27 extends in the cooler 20 in each of a stacking direction and a direction orthogonal to the stacking direction. It can be considered that the flow path 27 extends three-dimensionally in the cooler 20. Thereby, in the cooler 20, the area of the side wall which defines the flow path 27 becomes large, and the cooling effect can be increased. Further, a portion of the flow path 27 that is closest to the upper surface of the cooler 20 (corresponding to the opening 26 in this example) is disposed below the conductive laminate 30. Therefore, the heat generated in the semiconductor element 44 can be efficiently discharged to the outside.
The cooler 20 includes a first outer surface opening 22 a on the outer surface of the cooler 20. Furthermore, the cooler 20 includes a second outer surface opening 23a different from the first outer surface opening 22a on the outer surface of the cooler. The first outer surface opening 22 a and the second outer surface opening 23 a communicate with each other through the flow path 27. The coolant (typically cooling water) flows from the first outer surface opening 22a toward the second outer surface opening 23a via the flow path 27.

冷却器２０は、具体的には次の手順で作製することができる。
絶縁層２０ａ〜２０ｇには、窒化アルミニウムのセラミックグリーンシートが用いられている。絶縁層２０ａ〜２０ｇの一枚の厚みは、概ね0.5mmである。絶縁層２０ｂ〜２０ｇの開口２３〜２６は、プレス機によって作製することができる。絶縁層２０ａ〜２０ｇは、全体を金属板で挟んだ状態で加圧した後に、窒素ガス中で１６００℃の熱処理を実施することによって接合される。なお、絶縁層２０ａ〜２０ｇは、ねじ５２、５４を利用して、図示しない樹脂モジュールに固定されている。 The cooler 20 can be specifically manufactured by the following procedure.
Aluminum nitride ceramic green sheets are used for the insulating layers 20a to 20g. The thickness of one of the insulating layers 20a to 20g is approximately 0.5 mm. The openings 23 to 26 of the insulating layers 20b to 20g can be produced by a press machine. The insulating layers 20a to 20g are bonded together by performing heat treatment at 1600 ° C. in nitrogen gas after pressurizing the insulating layers 20a to 20g with the whole sandwiched between metal plates. The insulating layers 20a to 20g are fixed to a resin module (not shown) using screws 52 and 54.

導電性積層体３０は、半導体素子４４の裏面電極（この例では、コレクタ電極である）に電気的な接続部分を提供する。導電性積層体３０の厚みは、概ね0.5mmに調整されている。導電性積層体３０は、導電性下層３２、導電性中間層３４、導電性上層３６を有している。導電性下層３２には、銅が用いられている。導電性中間層３４には、モリブテンが用いられている。導電性上層３６には、銅が用いられている。導電性積層体３０は、ロウ材を用いて加圧・加熱し、導電性下層３２、導電性中間層３４、導電性上層３６を接合することによって得ることができる。導電性下層３２及び導電性上層３６の厚みは、0.05mmである。導電性中間層３４の厚みは、0.4mmである。導電性積層体３０では、導電性下層３２と導電性上層３６の厚みが略一致している。導電性下層３２と導電性上層３６は対を成して形成されており、導電性中間層３４との間の熱膨張係数差に起因する熱応力を緩和する。   The conductive laminate 30 provides an electrical connection to the back electrode (in this example, the collector electrode) of the semiconductor element 44. The thickness of the conductive laminate 30 is generally adjusted to 0.5 mm. The conductive laminate 30 includes a conductive lower layer 32, a conductive intermediate layer 34, and a conductive upper layer 36. Copper is used for the conductive lower layer 32. The conductive intermediate layer 34 is made of molybdenum. Copper is used for the conductive upper layer 36. The conductive laminate 30 can be obtained by pressurizing and heating using a brazing material and bonding the conductive lower layer 32, the conductive intermediate layer 34, and the conductive upper layer 36. The thickness of the conductive lower layer 32 and the conductive upper layer 36 is 0.05 mm. The thickness of the conductive intermediate layer 34 is 0.4 mm. In the conductive laminate 30, the thicknesses of the conductive lower layer 32 and the conductive upper layer 36 are substantially the same. The conductive lower layer 32 and the conductive upper layer 36 are formed in pairs, and relieve thermal stress caused by a difference in thermal expansion coefficient between the conductive lower layer 32 and the conductive intermediate layer 34.

半導体素子４４の半導体材料にはGaNが用いられており、その熱膨張係数は概ね3〜4ppm/℃である。冷却器２０に用いられている窒化アルミニウムの熱膨張係数は、概ね4.5ppm/℃である。導電性積層体３０の導電性中間層３４には、モリブテン（Ｍｏ）が用いられている。モリブテンの熱膨張係数は４ppm/℃程度であり、半導体素子４４及び冷却器２０の熱膨張係数にほぼ等しい。したがって、導電性積層体３０の熱膨張係数は、半導体素子４４及び冷却器２０の熱膨張係数に近い値になる。これにより、熱膨張係数の差は、半導体素子４４、導電性積層体３０、冷却器２０の間に亘って小さく保たれる。熱応力の増大は、半導体素子４４、導電性積層体３０、冷却器２０の間に亘って抑制される。   GaN is used as the semiconductor material of the semiconductor element 44, and its thermal expansion coefficient is approximately 3 to 4 ppm / ° C. The thermal expansion coefficient of aluminum nitride used for the cooler 20 is approximately 4.5 ppm / ° C. For the conductive intermediate layer 34 of the conductive laminate 30, molybdenum (Mo) is used. The coefficient of thermal expansion of molybdenum is about 4 ppm / ° C., which is substantially equal to the coefficient of thermal expansion of the semiconductor element 44 and the cooler 20. Therefore, the thermal expansion coefficient of the conductive laminate 30 is close to the thermal expansion coefficient of the semiconductor element 44 and the cooler 20. Thereby, the difference in thermal expansion coefficient is kept small across the semiconductor element 44, the conductive laminate 30, and the cooler 20. The increase in thermal stress is suppressed across the semiconductor element 44, the conductive laminate 30, and the cooler 20.

導電性中間層３４の厚みなどを調整することによって、導電性積層体３０と半導体素子４４の間の熱膨張係数の差、導電性積層体３０と冷却器２０の間の熱膨張係数の差を調整することができる。また、導電性積層体３０の導電性下層３２及び導電性上層３６には、銅が用いられている。銅は、電気抵抗及び熱抵抗が小さい。したがって、導電性下層３２の厚み及び導電性上層３６の厚みなどを調製することによって、導電性積層体３０の電気抵抗及び熱抵抗を調整することができる。モリブテンと銅を組合せることによって、熱膨張係数と電気抵抗と熱抵抗が調整された導電性積層体３０を得ることができる。   By adjusting the thickness of the conductive intermediate layer 34 and the like, the difference in thermal expansion coefficient between the conductive laminate 30 and the semiconductor element 44 and the difference in thermal expansion coefficient between the conductive laminate 30 and the cooler 20 are reduced. Can be adjusted. Further, copper is used for the conductive lower layer 32 and the conductive upper layer 36 of the conductive laminate 30. Copper has low electrical resistance and thermal resistance. Therefore, the electrical resistance and thermal resistance of the conductive laminate 30 can be adjusted by adjusting the thickness of the conductive lower layer 32 and the thickness of the conductive upper layer 36. By combining molybdenum and copper, it is possible to obtain the conductive laminate 30 in which the thermal expansion coefficient, electrical resistance, and thermal resistance are adjusted.

導電性積層体３０では、導電性中間層３４の厚みが、導電性下層３２及び導電性上層３６の厚みの５〜１２倍に調整されているのが好ましい。即ち、導電性積層体３０は、膜厚な導電性中間層３４を膜薄な導電性下層３２及び導電性上層３６によって挟み込む構造を有している。
導電性中間層３４の厚みが導電性下層３２及び導電性上層３６の厚みの５倍以上に形成されていると、導電性積層３０に占める導電性中間層３４の割合が大きくなる。これにより、導電性積層体３０の熱膨張係数は、導電性中間層３４の熱膨張係数が支配的になる。導電性中間層３４にはモリブテンが用いられているので、導電性中間層３４の熱膨張係数が支配的になると、半導体素子４４との間の熱膨張係数及び冷却器２０との間の熱膨張係数の差を小さくすることができる。
しかし、導電性積層体３０に占める導電性中間層３４の割合が大きくなりすぎると、導電性積層体３０の電気抵抗及び熱抵抗が高くなってしまう。したがって、導電性中間層３４の厚みが導電性下層３２及び導電性上層３６の厚みの１２倍以下に形成されていることが好ましい。導電性下層３２及び導電性上層３６には、銅が用いられており、電気抵抗及び熱抵抗が小さい。導電性積層体３０に占める導電性下層３２及び導電性上層３６の割合が上記の範囲に形成されていると、導電性積層３０の電気抵抗及び熱抵抗を小さい値にすることができる。 In the conductive laminate 30, the thickness of the conductive intermediate layer 34 is preferably adjusted to 5 to 12 times the thickness of the conductive lower layer 32 and the conductive upper layer 36. That is, the conductive laminate 30 has a structure in which the conductive intermediate layer 34 having a film thickness is sandwiched between the conductive lower layer 32 and the conductive upper layer 36 having a thin film thickness.
When the thickness of the conductive intermediate layer 34 is formed to be five times or more the thickness of the conductive lower layer 32 and the conductive upper layer 36, the proportion of the conductive intermediate layer 34 in the conductive laminate 30 increases. Thereby, the thermal expansion coefficient of the conductive intermediate layer 34 is dominant in the thermal expansion coefficient of the conductive laminate 30. Since molybdenum is used for the conductive intermediate layer 34, if the thermal expansion coefficient of the conductive intermediate layer 34 becomes dominant, the thermal expansion coefficient between the semiconductor element 44 and the cooler 20 is increased. The difference in coefficients can be reduced.
However, if the proportion of the conductive intermediate layer 34 in the conductive laminate 30 becomes too large, the electrical resistance and thermal resistance of the conductive laminate 30 will increase. Therefore, it is preferable that the thickness of the conductive intermediate layer 34 is 12 times or less the thickness of the conductive lower layer 32 and the conductive upper layer 36. Copper is used for the conductive lower layer 32 and the conductive upper layer 36, and the electrical resistance and thermal resistance are small. When the ratio of the conductive lower layer 32 and the conductive upper layer 36 in the conductive laminate 30 is formed in the above range, the electrical resistance and thermal resistance of the conductive laminate 30 can be reduced.

半導体装置１０に対して冷熱サイクル試験を実施した。冷熱サイクル試験とは、−４０℃と２００℃の状態を交互に繰返す試験のことをいう。本実施例では、−４０℃→２００℃→−４０℃を１サイクルとし、２０００サイクルの冷熱サイクル試験を実施した。同様の冷熱サイクル試験を図４に示す従来の半導体装置２００に対しても実施した。
従来の半導体装置２００では、冷熱サイクル試験後に半導体装置２００を観察すると、はんだ２４２、導電層２３０において、変形、空隙及び亀裂が見られた。また、セラミック上層２２８にクラックが見られた。
一方、本実施例の半導体装置１０では、冷熱サイクル試験の前後において半導体装置１０に顕著な変化は見られなかった。半導体装置１０は、温度変化に対して極めて安定であることが確認された。
また、半導体素子４４に一定の発熱を加え、半導体素子４４の中央の温度を熱電対で測定することによって、半導体素子４４と流路２７までの熱抵抗を測定した。本実施例の半導体装置１０の熱抵抗は、0.2Ｋ/Ｗであった。一方、図４に示す従来の半導体装置２００の熱抵抗は、0.4Ｋ/Ｗであった。本実施例の半導体装置１０の熱抵抗が極めて小さいことが確認された。 A thermal cycle test was performed on the semiconductor device 10. The cooling / heating cycle test refers to a test in which a state of −40 ° C. and 200 ° C. is repeated alternately. In this example, −40 ° C. → 200 ° C. → −40 ° C. was defined as one cycle, and 2000 cycles of the thermal cycle test were performed. A similar thermal cycle test was also performed on the conventional semiconductor device 200 shown in FIG.
In the conventional semiconductor device 200, when the semiconductor device 200 was observed after the thermal cycle test, deformation, voids, and cracks were found in the solder 242 and the conductive layer 230. In addition, cracks were observed in the ceramic upper layer 228.
On the other hand, in the semiconductor device 10 of this example, no significant change was observed in the semiconductor device 10 before and after the cooling / heating cycle test. It was confirmed that the semiconductor device 10 is extremely stable against temperature changes.
Further, a certain amount of heat was applied to the semiconductor element 44, and the temperature at the center of the semiconductor element 44 was measured with a thermocouple, whereby the thermal resistance to the semiconductor element 44 and the flow path 27 was measured. The thermal resistance of the semiconductor device 10 of this example was 0.2 K / W. On the other hand, the thermal resistance of the conventional semiconductor device 200 shown in FIG. 4 was 0.4 K / W. It was confirmed that the thermal resistance of the semiconductor device 10 of this example was extremely small.

（第２実施例）
図３に、第１実施例の半導体装置１０の技術思想を利用した車載用の駆動システム３００を示す。
駆動システム３００は、インバータ１００（インバータ用の半導体装置ともいう）と、高電圧なバッテリ１０１と、モータ１７０を備えている。図３では、インバータ１００は、その構造が平面図によって示されている。バッテリ１０１とモータ１７０は、回路図によって示されている。 (Second embodiment)
FIG. 3 shows an in-vehicle drive system 300 that utilizes the technical idea of the semiconductor device 10 of the first embodiment.
The drive system 300 includes an inverter 100 (also referred to as an inverter semiconductor device), a high-voltage battery 101, and a motor 170. In FIG. 3, the structure of the inverter 100 is shown by a plan view. The battery 101 and the motor 170 are shown by a circuit diagram.

インバータ１００は、高電圧なバッテリ１０１からの電力を交流電力に変換し、モータ１７０に供給する。インバータ１００は、ｐ端子１０４及びｎ端子１０５を介して高電圧なバッテリ１０１から電力を入力する。インバータ１００は、Ｕ端子１６０（Ｕ）とＶ端子１６０（Ｖ）とＷ端子１６０（Ｗ）を備えており、それらの端子を介して３相交流電流をモータ１７０に出力する。インバータ１００は、Ｕ端子１６０（Ｕ）とＶ端子１６０（Ｖ）とＷ端子１６０（Ｗ）に対応した３つのユニットから構成されている。それぞれのユニットは同一の構成を備えている。Ｕ端子１６０（Ｕ）とＶ端子１６０（Ｖ）とＷ端子１６０（Ｗ）からの単相電流は、図示しない制御回路によって位相差をもって出力される。これにより、Ｕ端子１６０（Ｕ）とＶ端子１６０（Ｖ）とＷ端子１６０（Ｗ）は、３相交流電流を出力している。各ユニットは、樹脂モジュール１８０上に形成されている冷却器１２０の表面に並べられている。冷却器１２０は、第１実施例の冷却器２０の技術思想を利用したものが採用されている。即ち、冷却器１２０は、窒化アルミニウムを含む絶縁層の複数個が積層して形成されている。冷却器１２０の内部には、３次元的に伸びている流路が形成されている。   Inverter 100 converts electric power from high-voltage battery 101 into AC electric power and supplies it to motor 170. The inverter 100 inputs power from the high voltage battery 101 via the p terminal 104 and the n terminal 105. The inverter 100 includes a U terminal 160 (U), a V terminal 160 (V), and a W terminal 160 (W), and outputs a three-phase alternating current to the motor 170 via these terminals. The inverter 100 includes three units corresponding to the U terminal 160 (U), the V terminal 160 (V), and the W terminal 160 (W). Each unit has the same configuration. Single-phase currents from the U terminal 160 (U), V terminal 160 (V), and W terminal 160 (W) are output with a phase difference by a control circuit (not shown). Thereby, the U terminal 160 (U), the V terminal 160 (V), and the W terminal 160 (W) output a three-phase alternating current. Each unit is arranged on the surface of the cooler 120 formed on the resin module 180. As the cooler 120, one using the technical idea of the cooler 20 of the first embodiment is employed. That is, the cooler 120 is formed by laminating a plurality of insulating layers including aluminum nitride. Inside the cooler 120, a three-dimensionally extending flow path is formed.

次に、Ｗ相のユニットに関して説明する。なお、Ｕ相とＶ層のユニットの説明は省略する。Ｗ相のユニットは、冷却器１２０の表面に形成されている２つの導電性積層体１３０ａ、１３０ｂを備えている。導電性積層体１３０ａ、１３０ｂは、第１実施例の導電性積層体３０の技術思想を利用したものが採用されている。即ち、導電性積層体１３０ａ、１３０ｂは、導電性下層、導電性中間層、導電性上層を有している。導電性下層は、銅又はアルミニウムを含んでいる。導電性中間層は、モリブテンを含んでいる。導電性上層は、銅又はアルミニウムを含んでいる。導電性積層体１３０ａ、１３０ｂの熱膨張係数は、冷却器１２０の熱膨張係数に近い値に設定されている。   Next, the W-phase unit will be described. A description of the U-phase and V-layer units is omitted. The W-phase unit includes two conductive laminates 130 a and 130 b formed on the surface of the cooler 120. As the conductive laminates 130a and 130b, those utilizing the technical idea of the conductive laminate 30 of the first embodiment are adopted. That is, the conductive laminates 130a and 130b have a conductive lower layer, a conductive intermediate layer, and a conductive upper layer. The conductive lower layer contains copper or aluminum. The conductive intermediate layer contains molybdenum. The conductive upper layer contains copper or aluminum. The thermal expansion coefficients of the conductive laminates 130 a and 130 b are set to values close to the thermal expansion coefficient of the cooler 120.

一方の導電性積層体１３０ａの表面には、半導体素子１４４ａが形成されている。半導体素子１４４ａに対して、ダイオード１４５ａが並列に形成されている。他方の導電性積層体１３０ｂの表面にも、半導体素子１４４ｂが形成されている。半導体素子１４４ｂに対しても、ダイオード１４５ｂが並列に形成されている。半導体素子１４４ａ、１４４ｂは縦型の素子であり、その半導体材料には、ＧａＮが用いられている。
半導体素子１４４ａと半導体素子１４４ｂは、ｐ端子１０４とｎ端子１０５の間に直列に接続されている。半導体素子１４４ａと半導体素子１４４ｂの中間点は、Ｗ端子１６０（Ｗ）に接続されている。 A semiconductor element 144a is formed on the surface of one conductive laminate 130a. A diode 145a is formed in parallel with the semiconductor element 144a. A semiconductor element 144b is also formed on the surface of the other conductive laminate 130b. A diode 145b is also formed in parallel with the semiconductor element 144b. The semiconductor elements 144a and 144b are vertical elements, and GaN is used as the semiconductor material.
The semiconductor element 144 a and the semiconductor element 144 b are connected in series between the p terminal 104 and the n terminal 105. An intermediate point between the semiconductor element 144a and the semiconductor element 144b is connected to the W terminal 160 (W).

この種の車載用のインバータ１００は、エンジンの近くに設けられていることが多い。このため、インバータ１００には、半導体素子１４４ａ、１４４ｂの発熱の他に、エンジンからの熱も加えられる。本実施例のインバータ１００は、半導体素子１４４ａ、１４４ｂと、導電性積層体１３０ａ、１３０ｂ、冷却器１２０の間に亘って熱膨張係数の差が小さく保たれている。したがって、半導体素子１４４ａ、１４４ｂと、導電性積層体１３０ａ、１３０ｂ、冷却器１２０の間に亘って熱応力の増大が抑制されている。したがって、車載用のインバータのように、熱に関して過酷な環境下であっても、本実施例のインバータ１００は、長期に亘って安定して動作することができる。   This type of in-vehicle inverter 100 is often provided near the engine. Therefore, heat from the engine is applied to the inverter 100 in addition to the heat generated by the semiconductor elements 144a and 144b. In the inverter 100 of this embodiment, the difference in thermal expansion coefficient is kept small between the semiconductor elements 144a and 144b, the conductive laminates 130a and 130b, and the cooler 120. Therefore, an increase in thermal stress is suppressed between the semiconductor elements 144a and 144b, the conductive laminates 130a and 130b, and the cooler 120. Therefore, the inverter 100 according to the present embodiment can operate stably over a long period of time even under a harsh environment regarding heat, such as an in-vehicle inverter.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

（ａ）半導体装置の要部断面図を示す。（ｂ）半導体装置の要部平面図を示す。(A) The principal part sectional drawing of a semiconductor device is shown. (B) The principal part top view of a semiconductor device is shown. 冷却器の構造を示す。The structure of a cooler is shown. 車載用の駆動システムを示す。An in-vehicle drive system is shown. 従来の半導体装置の要部断面図を示す。The principal part sectional drawing of the conventional semiconductor device is shown.

符号の説明Explanation of symbols

２０：冷却器
２２、２３、２４、２５、２６：開口
２２ａ：第１外表面開口
２３ａ：第２外表面開口
２７：流路
３０：導電性積層体
３２：導電性下層
３４：導電性中間層
３６：導電性上層
４４：半導体素子

20: cooler 22, 23, 24, 25, 26: opening 22a: first outer surface opening 23a: second outer surface opening 27: flow path 30: conductive laminate 32: conductive lower layer 34: conductive intermediate layer 36: Conductive upper layer 44: Semiconductor element

Claims (9)

冷却器であり、
窒化アルミニウムを含む絶縁層の複数枚が積層されている絶縁性積層体を備えており、
その絶縁性積層体を構成する少なくとも２枚以上の絶縁層の各々が開口を有しており、
各絶縁層の開口の少なくとも一部と、その絶縁層に隣接して積層されている絶縁層の開口の少なくとも一部が積層方向に連通して流路を形成しており、
その絶縁性積層体の外表面には、第１外表面開口と第２外表面開口が形成されており、
第１外表面開口と第２外表面開口が前記流路を介して連通していることを特徴とする冷却器。 A cooler,
Comprising an insulating laminate in which a plurality of insulating layers including aluminum nitride are laminated;
Each of at least two or more insulating layers constituting the insulating laminate has an opening,
At least a part of the opening of each insulating layer and at least a part of the opening of the insulating layer laminated adjacent to the insulating layer communicate with each other in the lamination direction to form a flow path,
A first outer surface opening and a second outer surface opening are formed on the outer surface of the insulating laminate,
The cooler, wherein the first outer surface opening and the second outer surface opening communicate with each other through the flow path. 前記絶縁性積層体上に形成されている窒化アルミニウムを含む上面絶縁層と、
その上面絶縁層上に形成されている導電性積層体を備えており、
前記導電性積層体は、導電性下層、導電性中間層、導電性上層を有し、
導電性下層は、銅又はアルミニウムを含んでおり、
導電性中間層は、モリブテンを含んでおり、
導電性上層は、銅又はアルミニウムを含んでいることを特徴とする請求項１の冷却器。 An upper surface insulating layer containing aluminum nitride formed on the insulating laminate;
Comprising a conductive laminate formed on the upper insulating layer;
The conductive laminate has a conductive lower layer, a conductive intermediate layer, a conductive upper layer,
The conductive lower layer contains copper or aluminum,
The conductive intermediate layer contains molybdenum,
The cooler according to claim 1, wherein the conductive upper layer contains copper or aluminum. 導電性下層と導電性上層の厚みは略一致しており、
導電性中間層の厚みは、導電性下層及び導電性上層の厚みの５〜１２倍であることを特徴とする請求項２の冷却器。 The thickness of the conductive lower layer and the conductive upper layer are substantially the same,
The cooler according to claim 2, wherein the thickness of the conductive intermediate layer is 5 to 12 times the thickness of the conductive lower layer and the conductive upper layer. 導電性積層体の厚みは、０．０５〜５mmであることを特徴とする請求項２又は３の冷却器。   The cooler according to claim 2 or 3, wherein the thickness of the conductive laminate is 0.05 to 5 mm. 半導体装置であり、
冷却器と、
その冷却器上に形成されている導電層と、
その導電層上に形成されている半導体素子を備えており、
前記冷却器は、
窒化アルミニウムを含む絶縁層の複数枚が積層されている絶縁性積層体を備えており、
その絶縁性積層体を構成する少なくとも２枚以上の絶縁層の各々が開口を有しており、
各絶縁層の開口の少なくとも一部と、その絶縁層に隣接して積層されている絶縁層の開口の少なくとも一部が積層方向に連通して流路を形成しており、
その絶縁性積層体の外表面には、第１外表面開口と第２外表面開口が形成されており、
第１外表面開口と第２外表面開口が前記流路を介して連通していることを特徴とする半導体装置。 A semiconductor device,
A cooler,
A conductive layer formed on the cooler;
Comprising a semiconductor element formed on the conductive layer;
The cooler is
Comprising an insulating laminate in which a plurality of insulating layers including aluminum nitride are laminated;
Each of at least two or more insulating layers constituting the insulating laminate has an opening,
At least a part of the opening of each insulating layer and at least a part of the opening of the insulating layer laminated adjacent to the insulating layer communicate with each other in the lamination direction to form a flow path,
A first outer surface opening and a second outer surface opening are formed on the outer surface of the insulating laminate,
A semiconductor device, wherein the first outer surface opening and the second outer surface opening communicate with each other through the flow path. 前記導電層は、導電性下層、導電性中間層、導電性上層を有する導電性積層体であり、
導電性下層は、銅又はアルミニウムを含んでおり、
導電性中間層は、モリブテンを含んでおり、
導電性上層は、銅又はアルミニウムを含んでいることを特徴とする請求項５の半導体装置。 The conductive layer is a conductive laminate having a conductive lower layer, a conductive intermediate layer, a conductive upper layer,
The conductive lower layer contains copper or aluminum,
The conductive intermediate layer contains molybdenum,
6. The semiconductor device according to claim 5, wherein the conductive upper layer contains copper or aluminum. 導電性下層と導電性上層の厚みは略一致しており、
導電性中間層の厚みは、導電性下層及び導電性上層の厚みの５〜１２倍であることを特徴とする請求項６の半導体装置。 The thickness of the conductive lower layer and the conductive upper layer are substantially the same,
7. The semiconductor device according to claim 6, wherein the thickness of the conductive intermediate layer is 5 to 12 times the thickness of the conductive lower layer and the conductive upper layer. 導電性積層体の厚みは、０．０５〜５mmであることを特徴とする請求項６又は７の半導体装置。   8. The semiconductor device according to claim 6, wherein the thickness of the conductive laminate is 0.05 to 5 mm. 半導体素子にＧａＮ系又はＳｉＣ系の半導体材料が用いられていることを特徴とする請求項５〜８のいずれかの半導体装置。   9. The semiconductor device according to claim 5, wherein a GaN-based or SiC-based semiconductor material is used for the semiconductor element.
JP2006002550A 2006-01-10 2006-01-10 Cooler, and semiconductor device having semiconductor element mounted thereon Pending JP2007184479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002550A JP2007184479A (en) 2006-01-10 2006-01-10 Cooler, and semiconductor device having semiconductor element mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002550A JP2007184479A (en) 2006-01-10 2006-01-10 Cooler, and semiconductor device having semiconductor element mounted thereon

Publications (1)

Publication Number Publication Date
JP2007184479A true JP2007184479A (en) 2007-07-19

Family

ID=38340292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002550A Pending JP2007184479A (en) 2006-01-10 2006-01-10 Cooler, and semiconductor device having semiconductor element mounted thereon

Country Status (1)

Country Link
JP (1) JP2007184479A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136362A1 (en) * 2010-04-28 2011-11-03 株式会社 豊田自動織機 Heat dissipation device and semiconductor device
WO2013088864A1 (en) * 2011-12-12 2013-06-20 株式会社 豊田自動織機 Semiconductor device
WO2013147240A1 (en) 2012-03-30 2013-10-03 京セラ株式会社 Flow path member, and heat exchanger and semiconductor device using same
WO2014014054A1 (en) * 2012-07-18 2014-01-23 株式会社 豊田自動織機 Heat dissipation device and semiconductor device
JP2014082476A (en) * 2012-09-27 2014-05-08 Kyocera Corp Flow channel member, heat exchanger using the same and semiconductor manufacturing device
US20140319672A1 (en) * 2011-10-28 2014-10-30 Kyocera Corporation Flow channel member, heat exchanger using same, semiconductor device, and device for manufacturing semiconductor
WO2019107400A1 (en) * 2017-11-28 2019-06-06 京セラ株式会社 Electronic element mounting substrate, electronic device, and electronic module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196558A (en) * 1985-02-26 1986-08-30 アンテルコネクシオン・セラミツク Monolithic substrate for power element and making thereof
JPH06151642A (en) * 1992-10-29 1994-05-31 Sumitomo Kinzoku Ceramics:Kk Ic package
JP2002329938A (en) * 2001-04-27 2002-11-15 Kyocera Corp Ceramic circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196558A (en) * 1985-02-26 1986-08-30 アンテルコネクシオン・セラミツク Monolithic substrate for power element and making thereof
JPH06151642A (en) * 1992-10-29 1994-05-31 Sumitomo Kinzoku Ceramics:Kk Ic package
JP2002329938A (en) * 2001-04-27 2002-11-15 Kyocera Corp Ceramic circuit board

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572787B1 (en) 2010-04-28 2015-11-27 가부시키가이샤 도요다 지도숏키 Heat dissipation device and semiconductor device
CN102859684A (en) * 2010-04-28 2013-01-02 株式会社丰田自动织机 Heat dissipation device and semiconductor device
US20130039010A1 (en) * 2010-04-28 2013-02-14 Kyocera Corporation Heat dissipation device and semiconductor device
JP5916603B2 (en) * 2010-04-28 2016-05-11 株式会社豊田自動織機 Heat dissipation device and semiconductor device
CN102859684B (en) * 2010-04-28 2015-12-02 株式会社丰田自动织机 Heat abstractor and semiconductor device
WO2011136362A1 (en) * 2010-04-28 2011-11-03 株式会社 豊田自動織機 Heat dissipation device and semiconductor device
EP2565920A4 (en) * 2010-04-28 2016-12-21 Toyota Jidoshokki Kk Heat dissipation device and semiconductor device
US9379038B2 (en) * 2010-04-28 2016-06-28 Kabushiki Kaisha Toyota Jidoshokki Heat dissipation device and semiconductor device
EP2772717A4 (en) * 2011-10-28 2015-12-02 Kyocera Corp Flow channel member, heat exchanger using same, semiconductor device, and device for manufacturing semiconductor
US20140319672A1 (en) * 2011-10-28 2014-10-30 Kyocera Corporation Flow channel member, heat exchanger using same, semiconductor device, and device for manufacturing semiconductor
US9448014B2 (en) * 2011-10-28 2016-09-20 Kyocera Corporation Channel member, and heat exchanger, semiconductor unit, and semiconductor manufacturing apparatus including the same
WO2013088864A1 (en) * 2011-12-12 2013-06-20 株式会社 豊田自動織機 Semiconductor device
WO2013147240A1 (en) 2012-03-30 2013-10-03 京セラ株式会社 Flow path member, and heat exchanger and semiconductor device using same
WO2014014054A1 (en) * 2012-07-18 2014-01-23 株式会社 豊田自動織機 Heat dissipation device and semiconductor device
KR101624523B1 (en) * 2012-07-18 2016-05-26 가부시키가이샤 도요다 지도숏키 Heat dissipation device and semiconductor device
JPWO2014014054A1 (en) * 2012-07-18 2016-07-07 株式会社豊田自動織機 Heat dissipation device and semiconductor device
EP2876678A4 (en) * 2012-07-18 2016-04-13 Toyota Jidoshokki Kk Heat dissipation device and semiconductor device
US9646915B2 (en) 2012-07-18 2017-05-09 Kyocera Corporation Heat dissipation device and semiconductor device
JP2014082476A (en) * 2012-09-27 2014-05-08 Kyocera Corp Flow channel member, heat exchanger using the same and semiconductor manufacturing device
WO2019107400A1 (en) * 2017-11-28 2019-06-06 京セラ株式会社 Electronic element mounting substrate, electronic device, and electronic module
JPWO2019107400A1 (en) * 2017-11-28 2020-11-19 京セラ株式会社 Electronic element mounting boards, electronic devices and electronic modules

Similar Documents

Publication Publication Date Title
US8599556B2 (en) Power converter module with cooled busbar arrangement
US8520386B2 (en) Power converter module with a cooled busbar arrangement
JP3723869B2 (en) Semiconductor device
JP5351107B2 (en) Capacitor cooling structure and inverter device
WO2016027557A1 (en) Power conversion device
US10361650B2 (en) Half-bridge switching circuit system
US9159639B2 (en) Power electronic system with a cooling device
JP5258721B2 (en) Inverter device
JP6096614B2 (en) Power semiconductor module and power converter using the same
JP2007184479A (en) Cooler, and semiconductor device having semiconductor element mounted thereon
JP2007012721A (en) Power semiconductor module
JP6154104B2 (en) Apparatus for electrically interconnecting at least one electronic component to a power supply including means for reducing loop inductance between the first and second terminals
JP2009105389A (en) Power module
US9923478B2 (en) Capacitor arrangement and method for operating a capacitor arrangement
WO2022215357A1 (en) Semiconductor device
JP5182274B2 (en) Power semiconductor device
WO2018220721A1 (en) Semiconductor power module
KR101930391B1 (en) Electronic device
WO2020218014A1 (en) Power conversion device
WO2019064874A1 (en) Power conversion device
US11778793B2 (en) Systems including an integrated power module with vias and methods of forming the same
JP2019134018A (en) Semiconductor device
JP6458699B2 (en) Discharge resistance device with cooler
JP6973313B2 (en) Power converter
JP2016101071A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118