JP6039237B2 - 符号化部とこれを含むデータ格納装置及びデータ格納システム並びにコンピュータシステム - Google Patents
符号化部とこれを含むデータ格納装置及びデータ格納システム並びにコンピュータシステム Download PDFInfo
- Publication number
- JP6039237B2 JP6039237B2 JP2012113143A JP2012113143A JP6039237B2 JP 6039237 B2 JP6039237 B2 JP 6039237B2 JP 2012113143 A JP2012113143 A JP 2012113143A JP 2012113143 A JP2012113143 A JP 2012113143A JP 6039237 B2 JP6039237 B2 JP 6039237B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- encoding
- storage device
- data storage
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 title claims description 219
- 230000004044 response Effects 0.000 claims description 60
- 239000012634 fragment Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 9
- 238000012937 correction Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 230000008859 change Effects 0.000 description 18
- 238000012423 maintenance Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 6
- 230000006854 communication Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0623—Securing storage systems in relation to content
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/402—Encrypted data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2111—Location-sensitive, e.g. geographical location, GPS
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Human Computer Interaction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
- Detection And Correction Of Errors (AREA)
Description
本発明の目的は、符号化出力の際、出力されるデータの符号化率などのコーディングポリシーを反映できる符号化部とこれを含むデータ格納装置及びデータ格納システム並びにコンピュータシステムを提供することにある。
本発明の目的は、元データを簡単に抽出できないようにデータを符号化する符号化部とこれを含むデータ格納装置及びデータ格納システム並びにコンピュータシステムを提供することにある。
その他の実施形態の具体的な内容は詳細な説明及び図面に含まれている。
12 メモリ部
14 制御部
16 符号化部
18 内部リード信号
19 内部トリガー信号
20 符号化対象データ
22 元データ
30 符号化データ
40 コントローラ
50 データ格納システム
60 ホスト装置
70、80 コンピュータシステム
120 保安領域
140 コマンドデコーダ
160 符号化決定部
161 符号化モード決定器
162 符号化器制御信号生成器
163 コーディングポリシーリスト格納部
164 コーディングポリシーリストロード部
165、175、176 ランダムデータ生成器
168 符号化器
169、170、172 符号化モジュール
171 MUX
173 バイパスバス
174 プログラマブル符号化モジュール
178 被演算子維持データ出力器
179 プログラマブルランダムデータ生成部
180 論理演算
602 第1コマンド
604 第2コマンド
606 第3コマンド
606a tSW
620、622、624、626、630、632、634 符号化対象データフラグメント
Claims (46)
- 少なくとも一つの入力コマンドをデコードし、該入力コマンドに応答してリード信号及び内部モード決定プロセスの開始を示す開始信号を生成する制御部と、
前記リード信号に応答してデータを出力するメモリ部と、
前記開始信号に応答して符号化モードを自律的に決定又は変更することを含む内部モード決定プロセスを開始し、該決定又は変更した符号化モードに基づいて前記メモリ部から出力される出力データを符号化して符号化データを出力する符号化部と、を備え、
前記符号化データは、それぞれが同一の元データを示す複数のデータフラグメントが連結されて形成された複数の出力データを含み、
前記複数のデータフラグメントは、元データに復元可能な符号化データフラグメント及び元データに復元不可能な符号化データフラグメントを含む複数の符号化データフラグメントセットからなり、
前記複数の出力データのそれぞれは、前記リード信号及び前記開始信号の入力を受ける度に出力され、前記符号化モードに基づく符号化出力データであり、
前記複数の出力データは、前記復元不可能な符号化データフラグメントの割合である最大符号化率がエラー修正コード(ECC)を用いて元データに復元可能な限界符号化率以下に設定される出力データを含むことを特徴とするデータ格納装置。 - 前記符号化部は、ランダムデータを生成し、該ランダムデータに基づいて前記符号化モードを決定することを特徴とする請求項1に記載のデータ格納装置。
- 前記符号化部は、符号化モードセットのうちの特定の符号化モードを選択する確率を示すコーディングポリシーを得て、該コーディングポリシーに基づいて前記ランダムデータを生成することを特徴とする請求項2に記載のデータ格納装置。
- 前記符号化部は、前記内部モード決定プロセスによりデータパターンを生成し、該データパターンに基づいて符号化モードを決定することを特徴とする請求項1に記載のデータ格納装置。
- 前記符号化部は、符号化モードセットのうちの特定の符号化モードを選択する確率を示すコーディングポリシーを得て、該コーディングポリシーに基づいて前記データパターンを生成することを特徴とする請求項4に記載のデータ格納装置。
- 前記符号化部は、符号化モードセットのうちの特定の符号化モードを選択する確率を示すコーディングポリシーを得て、該コーディングポリシーに基づいて前記符号化モードを決定することを特徴とする請求項1に記載のデータ格納装置。
- 前記符号化部は、前記少なくとも一つの入力コマンド及び他の入力コマンドに基づいて前記コーディングポリシーを得ることを特徴とする請求項6に記載のデータ格納装置。
- 前記符号化部は、前記出力データの前記メモリ部内の格納位置に基づいて前記コーディングポリシーを得ることを特徴とする請求項6に記載のデータ格納装置。
- 前記符号化部は、コーディングポリシー格納部からコーディングポリシーのリストをロードし、該リストから前記コーディングポリシーのうちの一つを選択することを特徴とする請求項6に記載のデータ格納装置。
- 前記符号化部は、符号化出力データセットを生成するため、元データを示す複数の出力データを符号化し、該複数の出力データのそれぞれの符号化モードを決定するため、該複数の出力データのそれぞれに対して前記内部モード決定プロセスを実行し、前記符号化モードのそれぞれに基づいて複数の出力データのそれぞれを符号化することを特徴とする請求項1に記載のデータ格納装置。
- 前記符号化部は、同一の元データを示す符号化出力データセットを1セット以上生成することを特徴とする請求項10に記載のデータ格納装置。
- 前記制御部は、第1入力コマンド及び第2入力コマンドの入力を交互に受け、前記符号化部が前記元データを示す前記複数の出力データの入力を受けて前記複数の出力データを符号化するように、前記第1入力コマンドに応答して前記リード信号を生成し、前記第2入力コマンドに応答して前記開始信号を生成することを特徴とする請求項10に記載のデータ格納装置。
- 前記複数の出力データのそれぞれは、同一のサイズを有することを特徴とする請求項12に記載のデータ格納装置。
- 前記複数の出力データのうちの少なくとも一つは、他の前記複数の出力データと異なるサイズを有することを特徴とする請求項12に記載のデータ格納装置。
- 前記第1コマンドを最初に受けることを特徴とする請求項12に記載のデータ格納装置。
- 前記第2コマンドを最初に受けることを特徴とする請求項12に記載のデータ格納装置。
- 前記制御部は、複数の入力コマンドを受け、前記符号化部が前記元データを示す前記複数の出力データの入力を受けて符号化するように、前記複数の入力コマンドのそれぞれに応答して前記リード信号及び前記開始信号を生成することを特徴とする請求項10に記載のデータ格納装置。
- 前記符号化部は、
第1符号化率で前記出力データを符号化する第1符号化モジュールと、
前記第1符号化率超過の符号化率を有する第2符号化率で出力データを符号化する第2符号化モジュールと、
前記決定した符号化モードに基づいて前記第1符号化モジュール及び前記第2符号化モジュールのうちの一つから符号化データを選択的に出力するセレクタと、を含むことを特徴とする請求項1に記載のデータ格納装置。 - 前記符号化部は、前記決定した符号化モードに基づいて前記第1符号化モジュール及び第2符号化モジュールのうちの一つのみを活性化させることを特徴とする請求項18に記載のデータ格納装置。
- 前記第1符号化率は、符号化出力データを元の状態にデコードできるようにする比率であり、前記第2符号化率は前記符号化出力データを元の状態にデコードできないようにする比率であることを特徴とする請求項18に記載のデータ格納装置。
- 前記符号化部は、
第1符号化率によって前記メモリ部からの出力データを符号化する第1符号化モジュールと、
前記決定した符号化モードに基づいて前記第1符号化モジュールからの出力データ及び前記メモリ部からの出力データのうちの一つを選択的に出力するセレクタと、を含むことを特徴とする請求項1に記載のデータ格納装置。 - 前記第1符号化率は、符号化出力データを元の状態にデコードできないようにする比率であることを特徴とする請求項21に記載のデータ格納装置。
- 前記符号化部は、前記決定した符号化モードに基づいて前記第1符号化モジュールを選択的に非活性化させることを特徴とする請求項21に記載のデータ格納装置。
- 前記符号化部は、
前記決定した符号化モードに基づく符号化率で前記出力データを符号化するプログラマブル符号化モジュールを含むことを特徴とする請求項1に記載のデータ格納装置。 - 前記符号化部は、
第1ランダムデータを生成する第1ランダムデータ生成器と、
第2ランダムデータを生成する第2ランダムデータ生成器と、
前記決定した符号化モードに基づいて前記第1及び前記第2ランダムデータのうちの一つを選択的符号化データとして選択するセレクタと、
符号化データを生成するために前記出力データと前記選択的符号化データとを論理的に結合する論理演算器と、を含み、
前記第1ランダムデータは、前記第2ランダムデータより更に低い符号化率を発生させることを特徴とする請求項1に記載のデータ格納装置。 - 前記第1ランダムデータが前記符号化データである場合に前記符号化データは元の状態にデコードすることができ、
前記第2ランダムデータが前記符号化データである場合に前記符号化データは元の状態にデコードできないことを特徴とする請求項25に記載のデータ格納装置。 - 前記符号化部は、前記決定した符号化モードに基づいて前記第1ランダムデータ生成器及び前記第2ランダムデータ生成器のうちの一つのみを活性化させることを特徴とする請求項25に記載のデータ格納装置。
- 前記符号化部は、
第1ランダムデータを生成する第1ランダムデータ生成器と、
前記第1ランダムデータ及び参照データのうちの一つを選択的符号化データとして選択的に選択するセレクタと、
符号化データを生成するため、前記出力データと前記選択的符号化データとを論理的に結合する論理演算器と、を含み、
前記参照データは、前記第1ランダムデータより更に低い符号化率を発生させることを特徴とする請求項1に記載のデータ格納装置。 - 前記参照データは、前記出力データと論理的に結合する場合に前記出力データを符号化しないことを特徴とする請求項28に記載のデータ格納装置。
- 前記第1ランダムデータが前記符号化データである場合、前記符号化データは元の状態にデコードできないことを特徴とする請求項28に記載のデータ格納装置。
- 前記符号化部は、前記決定した符号化モードに基づいて前記第1ランダムデータ生成器を選択的に非活性化させることを特徴とする請求項28に記載のデータ格納装置。
- 前記符号化部は、
前記符号化データを生成するため、符号化するデータと前記出力データとを論理的に結合する論理演算器と、
前記決定した符号化モードに基づく符号化率で前記出力データが符号化されるように前記符号化データとして使用されるランダムデータを生成するプログラマブルランダムデータ生成器と、を含むことを特徴とする請求項1に記載のデータ格納装置。 - 前記符号化部は、符号化率に基づいて前記出力データを符号化する少なくとも一つの符号化モジュールを含み、
前記符号化率は、プログラミングできることを特徴とする請求項1に記載のデータ格納装置。 - 前記出力データは、前記データ格納装置を認証するための認証データであることを特徴とする請求項1に記載のデータ格納装置。
- 前記メモリ部は、シングルレベルセル(SLC)に符号化される元データを格納し、マルチレベルセル(MLC)に符号化されない元データを格納することを特徴とする請求項1に記載のデータ格納装置。
- 請求項12に記載のデータ格納装置と、
複数のリードを要求する入力に応答し、前記第1入力コマンド及び前記第2入力コマンドを交互に生成するコントローラと、を備えることを特徴とするデータ格納システム。 - 請求項12に記載のデータ格納装置と、
一つのリードを要求する入力に応答し、前記第1入力コマンド及び前記第2入力コマンドを交互に生成するコントローラと、を備えることを特徴とするデータ格納システム。 - 請求項17に記載のデータ格納装置と、
複数のリードを要求する入力に応答し、前記複数の入力コマンドを生成するコントローラと、を備えることを特徴とするデータ格納システム。 - 請求項17に記載のデータ格納装置と、
一つのリードを要求する入力に応答し、前記複数の入力コマンドを生成するコントローラと、を備えることを特徴とするデータ格納システム。 - 入力コマンドをデコードし、符号化モードを示さない入力コマンドに応答してリード信号及びトリガー信号を生成する制御部と、
前記リード信号に応答してデータを出力するメモリ部と、
前記トリガー信号に応答して符号化モードを示す指示データを生成し、該指示データに基づいて符号化モードセットのうちの一つの符号化モードを選択し、該選択した符号化モードに基づいて前記メモリ部から出力された出力データを符号化して符号化データを出力する符号化部と、を備え、
前記符号化データは、それぞれが同一の元データを示す複数のデータフラグメントが連結されて形成された複数の出力データを含み、
前記複数のデータフラグメントは、元データに復元可能な符号化データフラグメント及び元データに復元不可能な符号化データフラグメントを含む複数の符号化データフラグメントセットからなり、
前記複数の出力データのそれぞれは、前記リード信号及び前記トリガー信号の入力を受ける度に出力され、前記符号化モードに基づく符号化出力データであり、
前記複数の出力データは、前記復元不可能な符号化データフラグメントの割合である最大符号化率がエラー修正コード(ECC)を用いて元データに復元可能な限界符号化率以下に設定される出力データを含むことを特徴とするデータ格納装置。 - 前記トリガー信号は、符号化モードを示さないことを特徴とする請求項40に記載のデータ格納装置。
- 前記符号化部は、前記トリガー信号に応答して前記符号化モードを自律的に選択することを含む内部モード決定プロセスを開始して実行することを特徴とする請求項41に記載のデータ格納装置。
- 入力コマンドをデコードし、該入力コマンドに応答してリード信号及びトリガー信号のうちの少なくとも一つを生成する制御部と、
前記リード信号に応答してデータを出力するメモリ部と、
前記トリガー信号に応答して第1ランダムデータを生成し、該第1ランダムデータに基づいて符号化モードセットのうちの一つの符号化モードを自律的に選択し、該選択した符号化モードに基づいて前記メモリ部から出力されたデータを符号化して符号化データを出力する符号化部と、を備え、
前記符号化データは、それぞれが同一の元データを示す複数のデータフラグメントが連結されて形成された複数の出力データを含み、
前記複数のデータフラグメントは、元データに復元可能な符号化データフラグメント及び元データに復元不可能な符号化データフラグメントを含む複数の符号化データフラグメントセットからなり、
前記複数の出力データのそれぞれは、前記リード信号及び前記トリガー信号の入力を受ける度に出力され、前記符号化モードに基づく符号化出力データであり、
前記複数の出力データは、前記復元不可能な符号化データフラグメントの割合である最大符号化率がエラー修正コード(ECC)を用いて元データに復元可能な限界符号化率以下に設定される出力データを含むことを特徴とするデータ格納装置。 - 請求項1に記載のデータ格納装置と、
前記入力コマンドを生成し、前記データ格納装置から前記符号化部によって符号化されたデータの入力を受けるホストプロセシング装置と、を備えることを特徴とするコンピュータシステム。 - 請求項1に記載のデータ格納装置と、
アクセスコマンドに応答して前記入力コマンドを生成し、前記データ格納装置から前記符号化データの入力を受けるコントローラと、
前記アクセスコマンドを前記コントローラに送信し、前記コントローラから前記符号化データを受信するホストプロセシング装置と、を備えることを特徴とするコンピュータシステム。 - 請求項1に記載のデータ格納装置と、
前記入力コマンドを生成し、前記符号化データを受信するコントローラと、を備えることを特徴とするデータ格納システム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110046405 | 2011-05-17 | ||
KR10-2011-0046405 | 2011-05-17 | ||
KR1020110081308A KR101824044B1 (ko) | 2011-05-17 | 2011-08-16 | 부호화 출력 기능을 구비한 데이터 저장 장치 및 시스템 |
KR10-2011-0081308 | 2011-08-16 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016216495A Division JP6431022B2 (ja) | 2011-05-17 | 2016-11-04 | データ符号化方法及び符号化方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012243320A JP2012243320A (ja) | 2012-12-10 |
JP2012243320A5 JP2012243320A5 (ja) | 2015-07-02 |
JP6039237B2 true JP6039237B2 (ja) | 2016-12-07 |
Family
ID=47088265
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012113143A Active JP6039237B2 (ja) | 2011-05-17 | 2012-05-17 | 符号化部とこれを含むデータ格納装置及びデータ格納システム並びにコンピュータシステム |
JP2016216495A Active JP6431022B2 (ja) | 2011-05-17 | 2016-11-04 | データ符号化方法及び符号化方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016216495A Active JP6431022B2 (ja) | 2011-05-17 | 2016-11-04 | データ符号化方法及び符号化方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9373005B2 (ja) |
JP (2) | JP6039237B2 (ja) |
KR (1) | KR101824044B1 (ja) |
CN (2) | CN102789560B (ja) |
DE (1) | DE102012103577A1 (ja) |
TW (1) | TWI539281B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101750018B1 (ko) * | 2015-04-24 | 2017-06-22 | 린나이코리아 주식회사 | 가스연소장치 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105468996A (zh) * | 2014-09-05 | 2016-04-06 | 深圳市同盛绿色科技有限公司 | 计算机 |
KR102506838B1 (ko) * | 2016-09-30 | 2023-03-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 동작 방법 |
CN108076351B (zh) * | 2016-11-16 | 2020-12-08 | 杭州海康威视数字技术股份有限公司 | 一种音视频数据编码方法、装置及电子设备 |
KR102513328B1 (ko) * | 2016-12-08 | 2023-03-24 | 에스케이하이닉스 주식회사 | 반도체 장치, 반도체 시스템 및 그의 동작 방법 |
CN108052285B (zh) * | 2017-12-12 | 2018-12-11 | 清华大学 | 一种自适应编码长度的时序数据存储的方法和装置 |
US10747891B2 (en) * | 2018-06-13 | 2020-08-18 | EMC IP Holding Company LLC | Floating data protection |
CN109032619B (zh) * | 2018-07-13 | 2021-12-24 | 上海艾为电子技术股份有限公司 | 确定熔丝烧录编码的方法及装置 |
TWI773442B (zh) * | 2021-07-20 | 2022-08-01 | 宇瞻科技股份有限公司 | 儲存裝置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11328034A (ja) * | 1998-05-11 | 1999-11-30 | Mega Chips Corp | 半導体メモリおよびゲーム装置 |
US6598166B1 (en) * | 1999-08-18 | 2003-07-22 | Sun Microsystems, Inc. | Microprocessor in which logic changes during execution |
JP2001156772A (ja) * | 1999-11-30 | 2001-06-08 | Victor Co Of Japan Ltd | 暗号化情報再生方法及び暗号化情報再生装置 |
EP1130600A1 (en) | 2000-03-01 | 2001-09-05 | Hewlett-Packard Company, A Delaware Corporation | Data balancing scheme in solid state storage devices |
JP4734585B2 (ja) * | 2001-09-28 | 2011-07-27 | ハイ デンスィティ デバイスィズ アクシエセルスカプ | 大容量記憶装置におけるデータの暗号化/復号化の方法及び装置 |
US20030226029A1 (en) * | 2002-05-29 | 2003-12-04 | Porter Allen J.C. | System for protecting security registers and method thereof |
JP2004070049A (ja) * | 2002-08-07 | 2004-03-04 | Denso Corp | データの暗号化方法及び装置、データの復号化方法及び装置、プログラム |
US8307354B2 (en) * | 2004-06-28 | 2012-11-06 | Panasonic Corporation | Program creation device, program test device, program execution device, information processing system |
US7770027B2 (en) | 2004-11-15 | 2010-08-03 | Nintendo Co., Ltd. | Semiconductor memory device |
JP4119881B2 (ja) * | 2004-11-15 | 2008-07-16 | 株式会社メガチップス | 半導体メモリ装置 |
JP2007172508A (ja) * | 2005-12-26 | 2007-07-05 | Sony Corp | 着脱式記憶装置及び認証方法 |
JP5030132B2 (ja) * | 2006-01-17 | 2012-09-19 | 任天堂株式会社 | ゲームプログラムおよびゲーム装置 |
EP2037694B1 (en) * | 2006-06-19 | 2014-01-15 | NTT DoCoMo, Inc. | Base station and scheduling method |
CN101247506A (zh) * | 2007-02-14 | 2008-08-20 | 中国科学院声学研究所 | 在数字媒体播放系统中的文件加密方法及加密文件结构 |
JP5387414B2 (ja) * | 2007-12-11 | 2014-01-15 | 日本電気株式会社 | 認証装置、認証システム、認証方法及びプログラム |
JP5260203B2 (ja) | 2008-05-30 | 2013-08-14 | 日立アプライアンス株式会社 | 冷蔵庫 |
FR2937711B1 (fr) | 2008-10-27 | 2010-11-19 | Saint Gobain | Module a diodes electroluminescentes pour vehicule, support a diodes |
JP5045956B2 (ja) * | 2009-04-16 | 2012-10-10 | Necシステムテクノロジー株式会社 | スクランブル装置、スクランブル方法及びプログラム |
CN101882995B (zh) * | 2009-05-06 | 2013-08-07 | 中兴通讯股份有限公司 | 数据发送、接收和传输方法及装置 |
US9026803B2 (en) * | 2009-11-30 | 2015-05-05 | Hewlett-Packard Development Company, L.P. | Computing entities, platforms and methods operable to perform operations selectively using different cryptographic algorithms |
CN101984574B (zh) * | 2010-11-29 | 2012-09-05 | 北京卓微天成科技咨询有限公司 | 一种数据加解密方法及装置 |
JP2012227899A (ja) * | 2011-04-22 | 2012-11-15 | Toshiba Corp | 認証コンポーネント、被認証コンポーネントおよびその認証方法 |
-
2011
- 2011-08-16 KR KR1020110081308A patent/KR101824044B1/ko active IP Right Grant
-
2012
- 2012-04-12 US US13/445,197 patent/US9373005B2/en active Active
- 2012-04-24 DE DE102012103577A patent/DE102012103577A1/de active Pending
- 2012-05-17 TW TW101117600A patent/TWI539281B/zh active
- 2012-05-17 CN CN201210154029.6A patent/CN102789560B/zh active Active
- 2012-05-17 CN CN201710505691.4A patent/CN107256369B/zh active Active
- 2012-05-17 JP JP2012113143A patent/JP6039237B2/ja active Active
-
2016
- 2016-06-15 US US15/183,319 patent/US10133680B2/en active Active
- 2016-11-04 JP JP2016216495A patent/JP6431022B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101750018B1 (ko) * | 2015-04-24 | 2017-06-22 | 린나이코리아 주식회사 | 가스연소장치 |
Also Published As
Publication number | Publication date |
---|---|
TWI539281B (zh) | 2016-06-21 |
CN107256369B (zh) | 2021-06-01 |
KR20120128530A (ko) | 2012-11-27 |
KR101824044B1 (ko) | 2018-01-31 |
JP6431022B2 (ja) | 2018-11-28 |
US20120297150A1 (en) | 2012-11-22 |
JP2017041908A (ja) | 2017-02-23 |
JP2012243320A (ja) | 2012-12-10 |
CN102789560B (zh) | 2017-07-21 |
US20170017582A1 (en) | 2017-01-19 |
CN102789560A (zh) | 2012-11-21 |
US9373005B2 (en) | 2016-06-21 |
TW201248407A (en) | 2012-12-01 |
DE102012103577A1 (de) | 2012-11-22 |
CN107256369A (zh) | 2017-10-17 |
US10133680B2 (en) | 2018-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6431022B2 (ja) | データ符号化方法及び符号化方法 | |
US9197247B2 (en) | Memory system and error correction method | |
KR101027202B1 (ko) | 작은 데이터 구조의 ecc 보호 장치, 방법 및 시스템 | |
US10043573B2 (en) | Apparatus and method for endurance friendly programming using lower voltage thresholds | |
US20160062921A1 (en) | Application processor and data processing system including the same | |
US10396827B2 (en) | Data storage device | |
TWI738097B (zh) | 具有密碼學組件的記憶體裝置 | |
US20100332783A1 (en) | Semiconductor device having multi access level and access control method thereof | |
JP2012243320A5 (ja) | ||
US20190056991A1 (en) | Error correction circuit, operating method thereof and data storage device including the same | |
US10693498B2 (en) | Parity check matrix generator, operating method thereof and error correction circuit using parity check matrix generated by the same | |
US10511334B2 (en) | Error correction circuit, operating method thereof and data storage device including the same | |
JP4323527B2 (ja) | 半導体記憶装置 | |
CN114365135A (zh) | 经由可变代码比较的装置入侵检测 | |
JP2000181802A (ja) | 半導体記憶装置 | |
KR20190030294A (ko) | 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 | |
ES2683998T3 (es) | Dispositivo de memoria con modo de prueba segura |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6039237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |