JP6034078B2 - Premold lead frame manufacturing method and semiconductor device manufacturing method - Google Patents
Premold lead frame manufacturing method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP6034078B2 JP6034078B2 JP2012154442A JP2012154442A JP6034078B2 JP 6034078 B2 JP6034078 B2 JP 6034078B2 JP 2012154442 A JP2012154442 A JP 2012154442A JP 2012154442 A JP2012154442 A JP 2012154442A JP 6034078 B2 JP6034078 B2 JP 6034078B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- mold
- hole
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、半導体装置を実装するためのリードフレームに関する。 The present invention relates to a lead frame for mounting a semiconductor device.
従来から、薄型の樹脂パッケージの製造方法が提案されている。例えば特許文献１には、支持体の絶縁性基板がパッケージの全体に一体となった構造を有し、かつ、その厚みが絶縁性基板で決定されている表面実装型パッケージが開示されている。このような構成により、小型で薄型の表面実装型パッケージを実現している。 Conventionally, a method for manufacturing a thin resin package has been proposed. For example, Patent Document 1 discloses a surface mount type package having a structure in which an insulating substrate of a support is integrated with the entire package, and the thickness of which is determined by the insulating substrate. With such a configuration, a small and thin surface mount package is realized.
また特許文献２には、ワークに導体パターンの板厚相当の基板凹部を形成し、この基板凹部を樹脂封止してから基板凸部どうしを接続する基板薄肉部をエッチングにより除去することにより、浮島状の導体パターンが任意の板厚範囲で封止された回路基板が開示されている。 Further, in Patent Document 2, by forming a substrate concave portion corresponding to the thickness of the conductor pattern in the work, and sealing the substrate concave portion with resin and then removing the thin substrate portion connecting the substrate convex portions by etching, A circuit board in which a floating island-shaped conductor pattern is sealed in an arbitrary thickness range is disclosed.
しかしながら、特許文献１、２のように、トランスファ成形によりリードフレームに樹脂を成形する場合、樹脂成形後にランナ／ゲートの部位に成形された不要な樹脂を除去するディゲート工程（ゲートブレイク）が必要となる。そして、このディゲート工程において、樹脂の欠けやリードフレームからの樹脂が剥離（界面剥離）する場合がある。このような場合には、特に特許文献１、２のような薄型の成形品の品質に影響を与えるおそれがある。 However, as in Patent Documents 1 and 2, when a resin is formed on a lead frame by transfer molding, a degate process (gate break) is required to remove unnecessary resin formed on the runner / gate portion after resin molding. Become. In the degate process, the resin may be chipped or the resin from the lead frame may be peeled off (interfacial peeling). In such a case, there is a risk of affecting the quality of a thin molded product such as Patent Documents 1 and 2.
そこで本発明は、樹脂成形後のゲートブレイクの際に剥離させることのない高品質なリードフレーム、プリモールドリードフレーム、および、半導体装置を提供する。また、高品質なプリモールドリードフレームおよび半導体装置の製造方法を提供する。 Accordingly, the present invention provides a high-quality lead frame, a pre-mold lead frame, and a semiconductor device that are not peeled off at the time of a gate break after resin molding. A high-quality pre-molded lead frame and a method for manufacturing a semiconductor device are also provided.
本発明の一側面としてのプリモールドリードフレームの製造方法は、金型でリードフレームをクランプしながら樹脂を充填するプリモールドリードフレームの製造方法であって、前記樹脂が充填される抜き部、該抜き部に該樹脂を注入するための前記金型のゲートと接続する位置に設けられる第１の孔部、該第１の孔部から前記樹脂を前記抜き部に導くための第１のハーフエッチング部、および、該抜き部に該樹脂を注入する際に該抜き部からエアを排出するための該金型のエアベントと接続する位置に設けられる第２の孔部、前記抜き部から前記樹脂を前記第２の孔部に導くための第２のハーフエッチング部、を有するリードフレームを用意するステップと、前記金型を用いて、前記ゲートと前記第１の孔部、および、前記エアベントと前記第２の孔部が合わさるように、前記リードフレームをクランプするステップと、前記金型で前記リードフレームをクランプしながら、前記第１の孔部、前記第１のハーフエッチング部、前記抜き部、前記第２のハーフエッチング部、および、前記第２の孔部の順に前記樹脂を充填するステップと、を有する。 Method for producing a pre-molded lead frame according to one aspect of the present invention is a method for producing a pre-molded lead frame to fill the resin while clamping the lead frame in the mold, vent portion before Symbol resin is filled, A first hole provided at a position connected to the gate of the mold for injecting the resin into the punched portion, and a first half for guiding the resin from the first hole to the punched portion An etching portion; a second hole portion provided at a position connected to an air vent of the mold for discharging air from the extraction portion when the resin is injected into the extraction portion; and the resin from the extraction portion comprising the steps of: providing a lead frame to have a second half etching portion, for guiding the second hole portion, with the mold, the said gate first hole, and the air vent And before As the second aperture come together, the steps of clamping the lead frame, while clamping the lead frame in the mold, the first hole portion, the first half etching portion, the cut-out portion, the second half etched portion, and, and a step of filling the resin in the order of the second hole portion.
本発明の他の側面としての半導体装置の製造方法は、半導体装置の製造方法であって、第１の樹脂が充填される抜き部、該抜き部に該第１の樹脂を注入するための第１の金型のゲートと接続する位置に設けられる第１の孔部、該第１の孔部から前記第１の樹脂を前記抜き部に導くための第１のハーフエッチング部、および、該抜き部に該第１の樹脂を注入する際に該抜き部からエアを排出するための該第１の金型のエアベントと接続する位置に設けられる第２の孔部、前記抜き部から前記第１の樹脂を前記第２の孔部に導くための第２のハーフエッチング部、を有するリードフレームを用意するステップと、前記第１の金型を用いて、前記ゲートと前記第１の孔部、および、前記エアベントと前記第２の孔部が合わさるように、前記リードフレームをクランプするステップと、前記第１の金型で前記リードフレームをクランプしながら、前記第１の孔部、前記第１のハーフエッチング部、前記抜き部、前記第２のハーフエッチング部、および、前記第２の孔部の順に前記第１の樹脂を充填するステップと、前記リードフレームの上に半導体チップを実装するステップと、第２の金型を用いて前記リードフレームをクランプするステップと、前記第２の金型で前記リードフレームをクランプしながら、第２の樹脂により前記半導体チップを封止するステップと、を有する。 The method of manufacturing a semiconductor device as another aspect of the present invention is a method for manufacturing a semiconductor device, for the first resin is injected vent portion, the first resin該抜out portion is filled first A first hole provided at a position connected to the gate of the first mold, a first half-etched portion for guiding the first resin from the first hole to the extraction portion, and the extraction A second hole provided at a position connected to an air vent of the first mold for discharging air from the extraction portion when the first resin is injected into the portion; comprising the steps of: providing a lead frame of the resin have a second half etching portion, for guiding the second hole portion, with the first mold, the said gate first hole , and, as the said air vent second hole portion come together, the Ridofu A step of clamping the over arm while clamping the lead frame in the first mold, the first hole portion, the first half etching portion, the cut-out portion, the second half-etching portion, And filling the first resin in the order of the second hole , mounting a semiconductor chip on the lead frame, and clamping the lead frame using a second mold If, while clamping the lead frame in the second mold comprises a step of sealing the semiconductor chip by a second resin.
本発明の他の目的及び特徴は、以下の実施例において説明される。 Other objects and features of the present invention are illustrated in the following examples.
本発明によれば、樹脂成形後のゲートブレイクの際に生じる不具合を低減して高品質なリードフレーム、プリモールドリードフレーム、および、半導体装置を提供することができる。また、高品質なプリモールドリードフレームおよび半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the malfunction which arises in the case of the gate break after resin molding can be reduced, and a high quality lead frame, a premold lead frame, and a semiconductor device can be provided. In addition, it is possible to provide a method for manufacturing a high-quality pre-molded lead frame and a semiconductor device.
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each figure, the same members are denoted by the same reference numerals, and redundant description is omitted.
図１乃至図５を参照して、本発明の実施例１について説明する。まず、図１及び図２を参照して、本実施例におけるリードフレームの構成について説明する。図１は、本実施例におけるリードフレーム１０の表面の全体構成図である。図２は、リードフレーム１０の裏面の全体構成図である。 A first embodiment of the present invention will be described with reference to FIGS. First, the configuration of the lead frame in this embodiment will be described with reference to FIGS. FIG. 1 is an overall configuration diagram of the surface of a lead frame 10 in the present embodiment. FIG. 2 is an overall configuration diagram of the back surface of the lead frame 10.
本実施例のリードフレーム１０は、複数の半導体チップを実装可能な基板及び最終製品である半導体装置（半導体パッケージ）を製造するために用いられる。本実施例は、ＱＦＮパッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等のＭＡＰパッケージ（Ｍｏｌｄｅｄ Ａｒｒａｙ Ｐａｃｋａｇｉｎｇ）に広く適用可能である。また本実施例は、信号処理ＩＣチップやＬＥＤチップ等の半導体チップに広く適用可能である。 The lead frame 10 of this embodiment is used for manufacturing a substrate on which a plurality of semiconductor chips can be mounted and a semiconductor device (semiconductor package) as a final product. The present embodiment is widely applicable to a MAP package (Molded Array Packaging) such as a QFN package (Quad Flat Non-leaded Package). In addition, this embodiment can be widely applied to semiconductor chips such as signal processing IC chips and LED chips.
リードフレーム１０は、例えば、銅系フレーム材の表面に、ニッケル、パラジウム、銀、又は、金などのメッキ層（例えばＮｉ−Ａｇメッキ）を形成して構成される。リードフレーム１０の厚さは、例えば０．５ｍｍであるが、板厚０．２ｍｍや０．３ｍｍ程度のリードフレームを用いてもよい。リードフレーム１０上には複数の半導体チップが実装され、樹脂封止後にリードフレーム１０をダイシング（切断）することにより、複数の半導体装置が完成する。 The lead frame 10 is configured, for example, by forming a plating layer (for example, Ni-Ag plating) such as nickel, palladium, silver, or gold on the surface of a copper-based frame material. The lead frame 10 has a thickness of, for example, 0.5 mm, but a lead frame having a thickness of about 0.2 mm or 0.3 mm may be used. A plurality of semiconductor chips are mounted on the lead frame 10, and a plurality of semiconductor devices are completed by dicing (cutting) the lead frame 10 after resin sealing.
図１に示されるように、本実施例のリードフレーム１０は、複数の（例えば縦５個、横４個の合計２０個の）単位要素（半導体チップ実装領域１５）を備えて構成されており、１つのリードフレーム１０から合計２０個の半導体装置が製造される。ただし１つのリードフレーム１０に設けられる単位要素はこれに限定されるものではない。リードフレーム１０の半導体チップ実装領域１５の周囲には、リードフレーム１０の表面と裏面との間を貫通する抜き部１６が形成されている。抜き部１６には、後述ように、樹脂（第１の樹脂、一次成形樹脂）が充填される。リードフレーム１０において、隣接する半導体チップ実装領域１５の間は、吊りピン１５ａ、１５ｂを用いて互いに接続されている。 As shown in FIG. 1, the lead frame 10 of the present embodiment is configured to include a plurality of unit elements (semiconductor chip mounting region 15) (for example, a total of 20 vertical 5 pieces and 4 horizontal pieces). A total of 20 semiconductor devices are manufactured from one lead frame 10. However, the unit element provided in one lead frame 10 is not limited to this. In the periphery of the semiconductor chip mounting region 15 of the lead frame 10, a cutout portion 16 penetrating between the front and back surfaces of the lead frame 10 is formed. As will be described later, the punched portion 16 is filled with resin (first resin, primary molding resin). In the lead frame 10, adjacent semiconductor chip mounting regions 15 are connected to each other using suspension pins 15 a and 15 b.
図１及び図２に示されるように、本実施例のリードフレーム１０には、後述の金型（一次成形用の金型）のゲートに対応する位置において、リードフレーム１０の表面と裏面を貫通した抜き部１１が形成されている。また、図２に示されるように、金型のゲートに対応する位置において、リードフレーム１０の裏面にはハーフエッチング部１２（第１のハーフエッチング部）が形成されている。ハーフエッチング部１２は、リードフレーム１０の裏面（リードフレーム１０の面のうち金型のゲートが配置される側の面とは反対側の面）を凹むように形成された段差部である。金型のゲートに対応する位置においてハーフエッチング部１２を設けることにより、後述のゲートブレイク時（ディゲート時）に、樹脂（樹脂パッケージ）の欠けやリードフレーム１０からの樹脂の剥離（界面剥離）等の不具合を低減することができる。 As shown in FIGS. 1 and 2, the lead frame 10 of this embodiment penetrates the front and back surfaces of the lead frame 10 at a position corresponding to the gate of a mold (mold for primary molding) described later. The cut-out portion 11 is formed. As shown in FIG. 2, a half-etched portion 12 (first half-etched portion) is formed on the back surface of the lead frame 10 at a position corresponding to the gate of the mold. The half-etched portion 12 is a stepped portion formed so as to dent the back surface of the lead frame 10 (the surface on the opposite side of the surface of the lead frame 10 from the side on which the mold gate is disposed). By providing the half-etched portion 12 at a position corresponding to the gate of the mold, the resin (resin package) is chipped or the resin is peeled off from the lead frame 10 (interfacial peeling) at the time of gate break (during) described later. Can be reduced.
同様に、本実施例のリードフレーム１０には、金型のエアベントに対応する位置において、リードフレーム１０の表面と裏面を貫通した抜け部１７が形成されている。また、金型（一次成形用の金型）のエアベントに対応する位置において、リードフレーム１０の裏面には、ハーフエッチング部１８（第２のハーフエッチング部）が形成されている。ハーフエッチング部１８は、リードフレーム１０の裏面を凹むように形成された段差部である。金型のエアベントに対応する位置にもハーフエッチング部１８を設けることにより、ゲートブレイク時に、樹脂（樹脂パッケージ）の欠けやリードフレーム１０からの樹脂の剥離（界面剥離）等の不具合を低減することができる。 Similarly, the lead frame 10 of the present embodiment is formed with a recess 17 penetrating the front and back surfaces of the lead frame 10 at a position corresponding to the air vent of the mold. Further, a half-etching portion 18 (second half-etching portion) is formed on the back surface of the lead frame 10 at a position corresponding to the air vent of the die (primary forming die). The half-etched portion 18 is a step portion formed so as to dent the back surface of the lead frame 10. By providing the half-etched portion 18 at a position corresponding to the air vent of the mold, problems such as chipping of the resin (resin package) and peeling of the resin from the lead frame 10 (interfacial peeling) can be reduced during gate break. Can do.
なお、本実施例において、エアベント側に形成されたハーフエッチング部１８は、ゲート側に形成されたハーフエッチング部１２との対称性を考慮して設けることが反り防止などの観点から好ましい。しかしながら、ハーフエッチング部１８を設けることは必須ではない。 In the present embodiment, the half-etched portion 18 formed on the air vent side is preferably provided in consideration of symmetry with the half-etched portion 12 formed on the gate side from the viewpoint of preventing warpage. However, providing the half-etched portion 18 is not essential.
また、本実施例のリードフレーム１０の裏面には、ハーフエッチング部１２よりも内側で、かつ、後述の第２の金型（二次成形用の金型）のゲートに対応する位置に設けられたハーフエッチング部１３（第３のハーフエッチング部）が形成されている。同様に、リードフレーム１０の裏面には、ハーフエッチング部１８よりも内側で、かつ、第２の金型のエアベントに対応する位置に設けられたハーフエッチング部１９（第４のハーフエッチング部）が形成されている。 Further, on the back surface of the lead frame 10 of the present embodiment, the lead frame 10 is provided on the inner side of the half-etched portion 12 and at a position corresponding to a gate of a second mold (secondary mold) described later. A half-etched portion 13 (third half-etched portion) is formed. Similarly, on the back surface of the lead frame 10, a half-etching portion 19 (fourth half-etching portion) provided inside the half-etching portion 18 and at a position corresponding to the air vent of the second mold is provided. Is formed.
また、リードフレーム１０には、複数の半導体チップ実装領域１５の周囲において、リードフレーム１０の表面と裏面を貫通する複数のダミーパターン部１４が設けられている。ハーフエッチング部１２から注入された樹脂２０（第１の樹脂）がダミーパターン部１４を介して抜き部１６を充填するように、ハーフエッチング部１２（及び、ハーフエッチング部１３）とダミーパターン部１４とは互いに繋がっている。同様に、樹脂２０がダミーパターン部１４を介してエアベント側に移動するように、ダミーパターン部１４とハーフエッチング部１８（及び、ハーフエッチング部１９）とは互いに繋がっている。 Further, the lead frame 10 is provided with a plurality of dummy pattern portions 14 penetrating the front and back surfaces of the lead frame 10 around the plurality of semiconductor chip mounting regions 15. The half-etching part 12 (and the half-etching part 13) and the dummy pattern part 14 are so filled that the resin 20 (first resin) injected from the half-etching part 12 fills the extraction part 16 through the dummy pattern part 14. Are connected to each other. Similarly, the dummy pattern portion 14 and the half-etching portion 18 (and the half-etching portion 19) are connected to each other so that the resin 20 moves to the air vent side via the dummy pattern portion 14.
続いて、図３を参照して、本実施例におけるリードフレーム１０の樹脂成形工程（一次成形工程）について説明する。図３は、図１中の線Ａ−Ａに沿った断面図であり、本実施例における樹脂成形工程（一次成形工程）を示す。図３（ａ）は、金型でリードフレーム１０をクランプした状態であり、樹脂成形前の状態を示す。図３（ｂ）は、金型でリードフレーム１０をクランプした状態であり、樹脂成形後の状態を示す。図３（ｃ）は樹脂成形後のリードフレーム１０を金型から取り外した状態（ゲートブレイク前の状態）を示す。図３（ｄ）は、ゲート樹脂を除去した後のリードフレーム１０の状態（ゲートブレイク後の状態）を示す。なお本実施例において、一次成形後のリードフレーム１０をプリモールドリードフレームという。 Next, the resin molding process (primary molding process) of the lead frame 10 in this embodiment will be described with reference to FIG. FIG. 3 is a cross-sectional view taken along line AA in FIG. 1 and shows a resin molding step (primary molding step) in the present embodiment. FIG. 3A shows a state in which the lead frame 10 is clamped with a mold, and shows a state before resin molding. FIG. 3B shows a state in which the lead frame 10 is clamped with a mold, and shows a state after resin molding. FIG. 3C shows a state in which the lead frame 10 after resin molding is removed from the mold (a state before gate break). FIG. 3D shows the state of the lead frame 10 after removing the gate resin (the state after the gate break). In this embodiment, the lead frame 10 after the primary molding is referred to as a premold lead frame.
図３（ａ）に示されるように、本実施例において、金型（第１の金型）は上金型５０（一方金型）と下金型６０（他方金型）を備えて構成される。樹脂封止時（樹脂モールド時）において、リードフレーム１０は下金型６０の凹部の上に載置される。そして上金型５０は、リードフレーム１０を上面側（一方面側）から押さえ付ける。また下金型６０は、リードフレーム１０を下面側（他方面側）から押さえ付ける。 As shown in FIG. 3A, in this embodiment, the mold (first mold) includes an upper mold 50 (one mold) and a lower mold 60 (the other mold). The At the time of resin sealing (at the time of resin molding), the lead frame 10 is placed on the concave portion of the lower mold 60. The upper mold 50 presses the lead frame 10 from the upper surface side (one surface side). The lower mold 60 presses the lead frame 10 from the lower surface side (the other surface side).
また、上金型５０には、ランナ５４及びゲート５５が設けられている。樹脂封止時には、上金型５０と下金型６０とでリードフレーム１０をクランプする（挟む）。そして、樹脂タブレット（不図示）を溶融し、この溶融樹脂（樹脂２０）を、ランナ５４及びゲート５５を介して、リードフレーム１０の抜き部１１及びハーフエッチング部１２の内部に充填し、更にリードフレーム１０の抜き部１６の内部に充填していく。その後、樹脂２０（第１の樹脂）は抜き部１６を介して、ハーフエッチング部１８及び抜き部１７に到達する。このようにして、図３（ｂ）に示されるように、リードフレーム１０の抜き部１１、１６、１７、ハーフエッチング部１２、１３、１８、１９、及び、ダミーパターン部１４の内部に、樹脂２０（一次成形樹脂）が充填される。本実施例では、樹脂２０が充填されることにより、リードフレーム１０と樹脂２０とにより表面及び裏面の両方が平坦な、凹凸のない成形品（プリモールドリードフレーム）が得られる。 The upper mold 50 is provided with a runner 54 and a gate 55. At the time of resin sealing, the lead frame 10 is clamped (sandwiched) between the upper mold 50 and the lower mold 60. Then, a resin tablet (not shown) is melted, and this molten resin (resin 20) is filled into the inside of the punched portion 11 and the half-etched portion 12 of the lead frame 10 through the runner 54 and the gate 55, and further the lead The inside of the punched portion 16 of the frame 10 is filled. Thereafter, the resin 20 (first resin) reaches the half-etched portion 18 and the extracted portion 17 through the extracted portion 16. In this manner, as shown in FIG. 3B, the resin is formed inside the lead portions 10, 16, 17, the half-etched portions 12, 13, 18, 19 and the dummy pattern portion 14 of the lead frame 10. 20 (primary molding resin) is filled. In this embodiment, by filling the resin 20, the lead frame 10 and the resin 20 can obtain a molded product (pre-molded lead frame) that is flat on both the front and back surfaces and has no irregularities.
樹脂タブレットは、熱硬化性樹脂等をタブレット（円柱）状に成形したものである。樹脂封止時には、下金型６０のポット（不図示）を予熱し、その中に樹脂タブレットを投入して溶融させる。そして、トランスファ機構（不図示）によってポットに沿って上下に摺動可能に構成されたプランジャ（不図示）を上動させて溶融した樹脂２０を圧送することにより、上金型５０と下金型６０との間（すなわち、リードフレーム１０の抜き部及びハーフエッチング部）が樹脂２０で充填される。なお、樹脂タブレットに代えて液状の熱硬化性樹脂をディスペンサ（不図示）で供給することもできる。また、粒状、顆粒状やゲル状の樹脂を用いることもできる。 The resin tablet is obtained by molding a thermosetting resin or the like into a tablet (column). At the time of resin sealing, a pot (not shown) of the lower mold 60 is preheated, and a resin tablet is put therein and melted. Then, a molten resin 20 is pumped by moving a plunger (not shown) configured to be slidable up and down along the pot by a transfer mechanism (not shown). 60 (that is, the lead frame 10 and the half-etched portion) are filled with the resin 20. In addition, it replaces with a resin tablet and can also supply liquid thermosetting resin with a dispenser (not shown). Further, granular, granular or gel resins can be used.
プランジャによって樹脂が圧送されることにより、溶融樹脂は、ランナ５４及びゲート５５を介して、ゲート５５に対応する位置に設けられた抜き部１１及びハーフエッチング部１２に充填され、その後、ゲート５５に近い側からゲート５５から遠い側（エアベントに近い側）に向けて抜き部１６に供給されていく。このようにして、樹脂タブレットが溶融して樹脂２０となり、上金型５０と下金型６０との間の空間（リードフレーム１０に形成された抜き部及びハーフエッチング部）に注入される。 By the resin being pumped by the plunger, the molten resin is filled into the extraction portion 11 and the half etching portion 12 provided at positions corresponding to the gate 55 via the runner 54 and the gate 55, and then to the gate 55. It is supplied to the extraction part 16 from the near side to the side far from the gate 55 (side near the air vent). In this manner, the resin tablet is melted to become the resin 20 and is injected into the space between the upper mold 50 and the lower mold 60 (the punched part and the half-etched part formed in the lead frame 10).
樹脂充填後、樹脂２０を硬化させるために所定時間だけ待機してから上金型５０及び下金型６０を型開きすると、図３（ｃ）に示されるような成形品が得られる。この段階では、上金型５０のランナ５４及びゲート５５に対応する位置には、余分な樹脂（樹脂ランナ２０ａ）が残っている。このため、樹脂ランナ２０ａを除去する（ゲートブレイク、すなわちディゲートを行う）。本実施例では、ゲート５５に対応する位置において、リードフレーム１０にはハーフエッチング部１２が設けられている。このため、ゲートブレイク時に、樹脂ランナ２０ａをリードフレーム１０から剥離させることで、樹脂ランナ２０ａに連結する抜き部１１に対してリードフレーム１０から剥離するような力が加わったときにも、ハーフエッチング部１２の上方のリードフレーム１０によってこの力が遮られる。従って、製品となる領域にはディゲートによる力がかからず、樹脂２０の欠けやリードフレーム１０からの樹脂２０の剥離（界面剥離）等の不具合を低減することができる。 When the upper mold 50 and the lower mold 60 are opened after waiting for a predetermined time after the resin is filled to cure the resin 20, a molded product as shown in FIG. 3C is obtained. At this stage, excess resin (resin runner 20a) remains at positions corresponding to the runner 54 and the gate 55 of the upper mold 50. Therefore, the resin runner 20a is removed (gate break, that is, degate is performed). In the present embodiment, the half etching portion 12 is provided in the lead frame 10 at a position corresponding to the gate 55. For this reason, half-etching can be performed even when a force such as peeling from the lead frame 10 is applied to the cutout portion 11 connected to the resin runner 20a by peeling the resin runner 20a from the lead frame 10 during gate break. This force is blocked by the lead frame 10 above the portion 12. Therefore, the region to be the product is not subjected to the force by the degate, and it is possible to reduce problems such as chipping of the resin 20 and peeling of the resin 20 from the lead frame 10 (interfacial peeling).
また、上金型５０のエアベントに対応する位置にも、余分な樹脂が残っている。本実施例では、エアベントに対応する位置において、リードフレーム１０にはハーフエッチング部１８が設けられている。このため、エアベント側に樹脂２０を流し込むことで未充填を防止するようなときに余分な樹脂を除去する場合にも、樹脂の欠けや界面剥離等の不具合を低減することが可能である。 In addition, excess resin remains at a position corresponding to the air vent of the upper mold 50. In the present embodiment, the lead frame 10 is provided with a half-etched portion 18 at a position corresponding to the air vent. For this reason, it is possible to reduce defects such as resin chipping and interface peeling even when excess resin is removed when unfilling is prevented by pouring the resin 20 into the air vent side.
これらの余分な樹脂（樹脂ランナ２０ａ、及び、エアベントの樹脂）を除去すると、図３（ｄ）に示されるように、抜き部及びハーフエッチング部に樹脂２０が充填されたリードフレーム（樹脂成形品）が得られる。ハーフエッチング部１２、１３の位置は、最終製品である半導体装置として使用される領域（図３（ｄ）中の製品エリア）の外側に位置している。この樹脂成形品の搬出後に金型のパーティング面等をクリーニングして、１回の樹脂成形工程（一次成形工程）が終了する。 When these excess resins (resin runner 20a and air vent resin) are removed, as shown in FIG. 3 (d), a lead frame (resin molded product) in which the punched portion and half-etched portion are filled with resin 20 ) Is obtained. The positions of the half-etched portions 12 and 13 are located outside the region (product area in FIG. 3D) used as a semiconductor device that is the final product. After carrying out the resin molded product, the parting surface of the mold is cleaned, and one resin molding process (primary molding process) is completed.
図４は、樹脂成形後（一次成形後）のリードフレーム１０の裏面の全体構成図である。図３（ａ）〜（ｄ）を参照して説明した一次成形工程が終了すると、図４に示されるように、リードフレーム１０の裏面において、各抜き部と各ハーフエッチング部の内部に樹脂２０が充填されることにより、各抜き部と各ハーフエッチング部は一体化する。 FIG. 4 is an overall configuration diagram of the back surface of the lead frame 10 after resin molding (after primary molding). When the primary molding process described with reference to FIGS. 3A to 3D is completed, as shown in FIG. 4, the resin 20 is placed inside each punched portion and each half-etched portion on the back surface of the lead frame 10. As a result of filling, each punched portion and each half-etched portion are integrated.
続いて、図５を参照して、本実施例におけるリードフレーム１０の二次成形工程について説明する。図５は、図１中の線Ａ−Ａに沿った断面図であり、本実施例における二次成形工程を示す。図５（ａ）は、金型（第２の金型）でリードフレーム１０（半導体チップ４０を実装した樹脂成形品）をクランプした状態であり、二次成形前の状態を示す。図５（ｂ）は、金型でリードフレーム１０をクランプした状態であり、二次成形後の状態を示す。図５（ｃ）は二次成形後の樹脂成形品を金型から取り外した状態（ゲートブレイク前の状態）を示す。図５（ｄ）は、ゲート樹脂を除去した後の樹脂成形品の状態（ゲートブレイク後の状態）を示す。 Next, with reference to FIG. 5, the secondary molding process of the lead frame 10 in the present embodiment will be described. FIG. 5 is a cross-sectional view taken along line AA in FIG. 1 and shows a secondary forming step in the present embodiment. FIG. 5A shows a state in which the lead frame 10 (resin molded product on which the semiconductor chip 40 is mounted) is clamped with a mold (second mold), and shows a state before secondary molding. FIG. 5B shows a state in which the lead frame 10 is clamped with a mold, and shows a state after secondary molding. FIG.5 (c) shows the state (state before a gate break) which removed the resin molded product after secondary shaping | molding from the metal mold | die. FIG.5 (d) shows the state (state after a gate break) of the resin molded product after removing gate resin.
図５（ａ）に示されるように、本実施例において、第２の金型は上金型７０（一方金型）と下金型８０（他方金型）を備えて構成される。上金型７０には、半導体チップ４０を封止するための第２の樹脂（二次成形樹脂）が充填されるキャビティ部７２が形成されている。本実施例において、一次成形後のリードフレーム１０には複数の半導体チップ４０が実装されている。各々の半導体チップ４０は、ボンディングワイヤ４５を用いてリードフレーム１０と電気的に接続されている。ボンディングワイヤ４３は、例えば金ワイヤであるが、これに限定されるものではない。また、半導体チップ４０をリードフレーム１０上にフリップチップ実装してもよい。この場合には、ボンディングワイヤ４５は不要である。 As shown in FIG. 5A, in this embodiment, the second mold is configured to include an upper mold 70 (one mold) and a lower mold 80 (the other mold). The upper mold 70 is formed with a cavity 72 filled with a second resin (secondary molding resin) for sealing the semiconductor chip 40. In the present embodiment, a plurality of semiconductor chips 40 are mounted on the lead frame 10 after the primary molding. Each semiconductor chip 40 is electrically connected to the lead frame 10 using a bonding wire 45. The bonding wire 43 is, for example, a gold wire, but is not limited to this. Further, the semiconductor chip 40 may be flip-chip mounted on the lead frame 10. In this case, the bonding wire 45 is unnecessary.
二次成形時において、一次成形後のリードフレーム１０は、下金型８０の凹部の上に載置される。二次成形時には、上金型７０と下金型８０とでリードフレーム１０をクランプする（挟む）。具体的には、上金型７０は、リードフレーム１０を上面側（一方面側）から押さえ付ける。また下金型６０は、リードフレーム１０を下面側（他方面側）から押さえ付ける。 At the time of secondary molding, the lead frame 10 after the primary molding is placed on the concave portion of the lower mold 80. At the time of secondary molding, the lead frame 10 is clamped (sandwiched) between the upper mold 70 and the lower mold 80. Specifically, the upper mold 70 presses the lead frame 10 from the upper surface side (one surface side). The lower mold 60 presses the lead frame 10 from the lower surface side (the other surface side).
一次成形の場合と同様に、上金型７０には、ランナ７４及びゲート７５が設けられている。そして図５（ｂ）に示されるように、第２の樹脂３０（二次成形樹脂）を、ランナ７４及びゲート７５を介して、上金型７０のキャビティ部７２の内部に充填していき、半導体チップ４０を封止する。このように、本実施例では、上金型７０及び下金型８０を用いて一次成形後のリードフレーム１０を両面からクランプし、トランスファ成形により第２の樹脂３０を流し込んで硬化させる。 Similar to the primary molding, the upper mold 70 is provided with a runner 74 and a gate 75. Then, as shown in FIG. 5B, the second resin 30 (secondary molding resin) is filled into the cavity portion 72 of the upper mold 70 via the runner 74 and the gate 75, The semiconductor chip 40 is sealed. Thus, in this embodiment, the upper mold 70 and the lower mold 80 are used to clamp the lead frame 10 after the primary molding from both sides, and the second resin 30 is poured and cured by transfer molding.
図５（ａ）、（ｂ）に示されるように、リードフレーム１０のハーフエッチング部１２は、第２の樹脂３０で半導体チップ４０を封止するために用いられる第２の金型のゲート７５の位置よりも外側に配置されている。同様に、ハーフエッチング部１８は、第２の樹脂３０を注入するにエアを排出するための第２の金型のエアベント（不図示）の位置よりも外側に配置されている。このため、リードフレーム１０において一次成形の金型（上金型５０ａ）のゲート５５ａ付近に樹脂２０が残っていたとしても、キャビティ部７２の外側に配置され、キャビティ部７２の縁を跨ぐことがなく、フラッシュを防止し金型によるクランプを確実に行うことができる。従って、第２の樹脂３０は、フラッシュを防止すると共にスムーズに、ランナ７４及びゲート７５を介してキャビティ部７２の内部に注入される。 As shown in FIGS. 5A and 5B, the half-etched portion 12 of the lead frame 10 has a second mold gate 75 used for sealing the semiconductor chip 40 with the second resin 30. It is arranged outside the position. Similarly, the half etching part 18 is arrange | positioned outside the position of the air vent (not shown) of the 2nd metal mold | die for discharging | emitting air when inject | pouring the 2nd resin 30. FIG. Therefore, even if the resin 20 remains in the vicinity of the gate 55a of the primary mold (upper mold 50a) in the lead frame 10, it is disposed outside the cavity part 72 and straddles the edge of the cavity part 72. Therefore, flushing can be prevented and clamping with a mold can be performed reliably. Therefore, the second resin 30 is injected into the cavity portion 72 through the runner 74 and the gate 75 smoothly while preventing flashing.
樹脂充填後、第２の樹脂３０を硬化させるために所定時間だけ待機してから上金型７０及び下金型８０の型閉状態を開放すると、図５（ｃ）に示されるような成形品（半導体装置）が得られる。この段階では、上金型７０のランナ７４及びゲート７５に対応する位置には、余分な樹脂（ゲート樹脂３０ａ）が残っている。このため、ゲート樹脂３０ａを除去する（ゲートブレイクを行う）必要がある。 After filling the resin, after waiting for a predetermined time to cure the second resin 30, when the upper mold 70 and the lower mold 80 are opened, the molded product as shown in FIG. (Semiconductor device) is obtained. At this stage, excess resin (gate resin 30 a) remains at positions corresponding to the runner 74 and the gate 75 of the upper mold 70. For this reason, it is necessary to remove the gate resin 30a (perform gate break).
本実施例のリードフレーム１０には、ハーフエッチング部１２（第１のハーフエッチング部）よりも内側で、かつ、第２の金型（上金型７０）のゲート７５に対応する位置において、ハーフエッチング部１３（第３のハーフエッチング部）が形成されている。このため、ゲートブレイク時に、第２の樹脂３０の欠けやリードフレーム１０（または樹脂２０）からの第２の樹脂３０の剥離（界面剥離）等の不具合を低減することができる。 In the lead frame 10 of this embodiment, the half-etching portion 12 (first half-etching portion) is located inside and at a position corresponding to the gate 75 of the second die (upper die 70). An etching part 13 (third half-etching part) is formed. For this reason, it is possible to reduce problems such as chipping of the second resin 30 and peeling of the second resin 30 from the lead frame 10 (or the resin 20) (interfacial peeling) at the time of gate break.
また、上金型７０のエアベントに対応する位置にも、余分な樹脂が残っている。このため、本実施例のリードフレーム１０には、ハーフエッチング部１８（第２のハーフエッチング部）よりも内側で、かつ、第２の金型（上金型７０）のエアベントに対応する位置において、ハーフエッチング部１９（第４のハーフエッチング部）が形成されている。このため、エアベントの余分な樹脂を除去する場合にも、第２の樹脂３０の欠けや界面剥離等の不具合を低減することが可能である。 In addition, excess resin remains at a position corresponding to the air vent of the upper mold 70. For this reason, the lead frame 10 of the present embodiment is located inside the half-etching portion 18 (second half-etching portion) and at a position corresponding to the air vent of the second die (upper die 70). A half-etched portion 19 (fourth half-etched portion) is formed. For this reason, even when the excess resin of the air vent is removed, it is possible to reduce problems such as chipping of the second resin 30 and interface peeling.
このような余分な樹脂（ゲート樹脂３０ａ、及び、エアベントの樹脂）を除去すると、図５（ｄ）に示されるような樹脂成形品（半導体装置）が得られる。なお、図５（ｄ）中の点線Ｂに沿ってダイシングすることにより、最終製品である半導体装置が得られる。この樹脂成形品の搬出後に第２の金型のパーティング面等をクリーニングして、１回の二次成形工程が終了する。 When such excess resin (gate resin 30a and air vent resin) is removed, a resin molded product (semiconductor device) as shown in FIG. 5D is obtained. In addition, the semiconductor device which is a final product is obtained by dicing along the dotted line B in FIG. After carrying out the resin molded product, the parting surface of the second mold is cleaned, and one secondary molding process is completed.
以上のとおり、本実施例によれば、ゲートブレイク時に、樹脂（樹脂パッケージ）の欠けやリードフレームからの樹脂の剥離（界面剥離）等の不具合を低減させたリードフレーム及び半導体装置、並びに、それらの製造方法を提供することができる。 As described above, according to the present embodiment, the lead frame and the semiconductor device in which defects such as chipping of the resin (resin package) and peeling of the resin from the lead frame (interfacial peeling) are reduced during the gate break, and those The manufacturing method of can be provided.
なお、本実施例では一次成形と二次成形時の金型のゲートはともに同一面側に配置されるが、これに限定されるものではなく、これらの金型を互いに異なる面側に配置するようにしてもよい。この場合、第３のハーフエッチング部及び第４のハーフエッチング部をリードフレームの表面側に設けてもよい。 In the present embodiment, the gates of the molds at the time of primary molding and secondary molding are both arranged on the same surface side, but the present invention is not limited to this, and these molds are arranged on different surface sides. You may do it. In this case, the third half-etched portion and the fourth half-etched portion may be provided on the surface side of the lead frame.
次に、図６及び図７を参照して、本発明の実施例２について説明する。本実施例は、例えば、リードフレームを使用した極薄パッケージの製造に適して用いられる。一例として、同図に示されるように、アウターリードがパッケージ側面に延出しないパッケージの製造に適して用いられる。このため、その他の構成例としてＱＦＮ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｎｏ Ｌｅａｄ）パッケージに用いることも可能である。 Next, Embodiment 2 of the present invention will be described with reference to FIGS. This embodiment is suitably used for manufacturing an ultra-thin package using a lead frame, for example. As an example, as shown in the figure, the outer lead is suitably used for manufacturing a package that does not extend to the side surface of the package. For this reason, it can also be used for a QFN (Quad Flatpack No Lead) package as another configuration example.
図６は、本実施例における樹脂成形工程を示す平面図及び断面図である。図６（ａ）は半導体チップ実装後であって樹脂成形前のリードフレームの状態、図６（ｂ）は金型を用いて樹脂成形を行ったリードフレームの状態、図６（ｃ）は樹脂成形後であって金型から取り外したリードフレームの状態のそれぞれを示している。 FIG. 6 is a plan view and a cross-sectional view showing a resin molding process in the present embodiment. 6A shows the state of the lead frame after mounting the semiconductor chip and before resin molding, FIG. 6B shows the state of the lead frame formed by resin molding using a mold, and FIG. 6C shows the resin. Each state of the lead frame after molding and removed from the mold is shown.
図６（ａ）に示されるように、本実施例のリードフレーム１０ａは、樹脂成形時に半導体チップ４０ａを保持するため、ＰＩテープ９０（ポリイミドテープ）の上に貼付されている。半導体チップ４０ａは、その裏面においてＰＩテープ９０上に貼付されており、また、ボンディングワイヤ４５ａによりリードフレーム１０ａの所定の部位と電気的に接続されている。 As shown in FIG. 6A, the lead frame 10a of this embodiment is stuck on a PI tape 90 (polyimide tape) to hold the semiconductor chip 40a during resin molding. The semiconductor chip 40a is affixed on the PI tape 90 on the back surface thereof, and is electrically connected to a predetermined part of the lead frame 10a by a bonding wire 45a.
図６（ａ）、（ｂ）に示されるように、金型（上金型５０ａ）のゲート５５ａに対応する位置において、リードフレーム１０ａの表面と裏面を貫通した抜け部１１ａが形成されている。また、金型のゲート５５ａに対応する位置（図６（ｂ）の中央側）において、リードフレーム１０ａの裏面にはハーフエッチング部１２ａ（第１のハーフエッチング部）が形成されている。金型のゲート５５ａに対応する位置においてハーフエッチング部１２ａを設けることにより、ゲート５５ａに充填された余分な樹脂を除去する際（ゲートブレイク時）に、樹脂２１の欠けやリードフレーム１０ａからの樹脂２１の剥離（界面剥離）等の不具合を低減することができる。 As shown in FIGS. 6 (a) and 6 (b), at a position corresponding to the gate 55a of the mold (upper mold 50a), a recess 11a penetrating the front and back surfaces of the lead frame 10a is formed. . Further, a half-etched portion 12a (first half-etched portion) is formed on the back surface of the lead frame 10a at a position corresponding to the gate 55a of the mold (center side in FIG. 6B). By providing the half-etched portion 12a at a position corresponding to the gate 55a of the mold, when the excess resin filled in the gate 55a is removed (at the time of gate break), the resin 21 is missing or the resin from the lead frame 10a. It is possible to reduce problems such as peeling of 21 (interfacial peeling).
同様に、金型のエアベント（不図示）に対応する位置（図６（ｂ）の左右両端側）において、リードフレーム１０ａの裏面にはハーフエッチング部１８ａ（第２のハーフエッチング部）が形成されている。金型のエアベントに対応する位置においてハーフエッチング部１８ａを設けることにより、エアベントに充填された余分な樹脂を除去する際に、樹脂２１の欠けやリードフレーム１０ａからの樹脂２１の剥離（界面剥離）等の不具合を低減することができる。 Similarly, a half-etched portion 18a (second half-etched portion) is formed on the back surface of the lead frame 10a at a position corresponding to a mold air vent (not shown) (on the left and right ends in FIG. 6B). ing. By providing the half-etched portion 18a at a position corresponding to the air vent of the mold, when removing excess resin filled in the air vent, the resin 21 is chipped or the resin 21 is peeled off from the lead frame 10a (interface peeling). Etc. can be reduced.
続いて図６（ｃ）に示されるように、樹脂封止後に破線に沿って切断（ダイシング）することにより、複数の半導体装置が個片化される。本実施例によれば高品質な薄型の半導体装置が得られるため、更に、このような構造を有する各種の半導体装置をスタックして積層型の半導体装置を製造する場合に、本実施例は特に効果的である。 Subsequently, as shown in FIG. 6C, a plurality of semiconductor devices are separated into pieces by cutting (dicing) along a broken line after resin sealing. According to this embodiment, a high-quality thin semiconductor device can be obtained. Therefore, this embodiment is particularly suitable when stacking various semiconductor devices having such a structure to manufacture a stacked semiconductor device. It is effective.
すなわち、リードフレーム１０ａにおけるボンディングワイヤ４５ａが接続された半導体チップ４０ａの両側の部分は、樹脂封止さ後において半導体チップ４０ａの一面を露出した状態で封止することができるため、放熱板等を接続して放熱性を向上させることもできる。ただし、本実施例の方法により得られた半導体装置を単体で用いてもよい。 That is, the portions on both sides of the semiconductor chip 40a to which the bonding wire 45a is connected in the lead frame 10a can be sealed with the one surface of the semiconductor chip 40a exposed after resin sealing. It can also be connected to improve heat dissipation. However, the semiconductor device obtained by the method of this embodiment may be used alone.
図７は、本実施例の別形態における樹脂成形工程を示す平面図である。図７（ａ）は半導体チップ実装後であって樹脂成形前のリードフレームの状態、図７（ｂ）は金型を用いて樹脂成形を行ったリードフレームの状態、図７（ｃ）は樹脂成形後であって金型から取り外したリードフレームの状態をそれぞれ示している。 FIG. 7 is a plan view showing a resin molding step in another embodiment of the present embodiment. 7A shows the state of the lead frame after mounting the semiconductor chip and before resin molding, FIG. 7B shows the state of the lead frame formed by resin molding using a mold, and FIG. 7C shows the resin. The state of the lead frame after molding and removed from the mold is shown.
図７（ａ）に示されるように、半導体チップ４０ｂはリードフレーム１０ｂの上にフリップチップ実装されている。なお、図６の場合と同様に、リードフレーム１０ｂはＰＩテープの上に貼付されている。また、図７（ａ）、（ｂ）に示されるように、金型（上金型５０ｂ）のゲート５５ｂに対応する位置において、リードフレーム１０ｂの表面と裏面を貫通した抜け部１１ｂが形成されている。また、金型のゲート５５ｂに対応する位置（図７（ｂ）の下側）において、リードフレーム１０ｂの裏面にはハーフエッチング部１２ｂ（第１のハーフエッチング部）が形成されている。金型のゲート５５ｂに対応する位置においてハーフエッチング部１２ｂを設けることにより、ゲート５５ｂに充填された余分な樹脂を除去する際（ゲートブレイク時）に、樹脂２２の欠けやリードフレーム１０ｂからの樹脂２２の剥離（界面剥離）等の不具合を低減することができる。 As shown in FIG. 7A, the semiconductor chip 40b is flip-chip mounted on the lead frame 10b. As in the case of FIG. 6, the lead frame 10b is affixed on the PI tape. Further, as shown in FIGS. 7 (a) and 7 (b), at a position corresponding to the gate 55b of the mold (upper mold 50b), a recess 11b penetrating the front and back surfaces of the lead frame 10b is formed. ing. Further, a half-etched portion 12b (first half-etched portion) is formed on the back surface of the lead frame 10b at a position corresponding to the mold gate 55b (lower side in FIG. 7B). By providing the half-etched portion 12b at a position corresponding to the gate 55b of the mold, when the excess resin filled in the gate 55b is removed (at the time of gate break), the resin 22 is chipped or resin from the lead frame 10b. Problems such as peeling (interfacial peeling) of 22 can be reduced.
同様に、金型のエアベント（不図示）に対応する位置（図７（ｂ）の上側）において、リードフレーム１０ｂの裏面にはハーフエッチング部１８ｂ（第２のハーフエッチング部）が形成されている。金型のエアベントに対応する位置においてハーフエッチング部１８ｂを設けることにより、エアベントに充填された余分な樹脂を除去する際に、樹脂２２の欠けやリードフレーム１０ｂからの樹脂２２の剥離（界面剥離）等の不具合を低減することができる。 Similarly, a half-etched portion 18b (second half-etched portion) is formed on the back surface of the lead frame 10b at a position corresponding to a mold air vent (not shown) (upper side of FIG. 7B). . By providing the half-etched portion 18b at a position corresponding to the air vent of the mold, when removing excess resin filled in the air vent, the resin 22 is chipped or the resin 22 is peeled off from the lead frame 10b (interfacial peeling). Etc. can be reduced.
続いて図７（ｃ）に示されるように、樹脂封止後に破線に沿って切断（ダイシング）することにより、複数の半導体装置が個片化される。 Subsequently, as shown in FIG. 7C, a plurality of semiconductor devices are separated into pieces by cutting (dicing) along the broken line after resin sealing.
上記各実施例によれば、樹脂成形後のゲートブレイクの際に生じる不具合を低減して高品質なリードフレーム、プリモールドリードフレーム、および、半導体装置を提供することができる。また、高品質なプリモールドリードフレームおよび半導体装置の製造方法を提供することができる。 According to each of the above embodiments, it is possible to provide a high-quality lead frame, pre-molded lead frame, and semiconductor device by reducing defects that occur during gate break after resin molding. In addition, it is possible to provide a method for manufacturing a high-quality pre-molded lead frame and a semiconductor device.
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。 The embodiment of the present invention has been specifically described above. However, the present invention is not limited to the matters described as the above-described embodiments, and can be appropriately changed without departing from the technical idea of the present invention.
１０ リードフレーム
１１、１６、１７ 抜き部
１２ ハーフエッチング部（第１のハーフエッチング部）
１３ ハーフエッチング部（第３のハーフエッチング部）
１５ 半導体チップ実装領域
１５ａ、１５ｂ 吊りピン
１８ ハーフエッチング部（第２のハーフエッチング部）
１９ ハーフエッチング部（第４のハーフエッチング部）
２０ 樹脂（一次成形樹脂）
３０ 樹脂（二次成形樹脂）
４０ 半導体チップ
５０ 上金型（一次成形用の上金型）
６０ 下金型（一次成形用の下金型）
７０ 上金型（二次成形用の上金型）
８０ 下金型（二次成形用の下金型）
９０ ＰＩテープ
10 Lead frame 11, 16, 17 Extraction part 12 Half etching part (1st half etching part)
13 Half-etched part (third half-etched part)
15 Semiconductor chip mounting region 15a, 15b Hanging pin 18 Half-etched portion (second half-etched portion)
19 Half etching part (4th half etching part)
20 Resin (Primary molding resin)
30 resin (secondary molding resin)
40 Semiconductor chip 50 Upper mold (Upper mold for primary molding)
60 Lower mold (lower mold for primary molding)
70 Upper mold (Upper mold for secondary molding)
80 Lower mold (lower mold for secondary molding)
90 PI tape
Claims (9)
前記樹脂が充填される抜き部、該抜き部に該樹脂を注入するための前記金型のゲートと接続する位置に設けられる第１の孔部、該第１の孔部から前記樹脂を前記抜き部に導くための第１のハーフエッチング部、および、該抜き部に該樹脂を注入する際に該抜き部からエアを排出するための該金型のエアベントと接続する位置に設けられる第２の孔部、前記抜き部から前記樹脂を前記第２の孔部に導くための第２のハーフエッチング部、を有するリードフレームを用意するステップと、
前記金型を用いて、前記ゲートと前記第１の孔部、および、前記エアベントと前記第２の孔部が合わさるように、前記リードフレームをクランプするステップと、
前記金型で前記リードフレームをクランプしながら、前記第１の孔部、前記第１のハーフエッチング部、前記抜き部、前記第２のハーフエッチング部、および、前記第２の孔部の順に前記樹脂を充填するステップと、を有することを特徴とするプリモールドリードフレームの製造方法。 A method for producing a pre-molded lead frame in which resin is filled while clamping a lead frame with a mold,
Disconnect unit before Symbol resin is filled, the first hole portion provided in a position connected to the gate of the mold for injecting the resin into該抜out portions, the said resin from the first hole A first half-etched portion for leading to the punched portion , and a second portion provided at a position connected to an air vent of the mold for discharging air from the punched portion when the resin is injected into the punched portion . comprising the steps of: providing a lead frame perforated hole portion, a second half etching portion, for guiding the resin from the vent portion to the second hole,
Using the mold, clamping the lead frame so that the gate and the first hole, and the air vent and the second hole are combined ;
While clamping the lead frame with the mold, the first hole, the first half-etched part, the punched-out part , the second half-etched part, and the second hole part in this order. Filling a resin, and a method for producing a premold lead frame.
前記リードフレームの表面において前記金型のランナおよび前記金型のエアベントに対応する位置に残る余分な樹脂を除去するステップと、Removing excess resin remaining on the surface of the lead frame at a position corresponding to the mold runner and the mold air vent;
を有することを特徴とする請求項１に記載のプリモールドリードフレームの製造方法。The method for producing a premold lead frame according to claim 1, wherein:
前記第１のハーフエッチング部よりも内側で、かつ、第２の樹脂で半導体チップを封止するために用いられる第２の金型のゲートに対応する位置に設けられた第３のハーフエッチング部と、
前記第２のハーフエッチング部よりも内側で、かつ、前記第２の金型のエアベントに対応する位置に設けられた第４のハーフエッチング部と、を更に有することを特徴とする請求項１乃至３のいずれか１項に記載のプリモールドリードフレームの製造方法。 The lead frame is
A third half-etched portion provided inside the first half-etched portion and at a position corresponding to the gate of the second mold used for sealing the semiconductor chip with the second resin. When,
A fourth half-etching portion provided further on the inner side than the second half-etching portion and at a position corresponding to the air vent of the second mold. 4. The method for producing a premolded lead frame according to any one of 3 above.
前記リードフレームの半導体チップ実装領域の周囲に設けられたダミーパターン部、を更に有し、
前記第１のハーフエッチング部から注入された前記樹脂が前記ダミーパターン部を介して前記抜き部を充填するように、前記第１のハーフエッチング部と前記ダミーパターン部とは互いに繋がっていることを特徴とする請求項１乃至４のいずれか１項に記載のプリモールドリードフレームの製造方法。 The lead frame is
Further comprising a dummy pattern portion, provided around the semiconductor chip mounting area of the lead frame,
The first half-etched portion and the dummy pattern portion are connected to each other so that the resin injected from the first half-etched portion fills the extracted portion via the dummy pattern portion. The method for manufacturing a premolded lead frame according to any one of claims 1 to 4, wherein:
第１の樹脂が充填される抜き部、該抜き部に該第１の樹脂を注入するための第１の金型のゲートと接続する位置に設けられる第１の孔部、該第１の孔部から前記第１の樹脂を前記抜き部に導くための第１のハーフエッチング部、および、該抜き部に該第１の樹脂を注入する際に該抜き部からエアを排出するための該第１の金型のエアベントと接続する位置に設けられる第２の孔部、前記抜き部から前記第１の樹脂を前記第２の孔部に導くための第２のハーフエッチング部、を有するリードフレームを用意するステップと、
前記第１の金型を用いて、前記ゲートと前記第１の孔部、および、前記エアベントと前記第２の孔部が合わさるように、前記リードフレームをクランプするステップと、
前記第１の金型で前記リードフレームをクランプしながら、前記第１の孔部、前記第１のハーフエッチング部、前記抜き部、前記第２のハーフエッチング部、および、前記第２の孔部の順に前記第１の樹脂を充填するステップと、
前記リードフレームの上に半導体チップを実装するステップと、
第２の金型を用いて前記リードフレームをクランプするステップと、
前記第２の金型で前記リードフレームをクランプしながら、第２の樹脂により前記半導体チップを封止するステップと、を有することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
A first filling portion provided at a position connected to a gate of a first mold for injecting the first resin into the drawing portion, the first hole filled with the first resin, and the first hole A first half-etched portion for guiding the first resin from the portion to the removal portion, and the first half-etching portion for discharging air from the removal portion when the first resin is injected into the removal portion. second hole portion provided at a position connected to one of the mold air vents, leads to have a second half etching portion, for guiding said first resin to the second hole from the cut-out portion Preparing a frame ;
Using the first mold, clamping the lead frame so that the gate and the first hole, and the air vent and the second hole are combined ; and
While clamping the lead frame with the first mold, the first hole portion, the first half-etched portion, the punched portion , the second half-etched portion, and the second hole portion Filling the first resin in the order of:
Mounting a semiconductor chip on the lead frame;
Clamping the lead frame using a second mold;
And a step of sealing the semiconductor chip with a second resin while clamping the lead frame with the second mold.
前記リードフレームの表面において前記第１の金型のランナおよび前記第１の金型のエアベントに対応する位置に残る余分な樹脂を除去するステップと、Removing excess resin remaining at positions corresponding to the runner of the first mold and the air vent of the first mold on the surface of the lead frame;
を有することを特徴とする請求項６に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 6, wherein:
前記第１のハーフエッチング部よりも内側で、かつ、前記第２の樹脂で前記半導体チップを封止するために用いられる前記第２の金型のゲートに対応する位置に設けられた第３のハーフエッチング部と、A third portion provided inside the first half-etched portion and at a position corresponding to the gate of the second mold used for sealing the semiconductor chip with the second resin. Half-etched part,
前記第２のハーフエッチング部よりも内側で、かつ、前記第２の金型のエアベントに対応する位置に設けられた第４のハーフエッチング部と、を更に有することを特徴とする請求項６または７に記載の半導体装置の製造方法。A fourth half-etching portion provided further on the inner side than the second half-etching portion and at a position corresponding to the air vent of the second mold. 8. A method for producing a semiconductor device according to 7.
前記第１のハーフエッチング部が、前記第２の樹脂で前記半導体チップを封止するために用いられる前記第２の金型のゲートの位置よりも外側に位置し、
前記第２のハーフエッチング部が、前記第２の樹脂を注入する際にエアを排出するための前記第２の金型のエアベントの位置よりも外側に位置するようにクランプすることを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置の製造方法。 Clamping the lead frame using the second mold,
It said first half-etching portion is positioned outward from the position of the gate of the second resin in the second die used to seal the semiconductor chip,
The second half-etched portion is clamped so as to be positioned outside an air vent position of the second mold for discharging air when the second resin is injected. the method of manufacturing a semiconductor device according to any one of claims 6 to 8.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012154442A JP6034078B2 (en) | 2012-07-10 | 2012-07-10 | Premold lead frame manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012154442A JP6034078B2 (en) | 2012-07-10 | 2012-07-10 | Premold lead frame manufacturing method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014017390A JP2014017390A (en) | 2014-01-30 |
| JP6034078B2 true JP6034078B2 (en) | 2016-11-30 |
Family
ID=50111825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012154442A Active JP6034078B2 (en) | 2012-07-10 | 2012-07-10 | Premold lead frame manufacturing method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6034078B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244347B (en) * | 2014-07-07 | 2018-09-11 | 万国半导体股份有限公司 | A kind of embedded encapsulation and packaging method |
| JP6607571B2 (en) * | 2016-07-28 | 2019-11-20 | 株式会社東海理化電機製作所 | Manufacturing method of semiconductor device |
| JP6986539B2 (en) * | 2019-11-25 | 2021-12-22 | Ｔｏｗａ株式会社 | Resin-molded lead frame manufacturing method, resin-molded product manufacturing method, and lead frame |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4205135B2 (en) * | 2007-03-13 | 2009-01-07 | シャープ株式会社 | Semiconductor light emitting device, multiple lead frame for semiconductor light emitting device |
| JP2011077092A (en) * | 2009-09-29 | 2011-04-14 | New Japan Radio Co Ltd | Lead frame, and method of manufacturing semiconductor device using the same |
| JP5554691B2 (en) * | 2010-11-26 | 2014-07-23 | アピックヤマダ株式会社 | LED chip mounting substrate mold, and LED chip mounting substrate manufacturing method |
-
2012
- 2012-07-10 JP JP2012154442A patent/JP6034078B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014017390A (en) | 2014-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5479247B2 (en) | Manufacturing method of semiconductor device | |
| CN102931161A (en) | Semiconductor packaging member and making method of same | |
| KR200309906Y1 (en) | lead frame for fabricating semiconductor package | |
| JP2008004570A (en) | Process and apparatus for manufacturing resin sealed semiconductor device, and resin sealed semiconductor device | |
| JP6034078B2 (en) | Premold lead frame manufacturing method and semiconductor device manufacturing method | |
| JP2912134B2 (en) | Semiconductor device | |
| US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
| KR102407742B1 (en) | Manufacturing Method of Resin-Molded Lead Frame, Manufacturing Method of Resin-Molded Product and Lead Frame | |
| JP2016092021A (en) | Manufacturing method of semiconductor device | |
| JP5037071B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP4202632B2 (en) | Resin sealing structure for batch sealing type semiconductor package and manufacturing apparatus thereof | |
| JP5684631B2 (en) | LED package substrate | |
| JP5923293B2 (en) | Mold | |
| JP2011040625A (en) | Method of manufacturing semiconductor device | |
| JP4730830B2 (en) | Manufacturing method of semiconductor device | |
| US8273445B2 (en) | Reinforced assembly carrier | |
| JP3061121B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20170040186A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2012221964A (en) | Manufacturing method of substrate for led package | |
| JP2011014606A (en) | Method of manufacturing semiconductor apparatus | |
| KR100983304B1 (en) | Lead frame, semiconductor package manufactured by applying same, and manufacturing method of semiconductor package | |
| JP6554699B2 (en) | Hollow package manufacturing method and hollow package | |
| JP2015173170A (en) | Resin encapsulation mold and semiconductor device manufacturing method using the same | |
| JPH05267531A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JPH10209330A (en) | Bga-type hollow semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161027 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6034078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |