JP6033942B2 - 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 - Google Patents
識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 Download PDFInfo
- Publication number
- JP6033942B2 JP6033942B2 JP2015214065A JP2015214065A JP6033942B2 JP 6033942 B2 JP6033942 B2 JP 6033942B2 JP 2015214065 A JP2015214065 A JP 2015214065A JP 2015214065 A JP2015214065 A JP 2015214065A JP 6033942 B2 JP6033942 B2 JP 6033942B2
- Authority
- JP
- Japan
- Prior art keywords
- components
- pool
- identifiers
- mode
- component identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/50—Address allocation
- H04L61/5061—Pools of addresses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/50—Address allocation
- H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/50—Address allocation
- H04L61/5046—Resolving address allocation conflicts; Testing of addresses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/26—Network addressing or numbering for mobility support
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25208—Control message, address and command portion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Automation & Control Theory (AREA)
- Mobile Radio Communication Systems (AREA)
- Computer Hardware Design (AREA)
- Telephone Function (AREA)
- Small-Scale Networks (AREA)
Description
105 RFFE
110 マネージャ
112 制御ロジック
114 モード検出ロジック
116 割り当てロジック
120 アクティブIDプール
122 パッシブIDプール
130 バス
140 コンポーネント
142 アドレスデフォルト
144 設定済みアドレス(CA)
400 デバイス
410 バスインタフェース
420 制御ロジック
430 ADテーブル
440 モード評価ロジック
442 モードテーブル
450 プール生成ロジック
452 第1プール
454 第2プール
460 割り当てロジック
465 CAテーブル
500 コンピュータシステム
520,610 プロセッサ
530,660 メモリサブシステム
540 I/Oインタフェース
550 ネットワークインタフェース
560 ストレージ
600 モバイルデバイス
Claims (25)
- システムの第1モードを検出し、それに応じて、該第1モードの間にアクティブであるべき前記システムの複数のコンポーネントのうちの第1の1つ以上のコンポーネントと、前記第1モードの間にパッシブであるべき前記システムの前記複数のコンポーネントのうちの第2の1つ以上のコンポーネントとを識別するよう構成される回路を含むモード評価ロジックと、
アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるよう構成される回路を含む割り当てロジックと
を有し、
前記割り当てロジックは、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ更に割り当てる、
デバイス。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
請求項1に記載のデバイス。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
請求項2に記載のデバイス。 - 前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく、
請求項1又は2に記載のデバイス。 - 前記モード評価ロジックは更に、前記システムの前記複数のコンポーネントを識別し且つ前記システムの複数のモードを識別し、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応し、
当該デバイスは、
前記複数のモードのうちの夫々1つに夫々対応する値taの最大値に等しいTaを決定するプール生成ロジックを更に有し、
前記最大値Taに基づき、
前記プール生成ロジックは、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、
前記プール生成ロジックは、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
請求項1乃至3のうちいずれか一項に記載のデバイス。 - 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定し、
前記プール生成ロジックは、前記最大値Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
請求項5に記載のデバイス。 - 前記第1モードの設定を要求する信号に応答して前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールを生成するプール生成ロジックを更に有する
請求項1、2及び4のうちいずれか一項に記載のデバイス。 - 前記第1モードを検出する前記モード評価ロジックは、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの生成後に、前記第1モードの設定を要求する信号を検出する前記モード評価ロジックを含む、
請求項1、2及び4のうちいずれか一項に記載のデバイス。 - 夫々のアドレスデフォルトに夫々対応する複数のコンポーネントを含むシステムの第1モードを検出するステップと、
前記第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントを識別するステップと、
アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるステップと、
前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントを識別するステップと、
同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ割り当てるステップと
を有する方法。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
請求項9に記載の方法。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
請求項10に記載の方法。 - 前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく、
請求項9又は10に記載の方法。 - 前記システムの前記複数のコンポーネントを識別するステップと、
前記システムの複数のモードを識別するステップであって、該複数のモードの夫々が、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップと、
前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、
前記最大値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップと
を更に有する請求項9、10及び12のうちいずれか一項に記載の方法。 - 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
当該方法は、
前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを決定するステップを更に有し、
前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てることは、前記最大値Tpmaxに更に基づく、
請求項13に記載の方法。 - 1つ以上のプロセッシングユニットによって実行される場合に、該1つ以上のプロセッシングユニットに、
夫々のアドレスデフォルトに夫々対応する複数のコンポーネントを含むシステムの第1モードを検出するステップと、
前記第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントを識別するステップと、
アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるステップと、
前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントを識別するステップと、
同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ割り当てるステップと
を有する方法を実行させるコンピュータプログラム。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
請求項15に記載のコンピュータプログラム。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
請求項16に記載のコンピュータプログラム。 - 前記方法は、
前記システムの先記複数のコンポーネントを識別するステップと、
前記システムの複数のモードを識別するステップであって、該複数のモードの夫々が、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップと、
前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、
前記最大値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップと
を更に有する、請求項15又は16に記載のコンピュータプログラム。 - 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
前記方法は、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを決定するステップを更に有し、
前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てることは、前記最大値Tpmaxに更に基づく、
請求項18に記載のコンピュータプログラム。 - 夫々のアドレスデフォルトに夫々対応する複数のコンポーネントと、
バスと、
前記バスを介して前記複数のコンポーネントへ結合されるマネージャデバイスと
を有し、
前記マネージャデバイスは、
システムの第1モードを検出し、それに応じて、該第1モードの間にアクティブであるべき前記複数のコンポーネントのうちの第1の1つ以上のコンポーネントと、前記第1モードの間にパッシブであるべき前記複数のコンポーネントのうちの第2の1つ以上のコンポーネントとを識別するよう構成される回路を含むモード評価ロジックと、
アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるよう構成される回路を含む割り当てロジックと
を有し、
前記割り当てロジックは、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ更に割り当てる、
システム。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
請求項20に記載のシステム。 - 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
請求項21に記載のシステム。 - 前記モード評価ロジックは更に、前記複数のコンポーネントを識別し且つ当該システムの複数のモードを識別し、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応し、
前記マネージャデバイスは、
前記複数のモードのうちの夫々1つに夫々対応する値taの最大値に等しいTaを決定するプール生成ロジックを更に有し、
前記最大値Taに基づき、
前記プール生成ロジックは、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、
前記プール生成ロジックは、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
請求項20又は21に記載のシステム。 - 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定し、
前記プール生成ロジックは、前記最大値Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
請求項23に記載のシステム。 - 請求項15乃至19のうちいずれか一項に記載のコンピュータプログラムを記憶したコンピュータ読取り可能な記憶媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/569,521 | 2014-12-12 | ||
US14/569,521 US9602464B2 (en) | 2014-12-12 | 2014-12-12 | Apparatus, system and method for allocating identifiers to components of a control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115338A JP2016115338A (ja) | 2016-06-23 |
JP6033942B2 true JP6033942B2 (ja) | 2016-11-30 |
Family
ID=54542012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015214065A Active JP6033942B2 (ja) | 2014-12-12 | 2015-10-30 | 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9602464B2 (ja) |
EP (1) | EP3032752B1 (ja) |
JP (1) | JP6033942B2 (ja) |
KR (1) | KR101821016B1 (ja) |
CN (1) | CN105700421B (ja) |
TW (1) | TWI569147B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10970243B2 (en) * | 2016-01-29 | 2021-04-06 | Qorvo Us, Inc. | Front end serial bus automatic bus park tri-state activation |
CN105871399B (zh) * | 2016-06-23 | 2018-05-04 | 广东欧珀移动通信有限公司 | 射频通信模块、射频前端模块及其控制方法 |
US10579549B2 (en) * | 2017-12-05 | 2020-03-03 | Qualcomm Incorporated | Staggered transmissions on a multi-drop half-duplex bus |
US10838898B2 (en) * | 2017-12-05 | 2020-11-17 | Qualcomm Incorporated | Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange |
CN112732342B (zh) * | 2020-12-24 | 2022-12-30 | 展讯通信(上海)有限公司 | 一种初始化usid的方法、装置和电子设备 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241264A (ja) | 1995-03-07 | 1996-09-17 | Fujitsu Ltd | オプション装置およびそれが接続される情報処理装置 |
US6981080B2 (en) | 2001-01-31 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Look-up table based USB identification |
JP2005004478A (ja) | 2003-06-12 | 2005-01-06 | Canon Finetech Inc | 情報処理システム、情報書き込み装置 |
EP1662707B1 (en) * | 2003-07-23 | 2019-10-30 | Sony Interactive Entertainment Inc. | Communication device, game system, connection establishment method, communication method, adapter device, and communication system |
JP2006133996A (ja) | 2004-11-04 | 2006-05-25 | Canon Inc | シリアル通信のシステム及び方法 |
TWI315035B (en) | 2005-06-03 | 2009-09-21 | Hon Hai Prec Ind Co Ltd | Circuit for identifying cpu front side bus |
US20090037610A1 (en) * | 2007-07-31 | 2009-02-05 | Krancher Robort E | Electronic device interface control system |
US8199759B2 (en) | 2009-05-29 | 2012-06-12 | Intel Corporation | Method and apparatus for enabling ID based streams over PCI express |
CN101996146B (zh) * | 2009-08-26 | 2013-08-07 | 戴尔产品有限公司 | 多模式处理模块及其使用方法 |
US8825908B2 (en) * | 2010-06-15 | 2014-09-02 | Intel Mobile Communications GmbH | Method of identifying devices on a bus and apparatus |
US9720874B2 (en) | 2010-11-01 | 2017-08-01 | Invensense, Inc. | Auto-detection and mode switching for digital interface |
JP2012178122A (ja) | 2011-02-28 | 2012-09-13 | Seiko Epson Corp | デバイスシステムおよび中継器 |
US20120303836A1 (en) * | 2011-05-23 | 2012-11-29 | Rf Micro Devices, Inc. | Slave id configuration |
US8761698B2 (en) | 2011-07-27 | 2014-06-24 | Intel Mobile Communications GmbH | Transmit circuit, method for adjusting a bias of a power amplifier and method for adapting the provision of a bias information |
US9325353B2 (en) * | 2011-09-16 | 2016-04-26 | Rf Micro Devices, Inc. | Architecture for a radio frequency front-end |
TW201329731A (zh) | 2012-01-06 | 2013-07-16 | Ite Tech Inc | 用於識別通用串列匯流排(usb)和移動高解析度鏈接(mhl)設備的一種裝置和其方法 |
US20130191572A1 (en) * | 2012-01-23 | 2013-07-25 | Qualcomm Incorporated | Transaction ordering to avoid bus deadlocks |
US8775714B2 (en) * | 2012-01-30 | 2014-07-08 | Infineon Technologies Ag | System and method for a bus interface |
US20130257667A1 (en) * | 2012-03-30 | 2013-10-03 | Broadcom Corporation | Antenna Tuning |
JP5999184B2 (ja) | 2012-08-01 | 2016-09-28 | 富士通株式会社 | 情報処理装置、制御方法、及び制御プログラム |
US9276623B2 (en) * | 2013-08-20 | 2016-03-01 | Aviacomm Inc. | Cost effective multiband RF front-end architecture for mobile applications |
US9720872B2 (en) * | 2013-10-10 | 2017-08-01 | Qorvo Us, Inc. | Auto-configuration of devices based upon configuration of serial input pins and supply |
-
2014
- 2014-12-12 US US14/569,521 patent/US9602464B2/en active Active
-
2015
- 2015-10-21 TW TW104134522A patent/TWI569147B/zh active
- 2015-10-30 JP JP2015214065A patent/JP6033942B2/ja active Active
- 2015-11-09 KR KR1020150156892A patent/KR101821016B1/ko active IP Right Grant
- 2015-11-10 EP EP15193961.8A patent/EP3032752B1/en active Active
- 2015-11-12 CN CN201510771368.2A patent/CN105700421B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016115338A (ja) | 2016-06-23 |
TWI569147B (zh) | 2017-02-01 |
TW201631491A (zh) | 2016-09-01 |
CN105700421A (zh) | 2016-06-22 |
EP3032752A1 (en) | 2016-06-15 |
EP3032752B1 (en) | 2018-08-29 |
US9602464B2 (en) | 2017-03-21 |
KR20160072013A (ko) | 2016-06-22 |
US20160173443A1 (en) | 2016-06-16 |
CN105700421B (zh) | 2018-10-12 |
KR101821016B1 (ko) | 2018-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6033942B2 (ja) | 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 | |
US9940123B1 (en) | Updating device code through a bus | |
CN110704155A (zh) | 容器网络构建方法及装置、物理主机、数据传输方法 | |
US9531668B2 (en) | Micro server, method of allocating MAC address, and computer readable recording medium | |
USRE49226E1 (en) | UEFI and operating system driver methods for updating MAC address in LAN-based NIC | |
TWI677214B (zh) | 擴展塢裝置、電子裝置及mac位址複製方法 | |
JP2013539878A (ja) | コンピュータ装置のプレブートフェーズ中の無線通信を容易にするシステム及び方法 | |
CN107766097B (zh) | 基于端点装置提供的启动指令执行启动操作的电子装置 | |
US11740810B2 (en) | Mirrored memory configuration method and apparatus, and computer storage medium | |
CN110704350A (zh) | 一种资源管理方法、装置及电子设备和存储介质 | |
WO2023087696A1 (zh) | 通信模组及其外部接口配置方法、配置装置和存储介质 | |
WO2020113478A1 (zh) | 地址信息处理方法、装置、电子设备及存储介质 | |
EP3188446A1 (en) | Remote resource access method and exchange device | |
RU2643481C2 (ru) | Способ идентификации типа операционной системы и устройство USB | |
US10635606B2 (en) | Method and apparatus for maintaining continuity of on-going session over wired or wireless interface | |
EP2835737A1 (en) | Data terminal running mode switching method, device, and data terminal | |
US10169274B1 (en) | System and method for changing a slave identification of integrated circuits over a shared bus | |
WO2016040189A1 (en) | System and method for sharing a solid-state non-volatile memory resource | |
US9229761B2 (en) | Generating, at least in part, at least one packet indicating, at least in part, at least one command and/or issuing, at least in part, at least one result of execution, at least in part, of the at least one command | |
JP2017535119A (ja) | 干渉軽減のための優先順位調停 | |
WO2017119887A1 (en) | Use of a network address by a network accessory | |
TWI556171B (zh) | 主機板及開機的方法 | |
CN111061503A (zh) | 集群系统的配置方法和集群系统 | |
US20220107841A1 (en) | Electronic device and method for controlling electronic device | |
JP2016133898A (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6033942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |