JP2016115338A - 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 - Google Patents

識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 Download PDF

Info

Publication number
JP2016115338A
JP2016115338A JP2015214065A JP2015214065A JP2016115338A JP 2016115338 A JP2016115338 A JP 2016115338A JP 2015214065 A JP2015214065 A JP 2015214065A JP 2015214065 A JP2015214065 A JP 2015214065A JP 2016115338 A JP2016115338 A JP 2016115338A
Authority
JP
Japan
Prior art keywords
components
pool
identifiers
mode
component identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015214065A
Other languages
English (en)
Other versions
JP6033942B2 (ja
Inventor
ハイン ヴェルナー
Hein Werner
ハイン ヴェルナー
ポラク マルティン
Martin Pollak
ポラク マルティン
ロエシュ ダーヴィト
Loesch David
ロエシュ ダーヴィト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016115338A publication Critical patent/JP2016115338A/ja
Application granted granted Critical
Publication of JP6033942B2 publication Critical patent/JP6033942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5061Pools of addresses
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5038Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5046Resolving address allocation conflicts; Testing of addresses
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W8/00Network data management
    • H04W8/26Network addressing or numbering for mobility support
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/25Pc structure of the system
    • G05B2219/25208Control message, address and command portion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Automation & Control Theory (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

【課題】制御インタフェースを介してアクセスされるコンポーネントのアドレッシングを可能にする技術及びメカニズムを提供する。【解決手段】実施形態において、複数の識別子は第1プール及び第2プールに論理的に分けられる。第1プールは、コンポーネントがある機能に関してアクティブである間にそれらのコンポーネントのアドレッシングを可能にするよう割り当てるのに利用可能である。第2プールは、コンポーネントがある機能に関してパッシブである間にそれらのコンポーネントのアドレッシングを可能にするよう割り当てるのに利用可能である。他の実施形態では、第1プールの異なった夫々の識別子は、複数のコンポーネントのうちの第1の1つ以上へ割り当てられ、第2プールの夫々の識別子は、複数のコンポーネントのうちの第2の1つ以上の夫々へ割り当てられる。同じアドレスデフォルトを有する第2の1つ以上のコンポーネントのうちのいずれか2つは、第2プールの異なった夫々の識別子を割り当てられる。【選択図】図4

Description

本発明は、概して、回路制御メカニズムに関し、特に、しかし排他的でなく、制御インタフェースを介してアクセスされるコンポーネントへ識別子を割り当てる技術に関する。
MIPIによって公開されている様々な無線周波数フロントエンド(EFFE;radio frequency front-end)インタフェース標準及びシステム電力管理インタフェース(SPMI;system power management interface)標準は、プラットフォームの異なった夫々のコンポーネントを様々にアドレッシングする一意のスレーブ識別子(USIDs;unique slave identifiers)を提供するメカニズムの幾つかの例である。通常、そのようなコンポーネントは、設定及び/又は制御(ここで“設定/制御”)バスへ結合されており、このとき、同じく設定/制御バスへ結合されているホストロジックが、コンポーネントを制御するマスタとして機能する。
従来型プラットフォームの起動又はリセットの間に、そのようなスレーブコンポーネントは、コンポーネントの供給元、製造元、などによって定義されるデフォルトの識別子に夫々関連付けられる。その場合に、USIDは、コンポーネントのアドレッシングを助けるよう様々に割り当てられる。そのようなアドレッシングは、コンポーネントのデフォルトの識別子を使用しない。これの1つの理由は、同じ製造元(又は供給元、など)からの2つのコンポーネントが同じデフォルトの識別子を有する可能性を考慮するためである。
MIPI RFFE標準及びMIPI SPMI標準の特定の場合において、USIDは、ある固定(有限な)サイズの値(例えば、4ビット値)として定義される。1つの、そのような4ビット値(例えば、0b0000)は、ブロードキャスト識別子としてリザーブされる。これは、様々なMIPI対応制御インタフェースに従って使用される利用可能なUSIDの総数を15に制限する。そのため、所与の使用ケースについて、MIPI対応制御メカニズムを実装するシステムは、その使用ケースの間、同じ制御バスによってアドレスされ得る15個未満のスレーブコンポーネントに制限される。
システムは、1つ以上の更なる設定/制御バスを実装することによって、有限なUSID利用可能性の影響を軽減することができる。しかし、複数の設定/制御バスの使用は、システムの複雑性及び費用を増大させるとともに、リソース利用の効率を低下させる。1つの更なる設定/制御バスは、バスマスタデバイスに対して少なくとも3回のコンタクトを必要とし得る。更に、バスマスタは、複数のバス識別子を更なるアドレッシング要素として導入しなければならない。モバイルデバイスのための使用ケースの多様性及び複雑性は増大し続けているので、そのような使用ケースに適合する有効なメカニズムに対する需要は高まっている。
本発明の実施形態は、制限なしに一例として、添付の図面の図において説明される。
実施形態に従って、制御インタフェースを介してアクセスされるコンポーネントを含むシステムの要素を表す高位機能ブロック図である。 実施形態に従って、複数のプールの夫々1つへ識別子を夫々割り当てる方法の要素を表すフロー図である。 実施形態に従って、制御インタフェースを介してアクセスされるコンポーネントへ識別子を割り当てる方法の要素を表すフロー図である。 実施形態に従って、制御インタフェースを介してコンポーネントを設定するデバイスの要素を表す高位機能ブロック図である。 実施形態に従って、制御インタフェースを介してコンポーネントを設定するコンピュータシステムの要素を表すブロック図である。 実施形態に従って、制御インタフェースを介してコンポーネントを設定するモバイルデバイスの要素を表すブロック図である。
ここで記載される実施形態は、予め決定されている固定の複数の識別子の夫々1つによりシステムのコンポーネントを夫々アドレッシングすることを助ける技術及び/又はメカニズムを様々に提供する。複数の識別子、例えば、RFFE標準、SPMI標準又は他の標準によって定義されるUSIDは、システムの複数のコンポーネントのうちの異なる1つへの異なる時点での割り当てに利用可能であってよい。実施形態において、割り当てに利用可能な複数の識別子の総数は、複数のコンポーネントの総数よりも少なくてよい。
複数の識別子は、第1プール及び第2プールの夫々1つへ夫々様々に割り当てられてよい。夫々のコンポーネントへの夫々の識別子のその後の割り当ては、第1プール及び第2プールのうちのただ1つからの識別子の選択を含んでよい。システムの所与の第1動作モードについて、その第1動作モードの間アクティブであるべきスレーブコンポーネントは、第1プールの中の異なった夫々の識別子を夫々割り当てられてよい。それに反して、第1動作モードの間パッシブであるべきスレーブコンポーネントは、第2プールの中の夫々の識別子を夫々割り当てられてよい。
システムは、その後に、例えば、第1通信タイプをサポートすることから第2通信タイプをサポートすることへ移行するよう、第1動作モード以外の第2動作モードに再設定されてよい。そのような再設定のために、第2動作モードの間アクティブであるべきスレーブコンポーネントは、第1プールの中の異なった夫々の識別子を夫々割り当てられてよい。それに反して、第2動作モードの間パッシブであるべきスレーブコンポーネントは、第2プールの中の夫々の識別子を夫々割り当てられてよい。ある実施形態では、スレーブコンポーネントへの識別子の割り当ては、第1動作モードと第2動作モードとの間で異なる。
そのようなプール割り当て及び/又は識別子割り当て機能は、制御インタフェース標準規格の従来のコンポーネント選択及びアドレス割り当てメカニズムの拡張として、実施形態に従って実装されてよい。例えば、状態機械、アルゴリズム又は他の制御ロジックは、プールへの識別子の様々なグルーピング及び/又はコンポーネントへの割り当てのためのかかるプールからの識別子の選択をサポートするよう付加(又は変更)されてよい。
ここで論じられている実施形態は、ただ1つの無線テクノロジに従って動作するほとんどの従来型のモバイルデバイスプラットフォームによってはもたらされない様々な問題を解決する。通常、所与の無線テクノロジ(例えば、ロングタームエボリューション、すなわち“LTE”)をサポートするモバイルデバイスの供給元は、RFFEスレーブコンポーネントの総数を、そのようなデバイスにおいて使用されるフロントエンド制御/設定メカニズムによって負わされる制限(例えば、15)を十分に下回ったままとする。しかし、そのような様々な問題は、アクティブなフロントエンドコンポーネントの異なった夫々の組み合わせを必要とする複数の通信テクノロジをサポートするモバイルデバイスを有する可能性を考えた場合に引き起こされる。このとき、特定の設定/制御バスを介してアドレッシング可能なコンポーネントの総数は、割り当てに利用可能な識別子の総数よりも多い。
実施形態において、システムのコンポーネントは、識別子の割り当ての前に及び/又は異なった識別子割り当ての間でコンポーネントを識別するのに使用される夫々のデフォルトアドレス識別子情報(ここでは「アドレスデフォルト」と呼ばれる。)に夫々関連する。アドレスデフォルトは、例えば、製造元識別子(manufacture identifier)(mID)、製品識別子(product identifier)(pID)、又はそれらの組み合わせを含んでよい。アドレスデフォルトは、異なった時点で異なったコンポーネントへ様々に割り当てられ且つ再割り当てされ得る、ここでUSIDと呼ばれる他の識別子と区別されるべきである。コンポーネントのアドレスデフォルト及び同じコンポーネントへ目下割り当てられているUSIDは、そのコンポーネントへ割り当てられる特定の次のUSIDを決定することにおいて使用されてよい。実施形態は、同じアドレスデフォルト(例えば、同じmID/pID対)を持つコンポーネントが同時に同じ代替のアドレス識別子を割り当てられることを様々に妨げる。この制約は、そのようなコンポーネントがシステムの動作モードの間に夫々パッシブであるべき場合でさえ課されてよい。結果として、システムRESETは、コンポーネントをそれらの夫々のパッシブ設定から解放するのに必要とされない。
特定の実施形態は、MIPI RFFE規格と、RFFEコンポーネントへの割り当てに利用可能な15個のUSIDの関連する最大数とに関連して、ここで議論される。しかし、かかる議論は、コンポーネントをアドレッシングするのに利用可能な識別子のある最大数を定義する様々な他の制御インタフェース規格のいずれかに追加的に又は代替的に適用することに拡張されてよい。
図1は、RFFE(又は他のシステム)の異なるモードについてアドレッシングスキームを夫々様々に適用するための、実施形態に従うシステム100の一例を示す。システム100は、手動操作機器(例えば、スマートフォン、タブレット、ノートブック、など)、ラップトップコンピュータ、及び/又は同様のものを含むがそれらに制限されない様々な無線対応プラットフォームのいずれかのためのRFFE設定及び制御メカニズムを提供してよい。そのようなプラットフォームのRFFEは、様々なセルラー及び/又は他の無線ネットワークのいずれかとのプラットフォームの通信を可能にしてよい。
実施形態において、システム100は、RFFE105の複数のコンポーネントへバス130を介して結合されるマネージャ110を含む。他の実施形態では、マネージャ110は、RFFE105の部分である。マネージャ110は、RFFE105の様々なモードのいずれかの設定及び/又は再設定を助けるロジック(例えば、ハードウェア、ファームウェア、及び/又は実行ソフトウェア)を含む。そのような設定/再設定は、複数のRFFEコンポーネントの夫々1つへUSIDを夫々割り当てることを含む。簡潔さのために、「コンポーネント」は、そのようなRFFEコンポーネントに言及するためにもここでは使用される(別段示されない限り)。
RFFE105のコンポーネントは、そのコンポーネントのためのアドレスデフォルトとなる夫々の初期識別子(initial identifier)(iID)に対応してよい。iIDは、システム100の起動及び/又はリセットの間にコンポーネントのアドレス識別子として定義されてよい。コンポーネントの製造元は、コンポーネントのiIDを定義してよい。USID(再)プログラミングプロシージャ(例えば、MIPIアライアンスRFFE規格において様々な定義される。)は、例えばマネージャ110などのバスマネージャが、コンポーネントのiIDに代わるものとしてUSIDをバススレーブコンポーネントへ割り当てることを可能にする。USIDはiIDを置換し、デバイスがリセットされるか、あるいは、USID再プログラミングプロシージャが開始されるまで、有効である。所与のモードの間、RFFE105のコンポーネントは、マネージャ110がそのモードのためにそのコンポーネントに割り当てた夫々のUSIDによって夫々アドレッシングされてよい。1つのモードから他のモードへRFFE105を移行することは、マネージャ110が所与のUSIDを1つのコンポーネントから何らかの他のコンポーネントへ再割り当てすることを含んでよい。
幾つか又は全てのそのようなモードは、異なった夫々の通信タイプを夫々サポートしてよい。制限なしに例示として、1つ以上のモードは、国際電気通信連合(International Telecommunication Union)のインターナショナル・モバイル・テレコミュニケーションズ(International Mobile Telecommunications)−2000(IMT-2000)規格に従う第3世代(third generation)(3G)通信を様々にサポートしてよい。代替的に、又は追加的に、1つ以上のモードは、例えば、電気電子技術者協会(Institute of Electrical and Electronics Engineers)(IEEE)によって書かれた無線ブロードバンド標準のIEEE802.16シリーズのうちの1つであるワールドワイド・インターオペラビリティ・フォー・マイクロウェーブ・アクセス(Worldwide Interoperability for Microwave Access)(WiMAX)実施に従う第4世代(fourth generation)(4G)通信を様々にサポートしてよい。そのような4G通信は、追加的に、又は代替的に、例えば、第3世代パートナーシップ・プロジェクト(3GPP)のリリース8又はリリース9において仕様を定められている、4Gロングタームエボリューション(Long-Term Evolution)(LTE)に従う通信を含んでよい。
マネージャ110は、所与のモードの設定のために割り当てられるべき選択に利用可能なUSIDの有限な総数x(なお、xは1よりも大きい何らかの整数である。)に制限されてよい。制限なしに例示として、マネージャ110のRFFE制御及び設定機能は、USIDの数を15に制限するMIPIアライアンスRFFE規格に従ってよい。例えば、MIPI RFFEは、USIDをたった4ビットの値に制限し、幾つかの実施形態では、ブロードキャストアドレッシングのために1つのそのような4ビット値をリザーブする。実施形態において、マネージャ110は、無線周波数フロントエンド制御インタフェース(Radio Frequency Front-End Control Interface)(RFFE)v1.00.00のためのMIPIアライアンス規格(2010年8月)、無線周波数フロントエンド制御インタフェース(RFFE)v1.10のためのMIPIアライアンス規格(2011年12月)、又は他のそのような標準規格に従う。
マネージャ110は、利用可能なUSIDの総数xよりも多い、バス130を介したRFFE105のコンポーネントの総数のアドレス指定能力を可能にする機能性を提供してよい。例えば、バス130を介してUSIDによりアドレッシング可能である複数のコンポーネントは、x個のコンポーネント140a,・・・,140xと、1つ以上の更なるコンポーネント(実例となるコンポーネント140yによって表される。)とを含んでよい。コンポーネント140a,・・・・,140x,140yなどは、夫々のアドレスデフォルト(AD)(例えば、夫々のアドレスデフォルト142a,・・・,142x,142yによって表される。)と夫々関連付けられてよい。
コンポーネント140a,・・・,140x,140yは、夫々の無線通信タイプの機能を実装するよう夫々様々にハードウェアを含んでよい。制限なしに例示として、コンポーネント140a,・・・,140x,140yは、周波数分割デュプレックス(frequency division duplex)(FDD)回路、時分割デュプレックス(time division duplex)(TDD)回路、1つ以上の電力増幅器及び/又は同様のもののうちの夫々1つを夫々含んでよい。そのようなコンポーネントによって提供される特定の機能は、RFFE105によってサポートされる特定の通信タイプに依存してよい。そのような通信タイプ並びにそれらの対応するコンポーネント及び機能は、従来の無線通信技術に様々に基づいてよい。これは、特定の実施形態に対する制限ではなく、ここでは詳述されない。
代替の実施形態では、システム100は電力管理システムであり、コンポーネント140a,・・・,140x,140yなどは、代わりに、マネージャ110が電力管理を提供すべき様々なコンポーネント(例えば、RFFEコンポーネント以外のコンポーネント)のいずれかである。そのような電力管理は、例えば、2008年12月に承認された、システム電力管理インタフェース(System Power Management Interface)(SPMI)v.1.00.00のためのMIPIアライアンス規格、及び2012年9月に承認された、SPMIv.2のためのMIPIアライアンス規格を含む様々な標準規格のいずれかに従ってよい。そのようなコンポーネントは、例えば、ここで論じられるアドレッシングメカニズムに基づきマネージャによる制御及び/設定のためにスレーブとして動作するよう構成されるプロセッサ、モデム、ハブ、メモリデバイス、又は他のパッケージ化されたデバイス(又はそのコンポーネント)を含んでよい。
マネージャ110は、RFFE105の1つ以上のモードを特定するよう構成される回路を有するモード検出ロジック114を含んでよい。一実施形態では、モード検出ロジック114は、例えば、マネージャ110に含まれるか、あるいは、別なふうにマネージャがアクセス可能であるモード情報に基づき、複数の利用可能なモードの中から、設定されるべきモードを選択する。そのようなモード情報は、複数のモードの夫々について、そのモードの間にアクティブであるべきRFFE105の1つ以上のコンポーネント、及び/又はそのモードの間にパッシブであるべきRFFE105の1つ以上のコンポーネントを特定してよい。マネージャ110は、そのようなモード情報により再プログラミングされてよく、あるいは、代替的に、例えば、起動、システムリセット、RFFEモード設定要求、又は同様のものに応答して、そのようなモード情報を生成してよい。
例えば、モード検出ロジック114は、様々な時点で設定のために利用可能である複数のモードを夫々特定してよい。実施形態において、モード検出ロジック114は、バス130を介したアドレッシングのために何らかのUSIDを割り当てられるのに利用可能である複数のコンポーネントのうちの全てを特定する。それらのコンポーネントは、例えば、如何なるモードにおいても如何なるUSIDによってもアドレッシングされ得ない(例えば、少なくとも、バス130を介してマネージャ110によらない。)RFFE105の如何なるコンポーネントからも区別されてよい。複数のモードの特定は、モード検出ロジック114が、複数のモードの夫々について、複数のコンポーネントのうちのどれがそのモードのアクティブなコンポーネントであるのかと、複数のコンポーネントのうちのどれがそのモードのパッシブなコンポーネントであるのかとを特定することを更に有してよい。コンポーネントは、所与のモードに関して、そのモードの間にコンポーネントがある機能を実装するのに利用可能であることの必要性に基づき(例えば、所与のモードに従う無線通信のサポートにおける。)、アクティブと分類されてよい。それに反して、かかるコンポーネントは、そのような機能が他のモードの間に必要とされない場合は、他のモードに関してパッシブと分類されてよい。例えば、ある実施形態はこれに関して制限されないが、所与のRFFEモードの設定は、その設定されるRFFEモードに関連するいずれかの通信タイプ以外をサポートするコンポーネントの少なくともある機能を選択的に無効にすることを含んでよい。
モード検出ロジック114は、RFFEの特定のモードが設定されるべきことを示す何らかの信号を、例えば、製造元、ローカル無線ネットワーク、又は消費者/ユーザから、受信してよい。かかる信号は、演繹的入力として供給され、そのソースは特定の実施形態に対する制限ではない。特定のモードが設定されるべきであると検出することに応答して、モード検出ロジック114は、如何にしてUSIDが割り当てられるべきかを示す情報を、マネージャ110の割り当てロジック116へ送ってよい。例えば、モード検出ロジック114は、アクティブIDプール120からUSIDを割り当てられるべきコンポーネント140a,・・・,140x,140yの中のコンポーネントを割り当てロジック116に対して特定してよい。代替的に、又は追加的に、モード検出ロジック114は、パッシブIDプール122から夫々のUSIDを割り当てられるべきコンポーネント140a,・・・,140x,140yの中のコンポーネントを割り当てロジック116に対して特定してよい。
アクティブIDプール120は、そのコンポーネントがアクティブであるモードの間のみのあるコンポーネントのアドレッシングのために割り当てられるよう夫々利用可能であるUSIDを特定するよう構成される1つ以上のレジスタ又は他のそのような回路を含んでよい。それに反して、パッシブIDプール122は、そのコンポーネントがパッシブであるモードの間のみのあるコンポーネントのアドレッシングのために割り当てられるよう夫々利用可能であるUSIDを特定するよう構成される回路を含む。一実施形態では、マネージャ110は、アクティブIDプール120及びパッシブIDプール122により再プログラミングされる。他の実施形態では、マネージャ110は、例えば、起動、システムリセット、RFFEモード設定要求又は同様のものに応答して、アクティブIDプール120及び/又はパッシブIDプール122を生成する回路を含む。
RFFE105の複数のコンポーネントは、目下設定されているモードのためにそのコンポーネントへ割り当てられているUSIDを記憶するか又は別なふうに表す夫々の設定済みアドレス(configured address)(CA)を夫々含んでよい。例えば、コンポーネント140a,・・・,140x,140yの夫々のCA144a,・・・,CA144x,CA144yは、特定のモードのために割り当てロジック116によって割り当てられた夫々のUSIDを夫々記憶してよい。CA144a,・・・,CA144x,CA144yで様々に記憶されているUSIDは、例えば、マネージャ110の制御ロジック112によって、コンポーネント140a,・・・,140x,140yのアドレッシングを可能にしてよい。そのようなアドレッシングは、マネージャ110が、例えば、従来のMIPI RFFE(又は他の制御インタフェース)技術から適応されるシステム制御/設定動作を提供するためであってよい。
図2は、例えば、システム(例えば、RFFE又は電力管理システム)を設定するためのUSID割り当て動作に利用可能にされるべきUSIDのプールを決定する方法200の要素を表す。方法200は、例えば、アクティブIDプール120及び/又はパッシブIDプール122を生成するよう、マネージャ110において含まれるか又はそれに結合される回路により実行されてよい。
方法200は、アクティブUSIDの最小限必要とされる数を特定し、限られた利用可能な組のUSIDを夫々アクティブIDプール及びパッシブIDプールの夫々1つへ様々に割り当てる動作の一例である。そのような割り当ては、特定された最小数に基づく。制限なしに例示として、方法200は、205で、あるモードのためのアクティブなコンポーネントの最大総数を表す変数Taを、ある基礎値(例えば、ゼロ(0))に設定することを含んでよい。幾つかの実施形態では、205での動作は、あるモードについて、同じアドレスデフォルトを持つそのモードのためのパッシブなコンポーネントの最大数を表す変数Tpmaxを、ある基礎値(例えば、ゼロ(0))に設定することを更に有してよい。
方法200は、210で、USIDを様々に割り当てられるよう利用可能であるシステムコンポーネントを特定することを含んでよい。例えば、210での特定は、バス130へ結合されているコンポーネント140a,・・・,140x,140yの夫々を特定することを含んでよい。そのようなコンポーネントが特定された後、方法200は、複数のモードの夫々のためのかかるコンポーネントの設定を評価してよい。例えば、方法200は、215での評価のために、1つのかかるモードを選択してよい。215で選択されたモードについて、方法200は、220で、そのモードの間にアクティブであるべきコンポーネントの総数taを特定してよい。
次いで、225で比較が行われ、220で最も直近で特定された数taが変数Taの現在の値よりも大きいかどうかを判定する。Taが最も直近で特定された数taよりも小さいと225で決定された場合は、230で、変数Taは、その数taに等しいように更新されてよい。そうでない場合は、230でのかかる更新はスキップされてよく、方法200は、235で、そのモードの間にパッシブであり且つ同じアドレスデフォルトを有するコンポーネントの最大数tpmaxを特定することへ進んでよい。1つの実例となるシナリオでは、所与のモードの間に5つのコンポーネントがパッシブであってよく、5つのコンポーネントのうちの2つは第1アドレスデフォルトを夫々有し、残り3つのコンポーネントは異なった第2アドレスデフォルトを夫々有する。そのような事例では、235での特定は、その所与のモードのために、tpmaxについて3の値を決定する。
次いで、240で比較が行われ、235で最も直近で特定された数tpmaxが変数Tpmaxの現在の値よりも大きいかどうかを判定する。Tpmaxが最も直近で特定された数tpmaxよりも小さいと240で決定された場合は、245で、変数Tpmaxは、その数tpmaxに等しいように更新されてよい。そうでない場合は、245でのかかる更新はスキップされてよく、方法200は、250で、全てのモードが評価されたかどうかを判定することへ進んでよい。
方法200は、1つ以上のモードが依然として評価されていない場合は、215での選択へ戻ってよい。そうでない場合は、方法200は、255で、Ta及びTpmaxの現在の値の和が、割り当てられるよう利用可能なUSIDの総数Nidよりも大きいかどうかを判定してよい。一実施形態では、Nidは15(例えば、様々なMIPIアライアンスRFFE規格又はMIPIアライアンスSPMI規格によって定義される。)に等しい。和がNidよりも大きい場合は、方法200は、例えば、ある改善措置を呼び出すよう及び/又はRFFEの要求されている(再)設定を妨げるよう、270でエラーメッセージを生成してよい。しかし、和が、Nidよりも小さい(又はそれと等しい)と255で決定される場合は、方法200は、260で、Nid個の利用可能なUSIDのうちの少なくともTa個を第1プール(例えば、アクティブIDプール120)へ割り当ててよい。更に、方法200は、265で、Nid個の利用可能なUSIDのうちの少なくともTpmax個を第2プール(例えば、パッシブIDプール122)へ割り当ててよい。
他の実施形態では、方法200は、tpmax個の値の評価を回避し、代わりに、Nidが全ての可能なモードについてTa及びTpmaxの和に適合するほど十分に大きいことを保証するものとして製造元を信頼する。そのような実施形態では、方法200は、235、240及び245での動作を除外してよく、例えば、250での決定は、動作225、230のいずれかの直後に起こる。更に、方法200は、動作255、270を省略してよく、例えば、260及び/又は265での割り当ては、250での決定の直後に続く。
図3は、実施形態に従うシステム(例えば、RFFE又は電力管理システム)の設定を助ける方法300の要素を表す。方法300は、例えば、マネージャ110のロジックにより、実行されてよい。実施形態において、方法300は、第1プール及び第2プールの夫々1つへのそのようなUSIDの夫々の割り当てに基づき、USIDをコンポーネントへ様々に割り当てる。そのようなプールは、例えば、方法200に従って、決定されてよい。
様々な実施形態の特定の特徴を表すよう、方法300は、図4に示されるデバイス400の動作に関してここで議論される。デバイス400は、例えば、マネージャ110の特徴の一部又は全てを備えてよい。実施形態において、デバイス400は、例えばバス130などの制御/設定バスを介してRFFEの複数のスレーブコンポーネント(又はハードウェアプラットフォームの電力被管理コンポーネント)へデバイス400を結合するバスインタフェース410を含む。デバイス400の制御ロジック420は、そのようなコンポーネントの動作を管理するか又は別なふうにサポートしてよい。そのようなサポートは、MIPIアライアンスRFFE規格、MIPIアライアンスSPMI規格、又は同様のものに従うコンポーネントとの通信を含む。この通信は、方法300に従って割り当てられるコンポーネントのアドレッシングに依存してよい。
デバイス400は、複数のコンポーネントの夫々についてそのコンポーネントのための夫々のiID又は他のアドレスデフォルトを特定する1つ以上のデータ構造(例えば、実例となるアドレスデフォルト(AD)テーブル430によって表される。)を含むか又は別なふうにそのデータ構造へのアクセスを有してよい。1つのシナリオでは、ADテーブル430は、コンポーネント1乃至20のための夫々のアドレスデフォルト値ADi,ADii,・・・,ADxix,ADxix,ADxxを格納してよい。なお、特定の数のコンポーネント及びそのようなコンポーネントの特定のアドレスデフォルトは、単に実例にすぎない。図4の実例となるシナリオでは、2つのコンポーネント18及び19は、同じアドレスデフォルトADxixを有する。
デバイス400は、複数のシステムモードの夫々について、どのコンポーネントがそのモードの間にアクティブであるべきか、及び/又はどのコンポーネントがそのモードの間にパッシブであるべきかを特定し又は別なふうに示す情報を更に含むか又は別なふうにその情報へのアクセスを有してよい。制限なしに実例として、デバイス400のモードテーブル442は、Nが1よりも大きい整数であるとして、N個のモードの夫々について、そのモードの間にアクティブ(又は代替的にパッシブ)であるべきコンポーネントをリストアップしてよい。所与のモードについてのリストからのコンポーネントの欠如は、問題となっているコンポーネントがそのモードの間にパッシブ(又は代替的にアクティブ)であるべきことを意味すると理解されてよい。モードテーブル442によって表される特定のモードは、単に実例にすぎず、特定の実施形態に対する制限ではない。
デバイス400は、そのコンポーネントがアクティブであるべきモードの間のみのコンポーネントのアドレッシングのために割り当てられるよう夫々利用可能であるUSIDを含む第1プール452を更に有してよい。デバイス400の第2プール454は、コンポーネントがパッシブであるべきモードの間のみのコンポーネントのアドレッシングのために割り当てられるよう夫々利用可能であるUSIDを含んでよい。第1プール452及び第2プール454内のUSIDの総数は、ADテーブル430においてリストアップされているコンポーネントの総数よりも少なくてよい。特定の数の利用可能なUSID並びに第1プール452及び第2プール454へのそれらの様々な割り当ては、単に実例にすぎず、特定の実施形態に対する制限ではない。
デバイス400は、ADテーブル430、モードテーブル442、第1プール452及び第2プール454のうちの1つ以上により再プログラミングされてよい。幾つかの実施形態では、第1プール452及び/又は第2プール454は、デバイス400のロジック、例えば、実例となるプール生成ロジック450によって、生成されてよい。第1プール452及び第2プール454のそのような生成は、例えば、方法200に従ってよい。
これより図3に戻って、方法300は、310で、システムのモードを検出することを含んでよい。例えば、モード評価ロジック440は、USIDがバスインタフェース410を介してデバイス400へ結合されているコンポーネントへ割り当てられるべきことを示す入力信号を受信してよい。そのような割り当ては、設定されるべきモードの間のコンポーネントのアドレッシングを助けることができる。310での検出に応答して、方法300は、320で、設定されるべきモードの間にアクティブであるべき第1の1つ以上のコンポーネントを特定してよい。制限なしに実例として、モード評価ロジック440は、310で、モード2(Mode 2)(モードテーブル442において表される。)が設定されるべきことを310で検出してよい。モードテーブル442に基づき、モード評価ロジック440は、320で、リストアップされているコンポーネント2、4、5、7及び10がモード2の間にアクティブであるべきことを特定してよい。
方法300は、330で、第1プールの異なった夫々の識別子を、320で特定された第1の1つ以上のコンポーネントの夫々へ割り当てることを含んでよい。例えば、モード評価ロジック440は、モードテーブル442によって示されるように当該モードの間にアクティブであるべきコンポーネントを特定するか又は別なふうに示す情報をデバイス400の割り当てロジック460へ伝達してよい。これに応じて、割り当てロジック460の回路は、夫々のそのようなコンポーネントへの割り当てのために、第1プール452の中から異なった夫々のUSIDを選択してよい。上述される実例となるシナリオでは、コンポーネント2、4、5、7及び10は夫々モード2の間アクティブであってよく、結果として、例えば、アクティブUSID ID4、ID1、ID5、ID6及びID9を(夫々)割り当てられてよい。
方法300は、340で、設定されるべきモードの間にパッシブであるべき第2の1つ以上のコンポーネントを特定することを更に有してよい。例えば、モード評価ロジック440は、コンポーネント2、4、5、7及び10以外のADテーブル430において表されるコンポーネントがモード2の間パッシブであるべきことを、モードテーブル442に基づき決定してよい。
方法300は、350で、第2プールの夫々の識別を、340で特定された第2の1つ以上のコンポーネントの夫々へ割り当てることを含んでよい。例えば、モード評価ロジック440は、当該モードの間にパッシブであるべきコンポーネントを特定するか又は別なふうに示す情報を割り当てロジック460へ伝達してよい。これに応じて、割り当てロジック460は、夫々のそのようなコンポーネントの割り当てのために、第2プール454の夫々のUSIDを選択してよい。実例となるシナリオでは、第2プール454の同じUSID(例えば、ID10)は、同時に複数のパッシブコンポーネントへ割り当てられてよい。しかし、割り当てロジック460は、同じアドレスデフォルトを有するパッシブコンポーネントへの第2プール454の同じUSIDの如何なる同時の割り当ても妨げてよい。例えば、実例となるシナリオでは、コンポーネント18及び19は、同じアドレスデフォルト値ADxixを有する。然るに、コンポーネント18及び19は、第2プール454から異なったUSID(例えば、夫々、ID10及びID14)を割り当てられてよい。これによりアドレッシング競合を防ぐことができる。さもなければ、アドレッシング競合は、設定/制御バスを介したシグナリングにおいてコンポーネント18及び19を互いからもう一度区別可能にするために、システムリセットを必要とし得る。実施形態において、図3に示される方法300の動作は、1回以上繰り返されてよい。例えば、夫々のそのような繰り返しは、複数のそのようなモードの夫々のシステムモードを助ける対応するアドレススキームを実装すべきである。
特定の実施形態はこれに関して制限されないが、デバイス400は、1つ以上のモードの夫々について、そのモードを実施するためにコンポーネントへのUSIDの割り当てを記述する情報を含むデータ構造を生成してよい。そのようなデータ構造は、特定のモードを設定するための所与の要求より前に生成されてよく、データ構造は、要求がその後に与えられるならば/そのような場合に、参照情報として前もって利用可能である。制限なしに実例として、デバイス400は、例えば、モード2に対応する実例となるCAテーブル465を含む1つ以上の設定済みアドレス(CA)テーブルを含むか又はそれへのアクセスを有してよい。CAテーブル465は、例えば、ADテーブル430において表されるコンポーネントの識別子によって索引付けされてよく、夫々のそのようなコンポーネントを、モード2が設定されるならば/そのような場合に当該コンポーネントへ割り当てられるべき対応するUSIDと関連付けてよい。
図5は、制御システムアドレッシングメカニズムが実装され得るコンピュータシステムの実施形態のブロック図である。システム500は、ここで記載されるいずれかの実施形態に従うコンピュータデバイスに相当し、ラップトップコンピュータ、デスクトップコンピュータ、サーバ、ゲーム若しくはエンタテイメント制御システム、スキャナ、コピー機、プリンタ、又は他の電子機器であってよい。システム500は、システム500のための処理、動作管理、及び命令の実行を提供するプロセッサ520を含んでよい。プロセッサ520は、システム500のための処理を提供するためのあらゆるタイプのマイクロプロセッサ、中央演算処理装置(central processing unit)(CPU)、プロセッシングコア、又は他のプロセッシングハードウェアを含んでよい。プロセッサ520は、システム500の全体の動作を制御し、1つ以上のプログラム可能な汎用若しくは専用のマイクロプロセッサ、デジタル信号プロセッサ(digital signal processors)(DSPs)、プログラマブル・コントローラ、特定用途向け集積回路(application specific integrated circuits)(ASICs)、プログラム可能論理デバイス(programmable logic devices)(PLDs)、又は同様のもの、あるいは、そのようなデバイスの組み合わせであっても、あるいは、それらを含んでもよい。
メモリサブシステム530は、システム500のメインメモリに相当し、プロセッサ520によって実行されるコード、又はルーチンを実行することにおいて使用されるデータ値の一時記憶を提供する。メモリサブシステム530は、例えば読出専用メモリ(read-only memory)(ROM)、フラッシュメモリ、1つ以上の様々なランダムアクセスメモリ(random access memory)(RAM)、若しくは他のメモリデバイス、又はそのようなデバイスの組み合わせなどの1つ以上のメモリデバイスを含んでよい。メモリサブシステム530は、システム500における命令の実行のためにソフトウェアプラットフォームを提供するよう、とりわけ、オペレーティングシステム(operating system)(OS)536を記憶及びホスティングする。加えて、他の命令538は、システム500の論理及び処理を提供するよう、メモリサブシステム530から記憶及び実行される。OS536及び命令538は、プロセッサ520によって実行される。
メモリサブシステム530は、データ、命令、プログラム、又は他のアイテムを記憶するメモリデバイス532を含んでよい。一実施形態では、メモリサブシステム530は、例えば、プロセッサ520に代わって、メモリ532にアクセスするメモリコントローラ534を含む。
プロセッサ520及びメモリサブシステム530は、バス/バスシステム510へ結合される。バス510は、適切なブリッジ、アダプタ、及び/又はコントローラによって接続されるいずれかの1つ以上の別個の物理バス、通信ライン/インタフェース、及び/又はポイント・ツー・ポイント接続を表す抽象概念である。従って、バス510は、例えば、システムバス、ペリフェラル・コンポーネント・インターコネクト(Peripheral Component Interconnect)(PCI)バス、ハイパートランスポート若しくは業界標準アーキテクチャ(industry standard architecture)(ISA)バス、スモール・コンピュータ・システム・インタフェース(small computer system interface)(SCSI)バス、ユニバーサル・シリアル・バス(universal serial bus)(USB)又は電気電子技術者協会(IEEE)標準1394バス(一般に“ファイアワイヤ(Firewire)”と呼ばれる。)のうちの1つ以上を含んでよい。バス510の中のバスはまた、ネットワークインタフェース550内のインタフェースに対応してよい。
システム500は、バス510へ結合される1つ以上の入出力(input/output)(I/O)インタフェース540、ネットワークインタフェース550、1つ以上の内部大容量記憶デバイス560、及びペリフェラル・インタフェース570を更に含んでよい。I/Oインタフェース540は、1つ以上のインタフェース・コンポーネントを含んでよく、それを通じてユーザはシステム500と相互作用する(例えば、ビデオ、オーディオ、及び/又は英数字インターフェイシング)。ネットワークインタフェース550は、1つ以上のネットワークを介して遠隔のデバイス(例えば、サーバ、他のコンピュータデバイス)と通信する能力をシステム500に提供する。ネットワークインタフェース550は、Ethernet(登録商標)アダプタ、無線相互接続コンポーネント、USB(universal serial bus)、又は他の有線若しくは無線標準に基づく若しくは独自仕様のインタフェースを含んでよい。実施形態において、ネットワークインタフェース550は、RFFEに含まれるか又はそれに結合されるマネージャロジックによって設定されるRFFEを含み、例えば、そのような設定は、ここで論じられるアドレス割り当てを含むか又はそれによって促進される。
ストレージ560は、例えば1つ以上の磁気、ソリッドステート、若しくは光に基づくディスク、又は組み合わせなどの、不揮発様態において大量のデータを記憶する如何なる従来の媒体であってもよく、あるいは、そのような媒体を含んでよい。ストレージ560は、持続的な状態においてコード又は命令及びデータ562を保持する(すなわち、値は、システム500への電力の中断にかかわらず保持される。)。ストレージ560は、総称的に「メモリ」であると考えられてよいが、メモリ530は、プロセッサ520へ命令を提供する実行中又は動作中のメモリである。ストレージ560は不揮発性であり、一方、メモリ530は揮発性メモリを含んでよい(すなわち、電力がシステム500に対して中断される場合に、データの値又は状態は不定である。)。
ペリフェラル・インタフェース570は、具体的に上述されていない如何なるハードウェアインタフェースも含んでよい。ペリフェラルとは、一般に、システム500へ従属的に接続するデバイスをいう。従属的な接続は、システム500が、動作を実行し且つユーザと相互作用するソフトウェア及び/又はハードウェアプラットフォームを提供するものである。
図6は、制御システムアドレッシングメカニズムが実装され得るモバイルデバイスの実施形態のブロック図である。デバイス600は、例えばコンピュータタブレット、携帯電話機若しくはスマートフォン、無線対応電子リーダ、又は他のモバイルデバイスなどのモバイルコンピュータデバイスに相当する。特定のコンポーネントが概して示されており、かかるデバイスの全てのコンポーネントがデバイス600において示されているわけではない点が理解されるであろう。
デバイス600は、デバイス600の一次処理動作を実行するプロセッサ610を含んでよい。プロセッサ610は、例えばマイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラム可能論理デバイス、又は他の処理手段などの1つ以上の物理デバイスを含んでよい。プロセッサ610によって実行される処理動作は、アプリケーション及び/又はデバイス機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。処理動作は、人間ユーザによる若しくは他のデバイスによるI/O(入出力)に関連した動作、電力管理に関連した動作、及び/又はデバイス600を他のデバイスへ接続することに関連した動作を含む。処理動作は、オーディオI/O及び/又はディスプレイI/Oに関連した動作を更に含んでよい。
一実施形態では、デバイス600は、オーディオサブシステム620を含む。オーディオサブシステム620は、コンピュータデバイスへオーディオ機能を提供することに関連したハードウェア(例えば、オーディオハードウェア及びオーディオ回路)及びソフトウェア(例えば、ドライバ、コーデック)コンポーネントに相当する。オーディオ機能は、マイクロホン入力とともに、スピーカ及び/又はヘッドホン出力を含んでよい。そのような機能のためのデバイスは、デバイス600に一体化されるか、又はデバイス600へ接続されてよい。一実施形態では、ユーザは、プロセッサ610によって受け取られて処理されるオーディオコマンドを提供することによって、デバイス600と相互作用する。
ディスプレイサブシステム630は、ユーザがコンピュータデバイスと相互作用するための視覚的及び/又は触覚的表示を提供するハードウェア(例えば、表示デバイス)及びソフトウェア(例えば、ドライバ)コンポーネントに相当する。ディスプレイサブシステム630は、表示をユーザに提供するのに使用される特定のスクリーン又はハードウェアデバイスを含み得るディスプレイインタフェース632を含んでよい。一実施形態では、ディスプレイインタフェース632は、表示に関連した少なくともある処理を実行するよう、プロセッサ610とは別個のロジックを含む。一実施形態では、ディスプレイサブシステム630は、出力及び入力の両方をユーザに提供するタッチスクリーンデバイスを含む。
I/Oコントローラ640は、ユーザとのインタラクションに関連したハードウェアデバイス及びソフトウェアコンポーネントに相当する。I/Oコントローラ640は、オーディオサブシステム620及び/又はディスプレイサブシステム630の部分であるハードウェアを管理するよう動作してよい。加えて、I/Oコントローラ640は、デバイス600へ接続する更なるデバイスのための接続ポイントに相当する。それを通じてユーザはシステムと相互作用してよい。例えば、デバイス600へ取り付けられ得るデバイスは、マイクロホンデバイス、スピーカ若しくはステレオシステム、ビデオシステム若しくは他の表示デバイス、キーボード若しくはキーパッドデバイス、又は、例えばカードリーダ若しくは他のデバイスなどの具体的な用途を持ったユーザのための他のデバイスを含んでよい。
上述されたように、I/Oコントローラ640は、オーディオサブシステム620及び/又はディスプレイサブシステム630と相互作用してよい。例えば、マイクロホン又は他のオーディオデバイスによる入力は、デバイス600の1つ以上のアプリケーション又は機能のための入力又はコマンドを提供してよい。加えて、オーディオ出力は、ディスプレイ出力の代わりに、又はそれに加えて、提供されてよい。他の例では、ディスプレイサブシステム630がタッチスクリーンを含む場合は、表示デバイスはまた、I/Oコントローラ640によって少なくとも部分的に管理され得る入力デバイスとして動作する。I/Oコントローラ640によって管理されるI/O機能を提供するデバイス600には更なるボタン又はスイッチが更に存在してよい。
一実施形態では、I/Oコントローラ640は、例えば加速度計、カメラ、光センサ若しくは他の環境センサ、ジャイロスコープ、グローバル・ポジショニング・システム(global positioning system)(GPS)、又はデバイス600に含まれ得る他のハードウェアなどのデバイスを管理する。入力は、その動作(例えば、ノイズのフィルタリング、輝度検出のためのディスプレイの調整、カメラのフラッシュの適用、又は他の機能)に作用するようシステムへ環境入力を提供するとともに、直接的なユーザインタラクションの部分であってよい。
一実施形態では、デバイス600は、バッテリ電力使用、バッテリの充電、及び電力節約動作に関連した機能を管理する電力管理650を含む。メモリサブシステム660は、デバイス600において情報を記憶するメモリデバイス662を含んでよい。メモリサブシステム660は、不揮発性(メモリデバイスへの電力が中断される場合に状態が変化しない。)及び/又は揮発性(メモリデバイスへの電力が中断される場合に状態が不定である。)メモリデバイスを含んでよい。メモリ660は、システム600のアプリケーション及び機能の実行に関連したシステムデータ(長期又は一時的であるかどうかによらず。)とともに、アプリケーションデータ、ユーザデータ、音楽、写真、文書、又は他のデータを記憶してよい。
一実施形態では、メモリサブシステム660は、メモリコントローラ664を含む(システム600の制御の部分と見なされてもよく、潜在的にプロセッサ610の部分と見なされてよい。)。メモリコントローラ664は、例えば、プロセッサ610に代わって、メモリ662にアクセスするようシグナリングを送ってよい。
接続670は、デバイス600が外部のデバイスと通信することを可能にするハードウェアデバイス(例えば、無線及び/又は有線コネクタ並びに通信ハードウェア)及びソフトウェアコンポーネント(例えば、ドライバ、プロトコルスタック)を含んでよい。デバイスは、例えばヘッドセット、プリンタ、又は他のデバイスなどのペリフェラルとともに、例えば他のコンピュータデバイス、無線アクセスポイント又は基地局などの別個のデバイスであってよい。
接続670は、多種多様な接続を含んでよい。一般化するよう、デバイス600は、セルラー接続672及び無線接続674を有して表されている。セルラー接続672は、概して、例えばGSM(global system for mobile communications)又は変形若しくは派生物、CDMA(code division multiple access)又は変形若しくは派生物、TDM(time division multiplexing)又は変形若しくは派生物、LTE(long term evolution。“4G”とも呼ばれる。)、あるいは、他のセルラーサービス標準を介して提供されるような、無線キャリアによって提供されるセルラーネットワーク接続を一般的にさす。無線接続674は、セルラーでない無線接続をいい、パーソナルエリアネットワーク(例えば、Bluetooth(登録商標))、ローカルエリアネットワーク(例えば、WiFi)、及び/又はワイドエリアネットワーク(例えば、WiMAX)、あるいは、他の無線通信を含んでよい。無線通信は、非固体媒体を通じた被変調電磁放射の使用によるデータの伝送をいう。有線通信は、固体通信媒体を通じて起こる。
ペリフェラル接続680は、ペリフェラル接続を行うよう、ソフトウェアコンポーネント(例えば、ドライバ、プロトコルスタック)とともに、ハードウェアインタフェース及びコネクタを含む。デバイス600は、自身に接続されているペリフェラルデバイス(“from”684)を有するとともに、他のコンピュータデバイスへのペリフェラルデバイス(“to”682)であってもよい点が理解されるであろう。デバイス600は、一般的に、例えば、デバイス600においてコンテンツを管理すること(例えば、ダウンロード及びアップロード、変更、同期化)といった目的のために、他のコンピュータデバイスへ接続する“ドッキング”コネクタを有する。加えて、ドッキングコネクタは、デバイス600が例えばオーディオビジュアル又は他のシステムへのコンテンツ出力を制御することを可能にする特定のペリフェラルへデバイス600が接続することを可能にしてよい。
独自仕様のドッキングコネクタ又は他の独自仕様の接続ハードウェアに加えて、デバイス600は、共通の又は標準規格に基づくコネクタを介してペリフェラル接続680を行ってよい。共通のタイプは、ユニバーサル・シリアル・バス(USB)コネクタ(多数の異なったハードウェアインタフェースのいずれかを含んでよい。)、ミニディスプレイポート(MiniDisplayPort)(MDP)を含むディスプレイポート、高精細マルチメディアインタフェース(High Definition Multimedia Interface)(HDMI)、ファイアワイヤ、又は他のタイプを含んでよい。
一実施において、デバイスは、システムの第1モードを検出し、それに応じて、該第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントと、前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントとを識別するよう構成される回路を含むモード評価ロジックを有する。当該デバイスは、アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるよう構成される回路を含む割り当てロジックとを更に有する。前記割り当てロジックは、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ更に割り当てる。これは、前記割り当てロジックが、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てることを含む。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。
他の実施形態では、前記モード評価ロジックは更に、前記システムの前記複数のコンポーネントを識別し且つ前記システムの複数のモードを識別し、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する。当該デバイスは、前記複数のモードのうちの夫々1つに夫々対応する値taの最大値に等しいTaを決定するプール生成ロジックを更に有する。値Taに基づき、前記プール生成ロジックは、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記プール生成ロジックは、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる。
他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応する。前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定する。前記プール生成ロジックは、Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる。他の実施形態では、当該デバイスは、前記第1モードの設定を要求する信号に応答して前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールを生成するプール生成ロジックを更に有する。他の実施形態では、前記第1モードを検出する前記モード評価ロジックは、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの生成後に、前記第1モードの設定を要求する信号を検出する前記モード評価ロジックを含む。
他の実施において、方法は、夫々のアドレスデフォルトに夫々対応する複数のコンポーネントを含むシステムの第1モードを検出するステップと、前記第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントを識別するステップと、アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるステップと、前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントを識別するステップと、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ割り当てるステップとを有し、該割り当ては、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てることを含む。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。
他の実施形態では、当該方法は、前記システムの前記複数のコンポーネントを識別するステップと、前記システムの複数のモードを識別するステップであって、該複数のモードの夫々が、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップと、前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップとを更に有する。
他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応する。当該方法は、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを決定するステップを更に有する。前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てることは、Tpmaxに更に基づく。他の実施形態では、当該方法は、前記第1モードの設定を要求する信号に応答して前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールを生成するステップを更に有する。他の実施形態では、前記第1モードを検出することは、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの生成後に、前記第1モードの設定を要求する信号を検出することを含む。
他の実施において、非一時的なコンピュータ可読記憶媒体は、1つ以上のプロセッシングユニットによって実行される場合に、該1つ以上のプロセッシングユニットに、夫々のアドレスデフォルトに夫々対応する複数のコンポーネントを含むシステムの第1モードを検出するステップと、前記第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントを識別するステップと、アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるステップと、前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントを識別するステップと、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ割り当てるステップとを有する方法を実行させる命令を記憶している。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。
他の実施形態では、前記方法は、前記システムの先記複数のコンポーネントを識別するステップと、前記システムの複数のモードを識別するステップであって、該複数のモードの夫々が、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップと、前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップとを更に有する。
他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応する。前記方法は、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを決定するステップを更に有する。前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てることは、Tpmaxに更に基づく。他の実施形態では、前記方法は、前記第1モードの設定を要求する信号に応答して前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールを生成するステップを更に有する。他の実施形態では、前記第1モードを検出することは、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの生成後に、前記第1モードの設定を要求する信号を検出することを含む。
他の実施において、システムは、夫々のアドレスデフォルトに夫々対応する複数のコンポーネントと、バスと、該バスを介して前記複数のコンポーネントへ結合されるマネージャデバイスとを有する。前記マネージャデバイスは、システムの第1モードを検出し、それに応じて、該第1モードの間にアクティブであるべき前記複数のコンポーネントのうちの第1の1つ以上のコンポーネントと、前記第1モードの間にパッシブであるべき前記複数のコンポーネントのうちの第2の1つ以上のコンポーネントとを識別するよう構成される回路を含むモード評価ロジックを有する。前記マネージャデバイスは、アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるよう構成される回路を含む割り当てロジックを更に有する。前記割り当てロジックは、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ更に割り当てる。これは、前記割り当てロジックが、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てることを含む。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。
他の実施形態では、前記モード評価ロジックは更に、前記複数のコンポーネントを識別し且つ当該システムの複数のモードを識別し、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する。前記マネージャデバイスは、前記複数のモードのうちの夫々1つに夫々対応する値taの最大値に等しいTaを決定するプール生成ロジックを更に有する。値Taに基づき、前記プール生成ロジックは、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記プール生成ロジックは、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる。
他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応する。前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定する。前記プール生成ロジックは、Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる。他の実施形態では、当該システムは、前記第1モードの設定を要求する信号に応答して前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールを生成するプール生成ロジックを更に有する。他の実施形態では、前記第1モードを検出する前記モード評価ロジックは、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの生成後に、前記第1モードの設定を要求する信号を検出する前記モード評価ロジックを含む。
他の実施において、デバイスは、システムの複数のコンポーネント識別するよう構成される回路を含むモード評価ロジックを有する。前記複数のコンポーネントは、夫々のアドレスデフォルトに夫々対応する。前記モード評価ロジックは、前記システムの複数のモードを識別するよう更に構成される。前記複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する。当該デバイスは、前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを示す情報を前記モード評価ロジックから受けるよう構成される回路を含むプール生成ロジックを更に有する。該プール生成ロジックは更に、固定の複数の識別子のうちの第1の1つ以上の識別子をアクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子をパッシブコンポーネント識別子プールへ割り当てる。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定し、前記プール生成ロジックは、Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる。
他の実施において、方法は、システムの複数のコンポーネント識別するステップを有する。前記複数のコンポーネントは、夫々のアドレスデフォルトに夫々対応する。当該方法は、前記システムの複数のモードを識別するステップを更に有する。前記複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する。当該方法は、前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子をアクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子をパッシブコンポーネント識別子プールへ割り当てるステップとを更に有する。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。
他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、当該方法は、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定するステップと、Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップとを更に有する。
他の実施において、非一時的なコンピュータ可読記憶媒体は、1つ以上のプロセッシングユニットによって実行される場合に、該1つ以上のプロセッシングユニットに、システムの複数のコンポーネント識別するステップであって、該複数のコンポーネントは、夫々のアドレスデフォルトに夫々対応する、ステップと、前記システムの複数のモードを識別するステップであって、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップとを有する方法を実行させる命令を記憶している。前記方法は、前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子をアクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子をパッシブコンポーネント識別子プールへ割り当てるステップとを更に有する。
実施形態において、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない。他の実施形態では、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う。他の実施形態では、前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく。他の実施形態では、前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、前記方法は、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定するステップと、Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップとを更に有する。
制御インタフェースを介してアクセスされるコンポーネントを設定する技術及びアーキテクチャがここで記載されている。上記の記載では、説明のために、多数の具体的な詳細は、特定の実施形態の完全な理解を提供するために示されている。しかし、当業者に明らかなように、特定の実施形態は、それらの具体的な詳細によらずに実施され得る。他の事例では、構造及びデバイスは、記載を不明りょうにしないように、ブロック図形式において示されている。
「一実施形態」又は「実施形態」との明細書中の言及は、実施形態に関連して記載されている特定の機能、構造、又は特徴が発明の少なくとも1つの実施形態に含まれることを意味する。明細書中の様々な箇所における「一実施形態では」との語句の出現は、必ずしも全てが同じ実施形態に言及しているわけではない。
ここでの詳細な説明の幾つかの部分は、コンピュータメモリ内のデータビットに対する動作のアルゴリズム及び記号表現に関して与えられる。それらのアルゴリズム的記載及び表現は、コンピュータ分野における当業者が自身の研究の実体を当該分野における他の当業者に最も有効に伝えるために使用される手段である。アルゴリズムは、ここで、且つ、一般的に、所望の結果をもたらすセルフコンシステントなステップのシーケンスであると考えられる。ステップは、物理量の物理的操作を必要とするものである。必ずしもではないが、通常は、それらの量は、記憶、伝送、結合、比較、及び別な操作をなされることが可能な電気又は磁気信号の形をとる。そのような信号をビット、値、要素、符号、文字、項、数、又は同様のものと呼ぶことは、主に公共的使用の理由のために、時々都合がよい。
なお、それら及び類似する語の全ては、適切な物理量に関連付けられるべきであり、それらの量に適用される単に都合のよいラベルである点が留意されるべきである。ここでの議論から明らかなように、別なふうに具体的に述べられない限りは、明細書の全文を通して、例えば「処理する(processing)」又は「計算する(computing)」又は「演算する(calculating)」又は「決定する(determining)」又は「表示する(displaying)」又は同様のものなどの語を利用する議論が、コンピュータシステム内の物理(電子)量として表されるデータを操作して、コンピュータシステムメモリ若しくはレジスタ又は他のそのような情報記憶、伝送若しくは表示デバイス内の物理量として同様に表される他のデータに変換するコンピュータシステム又は同様の電子コンピュータデバイスの動作及びプロセスに言及することは明らかである。
特定の実施形態はまた、ここでの動作を実行するための装置に関する。この装置は、必要とされる目的のために特別に構成されてよく、あるいは、それは、コンピュータに記憶されているコンピュータプログラムによって選択的に作動又は再構成される汎用のコンピュータを有してよい。そのようなコンピュータプログラムは、例えば、しかし制限なしに、フロッピー(登録商標)ディスク、光ディスク、CD−ROM、及び光学磁気ディスクを含むあらゆるタイプのディスク、読出専用メモリ(ROM)、例えば動的RAM(DRAM)、EPROM、EEPROMなどのランダムアクセスメモリ(RAM)、磁気又は光ディスク、又は電子命令を記憶するに適し且つコンピュータシステムバスへ結合されたあらゆるタイプの媒体などのコンピュータ可読記憶媒体において記憶されてよい。
ここで与えられているアルゴリズム及び表示は、如何なる特定のコンピュータ又は他の装置にも本質的に関係がない。様々な汎用のシステムが、ここでの技術に従うプログラムとともに使用されてよく、あるいは、必要とされる方法ステップを実行するよう更に特殊化した装置を構成することが都合がよいことがある。様々なそのようなシステムのための必要とされる構造は、ここの記載から明らかである。加えて、特定の実施形態は、如何なる特定のプログラミング言語を参照しても記載されない。様々なプログラミング言語は、ここで記載されるような実施形態の教示を実施するために使用されてよいことが明らかである。
ここで記載されているものに加えて、様々な変更は、開示されている実施形態及びその実施に対して、それらの適用範囲から逸脱することなしに行わされてよい。従って、ここでの説明及び例は、実例であって限定的な意味でなく解釈されるべきである。本発明の適用範囲は、単に特許請求の範囲を参照することで評価されるべきである。
100 システム
105 RFFE
110 マネージャ
112 制御ロジック
114 モード検出ロジック
116 割り当てロジック
120 アクティブIDプール
122 パッシブIDプール
130 バス
140 コンポーネント
142 アドレスデフォルト
144 設定済みアドレス(CA)
400 デバイス
410 バスインタフェース
420 制御ロジック
430 ADテーブル
440 モード評価ロジック
442 モードテーブル
450 プール生成ロジック
452 第1プール
454 第2プール
460 割り当てロジック
465 CAテーブル
500 コンピュータシステム
520,610 プロセッサ
530,660 メモリサブシステム
540 I/Oインタフェース
550 ネットワークインタフェース
560 ストレージ
600 モバイルデバイス

Claims (25)

  1. システムの第1モードを検出し、それに応じて、該第1モードの間にアクティブであるべき前記システムの複数のコンポーネントのうちの第1の1つ以上のコンポーネントと、前記第1モードの間にパッシブであるべき前記システムの前記複数のコンポーネントのうちの第2の1つ以上のコンポーネントとを識別するよう構成される回路を含むモード評価ロジックと、
    アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるよう構成される回路を含む割り当てロジックと
    を有し、
    前記割り当てロジックは、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ更に割り当てる、
    デバイス。
  2. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
    請求項1に記載のデバイス。
  3. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
    請求項2に記載のデバイス。
  4. 前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく、
    請求項1又は2に記載のデバイス。
  5. 前記モード評価ロジックは更に、前記システムの前記複数のコンポーネントを識別し且つ前記システムの複数のモードを識別し、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応し、
    当該デバイスは、
    前記複数のモードのうちの夫々1つに夫々対応する値taの最大値に等しいTaを決定するプール生成ロジックを更に有し、
    前記最大値Taに基づき、
    前記プール生成ロジックは、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、
    前記プール生成ロジックは、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
    請求項1乃至3のうちいずれか一項に記載のデバイス。
  6. 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
    前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定し、
    前記プール生成ロジックは、前記最大値Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
    請求項5に記載のデバイス。
  7. 前記第1モードの設定を要求する信号に応答して前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールを生成するプール生成ロジックを更に有する
    請求項1、2及び4のうちいずれか一項に記載のデバイス。
  8. 前記第1モードを検出する前記モード評価ロジックは、前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの生成後に、前記第1モードの設定を要求する信号を検出する前記モード評価ロジックを含む、
    請求項1、2及び4のうちいずれか一項に記載のデバイス。
  9. 夫々のアドレスデフォルトに夫々対応する複数のコンポーネントを含むシステムの第1モードを検出するステップと、
    前記第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントを識別するステップと、
    アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるステップと、
    前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントを識別するステップと、
    同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ割り当てるステップと
    を有する方法。
  10. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
    請求項9に記載の方法。
  11. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
    請求項10に記載の方法。
  12. 前記複数のコンポーネントのうちの1つのアドレスデフォルトは、製造元識別子又は供給元識別子に基づく、
    請求項9又は10に記載の方法。
  13. 前記システムの前記複数のコンポーネントを識別するステップと、
    前記システムの複数のモードを識別するステップであって、該複数のモードの夫々が、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップと、
    前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、
    前記最大値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップと
    を更に有する請求項9、10及び12のうちいずれか一項に記載の方法。
  14. 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
    当該方法は、
    前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを決定するステップを更に有し、
    前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てることは、前記最大値Tpmaxに更に基づく、
    請求項13に記載の方法。
  15. 1つ以上のプロセッシングユニットによって実行される場合に、該1つ以上のプロセッシングユニットに、
    夫々のアドレスデフォルトに夫々対応する複数のコンポーネントを含むシステムの第1モードを検出するステップと、
    前記第1モードの間にアクティブであるべき前記システムの第1の1つ以上のコンポーネントを識別するステップと、
    アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるステップと、
    前記第1モードの間にパッシブであるべき前記システムの第2の1つ以上のコンポーネントを識別するステップと、
    同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ割り当てるステップと
    を有する方法を実行させるコンピュータプログラム。
  16. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
    請求項15に記載のコンピュータプログラム。
  17. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
    請求項16に記載のコンピュータプログラム。
  18. 前記方法は、
    前記システムの先記複数のコンポーネントを識別するステップと、
    前記システムの複数のモードを識別するステップであって、該複数のモードの夫々が、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応する、ステップと、
    前記複数のモードの夫々1つに夫々対応する値taの最大値に等しい値Taを決定するステップと、
    前記最大値Taに基づき、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てるステップと
    を更に有する、請求項15又は16に記載のコンピュータプログラム。
  19. 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
    前記方法は、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを決定するステップを更に有し、
    前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てることは、前記最大値Tpmaxに更に基づく、
    請求項18に記載のコンピュータプログラム。
  20. 夫々のアドレスデフォルトに夫々対応する複数のコンポーネントと、
    バスと、
    前記バスを介して前記複数のコンポーネントへ結合されるマネージャデバイスと
    を有し、
    前記マネージャデバイスは、
    システムの第1モードを検出し、それに応じて、該第1モードの間にアクティブであるべき前記複数のコンポーネントのうちの第1の1つ以上のコンポーネントと、前記第1モードの間にパッシブであるべき前記複数のコンポーネントのうちの第2の1つ以上のコンポーネントとを識別するよう構成される回路を含むモード評価ロジックと、
    アクティブコンポーネント識別子プールの中の異なった夫々の識別子を前記第1の1つ以上のコンポーネントの夫々へ割り当てるよう構成される回路を含む割り当てロジックと
    を有し、
    前記割り当てロジックは、同じアドレスデフォルトを有する前記第2の1つ以上のコンポーネントのうちのいずれか2つへ異なった夫々の識別子を割り当てるように、パッシブコンポーネント識別子プールの中の夫々の識別子を前記第2の1つ以上のコンポーネントの夫々へ更に割り当てる、
    システム。
  21. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、前記複数のコンポーネントの総数よりも少ない、
    請求項20に記載のシステム。
  22. 前記アクティブコンポーネント識別子プール及び前記パッシブコンポーネント識別子プールの中の識別子の総数は、MIPI無線周波数フロントエンドインターフェース規格又はMIPIシステム電力管理インタフェース規格によって定義されている制限に従う、
    請求項21に記載のシステム。
  23. 前記モード評価ロジックは更に、前記複数のコンポーネントを識別し且つ当該システムの複数のモードを識別し、該複数のモードの夫々は、そのモードの間にアクティブであるべき前記複数のコンポーネントの総数に等しい夫々の値taに対応し、
    前記マネージャデバイスは、
    前記複数のモードのうちの夫々1つに夫々対応する値taの最大値に等しいTaを決定するプール生成ロジックを更に有し、
    前記最大値Taに基づき、
    前記プール生成ロジックは、固定の複数の識別子のうちの第1の1つ以上の識別子を前記アクティブコンポーネント識別子プールへ割り当て、
    前記プール生成ロジックは、前記固定の複数の識別子のうちの第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
    請求項20又は21に記載のシステム。
  24. 前記複数のモードの夫々は、同じアドレスデフォルトに対応し且つそのモードの間にパッシブであるべき前記複数のコンポーネントの総数に等しい夫々の値tpmaxに更に対応し、
    前記プール生成ロジックは、前記複数のモードの夫々1つに夫々対応する値tpmaxの最大値に等しい値Tpmaxを更に決定し、
    前記プール生成ロジックは、前記最大値Tpmaxに更に基づき、前記固定の複数の識別子のうちの前記第2の1つ以上の識別子を前記パッシブコンポーネント識別子プールへ割り当てる、
    請求項23に記載のシステム。
  25. 請求項15乃至19のうちいずれか一項に記載のコンピュータプログラムを記憶したコンピュータ読取り可能な記憶媒体。
JP2015214065A 2014-12-12 2015-10-30 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法 Active JP6033942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/569,521 US9602464B2 (en) 2014-12-12 2014-12-12 Apparatus, system and method for allocating identifiers to components of a control system
US14/569,521 2014-12-12

Publications (2)

Publication Number Publication Date
JP2016115338A true JP2016115338A (ja) 2016-06-23
JP6033942B2 JP6033942B2 (ja) 2016-11-30

Family

ID=54542012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015214065A Active JP6033942B2 (ja) 2014-12-12 2015-10-30 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法

Country Status (6)

Country Link
US (1) US9602464B2 (ja)
EP (1) EP3032752B1 (ja)
JP (1) JP6033942B2 (ja)
KR (1) KR101821016B1 (ja)
CN (1) CN105700421B (ja)
TW (1) TWI569147B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10970243B2 (en) * 2016-01-29 2021-04-06 Qorvo Us, Inc. Front end serial bus automatic bus park tri-state activation
CN105871399B (zh) * 2016-06-23 2018-05-04 广东欧珀移动通信有限公司 射频通信模块、射频前端模块及其控制方法
US10838898B2 (en) * 2017-12-05 2020-11-17 Qualcomm Incorporated Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange
US10579549B2 (en) * 2017-12-05 2020-03-03 Qualcomm Incorporated Staggered transmissions on a multi-drop half-duplex bus
CN112732342B (zh) * 2020-12-24 2022-12-30 展讯通信(上海)有限公司 一种初始化usid的方法、装置和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241264A (ja) * 1995-03-07 1996-09-17 Fujitsu Ltd オプション装置およびそれが接続される情報処理装置
JP2005004478A (ja) * 2003-06-12 2005-01-06 Canon Finetech Inc 情報処理システム、情報書き込み装置
JP2006133996A (ja) * 2004-11-04 2006-05-25 Canon Inc シリアル通信のシステム及び方法
US20110307632A1 (en) * 2010-06-15 2011-12-15 Gernot Hueber Method of identifying devices on a bus and apparatus
JP2012178122A (ja) * 2011-02-28 2012-09-13 Seiko Epson Corp デバイスシステムおよび中継器
US20120303836A1 (en) * 2011-05-23 2012-11-29 Rf Micro Devices, Inc. Slave id configuration
WO2014020716A1 (ja) * 2012-08-01 2014-02-06 富士通株式会社 情報処理装置、制御方法、制御プログラム、及び同プログラムを記録したコンピュータ読取可能な記録媒体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6981080B2 (en) 2001-01-31 2005-12-27 Hewlett-Packard Development Company, L.P. Look-up table based USB identification
EP1662707B1 (en) * 2003-07-23 2019-10-30 Sony Interactive Entertainment Inc. Communication device, game system, connection establishment method, communication method, adapter device, and communication system
TWI315035B (en) 2005-06-03 2009-09-21 Hon Hai Prec Ind Co Ltd Circuit for identifying cpu front side bus
US20090037610A1 (en) * 2007-07-31 2009-02-05 Krancher Robort E Electronic device interface control system
US8199759B2 (en) 2009-05-29 2012-06-12 Intel Corporation Method and apparatus for enabling ID based streams over PCI express
CN101996146B (zh) * 2009-08-26 2013-08-07 戴尔产品有限公司 多模式处理模块及其使用方法
US9720874B2 (en) 2010-11-01 2017-08-01 Invensense, Inc. Auto-detection and mode switching for digital interface
US8761698B2 (en) 2011-07-27 2014-06-24 Intel Mobile Communications GmbH Transmit circuit, method for adjusting a bias of a power amplifier and method for adapting the provision of a bias information
US9325353B2 (en) * 2011-09-16 2016-04-26 Rf Micro Devices, Inc. Architecture for a radio frequency front-end
US20130179603A1 (en) 2012-01-06 2013-07-11 Chun-An Tu Apparatus and method of identifying a usb or an mhl device
US20130191572A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Transaction ordering to avoid bus deadlocks
US8775714B2 (en) * 2012-01-30 2014-07-08 Infineon Technologies Ag System and method for a bus interface
US20130257667A1 (en) * 2012-03-30 2013-10-03 Broadcom Corporation Antenna Tuning
US9276623B2 (en) * 2013-08-20 2016-03-01 Aviacomm Inc. Cost effective multiband RF front-end architecture for mobile applications
US9720872B2 (en) * 2013-10-10 2017-08-01 Qorvo Us, Inc. Auto-configuration of devices based upon configuration of serial input pins and supply

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241264A (ja) * 1995-03-07 1996-09-17 Fujitsu Ltd オプション装置およびそれが接続される情報処理装置
JP2005004478A (ja) * 2003-06-12 2005-01-06 Canon Finetech Inc 情報処理システム、情報書き込み装置
JP2006133996A (ja) * 2004-11-04 2006-05-25 Canon Inc シリアル通信のシステム及び方法
US20110307632A1 (en) * 2010-06-15 2011-12-15 Gernot Hueber Method of identifying devices on a bus and apparatus
JP2012178122A (ja) * 2011-02-28 2012-09-13 Seiko Epson Corp デバイスシステムおよび中継器
US20120303836A1 (en) * 2011-05-23 2012-11-29 Rf Micro Devices, Inc. Slave id configuration
WO2014020716A1 (ja) * 2012-08-01 2014-02-06 富士通株式会社 情報処理装置、制御方法、制御プログラム、及び同プログラムを記録したコンピュータ読取可能な記録媒体

Also Published As

Publication number Publication date
US9602464B2 (en) 2017-03-21
EP3032752B1 (en) 2018-08-29
KR20160072013A (ko) 2016-06-22
EP3032752A1 (en) 2016-06-15
CN105700421B (zh) 2018-10-12
TW201631491A (zh) 2016-09-01
TWI569147B (zh) 2017-02-01
CN105700421A (zh) 2016-06-22
JP6033942B2 (ja) 2016-11-30
US20160173443A1 (en) 2016-06-16
KR101821016B1 (ko) 2018-01-22

Similar Documents

Publication Publication Date Title
JP6033942B2 (ja) 識別子を制御システムのコンポーネントへ割り当てるデバイス、システム及び方法
CN110704155B (zh) 容器网络构建方法及装置、物理主机、数据传输方法
US9940123B1 (en) Updating device code through a bus
JP5657799B2 (ja) コンピュータ装置のプレブートフェーズ中の無線通信を容易にするシステム及び方法
US9531668B2 (en) Micro server, method of allocating MAC address, and computer readable recording medium
US9537822B2 (en) UEFI and operating system driver methods for updating MAC address in LAN-based NIC
TWI677214B (zh) 擴展塢裝置、電子裝置及mac位址複製方法
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
US11740810B2 (en) Mirrored memory configuration method and apparatus, and computer storage medium
CN110704350A (zh) 一种资源管理方法、装置及电子设备和存储介质
WO2023087696A1 (zh) 通信模组及其外部接口配置方法、配置装置和存储介质
JPWO2013150792A1 (ja) I/oデバイス共有システムおよびi/oデバイス共有方法
WO2020113478A1 (zh) 地址信息处理方法、装置、电子设备及存储介质
CN107766097B (zh) 基于端点装置提供的启动指令执行启动操作的电子装置
EP3188446A1 (en) Remote resource access method and exchange device
RU2643481C2 (ru) Способ идентификации типа операционной системы и устройство USB
US10169274B1 (en) System and method for changing a slave identification of integrated circuits over a shared bus
US9229761B2 (en) Generating, at least in part, at least one packet indicating, at least in part, at least one command and/or issuing, at least in part, at least one result of execution, at least in part, of the at least one command
US20180287962A1 (en) Electronic apparatus and method for control thereof
WO2016040189A1 (en) System and method for sharing a solid-state non-volatile memory resource
JP2017535119A (ja) 干渉軽減のための優先順位調停
TWI556171B (zh) 主機板及開機的方法
CN111061503A (zh) 集群系统的配置方法和集群系统
US20230409343A1 (en) Location-based computer configuration
US20220107841A1 (en) Electronic device and method for controlling electronic device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161026

R150 Certificate of patent or registration of utility model

Ref document number: 6033942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250