JP6032345B2 - Adhesive film - Google Patents
Adhesive film Download PDFInfo
- Publication number
- JP6032345B2 JP6032345B2 JP2015238211A JP2015238211A JP6032345B2 JP 6032345 B2 JP6032345 B2 JP 6032345B2 JP 2015238211 A JP2015238211 A JP 2015238211A JP 2015238211 A JP2015238211 A JP 2015238211A JP 6032345 B2 JP6032345 B2 JP 6032345B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- resin layer
- resin
- semiconductor element
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Wire Bonding (AREA)
- Adhesive Tapes (AREA)
Description
本発明は、接着フィルムに関する。 The present invention relates to an adhesive film .
従来、複数の半導体素子を積層して構成された半導体装置や、半導体素子を基板上に積層した半導体装置が使用されている(たとえば、特許文献1)。
このような半導体装置においては、半導体素子同士の接続部分、あるいは、半導体素子と基板との接続部分を封止する樹脂層(接着剤組成物)が使用されている。
この接着剤組成物は、熱硬化性であり、特許文献1においては、ポリイミド樹脂、エポキシ樹脂、硬化剤及びカルボン酸等を含んでいる。
Conventionally, a semiconductor device configured by stacking a plurality of semiconductor elements or a semiconductor device having semiconductor elements stacked on a substrate has been used (for example, Patent Document 1).
In such a semiconductor device, a resin layer (adhesive composition) that seals a connection portion between semiconductor elements or a connection portion between a semiconductor element and a substrate is used.
This adhesive composition is thermosetting, and in Patent Document 1, it contains a polyimide resin, an epoxy resin, a curing agent, a carboxylic acid, and the like.
このような半導体装置において、半導体素子にクラックが発生することが懸念されている。 In such a semiconductor device, there is a concern that cracks may occur in the semiconductor element.
本発明者らが検討した結果、半導体素子に発生するクラックの原因としては、以下のことを見出した。
半導体素子同士の接続部分を取り囲む樹脂層に応力が存在しており、この応力が半導体素子に作用してクラックを発生させていると考えられる。
そして、この樹脂層に存在する応力は、樹脂層を熱硬化する工程において発生すると考えられる。熱硬化する工程では、熱硬化後の樹脂層を熱硬化温度から、ガラス転移点まで低下させる。この温度変化により、樹脂層に応力が発生し、この応力が、半導体素子のクラックの発生と大きく関連していることがわかった。そして、特定の条件を満たすことで、半導体素子のクラックの発生が抑制できることを見出したのである。
As a result of studies by the present inventors, the following has been found as the cause of cracks occurring in the semiconductor element.
It is considered that there is a stress in the resin layer surrounding the connection part between the semiconductor elements, and this stress acts on the semiconductor element to cause a crack.
And it is thought that the stress which exists in this resin layer generate | occur | produces in the process of thermosetting a resin layer. In the thermosetting step, the resin layer after thermosetting is lowered from the thermosetting temperature to the glass transition point. It has been found that due to this temperature change, a stress is generated in the resin layer, and this stress is greatly related to the occurrence of cracks in the semiconductor element. And it discovered that generation | occurrence | production of the crack of a semiconductor element can be suppressed by satisfy | filling specific conditions.
すなわち、本発明によれば、
互いの接続用端子を介して接続する第一半導体素子と第二半導体素子とを接着する、接着フィルムであって、
前記第一半導体素子および前記第二半導体素子は、それぞれ、
基板と、前記基板を貫通するとともに、前記接続用端子に接続される貫通ビアと、を備えるTSV構造の半導体チップであり、
当該接着フィルムは、
熱硬化性樹脂と、
フラックス活性化合物と、を含み、
当該接着フィルムのガラス転移温度をTgとし、
当該接着フィルムの硬化物の前記Tg以上280℃以下の平均線膨張係数をα 2 (ppm/℃)とし、
当該接着フィルムの硬化物の前記Tgにおける弾性率をE'(Pa)とし、
前記硬化物における前記Tgを超える熱硬化温度をTcとしたとき、
E'×α 2 ×(Tc−Tg)≦2.7×10 7 (Pa)であり、
前記E'が、1.0×10 8 Pa以上1.0×10 10 Pa以下であり、
前記α 2 が、30ppm/℃以上300ppm/℃以下であり、
前記(Tc−Tg)が、5℃以上100℃以下であり、
前記Tgが、80℃以上180℃以下である、接着フィルムが提供される。
また本発明によれば、
電子部品、熱硬化性の第一樹脂層、TSV構造の第一半導体素子、熱硬化性の第二樹脂層、TSV構造の第二半導体素子がこの順で積層されており、前記第一半導体素子と前記第二半導体素子とが互いの接続用端子を介して接続している積層体を備える半導体装置において、前記第一樹脂層および前記第二樹脂層に用いられる接着フィルムであって、
熱硬化性樹脂と、
フラックス活性化合物と、を含み、
当該接着フィルムのガラス転移温度をTgとし、
当該接着フィルムの硬化物の前記Tg以上280℃以下の平均線膨張係数をα 2 (ppm/℃)とし、
当該接着フィルムの硬化物の前記Tgにおける弾性率をE'(Pa)とし、
前記硬化物における前記Tgを超える熱硬化温度をTcとしたとき、
E'×α 2 ×(Tc−Tg)≦2.7×10 7 (Pa)であり、
前記E'が、1.0×10 8 Pa以上1.0×10 10 Pa以下であり、
前記α 2 が、30ppm/℃以上300ppm/℃以下であり、
前記(Tc−Tg)が、5℃以上100℃以下であり、
前記Tgが、80℃以上180℃以下である、接着フィルムが提供される。
また本発明によれば、
電子部品、熱硬化性の第一樹脂層、TSV構造の第一半導体素子、熱硬化性の第二樹脂層、TSV構造の第二半導体素子がこの順で積層されており、前記第一半導体素子と前記第二半導体素子とが互いの接続用端子を介して接続している積層体を備える半導体装置において、前記第一樹脂層に用いられる第一の接着フィルムと前記第二樹脂層に用いられる第二の接着フィルムを含む、TSV構造用の接着フィルムであって、
前記第一の接着フィルムと第二の接着フィルムとは、それぞれが、
熱硬化性樹脂と、
フラックス活性化合物と、を含み、
当該接着フィルムのガラス転移温度をTgとし、
当該接着フィルムの硬化物の前記Tg以上280℃以下の平均線膨張係数をα 2 (ppm/℃)とし、
当該接着フィルムの硬化物の前記Tgにおける弾性率をE'(Pa)とし、
前記硬化物における前記Tgを超える熱硬化温度をTcとしたとき、
E'×α 2 ×(Tc−Tg)≦2.7×10 7 (Pa)であり、
前記E'が、1.0×10 8 Pa以上1.0×10 10 Pa以下であり、
前記α 2 が、30ppm/℃以上300ppm/℃以下であり、
前記(Tc−Tg)が、5℃以上100℃以下であり、
前記Tgが、80℃以上180℃以下である、接着フィルムが提供される。
That is, according to the present invention,
An adhesive film that bonds the first semiconductor element and the second semiconductor element that are connected to each other through the connection terminals,
The first semiconductor element and the second semiconductor element are respectively
A TSV structure semiconductor chip comprising a substrate and a through via that penetrates the substrate and is connected to the connection terminal;
The adhesive film is
A thermosetting resin;
A flux active compound,
The glass transition temperature of the adhesive film is Tg,
The average linear expansion coefficient of the cured product of the adhesive film from Tg to 280 ° C. is α 2 (ppm / ° C.),
The elastic modulus at the Tg of the cured product of the adhesive film is E ′ (Pa),
When Tc is a thermosetting temperature exceeding the Tg in the cured product,
E ′ × α 2 × (Tc−Tg) ≦ 2.7 × 10 7 (Pa)
E ′ is 1.0 × 10 8 Pa or more and 1.0 × 10 10 Pa or less,
Α 2 is 30 ppm / ° C. or more and 300 ppm / ° C. or less,
The (Tc−Tg) is 5 ° C. or more and 100 ° C. or less,
An adhesive film having the Tg of 80 ° C. or higher and 180 ° C. or lower is provided.
Also according to the invention,
An electronic component, a thermosetting first resin layer, a TSV structure first semiconductor element, a thermosetting second resin layer, and a TSV structure second semiconductor element are laminated in this order, and the first semiconductor element In a semiconductor device comprising a laminate in which the second semiconductor element and the second semiconductor element are connected to each other via a connection terminal, an adhesive film used for the first resin layer and the second resin layer,
A thermosetting resin;
A flux active compound,
The glass transition temperature of the adhesive film is Tg,
The average linear expansion coefficient of the cured product of the adhesive film from Tg to 280 ° C. is α 2 (ppm / ° C.),
The elastic modulus at the Tg of the cured product of the adhesive film is E ′ (Pa),
When Tc is a thermosetting temperature exceeding the Tg in the cured product,
E ′ × α 2 × (Tc−Tg) ≦ 2.7 × 10 7 (Pa)
E ′ is 1.0 × 10 8 Pa or more and 1.0 × 10 10 Pa or less,
Α 2 is 30 ppm / ° C. or more and 300 ppm / ° C. or less,
The (Tc−Tg) is 5 ° C. or more and 100 ° C. or less,
An adhesive film having the Tg of 80 ° C. or higher and 180 ° C. or lower is provided.
Also according to the invention,
An electronic component, a thermosetting first resin layer, a TSV structure first semiconductor element, a thermosetting second resin layer, and a TSV structure second semiconductor element are laminated in this order, and the first semiconductor element And the second semiconductor element are used for the first adhesive film used for the first resin layer and the second resin layer in a semiconductor device including a laminate in which the second semiconductor elements are connected to each other via a connection terminal An adhesive film for a TSV structure comprising a second adhesive film,
Each of the first adhesive film and the second adhesive film is
A thermosetting resin;
A flux active compound,
The glass transition temperature of the adhesive film is Tg,
The average linear expansion coefficient of the cured product of the adhesive film from Tg to 280 ° C. is α 2 (ppm / ° C.),
The elastic modulus at the Tg of the cured product of the adhesive film is E ′ (Pa),
When Tc is a thermosetting temperature exceeding the Tg in the cured product,
E ′ × α 2 × (Tc−Tg) ≦ 2.7 × 10 7 (Pa)
E ′ is 1.0 × 10 8 Pa or more and 1.0 × 10 10 Pa or less,
Α 2 is 30 ppm / ° C. or more and 300 ppm / ° C. or less,
The (Tc−Tg) is 5 ° C. or more and 100 ° C. or less,
An adhesive film having the Tg of 80 ° C. or higher and 180 ° C. or lower is provided.
本発明によれば、半導体装置におけるクラックの発生を抑制して、半導体装置の生産性を高めることができる、接着フィルムが提供される。 ADVANTAGE OF THE INVENTION According to this invention , the adhesive film which can suppress generation | occurrence | production of the crack in a semiconductor device and can improve the productivity of a semiconductor device is provided.
以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。
はじめに、図1を参照して、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、電子部品(たとえば、半導体チップ10)、熱硬化性の第一樹脂層(たとえば、樹脂層11)、第一半導体素子(たとえば、半導体チップ12)、熱硬化性の第二樹脂層(たとえば、樹脂層13)、第二半導体素子(たとえば、半導体チップ14)がこの順で積層された半導体装置の製造方法である。
この製造方法は、第一半導体素子の接続用端子と、前記電子部品の接続用端子とを当接させるとともに、前記第一半導体素子および前記電子部品間に、互いに当接した前記接続用端子の周囲を取り囲むように前記第一樹脂層を配置し、
前記第一半導体素子の他の接続用端子と前記第二半導体素子の接続用端子とを当接させるとともに、
前記第一半導体素子および前記第二半導体素子間に、互いに当接した前記他の接続用端子および前記接続用端子の周囲を取り囲む第二樹脂層を配置することで積層体2を構成する工程と、
前記積層体2を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる工程とを含む。
積層体2を加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
当該熱硬化後の前記積層体2の前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を超える熱硬化温度Tc(℃)で、前記積層体2の前記第一樹脂層および前記第二樹脂層を熱硬化した後、熱硬化温度Tc(℃)から前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を下回る温度まで、前記第一樹脂層および第二樹脂層を冷却する。
そして、前記熱硬化後の前記積層体2の前記第一樹脂層の前記Tg1以上280℃以下の平均線膨張係数をα2−1(ppm/℃)とし、
前記熱硬化後の前記積層体2の前記第一樹脂層の前記Tg1における弾性率をE'1(Pa)とした場合、
E'1×α2−1×(Tc−Tg1)≦2.7×107(Pa)
であり、
前記熱硬化後の前記積層体2の前記第二樹脂層の前記Tg2以上280℃以下の平均線膨張係数をα2−2(ppm/℃)とし、
前記熱硬化後の前記積層体2の前記第二樹脂層の前記Tg2における弾性率をE'2(Pa)とした場合、
E'2×α2−2×(Tc−Tg2)≦2.7×107(Pa)
となる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and detailed description thereof is appropriately omitted so as not to overlap.
First, a method for manufacturing a semiconductor device of this embodiment will be described with reference to FIG.
The semiconductor device manufacturing method of the present embodiment includes an electronic component (for example, a semiconductor chip 10), a thermosetting first resin layer (for example, a resin layer 11), a first semiconductor element (for example, a semiconductor chip 12), a heat This is a method for manufacturing a semiconductor device in which a curable second resin layer (for example, resin layer 13) and a second semiconductor element (for example, semiconductor chip 14) are laminated in this order.
In this manufacturing method, the connection terminal of the first semiconductor element and the connection terminal of the electronic component are brought into contact with each other, and the connection terminal that is in contact with each other between the first semiconductor element and the electronic component. Arrange the first resin layer to surround the periphery,
While contacting the other connection terminal of the first semiconductor element and the connection terminal of the second semiconductor element,
A step of configuring the
Heating the
In the step of heating the
At the thermosetting temperature Tc (° C.) exceeding the glass transition point Tg 1 (° C.) of the first resin layer and the glass transition point Tg 2 (° C.) of the second resin layer of the
And let the average linear expansion coefficient of said Tg 1 or more and 280 degrees C or less of the said 1st resin layer of the said
When the elastic modulus at the Tg 1 of the first resin layer of the
E ′ 1 × α 2-1 × (Tc-Tg 1 ) ≦ 2.7 × 10 7 (Pa)
And
The average linear expansion coefficient of the second resin layer of the
When the elastic modulus at the Tg 2 of the second resin layer of the
E ′ 2 × α 2-2 × (Tc-Tg 2 ) ≦ 2.7 × 10 7 (Pa)
It becomes.
次に、図1〜図3を参照して、本実施形態の半導体装置の製造方法の一実施形態について詳細に説明する。
はじめに、図1(A)に示すように、半導体チップ10を用意する。この半導体チップ10は、基板と、基板表面に設けられた端子(半導体チップ12への接続用の端子)101とを備える。基板には、内部回路等が作りこまれている。本実施形態では、基板を貫通するビアは設けられていない。接続用端子101は、たとえば、基板側から銅層、ニッケル層、金層の順に積層された構造となっている。ただし、接続用端子101の構造は、これに限られるものではない。
ここで、半導体チップ10の厚みとしては特に限定されないが、例えば、50〜750μmとすることができる。
また、半導体チップ10の他方の基板表面(裏面)側には、端子は設けられていない。
Next, with reference to FIGS. 1-3, one Embodiment of the manufacturing method of the semiconductor device of this embodiment is described in detail.
First, as shown in FIG. 1A, a
Here, the thickness of the
Further, no terminal is provided on the other substrate surface (back surface) side of the
また、図1(A)に示すように、半導体チップ12を用意する。この半導体チップ12は、基板(たとえば、シリコン基板)120と、基板120を貫通するビア123とを有するTSV構造の半導体素子である。基板120には、内部回路等が作りこまれており、基板120の一方の表面には、端子121が設けられ、他方の表面には、端子122が設けられている。端子121および端子122は、ビア123で接続されている。端子121は、半導体チップ10に接続される接続用端子であり、端子122は、半導体チップ14に接続される接続用端子である。
Further, as shown in FIG. 1A, a
ビア123は、たとえば、銅等の金属や、不純物がドープされた導電性のポリシリコンで構成される。
端子122は、たとえば、端子101と同様の層構成で構成される。
端子121は、表面に半田層121Aを有するものである。接続用端子121は、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように半田層121Aを設けた構造である。
半田層121Aの材料は、特に制限されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも1種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも1種以上を含む合金が好ましい。半田層121Aの融点は、110〜250℃、好ましくは170〜230℃である。
The via 123 is made of, for example, a metal such as copper or conductive polysilicon doped with impurities.
The terminal 122 has a layer configuration similar to that of the terminal 101, for example.
The terminal 121 has a
The material of the
半導体チップ12の基板120の端子121が設けられた側の表面には、樹脂層11が設けられている。
樹脂層11は、端子121を被覆している。樹脂層11は、詳しくは後述するが、熱硬化性樹脂と、フラックス活性化合物とを含む層である。
The
The
さらに、半導体チップ14、半導体チップ16も用意する(図1(A)参照)。
半導体チップ14は、基板(半導体基板、たとえば、シリコン基板)と、基板140を貫通するビア143とを有するTSV構造の半導体素子である。基板には、内部回路等が作りこまれており、基板の一方の表面には、端子141が設けられ、他方の表面には、端子142が設けられている。端子141および端子142は、ビア143で接続されている。
半導体チップ16は、基板(半導体基板、たとえば、シリコン基板)と、基板160を貫通するビア163とを有するTSV構造の半導体素子である。基板には、内部回路等が作りこまれており、基板の一方の表面には、端子161が設けられ、他方の表面には、端子162が設けられている。端子161および端子162は、ビア163で接続されている。
Further, a
The
The
ビア143、163は、ビア123と同様の材料で構成される。
端子142、162は、端子122と同様の構成および材料であり、端子141、161は、端子121と同様の構成および材料である。なお、符号141A、161Aは、半田層121Aと同様の半田層である。
半導体チップ14には、端子141を被覆する樹脂層13が設けられている。また、半導体チップ16には、端子161を被覆する樹脂層15が設けられている。
The vias 143 and 163 are made of the same material as the via 123.
The
The
ここで、各半導体チップ12,14,16に、樹脂層11,13,15をそれぞれ設ける方法としては、たとえば、以下の方法があげられる。
各半導体チップ12,14,16に対し、それぞれ、樹脂層11,13,15を貼り付ける。
また、あらかじめ、半導体チップ12、14、16が一体化したウェハを用意し、このウェハに、樹脂層11、13,15が一体化した樹脂シートを貼り付ける。その後、樹脂シート、ウェハをダイシングすることで、樹脂層11付きの半導体チップ12、樹脂層13付きの半導体チップ14、樹脂層15付きの半導体チップ16を用意してもよい。
さらに、半導体チップ12、14、16が一体化したウェハを用意し、このウェハに、スピンコートで樹脂層11、13,15が一体化した樹脂層を形成し、その後、ダイシングすることで、樹脂層11付きの半導体チップ12、樹脂層13付きの半導体チップ14、樹脂層15付きの半導体チップ16を用意してもよい。
Here, as a method of providing the resin layers 11, 13, and 15 on the semiconductor chips 12, 14, and 16, for example, the following methods can be cited.
Resin layers 11, 13, and 15 are attached to the semiconductor chips 12, 14, and 16, respectively.
In addition, a wafer in which the semiconductor chips 12, 14, and 16 are integrated is prepared in advance, and a resin sheet in which the resin layers 11, 13, and 15 are integrated is attached to the wafer. Then, the
Further, a wafer in which the semiconductor chips 12, 14, and 16 are integrated is prepared, and a resin layer in which the resin layers 11, 13, and 15 are integrated is formed on the wafer by spin coating, and then dicing is performed, whereby the resin is formed. A
なお、本実施形態では、半導体チップ10、12、14、16は、平面視(基板面側から見た場合の平面視)における大きさが同一である。また、半導体チップ12,14,16の基板120,140,160の厚みは、好ましくは10μm以上、より好ましくは20μm以上である。また、好ましくは150μm以下、より好ましくは、100μm以下、さらに好ましくは、50μm以下であり、非常に薄いものとなっている。
さらに、本実施形態では、半導体チップ10、12、14、16としては、たとえば、DRAM、SRAM等のメモリチップやロジックチップ、CMOSイメージセンサー、MEMSチップ等があげられ、半導体チップ10、12、14、16としてはこれらのなかから選択できる。
ここで、図示しないが、半導体チップ12、14、16の各基板の周縁部には、内部回路領域を囲むダイシングラインが枠状に残っている。半導体素子は、複数の半導体素子が一体化されたウェハをダイシングラインに沿って切断することで、得られるが、各半導体素子の基板には、ダイシングラインが残ることとなる。本実施形態では、各基板のダイシングラインで囲まれた領域の大きさ形状は等しい。
また、半導体チップ12、14、16は、同一の機能を有する半導体素子としてもよく、また、異なる機能を有する半導体素子としてもよい。たとえば、半導体素子12、14、16の内部回路は同一のレイアウトであってもよく、異なるレイアウトであってもよい。
In the present embodiment, the semiconductor chips 10, 12, 14, and 16 have the same size in plan view (plan view when viewed from the substrate surface side). Further, the thickness of the substrates 120, 140, 160 of the semiconductor chips 12, 14, 16 is preferably 10 μm or more, more preferably 20 μm or more. Further, it is preferably 150 μm or less, more preferably 100 μm or less, and further preferably 50 μm or less, which is very thin.
Furthermore, in the present embodiment, examples of the semiconductor chips 10, 12, 14, and 16 include memory chips such as DRAM and SRAM, logic chips, CMOS image sensors, MEMS chips, and the like. , 16 can be selected from these.
Here, although not shown, dicing lines surrounding the internal circuit region remain in a frame shape at the peripheral edge portions of the substrates of the semiconductor chips 12, 14, and 16. A semiconductor element is obtained by cutting a wafer in which a plurality of semiconductor elements are integrated along a dicing line. However, a dicing line remains on the substrate of each semiconductor element. In the present embodiment, the size and shape of the region surrounded by the dicing line of each substrate is the same.
Further, the semiconductor chips 12, 14, 16 may be semiconductor elements having the same function, or may be semiconductor elements having different functions. For example, the internal circuits of the
次に、樹脂層11,13,15について説明する。
各半導体チップに設けられた各樹脂層11,13,15の厚みは、たとえば、5μm以上であることが好ましく、より好ましくは10μm以上である。また、100μm以下であることが好ましく、より好ましくは50μm以下である。上記下限値以上とすることで、樹脂層が半田層を確実に被覆でき、端子101、121同士、端子122、141同士、端子142、161同士を樹脂層のフラックス活性により容易に接続させることができる。また、上記上限値以下とすることで、端子101、121同士、端子122、141同士、端子142、161同士を容易に接続させることができる。さらには、上記上限値以下とすることで樹脂層の硬化収縮による半導体チップ12,14,16の反りを抑制することができる。
Next, the resin layers 11, 13, and 15 will be described.
The thickness of each
ここで、樹脂層11,13,15について説明する。樹脂層11,13,15は、それぞれ半導体チップ10,12間、半導体チップ12,14間、半導体チップ14,16間の隙間を埋めるためのものである。
樹脂層11,13,15は、それぞれ熱硬化性樹脂と、フラックス活性化合物とを含む。
ここで、樹脂層11,13,15は、いずれもおなじ樹脂組成物で構成されていてもよく、異なる樹脂組成物で構成されていてもよい。
熱硬化性樹脂は、たとえば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等を用いることができる。これらは、単独または2種以上を混合して用いることができる。
中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。樹脂層11,13,15における熱硬化性樹脂の含有量は、10質量%以上であることが好ましく、より好ましくは25質量%以上である。また、70質量%以下であることが好ましく、より好ましくは60質量%以下である。
Here, the resin layers 11, 13, and 15 will be described. The resin layers 11, 13, and 15 are for filling gaps between the semiconductor chips 10 and 12, between the semiconductor chips 12 and 14, and between the semiconductor chips 14 and 16, respectively.
The resin layers 11, 13, and 15 each include a thermosetting resin and a flux active compound.
Here, all of the resin layers 11, 13, and 15 may be made of the same resin composition, or may be made of different resin compositions.
As the thermosetting resin, for example, epoxy resin, oxetane resin, phenol resin, (meth) acrylate resin, unsaturated polyester resin, diallyl phthalate resin, maleimide resin and the like can be used. These can be used individually or in mixture of 2 or more types.
Among them, an epoxy resin excellent in curability and storage stability, heat resistance, moisture resistance, and chemical resistance of a cured product is preferably used. The content of the thermosetting resin in the resin layers 11, 13, and 15 is preferably 10% by mass or more, and more preferably 25% by mass or more. Moreover, it is preferable that it is 70 mass% or less, More preferably, it is 60 mass% or less.
樹脂層11,13,15は、半田接合の際に、半田層や端子の表面の酸化被膜を除去する作用を有する樹脂層である。樹脂層11,13,15が、フラックス作用を有することにより、半田や端子の表面を覆っている酸化被膜が除去されるので、半田接合を行うことができる。樹脂層11,13,15がフラックス作用を有するためには、樹脂層11,13,15が、フラックス活性化合物を含有する必要がある。樹脂層11,13,15に含有されるフラックス活性化合物としては、半田接合に用いられるものであれば、特に制限されない。
ただし、フラックス活性化合物として、カルボキシル基を有する化合物、フェノール性水酸基を有する化合物の少なくともいずれか一方を含むことが好ましい。また、双方を含んでいてもよい。また、フラックス活性化合物は、カルボキシル基及びフェノール性水酸基の両方を備える化合物であってもよい。
The resin layers 11, 13, and 15 are resin layers that have an action of removing an oxide film on the surface of the solder layer and the terminal during solder joining. Since the resin layers 11, 13, and 15 have a flux action, the oxide film covering the surface of the solder and the terminals is removed, so that the solder bonding can be performed. In order for the resin layers 11, 13, and 15 to have a flux action, the resin layers 11, 13, and 15 need to contain a flux active compound. The flux active compound contained in the resin layers 11, 13 and 15 is not particularly limited as long as it is used for solder bonding.
However, it is preferable that the flux active compound includes at least one of a compound having a carboxyl group and a compound having a phenolic hydroxyl group. Moreover, both may be included. The flux active compound may be a compound having both a carboxyl group and a phenolic hydroxyl group.
樹脂層11,13,15中のフラックス活性化合物の配合量は、1質量%以上であることが好ましく、より好ましくは3質量%以上である。また、30質量%以下であることが好ましく、より好ましくは20質量%以下である。 It is preferable that the compounding quantity of the flux active compound in the resin layers 11, 13, and 15 is 1 mass% or more, More preferably, it is 3 mass% or more. Moreover, it is preferable that it is 30 mass% or less, More preferably, it is 20 mass% or less.
カルボキシル基を備えるフラックス活性化合物としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。 Examples of the flux active compound having a carboxyl group include an aliphatic acid anhydride, an alicyclic acid anhydride, an aromatic acid anhydride, an aliphatic carboxylic acid, and an aromatic carboxylic acid.
カルボキシル基を備えるフラックス活性化合物に係る脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物等が挙げられる。 Examples of the aliphatic acid anhydride related to the flux active compound having a carboxyl group include succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride, polysebacic acid anhydride, and the like.
カルボキシル基を備えるフラックス活性化合物に係る脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。 Examples of alicyclic acid anhydrides related to flux active compounds having a carboxyl group include methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, methylhymic anhydride, hexahydrophthalic anhydride, tetrahydrophthalic anhydride, trialkyltetrahydro Examples thereof include phthalic anhydride and methylcyclohexene dicarboxylic acid anhydride.
カルボキシル基を備えるフラックス活性化合物に係る芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。 Aromatic acid anhydrides related to flux active compounds having a carboxyl group include phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, ethylene glycol bistrimellitate, glycerol tris trimellitate, etc. Is mentioned.
カルボキシル基を備えるフラックス活性化合物に係る脂肪族カルボン酸としては、下記一般式(I)で示される化合物や、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
HOOC−(CH2)n−COOH (I)
(式(I)中、nは、0以上20以下の整数を表す。)
Examples of the aliphatic carboxylic acid related to the flux active compound having a carboxyl group include compounds represented by the following general formula (I), formic acid, acetic acid, propionic acid, butyric acid, valeric acid, pivalic acid caproic acid, caprylic acid, lauric acid , Myristic acid, palmitic acid, stearic acid, acrylic acid, methacrylic acid, crotonic acid, oleic acid, fumaric acid, maleic acid, oxalic acid, malonic acid, oxalic acid and the like.
HOOC- (CH 2) n -COOH ( I)
(In the formula (I), n represents an integer of 0 or more and 20 or less.)
カルボキシル基を備えるフラックス活性化合物に係る芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレーニト酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等が挙げられる。 Aromatic carboxylic acids related to flux active compounds with carboxyl groups include benzoic acid, phthalic acid, isophthalic acid, terephthalic acid, hemimellitic acid, trimellitic acid, trimesic acid, merophanic acid, planitic acid, pyromellitic acid, merit Acid, triyl acid, xylyl acid, hemelic acid, mesitylene acid, prenylic acid, toluic acid, cinnamic acid, salicylic acid, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxy) Benzoic acid), 2,6-dihydroxybenzoic acid, 3,5-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid), 1,4-dihydroxy-2-naphthoic acid, 3,5 -Naphthoic acid derivatives such as dihydroxy-2-naphthoic acid, phenolphthaline, diphenol Etc. The.
これらのカルボキシル基を備えるフラックス活性化合物のうち、フラックス活性化合物が有する活性度、樹脂層の硬化時におけるアウトガスの発生量、及び硬化後の樹脂層の弾性率やガラス転移温度等のバランスが良い点で、前記一般式(I)で示される化合物が好ましい。そして、前記一般式(I)で示される化合物のうち、式(I)中のnが3〜10である化合物が、硬化後の樹脂層における弾性率が増加するのを抑制することができるとともに、接着性を向上させることができる点で、特に好ましい。 Among these flux active compounds having a carboxyl group, there is a good balance between the activity of the flux active compound, the amount of outgas generated when the resin layer is cured, and the elastic modulus and glass transition temperature of the cured resin layer. The compound represented by the general formula (I) is preferable. And among the compounds shown by said general formula (I), while the compound whose n in Formula (I) is 3-10 can suppress that the elasticity modulus in the resin layer after hardening increases. In particular, it is preferable in that the adhesiveness can be improved.
前記一般式(I)で示される化合物のうち、式(I)中のnが3〜10である化合物としては、例えば、n=3のグルタル酸(HOOC−(CH2)3−COOH)、n=4のアジピン酸(HOOC−(CH2)4−COOH)、n=5のピメリン酸(HOOC−(CH2)5−COOH)、n=8のセバシン酸(HOOC−(CH2)8−COOH)及びn=10のHOOC−(CH2)10−COOH等が挙げられる。 Among the compounds represented by the general formula (I), examples of the compound in which n in the formula (I) is 3 to 10 include, for example, n = 3 glutaric acid (HOOC— (CH 2 ) 3 —COOH), n = 4 adipic acid (HOOC— (CH 2 ) 4 —COOH), n = 5 pimelic acid (HOOC— (CH 2 ) 5 —COOH), n = 8 sebacic acid (HOOC— (CH 2 ) 8 -COOH) and of n = 10 HOOC- (CH 2) 10 -COOH , and the like.
フェノール性水酸基を備えるフラックス活性化合物としては、フェノール類が挙げられ、具体的には、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5−キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−ターシャリブチルフェノール、カテコール、p−ターシャリアミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂等が挙げられる。 Examples of the flux active compound having a phenolic hydroxyl group include phenols. Specifically, for example, phenol, o-cresol, 2,6-xylenol, p-cresol, m-cresol, o-ethylphenol, 2 , 4-xylenol, 2,5-xylenol, m-ethylphenol, 2,3-xylenol, meditol, 3,5-xylenol, p-tertiarybutylphenol, catechol, p-tertiaryamylphenol, resorcinol, p-octylphenol , Monomers containing phenolic hydroxyl groups such as p-phenylphenol, bisphenol A, bisphenol F, bisphenol AF, biphenol, diallyl bisphenol F, diallyl bisphenol A, trisphenol, tetrakisphenol , Phenol novolak resins, o- cresol novolak resin, bisphenol F novolac resin, bisphenol A novolac resins.
以上説明したフラックス活性化合物は、1種単独又は2種以上を組み合わせでもよい。
上述したようなカルボキシル基又はフェノール性水酸基のいずれか、あるいは、カルボキシル基及びフェノール性水酸基の両方を備える化合物は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれる。
The flux active compounds described above may be used singly or in combination of two or more.
A compound having either a carboxyl group or a phenolic hydroxyl group as described above, or a compound having both a carboxyl group and a phenolic hydroxyl group is incorporated three-dimensionally by reaction with a thermosetting resin such as an epoxy resin.
そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス活性化合物としては、フラックス作用を有し且つエポキシ樹脂の硬化剤として作用するフラックス活性硬化剤が好ましい。フラックス活性硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる2つ以上のフェノール性水酸基と、フラックス作用(還元作用)を示す芳香族に直接結合した1つ以上のカルボキシル基とを備える化合物が挙げられる。
このようなフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)等の安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;及びジフェノール酸等が挙げられ、これらは1種単独又は2種以上を組み合わせでもよい。
なかでも、端子間の接合を良好なものとするためには、フェノールフタリンを使用することが特に好ましい。
Therefore, from the viewpoint of improving the formation of a three-dimensional network of the epoxy resin after curing, the flux active compound is preferably a flux active curing agent having a flux action and acting as a curing agent for the epoxy resin. Examples of the flux active curing agent include, in one molecule, two or more phenolic hydroxyl groups that can be added to an epoxy resin, and one or more carboxyls directly bonded to an aromatic group that exhibits a flux action (reduction action). And a compound having a group.
Such flux active curing agents include 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxybenzoic acid), 2,6-dihydroxybenzoic acid, 3,4- Benzoic acid derivatives such as dihydroxybenzoic acid and gallic acid (3,4,5-trihydroxybenzoic acid); 1,4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2-naphthoic acid, 3,7- Examples thereof include naphthoic acid derivatives such as dihydroxy-2-naphthoic acid; phenolphthaline; and diphenolic acid. These may be used alone or in combination of two or more.
Especially, in order to make the joining between terminals favorable, it is particularly preferable to use phenolphthaline.
また、樹脂層中、フラックス活性硬化剤の配合量は、1質量%以上であることが好ましく、より好ましくは3質量%以上である。また、30質量%以下であることが好ましく、より好ましくは20質量%以下である。樹脂層中のフラックス活性硬化剤の配合量が、上記範囲であることにより、樹脂層のフラックス活性を向上させることができるとともに、樹脂層中に、熱硬化性樹脂と未反応のフラックス活性硬化剤が残存するのが防止される。 Further, the blending amount of the flux active curing agent in the resin layer is preferably 1% by mass or more, more preferably 3% by mass or more. Moreover, it is preferable that it is 30 mass% or less, More preferably, it is 20 mass% or less. When the blending amount of the flux active curing agent in the resin layer is within the above range, the flux activity of the resin layer can be improved, and the thermosetting resin and the unreacted flux active curing agent are contained in the resin layer. Is prevented from remaining.
また、樹脂層は、無機充填材を含んでいてもよい。樹脂層中に無機充填材を含有させることで、樹脂層の最低溶融粘度を高め、端子間に隙間が形成されてしまうことを抑制できる。ここで、無機充填材としては、シリカや、アルミナ等があげられ、いずれか1種以上を使用できる。
無機充填材は、樹脂層中、20質量%以上であることが好ましく、さらに好ましくは25質量%以上であり、特に好ましくは30質量%以上である。また、80質量%以下であることが好ましく、さらに好ましくは70質量%以下であり、特に好ましくは60質量%以下である。無機充填材の含有量を上記下限値以上とすることで、樹脂層の線膨張係数を小さくすることができる。一方で、無機充填材の含有量を上記上限値以下とすることで、樹脂層の成形性を良好なものとすることができる。
また、無機充填材は、平均粒径が0.5μm以下であることが好ましい。無機充填材の平均粒径を0.5μm以下とすることで、端子間に無機充填材が挟まってしまうことがあったとしても、端子間の導通を確保することができる。詳しくは後述するが、端子同士を半田接合する際に、端子間には樹脂層が介在しており、この樹脂層に端子が食い込み、樹脂層を端子間から排除して、端子同士が半田接合する。この工程において、無機充填材が端子間に挟まってしまうことがあるが、無機充填材の平均粒径を0.5μm以下とすることで端子間の導通を確保することができ、接続信頼性の高い半導体装置を提供することができる。
Moreover, the resin layer may contain the inorganic filler. By including an inorganic filler in the resin layer, it is possible to increase the minimum melt viscosity of the resin layer and to prevent a gap from being formed between the terminals. Here, examples of the inorganic filler include silica and alumina, and any one or more of them can be used.
The inorganic filler is preferably 20% by mass or more in the resin layer, more preferably 25% by mass or more, and particularly preferably 30% by mass or more. Moreover, it is preferable that it is 80 mass% or less, More preferably, it is 70 mass% or less, Most preferably, it is 60 mass% or less. By setting the content of the inorganic filler to the above lower limit value or more, the linear expansion coefficient of the resin layer can be reduced. On the other hand, the moldability of a resin layer can be made favorable by making content of an inorganic filler below into the said upper limit.
The inorganic filler preferably has an average particle size of 0.5 μm or less. By setting the average particle size of the inorganic filler to 0.5 μm or less, conduction between the terminals can be ensured even if the inorganic filler may be sandwiched between the terminals. As will be described in detail later, when the terminals are soldered together, a resin layer is interposed between the terminals, the terminal bites into this resin layer, the resin layer is excluded from between the terminals, and the terminals are soldered together To do. In this step, the inorganic filler may be sandwiched between the terminals. However, by setting the average particle size of the inorganic filler to 0.5 μm or less, conduction between the terminals can be secured, and connection reliability can be ensured. A high semiconductor device can be provided.
さらに、樹脂層は、熱可塑性樹脂を含んでいてもよい。これにより、樹脂層を容易にフィルム状とすることができ、効率的に接続性および絶縁信頼性に優れた半導体装置を製造することができる。 Furthermore, the resin layer may contain a thermoplastic resin. Thereby, the resin layer can be easily formed into a film shape, and a semiconductor device excellent in connectivity and insulation reliability can be manufactured efficiently.
熱可塑性樹脂としては、例えば、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン等が挙げられる。これらのうち、いずれか1種以上を使用することができる。 Examples of the thermoplastic resin include (meth) acrylic resin, phenoxy resin, polyester resin, polyurethane resin, polyimide resin, siloxane-modified polyimide resin, polybutadiene, polypropylene, styrene-butadiene-styrene copolymer, styrene-ethylene-butylene. -Styrene copolymer, polyacetal resin, polyvinyl butyral resin, polyvinyl acetal resin, butyl rubber, chloroprene rubber, polyamide resin, acrylonitrile-butadiene copolymer, acrylonitrile-butadiene-acrylic acid copolymer, acrylonitrile-butadiene-styrene copolymer , Polyvinyl acetate, nylon and the like. Any one or more of these can be used.
これらの中でも、(メタ)アクリル系樹脂、フェノキシ樹脂が好ましい。(メタ)アクリル系樹脂またはフェノキシ樹脂を適用することにより、樹脂層のフィルム形成性と支持体および被着体に対する密着性を両立することができる。熱可塑性樹脂は、1種単独又は2種以上を組み合わせて用いてもよい。 Among these, (meth) acrylic resins and phenoxy resins are preferable. By applying a (meth) acrylic resin or a phenoxy resin, it is possible to achieve both film formability of the resin layer and adhesion to the support and adherend. A thermoplastic resin may be used alone or in combination of two or more.
なお、熱可塑性樹脂において、(メタ)アクリル系樹脂とは、(メタ)アクリル酸及びその誘導体の重合体、あるいは(メタ)アクリル酸及びその誘導体と他の単量体との共重合体を意味する。ここで、(メタ)アクリル酸などと表記するときは、アクリル酸又はメタクリル酸を意味する。 In the thermoplastic resin, the (meth) acrylic resin means a polymer of (meth) acrylic acid and its derivative, or a copolymer of (meth) acrylic acid and its derivative and another monomer. To do. Here, when it describes with (meth) acrylic acid etc., it means acrylic acid or methacrylic acid.
熱可塑性樹脂として用いられるアクリル系樹脂としては、具体的には、ポリアクリル酸、ポリメタクリル酸、ポリアクリル酸メチル、ポリアクリル酸エチル、ポリアクリル酸ブチル、ポリアクリル酸−2−エチルヘキシル等のポリアクリル酸エステル;ポリメタクリル酸メチル、ポリメタクリル酸エチル、ポリメタクリル酸ブチル等のポリメタクリル酸エステル;ポリアクリロニトリル、ポリメタクリロニトリル、ポリアクリルアミド、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、アクリロニトリル−スチレン共重合体、メタクリル酸メチル−スチレン共重合体、メタクリル酸メチル−アクリロニトリル共重合体、メタクリル酸メチル−α−メチルスチレン共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート−メタクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート−アクリル酸共重合体、アクリル酸ブチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート共重合体、アクリル酸ブチル−アクリロニトリル−アクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−N,Nジメチルアクリルアミド共重合体等が挙げられる。これらのうち、いずれか1種以上を使用できる。
これらの中でも、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−N,Nジメチルアクリルアミド共重合体のいずれかが好ましい。
Specific examples of the acrylic resin used as the thermoplastic resin include polyacrylic acid, polymethacrylic acid, polymethyl acrylate, polyethyl acrylate, polybutyl acrylate, and polyacrylic acid-2-ethylhexyl. Acrylic acid ester; polymethacrylic acid ester such as polymethyl methacrylate, polyethyl methacrylate, polybutyl methacrylate; polyacrylonitrile, polymethacrylonitrile, polyacrylamide, butyl acrylate-ethyl acrylate-acrylonitrile copolymer, acrylonitrile -Butadiene copolymer, acrylonitrile-butadiene-acrylic acid copolymer, acrylonitrile-butadiene-styrene copolymer, acrylonitrile-styrene copolymer, methyl methacrylate-styrene copolymer, Methyl crylate-acrylonitrile copolymer, methyl methacrylate-α-methylstyrene copolymer, butyl acrylate-ethyl acrylate-acrylonitrile-2-hydroxyethyl methacrylate-methacrylic acid copolymer, butyl acrylate-ethyl acrylate -Acrylonitrile-2-hydroxyethyl methacrylate-acrylic acid copolymer, butyl acrylate-acrylonitrile-2-hydroxyethyl methacrylate copolymer, butyl acrylate-acrylonitrile-acrylic acid copolymer, butyl acrylate-ethyl acrylate- Examples include acrylonitrile copolymer, ethyl acrylate-acrylonitrile-N, N dimethylacrylamide copolymer, and the like. Any one or more of these can be used.
Among these, any of butyl acrylate-ethyl acrylate-acrylonitrile copolymer and ethyl acrylate-acrylonitrile-N, N dimethylacrylamide copolymer is preferable.
なお、上記アクリル系樹脂として、ニトリル基、エポキシ基、水酸基、カルボキシル基等の官能基を有する単量体を共重合させてなる(メタ)アクリル系樹脂を用いることにより、フィルム状の樹脂層の支持体および被着体への密着性、および熱硬化性樹脂等との相溶性を向上させることができる。 In addition, by using a (meth) acrylic resin obtained by copolymerizing a monomer having a functional group such as a nitrile group, an epoxy group, a hydroxyl group, or a carboxyl group as the acrylic resin, Adhesiveness to a support and an adherend and compatibility with a thermosetting resin can be improved.
上記アクリル系樹脂の重量平均分子量は、例えば1000以上、100万以下であることが好ましく、さらに好ましくは3000以上、90万以下である。
上記アクリル系樹脂の重量平均分子量が上記範囲内にあることにより、樹脂層の成膜性をさらに向上させることができるとともに、硬化時の流動性を確保することができる。
The acrylic resin preferably has a weight average molecular weight of, for example, 1,000 or more and 1,000,000 or less, and more preferably 3000 or more and 900,000 or less.
When the weight average molecular weight of the acrylic resin is within the above range, the film formability of the resin layer can be further improved and the fluidity at the time of curing can be ensured.
また、熱可塑性樹脂として、フェノキシ樹脂を用いる場合、その数平均分子量は5000以上、20000以下であることが好ましい。
上記フェノキシ樹脂の数平均分子量が上記範囲内にあることにより、樹脂層の流動性を抑制し、フィルム状の樹脂層の厚みを均一なものとすることができる。
Moreover, when using a phenoxy resin as a thermoplastic resin, it is preferable that the number average molecular weights are 5000 or more and 20000 or less.
When the number average molecular weight of the phenoxy resin is within the above range, the fluidity of the resin layer can be suppressed and the thickness of the film-like resin layer can be made uniform.
フェノキシ樹脂の骨格は、特に限定されるものではないが、例えば、ビスフェノールAタイプ、ビスフェノールFタイプ、ビフェニル骨格タイプ、ビフェノール骨格タイプ等が挙げられる。 The skeleton of the phenoxy resin is not particularly limited, and examples thereof include bisphenol A type, bisphenol F type, biphenyl skeleton type, and biphenol skeleton type.
樹脂層において、該樹脂層全体に対する熱可塑性樹脂の含有量としては特に限定されないが、0.1質量%以上であることが好ましく、さらに好ましくは0.2質量%以上である。また、20質量%以下であることが好ましく、さらに好ましくは10質量%以下である。
熱可塑性樹脂の含有量を上記範囲内とすることにより、フィルム状の樹脂層の成膜性低下を抑制しつつ、硬化後のフィルム状の樹脂層における弾性率の増加を抑制することができる。その結果、フィルム状の樹脂層と支持体および被着体の密着性をさらに向上させることができる。更に、フィルム状の樹脂層の溶融粘度の増加を抑制することができる。
In the resin layer, the content of the thermoplastic resin relative to the entire resin layer is not particularly limited, but is preferably 0.1% by mass or more, and more preferably 0.2% by mass or more. Moreover, it is preferable that it is 20 mass% or less, More preferably, it is 10 mass% or less.
By making content of a thermoplastic resin in the said range, the increase in the elasticity modulus in the film-form resin layer after hardening can be suppressed, suppressing the film formability fall of a film-form resin layer. As a result, the adhesion between the film-like resin layer, the support and the adherend can be further improved. Furthermore, an increase in the melt viscosity of the film-like resin layer can be suppressed.
(積層体を構成する工程)
次に、図1(A)〜(D)に示すように、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16で構成される積層体2を形成する。
まず、図1(A)に示すように、半導体チップ10の端子101が形成された面と、半導体チップ12に設けられた樹脂層11とを対向させ、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層する。
このとき、半導体チップ10に形成されたアライメントマークと半導体チップ12に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体チップ10、樹脂層11、半導体チップ12を加熱して、半硬化の状態(Bステージ)の樹脂層11を介して、半導体チップ10および半導体チップ12を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12を挟むことで、半導体チップ10、樹脂層11、半導体チップ12を加熱するとともに、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ10および半導体チップ12を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で、樹脂層11を介して半導体チップ10および半導体チップ12を接着する。このときの加熱温度は、樹脂層11の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ10に対する半導体チップ12の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
なお、樹脂層が半硬化の状態(Bステージ)であるとは、樹脂層の上下の電子部品や半導体素子を固定できる程度の硬さを有する状態であって、さらに硬化反応を進める余地がある状態をいう。このような半硬化の状態は、特に限定されないが、例えば樹脂層の反応率を測定することによって確認することができる。具体的には、未硬化の樹脂層と、硬化後の樹脂層とをDSC(示差走査熱量計)で測定し、DSCの測定結果から算出される反応率が0%を超え、60%以下の状態であり、さらには、0.5%以上55%以下、さらに好ましくは1%以上50%以下の状態となっていることが好ましい。
(Process for forming a laminate)
Next, as shown in FIGS. 1A to 1D, a laminate including the
First, as shown in FIG. 1A, the surface of the
At this time, alignment is performed by confirming the alignment mark formed on the
Thereafter, the
Whether or not the position of the
The resin layer being in a semi-cured state (B stage) is a state having a hardness that can fix the electronic components and semiconductor elements above and below the resin layer, and there is room for further curing reaction. State. Such a semi-cured state is not particularly limited, but can be confirmed, for example, by measuring the reaction rate of the resin layer. Specifically, the uncured resin layer and the cured resin layer are measured by DSC (differential scanning calorimeter), and the reaction rate calculated from the DSC measurement result exceeds 0% and is 60% or less. The state is preferably 0.5% to 55%, more preferably 1% to 50%.
次に、図1(B)に示すように、半導体チップ12の端子122が設けられた面と、樹脂層13とを対向させて、半導体チップ12上に樹脂層13を介して半導体チップ14を積層する。
このとき、半導体チップ12に形成されたアライメントマークと半導体チップ14に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14を加熱して、半硬化の状態(Bステージ)の樹脂層13を介して、半導体チップ12および半導体チップ14を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14を挟んで加熱し、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ12および半導体チップ14を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で半導体チップ12および半導体チップ14を接着する。このときの加熱温度は、樹脂層13の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ12に対する半導体チップ14の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
以上の工程においては、半田層121A,141Aは溶融しておらず、端子101、121同士、端子122、141同士は、半田接合していない。また、端子101,121同士は物理的に接触していてもよく、また、端子101,121間に樹脂層11の樹脂が介在していてもよい。端子122、141同士においても、同様である。
Next, as shown in FIG. 1B, the surface of the
At this time, alignment is performed by confirming the alignment mark formed on the
Thereafter, the
Whether or not the position of the
In the above process, the solder layers 121A and 141A are not melted, and the
図1(C)に示すように、挟圧部材43に樹脂層15付き半導体チップ16を取り付ける。一方で、挟圧部材44上に、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14から構成される積層体を設置する。
次に、挟圧部材44,43を接近させ、樹脂層15付き半導体チップ16の樹脂層15を半導体チップ14に当接させる。これにより積層体2が構成されるが、ここでは、半導体チップ16は、樹脂層15を介して半導体チップ14に接着していない状態である。
その後、挟圧部材44,43内のヒータが昇温を開始する。挟圧部材44,43を介して積層体2を半田層121A,141A,161Aの融点以上に加熱するとともに、挟圧部材44,43で挟圧して、端子101,121同士、端子122,141同士、端子142,161同士を半田接合する。
As shown in FIG. 1C, the
Next, the clamping
Thereafter, the heaters in the pinching
この際、端子101と端子121の半田層121A間に樹脂層11が介在している場合には、介在している樹脂層11に端子101、端子121の半田層121Aが食い込み、端子101、端子121の半田層121A間の樹脂層11が排除されて、端子101,端子121の半田層121Aが接触し、その後半田接合することとなる。
端子122,端子141の半田層141A間、端子142,端子161の半田層161A間においても同様である。
すなわち、端子122,端子141の半田層141A間に樹脂層13が介在している場合には、介在している樹脂層13に端子122,端子141の半田層141Aが食い込み、端子122,端子141の半田層141A間の樹脂層13が排除されて、端子122,端子141の半田層141Aが接触し、その後半田接合することとなる。
また、端子142,端子161の半田層161A間に樹脂層15が介在している場合には、介在している樹脂層15に端子142,端子161の半田層161Aが食い込み、端子142,端子161の半田層161A間の樹脂層15が排除されて、端子142,端子161の半田層161Aが接触し、その後半田接合することとなる。
At this time, when the
The same is true between the
That is, when the
When the
ここでは、たとえば、フリップチップボンダーを使用して、半田接合することができる。
接着後の半導体チップ14に対する半導体チップ16の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
端子間が半田接合されるとは、以下のことをいう。積層体2が半田層121A,141A,161Aの融点以上に加熱され、半導体チップ10,12間、半導体チップ12,14間、半導体チップ14,16間の接合に使用される各半田層121A,141A,161Aが溶融するとともに、端子101,121同士、端子122,141同士、端子142,161同士が、半田層121A,141A,161Aを介して接触し、少なくとも一部が合金を形成している状態である。
Here, for example, solder bonding can be performed using a flip chip bonder.
Whether or not the position of the
The soldering between terminals means the following. The
以上のようにして得られた積層体2において、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16の各側面は上面から見てつらいちとなっていてもよく、また、樹脂層11,13,15が半導体チップ10,12,14,16側面からはみ出していてもよい。
また、以上の工程により積層体2が形成されるが、積層体2において、樹脂層11,13,15は完全硬化せずに、半硬化の状態となっている。
In the
Moreover, although the
(熱硬化工程)
次に、図2に示すように、端子101,121同士、端子122,141同士、端子142,161同士が半田接合された積層体2の樹脂層11,13,15を硬化させる(熱硬化工程)。この熱硬化工程を経ることで、各樹脂層11,13,15の硬化は大きく進行する。半導体装置の製造工程において、樹脂層が加熱される工程は複数存在するが、この熱硬化工程にて、樹脂層11,13,15の硬化は最も大きく進行し、半硬化であった樹脂層11,13,15は、Cステージ(完全硬化)となる。
前述した半田接合工程後この熱硬化工程前(熱硬化工程直前)における樹脂層11の反応率(%:以下同じ)をRb11、この熱硬化工程直後の樹脂層11の反応率をRa11とした場合、Ra11−Rb11は、60%以上、好ましくは85%以上となる。
同様に、半田接合工程後、この熱硬化工程前における樹脂層13の反応率をRb13、この熱硬化工程直後の樹脂層13の反応率をRa13とした場合、Ra13−Rb13は、60%以上、好ましくは85%以上となる。
さらに、半田接合工程後、この熱硬化工程前における樹脂層15の反応率をRb15、この熱硬化工程直後の樹脂層15の反応率をRa15とした場合、Ra15−Rb15は、60%以上、好ましくは85%以上となる。
ここで、熱硬化工程直後とは、熱硬化工程終了後、後段の工程を実施していない状態であり、熱硬化工程終了後から樹脂層の反応率が変化するような加熱工程が加えられていない状態をいう。
(Thermosetting process)
Next, as shown in FIG. 2, the resin layers 11, 13, and 15 of the
Rb 11 represents the reaction rate (%: the same applies hereinafter) of the
Similarly, when the reaction rate of the
Further, when the reaction rate of the
Here, “immediately after the thermosetting process” is a state in which no subsequent process is performed after the end of the thermosetting process, and a heating process that changes the reaction rate of the resin layer is added after the end of the thermosetting process. It means no state.
樹脂層11,13,15の硬化は、たとえば、図2に示す装置6を使用して行なうことができる。
はじめに、装置6は、容器61と、容器61内に流体を供給する配管611とを備える。
容器61は、圧力容器であり、容器61の材料としては、金属等があげられ、たとえば、ステンレス、チタン、銅等のいずれかの金属があげられる。
配管611からは、積層体2を加圧するための流体が供給される。流体としては、気体が好ましく、たとえば、空気、不活性ガス(窒素ガス、希ガス)等のいずれかがあげられる。
流体により、積層体2を加圧する際の加圧力は、0.1MPa以上、10MPa以下が好ましく、より好ましくは0.5MPa以上、5MPa以下である。流体により積層体2を加圧することで、樹脂層11,13,15内のボイド発生を抑制することができる。とくに、0.1MPa以上とすることで、この効果が顕著となる。また、10MPa以下とすることで、装置の大型化、複雑化を抑制できる。なお、流体で加圧するとは、積層体2の雰囲気の圧力を、大気圧より加圧力分だけ高くすることを指す。すなわち、加圧力10MPaとは、大気圧よりも、積層体2にかかる圧力が10MPa大きいことを示す。
積層体2を加熱加圧する際には、配管611から加熱した流体を導入し、積層体2を加熱加圧してもよく、また、配管611から流体を容器61内へ流入させ、加圧雰囲気下にしつつ、容器61を加熱することにより、積層体2を加熱することもできる。
The resin layers 11, 13, and 15 can be cured using, for example, the apparatus 6 shown in FIG.
First, the device 6 includes a
The
A fluid for pressurizing the
The pressure applied when the
When the
容器61内に積層体2を配置し、流体を導入し、積層体2を樹脂層11,13,15の熱硬化性樹脂の硬化温度以上に加熱して、樹脂層11,13,15の硬化を行なう。この熱硬化工程直後の、積層体2の樹脂層11のガラス転移点Tg11(℃)、樹脂層13のガラス転移点Tg13(℃)、樹脂層15のガラス転移点Tg15(℃)を超える熱硬化温度Tcで、前記積層体2の各樹脂層11,13,15を熱硬化する。
Tg11、Tg13、Tg15は、それぞれTc−Tg≧5℃(数式(1))を満たすことが好ましい。数式(1)において、Tgは、Tg11、Tg13、Tg15のいずれかである。このようにすることで、樹脂層をCステージ化(完全硬化)できるという効果を奏することができる。
なかでも、Tc−Tgは、15℃以上であることが好ましい。また、硬化後の熱収縮抑制の観点から、Tc−Tgは100℃以下であることが好ましい。
たとえば、Tg11、Tg13、Tg15が、100℃〜160℃である場合には、Tcは、115℃〜260℃とする。なお、Tg11、Tg13、Tg15は、80℃以上、180℃以下であることがより好ましい。
The
Tg 11 , Tg 13, and Tg 15 preferably satisfy Tc−Tg ≧ 5 ° C. (Equation (1)), respectively. In the mathematical formula (1), Tg is any one of Tg 11 , Tg 13, and Tg 15 . By doing in this way, the effect that the resin layer can be C-staged (completely cured) can be produced.
Especially, it is preferable that Tc-Tg is 15 degreeC or more. Moreover, it is preferable that Tc-Tg is 100 degrees C or less from a viewpoint of the heat-shrinkage suppression after hardening.
For example, when Tg 11 , Tg 13 and Tg 15 are 100 ° C. to 160 ° C., Tc is set to 115 ° C. to 260 ° C. Incidentally, Tg 11, Tg 13, Tg 15 is, 80 ° C. or higher, more preferably 180 ° C. or less.
温度Tcで、たとえば、1時間、積層体2を加熱する。積層体2が温度Tcで加熱されている間は、流体により加圧されている。
その後、流体を容器61から排出する。流体による積層体2への加圧を停止し、その後、積層体2を容器61から取り出す。これにより、流体による加圧が解除された積層体2は、Tcから、各樹脂層のガラス転移温度を経て、室温まで冷却されることとなる。
The
Thereafter, the fluid is discharged from the
ここで、熱硬化工程直後の積層体2の樹脂層11のガラス転移点(Tg11)以上280℃以下の平均線膨張係数をα2−11(ppm/℃)とし、ガラス転移点Tg11における弾性率をE'11(Pa)とする。
同様に、熱硬化工程直後の積層体2の樹脂層13のガラス転移点(Tg13)以上280℃以下の平均線膨張係数をα2−13(ppm/℃)とし、ガラス転移点Tg13における弾性率をE'13(Pa)とする。
さらに、同様に、熱硬化工程直後の積層体2の樹脂層15のガラス転移点(Tg15)以上280℃以下の平均線膨張係数をα2−15(ppm/℃)とし、ガラス転移点Tg15における弾性率をE'15(Pa)とする。
そして、各樹脂層11,13、15において、
E'(Pa)×α2(ppm/℃)×(Tc−Tg)(℃)≦2.7×107(Pa)(数式(2))
を満たすように、各樹脂層11,13,15の樹脂を選択するとともに、Tcを設定する。
ここで、E'=E'11の場合には、Tg=Tg11、α2=α2−11である。また、E'=E'13の場合には、Tg=Tg13、α2=α2−13である。さらに、E'=E'15の場合には、Tg=Tg15、α2=α2−15である。
Here, α 2-11 (ppm / ° C.) is the average linear expansion coefficient of the glass transition point (Tg 11 ) or more and 280 ° C. or less of the
Similarly, the average linear expansion coefficient of the glass transition point (Tg 13 ) or more and 280 ° C. or less of the
Further, similarly, the average linear expansion coefficient of the glass transition point (Tg 15) over 280 ° C. or less of the
And in each
E ′ (Pa) × α 2 (ppm / ° C.) × (Tc−Tg) (° C.) ≦ 2.7 × 10 7 (Pa) (Formula (2))
The resin of each
Here, in the case of E ′ = E ′ 11 , Tg = Tg 11 and α 2 = α 2-11 . In the case of E '= E' 13 is, Tg = Tg 13, an α 2 = α 2-13. Furthermore, in the case of E '= E' 15 is, Tg = Tg 15, an α 2 = α 2-15.
E'×α2×(Tc−Tg)は、2.7×107Pa以下であればよいが、2.5×107Pa以下であることがさらに好ましい。
また、E'×α2×(Tc−Tg)は、5.0×105Pa以上であることが好ましい。なかでも、E'×α2×(Tc−Tg)は、5.0×106Pa以上であることが好ましい。
E'×α2×(Tc−Tg)を、上記下限値以上とすることで、樹脂層を介した電子部品と半導体素子、あるいは、樹脂層を介した半導体素子間の密着力を向上させることができる。
α2、すなわち、α2−11、α2−13、α2−15はいずれも、30ppm/℃以上であることが好ましく、なかでも、80ppm/℃以上であることが特に好ましい。また、300ppm/℃以下であることが好ましく、なかでも、250ppm/℃以下であることが特に好ましい。
α2が上記下限値以上である樹脂層は、半田接合時に充分な流動性を有するため、流動性低下による樹脂層内部における未充填部の発生を抑制することができる。
一方で、α2を上記上限値以下とすることで、樹脂層内に発生する応力を抑制できる。
さらには、E'、すなわち、E'11、E'13、E'15はいずれも、1.0×108Pa以上であることが好ましく、なかでも、8.0×108Pa以上であることが特に好ましい。また、1.0×1010Pa以下であることが好ましく、なかでも、5.0×109Pa以下であることが特に好ましい。
E'を上記下限値以上とすることで、接合された端子を樹脂層で保護することができる。一方で、E'を上記上限値以下とすることで、樹脂層内に発生する応力を抑制できる。
E ′ × α 2 × (Tc−Tg) may be 2.7 × 10 7 Pa or less, and more preferably 2.5 × 10 7 Pa or less.
Further, E ′ × α 2 × (Tc−Tg) is preferably 5.0 × 10 5 Pa or more. In particular, E ′ × α 2 × (Tc−Tg) is preferably 5.0 × 10 6 Pa or more.
By setting E ′ × α 2 × (Tc−Tg) to be equal to or higher than the lower limit, the adhesion between the electronic component and the semiconductor element via the resin layer or the semiconductor element via the resin layer is improved. Can do.
α 2 , that is, α 2-11 , α 2-13 , and α 2-15 are all preferably 30 ppm / ° C. or more, and particularly preferably 80 ppm / ° C. or more. Moreover, it is preferable that it is 300 ppm / degrees C or less, and it is especially preferable that it is 250 ppm / degrees C or less especially.
resin layer alpha 2 is not less than the lower limit, since it has a sufficient fluidity at the time of solder bonding, it is possible to suppress the generation of unfilled portions of the inner resin layer due to the flow resistance decreases.
On the other hand, the stress which generate | occur | produces in a resin layer can be suppressed because (alpha) 2 shall be below the said upper limit.
Furthermore, E ′, that is, E ′ 11 , E ′ 13 , and E ′ 15 are all preferably 1.0 × 10 8 Pa or more, and more preferably 8.0 × 10 8 Pa or more. It is particularly preferred. Also, preferably not more than 1.0 × 10 10 Pa, among them, particularly preferably not more than 5.0 × 10 9 Pa.
By setting E ′ to be equal to or more than the above lower limit value, the joined terminals can be protected by the resin layer. On the other hand, the stress which generate | occur | produces in a resin layer can be suppressed by making E 'below into the said upper limit.
なお、装置6の容器61内に複数の積層体2を入れて、樹脂層11,13,15の硬化を行なってもよい。このようにすることで生産性を向上させることができる。
Note that the resin layers 11, 13, and 15 may be cured by putting a plurality of
以上のようにして、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16同士が半田接合された積層体2を得る(図1(D)、図3(A))。
ここで、熱硬化工程直後の積層体2の樹脂層11の25℃以上ガラス転移点(Tg11)以下の平均線膨張係数をα1−11(ppm/℃)とする。
同様に、熱硬化工程直後の積層体2の樹脂層13の25℃以上ガラス転移点(Tg13)以下の平均線膨張係数をα1−13(ppm/℃)とする。
さらに、熱硬化工程直後の積層体2の樹脂層15の25℃以上ガラス転移点(Tg15)以下の平均線膨張係数をα1−15(ppm/℃)とする。
そして、半導体素子の25℃以上、300℃以下における平均線膨張係数α1−s(ppm/℃)とした場合、
α1−α1−s≦80(ppm/℃)(数式(3))となることが好ましい。
As described above, the
Here, an average linear expansion coefficient of 25 ° C. or more and a glass transition point (Tg 11 ) or less of the
Similarly, an average linear expansion coefficient of 25 ° C. or more and a glass transition point (Tg 13 ) or less of the
Furthermore, let α 1-15 (ppm / ° C.) be an average linear expansion coefficient of 25 ° C. or more and a glass transition point (Tg 15 ) or less of the
And when it is set as the average linear expansion coefficient α 1-s (ppm / ° C.) at 25 ° C. or more and 300 ° C. or less of the semiconductor element,
α 1 −α 1−s ≦ 80 (ppm / ° C.) (Formula (3)) is preferable.
ここで、α1は、α1−11、α1−13、α1−15のいずれかであり、α1−sは、α1―1の樹脂層に接するいずれかの半導体チップである。
たとえば、α1がα1−11である場合、α1−sは樹脂層11に直接する半導体チップ10あるいは半導体チップ12の平均線膨張係数となる。また、α1がα1−13である場合、α1−sは樹脂層13に直接する半導体チップ12あるいは半導体チップ14の平均線膨張係数となる。また、α1がα1−15である場合、α1−sは樹脂層15に直接する半導体チップ14あるいは半導体チップ16の平均線膨張係数となる。なお、各樹脂層がすべての隣接する半導体チップとの関係において、上記数式(3)を満たすことが好ましい。
Here, α 1 is any one of α 1-11 , α 1-13, and α 1-15 , and α 1-s is any semiconductor chip in contact with the resin layer of α 1-1 .
For example, when α 1 is α 1-11 , α 1-s is an average linear expansion coefficient of the
このようにすることで、半導体チップと、各樹脂層との平均線膨張係数差が小さくなり、半導体チップのクラックの発生を抑制することができる。
なかでも、α1−α1−sは、70ppm/℃以下、特に50ppm/℃以下であることが好ましい。なお、α1−α1−sの下限値は、特に限定されないが、樹脂層の線膨張係数を小さくするために配合される無機充填材の配合量の上限値の観点から15ppm/℃であることが好ましい。
なお、α1は、20ppm/℃以上であることが好ましい。また、75ppm/℃以下であることが好ましく、なかでも、55ppm/℃以下、さらには、50ppm/℃以下であることが好ましい。
By doing in this way, the average linear expansion coefficient difference between a semiconductor chip and each resin layer becomes small, and generation | occurrence | production of the crack of a semiconductor chip can be suppressed.
Especially, it is preferable that (alpha) 1- ( alpha) 1-s is 70 ppm / degrees C or less, especially 50 ppm / degrees C or less. In addition, the lower limit value of α 1 -α 1-s is not particularly limited, but is 15 ppm / ° C. from the viewpoint of the upper limit value of the inorganic filler compounded in order to reduce the linear expansion coefficient of the resin layer. It is preferable.
Α 1 is preferably 20 ppm / ° C. or higher. Moreover, it is preferable that it is 75 ppm / degrees C or less, and it is especially preferable that it is 55 ppm / degrees C or less, Furthermore, it is 50 ppm / degrees C or less.
ここで、E'(Pa)、α2(ppm/℃)、Tg(℃)、α1(ppm/℃)、α1−s(ppm/℃)の計測方法は、以下の通りである。
TMAを用いて、熱硬化工程後の樹脂層に、引張荷重3gをかけ、昇温速度10℃/分として、−100℃から300℃の温度範囲で計測を行ない、ガラス転移点Tgを測定する。
また、同測定により25℃以上、ガラス転移温度以下の線膨張係数α1を取得する。さらには、同測定によりガラス転移温度以上、280℃以下の線膨張係数α2を取得する。
半導体チップの線膨張係数であるα1−sも同様の測定方法で計測することができる。
また、弾性率は、動的粘弾性測定装置を用い、引っ張りモード、周波数10Hz、昇温速度5℃/分として、測定温度Tgで測定できる。
Here, the measuring methods of E ′ (Pa), α 2 (ppm / ° C.), Tg (° C.), α 1 (ppm / ° C.) , α 1-s (ppm / ° C.) are as follows.
Using TMA, a tensile load of 3 g is applied to the resin layer after the thermosetting step, and the glass transition point Tg is measured at a temperature increase rate of 10 ° C./min and in a temperature range of −100 ° C. to 300 ° C. .
Moreover, linear expansion coefficient (alpha) 1 below 25 degreeC and a glass transition temperature is acquired by the same measurement. Further, the glass transition temperature or higher by the same measurement to obtain a coefficient of linear expansion alpha 2 of 280 ° C. or less.
Α 1-s which is the linear expansion coefficient of the semiconductor chip can also be measured by the same measuring method.
Further, the elastic modulus can be measured at a measurement temperature Tg using a dynamic viscoelasticity measuring device with a tensile mode, a frequency of 10 Hz, and a temperature rising rate of 5 ° C./min.
(接合工程)
次に、図3(A)に示すように、積層体2の上下を反転させ、図3(B)に示すように、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16同士が半田接合された積層体2を、基材18上に載せ、積層体2と基材18とを半田接合する。
はじめに、基材18を用意する。ここでは、基材18は、樹脂基板であってもよく、また、シリコン基板、ガラス基板やセラミック基板等であってもよい。
(Joining process)
Next, as shown in FIG. 3A, the
First, the
基材18の表面には、端子(積層体接続用端子)181が形成されている。端子181は、端子101と同様の構造、材料で構成され、表面に半田層181Aを有する。端子181は、半導体チップ16に接続されるものである。基材18の裏面には図示しないが、たとえば、端子等が形成されており、表面(半導体チップ16側の面)側に設けられた端子181と電気的に導通している。
次に、この基材18の表面に樹脂層17を設ける。この樹脂層17は、端子181を被覆するように設けられる。樹脂層17としては、樹脂層11,13,15と同様のものであってもよいが、たとえば、ペースト状のノーフロー型アンダーフィル材(NUF)を使用してもよい。基材18の表面の一部に、樹脂層17を設けるため、ペースト状のアンダーフィル材をディスペンスやインクジェット等で塗布することが好ましい。
Terminals (laminated body connection terminals) 181 are formed on the surface of the
Next, the
このようなノーフロー型アンダーフィル材としては、たとえば、特開2008−13710号公報に開示されたものがあげられ、常温で液状の第一エポキシ樹脂と、第一エポキシ樹脂よりも硬化温度が高い第二エポキシ樹脂と、シリコーン変性エポキシ樹脂と、無機充填材と、フラックス活性を有する硬化剤とを含む樹脂組成物で構成される。この樹脂組成物は、溶剤を含まない。
第一エポキシ樹脂としては、たとえば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂が好ましい。
第二エポキシ樹脂としては、アリル基を有するエポキシ樹脂(たとえば、ジアリルビスフェノールA型エポキシ樹脂)が好ましい。
第一エポキシ樹脂は樹脂組成物中で5〜50質量%であることが好ましく、第二エポキシ樹脂は、0.1〜40質量%であることが好ましい。
シリコーン変性エポキシ樹脂としては、ジシロキサン構造を有するシリコーン変性(液状)エポキシ樹脂が挙げられ、具体的に下記一般式(1)で示されるシリコーン変性エポキシ樹脂が挙げられる。
Examples of such a no-flow type underfill material include those disclosed in Japanese Patent Application Laid-Open No. 2008-13710, and the first epoxy resin that is liquid at room temperature and the curing temperature higher than that of the first epoxy resin. The resin composition includes a two-epoxy resin, a silicone-modified epoxy resin, an inorganic filler, and a curing agent having flux activity. This resin composition does not contain a solvent.
As the first epoxy resin, for example, bisphenol type epoxy resins such as bisphenol A type epoxy resin and bisphenol F type epoxy resin are preferable.
As the second epoxy resin, an epoxy resin having an allyl group (for example, diallyl bisphenol A type epoxy resin) is preferable.
The first epoxy resin is preferably 5 to 50% by mass in the resin composition, and the second epoxy resin is preferably 0.1 to 40% by mass.
Examples of the silicone-modified epoxy resin include silicone-modified (liquid) epoxy resins having a disiloxane structure, and specifically include silicone-modified epoxy resins represented by the following general formula (1).
前記シリコーン変性エポキシ樹脂のシリコーン変性率は、特に限定されないが、前記シリコーン変性樹脂のmが5以下であることが好ましく、特にmが1以下であることが好ましい。 The silicone modification rate of the silicone-modified epoxy resin is not particularly limited, but m of the silicone-modified resin is preferably 5 or less, and particularly preferably m is 1 or less.
さらに具体的には、前記シリコーン変性エポキシ樹脂は、前記一般式(1)で示されるシリコーン変性液状エポキシ樹脂のmが0であるシリコーン変性液状エポキシ樹脂と、下記一般式(2)で示されるフェノール類とを加熱反応により合成したものであることが好ましい。これにより、基材や半導体チップへの濡れ性を向上することができる。 More specifically, the silicone-modified epoxy resin includes a silicone-modified liquid epoxy resin in which m of the silicone-modified liquid epoxy resin represented by the general formula (1) is 0, and a phenol represented by the following general formula (2). It is preferable that these are synthesized by heating reaction. Thereby, the wettability to a base material or a semiconductor chip can be improved.
前記一般式(1)で示されるシリコーン変性液状エポキシ樹脂のmが0であるシリコーン変性液状エポキシ樹脂と、前記一般式(2)で表されるフェノール類とのモル比(シリコーン変性エポキシ樹脂のエポキシ基/フェノール類のフェノール性水酸基)は、特に限定されないが、1〜10であることが好ましく、特に1〜5であることが好ましい。モル比が前記範囲内であると、特に反応物の収率や低揮発性などに優れる。
シリコーン変性エポキシ樹脂の含有量は、樹脂組成物全体の0.1〜20質量%であることが好ましい。
The molar ratio of the silicone-modified liquid epoxy resin represented by the general formula (1) in which m is 0 and the phenols represented by the general formula (2) (epoxy of the silicone-modified epoxy resin) The group / phenolic hydroxyl group of the phenols is not particularly limited, but is preferably 1 to 10, and particularly preferably 1 to 5. When the molar ratio is within the above range, the yield of the reaction product and low volatility are particularly excellent.
The content of the silicone-modified epoxy resin is preferably 0.1 to 20% by mass based on the entire resin composition.
さらに、フラックス活性を有する硬化剤は、融点が異なる2種以上を使用することもできる。
たとえば、第一のフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、2,5−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸が好ましい。
また、第二のフラックス活性硬化剤としては、o−フタル酸、トリメリット酸、ヘキサヒドロフタル酸、メチルヘキサヒドロフタル酸、4−ヒドロキシ(o−フタル酸)、3−ヒドロキシ(o−フタル酸)、テトラヒドロフタル酸、マレイン酸、アルキレン基を含むものとしてはコハク酸、マロン酸、グルタル酸、リンゴ酸、セバシン酸、アジピン酸、アゼライン酸、スベリン酸、ピメリン酸、1,9−ノナンジカルボン酸、ドデカン二酸等が挙げられる。これらを単独あるいは複数併用してもかまわない。これらの中でも、セバシン酸が好ましい。
Furthermore, the hardening agent which has flux activity can also use 2 or more types from which melting | fusing point differs.
For example, as the first flux active curing agent, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, 2,5-dihydroxybenzoic acid, 2,6-dihydroxybenzoic acid, 3,4-dihydroxybenzoic acid are used. Acid is preferred.
As the second flux active curing agent, o-phthalic acid, trimellitic acid, hexahydrophthalic acid, methylhexahydrophthalic acid, 4-hydroxy (o-phthalic acid), 3-hydroxy (o-phthalic acid) ), Tetrahydrophthalic acid, maleic acid, those containing alkylene groups include succinic acid, malonic acid, glutaric acid, malic acid, sebacic acid, adipic acid, azelaic acid, suberic acid, pimelic acid, 1,9-nonanedicarboxylic acid And dodecanedioic acid. These may be used alone or in combination. Among these, sebacic acid is preferable.
基材18上に樹脂層17を設けた後、樹脂層17上に積層体2を搭載する。積層体2の端子162が、樹脂層17側に位置するように、積層体2を樹脂層17上に設置する。
その後、一対の挟圧部材41,42で積層体2、樹脂層17、基材18を積層方向に沿って挟圧しながら、積層体2、樹脂層17、基材18を半田層181Aの融点以上に加熱する。このとき、積層体2、樹脂層17、基材18を、一対の挟圧部材41,42で挟圧するとともに、一対の挟圧部材41,42を加熱することで、積層体2、樹脂層17、基材18が半田層181Aの融点以上に加熱されることとなる。これにより、端子181と端子162とが半田接合される。この接合工程では、たとえば、フリップチップボンダーを使用し、基材18に対し、ひとつずつ、積層体2を半田接合する。
このようにして、基材18上には、複数の積層体2が設置され、基材18と複数の積層体2が半田接合され、構造体3が得られる(図3(C)参照)。
After providing the
Thereafter, the
In this way, the plurality of
その後、必要に応じて、構造体3の樹脂層17を硬化させる。ここでは、前述した図2の装置6を使用して、樹脂層17の硬化を行なう。硬化の方法は、前述した方法と同様であり、構造体3を流体で加圧しながら、樹脂層17の熱硬化性樹脂の硬化温度以上に構造体3を加熱して、樹脂層17の硬化を行なう。
このようにすることで、樹脂層17でのボイドの発生を防止できるとともに、発生したボイドを消滅させることができる。
Thereafter, the
By doing in this way, generation | occurrence | production of the void in the
(封止工程)
次に、構造体3の封止を行なう。封止の方法は、ポッティング、トランスファー成形、圧縮成形のいずれであってもよい。
その後、積層体2ごとに、切断して、図3(D)に示す半導体装置1を複数得ることができる。なお、図3(D)において、符号19は、封止材を示し、符号18Aはダイシングされた基材18を示す。また、半導体装置1が複数の積層体2を有する場合には、半導体装置1の単位ごとに切断すればよい。なお、切断には、ダイシングブレード、レーザ、ルーター等を使用することができる。
(Sealing process)
Next, the structure 3 is sealed. The sealing method may be potting, transfer molding, or compression molding.
After that, each of the
以上のような本実施形態によれば、以下の効果を奏することができる。
本実施形態では、半導体装置の製造工程において、積層体2の各樹脂層11,13,15の硬化を最も進行させる工程である熱硬化工程において、
E'×α2×(Tc−Tg)≦2.7×107(Pa)(数式(2))
を満たす条件で熱硬化を行なっている。
これにより、熱硬化工程後に各樹脂層11,13,15に存在する内部応力を低減することができ、樹脂層の内部応力に起因して半導体チップにクラックが発生してしまうことを防止できる。従って、生産性よく半導体装置を製造できる。
また、本実施形態のように、樹脂層を複数積層して熱硬化を行なう場合には、従来全く認識がなかった、熱硬化温度〜ガラス転移点の範囲で発生する応力が、大きく半導体チップのクラック発生に影響していることがわかり、上記数式(2)を満たす条件で熱硬化を行なうことが、きわめて重要であることがわかった。
さらに、本実施形態のように、半導体チップをTSV構造とした場合には、半導体基板の厚みが非常に薄いものとなるため、上記数式(2)を満たす条件で熱硬化を行なうことが、半導体チップのクラック発生防止のためには、有効である。
According to the present embodiment as described above, the following effects can be obtained.
In this embodiment, in the manufacturing process of the semiconductor device, in the thermosetting process, which is the process of making the curing of the resin layers 11, 13, 15 of the
E ′ × α 2 × (Tc−Tg) ≦ 2.7 × 10 7 (Pa) (Formula (2))
Thermosetting is performed under conditions that satisfy the above conditions.
Thereby, the internal stress which exists in each
In addition, when a plurality of resin layers are stacked and thermoset as in this embodiment, the stress generated in the range of the thermoset temperature to the glass transition point, which has not been recognized at all, is greatly increased in the semiconductor chip. It was found that cracking was affected, and it was found that it is extremely important to perform thermosetting under the condition satisfying the above formula (2).
Further, when the semiconductor chip has a TSV structure as in this embodiment, the thickness of the semiconductor substrate is very thin. Therefore, it is possible to perform thermosetting under the condition satisfying the above formula (2). This is effective for preventing cracks in the chip.
また、本実施形態では、樹脂層11,13,15を硬化させる際に、流体により積層体2を周囲から加圧している。そのため、流体で積層体2を加圧することで、歪がかかった状態で樹脂層が熱硬化するため、流体による加圧に起因して、樹脂層内に内部応力が残留する可能性がある。また、樹脂層に残留する内部応力としては、TcからTgまで冷却する際の熱収縮に起因して発生する内部応力もある。
そのため、本実施形態のような製造方法を使用した場合には、流体により積層体2を加圧することで、ボイドの発生を低減できるものの、樹脂層には比較的大きな内部応力が残留する可能性がある。
そこで、流体により積層体2を加圧しながら、樹脂層の硬化を行なう一方で、E'×α2×(Tc−Tg)≦2.7×107(Pa)を満たす条件で熱硬化を行なうことで、ボイド発生を低減しつつ、樹脂層の内部応力を減らすことを可能とした。これにより、半導体チップにクラックが発生しにくく、かつ、ボイドが低減できて接続信頼性の高い半導体装置を提供できる。
Moreover, in this embodiment, when hardening the resin layers 11, 13, and 15, the
Therefore, when the manufacturing method as in this embodiment is used, generation of voids can be reduced by pressurizing the
Therefore, the resin layer is cured while pressurizing the
また、本実施形態では、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16をこの順で積層し、積層体2全体を加熱して半田接合を行うため、半導体チップ同士を順次半田接合する場合に比べて、各半導体チップ10,12,14,16にかかる熱ダメージを低減させることができる。したがって、半導体装置1の信頼性を向上させることができる。
In the present embodiment, the
また、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16をこの順で積層して積層体2を得た後、積層体2全体を加熱して、端子101、121同士、端子122、141同士、端子142、161同士間の半田接合を同時に行っている。そのため、半導体部品同士ごとに半田接合を逐次行いながら、複数の半導体部品を積層する場合に比べ、半田接合時の生産性を向上させることができる。
すなわち、半導体チップと樹脂層とから積層体を構成する工程ののち、半導体チップどうしを半田接合する工程を一回で実施することができるので、半導体装置が、半導体チップを3つ以上有するものであると、半導体装置をより効率的に製造することができる。
なお、本実施形態では、積層体2を得る際に、半導体チップ10上に、樹脂層付き半導体チップを積層するごとに、加熱しているが、この際の加熱は、樹脂層により半導体チップ同士を接着するための加熱である。したがって、加熱時間は比較的短く、加熱温度も低くてすむため、積層体2を得る工程を実施しても、従来の製造方法に比べ、生産性を向上させることができる。
Further, after the
In other words, after the step of forming the laminated body from the semiconductor chip and the resin layer, the step of soldering the semiconductor chips to each other can be performed at a time, so that the semiconductor device has three or more semiconductor chips. If it exists, a semiconductor device can be manufactured more efficiently.
In the present embodiment, when the
さらに、本実施形態では、積層体2を挟圧して、半田接合している。
従来は、半導体チップを積層するごとに、挟圧し、半田接合していたため、下層の半導体チップは、複数回、挟圧されることとなり、ダメージをうけやすい。
これに対し、本実施形態では、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16をこの順で積層して積層体2を得た後、積層体2を挟圧して、半田接合を行なっている。半田接合時に、複数回挟圧されてしまうことが防止され、半導体チップ10,12,14、16へのダメージが低減される。
Furthermore, in this embodiment, the
Conventionally, each time a semiconductor chip is stacked, it is clamped and soldered, so the underlying semiconductor chip is clamped multiple times and is easily damaged.
On the other hand, in the present embodiment, the
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記実施形態では、半導体チップ10は、他の半導体チップと同じ大きさであったが、これに限られるものではない。たとえば、図4に示すように、複数の半導体チップ10が作りこまれた半導体ウェハ10A上に樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16からなる構造体を複数配置し、この状態で加熱して、端子101,121同士、端子122,141同士、端子142,161同士の半田接合を行ってもよい。その後、前記実施形態と同様の熱硬化工程を実施し、その後、半導体ウェハを切断してもよい。
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in the embodiment, the
さらに、前記各実施形態では、半導体チップ10は、TSV構造を有しないものとしたが、これに限らず、TSV構造の半導体チップとしてもよい。
Furthermore, in each said embodiment, although the
また、前記各実施形態では、半導体チップを4つ有する半導体装置1を製造したが、これに限られるものではない。
さらに、前記各実施形態では、端子121,141,161、181が半田層121A、141A、161A、181Aを有していたが、これに限られず、端子122,142,162が表面に半田層を有するものであってもよい。また、端子101、121,141,161、181、端子122,142,162のすべてが表面に半田層を有していてもよい。これらの半田層を溶融させて、半導体チップ10,12,14,16間、さらには、積層体2と基材18との間の半田接合を行えばよい。
さらには、前記実施形態では、端子101,121同士、端子122,141同士、端子142,161同士の半田接合を同時に行っていたが、これに限られるものではない。
たとえば、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層した後、端子101,121同士を半田接合する。そして、その後、半導体チップ12上に樹脂層13、半導体チップ14を配置し、端子122,141同士を半田接合する。さらに、半導体チップ14上に樹脂層15、半導体チップ16を積層して、端子142,161同士の半田接合を行う。このように、逐次、端子同士を半田接合してもよい。
換言すると、本発明の実施形態は、端子101,121同士、端子122,141同士、端子142,161同士の半田接合して積層体2を構成する工程を含むが、この工程は、端子101,121同士を接触させて半田接合する工程と、端子122,141同士を接触させて、半田接合する工程と、端子142,161同士を接触させて半田接合する工程とを同時に実施する工程であってもよく、これらの工程を順に実施する工程であってもよい。
Moreover, in each said embodiment, although the semiconductor device 1 which has four semiconductor chips was manufactured, it is not restricted to this.
Further, in each of the embodiments, the
Furthermore, in the said embodiment, although the
For example, after the
In other words, the embodiment of the present invention includes a step of soldering the
次に、本発明の実施例について説明する。 Next, examples of the present invention will be described.
(実施例1)
前記実施形態と同様の方法で半導体装置を製造した。
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
クレゾールノボラック樹脂(DIC株式会社製 (商品名「KA−1160」))5.1質量部、フェノールアラルキル樹脂(三井化学株式会社製 (商品名「ミレックスXLC−4L」))5.1質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))14.19質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製(商品名「EPICLON−840」))14.19重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)7.5質量部、フェノキシ樹脂(三菱化学株式会社製 (商品名「YX−6954」))3.63質量部、硬化促進剤である2―フェニルー4−メチルイミダゾール(四国化成工業株式会社製、(商品名「2P4MZ」))0.06質量部、シランカップリング剤である3-グリシドキシプロピルトリメトキシシラン(信越化学工業株式会社製 (商品名「KBM−403」))0.25質量部、シリカフィラー(株式会社アドマテックス製 (商品名「SC1050」))50質量部をメチルエチルケトンに溶解(無機充填材は混合)し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
なお、シリカフィラーの平均粒径は、0.25μmであった。この平均粒子径は、水中にシリカフィラーを1分間超音波処理することにより分散させ、粒度分布計(島津製作所社製、製品名:レーザー回折式粒度分布測定装置SALDシリーズ)により測定した(D50)ものである。
Example 1
A semiconductor device was manufactured by the same method as in the previous embodiment.
(Production of resin layer)
A resin layer was prepared.
A resin layer having the composition shown in Table 1 was prepared.
Specifically, it is as follows.
5.1 parts by mass of cresol novolac resin (manufactured by DIC Corporation (trade name “KA-1160”)), 5.1 parts by mass of phenol aralkyl resin (trade name “Millex XLC-4L” by Mitsui Chemicals), 14.19 parts by mass of bisphenol F type epoxy resin (manufactured by DIC Corporation (trade name “EXA-830LVP”)), 14.19 parts by weight, bisphenol A type epoxy resin (manufactured by DIC Corporation (trade name “EPICLON-840”)) Part, 7.5 parts by mass of trimellitic acid (Tokyo Chemical Industry Co., Ltd.) which is a flux active compound, 3.63 parts by mass of phenoxy resin (Mitsubishi Chemical Co., Ltd. (trade name “YX-6654”)), curing acceleration 2-phenyl-4-methylimidazole (manufactured by Shikoku Kasei Kogyo Co., Ltd., (trade name “2P4MZ”)) 0.06 mass Part, 3-glycidoxypropyltrimethoxysilane (manufactured by Shin-Etsu Chemical Co., Ltd. (trade name “KBM-403”)) which is a silane coupling agent, silica filler (manufactured by Admatex Co., Ltd. (product) Name “SC1050”)) 50 parts by mass was dissolved in methyl ethyl ketone (inorganic filler was mixed) to prepare a resin varnish having a solid content concentration of 50% by mass. The obtained resin varnish was applied to a base polyester film (Purex A53, manufactured by Teijin DuPont Films Co., Ltd.) to a thickness of 50 μm, and then dried at 100 ° C. for 5 minutes to obtain a flux activity of 25 μm thickness. A resin layer having was obtained.
The average particle size of the silica filler was 0.25 μm. This average particle size was measured by dispersing the silica filler in water by ultrasonic treatment for 1 minute and measuring with a particle size distribution meter (manufactured by Shimadzu Corporation, product name: Laser diffraction particle size distribution analyzer SALD series) (D50). Is.
(積層体を用意する工程)
半導体チップ10、12、14、16を用意した。半導体チップ12の端子121を被覆するように、上述した(樹脂層の作製)の欄で作製した樹脂層(ここでは樹脂層11とする)をラミネートした。
同様に半導体チップ14の端子141を被覆するように上述した樹脂層(ここでは、樹脂層13とする)をラミネートした。
さらに、半導体チップ16の端子161を被覆するように上述した樹脂層(ここでは、樹脂層15とする)をラミネートした。
ラミネートは温度95℃、圧力0.8MPa、30秒間で行なった。
その後、半導体チップ10の端子101が形成された面と、半導体チップ12に設けられた樹脂層11とを対向させて、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層した。このとき、フリップチップボンダーを使用して、大気圧下、大気中で、で半硬化の状態(Bステージ)の樹脂層11を介して半導体チップ10および半導体チップ12を接着した。この接着は、下側ステージを100℃、ボンディングツールを150℃、圧力0.1MPa、2秒間で行なった。後述する半導体チップ同士の接着も同様の条件である。
次に、半導体チップ12の端子122が形成された面と、半導体チップ14に設けられた樹脂層13とを対向させて、半導体チップ12上に、樹脂層13を介して半導体チップ14を積層した。このとき、フリップチップボンダーを使用して、大気圧下、大気中で、半硬化の状態(Bステージ)の樹脂層13を介して半導体チップ12と半導体チップ14を接着した。
以上の工程においては、半田層は溶融していなかった。また、各端子間には、樹脂層が介在した状態となっていた。
次に、図1(C)に示すように、挟圧部材43に樹脂層15付き半導体チップ16を取り付けた。一方で、挟圧部材44を100℃に設定し、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14から構成される積層体を設置した。
そして、150℃に加熱した挟圧部材43で、荷重0.5MPa/12secの条件で積層体を加圧し、次いで、挟圧部材43を急昇温し、挟圧部材43の温度を280℃に設定し、荷重0.5MPa/12secで加圧して、端子101,121同士、端子122,141同士、端子142,161同士を半田接合した。
なお、半導体チップ10の厚みは200μm、半導体チップ12、14、16の厚みはいずれも50μmであった。
(Process for preparing a laminate)
Semiconductor chips 10, 12, 14, and 16 were prepared. The resin layer (herein referred to as “
Similarly, the above-described resin layer (here, referred to as resin layer 13) was laminated so as to cover the
Further, the above-described resin layer (herein referred to as the resin layer 15) was laminated so as to cover the
Lamination was performed at a temperature of 95 ° C. and a pressure of 0.8 MPa for 30 seconds.
Thereafter, the surface of the
Next, the surface of the
In the above process, the solder layer was not melted. In addition, a resin layer is interposed between the terminals.
Next, as shown in FIG. 1C, the
Then, the laminated body is pressurized under the condition of a load of 0.5 MPa / 12 sec with the clamping
The
(熱硬化工程)
端子101,121同士、端子122,141同士、端子142,161同士が半田接合された積層体2の樹脂層11,13,15を硬化させた。加圧・加熱装置(株式会社協真エンジニアリング製、型番:HPV−5050MAH−D)を用いて、加圧硬化した。
積層体2を加熱・加圧装置の容器61に入れて、室温から加熱を開始するとともに、加圧流体により加圧した。加圧流体による加圧力は0.8MPaであった。積層体2を前記加圧力で、180℃で2時間加熱した。その後、加圧流体による加圧を解除し、積層体2を180℃から25℃まで放冷した。
その後、容器61から積層体2を取り出した。
熱硬化後の各樹脂層のガラス転移点(Tg)以上280℃以下の平均線膨張係数をα2とし、ガラス転移点Tgにおける弾性率をE'とした場合、
E'(Pa)×α2(ppm/℃)×(Tc−Tg)(℃)=2.5×107(Pa)であった。
なお、樹脂層の弾性率(E')、ガラス転移温度(Tg)平均線膨張係数α2、α1の測定結果を表2,3に示す。
その後、前記実施形態と同様、積層体2を、シリコン基板である基材18と半田接合した。
(Thermosetting process)
The resin layers 11, 13, and 15 of the
The
Thereafter, the
When the average linear expansion coefficient of the glass transition point (Tg) and 280 ° C. or less of each resin layer after thermosetting is α 2 and the elastic modulus at the glass transition point Tg is E ′,
E ′ (Pa) × α 2 (ppm / ° C.) × (Tc−Tg) (° C.) = 2.5 × 10 7 (Pa).
Tables 2 and 3 show the measurement results of the elastic modulus (E ′) and glass transition temperature (Tg) average linear expansion coefficients α 2 and α 1 of the resin layer.
Thereafter, similarly to the embodiment, the
(実施例2)
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
フェノールアラルキル樹脂(三井化学株式会社製 (商品名「ミレックスXLC−4L」))5.1質量部、フェノールノボラック樹脂(住友ベークライト株式会社製 (商品名「PR−55617」))5.1質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))14.19質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製、(商品名「EPICLON−840」))14.19重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)7.5質量部、アクリル酸エステル共重合体(ナガセケムテックス株式会社製 (商品名「SG−P3」))3.63質量部、硬化促進剤である2−メチルイミダゾール(四国化成株式会社製 (商品名「2MZ−H」))0.06質量部、シランカップリング剤である3−メタクリロキシプロピルトリエトキシシラン(信越化学工業株式会社製 (商品名「KBE−503」))0.25質量部、シリカフィラー(株式会社アドマテックス製 (商品名「SC1050」))50質量部をメチルエチルケトンに溶解(無機充填材は混合)し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
この樹脂層を樹脂層11、13、15に用い、硬化温度を150℃、硬化時間を5時間とした点以外は、実施例1と同様である。
(Example 2)
(Production of resin layer)
A resin layer was prepared.
A resin layer having the composition shown in Table 1 was prepared.
Specifically, it is as follows.
Phenol aralkyl resin (Mitsui Chemicals Co., Ltd. (trade name “Mirex XLC-4L”)) 5.1 parts by mass, phenol novolac resin (Sumitomo Bakelite Co., Ltd. (trade name “PR-55617”)) 5.1 parts by mass 14.19 parts by mass of bisphenol F type epoxy resin (manufactured by DIC Corporation (trade name “EXA-830LVP”)), bisphenol A type epoxy resin (manufactured by DIC Corporation, (trade name “EPICLON-840”)) 19 parts by weight, 7.5 parts by weight of trimellitic acid (manufactured by Tokyo Chemical Industry Co., Ltd.) which is a flux active compound, acrylic acid ester copolymer (manufactured by Nagase ChemteX Corporation (trade name “SG-P3”)) 3 .63 parts by mass, 2-methylimidazole (manufactured by Shikoku Kasei Co., Ltd. (trade name “2MZ-H”)) as a curing accelerator .06 parts by mass, silane coupling agent 3-methacryloxypropyltriethoxysilane (manufactured by Shin-Etsu Chemical Co., Ltd. (trade name “KBE-503”)), 0.25 parts by mass, silica filler (manufactured by Admatex Co., Ltd.) (Product name “SC1050”)) 50 parts by mass was dissolved in methyl ethyl ketone (mixed with inorganic filler) to prepare a resin varnish having a solid content concentration of 50% by mass. The obtained resin varnish was applied to a base polyester film (Purex A53, manufactured by Teijin DuPont Films Co., Ltd.) to a thickness of 50 μm, and then dried at 100 ° C. for 5 minutes to obtain a flux activity of 25 μm thickness. A resin layer having was obtained.
This resin layer is the same as that of Example 1 except that the resin layers 11, 13, and 15 are used, the curing temperature is 150 ° C., and the curing time is 5 hours.
(比較例1)
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
クレゾールノボラック樹脂(DIC株式会社製 (商品名「KA−1160」))20.38質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))28.38質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製(商品名「EPICLON−840」))28.38重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)15質量部、フェノキシ樹脂(三菱化学株式会社製 (商品名「YX−6954」))7.25質量部、硬化促進剤である2―フェニルー4−メチルイミダゾール(四国化成工業株式会社製、(商品名「2P4MZ」))0.13質量部、シランカップリング剤である3-グリシドキシプロピルトリメトキシシラン(信越化学工業株式会社製 (商品名「KBM−403」))0.5質量部をメチルエチルケトンに溶解し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
この樹脂層を樹脂層11、13、15に用い、硬化温度を230℃、硬化時間を1時間とした点以外は、実施例1と同様である。
(Comparative Example 1)
(Production of resin layer)
A resin layer was prepared.
A resin layer having the composition shown in Table 1 was prepared.
Specifically, it is as follows.
Cresol novolac resin (DIC Corporation (trade name “KA-1160”) 20.38 parts by mass, bisphenol F type epoxy resin (DIC Corporation (trade name “EXA-830LVP”)) 28.38 parts by mass, bisphenol A Type epoxy resin (manufactured by DIC Corporation (trade name “EPICLON-840”)) 28.38 parts by weight, flux active compound trimellitic acid (manufactured by Tokyo Chemical Industry Co., Ltd.) 15 parts by mass, phenoxy resin (Mitsubishi Chemical Corporation) 7.25 parts by mass (trade name “YX-6594”) manufactured by the company, 2-phenyl-4-methylimidazole (manufactured by Shikoku Kasei Kogyo Co., Ltd., (trade name “2P4MZ”)) 0.13 mass 3-glycidoxypropyltrimethoxysilane (manufactured by Shin-Etsu Chemical Co., Ltd. (product) "KBM-403")) was dissolved in 0.5 parts by weight of methyl ethyl ketone to prepare a solid concentration of 50 wt% of the resin varnish. The obtained resin varnish was applied to a base polyester film (Purex A53, manufactured by Teijin DuPont Films Co., Ltd.) to a thickness of 50 μm, and then dried at 100 ° C. for 5 minutes to obtain a flux activity of 25 μm thickness. A resin layer having was obtained.
This resin layer is the same as that of Example 1 except that the resin layers 11, 13, and 15 are used, the curing temperature is 230 ° C., and the curing time is 1 hour.
(比較例2)
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
フェノールアラルキル樹脂(三井化学株式会社製 (商品名「ミレックスXLC−4L」))7.64質量部、フェノールノボラック樹脂(住友ベークライト株式会社製 (商品名「PR−55617」))7.64質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))21.28質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製、(商品名「EPICLON−840」))21.28重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)11.25質量部、アクリル酸エステル共重合体(ナガセケムテックス株式会社製 (商品名「SG−P3」))5.44質量部、硬化促進剤である2−メチルイミダゾール(四国化成株式会社製 (商品名「2MZ−H」))0.09質量部、シランカップリング剤である3−メタクリロキシプロピルトリエトキシシラン(信越化学工業株式会社製 (商品名「KBE−503」))0.38質量部、シリカフィラー(株式会社アドマテックス製 (商品名「SC1050」))25質量部をメチルエチルケトンに溶解(無機充填材は混合)し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
この樹脂層を樹脂層11、13、15に用い、硬化温度を230℃、硬化時間を1時間とした点以外は、実施例1と同様である。
(Comparative Example 2)
(Production of resin layer)
A resin layer was prepared.
A resin layer having the composition shown in Table 1 was prepared.
Specifically, it is as follows.
7.64 parts by mass of phenol aralkyl resin (Mitsui Chemicals Co., Ltd. (trade name “Mirex XLC-4L”)), phenol novolac resin (manufactured by Sumitomo Bakelite Co., Ltd. (trade name “PR-55617”)) 7.64 parts by mass 21.28 parts by mass of bisphenol F type epoxy resin (manufactured by DIC Corporation (trade name “EXA-830LVP”)), bisphenol A type epoxy resin (manufactured by DIC Corporation, (trade name “EPICLON-840”)) 28 parts by weight, 11.25 parts by weight of trimellitic acid (produced by Tokyo Chemical Industry Co., Ltd.) which is a flux active compound, acrylic ester copolymer (produced by Nagase ChemteX Corporation (trade name “SG-P3”)) 5 .44 mass parts, 2-methylimidazole (product name “2MZ- )) 0.09 parts by mass, 3-methacryloxypropyltriethoxysilane (manufactured by Shin-Etsu Chemical Co., Ltd. (trade name “KBE-503”)) which is a silane coupling agent, 0.38 parts by mass, silica filler (stock) 25 parts by mass (manufactured by Admatechs (trade name “SC1050”)) was dissolved in methyl ethyl ketone (inorganic filler was mixed) to prepare a resin varnish having a solid concentration of 50% by mass. The obtained resin varnish was applied to a base polyester film (Purex A53, manufactured by Teijin DuPont Films Co., Ltd.) to a thickness of 50 μm, and then dried at 100 ° C. for 5 minutes to obtain a flux activity of 25 μm thickness. A resin layer having was obtained.
This resin layer is the same as that of Example 1 except that the resin layers 11, 13, and 15 are used, the curing temperature is 230 ° C., and the curing time is 1 hour.
(比較例3)
実施例1と同様の樹脂層を樹脂層11,13,15に用い、硬化温度を230℃、硬化時間を1時間とした点以外は、実施例1と同様である。
(Comparative Example 3)
The same resin layer as in Example 1 is used for the resin layers 11, 13, and 15, except that the curing temperature is 230 ° C. and the curing time is 1 hour.
(測定)
(樹脂層のガラス転移温度(Tg)平均線膨張係数α2、α1)
各実施例、各比較例において、作製した樹脂層を、180℃2時間硬化させた。その後、切削して、20mm×3mm×0.025mmの試験片を得た。この試験片をセイコーインスツル株式会社製TMA/SS120を用いて圧縮荷重3g、−100℃から300℃の温度範囲を昇温速度10℃/分の条件で測定し、ガラス転移点Tgを得た。
また、同測定により25℃以上、ガラス転移温度以下の範囲における平均線膨張係数α1を取得した。さらには、同測定によりガラス転移温度以上、280℃以下の範囲における平均線膨張係数α2を取得した。
(Measurement)
(Glass transition temperature (Tg) average linear expansion coefficient α 2 , α 1 of resin layer)
In each example and each comparative example, the produced resin layer was cured at 180 ° C. for 2 hours. Then, it cut and obtained the test piece of 20 mm x 3 mm x 0.025 mm. This test piece was measured using a TMA / SS120 manufactured by Seiko Instruments Inc. under a compression load of 3 g and a temperature range of −100 ° C. to 300 ° C. under conditions of a temperature increase rate of 10 ° C./min to obtain a glass transition point Tg. .
Moreover, average linear expansion coefficient (alpha) 1 in the range below 25 degreeC and a glass transition temperature was acquired by the same measurement. Furthermore, average linear expansion coefficient (alpha) 2 in the range more than glass transition temperature and 280 degrees C or less was acquired by the same measurement.
(半導体チップの平均線膨張係数)
半導体チップの平均線膨張係数であるα1−sは、以下の方法で測定した。
ウェハを切削して、20mm×3mm×0.05mmの試験片を得た。この試験片をセイコー製TMA/SS120を用いて圧縮荷重3g、−100℃から300℃の温度範囲を昇温速度10℃/分の条件で測定し、25℃以上、300℃以下の範囲における平均線膨張係数α1−sを得た。
(Average linear expansion coefficient of semiconductor chip)
Α 1-s, which is an average linear expansion coefficient of the semiconductor chip, was measured by the following method.
The wafer was cut to obtain a test piece of 20 mm × 3 mm × 0.05 mm. This test piece was measured using a Seiko TMA / SS120 with a compression load of 3 g and a temperature range of −100 ° C. to 300 ° C. under a temperature increase rate of 10 ° C./min, and an average in a range of 25 ° C. or more and 300 ° C. or less. A linear expansion coefficient α 1-s was obtained.
(樹脂層の弾性率E')
各実施例、各比較例において、作製した樹脂層を、180℃2時間硬化させた。その後、切削して、20mm×5mm×0.025mmの試験片を得た。この試験片を用い、動的粘弾性測定装置により、引っ張りモード、周波数10Hz、昇温速度5℃/分として、測定温度Tgで貯蔵弾性率を測定した。
(Elastic modulus E ′ of the resin layer)
In each example and each comparative example, the produced resin layer was cured at 180 ° C. for 2 hours. Then, it cut and obtained the test piece of 20 mm x 5 mm x 0.025 mm. Using this test piece, the storage elastic modulus was measured at a measurement temperature Tg, using a dynamic viscoelasticity measuring device, in a tensile mode, a frequency of 10 Hz, and a heating rate of 5 ° C./min.
(結果)
各実施例、各比較例において得られた半導体装置の積層体2の半導体チップを光学顕微鏡(200倍)で観察した。
実施例1,2では、半導体装置の積層体2の半導体チップにクラックは発生しなかった。
これに対し、比較例1−3では、積層体を製造した後、半導体チップにクラックが生じていることがわかった。
以下、参考形態の例を付記する。
[1]
電子部品、熱硬化性の第一樹脂層、第一半導体素子、熱硬化性の第二樹脂層、第二半導体素子がこの順で積層された半導体装置の製造方法であって、
前記第一半導体素子の接続用端子と、前記電子部品の接続用端子とを当接させるとともに、前記第一半導体素子および前記電子部品間に、互いに当接した前記接続用端子の周囲を取り囲むように前記第一樹脂層を配置し、
前記第一半導体素子の他の接続用端子と前記第二半導体素子の接続用端子とを当接させるとともに、
前記第一半導体素子および前記第二半導体素子間に、互いに当接した前記他の接続用端子および前記接続用端子の周囲を取り囲む第二樹脂層を配置することで積層体を構成する工程と、
前記積層体を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる工程とを含み、
積層体を加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
当該熱硬化後の前記積層体の前記第一樹脂層のガラス転移点Tg 1 (℃)および前記第二樹脂層のガラス転移点Tg 2 (℃)を超える熱硬化温度Tc(℃)で、前記積層体の前記第一樹脂層および前記第二樹脂層を熱硬化した後、熱硬化温度Tc(℃)から前記第一樹脂層のガラス転移点Tg 1 (℃)および前記第二樹脂層のガラス転移点Tg 2 (℃)を下回る温度まで、前記第一樹脂層および第二樹脂層を冷却し、
前記熱硬化後の前記積層体の前記第一樹脂層の前記Tg 1 以上280℃以下の平均線膨張係数をα 2−1 (ppm/℃)とし、
前記熱硬化後の前記積層体の前記第一樹脂層の前記Tg 1 における弾性率をE' 1 (Pa)とした場合、
E' 1 ×α 2−1 ×(Tc−Tg 1 )≦2.7×10 7 (Pa)
であり、
前記熱硬化後の前記積層体の前記第二樹脂層の前記Tg 2 以上280℃以下の平均線膨張係数をα 2−2 (ppm/℃)とし、
前記熱硬化後の前記積層体の前記第二樹脂層の前記Tg 2 における弾性率をE' 2 (Pa)とした場合、
E' 2 ×α 2−2 ×(Tc−Tg 2 )≦2.7×10 7 (Pa)
である半導体装置の製造方法。
[2]
1に記載の半導体装置の製造方法において、
Tc−Tg 1 ≧5℃であり、
Tc−Tg 2 ≧5℃である半導体装置の製造方法。
[3]
1または2に記載の半導体装置の製造方法において、
前記第一半導体素子は、基板と、前記基板を貫通するとともに、前記接続用端子に接続される貫通ビアとを備えるTSV(Through−Silicon Via)構造の半導体チップである半導体装置の製造方法。
[4]
1乃至3のいずれかに記載の半導体装置の製造方法において、
前記第一半導体素子の前記接続用端子および前記電子部品の接続用端子のうち、少なくともいずれか一方の表面には、半田層が形成されており、
前記第一樹脂層はフラックス活性化合物を含有し、
前記第一半導体素子の前記他の接続用端子および前記第二半導体素子の接続用端子のうち、少なくともいずれか一方の表面には、半田層が形成されており、
前記第二樹脂層はフラックス活性化合物を含有し、
積層体を構成する前記工程では、
前記第一半導体素子の前記電子部品との対向面および前記電子部品の前記第一半導体素子との対向面のうち、少なくともいずれか一方にフィルム状の前記第一樹脂層を設け、
前記第一半導体素子の前記第二半導体素子との対向面および前記第二半導体素子の前記第一半導体素子との対向面のうち、少なくともいずれか一方にフィルム状の前記第二樹脂層を設け、
前記第一半導体素子の接続用端子と前記電子部品の接続用端子とを半田接合し、
前記第一半導体素子の前記他の接続用端子と前記第二半導体素子の接続用端子とを半田接合して前記積層体を構成する半導体装置の製造方法。
[5]
4に記載の半導体装置の製造方法において、
前記第一樹脂層および前記第二樹脂層は、平均粒径が0.5μm以下の無機充填材を20質量%以上80質量%以下含むものである半導体装置の製造方法。
[6]
4または5に記載の半導体装置の製造方法において、
積層体を構成する前記工程では、
前記第一半導体素子の接続用端子と、前記電子部品の接続用端子との間に前記第一樹脂層が介在しており、
前記第一半導体素子の接続用端子と、前記第二半導体素子の接続用端子との間に前記第二樹脂層が介在しており、
前記第一半導体素子、前記第一樹脂層、前記電子部品を挟圧することで、前記接続用端子間の前記第一樹脂層が排除されて、接続用端子同士が半田接合され、
前記第一半導体素子、前記第二樹脂層、前記第二半導体素子を挟圧することで、前記他の接続用端子と前記第二半導体素子の前記接続用端子と間の前記第二樹脂層が排除されて、前記他の接続用端子と前記接続用端子とが半田接合される半導体装置の製造方法。
[7]
4乃至6のいずれかに記載の半導体装置の製造方法において、
前記第一樹脂層および前記第二樹脂層は、カルボキシル基を有するフラックス活性化合物および/またはフェノール性水酸基を有するフラックス活性化合物を含む半導体装置の製造方法。
[8]
1乃至7のいずれかに記載の半導体装置の製造方法において、
前記積層体を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
前記積層体を流体により加圧しながら、加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる半導体装置の製造方法。
[9]
1乃至8のいずれかに記載の半導体装置の製造方法において、
前記熱硬化後の前記積層体の前記第一樹脂層の25℃以上、ガラス転移点以下の平均線膨張係数α 1−1 (ppm/℃)とし、前記第一半導体素子の25℃以上、300℃以下における平均線膨張係数α 1−s (ppm/℃)とした場合、
α 1−1 −α 1−s ≦80(ppm/℃)であり、
前記熱硬化後の前記積層体の前記第二樹脂層の25℃以上、ガラス転移点以下の平均線膨張係数α 1−2 (ppm/℃)とした場合、
α 1−2 −α 1−s ≦80(ppm/℃)である半導体装置の製造方法。
(result)
The semiconductor chip of the
In Examples 1 and 2, no crack was generated in the semiconductor chip of the
On the other hand, in Comparative Example 1-3, after manufacturing a laminated body, it turned out that the crack has arisen in the semiconductor chip.
Hereinafter, examples of the reference form will be added.
[1]
A method of manufacturing a semiconductor device in which an electronic component, a thermosetting first resin layer, a first semiconductor element, a thermosetting second resin layer, and a second semiconductor element are laminated in this order,
The connection terminal of the first semiconductor element and the connection terminal of the electronic component are brought into contact with each other, and the periphery of the connection terminal in contact with each other is surrounded between the first semiconductor element and the electronic component. The first resin layer is disposed on the
While contacting the other connection terminal of the first semiconductor element and the connection terminal of the second semiconductor element,
A step of configuring a laminate by disposing a second resin layer surrounding the other connection terminals and the connection terminals that are in contact with each other between the first semiconductor element and the second semiconductor element; and
Heating the laminate, and thermosetting the first resin layer and the second resin layer,
In the step of heating the laminate and thermosetting the first resin layer and the second resin layer,
The thermosetting temperature Tc (° C.) exceeding the glass transition point Tg 1 (° C.) of the first resin layer and the glass transition point Tg 2 (° C.) of the second resin layer of the laminate after the thermosetting , After thermosetting the first resin layer and the second resin layer of the laminate, the glass transition point Tg 1 (° C.) of the first resin layer and the glass of the second resin layer from the thermosetting temperature Tc (° C.). The first resin layer and the second resin layer are cooled to a temperature below the transition point Tg 2 (° C.),
The average linear expansion coefficient of the Tg 1 to 280 ° C. of the first resin layer of the laminate after the thermosetting is α 2-1 (ppm / ° C.),
When the elastic modulus at the Tg 1 of the first resin layer of the laminate after the thermosetting is E ′ 1 (Pa),
E ′ 1 × α 2-1 × (Tc-Tg 1 ) ≦ 2.7 × 10 7 (Pa)
And
The average linear expansion coefficient of Tg 2 or more and 280 ° C. or less of the second resin layer of the laminate after the thermosetting is α 2-2 (ppm / ° C.),
When the elastic modulus at the Tg 2 of the second resin layer of the laminate after the thermosetting is E ′ 2 (Pa),
E ′ 2 × α 2-2 × (Tc-Tg 2 ) ≦ 2.7 × 10 7 (Pa)
A method for manufacturing a semiconductor device.
[2]
In the manufacturing method of the semiconductor device according to 1,
Tc−Tg 1 ≧ 5 ° C.
A method for manufacturing a semiconductor device in which Tc−Tg 2 ≧ 5 ° C.
[3]
In the manufacturing method of the semiconductor device according to 1 or 2,
The method of manufacturing a semiconductor device, wherein the first semiconductor element is a semiconductor chip having a TSV (Through-Silicon Via) structure including a substrate and a through via that penetrates the substrate and is connected to the connection terminal.
[4]
In the method for manufacturing a semiconductor device according to any one of 1 to 3,
A solder layer is formed on at least one surface of the connection terminal of the first semiconductor element and the connection terminal of the electronic component,
The first resin layer contains a flux active compound,
A solder layer is formed on the surface of at least one of the other connection terminals of the first semiconductor element and the connection terminals of the second semiconductor element,
The second resin layer contains a flux active compound,
In the step of constructing the laminate,
The film-like first resin layer is provided on at least one of the facing surface of the first semiconductor element facing the electronic component and the facing surface of the electronic component facing the first semiconductor element,
The film-like second resin layer is provided on at least one of the facing surface of the first semiconductor element facing the second semiconductor element and the facing surface of the second semiconductor element facing the first semiconductor element,
Soldering the connection terminal of the first semiconductor element and the connection terminal of the electronic component,
A method for manufacturing a semiconductor device, wherein the other connection terminal of the first semiconductor element and the connection terminal of the second semiconductor element are soldered to form the stacked body.
[5]
4. The method of manufacturing a semiconductor device according to 4,
The method for manufacturing a semiconductor device, wherein the first resin layer and the second resin layer contain 20% by mass or more and 80% by mass or less of an inorganic filler having an average particle size of 0.5 μm or less.
[6]
In the method of manufacturing a semiconductor device according to 4 or 5,
In the step of constructing the laminate,
The first resin layer is interposed between the connection terminal of the first semiconductor element and the connection terminal of the electronic component,
The second resin layer is interposed between the connection terminal of the first semiconductor element and the connection terminal of the second semiconductor element,
By sandwiching the first semiconductor element, the first resin layer, and the electronic component, the first resin layer between the connection terminals is eliminated, and the connection terminals are soldered together.
By sandwiching the first semiconductor element, the second resin layer, and the second semiconductor element, the second resin layer between the other connection terminal and the connection terminal of the second semiconductor element is eliminated. A method for manufacturing a semiconductor device, wherein the other connection terminal and the connection terminal are soldered.
[7]
In the method for manufacturing a semiconductor device according to any one of 4 to 6,
The method for manufacturing a semiconductor device, wherein the first resin layer and the second resin layer include a flux active compound having a carboxyl group and / or a flux active compound having a phenolic hydroxyl group.
[8]
In the method for manufacturing a semiconductor device according to any one of 1 to 7,
In the step of heating the laminate and thermosetting the first resin layer and the second resin layer,
A manufacturing method of a semiconductor device, wherein the first resin layer and the second resin layer are thermally cured by heating the laminate with a fluid while being pressurized.
[9]
In the method for manufacturing a semiconductor device according to any one of 1 to 8,
An average linear expansion coefficient α 1-1 (ppm / ° C.) of 25 ° C. or more and the glass transition point or less of the first resin layer of the laminated body after the thermosetting, and 25 ° C. or more of the first semiconductor element, 300 When the average linear expansion coefficient α 1-s (ppm / ° C.) at or below ℃,
α 1-1 -α 1-s ≦ 80 (ppm / ° C.),
When the average linear expansion coefficient α 1-2 (ppm / ° C.) is 25 ° C. or more and the glass transition point or less of the second resin layer of the laminate after the thermosetting ,
A method for manufacturing a semiconductor device, wherein α 1-2 -α 1-s ≦ 80 (ppm / ° C.).
1 半導体装置
2 積層体
3 構造体
6 装置
10A 半導体ウェハ
10,12,14,16 半導体チップ
11,13,15 樹脂層
17 樹脂層
18 基材
18A 基材
19 封止材
41,42 挟圧部材
44,43 挟圧部材
61 容器
101 端子
120,140,160 基板
121A,141A,161A 半田層
121、141、161 端子
122、142、162 端子
123、143、163 ビア
181 端子
181A 半田層
611 配管
DESCRIPTION OF SYMBOLS 1
Claims (12)
前記第一半導体素子および前記第二半導体素子は、それぞれ、 The first semiconductor element and the second semiconductor element are respectively
基板と、前記基板を貫通するとともに、前記接続用端子に接続される貫通ビアと、を備えるTSV構造の半導体チップであり、 A TSV structure semiconductor chip comprising a substrate and a through via that penetrates the substrate and is connected to the connection terminal;
当該接着フィルムは、 The adhesive film is
熱硬化性樹脂と、 A thermosetting resin;
フラックス活性化合物と、を含み、 A flux active compound,
当該接着フィルムのガラス転移温度をTgとし、 The glass transition temperature of the adhesive film is Tg,
当該接着フィルムの硬化物の前記Tg以上280℃以下の平均線膨張係数をα The average linear expansion coefficient of the cured product of the adhesive film of Tg to 280 ° C. is α 22 (ppm/℃)とし、(Ppm / ° C)
当該接着フィルムの硬化物の前記Tgにおける弾性率をE'(Pa)とし、 The elastic modulus at the Tg of the cured product of the adhesive film is E ′ (Pa),
前記硬化物における前記Tgを超える熱硬化温度をTcとしたとき、 When Tc is a thermosetting temperature exceeding the Tg in the cured product,
E'×α E '× α 22 ×(Tc−Tg)≦2.7×10× (Tc−Tg) ≦ 2.7 × 10 77 (Pa)であり、(Pa)
前記E'が、1.0×10 E ′ is 1.0 × 10 88 Pa以上1.0×10Pa or more 1.0 × 10 1010 Pa以下であり、Pa or less,
前記α Α 22 が、30ppm/℃以上300ppm/℃以下であり、Is 30 ppm / ° C. or more and 300 ppm / ° C. or less,
前記(Tc−Tg)が、5℃以上100℃以下であり、 The (Tc−Tg) is 5 ° C. or more and 100 ° C. or less,
前記Tgが、80℃以上180℃以下である、接着フィルム。 The adhesive film, wherein the Tg is 80 ° C or higher and 180 ° C or lower.
熱硬化性樹脂と、 A thermosetting resin;
フラックス活性化合物と、を含み、 A flux active compound,
当該接着フィルムのガラス転移温度をTgとし、 The glass transition temperature of the adhesive film is Tg,
当該接着フィルムの硬化物の前記Tg以上280℃以下の平均線膨張係数をα The average linear expansion coefficient of the cured product of the adhesive film of Tg to 280 ° C. is α 22 (ppm/℃)とし、(Ppm / ° C)
当該接着フィルムの硬化物の前記Tgにおける弾性率をE'(Pa)とし、 The elastic modulus at the Tg of the cured product of the adhesive film is E ′ (Pa),
前記硬化物における前記Tgを超える熱硬化温度をTcとしたとき、 When Tc is a thermosetting temperature exceeding the Tg in the cured product,
E'×α E '× α 22 ×(Tc−Tg)≦2.7×10× (Tc−Tg) ≦ 2.7 × 10 77 (Pa)であり、(Pa),
前記E'が、1.0×10 E ′ is 1.0 × 10 88 Pa以上1.0×10Pa or more 1.0 × 10 1010 Pa以下であり、Pa or less,
前記α Α 22 が、30ppm/℃以上300ppm/℃以下であり、Is 30 ppm / ° C. or more and 300 ppm / ° C. or less,
前記(Tc−Tg)が、5℃以上100℃以下であり、 The (Tc−Tg) is 5 ° C. or more and 100 ° C. or less,
前記Tgが、80℃以上180℃以下である、接着フィルム。 The adhesive film, wherein the Tg is 80 ° C. or higher and 180 ° C. or lower.
前記第一の接着フィルムと第二の接着フィルムとは、それぞれが、 Each of the first adhesive film and the second adhesive film is
熱硬化性樹脂と、 A thermosetting resin;
フラックス活性化合物と、を含み、 A flux active compound,
当該接着フィルムのガラス転移温度をTgとし、 The glass transition temperature of the adhesive film is Tg,
当該接着フィルムの硬化物の前記Tg以上280℃以下の平均線膨張係数をα The average linear expansion coefficient of the cured product of the adhesive film of Tg to 280 ° C. is α 22 (ppm/℃)とし、(Ppm / ° C)
当該接着フィルムの硬化物の前記Tgにおける弾性率をE'(Pa)とし、 The elastic modulus at the Tg of the cured product of the adhesive film is E ′ (Pa),
前記硬化物における前記Tgを超える熱硬化温度をTcとしたとき、 When Tc is a thermosetting temperature exceeding the Tg in the cured product,
E'×α E '× α 22 ×(Tc−Tg)≦2.7×10× (Tc−Tg) ≦ 2.7 × 10 77 (Pa)であり、(Pa),
前記E'が、1.0×10 E ′ is 1.0 × 10 88 Pa以上1.0×10Pa or more 1.0 × 10 1010 Pa以下であり、Pa or less,
前記α Α 22 が、30ppm/℃以上300ppm/℃以下であり、Is 30 ppm / ° C. or more and 300 ppm / ° C. or less,
前記(Tc−Tg)が、5℃以上100℃以下であり、 The (Tc−Tg) is 5 ° C. or more and 100 ° C. or less,
前記Tgが、80℃以上180℃以下である、接着フィルム。 The adhesive film, wherein the Tg is 80 ° C or higher and 180 ° C or lower.
前記第一半導体素子および前記第二半導体素子の基板厚みが、10μm以上200μm以下である、接着フィルム。 The adhesive film whose board | substrate thickness of said 1st semiconductor element and said 2nd semiconductor element is 10 micrometers or more and 200 micrometers or less.
当該接着フィルムの膜厚が、5μm以上100μm以下である、接着フィルム。 The adhesive film whose film thickness of the said adhesive film is 5 micrometers or more and 100 micrometers or less.
前記第一半導体素子の前記接続用端子と前記第二半導体素子の前記接続用端子との接続が半田接合である、接着フィルム。 An adhesive film in which the connection between the connection terminal of the first semiconductor element and the connection terminal of the second semiconductor element is solder bonding.
当該接着フィルムが無機充填材をさらに含み、前記無機充填材の含有量が、当該接着フィルム全体に対して、20重量%以上80重量%以下である、接着フィルム。 The adhesive film further includes an inorganic filler, and the content of the inorganic filler is 20% by weight or more and 80% by weight or less with respect to the entire adhesive film.
前記無機充填材の平均粒径が0.5μm以下である、接着フィルム。 The adhesive film whose average particle diameter of the said inorganic filler is 0.5 micrometer or less.
当該接着フィルムが熱可塑性樹脂をさらに含み、前記熱可塑性樹脂の含有量が、当該接着フィルム全体に対して、0.1重量%以上10重量%以下である、接着フィルム。 The adhesive film further includes a thermoplastic resin, and the content of the thermoplastic resin is 0.1 wt% or more and 10 wt% or less with respect to the entire adhesive film.
前記フラックス活性化合物が、カルボキシル基を有するフラックス活性化合物またはフェノール性水酸基を有するフラックス活性化合物を含む、接着フィルム。 The adhesive film in which the flux active compound includes a flux active compound having a carboxyl group or a flux active compound having a phenolic hydroxyl group.
当該接着フィルムの硬化物の25℃以上前記Tg以下の平均線膨張係数をα The average linear expansion coefficient of the cured product of the adhesive film of 25 ° C. or more and Tg or less is α 11 (ppm/℃)とし、(Ppm / ° C)
前記第一半導体素子の25℃以上300℃以下における平均線膨張係数α Average linear expansion coefficient α of the first semiconductor element at 25 to 300 ° C. 1−s1-s (ppm/℃)とした場合、(Ppm / ° C)
α α 11 −α-Α 1−s1-s ≦80(ppm/℃)である、接着フィルム。≦ 80 (ppm / ° C.) Adhesive film.
前記α Α 11 が、20ppm/℃以上75ppm/℃以下である、接着フィルム。However, the adhesive film is 20 ppm / ° C. or more and 75 ppm / ° C. or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015238211A JP6032345B2 (en) | 2015-12-07 | 2015-12-07 | Adhesive film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015238211A JP6032345B2 (en) | 2015-12-07 | 2015-12-07 | Adhesive film |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012280509A Division JP5853944B2 (en) | 2012-12-25 | 2012-12-25 | Manufacturing method of semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016210198A Division JP2017038081A (en) | 2016-10-27 | 2016-10-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016076722A JP2016076722A (en) | 2016-05-12 |
JP6032345B2 true JP6032345B2 (en) | 2016-11-24 |
Family
ID=55951731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015238211A Active JP6032345B2 (en) | 2015-12-07 | 2015-12-07 | Adhesive film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6032345B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11680236B2 (en) | 2017-11-30 | 2023-06-20 | Corning Incorporated | Thin, uniform, stackable petri dish |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6727111B2 (en) | 2016-12-20 | 2020-07-22 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
KR102412246B1 (en) * | 2017-06-07 | 2022-06-23 | 쇼와덴코머티리얼즈가부시끼가이샤 | Film-like adhesive for semiconductors, semiconductor device production method, and semiconductor device |
KR102488314B1 (en) * | 2018-12-27 | 2023-01-13 | 주식회사 두산 | Non-conductive adhesive film for semiconductor package and method for manufacturing semiconductor packag using the same |
WO2023145487A1 (en) * | 2022-01-31 | 2023-08-03 | 日東電工株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3371894B2 (en) * | 1999-09-17 | 2003-01-27 | ソニーケミカル株式会社 | Connecting material |
JP2004002810A (en) * | 2002-04-18 | 2004-01-08 | Kanegafuchi Chem Ind Co Ltd | Curable composition for optical material, optical material, method for preparing optical material and light emitting diode using the optical material |
JP3884354B2 (en) * | 2002-09-13 | 2007-02-21 | 株式会社日立製作所 | Electrical / electronic module with integrated molded structure of connector and electronic component |
TWI414580B (en) * | 2006-10-31 | 2013-11-11 | Sumitomo Bakelite Co | Adhesive tape and semiconductor device using the same |
JP5277564B2 (en) * | 2007-05-29 | 2013-08-28 | 住友ベークライト株式会社 | Semiconductor wafer bonding method and semiconductor device manufacturing method |
JP2010010368A (en) * | 2008-06-26 | 2010-01-14 | Sumitomo Bakelite Co Ltd | Semiconductor device, and manufacturing method of the same |
JP5261255B2 (en) * | 2009-03-27 | 2013-08-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP2012227444A (en) * | 2011-04-21 | 2012-11-15 | Sumitomo Bakelite Co Ltd | Semiconductor device manufacturing method and semiconductor device |
JP5659946B2 (en) * | 2011-05-10 | 2015-01-28 | 日立化成株式会社 | Semiconductor sealing adhesive, method for manufacturing the same, and semiconductor device |
-
2015
- 2015-12-07 JP JP2015238211A patent/JP6032345B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11680236B2 (en) | 2017-11-30 | 2023-06-20 | Corning Incorporated | Thin, uniform, stackable petri dish |
Also Published As
Publication number | Publication date |
---|---|
JP2016076722A (en) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780228B2 (en) | Manufacturing method of semiconductor device | |
JP5991335B2 (en) | Adhesive film, dicing sheet integrated adhesive film, back grind tape integrated adhesive film, back grind tape and dicing sheet integrated adhesive film, laminate, cured product of semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device | |
JP6032345B2 (en) | Adhesive film | |
WO2013027832A1 (en) | Method for manufacturing semiconductor device, block stacked body, and sequential stacked body | |
WO2009099191A1 (en) | Film for semiconductor, method for manufacturing semiconductor device and semiconductor device | |
JP2010010368A (en) | Semiconductor device, and manufacturing method of the same | |
JP2015137299A (en) | Resin composition, adhesive sheet, adhesive sheet integrated with dicing tape, adhesive sheet integrated with back grind tape, adhesive sheet integrated with back grind tape also functioning as dicing tape, and electronic device | |
JP2014237811A (en) | Adhesive film, adhesive sheet, dicing sheet integrated adhesive film, back grind tape integrated adhesive film, dicing sheet cum back grind tape integrated adhesive film, and semiconductor device | |
JP2017008285A (en) | Resin composition, adhesion film, and method for connecting circuit member | |
JP2013033952A (en) | Manufacturing method of semiconductor device | |
JP2014056954A (en) | Semiconductor device manufacturing method and semiconductor device | |
WO2012026091A1 (en) | Method for manufacturing electronic device | |
JP2012074636A (en) | Joining method, semiconductor device, multilayer circuit board, and electronic component | |
JP5853754B2 (en) | Manufacturing method of semiconductor device | |
JP6226106B2 (en) | Manufacturing method of electronic device | |
JPWO2011132384A1 (en) | Electronic device manufacturing method and apparatus, and a pair of clamping members | |
JP5853944B2 (en) | Manufacturing method of semiconductor device | |
JP2015129247A (en) | Resin composition, adhesive film, adhesive sheet, dicing tape integrated adhesive sheet, back grind tape integrated adhesive sheet, dicing tape and back grind tape integrated adhesive sheet, and electronic device | |
JP2017038081A (en) | Semiconductor device | |
JP6167612B2 (en) | Adhesive sheets and electronic components | |
JP2013045945A (en) | Manufacturing method of semiconductor device | |
JP6040974B2 (en) | Manufacturing method of semiconductor device | |
JP2011228620A (en) | Method of manufacturing electronic device and manufacturing apparatus of the same | |
JP2017028067A (en) | Connection method of circuit member | |
JP2012057109A (en) | Resin composition, adhesive film, semiconductor device, multilayer circuit board and electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160923 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6032345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |