JP6226106B2 - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device Download PDF

Info

Publication number
JP6226106B2
JP6226106B2 JP2017519162A JP2017519162A JP6226106B2 JP 6226106 B2 JP6226106 B2 JP 6226106B2 JP 2017519162 A JP2017519162 A JP 2017519162A JP 2017519162 A JP2017519162 A JP 2017519162A JP 6226106 B2 JP6226106 B2 JP 6226106B2
Authority
JP
Japan
Prior art keywords
terminal
electronic device
manufacturing
bump electrode
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017519162A
Other languages
Japanese (ja)
Other versions
JPWO2016185994A1 (en
Inventor
美樹 高坂
美樹 高坂
聡子 神崎
聡子 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Application granted granted Critical
Publication of JP6226106B2 publication Critical patent/JP6226106B2/en
Publication of JPWO2016185994A1 publication Critical patent/JPWO2016185994A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Description

本発明は、電子装置の製造方法に関するものである。   The present invention relates to an electronic device manufacturing method.

近年、電子機器の小型化、軽量化、高性能化が要求され、多層プリント配線板においても、配線の微細化および高密度化が進んでいる。これに伴って、半導体チップを実装基板に実装する構造についても、薄型化および小型化の要請が強まっている。   In recent years, miniaturization, weight reduction, and high performance of electronic devices have been demanded, and in multilayer printed wiring boards, miniaturization and high density of wiring are progressing. Along with this, there is an increasing demand for thinning and miniaturization of a structure for mounting a semiconductor chip on a mounting substrate.

そこで、半導体チップを実装基板に実装する方法として、半導体チップの電極表面に多数の突起電極(バンプ電極)を形成し、この突起電極を介してチップ側の電極と基板側の電極とを電気的に接続するフリップチップ実装が普及している。このようなフリップチップ実装によれば、接続構造の多ピン化および小型化が容易に実現される。   Therefore, as a method of mounting the semiconductor chip on the mounting substrate, a large number of bump electrodes are formed on the surface of the semiconductor chip electrode, and the chip-side electrode and the substrate-side electrode are electrically connected via the bump electrode. Flip chip mounting to connect to is popular. According to such flip-chip mounting, it is possible to easily realize a multi-pin and downsized connection structure.

この種の技術としては、例えば、特許文献1,2に記載の技術が挙げられる。特許文献1には、バンプ電極(半田バンプ)を介して半導体チップを実装基板に接続することにより、半導体装置を製造することが開示されている。   As this type of technology, for example, the technologies described in Patent Documents 1 and 2 can be cited. Patent Document 1 discloses manufacturing a semiconductor device by connecting a semiconductor chip to a mounting substrate via bump electrodes (solder bumps).

特許文献1によれば、この接続前の実装基板には、実装面を被覆する接着剤を被着させておき、接続の際には、この接着剤を介した状態で実装基板に対して半導体チップを加熱しつつ加圧する。これにより、半導体チップ側の電極と実装基板側の電極とが電気的に接続されるとともに、余分な接着剤が半導体チップの外側にはみ出す、と記載されている。   According to Patent Document 1, an adhesive that covers the mounting surface is attached to the mounting substrate before the connection, and the semiconductor is mounted on the mounting substrate via the adhesive when the connection is made. The chip is pressurized while being heated. Thus, it is described that the electrode on the semiconductor chip side and the electrode on the mounting substrate side are electrically connected, and the excess adhesive protrudes outside the semiconductor chip.

一方、特許文献2には、半導体チップとパッケージ基板の間に接着材を配置し、第1の荷重Wより低い第2の荷重W2まで除荷した後で、半田バンプの融点よりも高い温度T2まで昇温して加熱する技術が記載されている。同文献によれば、このように半硬化の接着材をスタンドオフすることにより、半田潰れや半田流れを発生させずに、半導体チップとパッケージ基板とを良好に接合できる、と記載されている。   On the other hand, in Patent Document 2, an adhesive is disposed between the semiconductor chip and the package substrate, and after unloading to a second load W2 lower than the first load W, the temperature T2 higher than the melting point of the solder bumps. A technique for heating up to a temperature is described. According to this document, it is described that the semiconductor chip and the package substrate can be satisfactorily bonded without causing solder crushing or solder flow by standing off the semi-cured adhesive.

特開2001−332583号公報JP 2001-332583 A 特開2014−63924号公報JP 2014-63924 A

しかしながら、上記特許文献1,2のいずれにも、バンプ電極の融点より高い温度に昇温した後、バンプ電極の融点より低い温度まで降温にした以降の圧力については、記載されていない。また、本発明者が検討した結果、これまで、このような冷却時における圧力について十分検討がされていないことが分かった。
本発明者がさらに検討を深めたところ、バンプ電極の融点より高い温度から低い温度に冷却を行うと、バンプ電極の体積収縮が起こり、その領域に樹脂が入り込むと、樹脂噛みによる接続信頼性の低下が発生することが判明した。
このように上記文献に記載の技術においては、接続信頼性の点で改善の余地を有している。
However, neither of the above Patent Documents 1 and 2 describes the pressure after the temperature is raised to a temperature lower than the melting point of the bump electrode after the temperature is raised to a temperature higher than the melting point of the bump electrode. Moreover, as a result of examination by the present inventors, it has been found that the pressure during such cooling has not been sufficiently studied so far.
As a result of further investigation by the present inventors, when the cooling is performed from a temperature higher than the melting point of the bump electrode to a lower temperature, the volumetric shrinkage of the bump electrode occurs. It was found that a decrease occurred.
Thus, the technique described in the above document has room for improvement in terms of connection reliability.

本発明者はさらに検討したところ、フラックス機能を有する樹脂層を介してバンプ電極と端子とを接合する工程において、バンプ電極の融点より高い温度から低い温度に冷却を行う際、バンプ電極と端子を押しつけることにより、バンプ電極の体積収縮により生じる間隙に樹脂が入り込むことを抑制できることを見出した。このような知見に基づきさらに鋭意研究したところ、バンプ電極の融点よりも高い第1温度において、所定の第1圧力で第1回路部材と第2回路部材とを互いに押しつける第1実装工程の後、バンプ電極の融点よりも低い第2温度において、第1圧力よりも高い第2圧力で第1回路部材と第2回路部材とを互いに押しつける第2実装工程を行うことにより、バンプ電極と端子との間にフラックス機能を有する樹脂層の樹脂が入り込むことを抑制できるので、接続信頼性を向上できることを見出し、本発明を完成するに至った。   The present inventor further examined, and in the step of bonding the bump electrode and the terminal through the resin layer having a flux function, when cooling from a temperature higher than the melting point of the bump electrode to a lower temperature, the bump electrode and the terminal are connected. It has been found that the resin can be prevented from entering the gap caused by the volume shrinkage of the bump electrode by pressing. As a result of further earnest research based on such knowledge, after the first mounting step of pressing the first circuit member and the second circuit member against each other with a predetermined first pressure at a first temperature higher than the melting point of the bump electrode, By performing a second mounting step in which the first circuit member and the second circuit member are pressed against each other with a second pressure higher than the first pressure at a second temperature lower than the melting point of the bump electrode, Since it can suppress that resin of the resin layer which has a flux function invades in between, it discovered that connection reliability could be improved and came to complete this invention.

本発明によれば、
第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
第1面側に前記第1端子を備える、第1回路部材と、
第2面側に前記第2端子を備える、第2回路部材と、
を準備する準備工程と、
前記第1面及び前記第2面の少なくとも一方に、フラックス機能を有する樹脂層を配置する配置工程と、
前記バンプ電極の融点よりも低い仮実装温度において、前記バンプ電極を、前記第1端子または前記第2端子と接触させる、仮実装工程と、
前記仮実装工程の後、前記バンプ電極の融点よりも高い第1温度において、所定の第1圧力で前記第1回路部材と前記第2回路部材とを互いに押しつける、第1実装工程と、
前記第1実装工程の後、前記バンプ電極の融点よりも低い第2温度において、前記第1圧力よりも高い第2圧力で前記第1回路部材と前記第2回路部材とを互いに押しつける、第2実装工程と、を含
前記第2実装工程は、温度を前記バンプ電極の融点まで低下させた後に、圧力を前記第1圧力よりも高くし始める工程を含む、電子装置の製造方法が提供される。
また、本発明によれば、
第1面と、前記第1面側に設けられる第1端子と、を備える第1回路部材と、
第2面と、前記第2面側に設けられる第2端子と、を備える第2回路部材と、
前記第1端子および前記第2端子の少なくとも一方に設けられるバンプ電極と、
前記第1面および前記第2面の少なくとも一方に設けられ、フラックス機能を有する樹脂層と、
を準備する準備工程と、
前記バンプ電極をその融点よりも高い第1温度に加熱しつつ、前記バンプ電極および前記樹脂層を介して、前記第1端子と前記第2端子とを30kPa以下の第1圧力で互いに押し付ける第1実装工程と、
前記バンプ電極の融点よりも低い第2温度において、前記第1端子と前記第2端子とを50kPa以上の第2圧力で互いに押し付ける第2実装工程と、
を含
前記第2実装工程は、温度を前記バンプ電極の融点まで低下させた後に、圧力を前記第1圧力よりも高くし始める工程を含む、電子装置の製造方法が提供される。
According to the present invention,
A bump electrode is formed on at least one of the first terminal and the second terminal,
A first circuit member comprising the first terminal on the first surface side;
A second circuit member comprising the second terminal on the second surface side;
A preparation process to prepare,
An arrangement step of arranging a resin layer having a flux function on at least one of the first surface and the second surface;
A temporary mounting step of bringing the bump electrode into contact with the first terminal or the second terminal at a temporary mounting temperature lower than the melting point of the bump electrode;
After the temporary mounting step, a first mounting step of pressing the first circuit member and the second circuit member together at a first temperature higher than the melting point of the bump electrode with a predetermined first pressure;
After the first mounting step, at a second temperature lower than the melting point of the bump electrode, the first circuit member and the second circuit member are pressed against each other with a second pressure higher than the first pressure. and the mounting process, only including,
The method for manufacturing an electronic device is provided, wherein the second mounting step includes a step of starting the pressure to be higher than the first pressure after the temperature is lowered to the melting point of the bump electrode .
Moreover, according to the present invention,
A first circuit member comprising: a first surface; and a first terminal provided on the first surface side;
A second circuit member comprising: a second surface; and a second terminal provided on the second surface side;
A bump electrode provided on at least one of the first terminal and the second terminal;
A resin layer provided on at least one of the first surface and the second surface and having a flux function;
A preparation process to prepare,
The first terminal and the second terminal are pressed against each other at a first pressure of 30 kPa or less through the bump electrode and the resin layer while heating the bump electrode to a first temperature higher than its melting point. Mounting process;
A second mounting step of pressing the first terminal and the second terminal against each other with a second pressure of 50 kPa or more at a second temperature lower than the melting point of the bump electrode;
Only including,
The method for manufacturing an electronic device is provided, wherein the second mounting step includes a step of starting the pressure to be higher than the first pressure after the temperature is lowered to the melting point of the bump electrode .

本発明によれば、接続信頼性に優れた電子装置の製造方法を実現することができる。   According to the present invention, it is possible to realize a method for manufacturing an electronic device having excellent connection reliability.

上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。   The above-described object and other objects, features, and advantages will become more apparent from the preferred embodiments described below and the accompanying drawings.

実施形態に係る電子装置の製造方法の実施形態を説明するための断面図である。It is sectional drawing for demonstrating embodiment of the manufacturing method of the electronic device which concerns on embodiment. 実施形態に係る電子装置の製造方法の実施形態を説明するための断面図である。It is sectional drawing for demonstrating embodiment of the manufacturing method of the electronic device which concerns on embodiment. 実施形態に係る電子装置の製造方法の実施形態を説明するための断面図であって、実装基板上に2つの半導体素子を併設する例を示す図である。It is sectional drawing for demonstrating embodiment of the manufacturing method of the electronic device which concerns on embodiment, Comprising: It is a figure which shows the example which arranges two semiconductor elements on a mounting board | substrate. 実施形態に係る電子装置の製造方法の実施形態を説明するための断面図であって、実装基板上に2つの半導体素子を積層する例を示す図である。It is sectional drawing for demonstrating embodiment of the manufacturing method of the electronic device which concerns on embodiment, Comprising: It is a figure which shows the example which laminates | stacks two semiconductor elements on a mounting substrate. 実施形態に係る電子装置の製造方法の第1変形例を説明するための断面図である。It is sectional drawing for demonstrating the 1st modification of the manufacturing method of the electronic device which concerns on embodiment. 実施形態に係る電子装置の製造方法の第2変形例を説明するための断面図である。It is sectional drawing for demonstrating the 2nd modification of the manufacturing method of the electronic device which concerns on embodiment. 実施形態に係る電子装置の製造方法の第3変形例を説明するための断面図である。It is sectional drawing for demonstrating the 3rd modification of the manufacturing method of the electronic device which concerns on embodiment. 実施形態に係る電子装置の製造方法の変形例を説明するための断面図である。It is sectional drawing for demonstrating the modification of the manufacturing method of the electronic device which concerns on embodiment. 実施形態に係る電子装置の製造方法の変形例を説明するための断面図である。It is sectional drawing for demonstrating the modification of the manufacturing method of the electronic device which concerns on embodiment. 実施例に係る電子装置の製造方法の温度圧力プロファイルを示す図である。It is a figure which shows the temperature pressure profile of the manufacturing method of the electronic device which concerns on an Example. 実施例に係る電子装置の製造方法の温度圧力プロファイルを示す図である。It is a figure which shows the temperature pressure profile of the manufacturing method of the electronic device which concerns on an Example.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図1〜4は、本発明の電子装置の製造方法の実施形態を説明するための断面図である。なお、以下の説明では、説明の便宜上、図1〜4の上方を「上」、下方を「下」として説明する。   1 to 4 are cross-sectional views for explaining an embodiment of a method for manufacturing an electronic device according to the present invention. In the following description, for convenience of explanation, the upper part of FIGS. 1 to 4 will be described as “upper” and the lower part will be described as “lower”.

本実施形態の電子装置の製造方法は、第1端子(端子14)及び第2端子(端子242)の少なくとも一方には、バンプ電極3が形成されており、第1面(上面152)側に第1端子を備える、第1回路部材(実装基板1)と、第2面(下面251)側に第2端子を備える、第2回路部材(半導体素子2)と、を準備する準備工程と、第1面及び第2面の少なくとも一方に、フラックス機能を有する樹脂層4を配置する配置工程と、バンプ電極3の融点よりも低い仮実装温度において、バンプ電極3を、第1端子または第2端子と接触させる、仮実装工程と、仮実装工程の後、バンプ電極3の融点よりも高い第1温度において、所定の第1圧力で第1回路部材と第2回路部材とを互いに押しつける、第1実装工程と、第1実装工程の後、バンプ電極3の融点よりも低い第2温度において、第1圧力よりも高い第2圧力で第1回路部材と前記第2回路部材とを互いに押しつける、第2実装工程と、を含むことができる。   In the manufacturing method of the electronic device according to the present embodiment, the bump electrode 3 is formed on at least one of the first terminal (terminal 14) and the second terminal (terminal 242), and the first surface (upper surface 152) side. A preparation step of preparing a first circuit member (mounting substrate 1) including a first terminal and a second circuit member (semiconductor element 2) including a second terminal on the second surface (lower surface 251) side; The bump electrode 3 is connected to the first terminal or the second terminal in the disposing step of disposing the resin layer 4 having a flux function on at least one of the first surface and the second surface and the temporary mounting temperature lower than the melting point of the bump electrode 3. A first mounting step of pressing the first circuit member and the second circuit member against each other with a predetermined first pressure at a first temperature higher than the melting point of the bump electrode 3 after the temporary mounting step, which is brought into contact with the terminal; After one mounting process and the first mounting process, In a second temperature lower than the melting point of the electrode 3, at higher than the first pressure second pressure presses the said first circuit member and the second circuit members together, and a second mounting step may include.

本発明者は、バンプ電極3と端子(端子14,242)との間にフラックス機能を有する樹脂層4の樹脂が入り込むメカニズムについて検討を深めた結果、溶融したバンプ電極3が冷却されて再固化するときに、バンプ電極3の体積収縮に起因して生じたバンプ電極3と端子との間の間隙に、上記樹脂層4の樹脂が入り込むことが起きることを見出した。
本発明者はさらに検討したところ、バンプ電極3の冷却時に、バンプ電極3と端子を押しつけることにより、上述の間隙の発生を抑制できるため、バンプ電極3と端子との間に樹脂が入り込むことを抑制できることを見出した。このような知見に基づきさらに鋭意研究したところ、バンプ電極3の融点よりも高い第1温度において、所定の第1圧力で第1回路部材と第2回路部材とを互いに押しつける第1実装工程の後、バンプ電極3の融点よりも低い第2温度において、第1圧力よりも高い第2圧力で第1回路部材と第2回路部材とを互いに押しつける第2実装工程を行うことにより、バンプ電極3と端子との間にフラックス機能を有する樹脂層4の樹脂が入り込むことを抑制できるので、接続信頼性を向上できることを見出し、本発明を完成するに至った。
The inventor has deeply studied the mechanism by which the resin of the resin layer 4 having a flux function enters between the bump electrode 3 and the terminals (terminals 14 and 242). As a result, the melted bump electrode 3 is cooled and re-solidified. It has been found that the resin of the resin layer 4 enters the gap between the bump electrode 3 and the terminal generated due to the volume shrinkage of the bump electrode 3.
The present inventor has further studied that since the above-described gap can be suppressed by pressing the bump electrode 3 and the terminal when the bump electrode 3 is cooled, the resin enters between the bump electrode 3 and the terminal. It was found that it can be suppressed. As a result of further earnest research based on such knowledge, after the first mounting step in which the first circuit member and the second circuit member are pressed against each other with a predetermined first pressure at a first temperature higher than the melting point of the bump electrode 3. By performing a second mounting step in which the first circuit member and the second circuit member are pressed against each other with a second pressure higher than the first pressure at a second temperature lower than the melting point of the bump electrode 3, Since it can suppress that resin of the resin layer 4 which has a flux function enters between terminals, it discovered that connection reliability could be improved and came to complete this invention.

本実施形態の電子装置の製造方法によれば、優れた接続信頼性を有する電子装置の構造を実現することができる。   According to the electronic device manufacturing method of the present embodiment, it is possible to realize a structure of an electronic device having excellent connection reliability.

また、本実施形態の電子装置の製造方法において、第1実装工程における上記第1圧力が、0.1N以上50N以下であり、第2実装工程における上記第2圧力が、10N以上200N以下であり、1<第2圧力/第1圧力≦1000を満たすものとすることができる。
本実施形態において、第2圧力を第1圧力よりも高くことにより、バンプ電極3と端子との間に樹脂層4の樹脂が入り込むことを抑制し高い接続信頼性を得る事ができる。また、第1圧力と第2圧力とを上記範囲内とすることにより、第1実装工程から第2実装工程に亘って、第1回路部材と第2回路部材との間から樹脂層4がはみ出してしまうことを抑制でき、製造安定性を向上させることができる。
また、第1圧力に対する第2圧力の圧力比(第2圧力/第1圧力)の上限値は、例えば、1000以下でもよく、500以下でもよく、250以下でもよい。
In the method for manufacturing an electronic device according to the present embodiment, the first pressure in the first mounting step is 0.1 N or more and 50 N or less, and the second pressure in the second mounting step is 10 N or more and 200 N or less. 1 <second pressure / first pressure ≦ 1000 may be satisfied.
In the present embodiment, by setting the second pressure higher than the first pressure, it is possible to suppress the resin of the resin layer 4 from entering between the bump electrode 3 and the terminal and to obtain high connection reliability. Further, by setting the first pressure and the second pressure within the above ranges, the resin layer 4 protrudes from between the first circuit member and the second circuit member from the first mounting process to the second mounting process. Can be suppressed, and the production stability can be improved.
The upper limit value of the pressure ratio of the second pressure to the first pressure (second pressure / first pressure) may be, for example, 1000 or less, 500 or less, or 250 or less.

以下、本実施形態の電子装置の製造方法の各工程について説明する。
本実施形態に係る電子装置の製造方法の一実施形態は、[1]実装基板1(第1回路部材)と半導体素子2(第2回路部材)とバンプ電極3(接続用金属)と樹脂層4とを準備する準備工程と、[2]バンプ電極3をその融点よりも低い温度に加熱しつつ半導体素子2と実装基板1とを互いに押し付ける仮実装工程と、[3]バンプ電極3をその融点よりも高い温度に加熱しつつ半導体素子2と実装基板1とを互いに押し付ける第1実装工程と、[4]バンプ電極3の融点よりも低い温度において、実装基板1と半導体素子2とを互いに押し付ける第2実装工程と、[5]樹脂層4をバンプ電極3の融点よりも低い温度で加熱する樹脂硬化工程と、を有することができる。
Hereafter, each process of the manufacturing method of the electronic device of this embodiment is demonstrated.
One embodiment of a method for manufacturing an electronic device according to this embodiment includes: [1] a mounting substrate 1 (first circuit member), a semiconductor element 2 (second circuit member), a bump electrode 3 (connection metal), and a resin layer. 4, a preliminary mounting step of pressing the semiconductor element 2 and the mounting substrate 1 while heating the bump electrode 3 to a temperature lower than its melting point, and [3] the bump electrode 3 A first mounting step in which the semiconductor element 2 and the mounting substrate 1 are pressed against each other while being heated to a temperature higher than the melting point; and [4] the mounting substrate 1 and the semiconductor element 2 are mutually pressed at a temperature lower than the melting point of the bump electrode 3. A second mounting step of pressing, and [5] a resin curing step of heating the resin layer 4 at a temperature lower than the melting point of the bump electrode 3.

以下、各工程について順次説明する。
[準備工程]
[1]まず、実装基板1と半導体素子2(半導体部品)とを準備する(準備工程)。
Hereinafter, each process will be described sequentially.
[Preparation process]
[1] First, the mounting substrate 1 and the semiconductor element 2 (semiconductor component) are prepared (preparation process).

図1に示す実装基板1(第1回路部材)は、基層11、配線層12および保護膜13を備えており、これらが図1の下方からこの順で積層されている。このような実装基板1では、上面152(第1面)が、半導体素子2を搭載するための搭載面となっている。   A mounting substrate 1 (first circuit member) shown in FIG. 1 includes a base layer 11, a wiring layer 12, and a protective film 13, which are stacked in this order from the bottom of FIG. In such a mounting substrate 1, the upper surface 152 (first surface) is a mounting surface for mounting the semiconductor element 2.

基層11は、シリコン等の半導体材料で構成されている。基層11には、必要に応じて、図示しないトランジスター、ダイオード、抵抗等の回路素子が形成されていてもよい。   The base layer 11 is made of a semiconductor material such as silicon. The base layer 11 may be formed with circuit elements such as a transistor, a diode, and a resistor (not shown) as necessary.

また、配線層12は、実装基板1に搭載される半導体素子2と上述した回路素子とを電気的に接続したり、半導体素子2や回路素子と外部回路とを電気的に接続したり、回路素子同士または半導体素子2同士を電気的に接続したりする電気配線を含んでおり、これにより回路が形成されている。なお、各図では、回路素子や電気配線を省略または簡略化して図示している。   The wiring layer 12 electrically connects the semiconductor element 2 mounted on the mounting substrate 1 and the above-described circuit element, electrically connects the semiconductor element 2 or the circuit element, and an external circuit, An electric wiring for electrically connecting the elements or the semiconductor elements 2 is included, thereby forming a circuit. In each figure, circuit elements and electrical wiring are omitted or simplified.

また、保護膜13の構成材料としては、例えば、ポリイミド系樹脂、ポリベンゾオキサゾール系樹脂、ポリアミド系樹脂、ポリオレフィン系樹脂のような有機材料、酸化ケイ素、窒化ケイ素のような無機材料等が挙げられる。   Examples of the constituent material of the protective film 13 include organic materials such as polyimide resins, polybenzoxazole resins, polyamide resins, and polyolefin resins, and inorganic materials such as silicon oxide and silicon nitride. .

実装基板1は、さらに、配線層12の上面側に設けられ、配線層12中の回路と電気的に接続された端子14(第1端子)を備えている。端子14の上端は、保護膜13よりも上方に突出しており、半導体素子2の端子と接触させ易くなっている。   The mounting substrate 1 further includes a terminal 14 (first terminal) provided on the upper surface side of the wiring layer 12 and electrically connected to a circuit in the wiring layer 12. The upper end of the terminal 14 protrudes upward from the protective film 13 and is easily brought into contact with the terminal of the semiconductor element 2.

なお、実装基板1は、上述のものに限定されず、例えば有機配線板、ガラス配線板、セラミック配線板等の各種回路部材で代替可能である。   The mounting substrate 1 is not limited to those described above, and can be replaced by various circuit members such as an organic wiring board, a glass wiring board, and a ceramic wiring board.

図1に示す半導体素子2(第2回路部材)は、半導体チップ21、配線層22および保護膜23を備えており、これらが図1の下方から順に積層されている。このような半導体素子2では、その下面251(第2面)が、実装基板1に搭載される際の搭載面となっている。   A semiconductor element 2 (second circuit member) shown in FIG. 1 includes a semiconductor chip 21, a wiring layer 22, and a protective film 23, which are stacked in order from the bottom of FIG. In such a semiconductor element 2, the lower surface 251 (second surface) is a mounting surface when mounted on the mounting substrate 1.

半導体チップ21は、シリコン等の半導体材料で構成されている。半導体チップ21には、図示しないトランジスター、ダイオード、抵抗等の回路素子が形成されている。   The semiconductor chip 21 is made of a semiconductor material such as silicon. The semiconductor chip 21 is formed with circuit elements such as a transistor, a diode, and a resistor (not shown).

また、配線層22は、上述した回路素子同士を電気的に接続したり、回路素子と実装基板1のような外部回路とを電気的に接続したりする電気配線を含んでおり、これにより回路が形成されている。   The wiring layer 22 includes electrical wiring for electrically connecting the above-described circuit elements and for electrically connecting the circuit elements and an external circuit such as the mounting substrate 1. Is formed.

また、保護膜23の構成材料としては、例えば、保護膜13の構成材料として挙げた材料が用いられる。   Moreover, as a constituent material of the protective film 23, the material quoted as a constituent material of the protective film 13 is used, for example.

半導体素子2は、さらに、半導体チップ21を厚さ方向に貫通する貫通電極241と、貫通電極241の下端に設けられ、半導体チップ21の下面から下方に突出する端子242(第2端子)と、貫通電極241の上端に設けられ、半導体チップ21の上面から上方に突出する端子243と、を備えている。つまり、半導体素子2(第2回路部材)は、第2面(下面251)側に端子242(第2端子)を有する貫通電極241を備えるものである。貫通電極241と端子242との間および貫通電極241と端子243との間は、それぞれ電気的に接続されている。本実施形態において、このようなTSV(Through Silicon Via)構造の半導体素子2は、厚み方向に対して薄層構造を有することになる。   The semiconductor element 2 further includes a through electrode 241 penetrating the semiconductor chip 21 in the thickness direction, a terminal 242 (second terminal) provided at the lower end of the through electrode 241, and projecting downward from the lower surface of the semiconductor chip 21. A terminal 243 provided at the upper end of the through electrode 241 and protruding upward from the upper surface of the semiconductor chip 21. That is, the semiconductor element 2 (second circuit member) includes the through electrode 241 having the terminal 242 (second terminal) on the second surface (lower surface 251) side. The through electrode 241 and the terminal 242 and the through electrode 241 and the terminal 243 are electrically connected, respectively. In the present embodiment, the semiconductor element 2 having such a TSV (Through Silicon Via) structure has a thin layer structure in the thickness direction.

なお、貫通電極241は、例えばTSVであり、具体的には銅、アルミニウム、鉄、ニッケル、金、銀等を含む金属材料で構成される。また、端子242および端子243も、これらの金属材料で構成される。   The through electrode 241 is, for example, TSV, and is specifically formed of a metal material including copper, aluminum, iron, nickel, gold, silver, or the like. Further, the terminal 242 and the terminal 243 are also made of these metal materials.

なお、半導体素子2は、上述のもの、すなわち半導体部品に限定されず、例えば有機配線板、ガラス配線板、セラミック配線板等の各種回路部材で代替可能である。   In addition, the semiconductor element 2 is not limited to the above-mentioned thing, ie, a semiconductor component, For example, various circuit members, such as an organic wiring board, a glass wiring board, and a ceramic wiring board, can be substituted.

このような実装基板1と半導体素子2とを積層することにより、信頼性の高い電気的接続が実現された接続構造を有する半導体装置が得られる。   By laminating the mounting substrate 1 and the semiconductor element 2 as described above, a semiconductor device having a connection structure in which highly reliable electrical connection is realized can be obtained.

一方、準備工程では、バンプ電極3(接続用電極)およびフラックス機能を有する樹脂層4も準備される。   On the other hand, in the preparation step, a bump electrode 3 (connection electrode) and a resin layer 4 having a flux function are also prepared.

バンプ電極3は、例えば、はんだバンプであり、半導体素子2の端子242と実装基板1の端子14とを電気的および機械的に接続する。   The bump electrode 3 is, for example, a solder bump, and electrically and mechanically connects the terminal 242 of the semiconductor element 2 and the terminal 14 of the mounting substrate 1.

バンプ電極3を構成するはんだとしては、例えば、Sn−Ag系、Sn−Cu系、Sn−Zn系、Sn−Ag−Cu系のような鉛フリーはんだ等が挙げられる。このうち、Snを主成分とし、Agを副成分とする鉛フリーはんだが好ましく用いられる。この鉛フリーはんだは、他の鉛フリーはんだに比べて金属接合強度が高く、接続信頼性が高い。このため、バンプ電極3を構成するはんだとして有用である。   Examples of the solder composing the bump electrode 3 include lead-free solder such as Sn—Ag, Sn—Cu, Sn—Zn, and Sn—Ag—Cu. Of these, lead-free solder containing Sn as a main component and Ag as a subcomponent is preferably used. This lead-free solder has higher metal bonding strength and higher connection reliability than other lead-free solders. For this reason, it is useful as a solder constituting the bump electrode 3.

なお、バンプ電極3の融点は、はんだの種類に応じて変わるが、一例として130〜300℃であるのが好ましく、180〜230℃であるのがより好ましい。これにより、バンプ電極3を溶融する際に、他の部材に対して及ぶ熱影響を最小限に留めつつ、樹脂層4が有するフラックス機能も十分に発現するため信頼性の高い電気的接続を図ることができる。   In addition, although melting | fusing point of the bump electrode 3 changes according to the kind of solder, it is preferable that it is 130-300 degreeC as an example, and it is more preferable that it is 180-230 degreeC. As a result, when the bump electrode 3 is melted, the heat function exerted on other members is kept to a minimum, and the flux function of the resin layer 4 is sufficiently developed so that highly reliable electrical connection is achieved. be able to.

また、図1に示すバンプ電極3は、半導体素子2の端子242に設けられているが、バンプ電極3は、実装基板1の端子14に設けられていてもよく、端子242と端子14の双方に設けられていてもよい。   1 is provided at the terminal 242 of the semiconductor element 2, the bump electrode 3 may be provided at the terminal 14 of the mounting substrate 1, and both the terminal 242 and the terminal 14 may be provided. May be provided.

また、樹脂層4は、半導体素子2の下面251に設けられている。この樹脂層4は、下面251を覆うように設けられているとともに、端子242およびバンプ電極3も覆うように設けられている。   The resin layer 4 is provided on the lower surface 251 of the semiconductor element 2. The resin layer 4 is provided so as to cover the lower surface 251 and also covers the terminals 242 and the bump electrodes 3.

この樹脂層4は、フラックス機能を有している。このため、樹脂層4を介してバンプ電極3と端子14とが接するとき、樹脂層4のフラックス機能が発揮され、バンプ電極3を介して端子242と端子14との間を強固に金属接合することができる。   This resin layer 4 has a flux function. Therefore, when the bump electrode 3 and the terminal 14 are in contact with each other through the resin layer 4, the flux function of the resin layer 4 is exhibited, and the terminal 242 and the terminal 14 are firmly metal-bonded through the bump electrode 3. be able to.

なお、準備工程における樹脂層4は、未硬化または半硬化の状態である。かかる樹脂層4は、加熱によって適度な流動性を呈するため、バンプ電極3と端子14との間から樹脂層4を排除することができる。   The resin layer 4 in the preparation process is in an uncured or semi-cured state. Since the resin layer 4 exhibits appropriate fluidity when heated, the resin layer 4 can be excluded from between the bump electrode 3 and the terminal 14.

また、図1の例では、樹脂層4が半導体素子2の下面251に設けられているが、樹脂層4は、実装基板1の上面152に設けられていてもよく、下面251と上面152の双方に設けられていてもよい。   In the example of FIG. 1, the resin layer 4 is provided on the lower surface 251 of the semiconductor element 2, but the resin layer 4 may be provided on the upper surface 152 of the mounting substrate 1. It may be provided on both sides.

以下、樹脂層4についてさらに詳述する。
本実施形態に係る樹脂層4は、例えば、下記(a)〜(f)に示される成分を含有することができる。この樹脂層4は、下記(a)〜(f)に示される成分の少なくとも1以上を含有する樹脂組成物からなる樹脂膜で構成されていてよい。
Hereinafter, the resin layer 4 will be further described in detail.
The resin layer 4 which concerns on this embodiment can contain the component shown by following (a)-(f), for example. This resin layer 4 may be comprised with the resin film which consists of a resin composition containing at least 1 or more of the component shown by the following (a)-(f).

(a)熱硬化性樹脂
本実施形態の樹脂層4は、熱硬化性樹脂を含むことができる。
熱硬化性樹脂としては、エポキシ樹脂を含んでいることがより好ましい。エポキシ樹脂は、硬化性および保存性に優れている。さらに、硬化後のエポキシ樹脂は、耐熱性、耐湿性および耐薬品性に優れている。なお、上述した熱硬化性樹脂は、上述した例に限定されるものではない。
(A) Thermosetting resin The resin layer 4 of this embodiment can contain a thermosetting resin.
More preferably, the thermosetting resin contains an epoxy resin. Epoxy resins are excellent in curability and storage stability. Further, the cured epoxy resin is excellent in heat resistance, moisture resistance and chemical resistance. In addition, the thermosetting resin mentioned above is not limited to the example mentioned above.

上述したエポキシ樹脂は、例えば、1分子中にエポキシ基を2個以上含んでいる。具体的には、エポキシ樹脂としては、単官能エポキシ樹脂、二官能エポキシ樹脂、多官能エポキシ樹脂等が挙げられる。   The epoxy resin mentioned above contains two or more epoxy groups in 1 molecule, for example. Specifically, examples of the epoxy resin include a monofunctional epoxy resin, a bifunctional epoxy resin, and a polyfunctional epoxy resin.

このうち、二官能エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等が挙げられる。   Among these, examples of the bifunctional epoxy resin include bisphenol A type epoxy resin and bisphenol F type epoxy resin.

また、多官能エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ナフタレン骨格型エポキシ樹脂、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等が挙げられる。   Examples of the polyfunctional epoxy resin include phenol novolac type epoxy resin, biphenyl type epoxy resin, biphenyl aralkyl type epoxy resin, naphthalene skeleton type epoxy resin, tris (hydroxyphenyl) methane type epoxy resin, dicyclopentadiene type epoxy resin. Etc.

上述したエポキシ樹脂は、25℃において少なくとも一部が液状であることが好ましい。これにより、樹脂層4を端子242の周辺にも良好に充填することができる。さらに、半導体素子2の下面251の凹凸(例えば、端子242によって生じる凹凸)を効果的に埋め込むことができる。さらに、樹脂層4をフィルム状にした場合、このフィルムに柔軟性および屈曲性を付与することができる。このため、ハンドリング性に優れたフィルムを得ることができる。   The epoxy resin described above is preferably at least partially liquid at 25 ° C. Thereby, the resin layer 4 can be satisfactorily filled around the terminals 242. Furthermore, the unevenness of the lower surface 251 of the semiconductor element 2 (for example, the unevenness generated by the terminal 242) can be effectively embedded. Furthermore, when the resin layer 4 is formed into a film, flexibility and flexibility can be imparted to the film. For this reason, the film excellent in handling property can be obtained.

また、上述したエポキシ樹脂は、特に、ビスフェノールA型エポキシ樹脂またはビスフェノールF型エポキシ樹脂であることが好ましい。これにより、樹脂層4は半導体素子2に良好に密着し得るものとなる。さらに、樹脂層4は、硬化後の機械的特性に優れたものとなる。   The epoxy resin described above is particularly preferably a bisphenol A type epoxy resin or a bisphenol F type epoxy resin. Thereby, the resin layer 4 can be satisfactorily adhered to the semiconductor element 2. Furthermore, the resin layer 4 has excellent mechanical properties after curing.

また、エポキシ樹脂は、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂、ナフタレン骨格型エポキシ樹脂等であってもよく、好ましくはトリス(ヒドロキシフェニル)メタン型エポキシ樹脂である。この場合、エポキシ樹脂は、ガラス転移点Tgが高いため、熱信頼性が高くなる。   The epoxy resin may be a tris (hydroxyphenyl) methane type epoxy resin, a naphthalene skeleton type epoxy resin, or the like, and is preferably a tris (hydroxyphenyl) methane type epoxy resin. In this case, since the epoxy resin has a high glass transition point Tg, the thermal reliability is increased.

熱硬化性樹脂の含有量は、樹脂層4の全固形分に対して、10質量%以上75質量%以下であることが好ましい。より具体的には、熱硬化性樹脂の含有量は、樹脂層4の全固形分に対して、15質量%以上45質量%以下であることが好ましい。熱硬化性樹脂の含有量が上述した範囲内である場合、硬化後の樹脂層4は、耐熱性および機械的特性が特に優れたものになる。ただし、熱硬化性樹脂の含有量は、上述した範囲に限定されるものではない。   The content of the thermosetting resin is preferably 10% by mass or more and 75% by mass or less with respect to the total solid content of the resin layer 4. More specifically, the content of the thermosetting resin is preferably 15% by mass or more and 45% by mass or less with respect to the total solid content of the resin layer 4. When the content of the thermosetting resin is within the above-described range, the cured resin layer 4 has particularly excellent heat resistance and mechanical properties. However, the content of the thermosetting resin is not limited to the above-described range.

(b)フラックス機能を有する化合物
また、樹脂層4は、フラックス機能を有する化合物を含むことができる。
樹脂層4は、前述したようにフラックス機能を有する。このフラックス機能は、樹脂層4がフラックス機能を有する化合物を含むことによって発現する。フラックス機能が発現することによって、バンプ電極3の表面に存在する金属酸化膜を除去し易くなり、良好な金属接合が実現される。
(B) Compound having a flux function The resin layer 4 may contain a compound having a flux function.
The resin layer 4 has a flux function as described above. This flux function is manifested when the resin layer 4 contains a compound having a flux function. By exhibiting the flux function, it becomes easy to remove the metal oxide film present on the surface of the bump electrode 3, and good metal bonding is realized.

なお、バンプ電極3は、後述する仮実装工程や第2実装工程においては、その融点よりも低い温度において、端子14と端子242との接続に供される。したがって、樹脂層4がフラックス機能を有する化合物を含むことにより、低温であっても良好な金属接合を実現することができる。   The bump electrode 3 is used for connection between the terminal 14 and the terminal 242 at a temperature lower than the melting point in a temporary mounting process and a second mounting process described later. Therefore, when the resin layer 4 contains a compound having a flux function, good metal bonding can be realized even at a low temperature.

フラックス機能を有する化合物としては、バンプ電極3の表面の金属酸化膜を除去する機能を有するものであれば、特に限定されないが、カルボキシル基またはフェノール性水酸基のいずれか一方あるいは双方を備える化合物が好ましい。また、接合信頼性の観点から、フラックス機能を有する化合物としては、カルボキシル基、あるいは、カルボキシル基およびフェノール性水酸基の両方を備える化合物が好ましい。   The compound having a flux function is not particularly limited as long as it has a function of removing the metal oxide film on the surface of the bump electrode 3, but a compound having one or both of a carboxyl group and a phenolic hydroxyl group is preferable. . From the viewpoint of bonding reliability, the compound having a flux function is preferably a carboxyl group or a compound having both a carboxyl group and a phenolic hydroxyl group.

また、フラックス機能を有する化合物としては、この他に、酸無水物化合物が挙げられる。   In addition, examples of the compound having a flux function include acid anhydride compounds.

樹脂層4の全固形分中におけるフラックス機能を有する化合物の配合量は、特に限定されないが、0.1質量%以上30質量%以下であるのが好ましく、0.5質量%以上20質量%以下であるのがより好ましく、1.0質量%以上10質量%以下であるのが特に好ましい。   The blending amount of the compound having a flux function in the total solid content of the resin layer 4 is not particularly limited, but is preferably 0.1% by mass or more and 30% by mass or less, and 0.5% by mass or more and 20% by mass or less. More preferably, it is 1.0 mass% or more and 10 mass% or less.

フラックス機能を有する化合物の配合量が、上記範囲内であることにより、フラックス機能を向上させることができるとともに、樹脂層4を硬化した際に、未反応のエポキシ樹脂やフラックス機能を有する化合物が残存するのを防止することができ、耐マイグレーション性を向上することができる。   When the compounding amount of the compound having the flux function is within the above range, the flux function can be improved, and when the resin layer 4 is cured, an unreacted epoxy resin or a compound having the flux function remains. Can be prevented, and migration resistance can be improved.

また、エポキシ樹脂の硬化剤として作用する化合物の中には、フラックス機能を有する化合物が存在する(以下、このような化合物を、「フラックス機能を有する硬化剤」ともいう。)。例えば、エポキシ樹脂の硬化剤として作用する、脂肪族ジカルボン酸、芳香族ジカルボン酸等は、フラックス機能も有している。本実施形態では、このような、フラックス機能を有する硬化剤を、好適に用いることもできる。   In addition, among the compounds that act as curing agents for epoxy resins, there are compounds having a flux function (hereinafter, such compounds are also referred to as “curing agents having a flux function”). For example, aliphatic dicarboxylic acids, aromatic dicarboxylic acids and the like that act as curing agents for epoxy resins also have a flux function. In the present embodiment, such a curing agent having a flux function can also be suitably used.

なお、カルボキシル基を備えるフラックス機能を有する化合物は、分子中にカルボキシル基が1つ以上存在するものであり、液状であっても固体であってもよい。また、フェノール性水酸基を備えるフラックス機能を有する化合物は、分子中にフェノール性水酸基が1つ以上存在するものであり、液状であっても固体であってもよい。また、カルボキシル基およびフェノール性水酸基を備えるフラックス機能を有する化合物は、分子中にカルボキシル基およびフェノール性水酸基がそれぞれ1つ以上存在するものであり、液状であっても固体であってもよい。これらを単独で用いても2種以上を組み合わせて用いてもよい。   In addition, the compound which has a flux function provided with a carboxyl group has one or more carboxyl groups in the molecule, and may be liquid or solid. Moreover, the compound which has a flux function provided with a phenolic hydroxyl group has one or more phenolic hydroxyl groups in the molecule, and may be liquid or solid. In addition, the compound having a flux function including a carboxyl group and a phenolic hydroxyl group has one or more carboxyl groups and phenolic hydroxyl groups in the molecule, and may be liquid or solid. These may be used alone or in combination of two or more.

これらのうち、カルボキシル基を備えるフラックス機能を有する化合物としては、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。   Of these, examples of the compound having a flux function having a carboxyl group include aliphatic carboxylic acids and aromatic carboxylic acids.

カルボキシル基を備えるフラックス機能を有する化合物に係る脂肪族カルボン酸としては、例えば、下記一般式(1)で示される化合物が挙げられる。当該化合物として、例えば、n=3のグルタル酸、n=8のセバシン酸等が挙げられる。   As aliphatic carboxylic acid which concerns on the compound which has a flux function provided with a carboxyl group, the compound shown by following General formula (1) is mentioned, for example. Examples of the compound include n = 3 glutaric acid, n = 8 sebacic acid, and the like.

HOOC−(CH−COOH (1)
(式(1)中、nは、1以上20以下の整数を表す。)
HOOC- (CH 2) n -COOH ( 1)
(In formula (1), n represents an integer of 1 or more and 20 or less.)

カルボキシル基を備えるフラックス機能を有する化合物に係る芳香族カルボン酸としてはフェノールフタリン、ジフェノール酸等が挙げられる。   Examples of the aromatic carboxylic acid related to the compound having a flux function having a carboxyl group include phenolphthalin and diphenolic acid.

これらのカルボキシル基を備えるフラックス機能を有する化合物のうち、フラックス機能を有する化合物が有する活性度、樹脂組成物の硬化時におけるアウトガスの発生量、および硬化後の樹脂組成物の弾性率やガラス転移温度等のバランスが良いという観点で、前記一般式(1)で示される化合物が好ましい。そして、前記一般式(1)で示される化合物のうち、nが3〜10である化合物が、硬化後の樹脂層4における弾性率が増加するのを抑制することができるとともに、半導体素子2や実装基板1等の回路部材同士の接着性を向上させることができる点で、好ましく用いることができる。   Among these compounds having a flux function having a carboxyl group, the activity of the compound having a flux function, the amount of outgas generated during curing of the resin composition, and the elastic modulus and glass transition temperature of the cured resin composition From the viewpoint of good balance such as the above, the compound represented by the general formula (1) is preferable. And among the compounds shown by the said General formula (1), while the compound whose n is 3-10 can suppress that the elasticity modulus in the resin layer 4 after hardening increases, the semiconductor element 2 or It can be preferably used in that the adhesion between circuit members such as the mounting substrate 1 can be improved.

フェノール性水酸基を備えるフラックス機能を有する化合物としては、フェノール類が挙げられる。   Examples of the compound having a flux function having a phenolic hydroxyl group include phenols.

上述したようなカルボキシル基またはフェノール性水酸基のいずれか、あるいは、カルボキシル基およびフェノール性水酸基の両方を備える化合物は、エポキシ樹脂との反応で三次元的に取り込まれる。そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス機能を有する化合物としては、フラックス機能を有する硬化剤を用いるのが好ましい。フラックス機能を有する硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる水酸基と、フラックス機能(酸化膜除去機能)を示すカルボキシル基と、を備える化合物が挙げられる。   A compound having either a carboxyl group or a phenolic hydroxyl group as described above, or a compound having both a carboxyl group and a phenolic hydroxyl group is taken in three-dimensionally by reaction with an epoxy resin. Therefore, from the viewpoint of improving the formation of a three-dimensional network of the epoxy resin after curing, it is preferable to use a curing agent having a flux function as the compound having a flux function. As a hardening | curing agent which has a flux function, the compound provided with the hydroxyl group which can be added to an epoxy resin and the carboxyl group which shows a flux function (oxide film removal function) in 1 molecule is mentioned, for example.

このようなフラックス機能を有する硬化剤としては、サリチル酸(2−ヒドロキシ安息香酸)、3−ヒドロキシ安息香酸、4−ヒドロキシ安息香酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)のような安息香酸誘導体、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸のようなナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等が挙げられ、これらのうちの1種または2種以上が組み合わされて用いられる。   Examples of the curing agent having such a flux function include salicylic acid (2-hydroxybenzoic acid), 3-hydroxybenzoic acid, 4-hydroxybenzoic acid, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, and gentidine. Benzoic acid derivatives such as acids (2,5-dihydroxybenzoic acid), 2,6-dihydroxybenzoic acid, 3,4-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid), 1, Naphthoic acid derivatives such as 4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2-naphthoic acid, 3,7-dihydroxy-2-naphthoic acid, phenolphthaline, diphenolic acid, etc. 1 type (s) or 2 or more types are used in combination.

これらの中でも、フラックス機能の高さと、熱硬化性樹脂に対する適度な反応性とのバランスから、フラックス機能を有する化合物として、分子内にカルボキシル基と水酸基とを1つずつ有する化合物を用いることが好ましい。これにより、比較的低温での加熱条件においても、効果的にバンプ電極3の表面の金属酸化膜を除去することができる。   Among these, it is preferable to use a compound having one carboxyl group and one hydroxyl group in the molecule as the compound having a flux function from the balance between the high flux function and the appropriate reactivity with respect to the thermosetting resin. . Thereby, the metal oxide film on the surface of the bump electrode 3 can be effectively removed even under heating conditions at a relatively low temperature.

特に好ましい化合物としては、分子内にフェノール性水酸基とカルボキシル基とを1つずつ有する化合物が挙げられ、具体的には、サリチル酸(2−ヒドロキシ安息香酸)、3−ヒドロキシ安息香酸、4−ヒドロキシ安息香酸を挙げることができる。   Particularly preferred compounds include compounds having one phenolic hydroxyl group and one carboxyl group in the molecule, and specifically include salicylic acid (2-hydroxybenzoic acid), 3-hydroxybenzoic acid, 4-hydroxybenzoic acid. Mention may be made of acids.

これらの化合物は、比較的入手容易であり、また、極めて高いフラックス活性を有することから、本実施形態に特に好ましく用いることができる。   Since these compounds are relatively easily available and have extremely high flux activity, they can be particularly preferably used in this embodiment.

また、樹脂層4の全固形分中における、フラックス機能を有する硬化剤の配合量は、特に限定されないが、0.1質量%以上30質量%以下であるのが好ましく、0.5質量%以上20質量%以下であるのがより好ましく、1.0質量%以上10質量%以下であるのが特に好ましい。これにより、樹脂層4のフラックス機能を向上させることができるとともに、安定的に熱硬化性樹脂内に取り込まれる。   Further, the blending amount of the curing agent having a flux function in the total solid content of the resin layer 4 is not particularly limited, but is preferably 0.1% by mass or more and 30% by mass or less, and 0.5% by mass or more. It is more preferably 20% by mass or less, and particularly preferably 1.0% by mass or more and 10% by mass or less. Thereby, while being able to improve the flux function of the resin layer 4, it is taken in stably in a thermosetting resin.

また、フラックス機能を有する酸無水物としては、脂環式酸無水物、芳香族酸無水物等が挙げられる。   Examples of acid anhydrides having a flux function include alicyclic acid anhydrides and aromatic acid anhydrides.

フラックス機能を有する化合物に係る脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸等が挙げられる。   Examples of the alicyclic acid anhydride relating to the compound having a flux function include methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, hexahydrophthalic anhydride, tetrahydrophthalic anhydride, and trialkyltetrahydrophthalic anhydride.

フラックス機能を有する化合物に係る芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物等が挙げられる。   Examples of the aromatic acid anhydride related to the compound having a flux function include phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic acid anhydride, and the like.

熱硬化性樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂とフラックス機能を有する化合物との配合比(質量比)は、特に限定されないが、(エポキシ樹脂/フラックス機能を有する化合物)が0.5以上12以下であることが好ましく、2以上10以下であることが特に好ましい。(エポキシ樹脂/フラックス機能を有する化合物)を前記範囲内とすることで、安定的に樹脂層4を硬化させることができ、耐マイグレーション性を向上させることができる。   When an epoxy resin is used as the thermosetting resin, the compounding ratio (mass ratio) between the epoxy resin and the compound having a flux function is not particularly limited, but (epoxy resin / compound having a flux function) is 0.5 or more and 12 Is preferably 2 or less and particularly preferably 2 or more and 10 or less. By setting (epoxy resin / compound having a flux function) within the above range, the resin layer 4 can be stably cured, and migration resistance can be improved.

(c)成膜性樹脂
樹脂層4は、成膜性樹脂を含有してもよい。
成膜性樹脂は、樹脂層4の成膜性を良好にする。成膜性樹脂は、有機溶媒に可溶であり、単独で膜を形成することができる。
(C) Film forming resin The resin layer 4 may contain a film forming resin.
The film forming resin improves the film forming property of the resin layer 4. The film-forming resin is soluble in an organic solvent and can form a film alone.

成膜性樹脂は、好ましくは、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリイミド樹脂およびアクリロニトリル−ブタジエン共重合体のいずれかである。この場合、成膜性樹脂は、可撓性に優れるため温度サイクル信頼性が向上する。フェノキシ樹脂としては、例えば、ビスフェノールA型フェノキシ樹脂を用いてもよい。なお、本実施形態において、「(メタ)アクリル系樹脂」とは、(メタ)アクリル酸の重合体、(メタ)アクリル酸の誘導体の重合体、(メタ)アクリル酸と他の単量体との共重合体、または(メタ)アクリル酸の誘導体と他の単量体との共重合体を意味する。さらに、「(メタ)アクリル酸」とは、「アクリル酸」または「メタクリル酸」を意味する。   The film forming resin is preferably any one of (meth) acrylic resin, phenoxy resin, polyimide resin, and acrylonitrile-butadiene copolymer. In this case, since the film-forming resin is excellent in flexibility, the temperature cycle reliability is improved. As the phenoxy resin, for example, a bisphenol A type phenoxy resin may be used. In the present embodiment, “(meth) acrylic resin” refers to (meth) acrylic acid polymer, (meth) acrylic acid derivative polymer, (meth) acrylic acid and other monomers. Or a copolymer of a derivative of (meth) acrylic acid and another monomer. Furthermore, “(meth) acrylic acid” means “acrylic acid” or “methacrylic acid”.

成膜性樹脂の重量平均分子量は、1万以上が好ましく、2万以上100万以下がより好ましく、3万以上90万以下がさらに好ましい。成膜性樹脂の重量平均分子量が前記範囲内であると、成膜性樹脂は、樹脂層4の成膜性を特に高めることができる。   The weight average molecular weight of the film-forming resin is preferably 10,000 or more, more preferably 20,000 to 1,000,000, and even more preferably 30,000 to 900,000. When the weight average molecular weight of the film forming resin is within the above range, the film forming resin can particularly enhance the film forming property of the resin layer 4.

なお、樹脂層4をフィルムとして準備する場合、成膜性樹脂の含有量は、樹脂層4の全固形分に対して、0.5質量%以上50質量%以下であるのが好ましく、1質量%以上40質量%以下であることがより好ましく、3質量%以上35質量%以下であることがさらに好ましい。成膜性樹脂の含有量が前記範囲内であると、樹脂層4の流動性を抑制することができ、フィルム(樹脂層4)の取り扱いが容易になる。ただし、成膜性樹脂の含有量は、上述した範囲に限定されるものではない。   In addition, when preparing the resin layer 4 as a film, it is preferable that content of film forming resin is 0.5 mass% or more and 50 mass% or less with respect to the total solid of the resin layer 4, 1 mass % To 40% by mass, more preferably 3% to 35% by mass. When the content of the film forming resin is within the above range, the fluidity of the resin layer 4 can be suppressed, and the film (resin layer 4) can be easily handled. However, the content of the film forming resin is not limited to the above-described range.

(d)硬化促進剤
樹脂層4は、硬化促進剤を含有してもよい。
硬化促進剤は、上述した(a)熱硬化性樹脂の硬化を促進する。硬化促進剤は、熱硬化性樹脂の種類に応じて適宜選択することができる。硬化促進剤は、例えば、イミダゾール化合物である。イミダゾール化合物は、例えば、2−フェニル−4−メチルイミダゾール等が挙げられ、融点が150℃以上であることが好ましい。これにより、樹脂層4の硬化が完了する前に、バンプ電極3を構成する成分が、端子14の表面や端子242の表面を移動し易くなる。これにより、端子14とバンプ電極3との電気的接続および端子242とバンプ電極3との電気的接続を良好なものとすることができる。
(D) Curing accelerator The resin layer 4 may contain a curing accelerator.
A hardening accelerator accelerates | stimulates hardening of (a) thermosetting resin mentioned above. A hardening accelerator can be suitably selected according to the kind of thermosetting resin. The curing accelerator is, for example, an imidazole compound. Examples of the imidazole compound include 2-phenyl-4-methylimidazole, and the melting point is preferably 150 ° C. or higher. Thereby, before the curing of the resin layer 4 is completed, the components constituting the bump electrode 3 can easily move on the surface of the terminal 14 or the surface of the terminal 242. Thereby, the electrical connection between the terminal 14 and the bump electrode 3 and the electrical connection between the terminal 242 and the bump electrode 3 can be improved.

(e)充填材
本実施形態の樹脂層4は、充填材を含むことができる。また、樹脂層4は、充填材として、無機充填材を含むことができる。
充填材は、樹脂層4の線膨張係数を低下させるとともに、樹脂層4の最低溶融粘度を調整する。充填材は、例えば、有機充填材および無機充填材の少なくとも一方を含んでいる。有機充填材としては、例えば、樹脂粒子、ゴム粒子等が挙げられる。無機充填材の構成材料としては、例えば、シリカ、マイカ、アルミナ等が挙げられ、これらのうちの1種または2種以上が用いられる。
(E) Filler The resin layer 4 of this embodiment can contain a filler. Moreover, the resin layer 4 can contain an inorganic filler as a filler.
The filler reduces the linear expansion coefficient of the resin layer 4 and adjusts the minimum melt viscosity of the resin layer 4. The filler includes, for example, at least one of an organic filler and an inorganic filler. Examples of the organic filler include resin particles and rubber particles. Examples of the constituent material of the inorganic filler include silica, mica, alumina, and the like, and one or more of these are used.

充填材は、回路部材の接続構造の信頼性の向上という観点からは、無機充填材を含んでいることが好ましい。これにより、樹脂層4の線膨張係数を低下することができ、回路部材の接続構造の信頼性を向上させることができる。より具体的には、無機充填材は、硬化後の樹脂層4の熱伝導性の観点から、シリカを含んでいることが好ましい。シリカの形状は、例えば、破砕シリカおよび球状シリカの少なくとも一方である。本実施形態においては、シリカの形状が、球状シリカであることが好ましい。
また、本実施形態において、無機充填材は、その表面が疎水性の官能基で修飾されている表面疎水化無機充填材であることが好ましい。これにより、樹脂組成物中に含まれる、エポキシ樹脂、フラックス機能を有する化合物等の樹脂成分と、無機充填材とのなじみ性を向上させることができる。表面疎水化無機充填材として、例えば、疎水性シリカを使用してもよい。
From the viewpoint of improving the reliability of the circuit member connection structure, the filler preferably contains an inorganic filler. Thereby, the linear expansion coefficient of the resin layer 4 can be reduced, and the reliability of the connection structure of a circuit member can be improved. More specifically, the inorganic filler preferably contains silica from the viewpoint of thermal conductivity of the cured resin layer 4. The shape of the silica is, for example, at least one of crushed silica and spherical silica. In the present embodiment, the shape of silica is preferably spherical silica.
In the present embodiment, the inorganic filler is preferably a surface-hydrophobized inorganic filler whose surface is modified with a hydrophobic functional group. Thereby, the compatibility of the resin component such as an epoxy resin or a compound having a flux function contained in the resin composition and the inorganic filler can be improved. As the surface hydrophobized inorganic filler, for example, hydrophobic silica may be used.

充填材の平均粒子径は、特に限定されないが、500nm以下であることが好ましく、300nm以下であることがより好ましい。一方、充填材の平均粒子径の下限値は、例えば5nmとされる。充填材の平均粒子径が前記範囲内である場合、樹脂層4の粘度を適度なものとすることができる。さらに、樹脂層4内で充填材が凝集することを抑制することができる。さらに、樹脂層4を光が透過する際に、可視光の透過を充填材が阻害するのを低減することができる。この場合、端子242やバンプ電極3が樹脂層4に埋め込まれていても、可視光を用いて端子242の位置やバンプ電極3の位置を良好に認識することができる。なお、充填材がシリカを含む場合、可視光の透過性はさらに良好なものとなる。これにより、半導体素子2の位置合わせが容易になる。ただし、充填材の平均粒子径は、上述した範囲に限定されるものではない。   The average particle diameter of the filler is not particularly limited, but is preferably 500 nm or less, and more preferably 300 nm or less. On the other hand, the lower limit value of the average particle diameter of the filler is, for example, 5 nm. When the average particle diameter of the filler is within the above range, the viscosity of the resin layer 4 can be made moderate. Further, the filler can be prevented from aggregating in the resin layer 4. Furthermore, when the light passes through the resin layer 4, it is possible to reduce the filler from inhibiting visible light transmission. In this case, even if the terminal 242 and the bump electrode 3 are embedded in the resin layer 4, the position of the terminal 242 and the position of the bump electrode 3 can be well recognized using visible light. When the filler contains silica, the visible light transmission is further improved. Thereby, alignment of the semiconductor element 2 becomes easy. However, the average particle diameter of the filler is not limited to the above-described range.

また、充填材の平均粒子径は、例えば、レーザー回折法によって得られた体積基準の粒度分布において、累積粒度が50%になるときの粒径とされる。   The average particle diameter of the filler is, for example, the particle diameter when the cumulative particle diameter is 50% in the volume-based particle size distribution obtained by the laser diffraction method.

充填材の含有量は、樹脂層4の全固形分において、0.1質量%以上80質量%以下であるのが好ましく、20質量%以上70質量%以下であるのがより好ましい。充填材の含有量が前記範囲内であると、樹脂層4を硬化させた後において、半導体素子2と樹脂層4の間の線膨張係数差を小さくすることができる。これにより、半導体素子2と樹脂層4との間に生じる応力を低減することができる。このため、半導体素子2が樹脂層4から剥離することをさらに確実に抑制することができる。さらに、充填材の含有量が前記範囲内であると、硬化後の樹脂層4の弾性率が高くなりすぎるのを抑制することができる。このため、回路部材の接続構造の信頼性が上昇する。ただし、充填材の含有量は、上述した範囲に限定されるものではない。   The content of the filler is preferably 0.1% by mass or more and 80% by mass or less, and more preferably 20% by mass or more and 70% by mass or less in the total solid content of the resin layer 4. When the content of the filler is within the above range, the linear expansion coefficient difference between the semiconductor element 2 and the resin layer 4 can be reduced after the resin layer 4 is cured. Thereby, the stress which arises between the semiconductor element 2 and the resin layer 4 can be reduced. For this reason, it can suppress more reliably that the semiconductor element 2 peels from the resin layer 4. FIG. Furthermore, it can suppress that the elasticity modulus of the resin layer 4 after hardening becomes it too high that content of a filler exists in the said range. For this reason, the reliability of the connection structure of a circuit member increases. However, the content of the filler is not limited to the above-described range.

(f)その他の添加剤
樹脂層4は、必要に応じて、上述した(a)〜(e)以外の成分を含んでいてもよい。例えば、本実施形態に係る樹脂層4は、重量平均分子量が300以上2500以下であるフェノール系硬化剤を含んでいてもよい。これにより、樹脂層4の硬化物のガラス転移温度を高めることができ、さらに、耐イオンマイグレーション性を向上させることが可能となる。また、樹脂層4に適度な柔軟性を付与することができる。フェノール系硬化剤は、フェノールノボラック樹脂またはクレゾールノボラック樹脂であることが好ましい。
(F) Other additive The resin layer 4 may contain components other than (a)-(e) mentioned above as needed. For example, the resin layer 4 according to the present embodiment may include a phenolic curing agent having a weight average molecular weight of 300 or more and 2500 or less. Thereby, the glass transition temperature of the hardened | cured material of the resin layer 4 can be raised, and also it becomes possible to improve ion migration resistance. Moreover, moderate flexibility can be imparted to the resin layer 4. The phenolic curing agent is preferably a phenol novolac resin or a cresol novolac resin.

また、樹脂層4は、シランカップリング剤をさらに含んでもよい。シランカップリング剤は、例えば、エポキシシランカップリング剤および芳香族含有アミノシランカップリング剤から選択される1種または2種を含む。
なお、樹脂層4は、添加剤をさらに含んでいてもよい。添加剤は、例えば、可塑剤、安定剤、粘着付与剤、滑剤、酸化防止剤、帯電防止剤、および顔料から選択される1種または2種以上を含んでいる。
The resin layer 4 may further include a silane coupling agent. The silane coupling agent includes, for example, one or two selected from an epoxy silane coupling agent and an aromatic-containing aminosilane coupling agent.
The resin layer 4 may further contain an additive. The additive contains, for example, one or more selected from plasticizers, stabilizers, tackifiers, lubricants, antioxidants, antistatic agents, and pigments.

フェノール系硬化剤の含有量は、樹脂層4の全体において、1質量%以上30質量%以下であるのが好ましく、3質量%以上25質量%以下であるのがより好ましい。フェノール系硬化剤の含有量を前記範囲内とすることで、半導体素子2の下面251の凹凸を樹脂層4で効果的に埋め込むことができる。さらに、フェノール系硬化剤の含有量を前記範囲内とすることで、樹脂層4の硬化物のガラス転移温度を効果的に高めることができる。ただし、フェノール系硬化剤の含有量は、上述した範囲に限定されるものではない。   The content of the phenol-based curing agent is preferably 1% by mass or more and 30% by mass or less, and more preferably 3% by mass or more and 25% by mass or less in the entire resin layer 4. By setting the content of the phenolic curing agent within the above range, the unevenness of the lower surface 251 of the semiconductor element 2 can be effectively embedded in the resin layer 4. Furthermore, the glass transition temperature of the hardened | cured material of the resin layer 4 can be raised effectively by making content of a phenol type hardening | curing agent into the said range. However, content of a phenol type hardening | curing agent is not limited to the range mentioned above.

樹脂層4の形成材料は、上述した各成分を混合または分散させることによって調製することができる。各成分の混合方法および分散方法は特に限定されず、従来公知の方法で混合または分散させることができる。より具体的には、例えば、上述した形成材料は、前記各成分を溶媒中でまたは無溶媒下で混合して液状に調製される。このとき用いられる溶媒は、各成分に対して不活性である。溶媒としては、例えば、アセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)等が挙げられ、これらのうちの1種または2種以上を含むものが用いられる。   The material for forming the resin layer 4 can be prepared by mixing or dispersing the above-described components. The mixing method and dispersion method of each component are not specifically limited, It can mix or disperse | distribute by a conventionally well-known method. More specifically, for example, the above-described forming material is prepared in a liquid state by mixing the above components in a solvent or without a solvent. The solvent used at this time is inactive with respect to each component. Examples of the solvent include acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone (MIBK), and those containing one or more of these are used.

[仮実装工程]
[2]次に、バンプ電極3をその融点よりも低い温度に加熱しつつ、実装基板1に対してその上方から半導体素子2を押し付ける(仮実装工程)。すなわち、図2(a)に示すように、実装基板1と半導体素子2とを互いに押し付ける。これにより、実装基板1の端子14と半導体素子2の端子242に設けられたバンプ電極3とが、互いに接近し、接触する。
このとき、端子14とバンプ電極3との間に介在している樹脂層4は、端子14とバンプ電極3の接近によって押し退けられる。その結果、端子14とバンプ電極3とが接触したとき、その接触点では、いわゆる樹脂噛みが防止され、樹脂層4が除去された状態となる(図2(b)参照)。なお、仮実装工程における加熱温度は、バンプ電極3の融点よりも低いが、このような温度に設定することで、樹脂層4の著しい軟化を抑えることができ、実装基板1と半導体素子2との間から樹脂層4がはみ出すのを抑制することができるとともに、バンプ電極3が溶融しないので、効率的に樹脂層4を押し退けることができる。
[Temporary mounting process]
[2] Next, while heating the bump electrode 3 to a temperature lower than its melting point, the semiconductor element 2 is pressed against the mounting substrate 1 from above (temporary mounting step). That is, as shown in FIG. 2A, the mounting substrate 1 and the semiconductor element 2 are pressed against each other. Thereby, the terminal 14 of the mounting substrate 1 and the bump electrode 3 provided on the terminal 242 of the semiconductor element 2 approach each other and come into contact with each other.
At this time, the resin layer 4 interposed between the terminal 14 and the bump electrode 3 is pushed away by the approach of the terminal 14 and the bump electrode 3. As a result, when the terminal 14 and the bump electrode 3 are in contact with each other, so-called resin biting is prevented and the resin layer 4 is removed at the contact point (see FIG. 2B). The heating temperature in the temporary mounting process is lower than the melting point of the bump electrode 3, but by setting the temperature to such a temperature, significant softening of the resin layer 4 can be suppressed, and the mounting substrate 1, the semiconductor element 2, The resin layer 4 can be prevented from protruding from between the bumps, and the bump electrode 3 does not melt, so that the resin layer 4 can be pushed away efficiently.

ここで、バンプ電極3が加熱されるとき、それに伴って実装基板1や半導体素子2の温度も上昇する。ところで、実装基板1や半導体素子2では、それぞれ、主に半導体材料で構成された部材と主に樹脂材料で構成された部材とが積層されているので、反りが発生し易い。この反りは、加熱される温度が高いほど、大きくなる。   Here, when the bump electrode 3 is heated, the temperature of the mounting substrate 1 and the semiconductor element 2 rises accordingly. By the way, in the mounting substrate 1 and the semiconductor element 2, since the member mainly comprised by the semiconductor material and the member mainly comprised by the resin material are laminated | stacked, respectively, curvature is easy to generate | occur | produce. This warpage increases as the heated temperature increases.

そこで、本実施形態のように、バンプ電極3がその融点よりも低い温度に加熱されることによって、本工程において実装基板1や半導体素子2が大きく反ってしまうのを抑制することができる。これにより、実装基板1や半導体素子2のサイズが大きい場合でも、反りに伴う変位量を小さく抑えることができる。その結果、例えば端子14と端子242とを1対とする端子対が複数設けられている場合、端子対の位置によって端子間距離が不均一になるのを抑制することができる。その結果、端子対ごとの導電性の均一化を図ることができる。   Therefore, as in the present embodiment, the bump electrode 3 is heated to a temperature lower than its melting point, so that the mounting substrate 1 and the semiconductor element 2 can be prevented from greatly warping in this step. Thereby, even when the size of the mounting substrate 1 or the semiconductor element 2 is large, the amount of displacement due to warping can be kept small. As a result, for example, when a plurality of terminal pairs each including the terminal 14 and the terminal 242 are provided, it is possible to prevent the inter-terminal distance from becoming uneven depending on the position of the terminal pair. As a result, the conductivity of each terminal pair can be made uniform.

仮実装工程における加熱温度は、バンプ電極3の融点よりも低ければよいが、バンプ電極3の融点をTm[℃]としたとき、Tm−5℃以下であるのが好ましく、Tm−10℃以下であるのがより好ましく、Tm−20℃以下であるのがさらに好ましい。これにより、バンプ電極3を溶融させることがないので、本工程においてバンプ電極3が半田流れを抑制できる。また、実装基板1や半導体素子2の反りに伴う変位量を小さく抑えることができ、例えば端子対ごとの導電性の均一化を図ることができる。   The heating temperature in the temporary mounting process may be lower than the melting point of the bump electrode 3, but when the melting point of the bump electrode 3 is Tm [° C], it is preferably Tm-5 ° C or less, and Tm-10 ° C or less. It is more preferable that it is Tm-20 ° C or less. Thereby, since the bump electrode 3 is not melted, the bump electrode 3 can suppress the solder flow in this step. Moreover, the displacement amount accompanying the curvature of the mounting substrate 1 or the semiconductor element 2 can be suppressed small, and for example, the conductivity of each terminal pair can be made uniform.

一方、仮実装工程における加熱温度の下限値は、特に設定されないが、Tm−140℃以上であるのが好ましく、Tm−130℃以上であるのがより好ましい。これにより、樹脂層4を十分に軟化させることができるので、端子14とバンプ電極3との間に介在している樹脂層4をより確実に押し退けることができる。また、樹脂層4が有するフラックス機能が発現するため、バンプ電極3の表面の金属酸化膜を本工程において除去することができ、さらに、本工程における加熱温度は、バンプ電極3の融点より低いものの、バンプ電極3と端子14との間およびバンプ電極3と端子242との間では、それぞれ原子拡散に伴う合金や金属間化合物が生じていることが好ましく、その場合、後述する第1実装工程において速やかにかつ確実に金属接合を進行させることができる。   On the other hand, the lower limit value of the heating temperature in the temporary mounting step is not particularly set, but is preferably Tm-140 ° C or higher, and more preferably Tm-130 ° C or higher. Thereby, since the resin layer 4 can be sufficiently softened, the resin layer 4 interposed between the terminal 14 and the bump electrode 3 can be pushed out more reliably. Further, since the flux function of the resin layer 4 is manifested, the metal oxide film on the surface of the bump electrode 3 can be removed in this step, and the heating temperature in this step is lower than the melting point of the bump electrode 3. It is preferable that an alloy or an intermetallic compound accompanying atomic diffusion is generated between the bump electrode 3 and the terminal 14 and between the bump electrode 3 and the terminal 242, respectively. Metal bonding can proceed promptly and reliably.

また、仮実装工程における具体的な加熱温度は、バンプ電極3の融点に応じて適宜変化するが、一例として、半田バンプで構成されたバンプ電極3の融点が221℃の場合、80℃以上220℃以下であるのが好ましく、100℃以上220℃以下であるのがより好ましい。   In addition, the specific heating temperature in the provisional mounting process changes as appropriate according to the melting point of the bump electrode 3, but as an example, when the melting point of the bump electrode 3 composed of solder bumps is 221 ° C., 80 ° C. or more and 220 ° It is preferable that it is below ℃, and it is more preferable that it is 100 ° C or more and 220 ° C or less.

また、仮実装工程において加熱しつつ加圧する時間は、特に限定されないが、0.1秒以上60秒以下であるのが好ましく、0.5秒以上10秒以下であるのがより好ましい。これにより、複数の端子対がある場合でも、それらの加熱温度を十分に揃えることができ、後述する第2実装工程後において、端子対ごとの導電性の均一化を図ることができる。また、樹脂層4を押し退けるのに十分な時間が確保される。   In addition, the time for applying pressure while heating in the temporary mounting step is not particularly limited, but is preferably 0.1 seconds or more and 60 seconds or less, and more preferably 0.5 seconds or more and 10 seconds or less. Thereby, even when there are a plurality of terminal pairs, their heating temperatures can be made sufficiently uniform, and the conductivity of each terminal pair can be made uniform after the second mounting step described later. Moreover, sufficient time is secured to push away the resin layer 4.

本実施形態において、バンプ電極3の加熱は、実装基板1と半導体素子2を互いに押し付けるための治具(例えばフリップチップボンダーのステージやヘッド等)を介した熱伝導によって行われてもよく、実装基板1や半導体素子2を配置する雰囲気を加熱することによって行われてもよい。この場合、ステージ上に配置された実装基板1、樹脂層4、および半導体素子2を、半導体素子2の下面251とは反対面をフリップチップボンダーのヘッドで押し付ける。回路部材の積層数が2層の場合には、ヘッド等の押し当て部材の温度を、実装基板1から半導体素子2の温度と同程度と見なすことができる。一方で、回路部材の積層数が3層以上の多い場合には、最上層と最下層との間で温度差が生じることがあるが、その際、最下層の回路部材を含めた回路部材全体の温度が所定値以上となるように、押し当て部材の温度を調整することになる。   In the present embodiment, the bump electrode 3 may be heated by heat conduction through a jig (for example, a flip chip bonder stage or head) for pressing the mounting substrate 1 and the semiconductor element 2 together. You may carry out by heating the atmosphere which arrange | positions the board | substrate 1 and the semiconductor element 2. FIG. In this case, the mounting substrate 1, the resin layer 4, and the semiconductor element 2 arranged on the stage are pressed against the lower surface 251 of the semiconductor element 2 with a flip chip bonder head. When the number of stacked circuit members is two, the temperature of the pressing member such as the head can be considered to be approximately the same as the temperature of the semiconductor element 2 from the mounting substrate 1. On the other hand, when the number of laminated circuit members is three or more, a temperature difference may occur between the uppermost layer and the lowermost layer. In that case, the entire circuit member including the lowermost circuit member The temperature of the pressing member is adjusted so that the temperature of the pressing member becomes equal to or higher than a predetermined value.

本実施形態の仮実装工程において、実装基板1の端子14と半導体素子2の端子242とを互いに押し付ける仮実装圧力は、例えば、任意の圧力プロファイルとすることができる。仮実装工程は、生産性の効率化の観点から、仮実装工程開始から終了まで初期の圧力を維持してもよいが、端子14とバンプ電極3との間にある樹脂層4を確実に除去する観点から、初期の圧力から圧力を上昇させる工程を実施してもよい。   In the temporary mounting step of the present embodiment, the temporary mounting pressure that presses the terminal 14 of the mounting substrate 1 and the terminal 242 of the semiconductor element 2 together can be, for example, an arbitrary pressure profile. In the temporary mounting process, the initial pressure may be maintained from the start to the end of the temporary mounting process from the viewpoint of improving the efficiency of the productivity, but the resin layer 4 between the terminal 14 and the bump electrode 3 is surely removed. In view of the above, a step of increasing the pressure from the initial pressure may be performed.

たとえば、仮実装工程は、実装基板1の端子14と半導体素子2の端子242とを互いに押し付ける際、後述する第1実装工程において端子14と端子242とを互いに押し付けるときの圧力(第1圧力)よりも高い圧力で押し付ける工程を実施してもよい。これにより、端子14と端子242との距離が十分に接近し、端子14とバンプ電極3との間にある樹脂層4をより確実に排除することができる。その結果、端子14とバンプ電極3とが接触した状態を作り出すことができる(いわゆる樹脂噛みを防止することができる。)。仮実装工程において、このような状態が形成されることにより、後述する第1実装工程においてバンプ電極3が溶融した際に、短時間であっても速やかに金属接合が行われる。そして、最終的には、バンプ電極3を介して端子14と端子242との間で、信頼性の高い電気的接続を図ることができる。   For example, in the temporary mounting process, when the terminal 14 of the mounting substrate 1 and the terminal 242 of the semiconductor element 2 are pressed against each other, the pressure (first pressure) when the terminal 14 and the terminal 242 are pressed against each other in the first mounting process described later. You may implement the process pressed by higher pressure. Thereby, the distance between the terminal 14 and the terminal 242 is sufficiently close, and the resin layer 4 between the terminal 14 and the bump electrode 3 can be more reliably removed. As a result, it is possible to create a state in which the terminal 14 and the bump electrode 3 are in contact (so-called resin biting can be prevented). By forming such a state in the temporary mounting process, when the bump electrode 3 is melted in the first mounting process described later, the metal bonding is quickly performed even in a short time. Finally, a highly reliable electrical connection can be achieved between the terminal 14 and the terminal 242 via the bump electrode 3.

また、本実施形態の仮実装工程は、後述の第1実装工程における第1温度をバンプ電極3の融点より高い温度まで昇温させる前に、第1回路部材(実装基板1)と第2回路部材(半導体素子2)とを互いに押しつける仮実装圧力を上昇させた後、再び当該仮実装圧力を低下させる工程を含むことができる。つまり、仮実装工程は、バンプ電極3の融点よりも低い仮実装温度下において、初期の圧力から圧力を上昇させた後、再び圧力を降下させる工程を行ってもよい。これにより、溶融していないバンプ電極3の接触点を接触面になるまで変形させ、バンプ電極3と端子の平坦面との間に樹脂層4が入り込むことを、高度に抑制することができる。したがって、バンプ電極3と端子との間の接続信頼性を一層高めることが可能になる。   Further, in the temporary mounting process of the present embodiment, the first circuit member (mounting substrate 1) and the second circuit are heated before the first temperature in the first mounting process described later is raised to a temperature higher than the melting point of the bump electrode 3. After raising the temporary mounting pressure which presses a member (semiconductor element 2) mutually, the process of lowering the temporary mounting pressure again can be included. That is, the temporary mounting step may be a step of increasing the pressure from the initial pressure and then decreasing the pressure again at a temporary mounting temperature lower than the melting point of the bump electrode 3. Thereby, the contact point of the bump electrode 3 which is not melted can be deformed until it becomes a contact surface, and the resin layer 4 can be highly suppressed from entering between the bump electrode 3 and the flat surface of the terminal. Therefore, the connection reliability between the bump electrode 3 and the terminal can be further enhanced.

仮実装工程において端子14と端子242とを互いに押し付ける際の仮実装圧力は、例えば、第1圧力よりも高い圧力が好ましく、好ましくは50kPa以上1500kPa以下であるのが好ましく、100kPa以上1000kPa以下であるのがより好ましい。圧力を前記範囲内に設定することにより、仮実装工程において、樹脂層4のはみ出しを抑制しつつ、端子14と端子242との間にある樹脂層4を十分に排除することができる。このため、樹脂層4の樹脂噛みを抑制でき、高い接続信頼性を有する構造を実現することができる。   The temporary mounting pressure when pressing the terminal 14 and the terminal 242 together in the temporary mounting step is preferably, for example, a pressure higher than the first pressure, preferably 50 kPa to 1500 kPa, and preferably 100 kPa to 1000 kPa. Is more preferable. By setting the pressure within the above range, it is possible to sufficiently eliminate the resin layer 4 between the terminal 14 and the terminal 242 while suppressing the protrusion of the resin layer 4 in the temporary mounting process. For this reason, the resin biting of the resin layer 4 can be suppressed, and a structure having high connection reliability can be realized.

なお、仮実装圧力を上記下限値以上とすることにより、例えば実装基板1や半導体素子2に反り等の変形があった場合においても、溶融したバンプ電極3に対して端子14および端子242を接触させることができ、接続信頼性を向上させることができる。一方、仮実装圧力を上記上限値以下とすることにより、実装基板1と半導体素子2との間から樹脂層4が過剰に押し出されてしまうことを抑制することができる。   By setting the temporary mounting pressure to be equal to or higher than the above lower limit value, the terminal 14 and the terminal 242 are brought into contact with the melted bump electrode 3 even when the mounting substrate 1 or the semiconductor element 2 is deformed, for example. Connection reliability can be improved. On the other hand, by setting the temporary mounting pressure to the upper limit value or less, it is possible to suppress the resin layer 4 from being excessively pushed out between the mounting substrate 1 and the semiconductor element 2.

また、本明細書において、端子14と端子242とを互いに押し付ける際の圧力は、実装基板1と半導体素子2とを互いに押し付ける際に加えた荷重を、実装基板1の上面152と半導体素子2の下面251とが重なっている部分の面積(共通部分の面積)で除することによって求められる。例えば、共通部分の面積が100mmである場合(10mm×10mmの半導体素子2を用いた場合)、50kPa以上500kPa以下は、実装基板1と半導体素子2との間に5N以上50N以下の荷重を加えたときに発生する圧力に相当する。なお、以下、「単位面積における圧力」とは、面積と圧力の積値を示すものであり、荷重に相当するものである。
なお、本工程は、必要に応じて設けられればよく、省略されてもよい。
In this specification, the pressure applied when the terminals 14 and 242 are pressed against each other is determined by applying a load applied when the mounting substrate 1 and the semiconductor element 2 are pressed against each other to the upper surface 152 of the mounting substrate 1 and the semiconductor element 2. It is obtained by dividing by the area of the portion where the lower surface 251 overlaps (area of the common portion). For example, when the area of the common part is 100 mm 2 (when the semiconductor element 2 of 10 mm × 10 mm is used), a load of 5 N or more and 50 N or less is applied between the mounting substrate 1 and the semiconductor element 2 for 50 kPa or more and 500 kPa or less. It corresponds to the pressure generated when applied. Hereinafter, “pressure in a unit area” indicates a product of the area and pressure, and corresponds to a load.
In addition, what is necessary is just to provide this process as needed and may be abbreviate | omitted.

仮実装工程において、10mm×10mmの単位面積における仮実装圧力は、例えば、5N以上150N以下であり、好ましくは10N以上100N以下であり、さらに好ましくは30N以上80N以下である。これにより、大面積の第2回路部材と第1回路部材との仮実装工程においても、端子14と端子242との間にある樹脂層4を十分に排除することができ、高い接続信頼性を実現することができる。   In the temporary mounting step, the temporary mounting pressure in a unit area of 10 mm × 10 mm is, for example, 5N or more and 150N or less, preferably 10N or more and 100N or less, and more preferably 30N or more and 80N or less. Thereby, even in the temporary mounting process of the second circuit member having the large area and the first circuit member, the resin layer 4 between the terminal 14 and the terminal 242 can be sufficiently eliminated, and high connection reliability can be achieved. Can be realized.

[第1実装工程]
[3]次に、バンプ電極3をその融点よりも高い温度に加熱しつつ、実装基板1と半導体素子2とを互いに押し付ける(第1実装工程)。これにより、バンプ電極3が溶融し、実装基板1の端子14と半導体素子2の端子242との間に濡れ広がる。その結果、端子14と端子242とが確実に接合し、合金化が進行する。端子14と端子242との間の空間が、溶融したバンプ電極3によって埋められる(図2(c)参照)。
[First mounting process]
[3] Next, the mounting substrate 1 and the semiconductor element 2 are pressed against each other while the bump electrode 3 is heated to a temperature higher than its melting point (first mounting step). As a result, the bump electrode 3 is melted and spreads between the terminals 14 of the mounting substrate 1 and the terminals 242 of the semiconductor element 2. As a result, the terminal 14 and the terminal 242 are reliably bonded and alloying proceeds. A space between the terminal 14 and the terminal 242 is filled with the melted bump electrode 3 (see FIG. 2C).

ここで、第1実装工程において、バンプ電極3の融点よりも高い温度に加熱した温度領域では、第1圧力は低く設定されることが好ましい。これにより、流動性が高い状態の樹脂層4が実装基板1と半導体素子2との間からはみ出すことを抑制することが可能になる。   Here, in the first mounting step, the first pressure is preferably set to be low in a temperature region heated to a temperature higher than the melting point of the bump electrode 3. Thereby, it is possible to suppress the resin layer 4 in a state of high fluidity from protruding between the mounting substrate 1 and the semiconductor element 2.

第1実装工程における加熱温度(第1温度)は、バンプ電極3の融点よりも高ければよいが、Tm+5℃以上であるのが好ましく、Tm+10℃以上であるのがより好ましい。これにより、バンプ電極3を十分に溶融することができ、信頼性の高い金属接合を形成することができる。また、樹脂層4が有するフラックス機能が十分に発現するため、溶融したバンプ電極3と端子14および端子242との間に生じる金属接合の信頼性をより高めることができる。   The heating temperature (first temperature) in the first mounting process may be higher than the melting point of the bump electrode 3, but is preferably Tm + 5 ° C. or higher, and more preferably Tm + 10 ° C. or higher. Thereby, the bump electrode 3 can be sufficiently melted and a highly reliable metal joint can be formed. Moreover, since the flux function which the resin layer 4 has fully expresses, the reliability of the metal joining produced between the fuse | melted bump electrode 3 and the terminal 14 and the terminal 242 can be improved more.

一方、第1実装工程における加熱温度の上限値は、特に設定されないが、Tm+150℃以下であるのが好ましく、Tm+120℃以下であるのがより好ましい。これにより、バンプ電極3以外の部位に熱変性や熱分解等が発生するのを抑制することができる。   On the other hand, the upper limit value of the heating temperature in the first mounting step is not particularly set, but is preferably Tm + 150 ° C. or less, and more preferably Tm + 120 ° C. or less. Thereby, generation | occurrence | production of heat denaturation, thermal decomposition, etc. can be suppressed in parts other than the bump electrode 3. FIG.

また、前述した仮実装工程における加熱温度と本工程(第1実装工程)における加熱温度との温度差は、特に限定されないが、30℃以上であるのが好ましく、50℃以上250℃以下であるのがより好ましい。これにより、前述した端子対が複数あるときでも、端子対ごとで、仮実装工程における効果と本工程における効果とをそれぞれ確実に発揮させることができる。   Further, the temperature difference between the heating temperature in the temporary mounting step and the heating temperature in the present step (first mounting step) is not particularly limited, but is preferably 30 ° C. or higher, and is 50 ° C. or higher and 250 ° C. or lower. Is more preferable. Thereby, even when there are a plurality of terminal pairs described above, the effects in the provisional mounting process and the effects in this process can be surely exhibited for each terminal pair.

なお、第1実装工程における具体的な加熱温度は、バンプ電極3の融点に応じて適宜変化するが、一例として220〜400℃であるのが好ましく、240〜380℃であるのがより好ましく、260〜350℃であるのがさらに好ましい。   In addition, although the specific heating temperature in a 1st mounting process changes suitably according to melting | fusing point of the bump electrode 3, it is preferable that it is 220-400 degreeC as an example, and it is more preferable that it is 240-380 degreeC, More preferably, it is 260-350 degreeC.

また、第1実装工程において、加熱しつつ第1圧力を付与する時間は、特に限定されないが、0.1秒以上30秒以下であるのが好ましく、1秒以上10秒以下であるのがより好ましい。これにより、バンプ電極3を十分に溶融することができ、端子14と端子242との間に生じる金属接合の信頼性をより高めることができる。また、溶融したバンプ電極3が必要以上に流れ出してしまうのを抑制することができる。   Moreover, in the first mounting step, the time for applying the first pressure while heating is not particularly limited, but is preferably 0.1 seconds or more and 30 seconds or less, more preferably 1 seconds or more and 10 seconds or less. preferable. Thereby, the bump electrode 3 can be sufficiently melted, and the reliability of the metal bonding generated between the terminal 14 and the terminal 242 can be further increased. Moreover, it can suppress that the fuse | melted bump electrode 3 flows out more than necessary.

なお、バンプ電極3の加熱は、実装基板1と半導体素子2を互いに押し付けるための治具(例えばフリップチップボンダーのステージやヘッド等)を介した熱伝導によって行われる。   The bump electrode 3 is heated by heat conduction through a jig (for example, a flip chip bonder stage or head) for pressing the mounting substrate 1 and the semiconductor element 2 together.

第1実装工程において、バンプ電極3の融点よりも低い温度から融点よりも高い温度に達する前に圧力を低くしてもよいが、昇温と同時に圧力を徐々に降下させてもよい。すなわち、第1実装工程において、バンプ電極3の融点よりも高い第1温度に達する前に、圧力を低い第1圧力に設定することが好ましい。これにより、樹脂層4の樹脂はみ出しを抑制することができる。第1実装工程において、第1圧力とは、バンプ電極3よりも高い第1温度領域における圧力を意味する。   In the first mounting step, the pressure may be lowered before reaching a temperature higher than the melting point from a temperature lower than the melting point of the bump electrode 3, but the pressure may be gradually decreased simultaneously with the temperature rise. That is, in the first mounting step, it is preferable to set the pressure to a low first pressure before reaching the first temperature higher than the melting point of the bump electrode 3. Thereby, the resin protrusion of the resin layer 4 can be suppressed. In the first mounting process, the first pressure means a pressure in a first temperature region higher than the bump electrode 3.

第1実装工程において、10mm×10mmの単位面積における第1圧力の上限値は、例えば、50N以下であり、好ましくは10N未満であり、より好ましくは5N以下である。これにより、樹脂層4の樹脂はみ出しを十分に抑制することができる。また、上記第1圧力の下限値は、特に限定されないが、例えば、0.1N以上でもよく、0.2N以上でもよい。これにより、バンプ電極3と端子14とが離れることを抑制でき、強固な接合構造を実現することができる。
なお、第1実装工程において、10mm×10mmの単位面積における第1圧力の最小値は、例えば、50N以下であり、好ましくは10N未満であり、より好ましくは5N以下である。
In the first mounting step, the upper limit value of the first pressure in a unit area of 10 mm × 10 mm is, for example, 50 N or less, preferably less than 10 N, and more preferably 5 N or less. Thereby, the resin protrusion of the resin layer 4 can be sufficiently suppressed. Moreover, the lower limit value of the first pressure is not particularly limited, but may be, for example, 0.1 N or more, or 0.2 N or more. Thereby, it can suppress that the bump electrode 3 and the terminal 14 leave | separate, and can implement | achieve a firm junction structure.
In the first mounting step, the minimum value of the first pressure in a unit area of 10 mm × 10 mm is, for example, 50 N or less, preferably less than 10 N, and more preferably 5 N or less.

また、第1実装工程では、実装基板1の端子14と半導体素子2の端子242とを互いに押し付ける際、例えば、30kPa以下の圧力(第1圧力)で押し付けてもよい。これにより、実装基板1の上面152と半導体素子2の下面251との間に挟まれた樹脂層4に、適度な圧力が加わる。その結果、上面152と樹脂層4との間および下面251と樹脂層4との間にそれぞれ十分な接着力が生じる。一方、適度な圧力で互いに押し付けることによって、樹脂層4の反発力に伴って生じる端子14と端子242との距離の変化が抑制される。その結果、バンプ電極3が溶融した状態であっても、端子14と端子242との距離を一定に維持し易くなる。   Further, in the first mounting step, when the terminals 14 of the mounting substrate 1 and the terminals 242 of the semiconductor element 2 are pressed against each other, for example, they may be pressed with a pressure (first pressure) of 30 kPa or less. Accordingly, an appropriate pressure is applied to the resin layer 4 sandwiched between the upper surface 152 of the mounting substrate 1 and the lower surface 251 of the semiconductor element 2. As a result, sufficient adhesive strength is generated between the upper surface 152 and the resin layer 4 and between the lower surface 251 and the resin layer 4. On the other hand, by pressing each other with an appropriate pressure, a change in the distance between the terminal 14 and the terminal 242 caused by the repulsive force of the resin layer 4 is suppressed. As a result, even when the bump electrode 3 is melted, the distance between the terminal 14 and the terminal 242 can be easily maintained constant.

なお、第1実装工程において端子14と端子242とを互いに押し付ける第1圧力を上記上限値以下とすることにより、端子14と端子242との距離が小さくなり過ぎ、実装基板1と半導体素子2との間から樹脂層4がはみ出してしまうことを抑制することができる。はみ出した樹脂層4は、半導体素子2の外形よりも外側に広がるため、例えば、実装基板1上に複数の半導体素子2を搭載しようとするとき、はみ出した樹脂層4が、隣り合う半導体素子2の搭載を阻害したり、あるいは、隣り合う半導体素子2同士の間の実装基板1を切断しようとするときに、その切断を阻害したりするおそれがある。樹脂層4の樹脂はみ出しを抑制することにより、第1回路部材の平面内に複数の第2回路部材が高密度に実装された場合でも、電子装置の製造方法の製造安定性を維持することができる。   Note that, by setting the first pressure for pressing the terminal 14 and the terminal 242 to each other in the first mounting step to be equal to or less than the above upper limit value, the distance between the terminal 14 and the terminal 242 becomes too small, and the mounting substrate 1 and the semiconductor element 2 It can suppress that the resin layer 4 protrudes from between. Since the protruding resin layer 4 spreads outside the outer shape of the semiconductor element 2, for example, when mounting a plurality of semiconductor elements 2 on the mounting substrate 1, the protruding resin layer 4 is adjacent to the adjacent semiconductor element 2. May be hindered, or when the mounting substrate 1 between adjacent semiconductor elements 2 is to be cut, the cutting may be hindered. By suppressing the resin protrusion of the resin layer 4, even when a plurality of second circuit members are mounted at a high density in the plane of the first circuit member, the manufacturing stability of the manufacturing method of the electronic device can be maintained. it can.

ここで、図3は、実装基板1の平面内に2つの半導体素子2を併設する例を示す図である。
図3に示す例では、1枚の実装基板1上に、所定の距離を隔てて2つの半導体素子2を搭載している。半導体素子2同士の離間距離は、限定されないが、例えば50〜500μm程度とされる。
Here, FIG. 3 is a diagram illustrating an example in which two semiconductor elements 2 are provided in the plane of the mounting substrate 1.
In the example shown in FIG. 3, two semiconductor elements 2 are mounted on a single mounting substrate 1 at a predetermined distance. The distance between the semiconductor elements 2 is not limited, but is, for example, about 50 to 500 μm.

このような例において、一方の半導体素子2から樹脂層4がはみ出した場合、はみ出し量によっては、他方の半導体素子2の搭載領域に干渉し、他方の半導体素子2の搭載が阻害される。また、隣り合う搭載領域同士の間は、実装基板1を切断して個片化する際の切断線が引かれていることもあるが、一方の半導体素子2から樹脂層4が切断線上にはみ出した場合、切断ツールが切断線を認識することができず、切断することができないおそれがある。   In such an example, when the resin layer 4 protrudes from one semiconductor element 2, depending on the amount of protrusion, it interferes with the mounting region of the other semiconductor element 2, and the mounting of the other semiconductor element 2 is hindered. In addition, a cutting line may be drawn between adjacent mounting regions when the mounting substrate 1 is cut into individual pieces, but the resin layer 4 protrudes from the semiconductor element 2 on the cutting line. In such a case, the cutting tool cannot recognize the cutting line and may not be able to cut.

したがって、樹脂層4のはみ出しが抑制されることにより、上述したような問題が解消される。その結果、半導体素子2同士の離間距離を短縮することも可能になる。これにより、実装基板1上に搭載される半導体素子2の高密度実装が可能になったり、あるいは、1枚の実装基板1から切り出される個片の数を増やしたりすることができる。   Therefore, the above-described problem is solved by suppressing the protrusion of the resin layer 4. As a result, the distance between the semiconductor elements 2 can be shortened. Thereby, high-density mounting of the semiconductor elements 2 mounted on the mounting substrate 1 can be realized, or the number of pieces cut out from one mounting substrate 1 can be increased.

樹脂層4のはみ出し量は、例えば、80μm以下であるのが好ましく、50μm以下であるのがより好ましい。本発明によれば、樹脂層4のはみ出し量をこのような範囲内に抑える確率を高めることができる。   The amount of protrusion of the resin layer 4 is, for example, preferably 80 μm or less, and more preferably 50 μm or less. According to the present invention, the probability of suppressing the amount of protrusion of the resin layer 4 within such a range can be increased.

なお、前述した第1圧力は、例えば、好ましくは100kPa以下とされ、より好ましくは50kPa以下としてもよい。これにより、樹脂のはみ出しを抑制することができる。   The first pressure described above is, for example, preferably 100 kPa or less, and more preferably 50 kPa or less. Thereby, the protrusion of resin can be suppressed.

一方、第1実装工程において端子14と端子242とを互いに押し付ける圧力の下限値は、特に設定されていなくてもよいが、1kPa以上であるのが好ましく、2kPa以上であるのがより好ましい。これにより、樹脂層4の反発力があっても、端子14と端子242との距離を一定に維持し易くなるので、溶融したバンプ電極3と端子14および端子242との間に生じる金属接合の信頼性をより高めることができる。   On the other hand, the lower limit value of the pressure for pressing the terminal 14 and the terminal 242 to each other in the first mounting process may not be set, but is preferably 1 kPa or more, and more preferably 2 kPa or more. Thereby, even if there is a repulsive force of the resin layer 4, the distance between the terminal 14 and the terminal 242 can be easily maintained, so that the metal bonding generated between the melted bump electrode 3 and the terminal 14 and the terminal 242 can be performed. Reliability can be further increased.

また、前述した仮実装工程において端子14と端子242とを互いに押し付ける圧力と本工程(第1実装工程)における第1圧力との圧力差は、特に限定されないが、20kPa以上500kPa以下であるのが好ましい。これにより、仮実装工程において奏される前述した効果と、本工程において奏される効果とが、それぞれ埋没することなく発揮される。   In addition, the pressure difference between the pressure for pressing the terminal 14 and the terminal 242 to each other in the temporary mounting process described above and the first pressure in the present process (first mounting process) is not particularly limited, but is 20 kPa or more and 500 kPa or less. preferable. As a result, the effects described above in the provisional mounting process and the effects achieved in this process are exhibited without being buried.

なお、端子14と端子242とを互いに押し付ける際の圧力は、実装基板1と半導体素子2とを互いに押し付ける際に加えた荷重を、実装基板1の上面152と半導体素子2の下面251とが重なっている部分の面積(共通部分の面積)で除することによって求められる。   Note that the pressure applied when the terminals 14 and 242 are pressed against each other is such that the load applied when the mounting substrate 1 and the semiconductor element 2 are pressed against each other overlaps the upper surface 152 of the mounting substrate 1 and the lower surface 251 of the semiconductor element 2. It is obtained by dividing by the area of the portion (the area of the common portion).

[第2実装工程]
[4]次に、バンプ電極3の融点よりも低い温度において、実装基板1と半導体素子2とを互いに押し付ける(第2実装工程)。これにより、溶融したバンプ電極3は、実装基板1の端子14と半導体素子2の端子242との間で再び固化し、端子14と端子242との間を電気的および機械的に接続する。
[Second mounting process]
[4] Next, the mounting substrate 1 and the semiconductor element 2 are pressed against each other at a temperature lower than the melting point of the bump electrode 3 (second mounting step). Thereby, the melted bump electrode 3 is solidified again between the terminal 14 of the mounting substrate 1 and the terminal 242 of the semiconductor element 2, and the terminal 14 and the terminal 242 are electrically and mechanically connected.

このような冷却工程時に、高い第2圧力、つまり第1圧力よりも高い第2圧力で第1回路部材と第2回路部材とを互いに押しつけることにより、バンプ電極3と端子(端子14,端子242)との間に樹脂が入り込むことを抑制でき、これらの接続信頼性を向上できることができる。詳細なメカニズムは定かでないが、バンプ電極3の融点より高い温度から低い温度に冷却を行う際、バンプ電極3と端子を高い圧力で押しつけることにより、バンプ電極3の体積収縮により生じる間隙に樹脂が入り込むことを抑制できる、と考えられる。   During such a cooling step, the first circuit member and the second circuit member are pressed against each other with a high second pressure, that is, a second pressure higher than the first pressure, so that the bump electrode 3 and the terminal (terminal 14, terminal 242) are pressed. ) Can be prevented from entering the resin, and the connection reliability can be improved. Although the detailed mechanism is not clear, when cooling from a temperature higher than the melting point of the bump electrode 3 to a lower temperature, the bump electrode 3 and the terminal are pressed at a high pressure so that the resin is placed in the gap caused by the volume shrinkage of the bump electrode 3. It is thought that it can suppress entering.

第2実装工程における加熱温度(第2温度)は、バンプ電極3の融点よりも低ければよいが、Tm−20℃以下であるのが好ましく、Tm−70℃以下であるのがより好ましい。これにより、溶融したバンプ電極3を十分に冷却、固化させることができるので、第2実装工程においてバンプ電極3に対し比較的高い圧力が加わったとして、バンプ電極3の過度な変形を抑制できるので、バンプ電極3の間で高さのバラツキが発生することを抑制できる。また、実装基板1や半導体素子2の反りに伴う変位量を小さく抑えることができ、例えば端子対ごとの導電性の均一化を図ることができる。   The heating temperature (second temperature) in the second mounting step may be lower than the melting point of the bump electrode 3, but is preferably Tm-20 ° C or lower, more preferably Tm-70 ° C or lower. As a result, the melted bump electrode 3 can be sufficiently cooled and solidified, so that excessive deformation of the bump electrode 3 can be suppressed even if a relatively high pressure is applied to the bump electrode 3 in the second mounting step. It is possible to suppress the occurrence of height variation between the bump electrodes 3. Moreover, the displacement amount accompanying the curvature of the mounting substrate 1 or the semiconductor element 2 can be suppressed small, and for example, the conductivity of each terminal pair can be made uniform.

一方、第2実装工程における加熱温度の下限値は、特に限定されないが、Tm−230℃以上であるのが好ましく、Tm−200℃以上であるのがより好ましい。これにより、第1実装工程における加熱温度と本工程(第2実施工程)における加熱温度との温度差が大きくなり過ぎるのを抑制し、例えば複数の端子対がある場合でも、端子対ごとでバンプ電極3の固化状態が大きく異なってしまうのを抑制することができる。その結果、半導体素子2が傾いたり反ったりするのを抑制することができる。   On the other hand, the lower limit value of the heating temperature in the second mounting step is not particularly limited, but is preferably Tm-230 ° C or higher, and more preferably Tm-200 ° C or higher. As a result, the temperature difference between the heating temperature in the first mounting step and the heating temperature in the present step (second implementation step) is prevented from becoming too large. It can suppress that the solidification state of the electrode 3 changes greatly. As a result, the semiconductor element 2 can be prevented from tilting or warping.

また、前述した第1実装工程における加熱温度(第1温度)と第2実装工程における加熱温度(第2温度)との温度差は、特に限定されないが、80℃以上であるのが好ましく、150℃以上250℃以下であるのがより好ましい。これにより、温度差が最適化され、端子対ごとでバンプ電極3の固化状態が大きく異なってしまうのを抑制することができる。   Further, the temperature difference between the heating temperature (first temperature) in the first mounting step and the heating temperature (second temperature) in the second mounting step is not particularly limited, but is preferably 80 ° C. or higher, and 150 It is more preferable that the temperature is not lower than 250 ° C and not higher than 250 ° C. Thereby, a temperature difference is optimized and it can suppress that the solidification state of the bump electrode 3 changes greatly for every terminal pair.

さらに、第2実装工程において加熱しつつ、第2圧力を付与する時間は、1秒以上30秒以下であるのが好ましい。これにより、溶融したバンプ電極3が十分に固化する時間が確保される。その結果、バンプ電極3の流動性を十分に低下させ、端子14と端子242とをバンプ電極3によって固定することができる。併せて、樹脂層4の流動性も十分に低下させ、実装基板1の上面152と半導体素子2の下面251との間を樹脂層4によって固定することができる。また、バンプ電極3と端子14との間およびバンプ電極3と端子242との間に、その接合力を高めるのに有用な合金が形成されるのに十分な時間が確保される。   Furthermore, it is preferable that the time for applying the second pressure while heating in the second mounting step is not less than 1 second and not more than 30 seconds. Thereby, the time for the molten bump electrode 3 to solidify sufficiently is secured. As a result, the fluidity of the bump electrode 3 can be sufficiently lowered, and the terminal 14 and the terminal 242 can be fixed by the bump electrode 3. In addition, the fluidity of the resin layer 4 is also sufficiently lowered, and the space between the upper surface 152 of the mounting substrate 1 and the lower surface 251 of the semiconductor element 2 can be fixed by the resin layer 4. Moreover, sufficient time is secured between the bump electrode 3 and the terminal 14 and between the bump electrode 3 and the terminal 242 for forming an alloy useful for increasing the bonding force.

なお、バンプ電極3の加熱は、実装基板1と半導体素子2を互いに押し付けるための治具(例えばフリップチップボンダーのステージやヘッド等)を介した熱伝導によって行われてもよく、実装基板1や半導体素子2を配置する雰囲気を加熱することによって行われてもよい。   The heating of the bump electrode 3 may be performed by heat conduction through a jig (for example, a flip chip bonder stage or head) for pressing the mounting substrate 1 and the semiconductor element 2 together. You may carry out by heating the atmosphere which arrange | positions the semiconductor element 2. FIG.

第2実装工程は、温度を低下させつつ圧力を上昇させる工程を有してもよい。例えば、第2実装工程において、バンプ電極3の融点よりも高い第1温度から温度を降温させると同時に、第1圧力よりも圧力を上昇させてもよい。これにより、樹脂のはみ出しを抑制しつつも、バンプ電極3と端子との間に樹脂が入り込むことを抑制することができる。   The second mounting step may include a step of increasing the pressure while lowering the temperature. For example, in the second mounting step, the temperature may be lowered from the first temperature higher than the melting point of the bump electrode 3 and at the same time the pressure may be raised from the first pressure. Accordingly, it is possible to suppress the resin from entering between the bump electrode 3 and the terminal while suppressing the protrusion of the resin.

また、第2実装工程は、温度をバンプ電極3の融点まで低下させた後に、圧力を上昇させる工程を有していてもよい。つまり、圧力を第1圧力よりも高くし始める工程を有していてもよい。例えば、第2実装工程において、バンプ電極3の融点よりも高い第1温度から降温させて、温度が第2温度まで達した後に、圧力を第1圧力から上昇させてもよい。これにより、樹脂のはみ出しを一層抑制しつつも、バンプ電極3と端子との間に樹脂が入り込むことを抑制することができる。
ここで、第2圧力とは、バンプ電極3の融点よりも低い第2温度領域における圧力を意味する。
Further, the second mounting step may include a step of increasing the pressure after the temperature is lowered to the melting point of the bump electrode 3. That is, you may have the process which begins to make pressure higher than 1st pressure. For example, in the second mounting step, the temperature may be lowered from the first temperature higher than the melting point of the bump electrode 3 and the pressure may be raised from the first pressure after the temperature reaches the second temperature. Thereby, it is possible to suppress the resin from entering between the bump electrode 3 and the terminal while further suppressing the protrusion of the resin.
Here, the second pressure means a pressure in a second temperature region lower than the melting point of the bump electrode 3.

第2実装工程において、10mm×10mmの単位面積における第2圧力の下限値は、例えば、10N以上であり、好ましくは20N以上であり、より好ましくは30N以上である。これにより、バンプ電極3と端子(端子14,端子242)との間に樹脂が入り込むことを抑制でき、これらの接続信頼性を向上させることができる。また、上記第2圧力の上限値は、特に限定されないが、例えば、200N以下であり、好ましくは100N以下であり、より好ましくは80N以下である。これにより、バンプ電極3と端子(端子14,端子242)との接合構造を維持することができ、これらの接続信頼性を維持することができる。
なお、第2実装工程において、10mm×10mmの単位面積における第2圧力の最大値は、例えば、10N以上であり、好ましくは20N以上であり、より好ましくは30N以上である。
In the second mounting step, the lower limit value of the second pressure in a unit area of 10 mm × 10 mm is, for example, 10N or more, preferably 20N or more, and more preferably 30N or more. Thereby, it can suppress that resin enters between bump electrode 3 and a terminal (terminal 14, terminal 242), and can improve connection reliability of these. Moreover, although the upper limit of the said 2nd pressure is not specifically limited, For example, it is 200 N or less, Preferably it is 100 N or less, More preferably, it is 80 N or less. Thereby, the junction structure of the bump electrode 3 and the terminal (terminal 14, terminal 242) can be maintained, and the connection reliability of these can be maintained.
In the second mounting step, the maximum value of the second pressure in a unit area of 10 mm × 10 mm is, for example, 10N or more, preferably 20N or more, and more preferably 30N or more.

また、第2実装工程では、実装基板1の端子14と半導体素子2の端子242とを互いに押し付ける際、例えば、100kPa以上の圧力(第2圧力)で押し付けてもよい。これにより、バンプ電極3と端子14および端子242との間に生じる金属接合の信頼性をより高めることができる。   Further, in the second mounting step, when the terminal 14 of the mounting substrate 1 and the terminal 242 of the semiconductor element 2 are pressed against each other, for example, the pressing may be performed with a pressure (second pressure) of 100 kPa or more. Thereby, the reliability of the metal joint which arises between the bump electrode 3, the terminal 14, and the terminal 242 can be improved more.

本実施形態では、第1実装工程においてバンプ電極3が溶融し、その後の第2実装工程において、固化する際にバンプ電極3の体積収縮が起こる。その際、体積収縮分を補うように、先に排除した樹脂層4が再び端子14と端子242との間に入り込んでくることがあり、それがいわゆる樹脂噛みの原因となることがある。そこで、第2実装工程において第2圧力を上記範囲内に設定することにより、溶融したバンプ電極3の体積収縮に伴って樹脂層4が端子14と端子242との間に入り込んでいるのを防止することができる。   In the present embodiment, the bump electrode 3 is melted in the first mounting process, and the volume contraction of the bump electrode 3 occurs when the bump electrode 3 is solidified in the subsequent second mounting process. At this time, the resin layer 4 previously removed may reenter between the terminal 14 and the terminal 242 so as to compensate for the volume shrinkage, which may cause so-called resin biting. Therefore, by setting the second pressure within the above range in the second mounting step, it is possible to prevent the resin layer 4 from entering between the terminals 14 and 242 as the volume of the melted bump electrode 3 shrinks. can do.

なお、第2実装工程において端子14と端子242とを互いに押し付ける圧力が上記下限値以上とすることにより、例えば、バンプ電極3と端子14との間や、バンプ電極3と端子242との間で、接合の解除が生じることを抑制することができる。   In addition, when the pressure which mutually presses the terminal 14 and the terminal 242 in the second mounting step is equal to or higher than the lower limit value, for example, between the bump electrode 3 and the terminal 14 or between the bump electrode 3 and the terminal 242. It is possible to suppress the release of joining.

また、第2圧力は、例えば、好ましくは100kPa以上とされ、より好ましくは200kPa以上としてもよい。   Further, the second pressure is, for example, preferably 100 kPa or more, and more preferably 200 kPa or more.

一方、第2実装工程において端子14と端子242とを互いに押し付ける圧力の上限値は、特に設定されていなくてもよいが、1000kPa以下であるのが好ましく、800kPa以下であるのがより好ましい。これにより、圧力が高くなり過ぎるのを防止し、バンプ電極3がつぶれたり、樹脂層4がはみ出したり、実装基板1あるいは半導体素子2が破損したりするのを防止することができる。   On the other hand, the upper limit value of the pressure for pressing the terminal 14 and the terminal 242 to each other in the second mounting step may not be set, but is preferably 1000 kPa or less, and more preferably 800 kPa or less. Thereby, it is possible to prevent the pressure from becoming too high, and to prevent the bump electrode 3 from being crushed, the resin layer 4 from protruding, or the mounting substrate 1 or the semiconductor element 2 from being damaged.

また、前述した第1実装工程における第1圧力と本工程(第2実装工程)における第2圧力との圧力差は、特に限定されないが、50kPa以上500kPa以下であるのが好ましい。これにより、第1実装工程において奏される前述した効果と、第2実装工程において奏される効果とが、それぞれ埋没することなく発揮される。   Further, the pressure difference between the first pressure in the first mounting step and the second pressure in the present step (second mounting step) is not particularly limited, but is preferably 50 kPa or more and 500 kPa or less. Thereby, the effect demonstrated in the 1st mounting process and the effect shown in the 2nd mounting process are exhibited, without being buried, respectively.

なお、端子14と端子242とを互いに押し付ける際の圧力は、実装基板1と半導体素子2とを互いに押し付ける際に加えた荷重を、実装基板1の上面152と半導体素子2の下面251とが重なっている部分の面積(共通部分の面積)で除することによって求められる。   Note that the pressure applied when the terminals 14 and 242 are pressed against each other is such that the load applied when the mounting substrate 1 and the semiconductor element 2 are pressed against each other overlaps the upper surface 152 of the mounting substrate 1 and the lower surface 251 of the semiconductor element 2. It is obtained by dividing by the area of the portion (the area of the common portion).

また、第2実装工程は、温度を徐々に低下させる冷却工程を含むことができる。このような冷却工程において、当該温度を低下させる冷却速度は、例えば、10℃/秒以上としてもよく、好ましくは20℃/秒以上であり、より好ましくは30℃/秒以上である。これにより、電子装置の製造方法の生産性を高めることができる。上限値は、特に限定されないが、例えば、200℃/秒以下としてもよい。   Further, the second mounting process can include a cooling process for gradually lowering the temperature. In such a cooling step, the cooling rate for lowering the temperature may be, for example, 10 ° C./second or more, preferably 20 ° C./second or more, and more preferably 30 ° C./second or more. Thereby, productivity of the manufacturing method of an electronic device can be improved. Although an upper limit is not specifically limited, For example, it is good also as 200 degrees C / sec or less.

また、第2実装工程において、徐々に荷重を増やすことにより、実装基板1と半導体素子2の位置ずれを抑制することができる。
また、第2実装工程において、上記第2圧力が所定値に達した後、第2圧力を一定にしつつ、上記冷却工程を継続してもよい。これにより、実装基板1と半導体素子2との距離のバラツキを抑制することができ、接続信頼性に優れた構造を実現することができる。
Further, in the second mounting step, the positional displacement between the mounting substrate 1 and the semiconductor element 2 can be suppressed by gradually increasing the load.
In the second mounting step, after the second pressure reaches a predetermined value, the cooling step may be continued while keeping the second pressure constant. Thereby, the dispersion | variation in the distance of the mounting substrate 1 and the semiconductor element 2 can be suppressed, and the structure excellent in connection reliability can be implement | achieved.

ここで、本実施形態の電子装置の製造方法は、第1面と、第1面側に設けられる第1端子と、を備える第1回路部材と、第2面と、第2面側に設けられる第2端子と、を備える第2回路部材と、第1端子および第2端子の少なくとも一方に設けられるバンプ電極3と、第1面および第2面の少なくとも一方に設けられ、フラックス機能を有する樹脂層4と、を準備する準備工程と、バンプ電極3をその融点よりも高い第1温度に加熱しつつ、バンプ電極3および樹脂層4を介して、第1端子と第2端子とを30kPa以下の第1圧力で互いに押し付ける第1実装工程と、バンプ電極3の融点よりも低い第2温度において、第1端子と第2端子とを50kPa以上の第2圧力で互いに押し付ける第2実装工程と、を含む、ことができる。これにより、樹脂層4のはみ出しを抑制しつつ、回路部材同士の間で信頼性の高い電気的接続を実現することができる。   Here, the manufacturing method of the electronic device according to the present embodiment is provided on the first surface, the first circuit member including the first terminal provided on the first surface side, the second surface, and the second surface side. A second circuit member, a bump electrode 3 provided on at least one of the first terminal and the second terminal, and a flux function provided on at least one of the first surface and the second surface. The preparatory process for preparing the resin layer 4 and the first terminal and the second terminal through the bump electrode 3 and the resin layer 4 while heating the bump electrode 3 to a first temperature higher than its melting point are 30 kPa. A first mounting step of pressing the first terminal and the second terminal with each other at a second pressure of 50 kPa or more at a second temperature lower than the melting point of the bump electrode 3; , Including. Thereby, the electrical connection with high reliability is realizable between circuit members, suppressing the protrusion of the resin layer 4. FIG.

また、本実施形態の電子装置の製造方法は、第1実装工程の前に設けられ、バンプ電極をその融点よりも低い仮実装温度に加熱しつつ、バンプ電極3および樹脂層4を介して、第1端子と第2端子とを前記第1圧力よりも高い仮実装圧力で互いに押し付ける仮実装工程をさらに有してもよい。これにより、バンプ電極3と第1端子または第2端子との間に、樹脂層4が入り込むことを抑制でき、回路部材同士の間で信頼性の高い電気的接続を実現することができる。   The electronic device manufacturing method of the present embodiment is provided before the first mounting step, and the bump electrode 3 is heated to a temporary mounting temperature lower than its melting point while the bump electrode 3 and the resin layer 4 are interposed. You may further have the temporary mounting process which presses a 1st terminal and a 2nd terminal mutually with the temporary mounting pressure higher than the said 1st pressure. Thereby, the resin layer 4 can be prevented from entering between the bump electrode 3 and the first terminal or the second terminal, and a highly reliable electrical connection can be realized between the circuit members.

[樹脂硬化工程]
[5]次に、樹脂層4をバンプ電極3の融点よりも低い温度で加熱する。これにより、バンプ電極3に大きな影響を及ぼすことなく、樹脂層4を硬化させる(樹脂硬化工程)。その結果、樹脂層4を介して、実装基板1と半導体素子2との間をより十分な強度で接着することができ、耐熱信頼性を向上させることができる。
[Resin curing process]
[5] Next, the resin layer 4 is heated at a temperature lower than the melting point of the bump electrode 3. Thereby, the resin layer 4 is cured without significantly affecting the bump electrode 3 (resin curing step). As a result, the mounting substrate 1 and the semiconductor element 2 can be bonded with sufficient strength via the resin layer 4, and heat resistance reliability can be improved.

本実施形態の電子装置の製造方法は、第2実装工程の後、樹脂層4を硬化させる樹脂硬化工程を含み、当該樹脂硬化工程は、バンプ電極3の融点よりも低い硬化温度において行われることが好ましい。これにより、実装基板1や半導体素子2の反りを十分抑制することができ、高い接続信頼性を有する構造を実現することができる。   The electronic device manufacturing method of the present embodiment includes a resin curing step of curing the resin layer 4 after the second mounting step, and the resin curing step is performed at a curing temperature lower than the melting point of the bump electrode 3. Is preferred. Thereby, the curvature of the mounting board | substrate 1 and the semiconductor element 2 can fully be suppressed, and the structure which has high connection reliability is realizable.

樹脂硬化工程における加熱温度は、バンプ電極3の融点よりも低ければよいが、Tm−5℃以下であるのが好ましく、Tm−10℃以下であるのがより好ましい。これにより、バンプ電極3を溶融させることがないので、本工程を加圧下で行ったときでもバンプ電極3が大きくつぶれてしまうのを避けることができる。また、実装基板1や半導体素子2の反りに伴う変位量を小さく抑えることができ、例えば端子対ごとの導電性の均一化を図ることができる。   The heating temperature in the resin curing step may be lower than the melting point of the bump electrode 3, but is preferably Tm-5 ° C or lower, and more preferably Tm-10 ° C or lower. Thereby, since the bump electrode 3 is not melted, it is possible to avoid the bump electrode 3 from being largely crushed even when this step is performed under pressure. Moreover, the displacement amount accompanying the curvature of the mounting substrate 1 or the semiconductor element 2 can be suppressed small, and for example, the conductivity of each terminal pair can be made uniform.

なお、樹脂硬化工程における具体的な加熱温度は、一例として300℃以下であるのが好ましく、250℃以下であるのがより好ましく、200℃以下であるのがさらに好ましい。   In addition, it is preferable that the specific heating temperature in a resin hardening process is 300 degrees C or less as an example, It is more preferable that it is 250 degrees C or less, It is further more preferable that it is 200 degrees C or less.

一方、樹脂硬化工程における加熱温度の下限値は、樹脂層4の硬化温度に応じて適宜設定されるが、一例として70℃以上であるのが好ましく、100℃以上であるのがより好ましく、150℃以上であるのがさらに好ましい。   On the other hand, the lower limit value of the heating temperature in the resin curing step is appropriately set according to the curing temperature of the resin layer 4, but as an example, it is preferably 70 ° C or higher, more preferably 100 ° C or higher, 150 More preferably, the temperature is higher than or equal to ° C.

また、樹脂硬化工程において加熱する時間は、特に限定されないが、30分以上10時間以下であるのが好ましく、1時間以上5時間以下であるのがより好ましい。   In addition, the heating time in the resin curing step is not particularly limited, but is preferably 30 minutes or longer and 10 hours or shorter, and more preferably 1 hour or longer and 5 hours or shorter.

なお、樹脂硬化工程における加熱は、例えば、被加熱物を配置する雰囲気を加熱することによって行われてもよく、被加熱物が加熱しつつ加圧される場合には、任意の治具を介した熱伝導によって行われてもよい。   The heating in the resin curing step may be performed, for example, by heating the atmosphere in which the object to be heated is arranged. When the object to be heated is pressed while being heated, an arbitrary jig is used. The heat conduction may be performed.

また、樹脂硬化工程は加圧下で行うのがよいが、非加圧下で行うようにしてもよい。後者の場合には、例えば半導体素子2の自重による圧力が端子14と端子242との間に加わることとなる。   The resin curing step is preferably performed under pressure, but may be performed under no pressure. In the latter case, for example, pressure due to the weight of the semiconductor element 2 is applied between the terminal 14 and the terminal 242.

一方、前者の場合、端子14と端子242との間にかかる圧力は、特に限定されないが、0.1MPa以上10MPa以下であるのが好ましく、0.3MPa以上5MPa以下であるのがより好ましい。   On the other hand, in the former case, the pressure applied between the terminal 14 and the terminal 242 is not particularly limited, but is preferably 0.1 MPa or more and 10 MPa or less, and more preferably 0.3 MPa or more and 5 MPa or less.

これにより、樹脂層4に残存する空孔(ボイド)を減少または消滅させることができる。その結果、電子装置の信頼性をより高めることができる。   Thereby, the void | hole (void) remaining in the resin layer 4 can be reduced or eliminated. As a result, the reliability of the electronic device can be further increased.

なお、本工程を加圧下で行う場合、加圧された容器内において被加熱物を加熱するようにすればよい。   In addition, when performing this process under pressure, what is necessary is just to heat an to-be-heated object in the pressurized container.

また、本工程は、必要に応じて行えばよく、例えば第2実装工程の終了時点で樹脂層4の硬化が完了している場合には、省略されてもよい。   Further, this step may be performed as necessary, and may be omitted, for example, when the resin layer 4 has been cured at the end of the second mounting step.

以上のようにして、実装基板1上に半導体素子2を積層してなる積層体(電子装置)が得られる。   As described above, a stacked body (electronic device) obtained by stacking the semiconductor elements 2 on the mounting substrate 1 is obtained.

その後、必要に応じて、半導体素子2を封止材によって封止するようにしてもよい。
また、その後、必要に応じて、実装基板1を切断し、個片化するようにしてもよい。
Thereafter, if necessary, the semiconductor element 2 may be sealed with a sealing material.
Moreover, after that, the mounting substrate 1 may be cut and separated into pieces as necessary.

また、上記のようにして実装基板1上に搭載された半導体素子2上には、必要に応じて、さらに別の半導体素子2が積層されてもよい。これにより、複数の半導体素子2が積層されてなる積層体が得られる。   Further, another semiconductor element 2 may be stacked on the semiconductor element 2 mounted on the mounting substrate 1 as described above, as necessary. Thereby, a laminated body in which a plurality of semiconductor elements 2 are laminated is obtained.

図4は、実装基板1上に2つの半導体素子2を積層する例を示す図である。
図4に示す例では、図2に示す半導体素子2の上に、別の半導体素子2が積層されている。2つの半導体素子2は、互いに異なる構成であってもよいが、この例では互いに同じ構成としている。また、下側の半導体素子2の端子243と上側の半導体素子2の端子242との間が、バンプ電極3を介して電気的に接続されている。さらに、下側の半導体素子2の上面252と上側の半導体素子2の下面251との間が、樹脂層4を介して接着されている。
FIG. 4 is a diagram illustrating an example in which two semiconductor elements 2 are stacked on the mounting substrate 1.
In the example shown in FIG. 4, another semiconductor element 2 is stacked on the semiconductor element 2 shown in FIG. 2. The two semiconductor elements 2 may have different configurations, but in this example, they have the same configuration. Further, the terminal 243 of the lower semiconductor element 2 and the terminal 242 of the upper semiconductor element 2 are electrically connected via the bump electrode 3. Further, the upper surface 252 of the lower semiconductor element 2 and the lower surface 251 of the upper semiconductor element 2 are bonded via the resin layer 4.

このようにして複数の半導体素子2が積層されることにより、半導体素子2を3次元的に実装することが可能になる。これにより、小型でかつ高密度化が図られた半導体装置が実現される。また、半導体素子2同士の配線長を短くすることができるので、半導体装置の低消費電力化および高性能化を図ることができる。   By stacking the plurality of semiconductor elements 2 in this way, the semiconductor elements 2 can be mounted three-dimensionally. Thereby, a semiconductor device that is small in size and high in density is realized. In addition, since the wiring length between the semiconductor elements 2 can be shortened, the power consumption and performance of the semiconductor device can be reduced.

このような例において、下側の半導体素子2上に上側の半導体素子2を積層する際にも、上述した仮実装工程、第1実施工程および第2実装工程を順次行うようにすればよい。これにより、複数の半導体素子2を積層する場合であっても、樹脂層4のはみ出しを抑制しつつ、信頼性の高い電気的接続を図ることができる。   In such an example, when the upper semiconductor element 2 is stacked on the lower semiconductor element 2, the temporary mounting process, the first implementation process, and the second mounting process described above may be sequentially performed. Thereby, even when a plurality of semiconductor elements 2 are stacked, highly reliable electrical connection can be achieved while suppressing the protrusion of the resin layer 4.

一方、図4に示すように2つ(複数)の半導体素子2を積層する場合、まず、上述した仮実装工程により2つの半導体素子2を実装基板1上に仮実装した後、仮実装した2つの半導体素子2に対して、一括して第1実装工程および第2実装工程を順次行うようにしてもよい。このような方法であっても、上述したのと同様の効果が得られる。それとともに、一括して第1実装工程および第2実装工程を行うことにより、工程数を削減することができる。これにより、半導体装置の製造プロセスの簡素化を図ることができる。
なお、半導体素子2の積層数は、特に限定されないが、2〜50程度とされる。
On the other hand, when two (plural) semiconductor elements 2 are stacked as shown in FIG. 4, first, the two semiconductor elements 2 are temporarily mounted on the mounting substrate 1 by the above-described temporary mounting process, and then temporarily mounted 2. The first mounting process and the second mounting process may be sequentially performed on one semiconductor element 2 at a time. Even with this method, the same effect as described above can be obtained. At the same time, the number of steps can be reduced by collectively performing the first mounting step and the second mounting step. Thereby, the manufacturing process of the semiconductor device can be simplified.
The number of stacked semiconductor elements 2 is not particularly limited, but is about 2 to 50.

本実施形態の電子装置の製造方法は、複数の回路部材(半導体チップや、インターポーザーなど)を積層することが可能である。
本実施形態では、複数の回路部材として、例えば、TSV構造を有する半導体チップを用いた一例を説明する。
In the method for manufacturing an electronic device according to the present embodiment, a plurality of circuit members (semiconductor chips, interposers, etc.) can be stacked.
In the present embodiment, an example in which, for example, a semiconductor chip having a TSV structure is used as the plurality of circuit members will be described.

上記準備工程において、TSVを有する半導体チップとして、第2回路部材および第3回路部材を準備する。つまり、上記準備工程は、表面にバンプ電極が形成された第3端子をさらに備える第3回路部材(上層の半導体素子2)準備する工程を含むことができる。   In the preparation step, a second circuit member and a third circuit member are prepared as semiconductor chips having TSV. That is, the preparation step may include a step of preparing a third circuit member (upper layer semiconductor element 2) further including a third terminal having a bump electrode formed on the surface.

続いて、第1回路部材上に第2回路部材を積層した後、第2回路部材上に第3回路部材を積層する。ここで、第1回路部材としては、半導体チップを使用してもよいが、平面上に複数の第2回路部材を配置できる観点から、シリコンウエハ等の半導体ウェハ、インターポーザー、または有機基板を使用してもよい。本実施形態の電子装置の製造方法における接合プロセスは、CoC(Chip on Chip)やCoW(Chip On Wafer)の形成に適用することができる。   Then, after laminating the second circuit member on the first circuit member, the third circuit member is laminated on the second circuit member. Here, although a semiconductor chip may be used as the first circuit member, a semiconductor wafer such as a silicon wafer, an interposer, or an organic substrate is used from the viewpoint of arranging a plurality of second circuit members on a plane. May be. The bonding process in the electronic device manufacturing method of the present embodiment can be applied to the formation of CoC (Chip on Chip) or CoW (Chip On Wafer).

本実施形態における第3回路部材を積層する工程は、表面にバンプ電極が形成された第3端子をさらに備える第3回路部材を準備し、第3回路部材の当該バンプ電極が形成された側と第2回路部材の第2面側とは反対側とを対向配置するとともに、第3回路部材と第2回路部材との間に、フラックス機能を有する樹脂層を配置し、当該バンプ電極の融点よりも低い温度において、第3回路部材を第2回路部材上に積層する工程と、含むことができる。   The step of laminating the third circuit member in the present embodiment includes preparing a third circuit member further including a third terminal having a bump electrode formed on the surface, and a side of the third circuit member on which the bump electrode is formed. The second circuit member is disposed opposite to the second surface side, and a resin layer having a flux function is disposed between the third circuit member and the second circuit member. And a step of laminating the third circuit member on the second circuit member at a lower temperature.

また、第3回路部材を積層する工程は、第1回路部材と第2回路部材とに対して、仮実装工程、第1実装工程、および第2実装工程を実施した後に、行ってもよい(各段実装方法)が、仮実装工程の後、第1実装工程において温度をバンプ電極3の融点より高い温度まで昇温させる前までに、行ってもよい(一括実装方法)。   The step of laminating the third circuit member may be performed after the temporary mounting step, the first mounting step, and the second mounting step are performed on the first circuit member and the second circuit member ( Each stage mounting method) may be performed after the temporary mounting process and before the temperature is raised to a temperature higher than the melting point of the bump electrode 3 in the first mounting process (batch mounting method).

各段実装方法においては、上述の仮実装工程、第1実装工程および第2実装工程を繰り返すことにより、下段の回路部材を接合した後、上段の回路部材を接合することができる。これにより、回路部材の位置ずれを抑制することができる。また、このときの仮実装工程においては、温度をバンプ電極3の融点より高い温度まで昇温させる前に、樹脂層4を介して下段の回路部材と上段の回路部材とを互いに押しつける仮実装圧力を上昇させた後、再び当該仮実装圧力を低下させる押し付け工程を含むことができる。これにより、バンプ電極3と端子との間の樹脂層4が入り込むことを抑制することができる。その後、上記樹脂硬化工程を行うことができる。   In each stage mounting method, by repeating the temporary mounting process, the first mounting process, and the second mounting process described above, the upper circuit member can be bonded after the lower circuit member is bonded. Thereby, the position shift of a circuit member can be suppressed. In the temporary mounting process at this time, before the temperature is raised to a temperature higher than the melting point of the bump electrode 3, the temporary mounting pressure that presses the lower circuit member and the upper circuit member together through the resin layer 4. After raising, the pressing step of lowering the temporary mounting pressure again can be included. Thereby, it can suppress that the resin layer 4 between the bump electrode 3 and a terminal enters. Thereafter, the resin curing step can be performed.

一方、一括実装方法は、第1回路部材と第2回路部材とに対して仮実装工程を行った後、温度をバンプ電極3の融点より高い温度まで上昇させる前に、第2回路部材と第3回路部材に対して仮実装工程を行う。このように、第1実装工程を行う前に、仮実装工程を繰り返すことにより、下段の回路部材に上段の回路部材を積層することができる。複数段の回路部材が積層した後、一括して第1実装工程および第2実装工程を行うことができる。これにより、プロセス生産性を向上させることができる。その後、上記樹脂硬化工程を行うことができる。   On the other hand, in the batch mounting method, after the provisional mounting process is performed on the first circuit member and the second circuit member, before the temperature is raised to a temperature higher than the melting point of the bump electrode 3, A temporary mounting process is performed on the three circuit members. As described above, the upper circuit member can be stacked on the lower circuit member by repeating the provisional mounting process before the first mounting process. After the plurality of stages of circuit members are stacked, the first mounting process and the second mounting process can be performed collectively. Thereby, process productivity can be improved. Thereafter, the resin curing step can be performed.

また、上記一括実装方法の仮実装工程においては、第1実装工程における第1温度をバンプ電極3の融点より高い温度まで昇温させる前に、上述の押し付け工程を実施してもよいし、実施しなくてもよい。仮実装工程の押し付け工程を実施することにより、バンプ電極3と端子との間の樹脂層4が入り込むことを抑制することができ、接続信頼性を向上させることができる。一方で、仮実装工程の押し付け工程を実施しないことにより、さらにプロセス生産性を向上させることができる。   Further, in the temporary mounting process of the batch mounting method, the above pressing process may be performed before the first temperature in the first mounting process is raised to a temperature higher than the melting point of the bump electrode 3. You don't have to. By performing the pressing step of the temporary mounting step, it is possible to suppress the resin layer 4 between the bump electrode 3 and the terminal from entering, and to improve connection reliability. On the other hand, process productivity can be further improved by not performing the pressing process of a temporary mounting process.

次に、各段実装方法について図8を用いて説明する。
図8に示すように、ステージ100上に半導体素子2aを積層する。ステージ100の温度は、特に限定されないが、例えば、60℃〜120℃としてもよく、80℃〜100℃としてもよい。続いて、フリップチップボンダーのヘッド120を用いて、1段目の半導体素子2a上に樹脂層(樹脂フィルム)を介して、2段目の半導体素子2bを積層する。このとき、上記仮実装工程、上記第1実装工程、および上記第2実装工程を行うことができる(図8(a))。これにより、1段目の半導体素子2a上に2段目の半導体素子2bを積層かつ接合することができる。続いて、3段目の半導体素子2cを、同様にして、上記仮実装工程、上記第1実装工程、および上記第2実装工程を行うことにより、2段目の半導体素子2bの上に、積層および接合を行うことができる(図8(b))。このようなプロセスを繰り返すことにより、複数段の半導体チップを積層するとともに、各段ごとに、接合することができる。例えば、図8(c)に示すように、半導体素子2a,2b,2c,2d,2e,2f,2g,2hが積層し接合された構造体10が得られる。
Next, each stage mounting method will be described with reference to FIG.
As shown in FIG. 8, the semiconductor element 2 a is stacked on the stage 100. Although the temperature of the stage 100 is not specifically limited, For example, 60 degreeC-120 degreeC may be sufficient, and it is good also as 80 degreeC-100 degreeC. Subsequently, the second-stage semiconductor element 2b is laminated on the first-stage semiconductor element 2a through a resin layer (resin film) using the head 120 of the flip chip bonder. At this time, the temporary mounting step, the first mounting step, and the second mounting step can be performed (FIG. 8A). As a result, the second-stage semiconductor element 2b can be stacked and bonded on the first-stage semiconductor element 2a. Subsequently, the third-stage semiconductor element 2c is laminated on the second-stage semiconductor element 2b by performing the temporary mounting process, the first mounting process, and the second mounting process in the same manner. And joining can be performed (FIG.8 (b)). By repeating such a process, a plurality of stages of semiconductor chips can be stacked and bonded at each stage. For example, as shown in FIG. 8C, the structure 10 in which the semiconductor elements 2a, 2b, 2c, 2d, 2e, 2f, 2g, and 2h are stacked and joined is obtained.

上記各段実装方法において、上記仮実装工程、上記第1実装工程、および上記第2実装工程を含む積層接合プロセスを繰り返すことにより、バンプ電極と端子との間の樹脂が入り込むことを抑制することができる。これにより、多層構造においても、接続信頼性を向上させることが。
ここで、半導体素子2aに代えて、図9に示すように、半導体ウエハ5を用いてもよい。
In each of the above-described stage mounting methods, the resin between the bump electrode and the terminal is prevented from entering by repeating the lamination bonding process including the temporary mounting process, the first mounting process, and the second mounting process. Can do. This improves connection reliability even in a multilayer structure.
Here, instead of the semiconductor element 2a, a semiconductor wafer 5 may be used as shown in FIG.

次に、一括実装方法について図9を用いて説明する。
図9に示すように、ステージ100上に半導体ウエハ5(たとえば、シリコンウエハ)を配置する。これらは、不図示の接着層で接着されていてもよい。続いて、半導体ウエハ5と1段目の半導体素子2aとに対して、上記仮実装工程を行う。引き続き、1段目の半導体素子2aの上に、樹脂層(樹脂フィルム)を介して、2段目の半導体素子2bを積層する。このような積層と仮実装工程からなる処理を複数回繰り返すことにより、半導体ウエハ5上に、複数段の半導体素子2a,2b,2c,2d,2e,2f,2gを積層することができる(図9(a)および図9(b))。複数段の半導体素子を積層した後、半導体ウエハ5と複数段の半導体素子2a,2b,2c,2d,2e,2f,2gとに対して、ヘッド120により、上記、第1実装工程および上記第2実装工程を一括して行うことができる。これにより、複数の回路部材を一括して接合できる点で、上記各段実装方法と比較して、生産性を向上させることができる。上記一括実装方法によれば、半導体素子2a,2b,2c,2d,2e,2f,2gが積層し接合された構造体10bが得られる。
また、多層構造とした場合であっても、接続信頼性に優れた構造を実現することができる。また、図9(b)に示すように、半導体ウエハ5の平面上に、複数の構造体10a,10bを接合してもよい。
また、図9(c)に示すように、複数の半導体素子を押し付けることができるヘッド120を使用することにより、複数の構造体10a,10bを一括して形成することもできる。
Next, the collective mounting method will be described with reference to FIG.
As shown in FIG. 9, a semiconductor wafer 5 (for example, a silicon wafer) is placed on the stage 100. These may be bonded by an adhesive layer (not shown). Subsequently, the provisional mounting process is performed on the semiconductor wafer 5 and the first-stage semiconductor element 2a. Subsequently, the second-stage semiconductor element 2b is laminated on the first-stage semiconductor element 2a via a resin layer (resin film). By repeating such a process consisting of stacking and provisional mounting steps a plurality of times, a plurality of stages of semiconductor elements 2a, 2b, 2c, 2d, 2e, 2f, and 2g can be stacked on the semiconductor wafer 5 (FIG. 9 (a) and FIG. 9 (b)). After stacking a plurality of stages of semiconductor elements, the head 120 is used for the semiconductor wafer 5 and the plurality of stages of semiconductor elements 2a, 2b, 2c, 2d, 2e, 2f, and 2g. 2 The mounting process can be performed all at once. Thereby, productivity can be improved compared with each said stage mounting method at the point which can join a some circuit member collectively. According to the collective mounting method, the structure 10b in which the semiconductor elements 2a, 2b, 2c, 2d, 2e, 2f, and 2g are stacked and bonded can be obtained.
Moreover, even if it is a case where it is a multilayer structure, the structure excellent in connection reliability is realizable. Further, as shown in FIG. 9B, a plurality of structures 10 a and 10 b may be bonded on the plane of the semiconductor wafer 5.
Further, as shown in FIG. 9C, by using a head 120 capable of pressing a plurality of semiconductor elements, a plurality of structures 10a and 10b can be formed in a lump.

また、上記一括実装方法においては、最上段の回路部材(半導体チップ2g)を積層するとき、仮実装工程を省くことができる。これにより、さらに生産性を高めることができる。   Further, in the collective mounting method, when the uppermost circuit member (semiconductor chip 2g) is stacked, the provisional mounting process can be omitted. Thereby, productivity can be further improved.

<第1変形例>
図5は、実施形態に係る電子装置の製造方法の第1変形例を説明するための断面図である。
<First Modification>
FIG. 5 is a cross-sectional view for explaining a first modification of the method for manufacturing an electronic device according to the embodiment.

図5に示す変形例は、バンプ電極3が、実装基板1の端子14に設けられ、かつ、半導体素子2の端子242には設けられていない点が異なる。   The modification shown in FIG. 5 is different in that the bump electrode 3 is provided on the terminal 14 of the mounting substrate 1 and is not provided on the terminal 242 of the semiconductor element 2.

このようにバンプ電極3が設けられる位置を変えたとしても、前述したのと同様の効果、すなわち、樹脂層4のはみ出しを抑制しつつ、実装基板1と半導体素子2との間で信頼性の高い電気的接続を図ることができる。   Even if the position where the bump electrode 3 is provided is changed in this way, the same effect as described above, that is, reliability between the mounting substrate 1 and the semiconductor element 2 is suppressed while suppressing the protrusion of the resin layer 4. High electrical connection can be achieved.

<第2変形例>
図6は、実施形態に係る電子装置の製造方法の第2変形例を説明するための断面図である。
<Second Modification>
FIG. 6 is a cross-sectional view for explaining a second modification of the method for manufacturing an electronic device according to the embodiment.

図6に示す変形例は、バンプ電極3が、半導体素子2の端子242と実装基板1の端子14の双方に設けられている点が異なる。   The modification shown in FIG. 6 is different in that the bump electrode 3 is provided on both the terminal 242 of the semiconductor element 2 and the terminal 14 of the mounting substrate 1.

このようにバンプ電極3が設けられる位置を変えたとしても、前述したのと同様の効果、すなわち、樹脂層4のはみ出しを抑制しつつ、実装基板1と半導体素子2との間で信頼性の高い電気的接続を図ることができる。   Even if the position where the bump electrode 3 is provided is changed in this way, the same effect as described above, that is, reliability between the mounting substrate 1 and the semiconductor element 2 is suppressed while suppressing the protrusion of the resin layer 4. High electrical connection can be achieved.

<第3変形例>
図7は、実施形態に係る電子装置の製造方法の第3変形例を説明するための断面図である。
<Third Modification>
FIG. 7 is a cross-sectional view for explaining a third modification of the method for manufacturing an electronic device according to the embodiment.

図7に示す変形例は、実装基板1に代えて半導体素子2を用いる、すなわち半導体素子2同士を積層する点、および、各半導体素子2を上下に反転させている点が異なる以外、図1〜4に示す電子装置の製造方法と同様である。換言すれば、本変形例では、2つの半導体素子2を積層する際に、上方の半導体素子2の素子面(半導体チップ21に対して配線層22が設けられている側の表面)が下方の半導体素子2側を向くようにフェイスダウンで積層されている。   The modification shown in FIG. 7 is different from that shown in FIG. 1 except that the semiconductor element 2 is used in place of the mounting substrate 1, that is, the semiconductor elements 2 are stacked and the semiconductor elements 2 are turned upside down. It is the same as that of the manufacturing method of the electronic device shown to -4. In other words, in the present modification, when two semiconductor elements 2 are stacked, the element surface of the upper semiconductor element 2 (the surface on the side where the wiring layer 22 is provided with respect to the semiconductor chip 21) is lower. They are stacked face down so as to face the semiconductor element 2 side.

具体的には、本変形例に係る半導体素子2では、それぞれ、保護膜23、配線層22および半導体チップ21が図7の下方からこの順に積層されている。また、本変形例に係る半導体素子2は、それぞれ、半導体チップ21を厚さ方向に貫通する貫通電極241と、貫通電極241の下端に設けられ、半導体チップ21の下面から下方に突出する端子243と、貫通電極241の上端に設けられ、半導体チップ21の上面から上方に突出する端子242と、を備えている。   Specifically, in the semiconductor element 2 according to this modification, the protective film 23, the wiring layer 22, and the semiconductor chip 21 are stacked in this order from the bottom of FIG. In addition, the semiconductor element 2 according to this modification includes a through electrode 241 that penetrates the semiconductor chip 21 in the thickness direction, and a terminal 243 that is provided at the lower end of the through electrode 241 and projects downward from the lower surface of the semiconductor chip 21. And a terminal 242 provided at the upper end of the through electrode 241 and protruding upward from the upper surface of the semiconductor chip 21.

ここで、本変形例では、バンプ電極3は、半導体素子2の端子243に設けられている。   Here, in this modification, the bump electrode 3 is provided on the terminal 243 of the semiconductor element 2.

このように半導体素子2の積層面(搭載面)を変えたときでも、前述したのと同様の効果、すなわち、樹脂層4のはみ出しを抑制しつつ、半導体素子2同士の間(回路部材同士の間)で信頼性の高い電気的接続を図ることができる。   Even when the stacking surface (mounting surface) of the semiconductor elements 2 is changed in this way, the same effect as described above, that is, while the protrusion of the resin layer 4 is suppressed, between the semiconductor elements 2 (between circuit members) A reliable electrical connection can be achieved.

また、本実施形態の電子装置の製造方法は、各種の回路部材同士の接合プロセスに適用できる。   Moreover, the manufacturing method of the electronic device of this embodiment is applicable to the joining process of various circuit members.

第1回路部材としては、例えば、第1半導体チップ、半導体ウェハ(シリコンウエハ)、インターポーザー、または有機基板を用いることができる。
一方、第2回路部材としては、第2半導体チップまたはインターポーザーを用いることができる。上記インターポーザーは、シリコンまたはガラスで構成される。
As the first circuit member, for example, a first semiconductor chip, a semiconductor wafer (silicon wafer), an interposer, or an organic substrate can be used.
On the other hand, as the second circuit member, a second semiconductor chip or an interposer can be used. The interposer is made of silicon or glass.

本実施形態によれば、電子装置の製造方法における接合プロセスは、TSV構造を有する第2半導体チップと半導体ウェハ、第1半導体チップ(TSV構造を有する半導体チップ、またはTSV構造を有さない半導体チップのいずれでもよい)とTSV構造を有する第2半導体チップ、TSV構造を有する複数の半導体チップからなる積層体と半導体ウェハ、TSV構造を有するロジックチップと有機基板、インターポーザーと有機基板、等の積層プロセスに利用することが可能である。上記接合プロセスは、薄層の基板や半導体チップの反りを抑制でき、接続信頼性に優れた半導体装置(電子装置)の構造を実現できる。   According to the present embodiment, the bonding process in the method for manufacturing an electronic device includes a second semiconductor chip having a TSV structure and a semiconductor wafer, a first semiconductor chip (a semiconductor chip having a TSV structure, or a semiconductor chip not having a TSV structure). And a second semiconductor chip having a TSV structure, a laminate including a plurality of semiconductor chips having a TSV structure, a semiconductor wafer, a logic chip having a TSV structure, an organic substrate, an interposer, an organic substrate, and the like. It can be used for the process. The bonding process can suppress warping of a thin substrate or a semiconductor chip, and can realize a structure of a semiconductor device (electronic device) having excellent connection reliability.

以上、本発明について、好適な実施形態に基づいて説明したが、本発明はこれらに限定されるものではない。   As mentioned above, although this invention was demonstrated based on suitable embodiment, this invention is not limited to these.

例えば、電子装置の製造方法では、前記実施形態に任意の工程が追加されていてもよい。   For example, in the method for manufacturing an electronic device, an arbitrary process may be added to the embodiment.

以下、参考形態の例を付記する。
1.第1面と、前記第1面側に設けられる第1端子と、を備える第1回路部材と、
第2面と、前記第2面側に設けられる第2端子と、を備える第2回路部材と、
前記第1端子および前記第2端子の少なくとも一方に設けられる接続用金属と、
前記第1面および前記第2面の少なくとも一方に設けられ、フラックス機能を有する樹脂層と、
を準備する準備工程と、
前記接続用金属をその融点よりも高い温度に加熱しつつ、前記接続用金属および前記樹脂層を介して、前記第1端子と前記第2端子とを30kPa以下の第1圧力で互いに押し付ける第1実装工程と、
前記接続用金属の融点よりも低い温度において、前記第1端子と前記第2端子とを50kPa以上の第2圧力で互いに押し付ける第2実装工程と、
を有することを特徴とする回路部材の接続方法。
2.前記第1実装工程の前に設けられ、前記接続用金属をその融点よりも低い温度に加熱しつつ、前記接続用金属および前記樹脂層を介して、前記第1端子と前記第2端子とを前記第1圧力よりも高い圧力で互いに押し付ける仮実装工程をさらに有する1.に記載の回路部材の接続方法。
3.前記第1実装工程において前記第1圧力を付与する時間は、1〜10秒である1.または2.に記載の回路部材の接続方法。
4.前記第2実装工程において前記第2圧力を付与する時間は、1〜30秒である1.ないし3.のいずれか1つに記載の回路部材の接続方法。
5.前記第2実装工程の後に設けられ、前記樹脂層を前記接続用金属の融点よりも低い温度で加熱することにより、前記樹脂層を硬化させる樹脂硬化工程をさらに有する1.ないし4.のいずれか1つに記載の回路部材の接続方法。
6.前記接続用金属は、Snが主成分であり、Agが副成分である1.ないし5.のいずれか1つに記載の回路部材の接続方法。
7.前記第1回路部材および前記第2回路部材のうちの少なくとも一方は、半導体部品である1.ないし6.のいずれか1つに記載の回路部材の接続方法。
また以下、参考形態の例を付記する。
1. 第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
第1面側に前記第1端子を備える、第1回路部材と、
第2面側に前記第2端子を備える、第2回路部材と、
を準備する準備工程と、
前記第1面及び前記第2面の少なくとも一方に、フラックス機能を有する樹脂層を配置する配置工程と、
前記バンプ電極の融点よりも低い仮実装温度において、前記バンプ電極を、前記第1端子または前記第2端子と接触させる、仮実装工程と、
前記仮実装工程の後、前記バンプ電極の融点よりも高い第1温度において、所定の第1圧力で前記第1回路部材と前記第2回路部材とを互いに押しつける、第1実装工程と、
前記第1実装工程の後、前記バンプ電極の融点よりも低い第2温度において、前記第1圧力よりも高い第2圧力で前記第1回路部材と前記第2回路部材とを互いに押しつける、第2実装工程と、を含む、電子装置の製造方法。
2. 1.に記載の電子装置の製造方法であって、
前記第1圧力が、0.1N以上50N以下であり、
前記第2圧力が、10N以上200N以下であり、
1<第2圧力/第1圧力≦1000を満たす、電子装置の製造方法。
3. 1.または2.に記載の電子装置の製造方法であって、
前記第2実装工程は、温度を低下させつつ、圧力を上昇させる工程を含む、電子装置の製造方法。
4. 1.から3.のいずれか1つに記載の電子装置の製造方法であって、
前記第2実装工程は、温度を前記バンプ電極の融点まで低下させた後に、圧力を前記第1圧力よりも高くし始める工程を含む、電子装置の製造方法。
5. 1.から4.のいずれか1つに記載の電子装置の製造方法であって、
前記仮実装工程は、前記第1温度を前記バンプ電極の融点より高い温度まで昇温させる前に、前記第1回路部材と前記第2回路部材とを互いに押しつける仮実装圧力を上昇させた後、再び前記仮実装圧力を低下させる工程を含む、電子装置の製造方法。
6. 1.から5.のいずれか1つに記載の電子装置の製造方法であって、
前記第2実装工程における前記第2圧力の最大値は、10N以上である、電子装置の製造方法。
7. 1.から6.のいずれか1つに記載の電子装置の製造方法であって、
前記第1実装工程における前記第1圧力の最小値は、50N以下である、電子装置の製造方法。
8. 1.から7.のいずれか1つに記載の電子装置の製造方法であって、
前記第2実装工程は、温度を徐々に低下させる冷却工程を含み、
前記冷却工程において、当該温度を低下させる冷却速度が、10℃/秒以上である、電子装置の製造方法。
9. 1.から8.のいずれか1つに記載の電子装置の製造方法であって、
前記第2回路部材は、前記第2面側に前記第2端子を有する貫通電極を備えるものである、電子装置の製造方法。
10. 9.に記載の電子装置の製造方法であって、
表面にバンプ電極が形成された第3端子をさらに備える第3回路部材を準備し、前記第3回路部材の当該バンプ電極が形成された側と前記第2回路部材の第2面側とは反対側とを対向配置するとともに、前記第3回路部材と前記第2回路部材との間に、フラックス機能を有する樹脂層を配置し、当該バンプ電極の融点よりも低い温度において、前記第3回路部材を、前記第2回路部材上に積層する工程と、を含む、電子装置の製造方法。
11. 1.から10.のいずれか1つに記載の電子装置の製造方法であって、
前記第2回路部材は、第2半導体チップまたはインターポーザーである、電子装置の製造方法。
12. 1.から11.のいずれか1つに記載の電子装置の製造方法であって、
前記第1回路部材は、第1半導体チップ、半導体ウェハ、インターポーザー、または有機基板である、電子装置の製造方法。
13. 1.から12.のいずれか1つに記載の電子装置の製造方法であって、
前記樹脂層は、熱硬化性樹脂を含む、電子装置の製造方法。
14. 13.に記載の電子装置の製造方法であって、
前記熱硬化性樹脂は、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂を含む、電子装置の製造方法。
15. 1.から14.のいずれか1つに記載の電子装置の製造方法であって、
前記樹脂層は、無機充填材を含む、電子装置の製造方法。
16. 1.から15.のいずれか1つに記載の電子装置の製造方法であって、
前記バンプ電極は、はんだバンプである、電子装置の製造方法。
17. 1.から16.のいずれか1つに記載の電子装置の製造方法であって、
前記第2実装工程の後、前記樹脂層を硬化させる樹脂硬化工程を含み、
前記樹脂硬化工程は、前記バンプ電極の融点よりも低い硬化温度において行われる、電子装置の製造方法。
18. 1.から17.のいずれか1つに記載の電子装置の製造方法であって、
前記第2実装工程において前記第2圧力を付与する時間は、1秒以上30秒以下である、電子装置の製造方法。
19. 第1面と、前記第1面側に設けられる第1端子と、を備える第1回路部材と、
第2面と、前記第2面側に設けられる第2端子と、を備える第2回路部材と、
前記第1端子および前記第2端子の少なくとも一方に設けられるバンプ電極と、
前記第1面および前記第2面の少なくとも一方に設けられ、フラックス機能を有する樹脂層と、
を準備する準備工程と、
前記バンプ電極をその融点よりも高い第1温度に加熱しつつ、前記バンプ電極および前記樹脂層を介して、前記第1端子と前記第2端子とを30kPa以下の第1圧力で互いに押し付ける第1実装工程と、
前記バンプ電極の融点よりも低い第2温度において、前記第1端子と前記第2端子とを50kPa以上の第2圧力で互いに押し付ける第2実装工程と、
を含む、電子装置の製造方法。
20. 19.に記載の電子装置の製造方法であって、
前記第1実装工程の前に設けられ、前記バンプ電極をその融点よりも低い仮実装温度に加熱しつつ、前記バンプ電極および前記樹脂層を介して、前記第1端子と前記第2端子とを前記第1圧力よりも高い仮実装圧力で互いに押し付ける仮実装工程をさらに有する、電子装置の製造方法。

Hereinafter, examples of the reference form will be added.
1. A first circuit member comprising: a first surface; and a first terminal provided on the first surface side;
A second circuit member comprising: a second surface; and a second terminal provided on the second surface side;
A connecting metal provided on at least one of the first terminal and the second terminal;
A resin layer provided on at least one of the first surface and the second surface and having a flux function;
A preparation process to prepare,
A first pressing the first terminal and the second terminal to each other with a first pressure of 30 kPa or less through the connection metal and the resin layer while heating the connection metal to a temperature higher than its melting point. Mounting process;
A second mounting step of pressing the first terminal and the second terminal together with a second pressure of 50 kPa or more at a temperature lower than the melting point of the connecting metal;
A circuit member connection method comprising:
2. The first terminal and the second terminal are provided via the connection metal and the resin layer while heating the connection metal to a temperature lower than its melting point, provided before the first mounting step. 1. It further has a temporary mounting step of pressing each other with a pressure higher than the first pressure. The connection method of the circuit member as described in any one of Claims 1-3.
3. The time for applying the first pressure in the first mounting step is 1 to 10 seconds. Or 2. The connection method of the circuit member as described in any one of Claims 1-3.
4). The time for applying the second pressure in the second mounting step is 1 to 30 seconds. Or 3. The connection method of the circuit member as described in any one of these.
5. 1. A resin curing step that is provided after the second mounting step and that cures the resin layer by heating the resin layer at a temperature lower than the melting point of the connecting metal. Or 4. The connection method of the circuit member as described in any one of these.
6). The connecting metal has Sn as a main component and Ag as a subcomponent. Or 5. The connection method of the circuit member as described in any one of these.
7). At least one of the first circuit member and the second circuit member is a semiconductor component. Or 6. The connection method of the circuit member as described in any one of these.
In addition, examples of reference forms will be added below.
1. A bump electrode is formed on at least one of the first terminal and the second terminal,
A first circuit member comprising the first terminal on the first surface side;
A second circuit member comprising the second terminal on the second surface side;
A preparation process to prepare,
An arrangement step of arranging a resin layer having a flux function on at least one of the first surface and the second surface;
A temporary mounting step of bringing the bump electrode into contact with the first terminal or the second terminal at a temporary mounting temperature lower than the melting point of the bump electrode;
After the temporary mounting step, a first mounting step of pressing the first circuit member and the second circuit member together at a first temperature higher than the melting point of the bump electrode with a predetermined first pressure;
After the first mounting step, at a second temperature lower than the melting point of the bump electrode, the first circuit member and the second circuit member are pressed against each other with a second pressure higher than the first pressure. A method for manufacturing an electronic device, comprising a mounting step.
2. 1. A method of manufacturing the electronic device according to claim 1,
The first pressure is 0.1 N or more and 50 N or less;
The second pressure is 10N or more and 200N or less;
1 <second pressure / first pressure ≦ 1000 satisfying the electronic device manufacturing method.
3. 1. Or 2. A method of manufacturing the electronic device according to claim 1,
The method of manufacturing an electronic device, wherein the second mounting step includes a step of increasing the pressure while lowering the temperature.
4). 1. To 3. A method of manufacturing an electronic device according to any one of
The second mounting step is a method of manufacturing an electronic device, including a step of starting to raise the pressure higher than the first pressure after the temperature is lowered to the melting point of the bump electrode.
5. 1. To 4. A method of manufacturing an electronic device according to any one of
In the temporary mounting step, after raising the first temperature to a temperature higher than the melting point of the bump electrode, after increasing the temporary mounting pressure for pressing the first circuit member and the second circuit member together, The manufacturing method of an electronic device including the process of reducing the said temporary mounting pressure again.
6). 1. To 5. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein the maximum value of the second pressure in the second mounting step is 10N or more.
7). 1. To 6. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein a minimum value of the first pressure in the first mounting step is 50 N or less.
8). 1. To 7. A method of manufacturing an electronic device according to any one of
The second mounting step includes a cooling step of gradually lowering the temperature,
The method for manufacturing an electronic device, wherein in the cooling step, a cooling rate for decreasing the temperature is 10 ° C./second or more.
9. 1. To 8. A method of manufacturing an electronic device according to any one of
The method of manufacturing an electronic device, wherein the second circuit member includes a through electrode having the second terminal on the second surface side.
10. 9. A method of manufacturing the electronic device according to claim 1,
A third circuit member further comprising a third terminal having a bump electrode formed on the surface is prepared, and the side of the third circuit member on which the bump electrode is formed is opposite to the second surface side of the second circuit member. And a resin layer having a flux function between the third circuit member and the second circuit member, and at a temperature lower than the melting point of the bump electrode, the third circuit member And stacking the second circuit member on the second circuit member.
11. 1. To 10. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein the second circuit member is a second semiconductor chip or an interposer.
12 1. To 11. A method of manufacturing an electronic device according to any one of
The method of manufacturing an electronic device, wherein the first circuit member is a first semiconductor chip, a semiconductor wafer, an interposer, or an organic substrate.
13. 1. To 12. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein the resin layer includes a thermosetting resin.
14 13. A method of manufacturing the electronic device according to claim 1,
The said thermosetting resin is a manufacturing method of an electronic device containing a tris (hydroxyphenyl) methane type epoxy resin.
15. 1. To 14. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein the resin layer includes an inorganic filler.
16. 1. To 15. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein the bump electrode is a solder bump.
17. 1. To 16. A method of manufacturing an electronic device according to any one of
After the second mounting step, including a resin curing step of curing the resin layer,
The method of manufacturing an electronic device, wherein the resin curing step is performed at a curing temperature lower than the melting point of the bump electrode.
18. 1. To 17. A method of manufacturing an electronic device according to any one of
The method for manufacturing an electronic device, wherein the time for applying the second pressure in the second mounting step is not less than 1 second and not more than 30 seconds.
19. A first circuit member comprising: a first surface; and a first terminal provided on the first surface side;
A second circuit member comprising: a second surface; and a second terminal provided on the second surface side;
A bump electrode provided on at least one of the first terminal and the second terminal;
A resin layer provided on at least one of the first surface and the second surface and having a flux function;
A preparation process to prepare,
The first terminal and the second terminal are pressed against each other at a first pressure of 30 kPa or less through the bump electrode and the resin layer while heating the bump electrode to a first temperature higher than its melting point. Mounting process;
A second mounting step of pressing the first terminal and the second terminal against each other with a second pressure of 50 kPa or more at a second temperature lower than the melting point of the bump electrode;
A method for manufacturing an electronic device, comprising:
20. 19. A method of manufacturing the electronic device according to claim 1,
The first terminal and the second terminal are provided through the bump electrode and the resin layer while heating the bump electrode to a temporary mounting temperature lower than its melting point, which is provided before the first mounting step. The manufacturing method of an electronic device further comprising a temporary mounting step of pressing each other with a temporary mounting pressure higher than the first pressure.

[実施例A]
以下、本発明の具体的実施例について説明する。
1.評価用サンプルの作製
(評価用サンプル1)
[1]樹脂層の作製
<樹脂ワニス1の調製>
まず、表1に示すサンプルNo.1の成分を、表1に示す質量比率で混合するとともに、メチルエチルケトンに溶解・分散し、成分濃度50質量%の樹脂ワニス1を調製した。
[Example A]
Hereinafter, specific examples of the present invention will be described.
1. Preparation of sample for evaluation (Sample 1 for evaluation)
[1] Preparation of resin layer <Preparation of resin varnish 1>
First, sample No. shown in Table 1 was used. 1 component was mixed at a mass ratio shown in Table 1, and dissolved and dispersed in methyl ethyl ketone to prepare a resin varnish 1 having a component concentration of 50% by mass.

Figure 0006226106
Figure 0006226106

<樹脂フィルム1(樹脂層)の作製>
次いで、得られた樹脂ワニス1を、基材ポリエステルフィルム(ベースフィルム、東レ株式会社製、商品名ルミラー)に厚さ50μmとなるように塗布して、100℃、5分間乾燥して、厚さ25μmのフラックス機能を有する樹脂フィルム1(樹脂層)を得た。
<Preparation of Resin Film 1 (Resin Layer)>
Next, the obtained resin varnish 1 was applied to a base polyester film (base film, trade name Lumirror, manufactured by Toray Industries, Inc.) so as to have a thickness of 50 μm, and dried at 100 ° C. for 5 minutes to obtain a thickness. A resin film 1 (resin layer) having a flux function of 25 μm was obtained.

[2]回路部材の準備
次に、回路素子および配線が形成されたシリコンウエハを用意した。なお、このシリコンウエハには、Cu製のパッドが露出しており、さらに、このパッドには融点221℃のSnAg系の鉛フリーはんだで構成されたバンプ電極が設けられている。
[2] Preparation of Circuit Member Next, a silicon wafer on which circuit elements and wirings were formed was prepared. Note that a Cu pad is exposed on the silicon wafer, and a bump electrode made of SnAg-based lead-free solder having a melting point of 221 ° C. is provided on the pad.

次に、このバンプ電極を覆うように、[1]で作製した樹脂フィルムをシリコンウエハに貼り付けた。そして、基材ポリエステルフィルムを剥離して、樹脂フィルム1のみを転移させた。   Next, the resin film prepared in [1] was attached to a silicon wafer so as to cover the bump electrodes. And the base polyester film was peeled and only the resin film 1 was transferred.

次いで、樹脂フィルム1を貼り付けたシリコンウエハを、樹脂フィルム1とともに切断して個片化し、樹脂フィルム1付きの半導体素子を得た。なお、得られた半導体素子のサイズは10mm×10mmであり、厚さは0.3mmであった。   Next, the silicon wafer to which the resin film 1 was attached was cut into individual pieces together with the resin film 1 to obtain a semiconductor element with the resin film 1. The obtained semiconductor element had a size of 10 mm × 10 mm and a thickness of 0.3 mm.

一方、これとは別に、Cu製のパッド(端子)が形成されたシリコン製の実装基板を用意した。なお、実装基板のサイズは、6インチであり、厚さは0.625mmであった。このCu製のパッド上にはNi―金メッキが形成されている。   On the other hand, a silicon mounting substrate on which Cu pads (terminals) were formed was prepared. The mounting board had a size of 6 inches and a thickness of 0.625 mm. Ni-gold plating is formed on the Cu pad.

[3]回路部材同士の接続
次に、フリップチップボンダーにて樹脂フィルム1付き半導体素子をピックアップし、ステージ上の実装基板上に載置した。
[3] Connection between circuit members Next, a semiconductor element with the resin film 1 was picked up by a flip chip bonder and placed on a mounting substrate on a stage.

このプロセスでは、まず、バンプ電極を200℃のフリップチップボンダーのヘッド(押し当て部材)で加熱しつつ、300kPa(30N)で2秒間、実装基板に対して半導体素子を押し付けた(仮実装工程)。   In this process, first, the semiconductor element was pressed against the mounting substrate at 300 kPa (30 N) for 2 seconds while heating the bump electrode with a 200 ° C. flip chip bonder head (pressing member) (temporary mounting process). .

続いて、バンプ電極を260℃のヘッドで加熱しつつ、5kPa(0.5N)で5秒間、実装基板に対して半導体素子を押し付けた(第1実装工程)。   Subsequently, the semiconductor element was pressed against the mounting substrate at 5 kPa (0.5 N) for 5 seconds while heating the bump electrode with a head at 260 ° C. (first mounting step).

続いて、バンプ電極を100℃のヘッドで加熱しつつ、300kPa(30N)で7秒間、実装基板に対して半導体素子を押し付けた(第2実装工程)。   Subsequently, the semiconductor element was pressed against the mounting substrate at 300 kPa (30 N) for 7 seconds while heating the bump electrode with a head at 100 ° C. (second mounting step).

続いて、第2実装工程を経た半導体素子および実装基板を、窒素ガスにより0.8MPaの圧力に加圧された環境下におき、180℃で2時間、加熱した。これにより、樹脂フィルム1を硬化させた(樹脂硬化工程)。
以上のようにして、実装基板上に半導体素子を積層してなる評価用サンプル1を得た。
また、実装基板と半導体素子の2層の場合、フリップチップボンダーのヘッドの温度を、実装基板や半導体素子の温度と見なすことができる。
Subsequently, the semiconductor element and the mounting substrate that had undergone the second mounting step were placed in an environment pressurized to a pressure of 0.8 MPa with nitrogen gas and heated at 180 ° C. for 2 hours. Thereby, the resin film 1 was hardened (resin hardening process).
As described above, an evaluation sample 1 obtained by stacking semiconductor elements on the mounting substrate was obtained.
In the case of two layers of a mounting substrate and a semiconductor element, the temperature of the flip chip bonder head can be regarded as the temperature of the mounting substrate or the semiconductor element.

(評価用サンプル2〜12)
回路部材同士の接続条件を表2に示すように変更した以外は、それぞれ評価用サンプル1の場合と同様にして評価用サンプル2〜12を得た。
(Samples for evaluation 2-12)
Evaluation samples 2 to 12 were obtained in the same manner as in the case of the evaluation sample 1 except that the connection conditions between the circuit members were changed as shown in Table 2.

評価用サンプル2に関する温度プロファイルと圧力プロファイルを図10に示す。   FIG. 10 shows the temperature profile and pressure profile for the sample 2 for evaluation.

以上の評価用サンプルの条件を表2に示す。なお、表2では、それぞれの評価用サンプルについて、「実施例」、「比較例」または「参考例」を記載している。   Table 2 shows the conditions of the above evaluation samples. In Table 2, “Example”, “Comparative Example” or “Reference Example” is described for each evaluation sample.

2.評価用サンプルの評価
2.1 樹脂フィルムのはみ出し量の評価
まず、各実施例および各比較例で得られた評価用サンプルを、光学顕微鏡で観察した。次いで、半導体素子の縁部からはみ出した樹脂フィルムのはみ出し長さを測定した。そして、測定したはみ出し長さを以下の評価基準に照らして評価した。
2. 2. Evaluation of Sample for Evaluation 2.1 Evaluation of protrusion amount of resin film First, the samples for evaluation obtained in each of Examples and Comparative Examples were observed with an optical microscope. Next, the protruding length of the resin film protruding from the edge of the semiconductor element was measured. And the measured protrusion length was evaluated in light of the following evaluation criteria.

<樹脂フィルムのはみ出し長さの評価基準>
◎:樹脂フィルムのはみ出し長さが60μm以下である
〇:樹脂フィルムのはみ出し長さが60μm超80μm以下である
△:樹脂フィルムのはみ出し長さが80μm超120μm以下である
×:樹脂フィルムのはみ出し長さが120μm超である
評価結果を表2に示す。
<Evaluation criteria for protruding length of resin film>
A: The protruding length of the resin film is 60 μm or less. O: The protruding length of the resin film is more than 60 μm and not more than 80 μm. Δ: The protruding length of the resin film is more than 80 μm and not more than 120 μm. X: The protruding length of the resin film Table 2 shows the evaluation results.

2.2 接続信頼性の評価
次に、各実施例および各比較例で得られた評価用サンプルを、それぞれ20個ずつ用意した。次いで、これらを温度サイクル試験に供した。この温度サイクル試験は、評価用サンプルを、−55℃に30分間曝した後、125℃に30分間曝す試験を1サイクルとし、これを100サイクルするものである。
2.2 Evaluation of Connection Reliability Next, 20 samples for evaluation obtained in each example and each comparative example were prepared. These were then subjected to a temperature cycle test. In this temperature cycle test, an evaluation sample is exposed to −55 ° C. for 30 minutes and then exposed to 125 ° C. for 30 minutes as one cycle, and this is repeated for 100 cycles.

次に、温度サイクル試験に供した評価用サンプルを切断し、バンプ電極近傍の切断面を電子顕微鏡で観察した。続いて、観察像および端子間の導通状態に基づき、バンプ電極と端子との接合状態を検査した。そして、検査結果を以下の評価基準に照らして評価した。   Next, the sample for evaluation subjected to the temperature cycle test was cut, and the cut surface near the bump electrode was observed with an electron microscope. Subsequently, the bonding state between the bump electrode and the terminal was inspected based on the observation image and the conduction state between the terminals. And the inspection result was evaluated in light of the following evaluation criteria.

<接続信頼性の評価基準>
〇:バンプ電極と端子との接合状態が20個全てで良好である
×:バンプ電極と端子との接合状態が1個以上不良である
評価結果を表2に示す。
<Evaluation criteria for connection reliability>
◯: The bonding state between the bump electrode and the terminal is good with all 20 pieces. X: One or more bonding states between the bump electrode and the terminal are defective. Table 2 shows the evaluation results.

Figure 0006226106
Figure 0006226106

表2から明らかなように、本発明に係る電子装置の製造方法における回路部材の接続方法では、樹脂層のはみ出しを抑制しつつ、半導体素子と実装基板との間で信頼性の高い電気的接続が図られていることが認められた。   As is apparent from Table 2, in the method for connecting circuit members in the method for manufacturing an electronic device according to the present invention, highly reliable electrical connection between the semiconductor element and the mounting substrate while suppressing the protrusion of the resin layer. It was recognized that

一方、比較例では、樹脂層のはみ出しが著しい、または、接続信頼性が低いことが認められた。   On the other hand, in the comparative example, it was recognized that the resin layer protruded significantly or the connection reliability was low.

[実施例B]
<樹脂ワニス2〜11の調製>
まず、表3に示すサンプルNo2〜11の成分を、それぞれ、表3に示す質量比率で混合するとともに、メチルエチルケトンに溶解・分散し、成分濃度50質量%の樹脂ワニス2〜11を調製した。
<樹脂フィルム2〜11(樹脂層)の作製>
次いで、得られた樹脂ワニス2〜11を、基材ポリエステルフィルム(ベースフィルム、東レ株式会社製、商品名ルミラー)に厚さ50μmとなるように塗布して、100℃、5分間乾燥して、厚さ25μmのフラックス機能を有する樹脂フィルム2〜11(樹脂層)を得た。
[Example B]
<Preparation of resin varnishes 2-11>
First, the components of sample Nos. 2 to 11 shown in Table 3 were mixed at a mass ratio shown in Table 3 and dissolved and dispersed in methyl ethyl ketone to prepare resin varnishes 2 to 11 having a component concentration of 50% by mass.
<Preparation of resin films 2 to 11 (resin layer)>
Next, the obtained resin varnishes 2 to 11 were applied to a base polyester film (base film, Toray Industries, trade name Lumirror) to a thickness of 50 μm, dried at 100 ° C. for 5 minutes, Resin films 2 to 11 (resin layer) having a flux function of 25 μm in thickness were obtained.

Figure 0006226106
Figure 0006226106

得られた樹脂フィルム2〜11について、それぞれ、仮実装工程(200℃、30N、2秒)、第1実装工程(260℃、0.5N、5秒)、第2実装工程(100℃、30N、7秒)の条件を使用した以外は、評価用サンプル1と同様の条件で、評価用サンプル13〜22を作成した。
このときの温度プロファイルと圧力プロファイルを図11に示す。なお、冷却速度は、23℃/秒であった。
得られた評価用サンプル13〜22は、樹脂層のはみ出し量の結果は◎、接続信頼性の結果は〇であった。
For the obtained resin films 2 to 11, a temporary mounting step (200 ° C., 30 N, 2 seconds), a first mounting step (260 ° C., 0.5 N, 5 seconds), and a second mounting step (100 ° C., 30 N), respectively. Samples for evaluation 13 to 22 were created under the same conditions as for the sample 1 for evaluation except that the conditions of 7 seconds) were used.
FIG. 11 shows the temperature profile and pressure profile at this time. The cooling rate was 23 ° C./second.
The obtained samples 13 to 22 for evaluation had a result of the protruding amount of the resin layer as ◎ and a result of connection reliability as ◯.

[実施例C]
<TSV構造を有する半導体チップの作製>
ダイシングフィルムが形成された8インチのシリコンウエハを準備した。
ダイシングフィルムが形成された面とは反対側の面には、φ25μm、高さ35μmの銅バンプが800個形成されており、その上に厚み10μmの錫−銀半田成分(融点:221℃)から構成される半田層が形成されている。シリコンウエハには表面から裏面を貫通する貫通電極(銅ピラー)が複数形成されている。各貫通電極は銅バンプに接続している。シリコンウエハの膜厚は80μmであった。
真空ラミネーター(株式会社名機製作所製、型番:MVLP−500/600−2A)を用い、95℃/30sec/0.8MPaの条件で、銅バンプが形成された面側の8インチシリコンウエハに上記樹脂フィルムをラミネートした。
次に、ダイシング装置(株式会社ディスコ製、型番:DFD−6340)を用い、以下の条件で(ダイシングフィルム/シリコンウエハ/樹脂フィルム)積層体をダイシングし、サイズが5mm角のTSV構造を有する半導体チップ(基板膜厚:80μm)を得た。
(ダイシング条件)
ダイシングサイズ:5mm×5mm角
ダイシング速度:10mm/sec
スピンドル回転数:30000rpm
ダイシング最大深さ:0.09mm
ダイシングブレードの厚さ:55μm
[Example C]
<Fabrication of semiconductor chip having TSV structure>
An 8-inch silicon wafer on which a dicing film was formed was prepared.
On the surface opposite to the surface on which the dicing film is formed, 800 copper bumps having a diameter of 25 μm and a height of 35 μm are formed, and a 10 μm-thick tin-silver solder component (melting point: 221 ° C.) is formed thereon. A configured solder layer is formed. A plurality of through electrodes (copper pillars) penetrating from the front surface to the back surface are formed on the silicon wafer. Each through electrode is connected to a copper bump. The film thickness of the silicon wafer was 80 μm.
Using a vacuum laminator (manufactured by Meiki Seisakusho Co., Ltd., model number: MVLP-500 / 600-2A) under the condition of 95 ° C./30 sec / 0.8 MPa, the above surface is applied to the 8-inch silicon wafer on the side where the copper bumps are formed A resin film was laminated.
Next, using a dicing machine (manufactured by DISCO Corporation, model number: DFD-6340), the (dicing film / silicon wafer / resin film) laminate is diced under the following conditions, and a semiconductor having a TSV structure with a size of 5 mm square. A chip (substrate film thickness: 80 μm) was obtained.
(Dicing conditions)
Dicing size: 5mm x 5mm square dicing speed: 10mm / sec
Spindle speed: 30000rpm
Maximum dicing depth: 0.09mm
Dicing blade thickness: 55 μm

<評価用サンプルの作製>
別途、φ25μmのパッドが形成されており、パッド表面にNi/Auめっきが形成されている所定のパターンを設けたシリコンウエハ(厚み:150μm)を用意し、当該シリコンウエハに対して、上記で得られたTSV構造を有する半導体チップを積層させた。このとき、シリコンウエハに設けられたパターンに対し、上記半導体チップの銅バンプが、上記樹脂フィルム1を介して対向するように配置した。
シリコンウエハと上記半導体チップとに対して、仮実装工程(200℃、30N、2秒)、第1実装工程(320℃、5N、3秒)、第2実装工程(100℃、30N、10秒)を行った。その後、評価用サンプル1と同様の条件で樹脂硬化工程を行い、評価用サンプル23を作成した。
得られた評価用サンプル23は、樹脂層のはみ出し量の結果は◎、接続信頼性の結果は〇であった。また、評価用サンプル23において、樹脂フィルム1に代えて、上記樹脂フィルム2〜11を使用して得られた評価用サンプルのいずれにおいても、評価用サンプル23と同様の結果が得られた。
<Preparation of sample for evaluation>
Separately, a silicon wafer (thickness: 150 μm) having a predetermined pattern in which a pad of φ25 μm is formed and Ni / Au plating is formed on the pad surface is prepared. The obtained semiconductor chips having the TSV structure were laminated. At this time, it arrange | positioned so that the copper bump of the said semiconductor chip might oppose through the said resin film 1 with respect to the pattern provided in the silicon wafer.
Temporary mounting process (200 ° C., 30 N, 2 seconds), first mounting process (320 ° C., 5 N, 3 seconds), second mounting process (100 ° C., 30 N, 10 seconds) for the silicon wafer and the semiconductor chip. ) Then, the resin hardening process was performed on the conditions similar to the sample 1 for evaluation, and the sample 23 for evaluation was created.
The obtained sample 23 for evaluation had a result of protruding amount of the resin layer as ◎ and a result of connection reliability as ◯. Moreover, in the sample 23 for evaluation, it replaced with the resin film 1, and the result similar to the sample 23 for evaluation was obtained also in any of the samples for evaluation obtained using the said resin films 2-11.

[実施例D]
(各段実装方法)
実施例Cと同様に、上記シリコンウエハ、上記TSV構造を有する半導体チップ、上記樹脂フィルム1を使用し、以下のような条件で、4層構造の評価用サンプル24を作製した。
まず、1段目のシリコンウエハと2段目の半導体チップとに対して、仮実装工程(150℃、30N、2秒)、第1実装工程(320℃、5N、3秒)、第2実装工程(100℃、30N、10秒)を行った。その後、2段目の半導体チップ上に、樹脂フィルム1を介して、3段目の半導体チップを積層し、同様の条件で仮実装工程から第2実装工程を行った。この処理を1回繰り返し、4層の半導体チップを接合させた。その後、評価用サンプル1と同様の条件で樹脂硬化工程を行い、評価用サンプル24を作成した。
得られた評価用サンプル24は、樹脂層のはみ出し量の結果は◎、接続信頼性の結果は〇であった。また、評価用サンプル25〜34においては、上記樹脂フィルム1に代えて、上記樹脂フィルム2〜11を使用して得られた評価用サンプル25〜34においても、評価用サンプル24と同様の結果が得られた。
[Example D]
(Each stage mounting method)
In the same manner as in Example C, using the silicon wafer, the semiconductor chip having the TSV structure, and the resin film 1, a sample 24 for evaluation having a four-layer structure was produced under the following conditions.
First, a temporary mounting process (150 ° C., 30 N, 2 seconds), a first mounting process (320 ° C., 5 N, 3 seconds), and a second mounting are performed on the first-stage silicon wafer and the second-stage semiconductor chip. The process (100 ° C., 30 N, 10 seconds) was performed. Thereafter, the third-stage semiconductor chip was laminated on the second-stage semiconductor chip via the resin film 1, and the second mounting process was performed from the temporary mounting process under the same conditions. This process was repeated once to bond four layers of semiconductor chips. Then, the resin hardening process was performed on the conditions similar to the sample 1 for evaluation, and the sample 24 for evaluation was created.
The obtained sample 24 for evaluation had a result of the protrusion amount of the resin layer as 、 and a result of connection reliability as ◯. Moreover, in the evaluation samples 25 to 34, the same results as in the evaluation sample 24 were obtained in the evaluation samples 25 to 34 obtained by using the resin films 2 to 11 instead of the resin film 1. Obtained.

(一括実装方法A)
実施例Cと同様に、上記シリコンウエハ、上記TSV構造を有する半導体チップ、上記樹脂フィルム1を使用し、以下のような条件で、4層構造の評価用サンプル35を作製した。
まず、シリコンウエハと上記半導体チップとに対して、仮実装工程A(150℃、30N、2秒)を行った。その後、下段の半導体チップ上に、樹脂フィルム1を介して、上段の半導体チップを積層し、上記の仮実装工程Aを行った。このような積層と仮実装工程Aからなる処理を1回繰り返し、シリコンウエハ上に3層の半導体チップを積層させた。そして、3層の半導体チップが積層した後、仮実装工程B(200℃、30N、2秒)、第1実装工程(340℃、5N、3秒)、第2実装工程(100℃、30N、10秒)を行った。その後、評価用サンプル1と同様の条件で樹脂硬化工程を行い、評価用サンプル35を作成した。
得られた評価用サンプル35は、樹脂層のはみ出し量の結果は◎、接続信頼性の結果は〇であった。加えて、複数の回路部材を一括して接合できる点で、上記各段実装方法と比較して、生産性を向上させることができた。また、各段の回路部材(本例では、半導体チップ)を積層する毎に、仮実装工程を行うことにより、端子と半田バンプとの間に樹脂が入り込むことを抑制できるため、多層構造とした場合であっても、接続信頼性に優れた構造を実現することが分かった。
一方、評価用サンプル36〜45においては、上記樹脂フィルム1に代えて、上記樹脂フィルム2〜11を使用して得られた評価用サンプルにおいても、評価用サンプル35と同様の結果が得られた。
(Batch mounting method A)
In the same manner as in Example C, using the silicon wafer, the semiconductor chip having the TSV structure, and the resin film 1, a sample for evaluation 35 having a four-layer structure was produced under the following conditions.
First, a temporary mounting process A (150 ° C., 30 N, 2 seconds) was performed on the silicon wafer and the semiconductor chip. Thereafter, the upper semiconductor chip was laminated on the lower semiconductor chip via the resin film 1, and the temporary mounting step A was performed. Such a process consisting of stacking and temporary mounting step A was repeated once to stack three layers of semiconductor chips on the silicon wafer. After the three-layer semiconductor chips are stacked, the provisional mounting process B (200 ° C., 30 N, 2 seconds), the first mounting process (340 ° C., 5 N, 3 seconds), the second mounting process (100 ° C., 30 N, 10 seconds). Thereafter, a resin curing step was performed under the same conditions as in the evaluation sample 1 to prepare an evaluation sample 35.
In the obtained sample 35 for evaluation, the result of the protruding amount of the resin layer was ◎, and the result of the connection reliability was ◯. In addition, productivity could be improved as compared to the above-described each stage mounting method in that a plurality of circuit members can be joined together. In addition, since a temporary mounting process is performed each time the circuit members (in this example, semiconductor chips) are stacked, the resin can be prevented from entering between the terminals and the solder bumps. Even in this case, it has been found that a structure with excellent connection reliability can be realized.
On the other hand, in the evaluation samples 36 to 45, the same results as the evaluation sample 35 were obtained in the evaluation samples obtained using the resin films 2 to 11 instead of the resin film 1. .

(一括実装方法B)
実施例Cと同様に、上記シリコンウエハ、上記TSV構造を有する半導体チップ、上記樹脂フィルム1を使用し、以下のような条件で、4層構造の評価用サンプル46を作製した。
まず、シリコンウエハと1段目半導体チップとに対して、仮実装工程A(100℃、30N、1秒)を行った。その後、1段目の半導体チップ上に、樹脂フィルム1を介して、上段の半導体チップを積層した。このような仮実装工程Aと積層工程を繰り返して、シリコンウエハ上に3層の半導体チップを積層させた。そして、3層の半導体チップが積層した後、一括実装方法Aにおける仮実装工程Bを行わずに、第1実装工程(340℃、5N、5秒)、第2実装工程(100℃、30N、10秒)を行った。その後、評価用サンプル1と同様の条件で樹脂硬化工程を行い、評価用サンプル46を作成した。
得られた評価用サンプル46は、樹脂層のはみ出し量の結果は◎、接続信頼性の結果は〇であった。加えて、複数の回路部材を一括して接合できる点で、上記各段実装方法と比較して、生産性を向上させることができた。また、各段の回路部材(本例では、半導体チップ)を積層する毎に、仮実装工程を省くことにより、一括実装方法Aと比較しても、生産性を高めることができた。
一方、評価用サンプル47〜56においては、上記樹脂フィルム1に代えて、上記樹脂フィルム2〜11を使用して得られた評価用サンプルにおいても、評価用サンプル46と同様の結果が得られた。
(Batch mounting method B)
In the same manner as in Example C, using the silicon wafer, the semiconductor chip having the TSV structure, and the resin film 1, a sample 46 for evaluation having a four-layer structure was produced under the following conditions.
First, a temporary mounting process A (100 ° C., 30 N, 1 second) was performed on the silicon wafer and the first-stage semiconductor chip. Thereafter, the upper semiconductor chip was laminated on the first semiconductor chip via the resin film 1. The temporary mounting step A and the stacking step were repeated to stack three layers of semiconductor chips on the silicon wafer. After the three-layer semiconductor chips are stacked, the first mounting step (340 ° C., 5 N, 5 seconds), the second mounting step (100 ° C., 30 N, 10 seconds). Then, the resin hardening process was performed on the conditions similar to the sample 1 for evaluation, and the sample 46 for evaluation was created.
The obtained sample 46 for evaluation had a result of protruding amount of the resin layer as ◎ and a result of connection reliability as ◯. In addition, productivity could be improved as compared to the above-described each stage mounting method in that a plurality of circuit members can be joined together. Moreover, productivity can be improved compared with the collective mounting method A by omitting the provisional mounting process every time the circuit members (in this example, semiconductor chips) are stacked.
On the other hand, in the evaluation samples 47 to 56, the same results as the evaluation sample 46 were obtained in the evaluation samples obtained by using the resin films 2 to 11 instead of the resin film 1. .

この出願は、2015年5月15日に出願された日本出願特願2015−100404号および2015年7月2日に出願された日本出願特願2015−133795号を基礎とする優先権を主張し、その開示の全てをここに取り込む。   This application claims priority based on Japanese Patent Application No. 2015-100404 filed on May 15, 2015 and Japanese Application No. 2015-133395 filed on July 2, 2015. , The entire disclosure of which is incorporated herein.

Claims (18)

第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
第1面側に前記第1端子を備える、第1回路部材と、
第2面側に前記第2端子を備える、第2回路部材と、
を準備する準備工程と、
前記第1面及び前記第2面の少なくとも一方に、フラックス機能を有する樹脂層を配置する配置工程と、
前記バンプ電極の融点よりも低い仮実装温度において、前記バンプ電極を、前記第1端子または前記第2端子と接触させる、仮実装工程と、
前記仮実装工程の後、前記バンプ電極の融点よりも高い第1温度において、所定の第1圧力で前記第1回路部材と前記第2回路部材とを互いに押しつける、第1実装工程と、
前記第1実装工程の後、前記バンプ電極の融点よりも低い第2温度において、前記第1圧力よりも高い第2圧力で前記第1回路部材と前記第2回路部材とを互いに押しつける、第2実装工程と、を含み、
前記第2実装工程は、温度を前記バンプ電極の融点まで低下させた後に、圧力を前記第1圧力よりも高くし始める工程を含む、電子装置の製造方法。
A bump electrode is formed on at least one of the first terminal and the second terminal,
A first circuit member comprising the first terminal on the first surface side;
A second circuit member comprising the second terminal on the second surface side;
A preparation process to prepare,
An arrangement step of arranging a resin layer having a flux function on at least one of the first surface and the second surface;
A temporary mounting step of bringing the bump electrode into contact with the first terminal or the second terminal at a temporary mounting temperature lower than the melting point of the bump electrode;
After the temporary mounting step, a first mounting step of pressing the first circuit member and the second circuit member together at a first temperature higher than the melting point of the bump electrode with a predetermined first pressure;
After the first mounting step, at a second temperature lower than the melting point of the bump electrode, the first circuit member and the second circuit member are pressed against each other with a second pressure higher than the first pressure. A mounting process,
The second mounting step is a method of manufacturing an electronic device, including a step of starting to raise the pressure higher than the first pressure after the temperature is lowered to the melting point of the bump electrode.
請求項1に記載の電子装置の製造方法であって、
前記第1圧力が、0.1N以上50N以下であり、
前記第2圧力が、10N以上200N以下であり、
1<第2圧力/第1圧力≦1000を満たす、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 1,
The first pressure is 0.1 N or more and 50 N or less;
The second pressure is 10N or more and 200N or less;
1 <second pressure / first pressure ≦ 1000 satisfying the electronic device manufacturing method.
請求項1または2に記載の電子装置の製造方法であって、
前記仮実装工程は、前記仮実装温度下において、前記第1回路部材と前記第2回路部材とを互いに押しつける仮実装圧力を上昇させた後、再び前記仮実装圧力を低下させる工程を含む、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 1 or 2 ,
The temporary mounting step, in the preliminary implementation temperatures, after raising the temporary mounting of a forcing pressure and a second circuit member and the first circuit member to each other, comprising the step of reducing the temporary mounting pressure again, electronic Device manufacturing method.
請求項1からのいずれか1項に記載の電子装置の製造方法であって、
前記第2実装工程における前記第2圧力の最大値は、10N以上である、電子装置の製造方法。
It is a manufacturing method of the electronic device according to any one of claims 1 to 3 ,
The method for manufacturing an electronic device, wherein the maximum value of the second pressure in the second mounting step is 10N or more.
請求項1からのいずれか1項に記載の電子装置の製造方法であって、
前記第1実装工程における前記第1圧力の最小値は、50N以下である、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 4 ,
The method for manufacturing an electronic device, wherein a minimum value of the first pressure in the first mounting step is 50 N or less.
請求項1からのいずれか1項に記載の電子装置の製造方法であって、
前記第2実装工程は、温度を徐々に低下させる冷却工程を含み、
前記冷却工程において、当該温度を低下させる冷却速度が、10℃/秒以上である、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 5 ,
The second mounting step includes a cooling step of gradually lowering the temperature,
The method for manufacturing an electronic device, wherein in the cooling step, a cooling rate for decreasing the temperature is 10 ° C./second or more.
請求項1から6のいずれか1項に記載の電子装置の製造方法であって、
前記第2回路部材は、前記第2面側に前記第2端子を有する貫通電極を備えるものである、電子装置の製造方法。
A method of manufacturing an electronic device according to any one of claims 1 or et 6,
The method of manufacturing an electronic device, wherein the second circuit member includes a through electrode having the second terminal on the second surface side.
請求項に記載の電子装置の製造方法であって、
表面にバンプ電極が形成された第3端子をさらに備える第3回路部材を準備し、前記第3回路部材の当該バンプ電極が形成された側と前記第2回路部材の第2面側とは反対側とを対向配置するとともに、前記第3回路部材と前記第2回路部材との間に、フラックス機能を有する樹脂層を配置し、当該バンプ電極の融点よりも低い温度において、前記第3回路部材を、前記第2回路部材上に積層する工程と、を含む、電子装置の製造方法。
A method for manufacturing an electronic device according to claim 7 ,
A third circuit member further comprising a third terminal having a bump electrode formed on the surface is prepared, and the side of the third circuit member on which the bump electrode is formed is opposite to the second surface side of the second circuit member. And a resin layer having a flux function between the third circuit member and the second circuit member, and at a temperature lower than the melting point of the bump electrode, the third circuit member And stacking the second circuit member on the second circuit member.
請求項1からのいずれか1項に記載の電子装置の製造方法であって、
前記第2回路部材は、第2半導体チップまたはインターポーザーである、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 8 ,
The method for manufacturing an electronic device, wherein the second circuit member is a second semiconductor chip or an interposer.
請求項1からのいずれか1項に記載の電子装置の製造方法であって、
前記第1回路部材は、第1半導体チップ、半導体ウェハ、インターポーザー、または有機基板である、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 9 ,
The method of manufacturing an electronic device, wherein the first circuit member is a first semiconductor chip, a semiconductor wafer, an interposer, or an organic substrate.
請求項1から10のいずれか1項に記載の電子装置の製造方法であって、
前記樹脂層は、熱硬化性樹脂を含む、電子装置の製造方法。
It is a manufacturing method of the electronic device according to any one of claims 1 to 10 ,
The method for manufacturing an electronic device, wherein the resin layer includes a thermosetting resin.
請求項11に記載の電子装置の製造方法であって、
前記熱硬化性樹脂は、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂を含む、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 11 ,
The said thermosetting resin is a manufacturing method of an electronic device containing a tris (hydroxyphenyl) methane type epoxy resin.
請求項1から12のいずれか1項に記載の電子装置の製造方法であって、
前記樹脂層は、無機充填材を含む、電子装置の製造方法。
It is a manufacturing method of the electronic device according to any one of claims 1 to 12 ,
The method for manufacturing an electronic device, wherein the resin layer includes an inorganic filler.
請求項1から13のいずれか1項に記載の電子装置の製造方法であって、
前記バンプ電極は、はんだバンプである、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 13 ,
The method for manufacturing an electronic device, wherein the bump electrode is a solder bump.
請求項1から14のいずれか1項に記載の電子装置の製造方法であって、
前記第2実装工程の後、前記樹脂層を硬化させる樹脂硬化工程を含み、
前記樹脂硬化工程は、前記バンプ電極の融点よりも低い硬化温度において行われる、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 14 ,
After the second mounting step, including a resin curing step of curing the resin layer,
The method of manufacturing an electronic device, wherein the resin curing step is performed at a curing temperature lower than the melting point of the bump electrode.
請求項1から15のいずれか1項に記載の電子装置の製造方法であって、
前記第2実装工程において前記第2圧力を付与する時間は、1秒以上30秒以下である、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 15 ,
The method for manufacturing an electronic device, wherein the time for applying the second pressure in the second mounting step is not less than 1 second and not more than 30 seconds.
第1面と、前記第1面側に設けられる第1端子と、を備える第1回路部材と、
第2面と、前記第2面側に設けられる第2端子と、を備える第2回路部材と、
前記第1端子および前記第2端子の少なくとも一方に設けられるバンプ電極と、
前記第1面および前記第2面の少なくとも一方に設けられ、フラックス機能を有する樹脂層と、
を準備する準備工程と、
前記バンプ電極をその融点よりも高い第1温度に加熱しつつ、前記バンプ電極および前記樹脂層を介して、前記第1端子と前記第2端子とを30kPa以下の第1圧力で互いに押し付ける第1実装工程と、
前記バンプ電極の融点よりも低い第2温度において、前記第1端子と前記第2端子とを50kPa以上の第2圧力で互いに押し付ける第2実装工程と、
を含み、
前記第2実装工程は、温度を前記バンプ電極の融点まで低下させた後に、圧力を前記第1圧力よりも高くし始める工程を含む、電子装置の製造方法。
A first circuit member comprising: a first surface; and a first terminal provided on the first surface side;
A second circuit member comprising: a second surface; and a second terminal provided on the second surface side;
A bump electrode provided on at least one of the first terminal and the second terminal;
A resin layer provided on at least one of the first surface and the second surface and having a flux function;
A preparation process to prepare,
The first terminal and the second terminal are pressed against each other at a first pressure of 30 kPa or less through the bump electrode and the resin layer while heating the bump electrode to a first temperature higher than its melting point. Mounting process;
A second mounting step of pressing the first terminal and the second terminal against each other with a second pressure of 50 kPa or more at a second temperature lower than the melting point of the bump electrode;
Including
The second mounting step is a method of manufacturing an electronic device, including a step of starting to raise the pressure higher than the first pressure after the temperature is lowered to the melting point of the bump electrode.
請求項17に記載の電子装置の製造方法であって、
前記第1実装工程の前に設けられ、前記バンプ電極をその融点よりも低い仮実装温度に加熱しつつ、前記バンプ電極および前記樹脂層を介して、前記第1端子と前記第2端子とを前記第1圧力よりも高い仮実装圧力で互いに押し付ける仮実装工程をさらに有する、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 17 ,
The first terminal and the second terminal are provided through the bump electrode and the resin layer while heating the bump electrode to a temporary mounting temperature lower than its melting point, which is provided before the first mounting step. The manufacturing method of an electronic device further comprising a temporary mounting step of pressing each other with a temporary mounting pressure higher than the first pressure.
JP2017519162A 2015-05-15 2016-05-12 Manufacturing method of electronic device Expired - Fee Related JP6226106B2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015100404 2015-05-15
JP2015100404 2015-05-15
JP2015133795 2015-07-02
JP2015133795 2015-07-02
PCT/JP2016/064117 WO2016185994A1 (en) 2015-05-15 2016-05-12 Method for manufacturing electronic device

Publications (2)

Publication Number Publication Date
JP6226106B2 true JP6226106B2 (en) 2017-11-08
JPWO2016185994A1 JPWO2016185994A1 (en) 2017-11-24

Family

ID=57319912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519162A Expired - Fee Related JP6226106B2 (en) 2015-05-15 2016-05-12 Manufacturing method of electronic device

Country Status (3)

Country Link
JP (1) JP6226106B2 (en)
TW (1) TW201712831A (en)
WO (1) WO2016185994A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153767A (en) * 2018-02-28 2019-09-12 日立化成株式会社 Semiconductor device and manufacturing method thereof
KR102519285B1 (en) * 2021-02-22 2023-04-17 (주)포인트엔지니어링 The Electro-conductive Contact Pin, Manufacturing Method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120740B2 (en) * 1996-09-26 2000-12-25 日本電信電話株式会社 Method of forming solder bump and connection method using the same
JP3393527B2 (en) * 1999-04-16 2003-04-07 日本電信電話株式会社 Solder bump connection method and pressure jig
JP2008182120A (en) * 2007-01-25 2008-08-07 Toyota Industries Corp Method and device for soldering, and manufacturing method of semiconductor device
JP5310355B2 (en) * 2009-07-24 2013-10-09 住友ベークライト株式会社 Electronic component manufacturing method and electronic component
CN102842512A (en) * 2011-06-22 2012-12-26 日东电工株式会社 Method of manufacturing semiconductor device
JP6115060B2 (en) * 2012-09-21 2017-04-19 富士通株式会社 Manufacturing method of electronic device

Also Published As

Publication number Publication date
JPWO2016185994A1 (en) 2017-11-24
TW201712831A (en) 2017-04-01
WO2016185994A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
US9123830B2 (en) Manufacturing method for semiconductor device
TWI583766B (en) Adhesive film, dicing-sheet-integrated adhesive film, back-grind-tape-integrated adhesive film, back-grind-tape and dicing-sheet integrated adhesive film, laminate and cured article thereof, semiconductor device, and method of producing semiconductor dev
US9431314B2 (en) Thermosetting resin composition for sealing packing of semiconductor, and semiconductor device
US9349714B2 (en) Method of manufacturing semiconductor device, block stacked body, and sequential stacked body
US20120156502A1 (en) Adhesive film, multilayer circuit board, electronic component and semiconductor device
KR20180066139A (en) Semiconductor adhesive, semiconductor device and method of manufacturing the same
CN109075088B (en) Method for manufacturing semiconductor device
JP6032345B2 (en) Adhesive film
JP6226106B2 (en) Manufacturing method of electronic device
JP2013033952A (en) Manufacturing method of semiconductor device
WO2012026091A1 (en) Method for manufacturing electronic device
JP5853754B2 (en) Manufacturing method of semiconductor device
JP5950006B2 (en) Manufacturing method of semiconductor device and manufacturing method of electronic component
CN111480218A (en) Semiconductor device, method for manufacturing semiconductor device, and adhesive
JP2018170368A (en) Manufacturing method of semiconductor device
JP2017028067A (en) Connection method of circuit member
JP2013045945A (en) Manufacturing method of semiconductor device
JP6040974B2 (en) Manufacturing method of semiconductor device
JP2016072400A (en) Semiconductor device manufacturing method
JP6040737B2 (en) Adhesive film, method for manufacturing electronic component, and electronic component
JP5853944B2 (en) Manufacturing method of semiconductor device
JP2016219763A (en) Connection method of circuit member
JP2017038081A (en) Semiconductor device
JP2016036041A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170623

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6226106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees