JP6031978B2

JP6031978B2 - 半導体量子ドットの製造方法、単一光子発生器及びその製造方法

Info

Publication number: JP6031978B2
Application number: JP2012262770A
Authority: JP
Inventors: 理人植竹
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2016-11-24
Anticipated expiration: 2032-11-30
Also published as: JP2014110274A

Description

本発明は、半導体量子ドットの製造方法、単一光子発生器及びその製造方法に関するものであり、特に、発光効率の高い量子ドットを所望の位置に制御性良く形成する製造方法、単一光子発生器及びその製造方法に関する。

ネットワークのセキュリティを高めるために、盗聴を理論上完全に排除できる量子暗号通信を実現するための研究開発が活発化している。この量子暗号通信には、光回線を介して絶対安全な量子鍵を配送する装置が重要である。

このような絶対安全な暗号通信を行うために、単一の光子を用いた通信が注目を集めている。従来の光通信の場合には、１ビットの情報を乗せるために数十万個の光子を用いているため、盗聴された場合にもその判別が困難となる。しかし、単一光子を用いた場合には、盗聴が行われれば、単一光子は盗聴により消失するので盗聴の有無が明らかになる（例えば、非特許文献１参照）。

このような暗号通信を行う場合に、単一光子光源として、量子ドットを含む半導体構造をホーンに加工した構造が提案されている（例えば、非特許文献２参照）ので、図１２を参照して、従来の単一光子光源を説明する。

図１２は、従来の単一光子光源の説明図であり、図１２（ａ）は単一光子光源の概念的構成図であり、図１２（ｂ）は単一光子発生器の概略的断面図である。図１２（ａ）に示すように、単一光子光源は、単一光子発生器５１、単一光子発生器５１を液体窒素温度に冷却する冷却器５３、コリメートレンズ５４、反射鏡５５、ハーフミラー５６、励起用レーザ５７、レンズ５８及び光ファイバ５９を備えている。

図１２（ｂ）に示すように、単一光子発生器５１は、パラボラ状のホーン構造６０をしており、その焦点近傍に量子ドット５２を有している。また、ホーンの開放面側には反射抑制膜６１が設けられている。励起用レーザ５７から量子ドット５２の基底準位間のエネルギーよりも大きなエネルギーを有する励起レーザ光６２が入射すると、電子−正孔対が生成され、所定の緩和時間後に再結合して基底準位間エネルギーに相当する波長の単一光子６３を放出する。

放出された単一光子６３はホーン構造６０で全反射されて開放面側から取り出され、コリメートレンズ５４、反射鏡５５、ハーフミラー５６及びレンズ５８を介して光ファイバ５９に結合される。このような構成により、５０ｋｍの距離においても低損失で量子鍵を伝送することが可能になる。この場合、ホーン構造６０の中心線上の焦点近傍に量子ドット５２が位置するときが最も単一光子６３の取り出し効率が高くなる。

このような、量子ドッド５２は、一般的には、下地層と量子ドットを形成する半導体結晶との格子不整合により成長モードが２次元成長から３次元成長へ遷移するＳｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（Ｓ−Ｋ）モードによる自己組織化により形成している。

特開平１０−０６４８２５号公報特開平０８−２６４７５０号公報特開平１０−１６１５２９号公報

ＦＵＩＴＳＵ，Ｖｏｌ.５６，Ｎｏ.４，ｐｐ.３５８−３６３，０７，２００５ＫａｚｕｙａＴａｋｅｍｏｔｏ,ｅｔ.ａｌ．，ＪＯＵＲＮＡＬＯＦＡＰＰＬＩＥＤＰＨＹＳＩＣＳＶＯＬ．１０１,０８１７２０,２００７

しかしながら、Ｓ−Ｋモードを用いた自己組織化により形成した場合には、量子ドットの形成位置を制御することはできず、量子ドットは２次元平面内にランダムに形成される。したがって、ホーンの中央に量子ドットを制御して形成できないためＳ−Ｋモード量子ドットを用いたホーン構造素子では、素子を数百個作製しても光子取り出し効率の高いホーンは数個程度しか得られず作製歩留まりが非常に悪いという問題がある。

一方、量子ドットを位置制御する手法として、エッチング停止面を利用して溝を形成し、再成長により溝部に量子ドットを形成する製造方法がある（例えば、特許文献１参照）。図１３は、従来の位置制御量子ドットの形成方法の説明図であり、図１３（ａ）に示すように、（１００）面のＧａＡｓ基板７１にパターニングとウェットエッチングによりエッチング停止面の（１１１）Ａ面からなるＶ溝７２を形成する。次いで、図１３（ｂ）に示すように、再成長により半導体層７３をエピタキシャル成長させることによってＶ溝７２の底部に堆積した半導体層７３が量子細線や量子ドットとなる。

図１４は、従来の他の位置制御量子ドットの形成方法の説明図であり、図１４（ａ）に示すように、（１１１）Ｂ面のＧａＡｓ基板８１に、パターニングとウェットエッチングにより３つの（１１１）Ａ面からなる逆三角錐の溝８２を形成する。次いで、図１４（ｂ）に示すように、再成長により厚さ３ｎｍのＡｌＧａＡｓバリア層８３、厚さ５ｎｍのＧａＡｓウエル８４、及び、厚さ３ｎｍのＡｌＧａＡｓバリア層８５を成長させる。この構造に、上下に電界を印加することで溝部の底部近傍のＧａＡｓウエル層８４を量子ドットとして作用させる。

これらを用いれば、所望の位置に量子ドットを形成することはできるが、この量子ドットを単一光子光源のような光デバイスに用いた場合には課題が生じる。即ち、溝形成にエッチング停止面の（１１１）Ａ面を使用しているため、再成長層は（１１１）Ａ面上に形成される。（１１１）面上の成長は積層欠陥が非常に生じやすく、積層欠陥の生じた結晶はキャリアが欠陥準位にトラップされるため発光効率が下がる。また、再成長界面に直接あるいは非常に薄いバリア層を介して量子ドット層を形成しているため、再成長界面の非発光再結合中心にキャリアがトラップされ発光効率が低下する。

さらに、特許文献２の場合には、通常の（１００）面基板とは異なる（１１１）Ｂ面基板を用いているため、結晶面が異なることによりエッチング特性・エッチング形状が異なりホーン化プロセスが困難であるという課題もある。

このような結晶面の問題を解決する方法としては、ＡＦＭチップを用いる方法がある（例えば、特許文献３参照）。図１５は、ＡＦＭチップを用いた位置制御量子ドットの形成方法の説明図であり、図１５（ａ）に示すように、ＡＦＭチップに設けたカンチレバーを用いて基板９１上に設けたバッファ層９２の表面にｎｍオーダーの窪み９３を形成する。

次いで、図１５（ｂ）に示すように、１原子層の表面終端層９４で覆った後、図１５（ｃ）に示すように、再成長により半導体層をエピタキシャル成長することで窪み９３に量子ドット９５を形成する。しかし、この方法も再成長で窪み９３の表面を１原子層の表面終端層９４で覆う必要があるため、再成長界面の影響を受け発光効率が低いという問題がある。

以上のことから、従来技術による量子ドットの形成方法では、発光効率の高い量子ドットと、位置制御量子ドットの両立はできなかった。

したがって、半導体量子ドットの製造方法において、高い発光効率と位置制御性を両立することを目的とする。

開示する一観点からは、（１００）面を主面とする半導体基体の表面にエッチングにより平面形状が矩形状で且つ断面形状が矩形状の凹部を形成する工程と、前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層を形成する工程と、前記下部クラッド層に形成された窪み内に量子ドット層を形成する工程と、前記量子ドット層を覆うようにキャップ層を形成する工程とを有することを特徴とする半導体量子ドット構造の製造方法が提供される。

また、開示する別の観点からは、（１００）面を主面とする半導体基体の表面にエッチングにより平面形状が矩形状で且つ断面形状が矩形状の凹部を形成する工程と、前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層を形成する工程と、前記下部クラッド層に形成された窪み内に量子ドット層を形成する工程と、前記量子ドット層を覆うようにキャップ層を形成する工程と、前記キャップ層乃至前記半導体基体の一部をエッチングすることによって、前記量子ドット層が中心軸に位置するようにパラボラ状のホーン構造を形成する工程とを有することを特徴とする単一光子発生器の製造方法が提供される。

また、開示するさらに別の観点からは、（１００）面を主面とする半導体基体と、前記半導体基体に設けられた平面形状が矩形状で且つ断面形状が矩形状の凹部と、前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層と、前記下部クラッド層に形成された窪み内に設けられた前記半導体基体に向かって四角錐状の単一の量子ドット層と、前記量子ドット層を焦点位置とするパラボラ状のホーン構造とを備えたことを特徴とする単一光子発生器が提供される。

開示の半導体量子ドットの製造方法、単一光子発生器及びその製造方法によれば、高い発光効率と位置制御性を両立することが可能になる。

本発明の実施の形態の単一光子発生器の説明図である。本発明の実施の形態における単一光子取り出し効率のホーン構造と量子ドットの位置関係依存性の説明図である。本発明の実施例１の単一光子発生器の製造工程の途中までの説明図である。本発明の実施例１の単一光子発生器の製造工程の図３以降の途中までの説明図である。本発明の実施例１の単一光子発生器の製造工程の図４以降の途中までの説明図である。本発明の実施例１の単一光子発生器の製造工程の図５以降の説明図である。本発明の実施例２の単一光子発生器の製造工程の途中までの説明図である。本発明の実施例２の単一光子発生器の製造工程の図７以降の途中までの説明図である。本発明の実施例２の単一光子発生器の製造工程の図８以降の説明図である。本発明の実施例３の単一光子発生器の製造工程の途中までの説明図である。本発明の実施例３の単一光子発生器の製造工程の図１０以降の説明図である。従来の単一光子光源の説明図である。従来の位置制御量子ドットの形成方法の説明図である。従来の他の位置制御量子ドットの形成方法の説明図である。ＡＦＭチップを用いた位置制御量子ドットの形成方法の説明図である。

ここで、図１及び図２を参照して、本発明の実施の形態の単一光子発生器を説明する。図１は、本発明の実施の形態の単一光子発生器の説明図であり、図１（ａ）は単一光子発生器の概略的断面図であり、図１（ｂ）は単一光子発生器のホーン構造の焦点近傍に設けられた量子ドットの概略的断面図である。

図１（ａ）に示すように、単一光子発生器は、（１００）面を主面とする半導体基体１と、半導体基体１に埋め込まれ、各傾斜面が（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる四角錐状の単一の量子ドット層５とを有する。また、量子ドット層を焦点位置とするパラボラ状のホーン構造７を設ける。

製造工程としては、図１（ｂ）に示すように、（１００）面を主面とする半導体基体１の表面にエッチングにより矩形状の凹部２を形成する。次いで、凹部内に（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる逆四角錐状の窪み４を有する下部クラッド層３を形成する。次いで、下部クラッド層３に形成された窪み４内に量子ドット層５を形成したのち、量子ドット層５を覆うようにキャップ層６を形成する。ホーン構造７を形成する場合には、ドライエッチングとウェットエッチングを組み合わせてエッチングを行い、基板裏面を研磨して薄層化したのち、反射抑制膜８を設ける。

窪み４の傾斜面を｛１１１｝面の角度５４．７°より緩やかな斜面で形成するため、量子ドット層５やキャップ層６を形成する再成長層に｛１１１｝面が出現せず積層欠陥を抑制できる。また、凹部２内に下部クラッド層３を形成する際に、再成長界面の影響を少なくするために、窪み４の底部の積層方向の位置が凹部２の底面から０．２μｍ以上離れるように形成することが望ましい。

また、凹部は正方形でも長方形でも良く、凹部深さと凹部最短幅の関係が
（凹部深さ）／（凹部最短幅）＜０．４７
になるようにすることが望ましい。これにより、下部クラッド層３を形成する際に主成長モードとして出現する斜面｛３１１｝と、基板の（１００）面とのなす角度のタンジェントがｔａｎ（２５．２°）＝０．４７よりも小さくなるため、緩やかな傾斜面を安定して出現させることができる。その結果、窪み４の大きさを相似的に変化させることができ窪み４のサイズを安定して制御することができる。

なお、半導体基体（ｓｅｍｉｃｏｎｄｕｃｔｏｒｂｏｄｙ）とは、半導体基板自体或いはバッファ層等を形成した半導体基板を意味する。この半導体基体１としては、単一光子光通信に用いる波長等の観点からＩｎＰまたはＧａＡｓが好適である。

また、下部クラッド層３は半導体基体１に格子整合する半導体からなることが望ましく、それにより、格子緩和せずに下部クラッド層３を厚く形成することができる。また、量子ドット層５を形成する半導体材料として、Ｓ−Ｋモードで成長するＩｎＡｓまたは格子整合するＩｎＧａＡｓＰが典型的であるが、ＩｎＧａＡｓ，ＡｌＧａＩｎＡｓ，ＡｌＧａＩｎＰ，ＩｎＧａＰ，ＩｎＧａＡｓＳｂ等の混晶を用いても良いものである。

また、半導体基体１、下部クラッド層３、量子ドット層５及びキャップ層６はノンドープ層が典型的であるが必要に応じてドーピングした半導体を用いても同様の効果を得ることができる。

また、結晶成長に際しては、枠状の選択成長マスクを用いても良く、その場合には、成長ガス中に塩素を含むガスを添加することにより、横方向に斜めの成長面が伸びていく成長モードが支配的になる。その結果、凹部２の中央に傾斜角がより緩やかな窪み４が形成される。

図２は、単一光子の取り出し効率のホーン構造と量子ドット層の位置関係依存性の説明図であり、量子ドット層の位置がホーン構造の中心軸からずれると急激に取り出し効率が低下する。

しかし、本発明の実施の形態においては、量子ドット層の位置を矩形の凹部の位置で規定しているので、ホーン構造の中心軸からずれることがなく、取り出し効率を高くすることができる。また、窪み４の傾斜面を緩い傾斜面で形成するとともに、窪み４の底部と凹部との距離を十分大きくしているので、再成長界面の影響を受けることが少なく、発光効率の高い量子ドット層を形成することができる。したがって、両者によって、発光効率の高い量子ドットを所望の位置に制御性良く形成することが可能となる。

次に、図３乃至図６を参照して、本発明の実施例１の半導体量子ドットの製造方法を説明する。まず、図３（ａ）に示すように、（１００）面を主面とする半絶縁性ＩｎＰ基板２１上にＳｉＯ_２膜を設け、パターンニング及びエッチングにより２．５μｍ×２．５μｍの矩形の開口部２３を設けてＳｉＯ_２マスク２２とする。なお、この時、後工程でホーン加工する際のパターンと位置合わせするためのＳｉＯ_２膜からなる位置合わせマーカ（図示は省略）を半絶縁性ＩｎＰ基板２１の周辺部に一緒に形成する。

次いで、図３（ｂ）に示すように、ＳｉＯ_２マスク２２をマスクとしてドライエッチングを行うことによって深さが１μｍの凹部２４を形成する。この時、
（凹部深さ）／（凹部最短幅）＝０．４
になる。

次いで、図４（ｃ）に示すように、バッファードフッ酸を用いてＳｉＯ_２マスク２２を除去する。この時、半絶縁性ＩｎＰ基板２１の周辺部に形成した位置合わせマーカが残るようにレジストで保護しておく。

次いで、図４（ｄ）に示すように、ＭＯＶＰＥ（有機金属気相成長）法を用いて、５８０℃の成長温度で凹部２４の中央部における厚さが１．２μｍになるように全面にｉ型ＩｎＰ下部クラッド層２５を形成する。この時、凹部２４の中央に｛１１１｝面よりも緩やかな傾斜面で形成された幅１００ｎｍ、深さ５０ｎｍの窪み２６が形成される。因みに、緩やかな傾斜面の角度は２５．２°である。

次いで、図５（ｅ）に示すように、ＰＨ_３雰囲気中で基板温度を５００℃に下げた後に、連続成長によりＩｎＡｓを１．８ＭＬ（分子層）成長する。この時、窪み２６にはＩｎＡｓが厚く成長するため、窪み２６内のＩｎＡｓは２ＭＬよりも厚くなり２次元成長から３次元成長への成長モード遷移が起こり幅６０ｎｍ、高さ７ｎｍの量子ドット２７が形成される。

次いで、図５（ｆ）に示すように、窪み２６が平坦に埋め込まれるように、成長温度を５００℃として、全面に厚さが０．３μｍのｉ型ＩｎＰキャップ層２８を成長させる。

次いで、図６（ｇ）に示すように、成長炉から取り出した後、ｉ型ＩｎＰキャップ層２８上にＳｉＯ_２膜を形成する。次いで、半絶縁性ＩｎＰ基板２１の周辺部に設けた位置合わせマーカを基準にして、量子ドット２７が中心部に位置するようにパターニング及びエッチングを行ってのＳｉＯ_２マスク２９を形成する。

次いで、図６（ｈ）に示すように、ドライエッチングを行った後、ウェットエッチングを行うことによって、高さ７μｍ、頂部の幅１μｍ、底部の幅５μｍのホーン構造３０を形成する。

次いで、図６（ｉ）に示すように、ＳｉＯ_２マスク２９を除去したのち、基板研磨により、半絶縁性ＩｎＰ基板２１の厚さを１５０μｍにし、半絶縁性ＩｎＰ基板２１の裏面に多層誘電体膜からなる反射抑制膜３１を形成する。以降は、所定の大きさに切断することによって、本発明の実施例１の単一光子発生器が完成する。

このように、本発明の実施例１においては、パターニングにより形成した矩形凹部の中央に量子ドット２７を位置制御性良く形成できる。なお、ステッパーを用いて矩形凹部のパターンとホーン加工のパターンの位置合わせを行った場合に、位置ずれは±０．１μｍとなるため、上記の図２に示すように、量子ドット２７からの単一光子の取り出し効率を３０％以内のばらつきに抑えることができる。

また、量子ドット２７は｛１１１｝面よりも緩やかな傾斜面で形成された窪み２６に形成されるため、量子ドット２７及びｉ型ＩｎＰキャップ層２８への積層欠陥を抑制できる。また、量子ドット２７と再成長界面は１．２μｍ離れているため、量子ドット２７は再成長界面の影響をうけにくくキャリアがトラップされずに量子ドットに効率よく注入される。そのため、再成長界面に直接量子ドット２７を形成した場合に比べると、発光効率は１０倍程度高くできる。以上より、本発明の実施例１によれば光子取り出し効率の高い単一格子発生器を高い歩留まりで製造することが可能となる。

次に、図７乃至図９を参照して、本発明の実施例２の単一光子発生器の製法方法を説明する。まず、図７（ａ）に示すように（１００）面を主面とする半絶縁性ＩｎＰ基板２１上にＳｉＯ_２膜を設け、パターンニング及びエッチングにより１０μｍ×１０μｍの矩形の開口部３３を有する幅２μｍの枠状のＳｉＯ_２マスク３２を形成する。なお、この時も、後工程でホーン加工する際のパターンと位置合わせするためのＳｉＯ_２膜からなる位置合わせマーカ（図示は省略）を半絶縁性ＩｎＰ基板２１の周辺部に一緒に形成する。

次いで、図７（ｂ）に示すように、ＳｉＯ_２マスク３２をマスクとしてドライエッチングを行うことによって深さが２μｍの凹部３４,３５を形成し、残部が枠状のメサパターンとなる。この時、
（凹部深さ）／（凹部最短幅）＝０．２
になる。

次いで、図８（ｃ）に示すように、ＳｉＯ_２マスク３２を選択成長マスクとして、ＭＯＶＰＥ法を用いて、５７０℃の成長温度で凹部３４の中央部における厚さが１．９３μｍになるように全面にｉ型ＩｎＰ下部クラッド層２５を形成する。この時、トリメチルインジウムおよびＰＨ_３に加え、１，２−ジクロロプロパンを添加したガスを用いているので、ＳｉＯ_２マスク３２から横方向に斜めの成長面が伸びていく成長モードが支配的になる。その結果、凹部３４の中央に傾斜角１９．５゜の（４１１）Ａ面及び（４１１）Ｂ面で形成された逆四角錐状の窪み３６が形成される。逆四角錐状の窪み３６は幅２００ｎｍ、深さ７０ｎｍとなる。

次いで、図８（ｄ）に示すように、ＰＨ_３雰囲気中で基板温度を５００℃に下げた後に、連続成長によりＩｎＡｓを１．８ＭＬ（分子層）成長する。この時、窪み３６にはＩｎＡｓが厚く成長するため、窪み３６内のＩｎＡｓは２ＭＬよりも厚くなり２次元成長から３次元成長への成長モード遷移が起こり幅６０ｎｍ、高さ７ｎｍの量子ドット２７が形成される。

次いで、図９（ｅ）に示すように、窪み３６が平坦に埋め込まれるように、成長温度を５００℃として、全面に厚さが０．３μｍのｉ型ＩｎＰキャップ層２８を成長させる。

以降は、図９（ｆ）に示すように、成長炉から取り出した後、ＳｉＯ_２マスク３２を除去したのち、ｉ型ＩｎＰキャップ層２８上にＳｉＯ_２膜を形成する。次いで、半絶縁性ＩｎＰ基板２１の周辺部に設けた位置合わせマーカを基準にして、量子ドット２７が中心部に位置するようにパターニング及びエッチングを行ってＳｉＯ_２マスク（図示は省略）を形成する。

次いで、ドライエッチングを行った後、ウェットエッチングを行うことによって、高さ７μｍ、頂部の幅１μｍ、底部の幅５μｍのホーン構造３０を形成する。次いで、ＳｉＯ_２マスクを除去したのち、基板研磨により、半絶縁性ＩｎＰ基板２１の厚さを１５０μｍにし、半絶縁性ＩｎＰ基板２１の裏面に多層誘電体膜からなる反射抑制膜３１を形成する。次いで、所定の大きさに切断することによって、本発明の実施例２の単一光子発生器が完成する。

この実施例２においても、上記の実施例１と同様に、量子ドットの位置制御性と高発光効率とを両立することができる。また、横方向に斜めの成長面が伸びていく成長モードが支配的になるため、窪みの傾斜角がより緩やかになる。さらに、本発明の実施例２においては、枠状マスクを用いて中央の凹部の周辺部にも結晶成長させているので、成長速度が緩やかになり、量子ドットの形成をより精度良く行うことができる。

なお、実施例２では、枠状のメサパターンとしてすべての辺のメサが繋がったパターンを用いて説明したが、例えば、角の場所が途切れているなど任意の場所が繋がっていないパターンのメサを用いることも可能である。また、メサ上にマスクを残して下部クラッド層を形成する工程について説明したが、必要に応じてメサ上のマスクを除去した後に下部クラッド層を形成することも可能である。また、塩素を含む原料として、１，２-ジクロロプロパンを提示したが、塩化メチル、塩化エチル、１，２−ジクロロエタン、１，２-ジクロロエチレン、１，３−ジクロロプロパンなどを用いても同様の効果を得ることができる。

次に、図１０及び図１１を参照して、本発明の実施例３の単一光子発生器の製造工程を説明する。まず、図１０（ａ）に示すように、（１００）面を主面とする半絶縁性ＩｎＰ基板２１上にＳｉＯ_２膜を設け、パターンニング及びエッチングにより２．５μｍ×２．５μｍの矩形の開口部２３を設けてＳｉＯ_２マスク２２とする。なお、この時、後工程でホーン加工する際のパターンと位置合わせするためのＳｉＯ_２膜からなる位置合わせマーカ（図示は省略）を半絶縁性ＩｎＰ基板２１の周辺部に一緒に形成する。

次いで、ＳｉＯ_２マスク２２をマスクとしてドライエッチングを行うことによって深さが１μｍの凹部２４を形成する。この時、
（凹部深さ）／（凹部最短幅）＝０．４
になる。

次いで、図１０（ｂ）に示すように、バッファードフッ酸を用いてＳｉＯ_２マスク２２を除去したのち、ＭＯＶＰＥ法を用いて、５８０℃の成長温度で凹部２４の中央部における厚さが１．２μｍになるように全面にｉ型ＩｎＰ下部クラッド層２５を形成する。この時、凹部２４の中央に｛１１１｝面よりも緩やかな傾斜面で形成された幅１００ｎｍ、深さ５０ｎｍの窪み２６が形成される。因みに、緩やかな傾斜面の角度は２５．２°である。

次いで、図１１（ｃ）に示すように、基板温度を５８０℃にしたまま、連続成長によりｉ型ＩｎＧａＡｓＰ層３７を５ｎｍ成長する。この時、窪み２６にはｉ型ＩｎＧａＡｓＰ層３７が厚く成長するため、窪み２６内に高さ１０ｎｍ、幅２０ｎｍの量子ドット３８が形成される。なお、ｉ型ＩｎＧａＡｓＰ層３７の組成比はＩｎＰに格子整合するＩｎ_０．５３Ｇａ_０．４７Ａｓ_０．０１Ｐ_０．９９とする。

次いで、図１１（ｄ）に示すように、窪み２６が平坦に埋め込まれるように、成長温度を５８０℃のままで、全面に厚さが０．３μｍのｉ型ＩｎＰキャップ層２８を成長させる。

以降は、図示を省略するが、実施例１と同様に、ホーン構造を形成したのち、基板裏面に反射抑制膜を形成することによって、本発明の実施３の単一光子発生器が完成する。

本発明の実施例３においても、上記の実施例１と同様に、量子ドットの位置制御性と高発光効率とを両立することができる。

ここで、実施例１乃至実施例３を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）（１００）面を主面とする半導体基体の表面にエッチングにより平面形状が矩形状で且つ断面形状が矩形状の凹部を形成する工程と、前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層を形成する工程と、前記下部クラッド層に形成された窪み内に量子ドット層を形成する工程と、前記量子ドット層を覆うようにキャップ層を形成する工程とを有することを特徴とする半導体量子ドット構造の製造方法。
（付記２）前記凹部内に下部クラッド層を形成する工程において、前記窪みの底部の積層方向の位置が前記凹部の底面から０．２μｍ以上離れるように下部クラッド層を形成することを特徴とする付記１に記載の半導体量子ドットの製造方法。
（付記３）前記緩やかな傾斜面からなる窪みの形状が逆四角錐状であることを特徴とする付記２に記載の半導体量子ドット構造の製造方法。
（付記４）前記半導体基体はＩｎＰまたはＧａＡｓからなり、前記下部クラッド層は前記半導体基体に格子整合する半導体からなることを特徴とする付記１乃至付記３のいずれかに記載の半導体量子ドット構造の製造方法。
（付記５）前記エッチングにより矩形状の凹部を形成する工程において、前記凹部深さと凹部最短幅の関係が
（凹部深さ）／（凹部最短幅）＜０．４７
であることを特徴とする付記１乃至付記４のいずれかに記載の半導体量子ドットの製造方法。
（付記６）（１００）面を主面とする半導体基体の表面にエッチングにより平面形状が矩形状で且つ断面形状が矩形状の凹部を形成する工程と、前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層を形成する工程と、前記下部クラッド層に形成された窪み内に量子ドット層を形成する工程と、前記量子ドット層を覆うようにキャップ層を形成する工程と、前記キャップ層乃至前記半導体基体の一部をエッチングすることによって、前記量子ドット層が中心軸に位置するようにパラボラ状のホーン構造を形成する工程とを有することを特徴とする単一光子発生器の製造方法。
（付記７）前記パラボラ状のホーン構造を形成する工程が、前記キャップ層上にマスクパターンを設けた状態でドライエッチングする工程と、前記ドライエッチング工程後に、前記マスクパターンを残存させた状態でウェットエッチングする工程とを有することを特徴とする付記６に記載の単一光子発生器の製造方法。
（付記８）（１００）面を主面とする半導体基体と、前記半導体基体に設けられた平面形状が矩形状で且つ断面形状が矩形状の凹部と、前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層と、前記下部クラッド層に形成された窪み内に設けられた前記半導体基体に向かって四角錐状の単一の量子ドット層と、前記量子ドット層を焦点位置とするパラボラ状のホーン構造とを備えたことを特徴とする単一光子発生器。

１半導体基体
２凹部
３下部クラッド層
４窪み
５量子ドット層
６キャップ層
７ホーン構造
８反射抑制膜
２１半絶縁性ＩｎＰ基板
２２ＳｉＯ_２マスク
２３開口部
２４凹部
２５ｉ型ＩｎＰ下部クラッド層
２６窪み
２７量子ドット
２８ｉ型ＩｎＰキャップ層
２９ＳｉＯ_２マスク
３０ホーン構造
３１反射抑制膜
３２ＳｉＯ_２マスク
３３開口部
３４凹部
３５凹部
３６窪み
３７ｉ型ＩｎＧａＡｓＰ層
３８量子ドット
５１単一光子発生器
５２量子ドット
５３冷却器
５４コリメートレンズ
５５反射鏡
５６ハーフミラー
５７励起用レーザ
５８レンズ
５９光ファイバ
６０ホーン構造
６１反射抑制膜
６２励起レーザ光
６３単一光子
７１ＧａＡｓ基板
７２Ｖ溝
７３半導体層
８１ＧａＡｓ基板
８２溝
８３ＡｌＧａＡｓバリア層
８４ＧａＡｓウエル層
８５ＡｌＧａＡｓバリア層
９１基板
９２バッファ層
９３窪み
９４表面終端層
９５量子ドット

Claims

（１００）面を主面とする半導体基体の表面にエッチングにより平面形状が矩形状で且つ断面形状が矩形状の凹部を形成する工程と、
前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層を形成する工程と、
前記下部クラッド層に形成された窪み内に量子ドット層を形成する工程と、
前記量子ドット層を覆うようにキャップ層を形成する工程と
を有することを特徴とする半導体量子ドット構造の製造方法。
前記凹部内に下部クラッド層を形成する工程において、
前記窪みの底部の積層方向の位置が前記凹部の底面から０．２μｍ以上離れるように下部クラッド層を形成することを特徴とする請求項１に記載の半導体量子ドットの製造方法。
前記緩やかな傾斜面からなる窪みの形状が逆四角錐状であることを特徴とする請求項２に記載の半導体量子ドット構造の製造方法。
（１００）面を主面とする半導体基体の表面にエッチングにより平面形状が矩形状で且つ断面形状が矩形状の凹部を形成する工程と、
前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層を形成する工程と、
前記下部クラッド層に形成された窪み内に量子ドット層を形成する工程と、
前記量子ドット層を覆うようにキャップ層を形成する工程と、
前記キャップ層乃至前記半導体基体の一部をエッチングすることによって、前記量子ドット層が中心軸に位置するようにパラボラ状のホーン構造を形成する工程と
を有することを特徴とする単一光子発生器の製造方法。
（１００）面を主面とする半導体基体と、
前記半導体基体に設けられた平面形状が矩形状で且つ断面形状が矩形状の凹部と、
前記凹部内に、前記凹部の平面における中央に位置し、且つ、（１００）面とのなす角が５４．７°よりも緩やかな傾斜面からなる窪みを有する下部クラッド層と、
前記下部クラッド層に形成された窪み内に設けられた前記半導体基体に向かって四角錐状の単一の量子ドット層と、
前記量子ドット層を焦点位置とするパラボラ状のホーン構造と
を備えたことを特徴とする単一光子発生器。