JP6028550B2 - 可変位相装置、半導体集積回路及び位相可変方法 - Google Patents

Description

開示する技術は、可変位相装置、半導体集積回路及び位相可変方法に関する。

高周波通信装置などには、信号の位相を可変とする可変位相装置を用いるものがある。また、高周波通信に用いられるフェーズドアレイアンテナの位相を調整する際に、可変位相装置が用いられる。

可変位相装置としては、例えば、結合伝送線路に可変容量が並列接続されたものがある。この可変位相装置では、電圧制御により伝送線路に接続された容量が変化することにより、１００°以上の範囲で位相を可変とすることができるが、位相を変化させた信号は、振幅の変化が大きくなる。

振幅の変化を抑えながら位相の可変範囲を０°〜３６０°とする方法としては、直交位相発生器及びベクトル合成器を用いる方法がある。この方法では、直交位相発生器により直交位相の信号Ｉ（０°）、Ｑ（９０°）及びＩ’（１８０°）、Ｑ’（２７０°）を生成し、ベクトル合成器により合成する。

また、振幅の変化を抑えながら位相の可変範囲を０°〜３６０°とする方法としては、直交位相の信号を離散的に出力する離散位相器、及び入力信号の位相を０°〜９０°の範囲で可変する反射型移相器を用いる方法がある。この方法では、離散位相器に、０°、９０°、１８０°、２７０°の各位相の信号を出力する位相分配器が用いられる。位相分配器を用いた可変位相装置は、位相分配器から出力される何れかの位相の信号を反射型位相器に入力し、反射型位相器により０°〜９０°の範囲で変化させる。これにより、位相分配器を用いた可変位相装置は、位相の可変範囲が０°〜３６０°となる。

ところで、直交位相発生器や離散移相器は、０°、９０°、１８０°、２７０°の各位相の信号を生成する際、例えば、位相が０°及び１８０°の信号を出力するバランを必要とする。また、直交位相発生器や離散移相器は、バランから出力される信号の各々に対して０°及び９０°の位相差の信号を出力する９０°ハイブリッドカプラを必要とする。バランやハイブリッドカプラは、可変位相装置の装置面積の大半を占めてしまい、装置面積の縮小の妨げとなる。

一方、振幅の変化を抑えた可変位相装置としては、２つの振幅可変手段を用い、振幅可変手段の各々の振幅特性が相関関係を持つように制御するものがある。この可変位相装置では、電力分配手段により９０°の位相差を持たせて分配した信号を振幅可変手段により増幅した後、電力合成手段により合成することで、出力信号の位相を０°〜９０°の範囲で変化させる。

特開平０９−２０５３０１号公報 特開２００３−３０４１３６号公報

P. Vadievelu, et. al, "Integrated CMOS mm-wave Phase Shifters for Single Chip Portable Radar," IMS2009, pp. 565-568

しかしながら、電力合成手段により合成する信号に９０°の位相差を持たせるためには、電力分配手段に加え電力合成手段に９０°ハイブリッドカプラ等を用いる必要がある。従って、２つの振幅増幅手段を用いた可変位相装置は、位相を０°〜９０°の範囲で可変するために、面積の縮小の妨げとなる９０°ハイブリッドカプラ等を２つも用いる必要がある、という問題を有する。

開示の技術は、一つの側面として、９０°以上の可変範囲で位相を可変とする際の装置面積の縮小化を図ることを目的とする。

開示の技術は、所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力するのに用いられる伝送線路を含む。合成部は、各々寄生容量が前記伝送線路に対する負荷インピーダンスとなるように、前記一対の出力ポートの一方にゲートが接続された第１のトランジスタ、及び前記一対の出力ポートの他方にゲートが接続された第２のトランジスタを有する。また、合成部は、前記入力信号が入力されることにより前記伝送線路の前記一対の出力ポートから各々に対する前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する。第３のトランジスタは、一対の出力ポートの一方又は他方にドレインが接続され、ソースが接地されている。位相制御部は、前記合成部が合成して出力する出力信号の目標とする位相に基づいて、前記第１及び第２のトランジスタの各々のゲートに印加するバイアス電圧、及び、前記第３のトランジスタのゲート電圧を制御する。

開示の技術は、一つの側面として、一つの伝送線路を用いて位相の可変範囲を９０°以上とすることができるので、装置面積の拡大を抑えることができる、という効果を有する。

本実施形態に係る可変位相装置の一例を示す機能ブロック図である。 可変位相装置の結合伝送線路及びベクトル合成部の一例を示すブロック図である。 ハイブリッドに対する負荷インピーダンスを示すブロック図である。 図３に示すベクトル合成部のバイアス状態の一例を示すブロック図である。 ハイブリッドの一般的使用の一例を示す機能ブロック図である。 位相制御部の一例を示す機能ブロック図である。 本実施形態に係るシミュレーションに適用したバイアス状態の組み合わせを示す図表である。 本実施形態のシミュレーション結果を示す線図であり、周波数に対する振幅の変化を示す。 本実施形態のシミュレーション結果を示す線図であり、周波数に対する位相の変化を示す。 バイアス電圧の制御の一例を示す線図である。 可変位相装置のベクトル合成部の他の一例を示すブロック図である。

以下、図面を参照して開示する技術の実施の形態の一例を詳細に説明する。図１には、本実施形態に係る可変位相装置１０を示している。可変位相装置１０は、開示の技術に係る可変位相装置の一例として機能する。可変位相装置１０は、所定の周波数Ｆの入力信号Ｓinが入力されることで、周波数Ｆの出力信号Ｓoutを出力する。このとき、可変位相装置１０は、出力信号Ｓoutの位相θを制御する。

本実施形態に係る可変位相装置１０は、位相変調を行う高周波送信装置などの送信装置、高周波通信システムにおいて、位相変調器（phase modulator）の一部として用いられる。また、可変位相装置１０は、フェーズトアレイレーダなどのフェーズトアレイアンテナ（phased array antenna）を用いた高周波送信装置、高周波通信システムに適用される。可変位相装置１０は、フェーズトアレイアンテナを用いた高周波送信装置、高周波通信システムにおいて、送信波のビーム方向を切り替える位相変調器、ベクトル合成位相変調器（vector−synthesized phase modulator）の一部として適用される。また、可変位相装置１０は、フェーズトアレイアンテナを用いる高周波通信システムにおいて、フェーズトアレイアンテナの調整を行うための装置の一部として適用される。

可変位相装置１０は、入力信号Ｓinの周波数Ｆとして、例えば、１.５ＧＨｚ〜１００ＧＨｚの周波数が用いられる。すなわち、可変位相装置１０は、マイクロ波、ミリ波などの波長の電磁波を用いた高周波通信システムに適用することができる。なお、可変位相装置１０に適用される周波数Ｆは、１.５ＧＨｚ〜１００ＧＨｚの範囲に限るものではなく、1.５ＧＨｚ以下であってもよく、また、１００ＧＨｚ以上であってもよい。

図１に示すように、可変位相装置１０は、結合伝送線路１２、ベクトル合成部１４、及び位相制御部１６を含む。本実施形態において、結合伝送線路１２は、伝送線路の一例として機能し、ベクトル合成部１４は、合成部の一例として機能し、位相制御部１６は、位相制御部の一例として機能する。

本実施形態に係る可変位相装置１０は、例えば、半導体集積回路１８上に形成することができる。また、可変位相装置１０は、例えば、ベクトル合成部１４及び位相制御部１６を設けた半導体集積回路１８に、結合伝送線路１２を接続して形成することもできる。

図１及び図２に示すように、可変位相装置１０は、結合伝送線路１２に入力信号Ｓinが入力される。図２には、可変位相装置１０の結合伝送線路１２及びベクトル合成部１４の一例を示す。

結合伝送線路１２は、入力信号Ｓinの周波数Ｆに応じた９０°ハイブリッドカプラ（hybrid coupler、以下、ハイブリッド２０という）を含む。ハイブリッド２０は、入力ポートとしてポート２２Ａ、ポート２２Ｂが設けられ、出力ポートとしてポート２４Ａ、ポート２４Ｂが設けられている。また、ハイブリッド２０は、一例として、入力信号Ｓinの周波数Ｆの波長λに対して、各々の線路長Ｌがλ／４となる線路２６Ａ、２６Ｂを含み、所定の特性インピーダンスＺｏ（例えば、Ｚｏ＝５０Ω）となるように形成されている。

ハイブリッド２０は、線路２６Ａの一端にポート２２Ａが接続され、線路２６Ａの他端にポート２２Ｂが接続されている。また、ハイブリッド２０は、線路２６Ｂの一端にポート２４Ａが接続され、線路２６Ｂの他端にポート２４Ｂが接続されている。

可変位相装置１０は、ハイブリッド２０のポート２２Ａに入力信号Ｓinが入力される。ハイブリッド２０は、線路２６Ａと線路２６Ｂとが直流的に非結合状態となっているが、交流的に結合状態となっている。ハイブリッド２０は、線路２６Ａ、２６Ｂが交流的に結合状態であることにより、ポート２２Ａから線路２６Ａに周波数Ｆの入力信号Ｓinが入力されると、入力信号Ｓinに応じた信号が、線路２６Ｂに発生する。

図５に示すように、ハイブリッド２０は、一般に、特性インピーダンスＺｏに対し、ポート２２Ａ、２２Ｂに接続される入力インピーダンスＺin，及びポート２４Ａ、２４Ｂに接続される出力インピーダンスＺoutの各々が整合されて用いられる。これにより、ハイブリッド２０は、ポート２２Ａ、２２Ｂに周波数Ｆの入力信号Ｓinが入力された場合、ポート２４Ａ、２４Ｂに出力が現れる。このとき、ハイブリッド２０は、線路２６Ｂに反射波が生じ、ポート２４Ａに現れる出力に対して、ポート２４Ｂに現れる出力の位相が９０°ずれる。すなわち、ハイブリッド２０は、ポート２２Ａ、２２Ａに入力される信号に対してポート２４Ａに現れる出力を同相（In−phase）の信号Ｉとした場合、ポート２４Ｂに現れる出力が直交位相（Quadrature）の信号Ｑとなる。

このように、ハイブリッド２０は、特性インピーダンスＺｏに整合する出力インピーダンスＺoutの負荷がポート２４Ａ、２４Ｂに接続された場合、ポート２４Ａ、２４Ｂに直交位相の信号Ｉ、Ｑが現れる一般的機能を有する。なお、本実施形態では、一例としてハイブリッド２０を用いて説明するが、結合伝送線路１２は、負荷が整合されている場合に、直交位相の信号Ｉ、Ｑを出力する任意の伝送線路を適用することができる。

図１及び図２に示すように、可変位相装置１０は、ハイブリッド２０のポート２４Ａ、２４Ｂの各々がベクトル合成部１４に接続されている。これにより、可変位相装置１０は、ハイブリッド２０のポート２４Ａから出力される信号（以下、信号Ｓｉとする）、及びハイブリッド２０のポート２４Ｂから出力される信号（以下、信号Ｓｑとする）が、ベクトル合成部１４に入力される。

また、可変位相装置１０は、ハイブリッド２０のポート２２Ｂが開放され、ポート２２Ａから入力される周波数Ｆの入力信号Ｓinに対して、線路２６Ａのポート２２Ｂ側の端部で全反射が生じるようにしている。これにより、ハイブリッド２０は、線路２６Ａの入力信号Ｓinを線路２６Ｂに伝送する際の伝送効率の向上が図られる。なお、可変位相装置１０は、ハイブリッド２０のポート２２Ｂに、ハイブリッド２０の特性インピーダンスＺｏに応じたインピーダンスの負荷が接続されるなどして整合されていてもよい。

可変位相装置１０のベクトル合成部１４は、ハイブリッド２０から入力される信号Ｓｉ及び信号Ｓｑを個別に増幅し、増幅した信号を合成して出力信号Ｓoutとして出力する。この時、ハイブリッド２０は、ポート２４Ａから出力する信号Ｓｉの位相θ１と、ポート２４Ｂから出力する信号Ｓｑの位相θ２とが異なる。可変位相装置１０の位相制御部１６は、ベクトル合成部１４における位相θ１の信号Ｓｉ及び位相θ２の信号Ｓｑの増幅を制御することにより、出力信号Ｓoutの位相θを変化させる。

図２に示すように、可変位相装置１０に設けたベクトル合成部１４は、トランジスタＭａ、Ｍｂを含む。また、ベクトル合成部１４は、トランジスタＭｃを含む。本実施形態において、トランジスタＭａは、第１のトランジスタの一例として機能し、トランジスタＭｂは、第２のトランジスタの一例として機能し、トランジスタＭｃは、第３のトランジスタの一例として機能する。また、本実施形態において、トランジスタＭｃは、スイッチ部材の一例として機能し、また、静電容量素子の一例としても機能する。

トランジスタＭａ、Ｍｂ、Ｍｃとしては、バイポーラトランジスタ（Bipolar Transistor）であってもよく、電界効果トランジスタ（Field effect transistor：ＦＥＴ）であってもよい。本実施形態では、トランジスタＭａ、Ｍｂ、Ｍｃの一例として、半導体集積回路１８にＦＥＴとして形成されたＮＭＯＳトランジスタ（Negative cannel Metal oxide semiconductor transistor）を用いている。

トランジスタＭａは、ゲートＧが、ＤＣカット用のキャパシタ２８Ａを介してハイブリッド２０の一方のポート２４Ａに接続されている。トランジスタＭｂは、ゲートＧが、ＤＣカット用のキャパシタ２８Ｂを介してハイブリッド２０の他方のポート２４Ｂに接続されている。これにより、ベクトル合成部１４は、ハイブリッド２０から出力される信号ＳｉがトランジスタＭａのゲートＧに入力され、ハイブリッド２０から出力される信号ＳｑがトランジスタＭｂのゲートＧに入力される。

また、ベクトル合成部１４は、トランジスタＭａのゲートＧに、バイアス抵抗３０Ａを介してバイアス電圧Ｖａが入力され、トランジスタＭｂのゲートＧに、バイアス抵抗３０Ｂを介してバイアス電圧Ｖｂが入力される。これにより、ベクトル合成部１４は、トランジスタＭａ、Ｍｂの各々がソース接地増幅回路を形成し、トランジスタＭａ、Ｍｂがバイアス電圧Ｖａ、Ｖｂに応じて信号Ｓｉ、Ｓｑを増幅して出力する。このとき、キャパシタ２８Ａ、２８Ｂは、トランジスタＭａ、Ｍｂに入力されるバイアス電圧Ｖａ、Ｖｂによる直流成分がハイブリッド２０に回り込むのを防止している。

ベクトル合成部１４は、トランジスタＭａのドレインＤとトランジスタＭｂのドレインＤとが接続されている。また、トランジスタＭａ、Ｍｂは、各々のドレインＤに、所定のインダクタンスのインダクタ３２を介して電源電圧ＶＤＤが供給される。

これにより、ベクトル合成部１４は、信号ＳｉをトランジスタＭａにより増幅し、信号ＳｑをトランジスタＭｂにより増幅した後、増幅した信号を合成して出力信号Ｓoutとして出力する。このとき、ベクトル合成部１４は、トランジスタＭａ、Ｍｂの出力インピーダンス及びインダクタ３２のインダクタンスにより出力インピーダンスが定まる。ここから、可変位相装置１０は、インダクタ３２のインダクタンスによりベクトル合成部１４とベクトル合成部１４の後段の機能部品とのインピーダンスの整合が図られるようにしている。

一方、トランジスタＭｃは、ソースＳが接地され、ドレインＤがトランジスタＭｂのゲートＧに接続されている。このトランジスタＭｃは、スイッチング素子として機能し、ゲートＧに所定の電圧値のゲート電圧Ｖｇが印加されることによりオンする。ベクトル合成部１４は、トランジスタＭｃがオンすることによりトランジスタＭｃのドレインＤ-ソースＳ間が導通状態とみなされる状態となる。また、ベクトル合成部１４は、ゲート電圧Ｖｇが停止されてトランジスタＭｃがオフすることにより、トランジスタＭｃのドレインＤ-ソースＳ間が非導通状態とみなされる状態となる。

可変位相装置１０は、位相制御部１６がベクトル合成部１４に設けているトランジスタＭａ、Ｍｂのバイアス電圧Ｖａ、Ｖｂ、及びトランジスタＭｃのゲート電圧Ｖｇを制御する。

なお、本実施形態に係るベクトル合成部１４は、一例としてキャパシタ２８Ａ、２８Ｂとして同等のキャパシタンスを有する静電容量素子を用いている。また、本実施形態に係るベクトル合成部１４は、一例としてバイアス抵抗３０Ａ、３０Ｂとして同等の抵抗値の抵抗素子を用いている。キャパシタ２８Ａ、２８Ｂの容量、及びバイアス抵抗３０Ａ、３０Ｂの抵抗値は、本実施形態の構成に限るものではない。また、本実施形態に係るベクトル合成部１４は、トランジスタＭａとポート２４Ａとの間にキャパシタ２８Ａを設け、トランジスタＭｂとポート２４Ｂとの間にキャパシタ２８Ｂを設けたものに限るものではない。ベクトル合成部１４は、ＤＣカット用のキャパシタとして、キャパシタ２８Ａ、２８Ｂの少なくとも一方を備えればよい。

ところで、トランジスタＭａ、Ｍｂ、Ｍｃは、Ｐ−Ｎ接合を含んでいる。トランジスタＭａ、Ｍｂ、Ｍｃなどの半導体素子においては、Ｐ−Ｎ接合が含まれることにより寄生容量が生じる。トランジスタＭａ、Ｍｂ、Ｍｃは、寄生容量が高周波特性に影響し、寄生容量が小さいほど周波数通過帯域が高くなる。また、寄生容量は、トランジスタサイズにより異なるが、トランジスタサイズが小さい場合、寄生容量が小さくなる。

さらに、マイクロ波、ミリ波の周波数帯域に用いるトランジスタＭａ、Ｍｂ、Ｍｃは、マイクロ波、ミリ波の周波数が周波数通過帯域に含まれる周波数特性を有している。周波数通過帯域の高い周波数特性を有するトランジスタＭａ、Ｍｂ、Ｍｃは、周波数通過帯域の低い周波数特性を有するトランジスタよりも寄生容量が小さくなっている。従って、可変位相装置１０は、マイクロ波、ミリ波の帯域の周波数に合わせて、トランジスタＭａ、Ｍｂ、Ｍｃの寄生容量が小さくなっている。また、可変位相装置１０は、寄生容量が所望の寄生容量となるように、トランジスタＭａ、Ｍｂ、Ｍｃの各々のトランジスタサイズを設定している。

図３及び図４に示すように、トランジスタＭａ、Ｍｂ、Ｍｃの寄生容量としては、ゲートＧ−ソースＳ間の寄生容量（以下、キャパシタ３４のキャパシタンスＣｇｓとする）がある。また、トランジスタＭａ、Ｍｂ、Ｍｃの寄生容量としては、ゲートＧ−ドレインＤ間の寄生容量（以下、キャパシタ３６のキャパシタンスＣｇｄとする）がある。

本実施形態に係るトランジスタＭａ、Ｍｂ及びトランジスタＭｃは、マイクロ波、ミリ波の周波数帯域の周波数Ｆの処理に適用されるように形成されている。従って、トランジスタＭａ、Ｍｂ、ＭｃのキャパシタンスＣｇｓ、Ｃｇｄは、低周波数域で用いるトランジスタの寄生容量と比較して極めて小さくなっている。例えば、トランジスタＭａ、Ｍｂ及びトランジスタＭｃは、キャパシタ３４のキャパシタンスＣｇｓ、キャパシタ３６のキャパシタンスＣｇｄが、例えば数１０〜数ｆＦ（femto Farad、１０^−１５Ｆ）のものが用いられる。

ベクトル合成部１４は、トランジスタＭａ、ＭｂのソースＳが接地され、トランジスタＭａのゲートＧがハイブリッド２０のポート２４Ａに接続されている。また、ベクトル合成部１４は、トランジスタＭｂのゲートＧがハイブリッド２０のポート２４Ｂに接続されている。

トランジスタＭａ、Ｍｂは、バイアス電圧Ｖａ、Ｖｂが０ｖとなることにより、ドレインＤ−ソースＳ間が遮断状態となり、増幅動作が停止する。トランジスタＭａ、Ｍｂは、遮断状態である場合、キャパシタ３４のキャパシタンスＣｇｓが入力インピーダンスとなる。すなわち、図４に示すように、例えば、トランジスタＭｂは、バイアス電圧Ｖｂが０ｖとなることにより、キャパシタ３４のキャパシタンスＣｇｓにより入力インピーダンスが定まる。

なお、図３は、トランジスタＭａ、Ｍｂに所定のバイアス電圧Ｖａ、Ｖｂを印加（増幅動作）し、トランジスタＭｃをオンしている状態を示す。また、図４は、トランジスタＭａに所定のバイアス電圧Ｖａを印加し、トランジスタＭｂのバイアス電圧Ｖｂを０ｖ（増幅動作停止）、トランジスタＭｃをオフしている状態を示す。以下では、一例として電気的特性の等しいトランジスタＭａ、Ｍｂ、Ｍｃを用いるものとし、キャパシタンスＣｇｓ、Ｃｇｄが等しいものとして説明する。また、キャパシタンスＣｇｓ、Ｃｇｄを含む電気的特性は、少なくともトランジスタＭａ、Ｍｂの間で等しいことが好ましが、トランジスタＭｃは、トランジスタＭａ、Ｍｂと電気的特性が異なっていても良く、トランジスタサイズが異なっていても良い。

トランジスタＭａ、Ｍｂは、バイアス電圧Ｖａ、Ｖｂが、しきい値電圧Ｖｔより大きく、かつドレイン電圧Ｖｄとしきい値電圧Ｖｔの差（Ｖｄ−Ｖｔ）より小さい範囲の非飽和領域において増幅器として動作する。すなわち、トランジスタＭａ、Ｍｂは、バイアス電圧Ｖａ、Ｖｂが、Ｖｔ＜Ｖａ、Ｖｔ＜Ｖｂであり、かつ、Ｖａ＜Ｖｄ−Ｖｔ、Ｖｂ＜Ｖｄ−Ｖｔである場合に、増幅器として動作する。

図３に示すように、トランジスタＭａは、増幅器として動作する場合、入力インピーダンスがキャパシタ３４のキャパシタンスＣｇｓ、キャパシタ３６のキャパシタンスＣｇｄ及びバイアス電圧Ｖａに応じた増幅率Ａ１により変化する。また、トランジスタＭｂは、増幅器として動作する場合、入力インピーダンスがキャパシタ３４のキャパシタンスＣｇｓ、キャパシタ３６のキャパシタンスＣｇｄ及びバイアス電圧Ｖｂに応じた増幅率Ａ２により変化する。すなわち、トランジスタＭａ、Ｍｂは、線形領域で動作する場合、入力インピーダンスが、バイアス電圧Ｖａ、Ｖｂ、及びキャパシタンスＣｇｓ、Ｃｇｄに応じて変化する。

図２に示すように、ベクトル合成部１４は、トランジスタＭａのゲートＧがハイブリッド２０のポート２４Ａに接続され、トランジスタＭｂのゲートＧがハイブリッド２０のポート２４Ｂに接続されている。これにより、図３及び図４に示すように、ベクトル合成部１４は、トランジスタＭａの入力インピーダンスがハイブリッド２０のポート２４Ａに接続された負荷インピーダンスＺａとなる。また、ベクトル合成部１４は、トランジスタＭｂの入力インピーダンスがハイブリッド２０のポート２４Ｂに接続された負荷インピーダンスＺｂに含まれる。

トランジスタＭｃは、ゲート電圧ＶｇがＶｇ＞Ｖｄ−Ｖｔ（飽和領域）とＶｇ＝０ｖとに切り替えられることでスイッチング素子として機能する。図４に示すように、オフ状態（Ｖｇ＝０ｖ）のトランジスタＭｃの出力インピーダンスは、キャパシタンスＣｇｄ、Ｃｇｓの合成キャパシタンスとなる。また、図３に示すように、トランジスタＭｃには、ドレインＤ−ソースＳ間に寄生抵抗３０Ｒが存在し、トランジスタＭｃがオンすることにより寄生抵抗３０Ｒが現れる。

一般に、キャパシタは、キャパシタンスが周波数に応じたインピーダンスとして機能し、周波数が低くなるほどインピーダンスが高くなるが、周波数が高くなるほどインピーダンスは低下する。また、一般に、寄生抵抗３０Ｒの抵抗値Ｒｄｓによるインピーダンスは、キャパシタ３４、３６のキャパシタンスＣｇｄ、Ｃｇｓによるインピーダンスより小さい。これにより、トランジスタＭｃは、オン状態（Ｖｇ＞Ｖｄ−Ｖｔ）の出力インピーダンスが、寄生抵抗３０Ｒの抵抗値Ｒｄｓとみなされる。

図２に示すように、ベクトル合成部１４は、トランジスタＭｃのドレインＤが、ハイブリッド２０のポート２４Ｂに接続されている。これにより、図３及び図４に示すように、ベクトル合成部１４は、トランジスタＭｃの出力インピーダンスが、ハイブリッド２０のポート２４Ｂに接続される負荷インピーダンスＺｂに含まれる。従って、ベクトル合成部１４は、トランジスタＭｃがオンした場合に、トランジスタＭｃがオフした場合より、負荷インピーダンスＺｂが大きくなる。

ここで、マイクロ波、ミリ波の周波数帯域の周波数Ｆに適用するトランジスタＭａ、Ｍｂ、Ｍｃは、キャパシタンスＣｇｓ、Ｃｇｄが数１０〜数ｆＦとなっている。これにより、周波数Ｆが低い場合、トランジスタＭａ、Ｍｂの入力インピーダンスが高くなる。しかし、マイクロ波、ミリ波の周波数帯域の周波数Ｆに対して、トランジスタＭａ、Ｍｂは、入力インピーダンスが低くなり、トランジスタＭｃは、オン状態の場合の出力インピーダンスが、キャパシタンスＣｇｓ、Ｃｇｄに応じたインピーダンスとなる。

可変位相装置１０は、トランジスタＭａ、Ｍｂ、ＭｃのキャパシタンスＣｇｓ、Ｃｇｄ、及びトランジスタＭｃの寄生抵抗３０Ｒがハイブリッド２０の負荷インピーダンスとして機能する。このとき、可変位相装置１０は、周波数Ｆにおいて、ハイブリッド２０のポート２４Ａに接続される負荷インピーダンスＺａ、及びポート２４Ｂに接続される負荷インピーダンスＺｂが、ハイブリッド２０の特性インピーダンスＺｏに対して低くなるようにしている。

一般に、周波数Ｆが通過帯域に含まれるトランジスタにおいて、バイアス電圧Ｖａ＝０ｖとした場合、負荷インピーダンス（入力インピーダンス）Ｚａの大きさ（絶対値）は、Ｚａ＝１／（２π・Ｆ・Ｃｐ）となる。なお、キャパシタンスＣｐは、周波数Ｆが通過帯域に含まれる一般的サイズのトランジスタに入力インピーダンスを生じさせる寄生容量（例えば、トランジスタがオフしている場合、Ｃｐ＝Ｃｇｓ）としている。

この時、例えば、周波数Ｆ＝７７ＧＨｚ、キャパシタンスＣｐ＝１００ｆＦであると、負荷インピーダンスＺａは、約２０Ωとなる。また、例えば、周波数Ｆ＝７７ＧＨｚ、キャパシタンスＣｐ＝５０ｆＦであると、負荷インピーダンスＺａは、約４１Ωとなる。さらに、負荷インピーダンスＺａ＝５０Ωとなる場合、キャパシタンスＣｐは、約４１ｆＦとなる。

ハイブリッド２０は、負荷インピーダンスＺａ、Ｚｂが特性インピーダンスＺｏより低くなることにより、信号Ｓｉの位相θ１と信号Ｓｑの位相θ２との位相差Δθ（絶対値）が９０°より大きくなる。また、ハイブリッド２０は、負荷インピーダンスＺａ、Ｚｂが特性インピーダンスＺｏより小さくなることにより、信号Ｓｉ、Ｓｑの位相差Δθが、最大で１８０°となる。なお、ハイブリッド２０は、負荷インピーダンスＺａ、Ｚｂが特性インピーダンスＺｏに近い場合、信号Ｓｉ、Ｓｑの位相差Δθが９０°に近くなる。

本実施形態では、周波数Ｆの信号を処理するのに用いられる一般的サイズのトランジスタより、トランジスタＭａ、Ｍｂのトランジスタサイズを小さくすることで、一般的サイズのトランジスタよりも、トランジスタＭａ、Ｍｂの寄生容量を小さくする。本実施形態では、トランジスタＭａ、Ｍｂのトランジスタサイズを小さくし、寄生容量を小さくすることにより、負荷インピーダンスＺａ、Ｚｂを、ハイブリッド２０の特性インピーダンスＺｏよりも小さくしている。本実施形態では、一例として、トランジスタＭａ、Ｍｂを、キャパシタンスＣｇｓが、キャパシタンスＣｐに対してＣｇｓ＜（Ｃｐ/５）となるトランジスタサイズとする。これにより、本実施形態では、信号Ｓｉ、Ｓｑの位相差Δθが、１８０°に近くなるようにしている。なお、トランジスタＭａ、Ｍｂとしては、Ｃｐ＜（Ｃｇｓ／５）に限らず、キャパシタンスＣｇｓ、Ｃｇｄが、Ｃｐより小さいトランジスタであれば良い。また、トランジスタＭｃとしては、オフ状態の負荷インピーダンスＺｂを抑えるために、トランジスタＭａ、Ｍｂよりさらに小さいトランジスタサイズとすることが好ましい。

図２に示すように、ベクトル合成部１４は、トランジスタＭａにより位相θ１の信号Ｓｉを増幅し、トランジスタＭｂにより位相θ２の信号Ｓｑを増幅し、増幅した各々の信号を合成する。この時、ベクトル合成部１４では、バイアス電圧Ｖａ、Ｖｂ、及びトランジスタＭｃのオン／オフに応じて、信号Ｓｉの位相θ１、信号Ｓｑの位相θ２、及び信号Ｓｉと信号Ｓｑの割合が変化する。これにより、可変位相装置１０は、ベクトル合成部１４から出力する出力信号Ｓoutの位相θが変化する。

図１に示すように、可変位相装置１０は、位相制御部１６に、出力信号Ｓoutの位相に対する位相指示信号Ｓθが入力される。位相制御部１６は、位相指示信号Ｓθにより特定される位相を出力信号Ｓoutの位相θの目標値として、位相指示信号Ｓθに応じたバイアス電圧Ｖａ、Ｖｂを出力し、位相指示信号Ｓθに応じてゲート電圧Ｖｇをオン/オフする。

図６に示すように、位相制御部１６は、バイアス電圧Ｖａを出力する電圧変換部３８、バイアス電圧Ｖｂを出力する電圧変換部４０、及びゲート電圧Ｖｇを出力するスイッチ部４２を備える。また、位相制御部１６は、信号変換部４４を備える。本実施形態において、電圧変換部３８、４０は、電源部の一例として機能し、信号変換部４４は、電圧制御部の一例として機能する。

電圧変換部３８、４０には、半導体集積回路１８に設けられる電源回路４６から所定電圧の直流電源が供給される。電圧変換部３８、４０は、電源回路４６から供給される直流電圧を予め設定された複数ステップの電圧値に変換し、何れかの電圧値の直流電圧を、バイアス電圧Ｖａ、Ｖｂとして出力する。なお、以下では、バイアス電圧Ｖａ、Ｖｂの電圧値を、バイアス電圧Ｖａ、Ｖｂともいう。

電圧変換部３８、４０は、例えば、ＤＣ−ＤＣ変換により生成した複数の電圧値から、信号変換部４４から出力される電圧値の指示信号により指定された電圧値のバイアス電圧Ｖａ、Ｖｂを出力する。

また、スイッチ部４２には、例えば、電圧変換部４０で生成された所定の電圧値の直流電圧が入力される。スイッチ部４２は、電圧変換部４０から入力される直流電圧をゲート電圧Ｖｇとして出力する。このとき、スイッチ部４２は、信号変換部４４から出力される指示信号に基づき、ゲート電圧Ｖｇの出力及び出力停止を行う。なお、スイッチ部４２は、電源回路４６から入力される直流電圧を所定電圧に変換して、ゲート電圧Ｖｇとして出力してもよい。

可変位相装置１０は、出力信号Ｓoutの位相θを指示する位相指示信号Ｓθに基づいて出力信号Ｓoutの位相θを制御する。可変位相装置１０は、信号変換部４４に位相指示信号Ｓθが入力される。信号変換部４４は、位相指示信号Ｓθに基づき、電圧変換部３８から出力するバイアス電圧Ｖａ（電圧値）、電圧変換部４０から出力するバイアス電圧Ｖｂ（電圧値）、及びスイッチ部４２によるゲート電圧Ｖｇの出力／停止を制御する。

可変位相装置１０では、出力信号Ｓoutの位相θに対するバイアス電圧Ｖａ、Ｖｂ及びゲート電圧Ｖｇのオン／オフ（トランジスタＭｃのオン／オフ）の組み合わせが予め設定されている。信号変換部４４は、例えば、位相θ又は位相指示信号Ｓθに対するバイアス電圧Ｖａ、Ｖｂ及びゲート電圧Ｖｇのオン／オフの組み合わせのテーブルがメモリ４８に記憶されている。これにより、信号変換部４４は、位相指示信号Ｓθが入力されることで、この位相指示信号Ｓθに基づいてバイアス電圧Ｖａ、Ｖｂ及びゲート電圧Ｖｇのオン／オフを制御する。

バイアス電圧Ｖａ、Ｖｂ及びゲート電圧Ｖｇに応じて出力信号Ｓoutの位相θを変化させる場合、ベクトル合成部１４の出力信号Ｓoutは、バイアス電圧Ｖａ、Ｖｂが安定しないと位相θが不安定となる。ここから、位相制御部１６は、電圧変換部３８、４０が、予め設定された電圧間隔でバイアス電圧Ｖａ、Ｖｂを出力する。

また、ベクトル合成部１４は、段階的に設定されたバイアス電圧Ｖａ、Ｖｂの電圧間隔が小さければ、出力信号Ｓoutの位相θの変化間隔が小さくなる。ここから、信号変換部４４は、電圧変換部３８、４０から出力するバイアス電圧Ｖａ、Ｖｂに対して時間制御を行う。すなわち、信号変換部４４は、予め設定された電圧Ｖ１、Ｖ２（Ｖ１＜Ｖ２）の間の電圧Ｖｎ（Ｖ１＜Ｖｎ＜Ｖ２）を出力する場合、電圧Ｖ１、Ｖ２を交互に出力するように電圧変換部３８を制御する。また、信号変換部４４は、電圧Ｖ１の出力時間ｔ１と電圧Ｖ２の出力時間ｔ２を制御する。このとき、出力時間ｔ１、ｔ２を、電圧Ｖ１、Ｖ２、Ｖｎに基づいて設定する。なお、本実施形態において、電圧Ｖ１、Ｖ２、Ｖｎは、各々第１の電圧、第２の電圧、第３の電圧の一例として機能する。

以下に、可変位相装置１０における出力信号Ｓoutの位相θの制御を説明する。可変位相装置１０は、結合伝送線路１２にハイブリッド２０を用い、ハイブリッド２０のポート２４Ａからベクトル合成部１４へ信号Ｓｉを出力し、ポート２４Ｂからベクトル合成部１４へ信号Ｓｑを出力する。

可変位相装置１０のベクトル合成部１４は、トランジスタＭａ、Ｍｂを備え、信号ＳｉをトランジスタＭａにより増幅し、信号ＳｑをトランジスタＭｂにより増幅する。また、ベクトル合成部１４は、トランジスタＭａ、Ｍｂの各々により増幅した信号を合成して、出力信号Ｓoutとして出力する。

ところで、可変位相装置１０は、ベクトル合成部１４のトランジスタＭａ、Ｍｂのバイアス電圧Ｖａ、Ｖｂ、及びトランジスタＭｃのゲート電圧Ｖｇにより、ハイブリッド２０に対する負荷インピーダンスＺａ、Ｚｂが変えられる。これにより、ハイブリッド２０は、ポート２４Ａから出力する信号Ｓｉの位相θ１、及びポート２４Ｂから出力する信号Ｓｑの位相θ２が変化する。

また、ベクトル合成部１４は、トランジスタＭａ、Ｍｂのバイアス電圧Ｖａ、Ｖｂに応じて変えられる増幅率Ａ１、Ａ２により、信号Ｓｉ、Ｓｑの比率が変えられる。これにより、可変位相装置１０は、信号Ｓｉの位相θ１から信号Ｓｑの位相θ２の範囲で、出力信号Ｓoutの位相θが変化する。

一方、可変位相装置１０は、ハイブリッド２０の負荷側を整合状態とせず、ハイブリッド２０の特性インピーダンスＺｏに対して、負荷インピーダンスＺａ、Ｚｂを低くしている。これにより、ハイブリッド２０の伝送効率が低下し、出力信号Ｓoutの位相θによっては、出力信号Ｓoutの振幅Ｗが大きく変化してしまうことがある。可変位相装置１０は、トランジスタＭａ、Ｍｂによる信号Ｓｉ、Ｓｑの増幅率Ａ１、Ａ２を変えることで、出力信号Ｓoutの振幅Ｗの変化を抑える。

ここで、図７乃至図９には、可変位相装置１０を用いた出力信号Ｓoutの位相θの変化のシミュレーション結果を示す。図７は、シミュレーションに適用したトランジスタＭａのバイアス電圧Ｖａ、トランジスタＭｂのバイアス電圧Ｖｂ、及びトランジスタＭｃのオン／オフの組み合わせ（バイアス条件）を示す。本実施形態では、バイアス条件としてケース１（Case１）〜ケース９（Case９）を設定し、各々におけるバイアス電圧Ｖａ、Ｖｂ及びゲート電圧Ｖｇついてシミュレーションを行っている。なお、図７では、トランジスタＭｃのオン／オフを、ゲート電圧ＶｇのＨｉ（トランジスタＭｃのオン）／Ｌｏｗ（トランジスタＭｃのオフ）として表記している。また、本シミュレーションでは、トランジスタＭａ、Ｍｂのしきい値電圧Ｖｔ＝０．４ｖ、ドレイン電圧Ｖｄ＝０．８ｖとし、バイアス電圧Ｖａ、Ｖｂを０ｖ〜Ｖｄの範囲に設定している。

可変位相装置１０では、トランジスタＭａ、Ｍｂの少なくとも一方が動作しないと、出力信号Ｓoutが得られない。また、可変位相装置１０では、バイアス電圧Ｖａ、Ｖｂが高くなることで出力信号Ｓoutの振幅Ｗを大きくすることができる。ここから、本実施形態では、バイアス条件として、トランジスタＭｃをオンしているケース１〜ケース８において、バイアス電圧Ｖａ、Ｖｂの少なくとも一方を、０．８ｖとし、他方を０ｖ〜０．８ｖの間で段階的に設定している。

図８は、図７のケース１〜ケース９の各々における周波数Ｆに対する出力信号Ｓoutの振幅Ｗの変化を示し、図９は、図７のケース１〜ケース９の各々における周波数Ｆに対する出力信号Ｓoutの位相θの変化を示す。

図８に示すように、周波数Ｆにおける出力信号Ｓoutの振幅Ｗは、ケース８が最大となっており、ケース９が最小となっている。ケース８における出力信号Ｓoutの振幅Ｗは、−１．８９ｄＢであり、ケース９における出力信号Ｓoutの振幅Ｗは、−３．６０ｄＢであり、その差は、１．７１ｄＢとなっている。従って、可変位相装置１０は、出力信号Ｓoutの振幅Ｗの変化を１．７１ｄＢの範囲に抑えることができる。

一方、図９に示すように、周波数Ｆにおける出力信号Ｓoutの位相θは、トランジスタＭｃをオフしているケース９において、θ＝１７２．４５°となっている。また、トランジスタＭｃをオンした場合、周波数Ｆにおける出力信号Ｓoutの位相θは、ケース８において、θ＝−１．１４°となっており、ケース１において１２３．９７°となっている。

従って、可変位相装置１０は、トランジスタＭｃをオンした場合、位相θの可変範囲として１２５°以上の可変範囲が得られる。また、可変位相装置１０は、トランジスタＭｃをオフした場合を含めると、位相θの可変範囲として、約１８０°の可変範囲が得られる。

すなわち、可変位相装置１０は、位相が約１８０°の出力信号Ｓoutを出力する場合、トランジスタＭｃをオフすることで、トランジスタＭｃの出力インピーダンスを低下させる。ベクトル合成部１４は、トランジスタＭｃがオフすることにより、トランジスタＭａ、Ｍｂ、及びトランジスタＭｃの寄生容量が負荷インピーダンスＺａ、Ｚｂを生成する。

これにより、ハイブリッド２０から位相差Δθが約１８０°の信号Ｓｉ、Ｓｑが出力され、ベクトル合成部１４は、ハイブリッド２０から出力される信号Ｓｉ、Ｓｑを用いて、効率的に位相差Δθの出力信号Ｓoutを出力することができる。

しかし、位相差Δθが約１８０°の信号Ｓｉ、Ｓｑから、１８０°より小さい位相θの出力信号Ｓoutを得るためには、増幅率Ａ１、Ａ２の大きいトランジスタＭａ、Ｍｂを用いる必要がある。増幅率Ａ１、Ａ２の大きいトランジスタＭａ、Ｍｂは、トランジスタサイズが大きくなり、寄生容量も増加してしまう。

ここで、可変位相装置１０は、ベクトル合成部１４にトランジスタＭｃを設け、トランジスタＭｃのドレインＤ−ソースＳ間の寄生抵抗３０Ｒを用いて負荷インピーダンスＺｂを僅かに増加させる。負荷インピーダンスＺｂが増加することで、ハイブリッド２０は、位相差Δθを１８０°より狭めた信号Ｓｉ、Ｓｑを出力する。これにより、ベクトル合成部１４は、トランジスタサイズの小さいトランジスタＭａ、Ｍｂを用いて効率的に位相θを変化させた出力信号Ｓoutを出力することができる。

一方、ケース１とケース２との相違は、ケース１のバイアス電圧Ｖｂが０ｖであるのに対して、ケース２のバイアス電圧Ｖｂが、しきい値電圧Ｖｔより低い０．２ｖとしている点にある。

ケース１では、振幅Ｗが−２．８５ｄＢ、位相θが１２３．９７°となっており、ケース２では、振幅Ｗが−２．８１ｄＢ、位相θが１２２.１２°となっている。従って、可変位相装置１０は、トランジスタＭａ、Ｍｂの一方をしきい値電圧Ｖｔより低いバイアス電圧Ｖａ、Ｖｂを用いて動作させることができる。

ケース３とケース４との相違は、ケース３のバイアス電圧Ｖｂが０．４ｖであるのに対して、ケース４のバイアス電圧Ｖｂが０．６ｖとしている点にある。また、ケース６とケース７との相違は、ケース６のバイアス電圧Ｖａが０．６ｖであるのに対して、ケース７のバイアス電圧Ｖａが０．４ｖとしている点にある。

ケース３では、振幅Ｗが−３．６１ｄＢ、位相θが１００.６１°となっており、ケース４では、振幅Ｗが−３.７９ｄＢ、位相θが６２.５８°となっている。また、ケース６では、振幅Ｗが−３．８９ｄＢ、位相θが４７.４５°となっており、ケース７では、振幅Ｗが−３．１０ｄＢ、位相θが１１.７２°となっている。

すなわち、可変位相装置１０は、バイアス電圧Ｖａ＝０．８ｖとしているときに、バイアス電圧Ｖｂを０．４ｖから０．６ｖの範囲で変化させることにより、出力信号Ｓoutの位相θを、１００°〜６２°の範囲で変化させることができる。また、可変位相装置１０は、バイアス電圧Ｖｂ＝０．８ｖとしているときに、バイアス電圧Ｖａを０．４ｖから０．６ｖの範囲で変化させることにより、出力信号Ｓoutの位相θを、１１°〜４７°の範囲で変化させることができる。

従って、可変位相装置１０は、トランジスタＭａ、Ｍｂ、Ｍｃの寄生容量であるキャパシタンスＣｇｓ、Ｃｇｄ、及びトランジスタＭｃの寄生抵抗３０Ｒをハイブリッド２０の負荷インピーダンスＺａ、Ｚｂとして用い、出力信号Ｓoutの位相θを０°から約１８０°の範囲で可変とすることができる。

ここで、バイアス電圧Ｖａ、Ｖｂの変化は、連続的（アナログ的）であることが好ましいが、バイアス電圧Ｖａ、Ｖｂが不安定であると、出力信号Ｓoutの位相θも不安定となる。すなわち、バイアス電圧Ｖａ、Ｖｂの誤差は、出力信号Ｓoutの位相θに誤差を生じさせる。

ここから、図１０に示すように、信号変換部４４は、電圧変換部３８、４０に段階的に設定された電圧Ｖ１と電圧Ｖ２との間の電圧Ｖｎをバイアス電圧Ｖａ、Ｖｂとして出力する際、電圧Ｖ１、Ｖ２を交互に出力する。このとき、信号変換部４４は、電圧Ｖ１の出力時間ｔ１と電圧Ｖ２の出力時間ｔ２を電圧Ｖ１、Ｖ２に対する電圧Ｖｎに応じて設定する。なお、出力信号Ｓoutの位相θを安定させるためには、電圧Ｖ１、Ｖ２の切り替えの周期（１周期分の時間Δｔ、Δｔ＝ｔ１＋ｔ２）が短いことが好ましい。この時間Δｔとしては、例えば、位相θを検出又は計測する時間Ｔｓｍｐに対して、（Ｔｓｍｐ／１００）＜Δｔ＜（Ｔｓｍｐ/１０）程度とすれば良い。

信号変換部４４は、例えば、電圧Ｖｎ＝（Ｖ１＋Ｖ２）／２とする場合、電圧Ｖ１の出力時間ｔ１と電圧Ｖ２の出力時間ｔ２とを同じとする（ｔ１＝ｔ２）。また、信号変換部４４は、電圧Ｖｎを高くする場合、電圧変化の１周期分の時間Δｔの範囲（Δｔ＝ｔ１＋ｔ２）で、電圧Ｖ２の出力時間ｔ２を電圧Ｖ１の出力時間ｔ１より長くする（ｔ１＜ｔ２）。これにより、電圧変換部３８、４０は、電圧Ｖｎを電圧Ｖ２へ向けて上昇させる。また、信号変換部４４は、電圧Ｖｎを下げる場合、電圧Ｖ１の出力時間ｔ１を電圧Ｖ２の出力時間ｔ２より長くする（ｔ１＞ｔ２）。これにより、電圧変換部３８、４０は、電圧Ｖｎを電圧Ｖ１へ向けて下降させる。

これにより、可変位相装置１０は、バイアス電圧Ｖａ、Ｖｂの安定化が図られ、出力信号Ｓoutの位相θの制御精度を向上することができる。

以上説明した本実施形態では、出力信号Ｓoutの位相θを、０°〜１８０°（０°≦θ＜１８０°）の範囲で変更可能な可変位相装置１０を例に説明したが、例えば、位相θを０°≦θ＜３６０°の範囲で変化させることもできる。この場合、例えば、可変位相装置１０を対で設け、一方に入力信号Ｓin、他方に入力信号Ｓinとは逆位相となる入力信号−Ｓinを入力するようにすれば良い。

また、本実施形態では、トランジスタＭｃを用いて、ハイブリッド２０のポート２４Ｂの負荷インピーダンスＺａを変化させるようにしたが、トランジスタＭｃを、トランジスタＭａのゲートＧに接続しても良い。また、ハイブリッド２０の負荷を可変する方法としては、２つのトランジスタＭｃを用い、トランジスタＭａ、Ｍｂの各々にトランジスタＭｃを接続しても良い。すなわち、位相θの可変範囲を９０°以上とする場合は、トランジスタＭａ、Ｍｂの少なくとも一方にトランジスタＭｃを接続すれば良い。

また、本実施形態では、トランジスタＭｃを用いて、ハイブリッド２０のポート２４Ｂの負荷インピーダンスＺｂを変化させるようにしたが、負荷インピーダンスＺｂを変化させる構成はこれに限るものではない。

図１１には、トランジスタＭｃに替えて、スイッチ５０とキャパシタ５２を用いた可変位相装置１０Ａを示す。スイッチ５０は、スイッチ部材の一例として機能し、キャパシタ５２は、静電容量素子の一例として機能する。なお、静電容量素子は、キャパシタに限らず、抵抗などのインピーダンス素子を用いることもできる。

可変位相装置１０Ａのベクトル合成部１４Ａは、スイッチ５０の一方の接点が、ハイブリッド２０のポート２４ＢとトランジスタＭｂのゲートＧとの間で接続されている。また、ベクトル合成部１４Ａは、スイッチ５０の他方の接点がキャパシタ５２を介して接地されている。スイッチ５０は、出力信号Ｓoutの位相θの目標値に基づいて、例えば、位相制御部２０から入力される操作信号Ｓｃに基づいて接点が開閉される。

これにより、ベクトル合成部１４Ａは、スイッチ５０が開かれた場合、負荷インピーダンスＺｂを、トランジスタＭｂの入力インピーダンスとする。これにより、ハイブリッド２０は、位相差Δθが、約１８０°となる信号Ｓｉ、Ｓｑを出力する。

ベクトル合成部１４Ａは、スイッチ５０が閉じられることにより、負荷インピーダンスＺｂにキャパシタ５２のキャパシタンスを加え、負荷インピーダンスＺｂを増加させる。これにより、ハイブリッド２０は、位相差Δθが、１８０°より狭められた信号Ｓｉ、Ｓｑを出力する。

従って、可変位相装置１０Ａは、一つのハイブリッド２０を用いて、出力信号Ｓoutの位相θを０°〜１８０°の範囲で可変として出力することができる。なお、キャパシタ５２のキャパシタンスＣｃは、トランジスタＭｂの入力インピーダンスを含めた負荷インピーダンスＺｂが、ハイブリッド２０の特性インピーダンスＺｏに達しない容量であり、かつ、小さい容量であることが好ましい。また、キャパシタ５２に替えて、所定の抵抗値の電気抵抗など、負荷インピーダンスを形成する任意のインピーダンス素子を用いることができる。さらに、スイッチ５０としては、トランスミッションゲートを用いることができ、これにより、キャパシタ５２を省略することも可能となる。

開示の技術は、上記実施の形態に記載に限らず、各部分が目的とする機能を含む形態であれば良い。また、本明細書に記載された全ての特許出願及び特許出願に開示される技術文献は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に、参照により取り込まれる。

開示の技術は、以下の付記を含む。

（付記１）
所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力する伝送線路と、
寄生容量が前記伝送線路に対する負荷インピーダンスとなるように、前記一対の出力ポートの一方に接続された第１のトランジスタ、及び前記一対の出力ポートの他方に接続された第２のトランジスタを有し、前記入力信号が入力されることにより前記伝送線路の前記一対の出力ポートから前記第１及び第２のトランジスタの各々による前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する合成部と、
前記合成部の前記第１及び第２のトランジスタの各々の増幅動作を制御することで、前記合成部が合成して出力する出力信号の位相を制御する位相制御部と、
を含む可変位相装置。

（付記２）
前記位相制御部が、
前記出力信号の目標とする位相に基づいて、前記一対の出力ポートに接続された前記第１及び第２のトランジスタの各々ゲートに印加するバイアス電圧を制御する、付記１記載の可変位相装置。

（付記３）
前記位相制御部が、
段階的に設定された電圧を出力する電源部と、
前記段階的に設定された電圧から前記目標とする位相に基づいて設定した電圧を前記バイアス電圧として出力するように前記電源部を制御する電圧制御部と、
を含む付記１又は付記２記載の可変位相装置。

（付記４）
前記位相制御部が、前記段階的に設定された電圧のうちの第１の電圧と第２の電圧との間の第３の電圧をバイアス電圧として前記電源部から出力する際に、前記第１の電圧の出力時間及び第２の電圧の出力時間を、前記第１、第２及び第３の電圧に基づいて制御する、付記３記載の可変位相装置。

（付記５）
前記一対の出力ポートの一方又は他方に前記負荷インピーダンスとなるように接続された所定の静電容量の静電容量素子と、
前記静電容量素子を前記静電容量素子が接続される前記出力ポートに対して断続することにより前記負荷インピーダンスを切り替えるスイッチ部材と、
を含み、前記位相制御部が、前記目標とする位相に基づいて前記スイッチ部材による前記負荷インピーダンスの切り替えを制御する、付記１から付記４の何れかに記載の可変位相装置。

（付記６）
前記スイッチ部材が第３のトランジスタであり、前記静電容量素子の前記静電容量を前記第３のトランジスタの寄生容量とする、付記５記載の可変位相装置。

（付記７）
前記一対の出力ポートの一方又は他方に接続され、オン動作することにより寄生容量）が前記負荷インピーダンスとして付加される第３のトランジスタを含み、
前記位相制御部が、前記目標とする位相に基づいて前記第３のトランジスタのスイッチング動作を制御する、付記１から付記４の何れかに記載の半導体集積回路。

（付記８）
所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力する伝送線路に対し、寄生容量が前記伝送線路の負荷インピーダンスとなるように、前記一対の出力ポートの一方に接続された第１のトランジスタ、及び前記一対の出力ポートの他方に接続された第２のトランジスタを有し、前記伝送線路に前記入力信号が入力されることにより前記一対の出力ポートから前記第１及び第２のトランジスタの各々による前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する合成部と、
前記合成部の前記第１及び第２のトランジスタの各々の増幅動作を制御することで、前記合成部が合成して出力する出力信号の位相を制御する位相制御部と、
を備える可変位相装置を含む半導体集積回路。

（付記９）
前記伝送線路を備える、付記８記載の半導体集積回路。

（付記１０）
前記位相制御部が、
段階的に設定された電圧を出力する電源部と、
前記段階的に設定された電圧から前記目標とする位相に対して設定した電圧を前記バイアス電圧として前記第１及び第２のトランジスタに出力するように前記電源部を制御する電圧制御部と、
を含む付記８又は付記９記載の半導体集積回路。

（付記１１）
前記一対の出力ポートの一方又は他方に前記負荷インピーダンスとなるように接続された所定の静電容量の静電容量素子と、
前記静電容量素子を前記静電容量素子が接続される前記出力ポートに対して断続することにより前記負荷インピーダンスを切り替えるスイッチ部材と、
を含み、前記位相制御部が、前記目標とする位相に基づいて前記スイッチ部材による前記負荷インピーダンスの切り替えを制御する、付記８から付記１０の何れかに記載の半導体集積回路。

（付記１２）
前記スイッチ部材が第３のトランジスタであり、前記静電容量素子の静電容量を前記第３のトランジスタの寄生容量とする、付記１１記載の半導体集積回路。

（付記１３）
前記一対の出力ポートの一方又は他方に接続され、オン動作することにより寄生容量が前記負荷インピーダンスとして付加される第３のトランジスタを含み、
前記位相制御部が、前記目標とする位相に基づいて前記第３のトランジスタのスイッチング動作を制御する、付記８から付記１０の何れかに記載の半導体集積回路。

（付記１４）
所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力する伝送線路に対し、寄生容量が前記伝送線路の負荷インピーダンスとなるように前記一対の出力ポートの一方に第１のトランジスタを接続し、
寄生容量が前記伝送線路の負荷インピーダンスとなるように前記一対の出力ポートの他方に第２のトランジスタを接続し、
前記伝送線路に前記入力信号が入力されることにより前記一対の出力ポートから前記第１及び第２のトランジスタの各々による前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する際に、前記第１及び第２のトランジスタの各々の増幅動作を制御することで、前記合成した出力信号の位相を制御する、
ことを含む位相可変方法。

（付記１５）
前記一対のポートに接続された前記第１及び第２のトランジスタのゲートに印加するバイアス電圧を制御することで、前記出力信号の位相及び振幅を制御する、
ことを含む付記１４記載の位相可変方法。

（付記１６）
前記一対の出力ポートの一方又は他方に所定の静電容量の静電容量素子を接続し、
前記静電容量が前記負荷インピーダンスとなるように、前記静電容量素子を前記静電容量素子が接続される前記出力ポートに対して断続するようにスイッチ部材を接続し、
前記目標とする位相に基づいて前記スイッチ部材により前記負荷インピーダンスを切り替える、ことを含む付記１４又は付記１５記載の位相可変方法。

（付記１７）
寄生容量が前記静電容量素子の前記静電容量となるように、前記スイッチ部材として第３のトランジスタを用いる、ことを含む付記１６記載の位相可変方法。

（付記１８）
前記一対の出力ポートの一方又は他方に、オン動作することにより寄生容量が前記負荷インピーダンスとして付加される第３のトランジスタを接続し、
前記目標とする位相に基づいて前記第３のトランジスタのスイッチング動作を制御する、
ことを含む付記１４又は付記１５記載の位相可変方法。

１０ 可変位相装置
１２ 結合伝送線路
１４ ベクトル合成部
１６ 位相制御部
１８ 半導体集積回路
２０ ハイブリッド
２２Ａ、２２Ｂ ポート
２４Ａ、２４Ｂ ポート
２６Ａ、２６Ｂ 線路
３０Ｒ 寄生抵抗
３４、３６ キャパシタ
３８、４０ 電圧変換部
４２ スイッチ部
４４ 信号変換部
４６ 電源回路
４８ メモリ
５０ スイッチ
５２ キャパシタ
Ｃｇｓ、Ｃｇｄ キャパシタンス
Ｃｃ キャパシタンス
Ｍａ、Ｍｂ トランジスタ
Ｍｃ トランジスタ
Ｒｄｓ 抵抗値
Ｓin 入力信号
Ｓout 出力信号
Ｓｉ、Ｓｑ 信号
Ｖａ、Ｖｂ バイアス電圧
Ｖｇ ゲート電圧
θ、θ１、θ２ 位相
Δθ 位相差

Claims (13)

1. 所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力する伝送線路と、
   各々寄生容量が前記伝送線路に対する負荷インピーダンスとなるように、前記一対の出力ポートの一方にゲートが接続された第１のトランジスタ、及び前記一対の出力ポートの他方にゲートが接続された第２のトランジスタを有し、前記入力信号が入力されることにより前記伝送線路の前記一対の出力ポートから各々による前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する合成部と、
   前記一対の出力ポートの一方又は他方にドレインが接続され、ソースが接地された第３のトランジスタと、
   前記合成部が合成して出力する出力信号の目標とする位相に基づいて、前記第１及び第２のトランジスタの各々のゲートに印加するバイアス電圧、及び、前記第３のトランジスタのゲート電圧を制御する位相制御部と、
   を含む可変位相装置。
2. 前記位相制御部が、
   段階的に設定された複数の電圧を出力する電源部と、
   前記目標とする位相に基づいて設定した電圧に応じて、前記複数の電圧の何れかを前記バイアス電圧として出力する時間を制御する電圧制御部と、
   を含む請求項１記載の可変位相装置。
3. 前記第３のトランジスタがオンされた際には、前記第３のトランジスタのドレインが接続された前記一対の出力ポートの一方又は他方に、前記第３のトランジスタのドレインとソースとの間の寄生抵抗が負荷インピーダンスとして接続され、前記第３のトランジスタがオフされた際には、前記第３のトランジスタのドレインが接続された前記一対の出力ポートの一方又は他方に、前記第３のトランジスタのドレインとソースとの間の寄生容量が負荷インピーダンスとして接続される請求項１又は請求項２記載の可変位相装置。
4. 前記伝送線路は、前記所定周波数の波長の１／４の長さで結合状態とされた一対の線路を含む請求項１から請求項３の何れか１項記載の可変位相装置。
5. 所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力する伝送線路に対し、各々寄生容量が前記伝送線路の負荷インピーダンスとなるように、前記一対の出力ポートの一方にゲートが接続された第１のトランジスタ、及び前記一対の出力ポートの他方にゲートが接続された第２のトランジスタを有し、前記伝送線路に前記入力信号が入力されることにより前記一対の出力ポートから各々による前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する合成部と、
   前記一対の出力ポートの一方又は他方にドレインが接続され、ソースが接地された第３のトランジスタと、
   前記合成部が合成して出力する出力信号の目標とする位相に基づいて、前記第１及び第２のトランジスタの各々のゲートに印加するバイアス電圧、及び、前記第３のトランジスタのゲート電圧を制御する位相制御部と、
   を備える可変位相装置を含む半導体集積回路。
6. 前記伝送線路を備える、請求項５記載の半導体集積回路。
7. 前記伝送線路は、前記所定周波数の波長の１／４の長さで結合状態とされた一対の線路を含む請求項５又は請求項６記載の半導体集積回路。
8. 前記位相制御部が、
   段階的に設定された複数の電圧を出力する電源部と、
   前記目標とする位相に基づいて設定した電圧に応じて、前記複数の電圧の何れかを前記バイアス電圧として出力する時間を制御する電圧制御部と、
   を含む請求項５から請求項７の何れか１項記載の半導体集積回路。
9. 前記第３のトランジスタがオンされた際には、前記第３のトランジスタのドレインが接続された前記一対の出力ポートの一方又は他方に、前記第３のトランジスタのドレインとソースとの間の寄生抵抗が負荷インピーダンスとして接続され、前記第３のトランジスタがオフされた際には、前記第３のトランジスタのドレインが接続された前記一対の出力ポートの一方又は他方に、前記第３のトランジスタのドレインとソースとの間の寄生容量が負荷インピーダンスとして接続される請求項５から請求項８の何れか１項記載の半導体集積回路。
10. 所定周波数の入力信号に対して一対の出力ポートから直交位相の信号を出力する伝送線路に対し、寄生容量が前記伝送線路の負荷インピーダンスとなるように前記一対の出力ポートの一方に第１のトランジスタのゲートを接続し、
    寄生容量が前記伝送線路の負荷インピーダンスとなるように前記一対の出力ポートの他方に第２のトランジスタのゲートを接続し、
    前記一対の出力ポートの一方又は他方に、ソースを接地した第３のトランジスタのドレインを接続し、
    前記伝送線路に前記入力信号が入力されることにより前記一対の出力ポートから各々による前記負荷インピーダンスに応じた位相で出力される信号を前記第１及び第２のトランジスタにより増幅して合成する際に、合成して出力する出力信号の目標とする位相に基づいて、前記第１及び第２のトランジスタの各々のゲートに印加するバイアス電圧、及び、前記第３のトランジスタのゲート電圧を制御する
    ことを含む位相可変方法。
11. 前記目標とする位相に基づいて設定した電圧に応じて、段階的に設定されて電源部から出力される複数の電圧の何れかを前記バイアス電圧として出力する時間を制御する
    請求項１０記載の位相可変方法。
12. 前記第３のトランジスタがオンするように前記第３のトランジスタのゲート電圧を制御した際には、前記第３のトランジスタのドレインが接続された前記一対の出力ポートの一方又は他方に、前記第３のトランジスタのドレインとソースとの間の寄生抵抗が負荷インピーダンスとして接続され、前記第３のトランジスタがオフするように前記第３のトランジスタのゲート電圧を制御した際には、前記第３のトランジスタのドレインが接続された前記一対の出力ポートの一方又は他方に、前記第３のトランジスタのドレインとソースとの間の寄生容量が負荷インピーダンスとして接続される請求項１０又は請求項１１記載の位相可変方法。
13. 前記伝送線路は、前記所定周波数の波長の１／４の長さで結合状態とされた一対の線路を含む請求項１０から請求項１２の何れか１項記載の位相可変方法。

Images