JP6024499B2 - ノイズバイパス回路、プリント基板、および電子機器 - Google Patents

Description

本発明は、電子機器に侵入したノイズを接地に逃がす回路に関する。

近年の電子機器には、外部から到来する電磁波によって発生するノイズや、電子機器の付近に存在する他の電子機器などで発生するノイズによって、自身が誤動作してしまう可能性を低減するための回路（すなわちノイズバイパス回路）が備えられている。

たとえば特許文献１には、コネクタのコンタクト部分に貫通コンデンサと、インダクタの役割を果たすフェライト板とを一体にしたフィルタを形成することで、コネクタへ入るノイズおよびコネクタから出るノイズを抑制する構成が開示されている。

ところで、一般にコンデンサとインダクタを備える回路では、共振または反共振が発生する特定の周波数およびその近傍において、回路のインピーダンスが他の周波数のときよりも大きくなることが知られている。ノイズバイパス回路においてインピーダンスが大きくなった場合には、ノイズバイパス回路を外部へと逃がすノイズの量（すなわち、バイパス量）が減少してしまう。

実用新案登録公報第２５４６５９０号公報

特許文献１に記載の技術では、ノイズバイパス回路の機能を果たすコネクタのキャパシタンスとインダクタンスが固定されているため、特定の周波数においてノイズバイパス回路のインピーダンスが大きくなる。一方で、電子機器の周囲には、種々の周波数のノイズが存在する。そのため、上述したノイズバイパス回路のインピーダンスが大きくなってしまう周波数で存在するノイズが、電子機器に侵入する可能性もあり、その場合には電子機器が誤作動を引き起こすおそれがある。

本発明は、この事情に基づいて成されたものであり、その目的とするところは、種々の周波数においてノイズバイパス効果の高いノイズバイパス回路を提供することにある。

その目的を達成するためのノイズバイパス回路の発明は、電子機器の動作を制御する制御回路が実装されるプリント基板に備えられてあって、前記プリント基板に侵入したノイズを、前記プリント基板を収容する筐体の導体部へとバイパスするノイズバイパス回路（１００）であって、少なくとも１つスイッチ（ＳＷ）を備え、前記スイッチの設定によって前記プリント基板と前記導体部間のインピーダンスの周波数特性が変化するバイパス部（１０）と、前記バイパス部を流れる電流の量であるバイパス量を逐次検出するバイパス量検出部（２０）と、前記バイパス量検出部で検出したバイパス量に基づいて前記バイパス量が増加するように前記スイッチの設定を変更するインピーダンス調整部（４２）と、を備えることを特徴とする。

また、プリント基板の発明は、前記ノイズバイパス回路を備え、前記制御回路が実装されていることを特徴とする。さらに、電子機器の発明は、前記ノイズバイパス回路と、電子機器の動作を制御する制御回路とを同一の前記プリント基板に備えていることを特徴とする。

以上の構成では、バイパス部が備えるスイッチの設定が変更されることによって、バイパス部のインピーダンスの周波数特性は変化する。そして、このバイパス部のスイッチは、バイパス量検出部が逐次検出するバイパス量に基づいて、そのバイパス量が大きくなるように設定が変更される。すなわち、バイパス部のインピーダンスを、種々の周波数で存在するノイズに対応させることができる。したがって、種々の周波数のノイズに対するバイパス効果を高めることができる。

第１の実施形態におけるノイズバイパス回路の構成を示すブロック図である。 本発明のノイズパイパス回路の配置箇所の一例を示す図である。 ノイズの伝播する経路を説明するための概念図である。 第１の実施形態の回路構成の模式図である。 第１の実施形態において制御部４０が実施する処理の流れを説明するためのフローチャートである。 第１の実施形態の制御部４０が実施するインピーダンス調整処理の流れを説明するためのフローチャートである。 第１の実施形態において制御部４０が実施する処理の流れを説明するためのフローチャートである。 各コンデンサおよび全並列時のバイパス１０のインピーダンスの周波数特性を示したグラフである。 第１の実施形態のインピーダンス調整処理による効果を説明するためのグラフである。 第１の実施形態のインピーダンス調整処理による効果を説明するためのグラフである。 第２の実施形態におけるノイズバイパス回路の構成を示すブロック図である。 第２の実施形態の回路構成の模式図である。 第２の実施形態の制御部４０が実施するインピーダンス調整処理の流れを説明するためのフローチャートである。 第２の実施形態のインピーダンス調整処理による効果を説明するためのグラフである。 第２の実施形態における変形例の回路構成の模式図である。 第２の実施形態における変形例の回路構成の模式図である。 第３の実施形態におけるノイズバイパス回路の構成を示すブロック図である。 第３の実施形態の回路構成の模式図である。 第３の実施形態の制御部４０が実施するインピーダンス調整処理の流れを説明するためのフローチャートである。 第３の実施形態における変形例の回路構成の模式図である。

（第１の実施形態）
以下、本発明の実施形態におけるノイズバイパス回路１００を、車両に搭載されるＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）６０に収容されるプリント基板９０に適用した例を、図１〜１０に基づいて説明する。図１に示すように、本実施形態のノイズバイパス回路１００は、バイパス部１０、バイパス量検出部２０、および制御部４０を備えている。図１の６１は、プリント基板９０を収容するＥＣＵ６０の筐体の金属部（以降、金属筐体部）を示しており、５０はノイズ源を示している。ノイズ源５０よりＥＣＵ６０内に侵入したノイズの大部分は、バイパス部１０を通って金属筐体部６１へバイパスされる。この金属筐体部６１が請求項に記載の導体部に相当する。なお、ＥＣＵ６０内に侵入したノイズの一部は、ノイズバイパス回路１００を除く、その他の回路２００に流入する。

ノイズバイパス回路１００は、図２に示すように、例えばプリント基板９０上の、たとえば隅部に備えられており、このプリント基板９０上には、たとえば、エンジンや電子機器の動作を制御するための制御回路１１０が配設されている。また、ノイズバイパス回路１００はひとつのプリント基板９０上に複数備えられていてもよく、たとえば、図２の１００Ａ〜Ｄはいずれも、ノイズバイパス回路１００である。ただし、ノイズバイパス回路１００は、ＥＣＵ６０のコネクタ７０付近にあることが、より好ましい。

ノイズバイパス回路１００が備えるバイパス部１０、バイパス量検出部２０、記憶部４６、および制御部４０の概要は次の通りである（具体的な構成および作動については後述する）。バイパス部１０は、プリント基板９０に侵入したノイズを金属筐体部６１にバイパスさせるための部分である。このバイパス部１０は、ノイズをバイパスするための経路（以降、バイパス経路）を複数備えていてもよく、各バイパス経路は、後述するように主として、コンデンサおよびチップインダクタと、それぞれの素子に接続するスイッチなどを備えている。そして、バイパス部１０が備えるスイッチが切り替えられることによって、バイパス経路、およびバイパス部１０のインピーダンスの周波数特性が変化する。その結果、ある周波数で存在しているノイズが、プリント基板９０から金属筐体部６１へとバイパスされる量も変化する。バイパス部１０に備えられているスイッチは、いずれも制御部４０によってそれぞれのオン／オフが切り替えられる。

バイパス量検出部２０は、バイパス部１０の各バイパス経路を流れる電流の大きさ（すなわち、バイパス量）を検出する。バイパス量検出部２０が検出したバイパス量は、制御部４０に入力される。

制御部４０は、マイクロコンピュータを主として構成され、いずれも周知のＣＰＵ、ＲＯＭ・ＲＡＭ・ＥＥＰＲＯＭ等のメモリ、Ｉ／Ｏ、及びこれらを接続するバスを備えている。なお、ＲＯＭ・ＲＡＭ・ＥＥＰＲＯＭ等のメモリが図１中の記憶部４６に相当する。制御部４０は、バイパス量検出部２０より取得した各バイパス経路のバイパス量、およびそれらの総和である総バイパス量Ｉａを、そのときの各スイッチのオン／オフの状態（スイッチ状態）と対応付けて、記憶部４６に記憶させる。制御部４０は、さらに、比較部４１およびインピーダンス調整部４２を機能として備えている。

比較部４１は、現在のスイッチ状態での総バイパス量Ｉａと、記憶部４６が記憶している前時刻でのスイッチ状態における総バイパス量Ｉａと、を比較する。インピーダンス調整部４２は、比較部４１の比較結果に基づいて、次時刻でのスイッチ状態を決定し、バイパス部１０が備える各スイッチのオン／オフを切り替える制御信号を出力する。

ここで、ノイズバイパス回路１００のより具体的な構成の説明に入る前に、ノイズがプリント基板９０に侵入する経路について図３を用いて説明する。図３の一点鎖線５９は、ノイズの伝播する経路を示しており、５０は種々のノイズ源を示している。ノイズ源５０としては、たとえばバッテリー５１、センサ５２やアクチュエータ５３などの、車両に搭載され、ＥＣＵ６０とワイヤーハーネス５５などで接続されている各種機器が挙げられる。また、ＥＣＵ６０は、ワイヤーハーネス５５で直接接続している機器以外からのノイズも受信する。たとえば、ノイズは、他ＥＣＵで発生したノイズによって生じる磁界が、ワイヤーハーネス５５へ誘導することでも発生する。また、ワイヤーハーネス５５と他のワイヤーハーネスが容量で結合し、他のワイヤーハーネスを流れるノイズが伝播してくることも考えられる。さらに、車両に搭載される各種機器に加え、車両外部（ラジオ放送用アンテナ５４など）より到来する電磁波５４ａもまたワイヤーハーネスでノイズを誘起する。もちろん、車外からの電磁波に加えて、車両に搭載された各種機器からの放射電磁界もノイズを誘起する。

ノイズ源５０によるノイズがワイヤーハーネス５５を伝播し、ＥＣＵ６０とワイヤーハーネス５５とを接続するコネクタ７０に到達する。コネクタ７０よりＥＣＵ６０内に侵入したノイズはプリント基板９０を流れ、電子機器などの動作を制御するための制御回路１１０へと到達する。

次に、プリント基板９０に侵入したノイズに対して、ノイズバイパス回路１００によってノイズをプリント基板９０からＥＣＵ６０の外部へ逃がす経路について述べる。プリント基板９０に侵入したノイズは、ノイズバイパス回路１００のバイパス部１０を介してＥＣＵ６０の金属筐体部６１へと流出する。金属筐体部６１へと抜けたノイズは、金属筐体部６１に接続するブラケット６２（導体）を伝播し、車両のボディ６３（導体）に流出する。なお、プリント基板９０と金属筐体部６１との間には浮遊容量が存在するため、プリント基板９０に侵入したノイズの一部は、バイパス部１０以外に、その浮遊容量を介して金属筐体部６１に流出することが考えられる。しかしながら、バイパス部１０のインピーダンスは浮遊容量に対して非常に小さい値とするため、プリント基板９０に侵入したノイズのほとんどはバイパス部１０を通って金属筐体部６１に流出する。

ここで、仮にプリント基板９０とＥＣＵ６０の金属筐体部６１（ひいてはボディ６３）とを電気的に短絡させた場合には、プリント基板９０に進入したノイズはそのまま金属筐体部６１へと流れるため、ノイズバイパス回路１００は不要となる。しかしながら、ボディ６３の電位は、ボディ上の位置が異なれば、異なっている場合がある。また、現在の車両には、多数のＥＣＵが車両各部に搭載されていることが一般的である。各ＥＣＵに収容されるプリント基板とボディとを電気的に短絡させた場合には、それぞれのＥＣＵが収容するプリント基板の基準電位同士に電位差が生じてしまい、ＥＣＵの動作が不安定になったり回路が壊れてしまったりするおそれが生ずる。この懸念から、本実施形態のように、プリント基板９０とＥＣＵ６０の金属筐体部６１とを短絡させずに、ノイズを金属筐体に逃がす回路が必要となる。

以降では、図４を用いてノイズバイパス回路１００の具体的な構成について説明する。図４中のＶＧ１は、プリント基板９０上のグラウンド（すなわち基準電位）を表し、ＶＧ２は、金属筐体部６１の電位を表している。バイパス部１０はバイパス経路を少なくとも１つ備えていれば良く、本実施形態では、図４の鎖線で囲まれる部分Ｐ１〜４の４つのバイパス経路を備えるものとする。すなわち、プリント基板９０のグラウンドＶＧ１と金属筐体部６１とは、４つのバイパス経路を備えるバイパス部１０を介して接続されている。各バイパス経路Ｐ１〜４は、図４に示すように、スイッチ（本実施形態ではｎｐｎトランジスタとする）、コンデンサ、およびチップインダクタをそれぞれ備えている。以下では、バイパス経路Ｐ１〜４を構成する素子について、さらに説明をする。

図４中のＳＷ１０〜１３、ＳＷ２０〜２３、ＳＷ３０〜３３、ＳＷ４０〜４３は、いずれもｎｐｎトランジスタよりなり、各トランジスタのゲートは制御部４０に接続され、スイッチとしての役割を果たす。すなわち、制御部４０からの制御信号に基づいて、各スイッチのオン／オフはそれぞれ切り替えられる。一例としてスイッチＳＷ１０は、制御部４０からハイレベルの信号が入力されているときオンとなり、ローレベルの信号が入力されているときはオフとなる（その他のスイッチも同様である）。もちろん、これらのスイッチは、ｎｐｎトランジスタのほか、スイッチとして利用可能な公知の素子（高周波リレーや高周波特性のトランジスタ）を用いてもよい。

Ｃ１０〜１１、Ｃ２０〜２１、Ｃ３０〜３１、Ｃ４０〜４１はそれぞれ所定の容量をもつコンデンサを示す。本実施形態では、Ｃ１０＝１００ｐＦ、Ｃ２０＝１ｎＦ、Ｃ３０＝０．０４７μＦ、Ｃ４０＝１μＦとする。これらＣ１０、Ｃ２０、Ｃ３０、Ｃ４０が、各バイパス経路のキャパシタンスを決定する上で主な役割を担うため、それぞれを各バイパス経路の主コンデンサと称する。また、Ｃ１１＝１ｎＦ、Ｃ２１＝１０ｎＦ、Ｃ３１＝０．４７μＦ、Ｃ４１＝１０μＦとする。なお、これらのコンデンサが備える容量は適宜設計されればよく、上述した値に限定しない。ただし、主コンデンサは、それぞれ容量の桁が異なるものとすることがより好ましく、また、Ｃ１１、Ｃ２１、Ｃ３１、Ｃ４１は、各バイパス経路の主コンデンサの容量に対して小さく、かつ、無視できない程度の容量であることが好ましい。なお、コンデンサの代わりに、基板の浮きパターン、誘電体、および金属筐体を用いて所定のキャパシタンスを実現してもよい。

Ｌ１２〜１３、Ｌ２２〜２３、Ｌ３２〜３３、Ｌ４２〜４３は、いずれも所定のインダクタンスをもつ素子であり、本実施形態ではチップインダクタでそれぞれのインダクタンスを実現する。Ｌ１２、Ｌ２２、Ｌ３２、Ｌ４２はいずれも１ｎＨであり、Ｌ１３、Ｌ２３、Ｌ３３、Ｌ４３はいずれも２ｎＨである。なお、これらの所定のインダクタンスは、チップインダクタの代わりに、たとえばそれぞれ長さの異なる冗長な配線を追加することで実現してもよい。また、これらの素子が備えるインダクタンスは適宜設計されればよく、上述した値に限定しない。

２１〜２４はいずれも図１のバイパス量検出部２０に相当する。バイパス量検出部２１〜２４はそれぞれ、各バイパス経路（Ｐ１〜４）を流れるバイパス量（Ｉ１〜Ｉ４）を逐次検出し、制御部４０に入力している。バイパス量検出部２０は、小型の電流プローブを用いて経路を流れる電流信号を取得し、公知の全波整流回路または半波交流回路を介して制御部４０に入力する。なお、バイパス量検出部２０は電流プローブのほかに、バイパス部１０のインピーダンスの大きさよりも小さいシャント抵抗を用いた電流検出回路を用いてもよい。また、ＰＡＬＡＰ（登録商標）のロゴスキー電流プローブを用いてもよい。

以上の構成の動作の概略を、バイパス経路Ｐ１を例にとって説明する。まず、制御部４０の制御信号に基づいてスイッチＳＷ１１〜１３のオン／オフを切り替えることによって、プリント基板９０から図４のＡ点までのインダクタンスを変化させることができる。すなわち、スイッチＳＷ１１をオンにすると、プリント基板９０からＡ点までショートされる。また、スイッチＳＷ１１がオフの状態で、スイッチＳＷ１２またはＳＷ１３をオンとすると、チップインダクタＬ１２またはＬ１３（さらにはそれらが並列した）のインダクタンスが、プリント基板９０からＡ点までの間に付与される。これらのスイッチＳＷ１１〜１３の制御は、インピーダンス調整部４２が備えるインダクタンス調整部４４が実施する。

次に、制御部４０の制御信号に基づいてスイッチＳＷ１０のオン／オフを切り替えることによって、図４のＡ点から金属筐体部６１までのキャパシタンスを変化させることができる。すなわち、制御部４０の制御信号に基づいてスイッチＳＷ１０をオンにすると、コンデンサＣ１１はショートされ、Ａ点から金属筐体部６１までのキャパシタンスはコンデンサＣ１０による１００ｐＦとなる。一方、スイッチＳＷ１０をオフにすると、Ａ点から金属筐体部６１までに、コンデンサＣ１０とＣ１１とが直列に接続したキャパシタンスが生じる。コンデンサＣ１０、Ｃ１１を直列接続した合成容量Ｃ１０ａは、Ｃ１０ａ＝（Ｃ１０×Ｃ１１）／（Ｃ１０＋Ｃ１１）で求めることができる。コンデンサＣ１０およびＣ１１の容量をそれぞれ代入すると、Ｃ１０ａはおよそ９１ｐＦとなり、コンデンサＣ１０単体時の１００ｐＦより減少させることができる。このようにスイッチＳＷ１０のオン／オフを切り替えてバイパス経路Ｐ１のキャパシタンスを制御する処理は、インピーダンス調整部４２が備えるキャパシタンス調整部４３が実施する。

次に、車両の駆動系を制御するＥＣＵにノイズバイパス回路１００を適用した場合の、制御部４０が実施する処理について、図５〜７のフローチャートを用いて説明する。図５のフローチャートは、バッテリー５１より１２Ｖの電源電圧がＥＣＵ６０に印加され、かつ、駆動系が未起動の状態から、駆動系を起動状態に遷移するときに開始される（ステップＳ２に進む）。ここでの駆動系とは、車両がエンジン車の場合にはエンジンを指し、電気自動車の場合にはモータを指す。また、ハイブリッド車の場合には、エンジンおよびモータを指すものとする。この処理フロー開始時において、上述したスイッチＳＷ１０、ＳＷ１１、ＳＷ２０、ＳＷ２１、ＳＷ３０、ＳＷ３１、ＳＷ４０およびＳＷ４１はいずれもオンとなっている（これを初期設定状態とする）。なお、便宜上、上述したスイッチの状態を初期設定状態とするが、これに限らない。このフローが開始したときのスイッチの設定状態を初期設定状態とする。また、たとえばＳＷ１２、ＳＷ１３などのチップインダクタに直列なスイッチもオンとなっていても良いが、ＳＷ１０などがオンとなっているため、ショートされて意味を成さない。

まず、ステップＳ２では、バイパス量検出処理を実施してステップＳ４に進む。バイパス量検出処理では、バイパス量検出部２０が検出した各バイパス経路を流れるバイパス量（Ｉ１〜４）を取得し、バイパス量Ｉ１〜４の総和である総バイパス量Ｉａを算出する。そしてバイパス量Ｉ１〜４および総バイパス量Ｉａを、現在のバイパス部１０が備える各スイッチの状態（スイッチ状態）とともに記憶部４６に出力し、記憶部４６はそれらのデータを記憶する。

ステップＳ４では、ノイズ周波数推定処理を実施してステップＳ６に進む。ステップＳ４のノイズ周波数推定処理では、各バイパス経路を流れるバイパス量の大きさからノイズの周波数を推定する。ここで、各バイパス経路を流れるバイパス量の大きさからノイズの周波数を推定する方法について、図８を用いて具体的に説明する。

図８のグラフは、各バイパス経路のインピーダンスと周波数の関係（すなわち周波数特性）を示したものである。図８中のＬ１は、コンデンサＣ１０を備えるバイパス経路Ｐ１の周波数特性を示し、Ｌ２はコンデンサＣ２０を備えるバイパス経路Ｐ２の周波数特性を示している。また、Ｌ３は、コンデンサＣ３０を備えるバイパス経路Ｐ３の周波数特性を示し、Ｌ４はコンデンサＣ４０を備えるバイパス経路Ｐ４の周波数特性を示している。さらに、Ｌ５は、スイッチ状態が初期設定状態、すなわち、コンデンサＣ１０、Ｃ２０、Ｃ３０、Ｃ４０が並列した状態（これを全並列時とする）でのバイパス部１０の周波数特性を示している。なお、各バイパス経路の周波数特性は、コンデンサのもつキャパシタンスのほかに、コンデンサや配線がもつ寄生インダクタンスを１ｎＨ、寄生抵抗を０．１Ωと想定して求めている。ただし、いずれのバイパス経路においてもスイッチＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１はいずれもオンとなっており、チップインダクタによるインダクタンスは無視される。また、各バイパス経路のキャパシタンスは、それぞれが備えるコンデンサ（Ｃ１０、Ｃ２０、Ｃ３０、Ｃ４０）によって定まるものとする。

図８に示すように、それぞれキャパシタンスの異なるコンデンサＣ１０〜４０を備えるバイパス経路Ｐ１〜４の周波数特性は異なっている。全並列時には、ノイズは複数のバイパス経路に分散してノイズ流れるが、そのノイズが存在する周波数において、インピーダンスが小さいバイパス経路に、より多く流れる傾向がある。制御部４０の周波数推定部４５は、各バイパス量検出部２０が検出したバイパス量Ｉ１〜４を比較し、最も多く流れているバイパス経路の備えるコンデンサの容量からノイズの周波数を推定することができる。たとえば、最もバイパス量が多いバイパス経路を、コンデンサＣ１０を備えるバイパス経路Ｐ１とすると、他のコンデンサＣ２０、Ｃ３０、Ｃ４０を備えるバイパス経路Ｐ２〜４よりも４００ＭＨｚ付近でインピーダンスが小さくなる。すなわち、バイパス経路Ｐ１のバイパス量Ｉ１が最も大きかった場合には、ノイズは４００ＭＨｚ付近の周波数で存在していることが分かる。

そして、推定されたノイズの周波数から、次に説明するインピーダンス調整処理で調整するスイッチの候補を決定する。本実施形態では、単純に、最もバイパス量が多いバイパス経路が備える全てのスイッチを、インピーダンス調整処理で調整するスイッチの候補とする。

ステップＳ６では、インピーダンス調整処理を実施してステップＳ８に進む。このインピーダンス調整処理については、別途図６に示すフローチャートを用い、次の段落以降で詳細に説明する。ステップＳ８では、駆動系（たとえばエンジン）を起動させ、本処理フローを抜ける。なお、このステップＳ８完了時のスイッチ状態を起動スイッチ状態とする。

インピーダンス調整処理の流れを示す図６のフローチャートは、図５のステップＳ６または後述する図７のステップＳ１６に移ったときに開始される。以降では、図５のステップＳ４において、Ｉ１〜４のうち、Ｉ１が最も大きかった場合、すなわち、バイパス経路Ｐ１に最もノイズが流れていた場合を例にとって、説明する。

ステップＳ１００では、インダクタンス調整処理を実施してステップＳ１０２に進む。ステップＳ１００のインダクタンス調整処理では、バイパス量が多かったバイパス経路（ここではＰ１）のスイッチＳＷ１１〜１３のオン／オフを制御して、バイパス経路Ｐ１のインダクタンスを調整する。たとえば、スイッチＳＷ１１がオン、かつ、ＳＷ１２およびＳＷ１３がオフとなっている場合には、スイッチＳＷ１２をオンにした後、スイッチＳＷ１１をオフにする（ＳＷ１３はオフのまま）。これによって、バイパス経路Ｐ１のプリント基板９０からＡ点まで、ショートされている状態から、チップインダクタＬ１２によるインダクタンス（１ｎＨ）が追加されている状態となる。

また、スイッチＳＷ１２がオン、かつ、ＳＷ１１およびＳＷ１３がオフのときは、ＳＷ１３をオンにした後にＳＷ１２をオフに切り替える。これによって、バイパス経路Ｐ１のプリント基板９０からＡ点までに存在するインダクタンスは、チップインダクタＬ１２による１ｎＨからチップインダクタＬ１３による２ｎＨとなる。このステップＳ１００を実施するインダクタンス調整部４４が、請求項に記載の第１、第２のインダクタンス調整部に相当する。

さらに、他の実施形態として、スイッチＳＷ１２およびＳＷ１３をオン、ＳＷ１１をオフに設定し、チップインダクタＬ１２およびＬ１３が並列したインダクタンス（０．６６ｎＨ）がプリント基板９０からＡ点までに存在するスイッチ状態をとってもよい。ただし、現在のインダクタンスからの変化量が小さい順となるように、スイッチを設定する。

ステップＳ１０２では、バイパス量検出処理を実施して、ステップＳ１０４に進む。このステップＳ１０２のバイパス量検出処理は、図５のステップＳ２と同様の処理であり、バイパス量検出部２１〜２４のそれぞれが検出した電流の値Ｉ１〜４を取得し、総バイパス量Ｉａを算出する。そして、各バイパス量Ｉ１〜４、総バイパス量Ｉａ、および、このときのスイッチ状態を記憶部４６に記憶させる。

ステップＳ１０４では、現在のスイッチ状態での総バイパス量Ｉａと、その前のスイッチ状態での総バイパス量Ｉａとを比較し、総バイパス量Ｉａが増加したか否かを判定する。前ステップＳ１００でスイッチを切り替えることによって総バイパス量Ｉａが増加した場合には、ノイズの周波数においてバイパス経路Ｐ１のインピーダンスが小さくなるように、前ステップＳ１００において各スイッチを設定したことになる。一方、総バイパス量Ｉａが減少した場合には、ノイズの周波数に対してバイパス経路Ｐ１のインピーダンスが大きくなるように各スイッチを設定したことになる。

そしてステップＳ１０４で、総バイパス量Ｉａが増加している場合は、ステップＳ１０４がＹＥＳとなって、ステップＳ１０６に進む。また、比較の結果、総バイパス量Ｉａが減少している場合は、ステップＳ１０４がＮＯとなってステップＳ１０８に進む。

ステップＳ１０６では、バイパス経路Ｐ１のスイッチＳＷ１１〜１３の状態から、スイッチＳＷ１１〜１３を制御してバイパス経路Ｐ１のインダクタンスが最大となっているか否かを判定する。なお、本実施形態においてバイパス経路Ｐ１のインダクタンスが最大となっている状態とは、スイッチＳＷ１３がオン、ＳＷ１１およびＳＷ１２がオフの状態である。バイパス経路Ｐ１のインダクタンスが最大となるスイッチ状態である場合にはステップＳ１０６がＹＥＳとなって、インピーダンス調整処理を抜け、このインピーダンス調整処理の呼び出し元に戻る。一方、まだバイパス経路Ｐ１に付加できるインダクタンスが最大となっていない場合には、ステップＳ１０６がＮＯとなってステップＳ１００に戻る。

ステップＳ１０８では、各スイッチの状態を、ステップＳ１０４で総バイパス量Ｉａが減少したと判定されたスイッチ状態より１つ前のスイッチ状態（すなわち、記憶部４６が記憶している総バイパス量Ｉａが最も大きかったときのスイッチ状態）に戻してステップＳ１１０に進む。

ステップＳ１１０では、現在インピーダンス調整処理の対象となっているバイパス経路（ここではＰ１）が備える各スイッチが、初期設定状態（スイッチＳＷ１１およびＳＷ１０がオン）となっているか否かを判定する。バイパス経路Ｐ１の各スイッチの状態が初期設定状態と同じであった場合には、ステップＳ１１０はＹＥＳとなってステップＳ１１２に進む。一方、バイパス経路Ｐ１の各スイッチの状態が初期設定状態とは異なっている場合には、ステップＳ１１０がＮＯとなって、インピーダンス調整処理を抜け、このインピーダンス調整処理の呼び出し元に戻る。

ステップＳ１１２では、キャパシタンス調整処理を実施してステップＳ１１４に進む。ステップＳ１１２のキャパシタンス調整処理では、バイパス量が多かったバイパス経路（ここではＰ１）のスイッチＳＷ１０のオン／オフを制御し、バイパス経路Ｐ１のキャパシタンスを減少させる。すなわち、キャパシタンス調整部４３は、スイッチＳＷ１０がオンからオフに切り替えることによって、コンデンサＣ１０に、コンデンサＣ１１を直列に接続させる。これにより、バイパス経路Ｐ１のＡ点から金属筐体部６１までのキャパシタンスは、コンデンサＣ１０単体の容量から、コンデンサＣ１０およびＣ１１による合成容量へ切り替えられる。すなわち、バイパス経路Ｐ１のキャパシタンスは１００ｐＦから、合成容量の９１ｐＦとなる。このステップＳ１１２を実施するキャパシタンス調整部４３が請求項に記載の第１、第２のキャパシタンス調整部に相当する。

ステップＳ１１４では、ステップＳ１０２と同様にバイパス量検出処理を実施して、ステップＳ１１６に進む。ステップＳ１１６では、現在のスイッチ状態（スイッチＳＷ１０＝オフ）での総バイパス量Ｉａと、その前のスイッチ状態（スイッチＳＷ１０＝オン）でのノイズ量Ｉａとを比較し、総バイパス量Ｉａが増加したか否かを判定する。総バイパス量Ｉａが増加している場合はステップＳ１１６がＹＥＳとなって、インピーダンス調整処理を抜け、このインピーダンス調整処理の呼び出し元に戻る。また、比較の結果、総バイパス量Ｉａが減少している場合は、ステップＳ１１６がＮＯとなってステップＳ１１８に進む。

ステップＳ１１８では、スイッチＳＷ１０をオフからオンに戻す。そして、インピーダンス調整処理を抜け、このインピーダンス調整処理の呼び出し元に戻る。なお、本実施形態では、コンデンサＣ１０に直列可能なコンデンサをＣ１１の１つだけとしたが、インダクタンス調整処理と同様に、２以上の容量の異なるコンデンサから選択して直列に接続できる構成としても良い。その場合は、その構成に応じた処理フローとなる。

図７のフローチャートは、駆動系が起動状態において、制御部４０で逐次（たとえば２０ミリ秒ごと）実施されている。また、この処理フロー開始時においてバイパス部１０の備える各スイッチは、前述した起動スイッチ状態となっている。ステップＳ１０では、図６のステップＳ１０２と同様に、バイパス量検出処理を実施して、ステップＳ１２に進む。

ステップＳ１２では、前ステップＳ１０で検出された総バイパス量Ｉａと前時刻の検出結果とを比較し、ノイズ（たとえばノイズの周波数や大きさ）が変化したか否かを判定する。ここで、ノイズが変化したと判定する条件としては、最もノイズがバイパスされているバイパス経路が変化した（たとえば、バイパス経路Ｐ１からＰ２となった）場合や、総バイパス量Ｉａが所定の閾値（１ｍＡ）以上となった場合などが挙げられる。また、各バイパス量検出部２１〜２４が検出しているバイパス量が、所定の閾値（たとえば前時刻のバイパス量より５ｍＡ以上変化した場合に実施すればよい。ノイズが変化したと判定された場合は、ステップＳ１２がＹｅｓとなってステップＳ１４に進む。また、インピーダンス再調整条件が満たされていない場合は、ステップＳ１２がＮＯとなってステップＳ１０に戻る。

ステップＳ１４では、ノイズ周波数推定処理を実施し、ステップＳ１６に進む。このノイズ周波数推定処理は、図５のステップＳ４と同様の処理である。そして、このステップＳ１４の推定結果を受けてステップＳ１６でインピーダンス調整処理を実施してステップＳ１０に戻る。このインピーダンス調整処理は図６を用いて前述したものと同様の処理である。

なお、以上ではバイパス量が最も大きいバイパス経路をＰ１であると仮定して本実施形態の作動を説明したが、その他のバイパス経路（Ｐ２〜４）においても同様に作動するものである。

ここで、ステップＳ１００において、たとえばバイパス経路Ｐ１にインダクタンス調整処理を実施した場合の効果を、図９を用いて説明する。図９のＬ５が図８のＬ５と同一のものであり、初期設定状態におけるバイパス部１０全体のインピーダンスの周波数特性を示している。Ｌ５１はバイパス経路Ｐ１のスイッチＳＷ１２をオン、ＳＷ１１およびＳＷ１３をオフに設定しているとき（すなわち、バイパス経路Ｐ１に１ｎＨを追加しているときの）のバイパス部１０全体のインピーダンスの周波数特性を示している。

バイパス経路Ｐ１上のスイッチＳＷ１１〜１３を切り替えて、バイパス経路Ｐ１に１ｎＨを追加することによって、ピーク周波数（インピーダンスが急激に大きくなっている周波数）ｆ１を図の左側へ（すなわち、より低い周波数のほうへ）移すことができる。したがって、ノイズが存在している周波数に対して適宜インダクタンスを調整することによって、バイパス部１０のインピーダンスが小さくなるように調整することができる。

また、ステップＳ１１２のキャパシタンス調整処理を実施し、たとえばバイパス経路Ｐ１のスイッチＳＷ１１をオフにした場合には、ピーク周波数ｆ１を図の右側へ（すなわち、より高い周波数のほうへ）移すことができる。インダクタンス調整処理とキャパシタンス調整処理とを併用することで、周波数特性を周波数の低い方向と高い方向の両方へ移すことが可能となり、バイパス部１０の取りうるインピーダンスの自由度をさらに高めることができる。

以上の構成によれば、バイパス部１０が備える各スイッチの設定が変更されることによって、バイパス部１０のインピーダンスの周波数特性は変化される。すなわち、インダクタンス調整部４４によってインダクタンスを調整することでインピーダンスの周波数特性は周波数の低い方向へ移すことができる。また、キャパシタンス調整部４３によってキャパシタンスを調整することでインピーダンスの周波数特性は周波数の高い方向へ移すことができる。そして、インピーダンスを調整した結果、バイパス量が増えた否かを考慮して各スイッチの設定を変更することで、ノイズの周波数に対して、より適切なインピーダンスに調整することができる。したがって、種々の周波数のノイズに対してバイパス効果を高め、ノイズによる影響を低減することができる。

また、本実施形態のバイパス部１０は、複数のバイパス経路を備え、各バイパス経路のキャパシタンスを決定するコンデンサＣ１０、Ｃ２０、Ｃ３０、Ｃ４０はいずれも異なる容量をもつものとした。このため、各バイパス経路の周波数特性は異なり、流れやすいノイズの周波数は異なる。ところで、ノイズは一般に単一の周波数ではなく、様々な周波数のノイズが重畳して存在している。すなわち、バイパス部１０に、本実施形態のように、異なる周波数特性をもつ複数のバイパス経路を備えさせることで、様々な周波数が重畳したノイズは、それぞれの周波数に適したバイパス経路を流れる。このため、バイパス部１０としてのバイパス効果をさらに高めることができる。

さらに、本実施形態では、ノイズ周波数推定部４５が複数のバイパス経路Ｐ１〜４を流れるバイパス量を比較することでノイズが存在する周波数を推定し、そのノイズの存在する周波数を考慮して、インピーダンス調整処理で操作するスイッチを備えるバイパス経路を決定した。このようにノイズの存在する周波数を考慮して操作するスイッチを選択することにより、制御部４０の処理負荷を軽減するとともに、ノイズに対する対応も迅速化することができる。また、バイパス量が最も多いバイパス経路は、ノイズの周波数に対して最もインピーダンスを小さくできる可能性が高い経路であるため、他のバイパス経路のスイッチの設定を変更するよりも効率的にインピーダンスを低減することができる。

また、以上ではバイパス量が最も大きいバイパス経路に対してインピーダンス調整処理を実施する態様を説明したが、複数のバイパス経路に対して、それぞれ独立してインピーダンス調整処理を実施してもよい。たとえば、１５０ＭＨｚ付近のノイズと４００ＭＨｚ付近のノイズが同時に存在している場合には、４００ＭＨｚ付近のノイズはバイパス経路Ｐ１に流入し、１５０ＭＨｚ付近のノイズはバイパス経路Ｐ２へと流入する。このとき、バイパス経路Ｐ１とＰ２に対して、それぞれ独立してインピーダンス調整処理を実施することの効果を、図１０を用いて説明する。

図１０のＬ５は、図８のＬ５と同一のものであり、初期設定状態におけるバイパス部１０のインピーダンスの周波数特性を示している。Ｌ５２は、バイパス経路Ｐ１において、スイッチＳＷ１２をオン、ＳＷ１１およびＳＷ１３をオフに設定し、かつ、バイパス経路Ｐ２において、スイッチＳＷ２２をオン、ＳＷ２１およびＳＷ２３をオフに設定したものである。その他のスイッチに関しては初期設定状態のままである。図１０に示すように、異なるキャパシタンスをもつバイパス経路（Ｐ１、Ｐ２）において、それぞれ独立してインダクタンス調整処理を実施することで、それぞれのピーク周波数（ｆ１、ｆ２）を低くすることができる。もちろん、インダクタンス調整処理に代わってキャパシタンス調整処理を実施することで、バイパス部１０のインピーダンスが急激に増加する周波数領域をそれぞれ高くすることもできる。

すなわち、各バイパス経路が周波数ごとに分担してノイズをバイパスする構成において、それぞれのバイパス経路のインピーダンスを独立して調整することで、さらにバイパス部１０が取りうるインピーダンスの自由度を高めることができる。なお、このような構成においてインピーダンス調整処理を実施するバイパス経路の候補としては、たとえば、バイパス量が所定の閾値（１ｍＡ）以上となっている全てのバイパス経路とすればよい。

（第２の実施形態）
また、本発明に係るノイズバイパス回路１００は、第２の実施形態として図１１〜図１６を用いて説明するような構成をとしてもよい。図１１は、図１に対応する図であり、第２の実施形態に係るノイズバイパス回路１００の構成を示すブロック図である。なお、この第２の実施形態の説明において、それまでに使用した符号と同一番号の符号を有する要素は、特に言及する場合を除き、前述した実施形態における同一符号の要素と同一の要素である。

この第２の実施形態におけるノイズバイパス回路１００の回路構成の一例を図１２に示す。スイッチＳＷ１０、ＳＷ２０、ＳＷ３０、ＳＷ４０は、いずれもｎｐｎトランジスタよりなり、各トランジスタのゲートは制御部４０に接続されている。

スイッチとなる各トランジスタのコレクタは、プリント基板９０のグラウンドＶＧ１に接続され、また、トランジスタのエミッタはそれぞれ所定容量のコンデンサ（Ｃ１０、Ｃ２０、Ｃ３０、Ｃ４０）を介してそれぞれ金属筐体部６１に接続されている。また、ＳＷ１０、ＳＷ２０、ＳＷ３０、ＳＷ４０を含むバイパス経路をそれぞれ順に、バイパス経路Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４とする。なお、これらのバイパス経路（Ｐ２１〜２４）がバイパス部１０に相当する。

この構成において制御部４０が実施する処理の流れは、インピーダンス調整処理を除いて、第１の実施形態における同様である。したがってここでは、第２の実施形態におけるインピーダンス調整処理について、図６に対応する図１３を用いて説明する。図１３に示すフローチャートは、図５のステップＳ６または後述する図７のステップＳ１６に移ったときに開始され、ステップＳ２００より開始する。以降では、図５のステップＳ４において、Ｉ１〜４のうち、Ｉ１が最も大きかった場合、すなわち、バイパス経路Ｐ２１に最もノイズが流れていた場合を例として、説明する。また、初期のスイッチ状態（初期設定状態）として、スイッチＳＷ１０、ＳＷ２０、ＳＷ３０、およびＳＷ４０はいずれもオンとなっているものとする。すなわち、初期設定状態において、全てのコンデンサが並列に接続している。

ステップＳ２００では、キャパシタンス調整処理を実施してステップＳ２０２に進む。ステップＳ２００のキャパシタンス調整処理では、バイパス量が多かったバイパス経路（ここではＰ１）のスイッチＳＷ１０のオン／オフを制御して、バイパス部１０のインピーダンスを変化させる。ここで、スイッチＳＷ１０を操作することで、バイパス部１０のインピーダンスが変化する一例を、図１４を用いて説明する。図１４はノイズなどの信号の周波数を横軸にとったときの、周波数ごとのバイパス部１０のインピーダンス（すなわち周波数特性）を表したグラフである。グラフ中のＬ６は、初期設定状態でのバイパス部１０の周波数特性を示している。また、Ｌ７は、ＳＷ１０をオフとし、ＳＷ２０、ＳＷ３０、およびＳＷ４０はオンとしたスイッチ状態でのバイパス部１０のインピーダンスを示している。Ｌ６とＬ７と比較すると、４００ＭＨｚ近傍（図中ｆ１）において、バイパス部１０のインピーダンスを初期設定状態時に比べて最大１７ｄＢ低減することができることが分かる。一方、スイッチＳＷ１０をオンとしているとき（すなわち初期設定状態時）には、ｆ３においてバイパス部１０のインピーダンスを大きく低減することができる。すなわち、各スイッチを切り替えてバイパス部１０で並列しているコンデンサの数を変更し、コンデンサを並列させることによる長所および短所を適宜使い分けることができる。なお、他の実施形態として、コンデンサに対して直列に抵抗を挿入した構成としてもよい。抵抗を直列に挿入することで共振を鈍らすことができる。ただし、その場合、抵抗によって全体の周波数特性を悪化させる可能性があることに留意する。

ステップＳ２０２では、バイパス量検出処理を実施して、ステップＳ２０４に進む。ステップＳ２０２のバイパス量検出処理は、各バイパス量検出部２１〜２４が検出した電流の値Ｉ１〜４を取得して総バイパス量Ｉａを算出し、このときのスイッチの状態とともに記憶部４６に記憶させる。

ステップＳ２０４では、現在のスイッチ状態（ここではＳＷ１０＝オフ）での総バイパス量Ｉａと、その前のスイッチ状態（ここでは初期設定状態）での総バイパス量Ｉａとを比較する。そして、総バイパス量Ｉａが増加していると判定された場合はステップＳ２０４がＹＥＳとなって、インピーダンス調整処理を抜け、このインピーダンス調整処理の呼び出し元に戻る。また、比較の結果、総バイパス量Ｉａが減少していると判定された場合は、ステップＳ２０４がＮＯとなってステップＳ２０６に進む。

ステップＳ２０６では、バイパス部１０のキャパシタンスを適正化して、インピーダンス調整処理を抜け、呼び出し元に戻る。なお、ここでの、キャパシタンスの適正化とは、ステップＳ２００で操作したスイッチ（ここではＳＷ１０）をオフからオンに戻すことである。そして、インピーダンス調整処理を抜け、このインピーダンス調整処理の呼び出し元に戻る。

以上の構成によれば、バイパス部１０が備える各スイッチの設定が変更されることによって、バイパス部１０のインピーダンスの周波数特性は変化される。すなわち、各スイッチを切り替えてバイパス部１０の並列するコンデンサの数を変更することで、並列コンデンサの共振・反共振によるインピーダンスの増減効果を適宜使い分けることができる。また、第２の実施形態では、第１の実施形態が備えるチップインダクタなどを必要としないため、より簡素な回路構成となり、コストを低減することができる。

なお、バイパス経路は例えば図１５に示すような構成としても良い。図１５のＣ１２は、所定の容量をもつコンデンサであり、この変形例においては例えば、コンデンサＣ１０の容量より一桁小さい１０ｐＦとする。このコンデンサＣ１２をコンデンサＣ１０に対して並列するように備えることで、バイパス経路Ｐ２１のキャパシタンスを変更することができる。すなわち、スイッチＳＷ１１をオンとしているときには、コンデンサＣ１０およびＣ１２の合成容量１１０ｐＦがバイパス経路Ｐ２１に生じる。一方、スイッチＳＷ１１をオフとしているときにはコンデンサＣ１０単体の１００ｐＦがバイパス経路Ｐ２１に生じる。そして、スイッチＳＷ１１を制御してバイパス経路Ｐ２１のキャパシタンスを１００ｐＦから１１０ｐＦに変更することで、バイパス部１０のインピーダンスの周波数特性は、たとえば図９のＬ５からＬ５１のように、低い周波数の方向へ移すことができる。

以上のように、バイパス経路が備える主コンデンサに並列するように、主コンデンサよりも容量が小さい副コンデンサを配置し、副コンデンサに直列なスイッチを切り替えることで、バイパス部１０のインピーダンスを調整することができる。なお、ここでの主コンデンサとは、上段落で述べたコンデンサＣ１０であり、副コンデンサとはコンデンサＣ１２である。もちろんこれら主コンデンサと副コンデンサの容量は適宜設計されればよい。また、副コンデンサが主コンデンサよりも大きい容量であってもよい。主コンデンサに他の回路（副コンデンサ）を接続することで、周波数特性が変更される構成となっていればよい。

また、前述した第２の実施形態では、図１２に示したように、バイパス部１０として４つのバイパス経路Ｐ２１〜２４を備える構成としたが、これに限らない。バイパス経路の数は適宜設計者によって設計されればよい。

また、バイパス経路は必ずしも複数とは限らず、図１６に示すように、ノイズバイパス回路１００が備えるバイパス経路はひとつでもよい。このとき、バイパス量検出部２０は、金属筐体部６１に配置する。このバイパス量検出部２０として、特開２００７−８５７４１に開示の電流プローブを用いてもよい。

ここで、図１６中のＣ０は、プリント基板９０と金属筐体部６１間に存在する浮遊容量であり、スイッチＳＷ１０がオフの場合には、プリント基板９０に侵入したノイズは、この浮遊容量Ｃ０を介して金属筐体部６１に流れる。そして、制御部４０は、ＳＷ１０をオンとした場合と、オフとした場合の、それぞれのバイパス量Ｉ５を取得し、バイパス量Ｉ５が多いほうのスイッチ状態とすればよい。たとえば、ＳＷ１０をオンとした場合とオフとした場合のどちらのバイパス量が大きいかを判定するため、一定周期ごとにスイッチＳＷ１０を切り替えてみる。仮に現在スイッチＳＷ１０がオンだとすると、短時間（バイパス量が検出できる程度の時間）だけ、ＳＷ１０をオフに設定してバイパス量を検出する。その結果、バイパス量が増加したと判定された場合には、そのままスイッチＳＷ１０をオフに設定し、一方、バイパス量が減少したと判定された場合にはオンに戻す。ここでの一定周期とは、バイパス量が検出できる程度の時間よりも長いものとすればよい。

このような構成とすることで、ノイズバイパス回路１００が備える素子の数を、上述した実施形態よりもさらに低減し、コストを抑えることができる。

（第３の実施形態）
さらに、本発明に係るノイズバイパス回路１００は、第３の実施形態として図１７〜図２０を用いて説明するような構成としてもよい。図１７は、図１に対応する図であり、第２の実施形態に係るノイズバイパス回路１００の構成を示すブロック図である。なお、この第３の実施形態の説明において、これまでに使用した符号と同一番号の符号を有する要素は、特に言及する場合を除き、前述した実施形態における同一符号の要素と同一の要素である。

この第３の実施形態におけるノイズバイパス回路１００の回路構成の一例を図１８に示す。この構成において制御部４０が実施する処理の流れは、インピーダンス調整処理を除いて、第１の実施形態における同様である。したがってここでは、第３の実施形態におけるインピーダンス調整処理について、図６に対応する図１９を用いて説明する。図１９に示すフローチャートは、図５のステップＳ６または後述する図７のステップＳ１６に移ったときに開始され、ステップＳ３００より開始する。以降では、図５のステップＳ４において、Ｉ１〜４のうち、Ｉ１が最も大きかった場合、すなわち、バイパス経路Ｐ３１に最もノイズが流れていた場合を例として、説明する。なお、初期のスイッチ状態（すなわち初期設定状態）として、スイッチＳＷ１１、ＳＷ２１、ＳＷ３１、およびＳＷ４１はいずれもオンとなっており、その他のスイッチ（ＳＷ１２など）はオフとなっているものとする。

ステップＳ３００では、インダクタンス調整処理を実施してステップＳ３０２に進む。このステップＳ３００のインダクタンス調整処理は、図６のインダクタンス調整処理と同様の処理である。ステップＳ３０２では、バイパス量検出処理を実施して、ステップＳ３０４に進む。このステップＳ３０２のバイパス量検出処理では、各バイパス量検出部２１〜２４が検出した電流の値Ｉ１〜４を取得して総バイパス量Ｉａを算出し、このときの各スイッチの状態とともに記憶部４６に記憶させる。

ステップＳ３０４では、現在のスイッチ状態での総バイパス量Ｉａと、その前のスイッチ状態でのバイパス量Ｉａとを比較し、総バイパス量Ｉａが増加したか否かを判定する。比較の結果、総バイパス量Ｉａが増加している場合には、ステップＳ３０４がＹＥＳとなって、ステップＳ３０６に進む。また、比較の結果、総バイパス量Ｉａが減少している場合は、ステップＳ３０４がＮＯとなってステップＳ３０８に進む。

ステップＳ３０６では、バイパス経路Ｐ３１のスイッチＳＷ１１〜１３の状態から、スイッチＳＷ１１〜１３を制御してバイパス経路Ｐ３１に付加できるインダクタンスが最大となっているか否かを判定する。本実施形態においてバイパス経路Ｐ３１のインダクタンスが最大となっている状態とは、スイッチＳＷ１３がオン、ＳＷ１１およびＳＷ１２がオフの状態である。バイパス経路Ｐ３１に付加できるインダクタンスが最大となるスイッチ状態である場合にはステップＳ３０６がＹＥＳとなって、インピーダンス調整処理を抜け、インピーダンス調整処理の呼び出し元に戻る。また、まだバイパス経路Ｐ３１に付加できるインダクタンスが最大となっていない場合には、ステップＳ３０６がＮＯとなってステップＳ３００に戻る。

ステップＳ３０８では、バイパス経路Ｐ３１が備える各スイッチの状態を、総バイパス量Ｉａが減少する前のスイッチ状態（すなわち、記憶部４６が記憶している総バイパス量Ｉａが最も大きかったときのスイッチ状態）に戻してインピーダンス調整処理を終了する。

このような構成では、バイパス部１０が備える各スイッチの設定が変更されることによって、バイパス部１０のインピーダンスの周波数特性は変化される。すなわち、インダクタンス調整部４４によってバイパス部１０のインダクタンスを調整することで、バイパス部１０のインピーダンスのピーク周波数を低い周波数の方向へ移すことができる。そして、第３の実施形態では、第１の実施形態が備えるコンデンサＣ１１、Ｃ２１、Ｃ３１、Ｃ４１などを必要としないため、第１の実施形態より簡素な回路構成となり、コストを低減することができる。

なお、この図１および図１８に示す回路構成においては、たとえばスイッチＳＷ１１〜１３を全てオフにすることで、バイパス経路Ｐ３１をバイパス部１０から切り離し、バイパス部１０のインピーダンスの周波数特性を変化させることができる。すなわち、スイッチＳＷ１１〜１３を全てオフにした場合には、第２の実施形態の図１２において、ＳＷ１０をオフにした場合と同様の効果が得られる。したがって、図１および図１８の構成は、第２の実施形態のように、並列コンデンサによる共振・反共振の周波数特性の変化を適宜利用することができる。

なお、以上で述べた第３の実施形態では、図１３に示したように、バイパス部１０として４つのバイパス経路Ｐ３１〜３４を備える構成としたが、これに限らない。バイパス経路の数は適宜設計者によって設計されればよい。また、バイパス経路は必ずしも複数とは限らず、図１５に示すように、ノイズバイパス回路１００が備えるバイパス経路はＰ１のひとつでもよい。

図１５のスイッチＳＷ１１〜１５は、いずれもｎｐｎトランジスタよりなり、各トランジスタのゲートは制御部４０に接続されている。各トランジスタのコレクタは、プリント基板９０のグラウンドＶＧ１に接続されている。また、スイッチＳＷ１２〜１５として作動する各トランジスタのエミッタは、それぞれ異なるインダクタンスをもつチップインダクタ（Ｌ１２〜Ｌ１５）に接続されている。本変形例においてＬ１２は１ｎＨ、Ｌ１３は２ｎＨ、Ｌ１４は３ｎＨ、Ｌ１５は４ｎＨとする。図１５の構成における制御部４０が実施する制御は、バイパス経路が１つであるため周波数推定処理を実施しない点を除けば、上述した第３の実施形態での処理と同様である。

このような構成では、バイパス量検出部２０の数は１つでよい。したがって、前述した第３の実施形態に比べて、ノイズバイパス回路を構成する要素を少なくすることができる。特に、バイパス量検出部２０を小型の電流プローブで実現する場合、１つのバイパス量検出部２０にかかるコストは、他の要素（たとえばチップインダクタやトランジスタ）１つかかるコストに比べて大きい。したがって、バイパス量検出部２０の個数を１つとすることで、前述した実施形態に比べて、ノイズバイパス回路にかかるコストを低減することができる。

また、チップインダクタ（Ｌ１２〜Ｌ１５）およびそれに接続するスイッチの数を増やすことで、インダクタンス調整処理時に、スイッチの切り替えによって実現可能なインダクタンスの数値の種類を増やすことができる。このため、バイパス部１０のとりうるインダクタンス、ひいてはインピーダンスの自由度を向上させることができる。なお、本変形例が備えるチップインダクタの数は、４つに限らず、１つであってもよい。

また、各実施形態で備えていたコンデンサは、バリキャップダイオードを用いてもよく、制御部４０はアナログ回路で実現してもよい。さらに、第１〜第３の実施形態においては、ノイズが変化するたびにスイッチを切り替えて、バイパス量が減少した場合には、１つ手前のスイッチ状態となるように設定したが、これに限らない。たとえば、車両イミュニティ試験時に各周波数において、最適なスイッチ状態を求め、記憶部４６に登録しておき、周波数推定部４５で推定したノイズの周波数に応じて最適なスイッチ状態を記憶部４６より読み出せばよい。

また、以上では、本発明のノイズバイパス回路１００を、車両に搭載されるＥＣＵ内のプリント基板９０に適用した例を挙げたが、これに限らない。本発明は、比較的長いワイヤーハーネスや配線によって他の装置と接続している制御回路に適用でき、例えば、船や飛行機、鉄道などのほか、産業機器、家庭用電気機器、アミューズメント機器、複写機、エレベータなどの制御回路に適用できる。

１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ…ノイズバイパス回路、
９０…プリント基板、１０…バイパス部、
Ｐ１〜Ｐ４、Ｐ２１〜Ｐ２４、Ｐ３１〜３５…バイパス経路、
２０、２１〜２４…バイパス量検出部、
４６…記憶部、４０…制御部、４１…比較部、４２…インピーダンス調整部、
４３…キャパシタンス調整部、４４…インダクタンス調整部、４５…周波数推定部、
５０…ノイズ源、６１…金属筐体部（導体部分）

Claims (11)

1. 電子機器の動作を制御する制御回路が実装されるプリント基板に備えられてあって、前記プリント基板に侵入したノイズを、前記プリント基板を収容する筐体の導体部へとバイパスするノイズバイパス回路（１００）であって、
   少なくとも１つスイッチ（ＳＷ）を備え、前記スイッチの設定によって前記プリント基板と前記導体部間のインピーダンスの周波数特性が変化するバイパス部（１０）と、
   前記バイパス部を流れる電流の量であるバイパス量を逐次検出するバイパス量検出部（２０）と、
   前記バイパス量検出部で検出したバイパス量に基づいて前記バイパス量が増加するように前記スイッチの設定を変更するインピーダンス調整部（４２）と、を備えることを特徴とするノイズバイパス回路。
2. 請求項１において、
   前記バイパス量検出部で検出したバイパス量を、その時点での前記スイッチの設定と対応付けて記憶する記憶部（４６）と、
   前記スイッチの設定が変更された後の前記バイパス量と、前記スイッチの設定を変更される前の前記バイパス量とを比較する比較部（４１）と、を備え、
   前記インピーダンス調整部は、前記比較部で比較した結果に基づいて前記バイパス量が増加するように前記スイッチの設定を変更することを特徴とするノイズバイパス回路。
3. 請求項２において、
   前記インピーダンス調整部は、前記バイパス部においてノイズが流れる経路であるバイパス経路のインダクタンスが、前記スイッチの初期設定状態から増加するように前記スイッチを設定する第１のインダクタンス調整部（４４）と、
   前記比較部で比較した結果、バイパス量が増加している場合には、さらに前記バイパス経路のインダクタンスが増加するように前記スイッチを設定し、一方、バイパス量が減少している場合には、前記スイッチの設定が変更される前の前記スイッチの設定に戻す第２のインダクタンス調整部（４４）と、を備えることを特徴とするノイズバイパス回路。
4. 請求項２または３において、
   前記インピーダンス調整部は、前記バイパス部においてノイズが流れる経路であるバイパス経路のキャパシタンスが、前記スイッチの初期設定状態から減少するように前記スイッチを設定する第１のキャパシタンス調整部（４３）と、
   前記比較部で比較した結果、バイパス量が増加している場合には、さらに前記バイパス経路のキャパシタンスが減少するように前記スイッチを設定し、一方、バイパス量が減少している場合には、前記スイッチの設定が変更される前のスイッチの設定に戻す第２のキャパシタンス調整部（４３）と、を備えることを特徴とするノイズバイパス回路。
5. 請求項２から４のいずれか１項において、
   前記インピーダンス調整部は、前記バイパス部においてノイズが流れる経路であるバイパス経路のキャパシタンスが、前記スイッチの初期設定状態から増加するようにスイッチを設定する第１のキャパシタンス調整部（４３）と、
   前記比較部で比較した結果、前記バイパス量が増加している場合には、さらに前記バイパス経路のキャパシタンスが増加するように前記スイッチを設定し、一方、前記バイパス量が減少している場合には、前記スイッチの設定が変更される前の前記スイッチの設定に戻す第２のキャパシタンス調整部（４３）と、を備えることを特徴とするノイズバイパス回路。
6. 請求項１から５の何れか１項において、
   前記バイパス部は、前記プリント基板から前記導体部分へとノイズが流れるバイパス経路（Ｐ）を複数備えていることを特徴とするノイズバイパス回路。
7. 請求項６において、
   前記バイパス部が備える複数の前記バイパス経路は、それぞれ異なるキャパシタンスをもつことを特徴とするノイズバイパス回路。
8. 請求項７において、
   前記インピーダンス調整部は、複数の前記バイパス経路に対してそれぞれ独立してインピーダンスを調整することを特徴とするノイズバイパス回路。
9. 請求項８において、
   前記バイパス量検出部は、複数の前記バイパス経路のそれぞれを流れるバイパス量を検出し、
   ノイズバイパス回路は、各バイパス経路を流れるバイパス量の大きさの比較からノイズの周波数を推定するノイズ周波数推定部（４５）を備え、
   前記インピーダンス調整部は前記ノイズ周波数推定部が推定した周波数において前記バイパス部のインピーダンスが小さくなるように前記スイッチを設定することを特徴とするノイズバイパス回路。
10. 請求項１〜９のいずれか１項に記載のノイズバイパス回路を備え、前記制御回路が実装されたプリント基板。
11. 電子機器の動作を制御する制御回路と、請求項１〜９のいずれか１項に記載のノイズバイパス回路と、を同一の前記プリント基板に備える電子機器。

Images