JP6016014B2 - Light emitting device, light emitting device unit, and light emitting device package - Google Patents

Light emitting device, light emitting device unit, and light emitting device package Download PDF

Info

Publication number
JP6016014B2
JP6016014B2 JP2012160834A JP2012160834A JP6016014B2 JP 6016014 B2 JP6016014 B2 JP 6016014B2 JP 2012160834 A JP2012160834 A JP 2012160834A JP 2012160834 A JP2012160834 A JP 2012160834A JP 6016014 B2 JP6016014 B2 JP 6016014B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
metal film
nitride semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012160834A
Other languages
Japanese (ja)
Other versions
JP2014022610A (en
Inventor
岳利 田中
岳利 田中
敬雄 藤盛
敬雄 藤盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012160834A priority Critical patent/JP6016014B2/en
Publication of JP2014022610A publication Critical patent/JP2014022610A/en
Application granted granted Critical
Publication of JP6016014B2 publication Critical patent/JP6016014B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

この発明は、発光素子、これを含む発光素子ユニットおよび発光素子ユニットを樹脂パッケージで覆った発光素子パッケージに関する。   The present invention relates to a light emitting element, a light emitting element unit including the light emitting element, and a light emitting element package in which the light emitting element unit is covered with a resin package.

１つの先行技術に係る発光素子は、特許文献１に開示されている。この発光素子では、サファイアの基板の上に、バッファ層を介してｎ型層が積層されており、ｎ型層では、その表面の一部にｎ側電極が積層され、当該一部から外れた領域に、発光する層を含む層が積層されている。発光する層を含む層上には、ｐ型層が形成されている。ｐ型層上の一定領域には、Ａｇからなる第１金属層が形成され、第１金属層の表面は、ＳｉＯ２膜で被覆されている。ＳｉＯ２膜上には、Ａｕからなる第２金属層が形成されており、第２金属層は、ＳｉＯ２膜に形成された貫通孔に入り込んで第１金属層に接触している。第１金属層および第２金属層は、ｐ側電極を構成している。 A light-emitting element according to one prior art is disclosed in Patent Document 1. In this light emitting device, an n-type layer is stacked on a sapphire substrate via a buffer layer, and an n-side electrode is stacked on a part of the surface of the n-type layer, and is removed from the part. A layer including a light emitting layer is stacked in the region. A p-type layer is formed on the layer including the light emitting layer. A first metal layer made of Ag is formed in a certain region on the p-type layer, and the surface of the first metal layer is covered with a SiO 2 film. On the SiO 2 film, a second metal layer made of Au is formed, the second metal layer is in contact with the first metal layer enters into the through hole formed in the SiO 2 film. The first metal layer and the second metal layer constitute a p-side electrode.

特開２００３−１６８８２３号公報JP 2003-168823 A

Ａｇを含む層では、Ａｇがイオン化してｎ側電極へ移動すること（マイグレーション）が懸念される。Ａｇのマイグレーションが生じると、ｎ側電極とｐ側電極との間で短絡が生じる虞がある。
この発明は、Ａｇを含む層におけるＡｇのマイグレーションを抑制することができる発光素子、これを含む発光素子ユニットおよび発光素子ユニットを樹脂パッケージで覆った発光素子パッケージを提供する。 In a layer containing Ag, there is a concern that Ag ionizes and moves to the n-side electrode (migration). When Ag migration occurs, a short circuit may occur between the n-side electrode and the p-side electrode.
The present invention provides a light emitting element capable of suppressing Ag migration in a layer containing Ag, a light emitting element unit including the light emitting element package, and a light emitting element package in which the light emitting element unit is covered with a resin package.

請求項１記載の発明は、ｎ型窒化物半導体層と、前記ｎ型窒化物半導体層に積層された発光層と、前記発光層に積層されたｐ型窒化物半導体層と、前記ｎ型窒化物半導体層に接続されたｎ型電極と、前記ｐ型窒化物半導体層に接続されたｐ型電極とを含み、前記ｐ型電極が、Ａｇを含む第１金属膜と、前記第１金属膜の前記ｐ型窒化物半導体層とは反対側の全表面に接し、Ａｌを含み、前記第１金属膜よりも厚い第２金属膜とを有するｐ型電極を含む、発光素子である。
The invention according to claim 1 is an n-type nitride semiconductor layer, a light emitting layer stacked on the n-type nitride semiconductor layer, a p-type nitride semiconductor layer stacked on the light-emitting layer, and the n-type nitride A first metal film including an n-type electrode connected to the oxide semiconductor layer and a p-type electrode connected to the p-type nitride semiconductor layer, wherein the p-type electrode includes Ag; and the first metal film the said p-type nitride semiconductor layer in contact with the entire surface of the opposite side, viewed including the Al, a p-type electrode and a thick second metal layer than the first metal film is a light-emitting element.

この構成によれば、Ａｇよりもイオン化傾向が高く（イオンになりやすく）マイグレーションしにくいＡｌが、Ａｇを含む第１金属膜に接しているので、Ａｌが優先的にイオン化されることによってＡｇがイオン化されにくくなる。また、Ａｇがイオン化されたとしても、Ａｌのイオン化によって放出された電子によってＡｇイオンを還元できる。特に、Ａｌを含む第２金属膜が、第１金属膜のｐ型窒化物半導体層とは反対側の全表面に接していることから、第１金属膜におけるＡｇのイオン化の抑制や、Ａｇイオンの還元の促進を効果的に実現できる。これにより、Ａｇのマイグレーションを抑制することができる。   According to this configuration, Al, which has a higher ionization tendency than Ag (is likely to become ions) and is difficult to migrate, is in contact with the first metal film containing Ag. It becomes difficult to be ionized. Moreover, even if Ag is ionized, Ag ions can be reduced by electrons emitted by ionization of Al. In particular, since the second metal film containing Al is in contact with the entire surface of the first metal film opposite to the p-type nitride semiconductor layer, it is possible to suppress the ionization of Ag in the first metal film, and the Ag ions. It is possible to effectively promote the reduction of. Thereby, Ag migration can be suppressed.

請求項２記載の発明は、前記ｐ型電極が、前記第１金属膜と前記ｐ型窒化物半導体層との間に配置された透明導電膜をさらに含む、請求項１に記載の発光素子である。この構成によれば、発光層からの光を、透明導電膜を透過させて第１金属膜で反射させ、再び透明導電膜を透過させてｎ型窒化物半導体層から放出させることができる。
請求項３記載の発明は、前記第２金属膜が、前記透明導電膜に接しないように形成されている、請求項２に記載の発光素子である。この構成によれば、第２金属膜と透明導電膜との接触に起因して第２金属膜のＡｌにガルバニック腐食が生じることを防止できる。 The invention according to claim 2 is the light-emitting element according to claim 1, wherein the p-type electrode further includes a transparent conductive film disposed between the first metal film and the p-type nitride semiconductor layer. is there. According to this configuration, light from the light emitting layer can be transmitted through the transparent conductive film and reflected by the first metal film, and can be transmitted through the transparent conductive film again and emitted from the n-type nitride semiconductor layer.
A third aspect of the present invention is the light emitting element according to the second aspect, wherein the second metal film is formed so as not to contact the transparent conductive film. According to this configuration, galvanic corrosion can be prevented from occurring in Al of the second metal film due to contact between the second metal film and the transparent conductive film.

請求項４記載の発明は、前記第２金属膜が、前記第１金属膜の前記ｐ型窒化物半導体層とは反対側の表面と整合するパターンに形成されている、請求項１〜３のいずれか一項に記載の発光素子である。この構成によれば、第２金属膜は、第１金属膜のｐ型窒化物半導体層とは反対側の全表面に接することができる。
請求項５記載の発明は、前記ｐ型電極が、前記第２金属膜の前記第１金属膜とは反対側の表面を覆い、Ａｌの拡散を防止する拡散防止膜をさらに含む、請求項１〜４のいずれか一項に記載の発光素子である。この構成によれば、第２金属膜におけるＡｌの拡散を防止することができる。 According to a fourth aspect of the present invention, the second metal film is formed in a pattern that matches the surface of the first metal film opposite to the p-type nitride semiconductor layer. It is a light emitting element as described in any one. According to this configuration, the second metal film can be in contact with the entire surface of the first metal film on the side opposite to the p-type nitride semiconductor layer.
According to a fifth aspect of the present invention, the p-type electrode further includes a diffusion preventing film that covers a surface of the second metal film opposite to the first metal film and prevents Al from diffusing. It is a light emitting element as described in any one of -4. According to this configuration, diffusion of Al in the second metal film can be prevented.

請求項６記載の発明は、前記第２金属膜の前記第１金属膜とは反対側を覆う金属膜被覆部を有し、前記ｎ型電極および前記ｐ型電極を互いに絶縁する絶縁膜をさらに含み、前記ｎ型電極が、前記金属膜被覆部上に配置されたｎ側外部接続部を含み、前記ｐ型電極が、前記第２金属膜に電気的に接続され前記金属膜被覆部上に配置されたｐ側外部接続部を含む、請求項１〜５のいずれか一項に記載の発光素子である。   The invention according to claim 6 further comprises an insulating film having a metal film covering portion covering the opposite side of the second metal film to the first metal film, and insulating the n-type electrode and the p-type electrode from each other. The n-type electrode includes an n-side external connection portion disposed on the metal film covering portion, and the p-type electrode is electrically connected to the second metal film on the metal film covering portion. It is a light emitting element as described in any one of Claims 1-5 containing the p side external connection part arrange | positioned.

この構成によれば、ｎ側外部接続部およびｐ側外部接続部の両方が金属膜被覆部上に配置されているので、サブマウント基板に対して発光素子における金属膜被覆部側を対向させることによって、サブマウント基板に発光素子をフリップチップ接続することができる。
請求項７記載の発明のように、前記絶縁膜が、ＳｉＯ２、ＳｉＯＮおよびＳｉＮのうちの一種以上を含んでいることが好ましい。 According to this configuration, since both the n-side external connection portion and the p-side external connection portion are disposed on the metal film covering portion, the metal film covering portion side of the light emitting element is opposed to the submount substrate. Thus, the light-emitting element can be flip-chip connected to the submount substrate.
Preferably, the insulating film contains one or more of SiO 2 , SiON, and SiN.

そして、請求項８記載の発明のように、主面を有するサブマウント基板と、前記ｐ型窒化物半導体層を前記サブマウント基板の主面に対向させて当該サブマウント基板に接合された前記発光素子とを含む、発光素子ユニットを構成することができる。また、請求項９記載の発明のように、前記発光素子ユニットと、前記発光素子ユニットを収容した樹脂パッケージとを含む、発光素子パッケージを構成することができる。   The submount substrate having a main surface and the light emission bonded to the submount substrate with the p-type nitride semiconductor layer opposed to the main surface of the submount substrate as in the invention of claim 8 A light emitting element unit including the element can be configured. In addition, as in the ninth aspect of the invention, a light emitting element package including the light emitting element unit and a resin package containing the light emitting element unit can be configured.

図１は、本発明の一実施形態に係る発光素子の模式的な平面図である。FIG. 1 is a schematic plan view of a light emitting device according to an embodiment of the present invention. 図２は、図１の切断面線ＩＩ−ＩＩにおける断面図である。2 is a cross-sectional view taken along section line II-II in FIG. 図３は、図１の切断面線ＩＩＩ−ＩＩＩにおける断面図である。3 is a cross-sectional view taken along section line III-III in FIG. 図４は、発光素子の模式的な斜視図である。FIG. 4 is a schematic perspective view of the light emitting element. 図５Ａは、図２に示す発光素子の製造方法を示す図解的な断面図である。FIG. 5A is a schematic cross-sectional view showing a method for manufacturing the light-emitting element shown in FIG. 図５Ｂは、図５Ａの次の工程を示す図解的な断面図である。FIG. 5B is an illustrative sectional view showing a step subsequent to FIG. 5A. 図５Ｃは、図５Ｂの次の工程を示す図解的な断面図である。FIG. 5C is an illustrative sectional view showing a step subsequent to FIG. 5B. 図５Ｄは、図５Ｃの次の工程を示す図解的な断面図である。FIG. 5D is an illustrative sectional view showing a step subsequent to FIG. 5C. 図５Ｅは、図５Ｄの次の工程を示す図解的な断面図である。FIG. 5E is an illustrative sectional view showing a step subsequent to FIG. 5D. 図５Ｆは、図５Ｅの次の工程を示す図解的な断面図である。FIG. 5F is an illustrative sectional view showing a step subsequent to FIG. 5E. 図５Ｇは、図５Ｆの次の工程を示す図解的な断面図である。FIG. 5G is an illustrative sectional view showing a step subsequent to FIG. 5F. 図５Ｈは、図５Ｇの次の工程を示す図解的な断面図である。FIG. 5H is an illustrative sectional view showing a step subsequent to FIG. 5G. 図６は、サブマウントの構造を図解的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing the structure of the submount. 図７は、サブマウントの模式的な平面図である。FIG. 7 is a schematic plan view of the submount. 図８Ａは、発光装置の構造を図解的に示す断面図である。FIG. 8A is a cross-sectional view schematically showing the structure of the light-emitting device. 図８Ｂは、発光装置の構成例を示す図解的な斜視図である。FIG. 8B is a schematic perspective view illustrating a configuration example of a light emitting device. 図９は、発光素子パッケージの模式的な斜視図である。FIG. 9 is a schematic perspective view of the light emitting device package.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る発光素子１の模式的な平面図である。図２は、図１の切断面線ＩＩ−ＩＩにおける断面図である。図３は、図１の切断面線ＩＩＩ−ＩＩＩにおける断面図である。図４は、発光素子１の模式的な斜視図である。
発光素子１は、基板２と、ｎ型窒化物半導体層３と、発光層４と、ｐ型窒化物半導体層５と、ｎ型電極３５と、ｐ型電極４０と、絶縁膜８と、絶縁管層９と、バリア層１５と、接合層１６とを備えている。ｎ型電極３５は、ｎ型窒化物半導体層３に接続されており、ｎ側外部接続部１０と、第１コンタクト１１とを有している。ｐ型電極４０は、ｐ型窒化物半導体層５に接続されており、透明導電膜６と、第１金属膜７と、第２金属膜４２と、拡散防止膜４３と、ｐ側外部接続部１２と、第２コンタクト１３と、エッチングストップ層１４とを有している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic plan view of a light emitting device 1 according to an embodiment of the present invention. 2 is a cross-sectional view taken along section line II-II in FIG. 3 is a cross-sectional view taken along section line III-III in FIG. FIG. 4 is a schematic perspective view of the light-emitting element 1.
The light-emitting element 1 includes a substrate 2, an n-type nitride semiconductor layer 3, a light-emitting layer 4, a p-type nitride semiconductor layer 5, an n-type electrode 35, a p-type electrode 40, an insulating film 8, and an insulating film. A tube layer 9, a barrier layer 15, and a bonding layer 16 are provided. The n-type electrode 35 is connected to the n-type nitride semiconductor layer 3 and has an n-side external connection portion 10 and a first contact 11. The p-type electrode 40 is connected to the p-type nitride semiconductor layer 5, and includes a transparent conductive film 6, a first metal film 7, a second metal film 42, a diffusion prevention film 43, and a p-side external connection portion. 12, a second contact 13, and an etching stop layer 14.

基板２上に、ｎ型窒化物半導体層３、発光層４、ｐ型窒化物半導体層５、透明導電膜６、第１金属膜７、第２金属膜４２と、拡散防止膜４３および絶縁膜８が、この順番で積層されている。
基板２は、発光層４の発光波長（たとえば４５０ｎｍ）に対して透明な材料（たとえばサファイア、ＧａＮまたはＳｉＣ）からなり、所定の厚さを有している。基板２は、その厚さ方向から見た平面視において、図２における左右方向に長手方向を有し、図２における奥行き方向に短手方向を有する矩形形状に形成されている（図１参照）。基板２の長手方向寸法は、たとえば、約１０００μｍであり、基板２の短手方向寸法は、たとえば、約５００μｍである。基板２では、図２における下面が表面２Ａであり、図２における上面が裏面２Ｂである。表面２Ａは、光が取り出される光取出し面である。裏面２Ｂは、基板２におけるｎ型窒化物半導体層３との接合面である。基板２の裏面２Ｂには、ｎ型窒化物半導体層３側へ突出する凸部１７が複数形成されている。複数の凸部１７は、離散配置されている。具体的には、複数の凸部１７は、基板２の裏面２Ｂにおいて、互いに間隔を空けて行列状に配置されていてもよいし、千鳥状に配置されていてもよい。各凸部１７は、ＳｉＮで形成されていてもよい。 On the substrate 2, the n-type nitride semiconductor layer 3, the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6, the first metal film 7, the second metal film 42, the diffusion prevention film 43, and the insulating film 8 are stacked in this order.
The substrate 2 is made of a material (for example, sapphire, GaN, or SiC) that is transparent with respect to the light emission wavelength (for example, 450 nm) of the light emitting layer 4 and has a predetermined thickness. The substrate 2 is formed in a rectangular shape having a longitudinal direction in the left-right direction in FIG. 2 and a short direction in the depth direction in FIG. 2 in a plan view as viewed from the thickness direction (see FIG. 1). . The longitudinal dimension of the substrate 2 is, for example, about 1000 μm, and the lateral dimension of the substrate 2 is, for example, about 500 μm. In the substrate 2, the lower surface in FIG. 2 is the front surface 2A, and the upper surface in FIG. 2 is the back surface 2B. The surface 2A is a light extraction surface from which light is extracted. The back surface 2 </ b> B is a bonding surface with the n-type nitride semiconductor layer 3 in the substrate 2. A plurality of protrusions 17 projecting toward the n-type nitride semiconductor layer 3 are formed on the back surface 2B of the substrate 2. The plurality of convex portions 17 are discretely arranged. Specifically, the plurality of convex portions 17 may be arranged in a matrix at intervals in the back surface 2B of the substrate 2 or may be arranged in a staggered manner. Each convex part 17 may be formed of SiN.

ｎ型窒化物半導体層３は、基板２上に積層されている。ｎ型窒化物半導体層３は、基板２の裏面２Ｂの全域を覆っている。ｎ型窒化物半導体層３は、ｎ型の窒化物半導体（たとえば、ＧａＮ）からなっていて、発光層４の発光波長に対して透明である。「発光波長に対して透明」とは、具体的には、たとえば、発光波長の透過率が６０％以上の場合をいう。ｎ型窒化物半導体層３について、図２において基板２の裏面２Ｂを覆う下面を表面３Ａといい、表面３Ａとは反対側の上面を裏面３Ｂということにする。基板２の厚さ方向（ｎ型窒化物半導体層３の厚さ方向でもある）から見た平面視において、ｎ型窒化物半導体層３の裏面３Ｂの端部には、表面３Ａ側へ凹んだ段付部分３Ｃが形成されている。   N-type nitride semiconductor layer 3 is stacked on substrate 2. The n-type nitride semiconductor layer 3 covers the entire back surface 2B of the substrate 2. The n-type nitride semiconductor layer 3 is made of an n-type nitride semiconductor (for example, GaN) and is transparent to the emission wavelength of the light emitting layer 4. Specifically, “transparent to the emission wavelength” means, for example, a case where the transmittance of the emission wavelength is 60% or more. Regarding the n-type nitride semiconductor layer 3, the lower surface covering the back surface 2B of the substrate 2 in FIG. 2 is referred to as the front surface 3A, and the upper surface opposite to the front surface 3A is referred to as the back surface 3B. In a plan view viewed from the thickness direction of the substrate 2 (also the thickness direction of the n-type nitride semiconductor layer 3), the end of the back surface 3B of the n-type nitride semiconductor layer 3 is recessed toward the front surface 3A side. A stepped portion 3C is formed.

発光層４は、ｎ型窒化物半導体層３上に積層されている。発光層４は、ｎ型窒化物半導体層３の裏面３Ｂにおいて段付部分３Ｃ以外の全域を覆っている。発光層４は、この実施形態では、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ）からなり、その厚さは、たとえば、約１００ｎｍである。発光層４の発光波長は、たとえば４４０ｎｍ〜４６０ｎｍである。   The light emitting layer 4 is stacked on the n-type nitride semiconductor layer 3. The light emitting layer 4 covers the entire area other than the stepped portion 3 </ b> C on the back surface 3 </ b> B of the n-type nitride semiconductor layer 3. In this embodiment, the light emitting layer 4 is made of a nitride semiconductor containing In (for example, InGaN), and has a thickness of, for example, about 100 nm. The emission wavelength of the light emitting layer 4 is, for example, 440 nm to 460 nm.

ｐ型窒化物半導体層５は、発光層４と同一パターンで発光層４上に積層されている。そのため、平面視において、ｐ型窒化物半導体層５の領域は、発光層４の領域と一致している。ｐ型窒化物半導体層５は、ｐ型の窒化物半導体（たとえば、ＧａＮ）からなっていて、発光層４の発光波長に対して透明である。このように、ｎ型半導体層であるｎ型窒化物半導体層３とｐ型半導体層であるｐ型窒化物半導体層５とで発光層４を挟んだ発光ダイオード構造が形成されている。ｐ型窒化物半導体層５の厚さは、たとえば、約２００ｎｍである。この場合、ｎ型窒化物半導体層３、発光層４およびｐ型窒化物半導体層５の全体の厚さは、たとえば、約４．５μｍである。   The p-type nitride semiconductor layer 5 is stacked on the light emitting layer 4 in the same pattern as the light emitting layer 4. Therefore, the region of the p-type nitride semiconductor layer 5 matches the region of the light emitting layer 4 in plan view. The p-type nitride semiconductor layer 5 is made of a p-type nitride semiconductor (for example, GaN) and is transparent to the emission wavelength of the light-emitting layer 4. In this way, a light emitting diode structure is formed in which the light emitting layer 4 is sandwiched between the n type nitride semiconductor layer 3 which is an n type semiconductor layer and the p type nitride semiconductor layer 5 which is a p type semiconductor layer. The thickness of the p-type nitride semiconductor layer 5 is about 200 nm, for example. In this case, the total thickness of the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 is, for example, about 4.5 μm.

透明導電膜６は、ｐ型窒化物半導体層５と同一パターンでｐ型窒化物半導体層５上に積層されている。透明導電膜６は、ＺｎＯ（酸化亜鉛）またはＩＴＯ（酸化インジウム錫）からなり、発光層４の発光波長に対して透明である。この実施形態では、透明導電膜６は、ＩＴＯからなる。透明導電膜６の厚さは、たとえば約１００ｎｍ〜２００ｎｍである。また、平面視における透明導電膜６は、たとえば、約５００μｍの短辺と約１０００μｍの長辺とを有する長方形状である。   The transparent conductive film 6 is stacked on the p-type nitride semiconductor layer 5 in the same pattern as the p-type nitride semiconductor layer 5. The transparent conductive film 6 is made of ZnO (zinc oxide) or ITO (indium tin oxide) and is transparent to the emission wavelength of the light emitting layer 4. In this embodiment, the transparent conductive film 6 is made of ITO. The thickness of the transparent conductive film 6 is, for example, about 100 nm to 200 nm. Further, the transparent conductive film 6 in a plan view has, for example, a rectangular shape having a short side of about 500 μm and a long side of about 1000 μm.

第１金属膜７は、透明導電膜６と同一パターンで透明導電膜６上に積層されている。そのため、ｐ型窒化物半導体層５上に積層された透明導電膜６は、第１金属膜７とｐ型窒化物半導体層５との間に配置されている。
第１金属膜７は、Ａｇと、Ｐｄ（パラジウム）、Ｎｄ（ネオジム）およびＢｉ（ビスマス）の少なくともいずれかとを含む合金からなる。各材料の配合比率は、Ａｇが９８％程度であり、Ｐｄ、ＮｄおよびＢｉの少なくともいずれかが数％程度である。このようなＡｇを含む合金からなる第１金属膜７は、導電性が良好である。第１金属膜７の厚さは、たとえば約１００ｎｍである。 The first metal film 7 is laminated on the transparent conductive film 6 in the same pattern as the transparent conductive film 6. Therefore, the transparent conductive film 6 laminated on the p-type nitride semiconductor layer 5 is disposed between the first metal film 7 and the p-type nitride semiconductor layer 5.
The first metal film 7 is made of an alloy containing Ag and at least one of Pd (palladium), Nd (neodymium), and Bi (bismuth). As for the blending ratio of each material, Ag is about 98%, and at least one of Pd, Nd, and Bi is about several percent. The first metal film 7 made of such an alloy containing Ag has good conductivity. The thickness of the first metal film 7 is, for example, about 100 nm.

第２金属膜４２は、Ａｌ（アルミニウム）またはＡｌの合金からなる。この実施形態の第２金属膜４２は、Ａｌからなる。第２金属膜４２は、第１金属膜７と同一パターンで第１金属膜７上に積層されている。つまり、第２金属膜４２は、第１金属膜７のｐ型窒化物半導体層５とは反対側の表面７Ａと整合するパターンに形成されている。そのため、第２金属膜４２は、第１金属膜７のｐ型窒化物半導体層５とは反対側の全表面（第１金属膜７の表面７Ａの全域）に接している。また、第２金属膜４２は、第１金属膜７の表面７Ａの全域に接しているものの、表面７Ａからはみ出していないので、第１金属膜７の下の透明導電膜６に接していない。そのため、第２金属膜４２と透明導電膜６との接触に起因して第２金属膜４２のＡｌにガルバニック腐食が生じることを防止できる。第２金属膜４２の厚さは、たとえば約１００ｎｍである。   The second metal film 42 is made of Al (aluminum) or an alloy of Al. The second metal film 42 of this embodiment is made of Al. The second metal film 42 is stacked on the first metal film 7 in the same pattern as the first metal film 7. That is, the second metal film 42 is formed in a pattern that matches the surface 7A of the first metal film 7 opposite to the p-type nitride semiconductor layer 5. Therefore, the second metal film 42 is in contact with the entire surface of the first metal film 7 opposite to the p-type nitride semiconductor layer 5 (the entire area of the surface 7A of the first metal film 7). In addition, the second metal film 42 is in contact with the entire surface 7A of the first metal film 7, but does not protrude from the surface 7A, and thus is not in contact with the transparent conductive film 6 below the first metal film 7. Therefore, galvanic corrosion can be prevented from occurring in Al of the second metal film 42 due to the contact between the second metal film 42 and the transparent conductive film 6. The thickness of the second metal film 42 is about 100 nm, for example.

拡散防止膜４３は、ＴｉＷ（チタンタングステン）、ＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）またはＷＮ（タングステンナイトライド）からなる。この実施形態の拡散防止膜４３は、ＴｉＷからなる。拡散防止膜４３は、第２金属膜４２と同一パターンで第２金属膜４２上に積層されている。拡散防止膜４３は、第２金属膜４２の第１金属膜７とは反対側の表面４２Ａを覆っていて、第２金属膜４２に含まれたＡｌの拡散を防止する機能を有している。拡散防止膜４３の厚さは、たとえば約１０ｎｍである。   The diffusion prevention film 43 is made of TiW (titanium tungsten), TiN (titanium nitride), TaN (tantalum nitride), or WN (tungsten nitride). The diffusion prevention film 43 of this embodiment is made of TiW. The diffusion prevention film 43 is laminated on the second metal film 42 in the same pattern as the second metal film 42. The diffusion preventing film 43 covers the surface 42A of the second metal film 42 opposite to the first metal film 7 and has a function of preventing diffusion of Al contained in the second metal film 42. . The thickness of the diffusion preventing film 43 is about 10 nm, for example.

絶縁膜８は、ＳｉＯ２（酸化シリコン）、ＳｉＯＮ（窒化酸化シリコン）およびＳｉＮ（窒化シリコン）のうちの一種以上を含む絶縁性材料で形成されている。絶縁膜８は、拡散防止膜４３上に積層されている。絶縁膜８は、拡散防止膜４３の表面４３Ａ（換言すれば、第２金属膜４２の第１金属膜７とは反対側）の全域を覆う金属膜被覆部８Ａと、平面視における金属膜被覆部８Ａの端部から基板２側へ延びる延設部８Ｂとを一体的に有している。延設部８Ｂは、平面視における発光層４、ｐ型窒化物半導体層５、透明導電膜６、第１金属膜７、第２金属膜４２および拡散防止膜４３のそれぞれの外側端面と、ｎ型窒化物半導体層３の段付部分３Ｃとを全域に亘って覆っている。発光層４の外側端面は、発光層４においてｎ型窒化物半導体層３およびｐ型窒化物半導体層５の間から露出した端面４Ａである。 The insulating film 8 is formed of an insulating material containing one or more of SiO 2 (silicon oxide), SiON (silicon nitride oxide), and SiN (silicon nitride). The insulating film 8 is stacked on the diffusion preventing film 43. The insulating film 8 includes a metal film covering portion 8A that covers the entire surface 43A of the diffusion preventing film 43 (in other words, the side opposite to the first metal film 7 of the second metal film 42), and a metal film covering in a plan view. An extending portion 8B extending from the end of the portion 8A toward the substrate 2 is integrally provided. The extending portion 8B includes the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6, the first metal film 7, the second metal film 42, and the diffusion preventing film 43 in the plan view, and n The stepped portion 3C of the type nitride semiconductor layer 3 is covered over the entire area. The outer end face of the light emitting layer 4 is an end face 4 </ b> A exposed from between the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5 in the light emitting layer 4.

絶縁管層９は、絶縁性材料（ここでは、絶縁膜８と同じ材料）で形成されている。絶縁管層９は、絶縁膜８の金属膜被覆部８Ａから連続しており、基板２の厚さ方向に沿って基板２側へ延びる管状の層であり、絶縁膜８の一部とみなすことができる。この実施形態では、絶縁管層９は、直線的な円管状であり、その外側の直径は、３０μｍ以上５０μｍ以下であり、その厚さは１０μｍ〜２０μｍ程度である。絶縁管層９は、拡散防止膜４３、第２金属膜４２、第１金属膜７、透明導電膜６、ｐ型窒化物半導体層５および発光層４を貫通して、ｎ型窒化物半導体層３の厚さ途中まで到達している。   The insulating tube layer 9 is made of an insulating material (here, the same material as the insulating film 8). The insulating tube layer 9 is a tubular layer that is continuous from the metal film covering portion 8A of the insulating film 8 and extends toward the substrate 2 along the thickness direction of the substrate 2, and is regarded as a part of the insulating film 8. Can do. In this embodiment, the insulating tube layer 9 is a straight circular tube, the outer diameter thereof is not less than 30 μm and not more than 50 μm, and the thickness thereof is about 10 μm to 20 μm. The insulating tube layer 9 penetrates through the diffusion prevention film 43, the second metal film 42, the first metal film 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5 and the light emitting layer 4, and passes through the n-type nitride semiconductor layer. The thickness of 3 has been reached halfway.

絶縁管層９は、複数設けられており、複数の絶縁管層９は、平面視において離散して配置されている。具体的に、複数の絶縁管層９は、平面視において、均等に分散配置されている。
複数の絶縁管層９は、図１に示すように、平面視において交差する２方向（基板２の長手方向および短手方向）に沿って行列状に規則配列されていてもよいし、平面視で千鳥状に配列されていてもよい。この実施形態では、絶縁管層９の数は、１５であり、３行５列の行列状に配置されている。この場合、行方向が基板２の短手方向に一致し、列方向が基板２の長手方向に一致している。 A plurality of insulating tube layers 9 are provided, and the plurality of insulating tube layers 9 are discretely arranged in a plan view. Specifically, the plurality of insulating tube layers 9 are uniformly distributed in a plan view.
As shown in FIG. 1, the plurality of insulating tube layers 9 may be regularly arranged in a matrix along two directions intersecting in a plan view (longitudinal direction and short direction of the substrate 2). It may be arranged in a zigzag pattern. In this embodiment, the number of insulating tube layers 9 is 15 and is arranged in a matrix of 3 rows and 5 columns. In this case, the row direction coincides with the short direction of the substrate 2, and the column direction coincides with the longitudinal direction of the substrate 2.

図２を参照して、ｎ側外部接続部１０は、絶縁膜８の金属膜被覆部８Ａ上において図２における左側に偏った領域に積層されている。ｎ側外部接続部１０は、平面視において、図１および図２における左右方向（基板２の長手方向）において長手の矩形状に形成されており、平面視における絶縁膜８（金属膜被覆部８Ａ）の半分以上の領域を占めていて、当該領域における絶縁膜８に接触している（図１参照）。ｎ側外部接続部１０は、導電性材料（たとえば、Ａｌ（アルミニウム）やＡｇ（銀））からなる。ｎ側外部接続部１０の厚さは、１００ｎｍ以上であり、好ましくは、約３５０ｎｍである。図１を参照して、ｎ側外部接続部１０は、図１において左右方向に延びる１対の長手縁１０Ａと、１対の長手縁１０Ａと直交して延びる１対の短手縁１０Ｂとを含んでいる。長手縁１０Ａおよび短手縁１０Ｂは、平面視におけるｎ側外部接続部１０の外形（輪郭）を規定する辺である。   Referring to FIG. 2, n-side external connection portion 10 is stacked on the metal film covering portion 8 </ b> A of insulating film 8 in a region biased to the left in FIG. 2. The n-side external connection portion 10 is formed in a rectangular shape that is long in the left-right direction (longitudinal direction of the substrate 2) in FIGS. 1 and 2 in plan view, and the insulating film 8 (metal film covering portion 8A in plan view). ) And is in contact with the insulating film 8 in the region (see FIG. 1). The n-side external connection portion 10 is made of a conductive material (for example, Al (aluminum) or Ag (silver)). The n-side external connection portion 10 has a thickness of 100 nm or more, preferably about 350 nm. Referring to FIG. 1, n-side external connection portion 10 includes a pair of long edges 10 </ b> A extending in the left-right direction in FIG. 1 and a pair of short edges 10 </ b> B extending perpendicular to the pair of long edges 10 </ b> A. Contains. The long edge 10A and the short edge 10B are sides that define the outer shape (contour) of the n-side external connection portion 10 in plan view.

平面視において、複数の絶縁管層９のうち、１つの絶縁管層９は、矩形状のｎ側外部接続部１０の重心位置Ｇに配置されていて、残りの絶縁管層９は、重心位置Ｇを基準（対称の中心）として点対称となるように配置されている。また、複数の絶縁管層９は、ｎ側外部接続部１０の長手縁１０Ａおよび短手縁１０Ｂに沿って配置された第１縁側絶縁管層９Ａを含んでいる。図１では、１２個の第１縁側絶縁管層９Ａが、全体で矩形の額縁状をなしていて、ｎ側外部接続部１０の外形線（長手縁１０Ａおよび短手縁１０Ｂ）を縁取るように外形線に隣接して配置されている。   In plan view, one insulating tube layer 9 among the plurality of insulating tube layers 9 is disposed at the center of gravity position G of the rectangular n-side external connection portion 10, and the remaining insulating tube layers 9 are positioned at the center of gravity. They are arranged so as to be point-symmetric with respect to G (center of symmetry). The plurality of insulating tube layers 9 include a first edge-side insulating tube layer 9 </ b> A disposed along the long edge 10 </ b> A and the short edge 10 </ b> B of the n-side external connection portion 10. In FIG. 1, the twelve first edge-side insulating tube layers 9A form a rectangular frame shape as a whole, and border the outlines (long edge 10A and short edge 10B) of the n-side external connection portion 10. Are arranged adjacent to the outline.

第１コンタクト１１は、導電性材料（ここでは、ｎ側外部接続部１０と同じ材料）で形成されている。第１コンタクト１１は、ｎ側外部接続部１０と同じ材料で形成されている場合、ｎ側外部接続部１０と一体化していてもよく、ｎ側外部接続部１０の一部と考えることもできる。第１コンタクト１１は、ｎ側外部接続部１０から連続しており、基板２の厚さ方向に沿って基板２側へ延びる柱状に形成されている。この実施形態では、第１コンタクト１１は、直線状の円柱形状である。第１コンタクト１１は、複数設けられている。この実施形態では、第１コンタクト１１は、絶縁管層９と同じ数（１５個）だけ設けられている。   The first contact 11 is made of a conductive material (here, the same material as the n-side external connection portion 10). When the first contact 11 is formed of the same material as that of the n-side external connection portion 10, the first contact 11 may be integrated with the n-side external connection portion 10 or may be considered as a part of the n-side external connection portion 10. . The first contact 11 is continuous from the n-side external connection portion 10 and is formed in a column shape extending toward the substrate 2 along the thickness direction of the substrate 2. In this embodiment, the first contact 11 has a linear cylindrical shape. A plurality of first contacts 11 are provided. In this embodiment, the same number (15) of first contacts 11 as the insulating tube layers 9 are provided.

図２を参照して、各第１コンタクト１１は、絶縁膜８を貫通して、対応する絶縁管層９の中空部分に埋め込まれている。この状態で、各第１コンタクト１１は、絶縁膜８（金属膜被覆部８Ａ）および絶縁管層９を通って、ｎ型窒化物半導体層３に接続されている。第１コンタクト１１は、絶縁管層９を通ることによって、拡散防止膜４３、第２金属膜４２、第１金属膜７、透明導電膜６、ｐ型窒化物半導体層５および発光層４から分離絶縁されている。つまり、絶縁膜８（絶縁管層９を含む）は、ｎ型電極３５（第１コンタクト１１）と、ｐ型電極４０（透明導電膜６、第１金属膜７、第２金属膜４２および拡散防止膜４３）とを互いに絶縁している。   Referring to FIG. 2, each first contact 11 penetrates the insulating film 8 and is embedded in the hollow portion of the corresponding insulating tube layer 9. In this state, each first contact 11 is connected to the n-type nitride semiconductor layer 3 through the insulating film 8 (metal film covering portion 8A) and the insulating tube layer 9. The first contact 11 is separated from the diffusion preventing film 43, the second metal film 42, the first metal film 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5, and the light emitting layer 4 by passing through the insulating tube layer 9. Insulated. That is, the insulating film 8 (including the insulating tube layer 9) includes the n-type electrode 35 (first contact 11) and the p-type electrode 40 (transparent conductive film 6, first metal film 7, second metal film 42, and diffusion). The prevention film 43) is insulated from each other.

ｎ型窒化物半導体層３に対する円柱形状の第１コンタクト１１の接触部１８は、円形状である。接触部１８の直径は、たとえば２０μｍ以上４０μｍ以下であってもよく、第１コンタクト１１の寸法誤差や隣り合う第１コンタクト１１の間隔の誤差を踏まえると、好ましくは、３０μｍ程度である。接触部１８の直径を２０μｍよりも小さくすると、接触部１８における電気抵抗（接触抵抗）が増大する。   The contact portion 18 of the cylindrical first contact 11 with respect to the n-type nitride semiconductor layer 3 has a circular shape. The diameter of the contact portion 18 may be, for example, 20 μm or more and 40 μm or less, and is preferably about 30 μm in consideration of the dimensional error of the first contact 11 and the error of the interval between the adjacent first contacts 11. When the diameter of the contact portion 18 is smaller than 20 μm, the electrical resistance (contact resistance) at the contact portion 18 increases.

第１コンタクト１１（第１コンタクト１１をｎ側外部接続部１０の一部とする場合には、ｎ側外部接続部１０）は、Ａｌ、ＴｉＷ、Ｔｉ（チタン）、Ｐｔ（プラチナ）およびＡｕＳｎ（金錫）を、ｎ型窒化物半導体層３に近い側（基板２側）からこの順番で積層することによって構成されていてもよい。
図１を参照して、平面視において、円管状の絶縁管層９の円中心と、絶縁管層９の中空部分に埋め込まれた円柱状の第１コンタクト１１の円中心とは、一致している。したがって、平面視において、複数の第１コンタクト１１は、複数の絶縁管層９と同じ配列パターンで配列されている。つまり、複数の第１コンタクト１１は、平面視において、行列状をなすように、均等に分散配置されている。 The first contact 11 (when the first contact 11 is a part of the n-side external connection portion 10, the n-side external connection portion 10) includes Al, TiW, Ti (titanium), Pt (platinum), and AuSn ( Gold tin) may be laminated in this order from the side close to the n-type nitride semiconductor layer 3 (substrate 2 side).
With reference to FIG. 1, in a plan view, the circle center of the tubular insulating tube layer 9 coincides with the circle center of the columnar first contact 11 embedded in the hollow portion of the insulating tube layer 9. Yes. Therefore, the plurality of first contacts 11 are arranged in the same arrangement pattern as the plurality of insulating tube layers 9 in plan view. That is, the plurality of first contacts 11 are uniformly distributed so as to form a matrix in a plan view.

図２を参照して、ｐ側外部接続部１２は、この実施形態では、ｎ側外部接続部１０と同じ材料からなり、絶縁膜８（金属膜被覆部８Ａ）上において図２における右側に偏った領域に積層されている。ｐ側外部接続部１２は、平面視において、ｎ側外部接続部１０よりも小さいが、たとえば、ｎ側外部接続部１０と同じ厚さを有している。ｐ側外部接続部１２は、ｎ側外部接続部１０の長手方向（図１および図２における左右方向）に対して直交する方向（図２の紙面に直交する方向）に長手である（図１参照）。絶縁膜８上において、左側に偏って形成されたｎ側外部接続部１０と、右側に偏って形成されたｐ側外部接続部１２とは、たとえば約６０μｍの距離を隔てることによって分離絶縁されている。   Referring to FIG. 2, in this embodiment, the p-side external connection portion 12 is made of the same material as the n-side external connection portion 10 and is biased to the right side in FIG. 2 on the insulating film 8 (metal film covering portion 8A). It is laminated in the area. The p-side external connection portion 12 is smaller than the n-side external connection portion 10 in plan view, but has the same thickness as, for example, the n-side external connection portion 10. The p-side external connection portion 12 is long in a direction orthogonal to the longitudinal direction of the n-side external connection portion 10 (left-right direction in FIGS. 1 and 2) (direction orthogonal to the paper surface of FIG. 2) (FIG. 1). reference). On the insulating film 8, the n-side external connection portion 10 formed to be biased to the left side and the p-side external connection portion 12 formed to be biased to the right side are separated and insulated by, for example, separating a distance of about 60 μm. Yes.

第２コンタクト１３は、導電性材料（ここでは、ｐ側外部接続部１２と同じ材料）で形成されている。第２コンタクト１３は、ｐ側外部接続部１２から連続しており、基板２の厚さ方向に沿って基板２側へ延びる柱状に形成されている。第２コンタクト１３は、複数（ここでは、３つ）設けられている。複数の第２コンタクト１３は、ｐ側外部接続部１２の長手方向（図２の紙面に直交する方向）に沿って並んでいる（図１参照）。各第２コンタクト１３は、絶縁膜８を貫通している。   The second contact 13 is made of a conductive material (here, the same material as the p-side external connection portion 12). The second contact 13 is continuous from the p-side external connection portion 12 and is formed in a column shape extending toward the substrate 2 along the thickness direction of the substrate 2. A plurality of (here, three) second contacts 13 are provided. The plurality of second contacts 13 are arranged along the longitudinal direction of the p-side external connection portion 12 (direction perpendicular to the paper surface of FIG. 2) (see FIG. 1). Each second contact 13 penetrates the insulating film 8.

第２コンタクト１３（第２コンタクト１３をｐ側外部接続部１２の一部とする場合には、ｐ側外部接続部１２）は、Ａｌ、ＴｉＷ、Ｔｉ、ＰｔおよびＡｕＳｎを、基板２側からこの順番で積層することによって構成されていてもよい。
エッチングストップ層１４は、拡散防止膜４３上において、平面視で各第２コンタクト１３と一致する位置に積層されており、平面視において第２コンタクト１３よりも大きく形成されている。エッチングストップ層１４は、導電性材料で形成されており、具体的には、Ｃｒ（クロム）およびＰｔ（白金）を拡散防止膜４３側からこの順番で積層することで構成されている。エッチングストップ層１４は、拡散防止膜４３と第２コンタクト１３とに挟まれている。第２コンタクト１３は、エッチングストップ層１４を介して拡散防止膜４３に接続されている。そのため、第２コンタクト１３につながったｐ側外部接続部１２は、第２コンタクト１３、エッチングストップ層１４および拡散防止膜４３を介して、第２金属膜４２に電気的に接続されている。 The second contact 13 (when the second contact 13 is a part of the p-side external connection portion 12, the p-side external connection portion 12) receives Al, TiW, Ti, Pt, and AuSn from the substrate 2 side. You may be comprised by laminating | stacking in order.
The etching stop layer 14 is stacked on the diffusion prevention film 43 at a position that coincides with each second contact 13 in plan view, and is larger than the second contact 13 in plan view. The etching stop layer 14 is made of a conductive material. Specifically, Cr (chromium) and Pt (platinum) are stacked in this order from the diffusion prevention film 43 side. The etching stop layer 14 is sandwiched between the diffusion prevention film 43 and the second contact 13. The second contact 13 is connected to the diffusion preventing film 43 through the etching stop layer 14. Therefore, the p-side external connection portion 12 connected to the second contact 13 is electrically connected to the second metal film 42 through the second contact 13, the etching stop layer 14, and the diffusion prevention film 43.

バリア層１５は、ｎ側外部接続部１０上に、ｎ側外部接続部１０と同一パターンで積層されているとともに、ｐ側外部接続部１２上に、ｐ側外部接続部１２と同一パターンで積層されている。バリア層１５は、Ｔｉ（チタン）およびＰｔをｎ側外部接続部１０およびｐ側外部接続部１２側からこの順番で積層して構成されている。
接合層１６は、ｎ側外部接続部１０上のバリア層１５上に、ｎ側外部接続部１０と同一パターンで積層されているとともに、ｐ側外部接続部１２上のバリア層１５上に、ｐ側外部接続部１２と同一パターンで積層されている。接合層１６は、たとえば、Ａｇ、ＴｉもしくはＰｔまたはこれらの合金からなる。接合層１６は、半田またはＡｕＳｎ（金錫）からなってもよい。この実施形態では、接合層１６は、ＡｕＳｎからなる。バリア層１５によって、接合層１６からｎ側外部接続部１０およびｐ側外部接続部１２へのＳｎ（錫）の拡散が抑えられている。 The barrier layer 15 is stacked on the n-side external connection unit 10 in the same pattern as the n-side external connection unit 10, and is stacked on the p-side external connection unit 12 in the same pattern as the p-side external connection unit 12. Has been. The barrier layer 15 is configured by stacking Ti (titanium) and Pt in this order from the n-side external connection portion 10 and the p-side external connection portion 12 side.
The bonding layer 16 is laminated on the barrier layer 15 on the n-side external connection portion 10 in the same pattern as the n-side external connection portion 10, and on the barrier layer 15 on the p-side external connection portion 12, p The side external connection part 12 is laminated in the same pattern. The bonding layer 16 is made of, for example, Ag, Ti, Pt, or an alloy thereof. The bonding layer 16 may be made of solder or AuSn (gold tin). In this embodiment, the bonding layer 16 is made of AuSn. The barrier layer 15 suppresses Sn (tin) diffusion from the bonding layer 16 to the n-side external connection portion 10 and the p-side external connection portion 12.

接合層１６において、ｎ側外部接続部１０上およびｐ側外部接続部１２上のバリア層１５と接する面が下面であり、この下面とは反対側の上面を接合面１６Ａということにする。ｎ側外部接続部１０側の接合層１６の接合面１６Ａと、ｐ側外部接続部１２側の接合層１６の接合面１６Ａとはいずれも平坦面であり、同じ高さ位置（基板２の厚さ方向における位置）において面一になっている。前述したようにｎ側外部接続部１０とｐ側外部接続部１２とが分離絶縁されているので、ｎ側外部接続部１０側の接合層１６と、ｐ側外部接続部１２側の接合層１６とは、分離絶縁されている。   In the bonding layer 16, the surface in contact with the barrier layer 15 on the n-side external connection portion 10 and the p-side external connection portion 12 is the lower surface, and the upper surface opposite to the lower surface is referred to as the bonding surface 16A. The bonding surface 16A of the bonding layer 16 on the n-side external connection portion 10 side and the bonding surface 16A of the bonding layer 16 on the p-side external connection portion 12 side are both flat surfaces and have the same height position (the thickness of the substrate 2). (Position in the vertical direction). As described above, since the n-side external connection portion 10 and the p-side external connection portion 12 are separated and insulated, the junction layer 16 on the n-side external connection portion 10 side and the junction layer 16 on the p-side external connection portion 12 side are provided. Is isolated and insulated.

ｎ型窒化物半導体層３において段付部分３Ｃを除く部分と、発光層４と、ｐ型窒化物半導体層５と、透明導電膜６と、第１金属膜７と、第２金属膜４２と、拡散防止膜４３とは、平面視において一致していて、図１および図２の左右方向（基板２の長手方向）に長手の矩形状である（図１参照）。ｎ型窒化物半導体層３、発光層４、ｐ型窒化物半導体層５、透明導電膜６、第１金属膜７、第２金属膜４２および拡散防止膜４３のそれぞれは、絶縁管層９および第１コンタクト１１が形成されていない領域では、基板２の長手方向における全域に亘って存在している（図３参照）。平面視において、ｎ側外部接続部１０、ｐ側外部接続部１２、バリア層１５および接合層１６は、発光層４（ｐ型窒化物半導体層５、透明導電膜６、第１金属膜７、第２金属膜４２と、拡散防止膜４３）の内側に位置している（図１参照）。   A portion of n-type nitride semiconductor layer 3 excluding stepped portion 3C, light-emitting layer 4, p-type nitride semiconductor layer 5, transparent conductive film 6, first metal film 7, and second metal film 42 The diffusion preventing film 43 coincides in a plan view and has a rectangular shape that is long in the left-right direction of FIG. 1 and FIG. 2 (longitudinal direction of the substrate 2) (see FIG. 1). The n-type nitride semiconductor layer 3, the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6, the first metal film 7, the second metal film 42, and the diffusion prevention film 43 respectively include the insulating tube layer 9 and In the region where the first contact 11 is not formed, it exists over the entire region in the longitudinal direction of the substrate 2 (see FIG. 3). In plan view, the n-side external connection portion 10, the p-side external connection portion 12, the barrier layer 15, and the bonding layer 16 are formed of the light emitting layer 4 (p-type nitride semiconductor layer 5, transparent conductive film 6, first metal film 7, It is located inside the second metal film 42 and the diffusion preventing film 43) (see FIG. 1).

この発光素子１では、ｎ側外部接続部１０とｐ側外部接続部１２との間に順方向電圧を印加すると、ｐ側外部接続部１２からｎ側外部接続部１０へ向かって電流が流れる。電流は、ｐ側外部接続部１２からｎ側外部接続部１０へ向かって、第２コンタクト１３、エッチングストップ層１４、拡散防止膜４３、第２金属膜４２および第１金属膜７を、この順番で流れる。第１金属膜７は、導電性が良好なので、電流は、第１金属膜７において平面視における全域に広がり、その後、透明導電膜６、ｐ型窒化物半導体層５、発光層４、ｎ型窒化物半導体層３および第１コンタクト１１を、この順番で流れる。このように電流が流れることによって、ｎ型窒化物半導体層３から発光層４に電子が注入され、ｐ型窒化物半導体層５から発光層４に正孔が注入され、これらの正孔および電子が発光層４で再結合することにより、波長４４０ｎｍ〜４６０ｎｍの青色の光が発生する。この光は、ｎ型窒化物半導体層３および基板２をこの順で透過して基板２の表面２Ａから取り出される。   In the light emitting element 1, when a forward voltage is applied between the n-side external connection portion 10 and the p-side external connection portion 12, a current flows from the p-side external connection portion 12 toward the n-side external connection portion 10. The current flows from the p-side external connection portion 12 toward the n-side external connection portion 10 through the second contact 13, the etching stop layer 14, the diffusion prevention film 43, the second metal film 42, and the first metal film 7 in this order. It flows in. Since the first metal film 7 has good conductivity, the current spreads over the entire area of the first metal film 7 in plan view, and then the transparent conductive film 6, the p-type nitride semiconductor layer 5, the light emitting layer 4, and the n-type. The nitride semiconductor layer 3 and the first contact 11 flow in this order. As the current flows in this manner, electrons are injected from the n-type nitride semiconductor layer 3 into the light emitting layer 4, and holes are injected from the p-type nitride semiconductor layer 5 into the light emitting layer 4. Are recombined in the light emitting layer 4 to generate blue light having a wavelength of 440 nm to 460 nm. This light passes through n-type nitride semiconductor layer 3 and substrate 2 in this order, and is extracted from surface 2A of substrate 2.

この際、発光層４からｐ型窒化物半導体層５側に向かう光も存在し、この光は、ｐ型窒化物半導体層５および透明導電膜６をこの順で透過して、透明導電膜６と第１金属膜７との界面で反射される。反射した光は、透明導電膜６、ｐ型窒化物半導体層５、発光層４、ｎ型窒化物半導体層３および基板２をこの順で透過して基板２の表面２Ａから取り出される。つまり、発光層４からの光を、透明導電膜６を透過させて第１金属膜７で反射させ、再び透明導電膜６を透過させてｎ型窒化物半導体層３から放出させることができる。   At this time, there is also light traveling from the light-emitting layer 4 toward the p-type nitride semiconductor layer 5, and this light is transmitted through the p-type nitride semiconductor layer 5 and the transparent conductive film 6 in this order. And the first metal film 7 are reflected. The reflected light passes through the transparent conductive film 6, the p-type nitride semiconductor layer 5, the light emitting layer 4, the n-type nitride semiconductor layer 3, and the substrate 2 in this order, and is extracted from the surface 2 </ b> A of the substrate 2. That is, light from the light emitting layer 4 can be transmitted through the transparent conductive film 6 and reflected by the first metal film 7, and can be transmitted through the transparent conductive film 6 again and emitted from the n-type nitride semiconductor layer 3.

また、第１金属膜７で反射されずに、絶縁管層９内を進む光も存在し、この光は、絶縁管層９および絶縁膜８を透過して、絶縁膜８とｎ側外部接続部１０およびｐ側外部接続部１２との界面で反射される。反射した光は、絶縁膜８、絶縁管層９、透明導電膜６、ｐ型窒化物半導体層５、発光層４、ｎ型窒化物半導体層３および基板２を透過して基板２の表面２Ａから取り出される。つまり、この発光素子１は、第１の反射電極層としての第１金属膜７のほかに、第２の反射電極層としてのｎ側外部接続部１０およびｐ側外部接続部１２を備えている。第１および第２電極層１０，１２が反射電極層としての機能を有すためには、第１および第２電極層１０，１２の厚さは、１００ｎｍ以上である必要がある。   There is also light that travels through the insulating tube layer 9 without being reflected by the first metal film 7, and this light passes through the insulating tube layer 9 and the insulating film 8 and is connected to the insulating film 8 and the n-side external connection. Reflected at the interface between the portion 10 and the p-side external connection portion 12. The reflected light is transmitted through the insulating film 8, the insulating tube layer 9, the transparent conductive film 6, the p-type nitride semiconductor layer 5, the light emitting layer 4, the n-type nitride semiconductor layer 3, and the substrate 2, and the surface 2A of the substrate 2. Taken from. That is, the light emitting element 1 includes the n-side external connection portion 10 and the p-side external connection portion 12 as the second reflective electrode layer in addition to the first metal film 7 as the first reflective electrode layer. . In order for the first and second electrode layers 10 and 12 to function as reflective electrode layers, the thickness of the first and second electrode layers 10 and 12 needs to be 100 nm or more.

前述したように、基板２の裏面２Ｂには、複数の凸部１７が形成されている。これらの凸部１７によって、ｎ型窒化物半導体層３側から基板２へ向かって様々な角度から基板２の裏面２Ｂに入射される光が基板２の裏面２Ｂで全反射することを抑制できる。これにより、ｎ型窒化物半導体層３から基板２へ向かう光が、ｎ型窒化物半導体層３と基板２との界面においてｎ型窒化物半導体層３側へ反射することが抑制される。また、各凸部１７は、ｎ型窒化物半導体層３内で乱反射することでとどまっている光を基板２側へ導くこともできる。よって、光の取り出し効率が向上する。   As described above, the plurality of convex portions 17 are formed on the back surface 2 </ b> B of the substrate 2. By these convex portions 17, it is possible to prevent light incident on the back surface 2 </ b> B of the substrate 2 from various angles from the n-type nitride semiconductor layer 3 side toward the substrate 2 from being totally reflected by the back surface 2 </ b> B of the substrate 2. Thereby, the light traveling from the n-type nitride semiconductor layer 3 to the substrate 2 is suppressed from being reflected toward the n-type nitride semiconductor layer 3 at the interface between the n-type nitride semiconductor layer 3 and the substrate 2. Moreover, each convex part 17 can also guide the light staying by irregular reflection in the n-type nitride semiconductor layer 3 to the substrate 2 side. Therefore, the light extraction efficiency is improved.

以上のように、発光素子１では、第２金属膜４２がＡｌを含んでいる。Ａｌは、Ａｇよりもイオン化傾向が高く（イオンになりやすく）、イオン化したときにマイグレーション（移動）しにくい。また、Ａｌは、Ａｇよりもイオン化傾向が高くマイグレーションしにくい材料の中でも、Ａｇイオンを還元できる程度にＡｇとの間でイオン化傾向の差が大きく、さらに、半導体形成プロセスで使いやすい材料である。   As described above, in the light emitting element 1, the second metal film 42 contains Al. Al has a higher ionization tendency than Ag (easily becomes an ion) and hardly migrates when it is ionized. In addition, Al is a material that has a higher ionization tendency than Ag and is difficult to migrate, so that there is a large difference in ionization tendency from Ag to such an extent that Ag ions can be reduced, and it is easy to use in the semiconductor formation process.

このようなＡｌを含む第２金属膜４２が、Ａｇを含む第１金属膜７に接しているので、Ａｌが優先的にイオン化されることによってＡｇがイオン化されにくくなる。また、Ａｇがイオン化されたとしても、Ａｌのイオン化によって放出された電子によってＡｇイオンを還元できる。特に、Ａｌを含む第２金属膜４２が、第１金属膜７のｐ型窒化物半導体層５とは反対側の全表面（表面７Ａの全域）に接していることから、第１金属膜７におけるＡｇのイオン化の抑制や、Ａｇイオンの還元の促進を効果的に実現できる。これにより、第１金属膜７（特に表面７Ａの端縁）におけるＡｇのマイグレーションを抑制することができる。   Since the second metal film 42 containing Al is in contact with the first metal film 7 containing Ag, Ag is less likely to be ionized when Al is preferentially ionized. Moreover, even if Ag is ionized, Ag ions can be reduced by electrons emitted by ionization of Al. In particular, since the second metal film 42 containing Al is in contact with the entire surface of the first metal film 7 opposite to the p-type nitride semiconductor layer 5 (the entire surface 7A), the first metal film 7 In this case, it is possible to effectively suppress the ionization of Ag and promote the reduction of Ag ions. Thereby, Ag migration in the first metal film 7 (particularly the edge of the surface 7A) can be suppressed.

Ａｇイオンの還元させるためには、前述したように、第１金属膜７および第２金属膜４２のそれぞれの厚さを、同程度（たとえば約１００ｎｍ）としていればよいが、第２金属膜４２を第１金属膜７よりも厚くすれば、Ａｇイオンの還元効率を高めることができる。なお、第１金属膜７は、約１０ｎｍの厚さがあれば、光を反射させることができる。
図５Ａ〜図５Ｈは、図２に示す発光素子の製造方法を示す図解的な断面図である。 In order to reduce Ag ions, the first metal film 7 and the second metal film 42 may have the same thickness (for example, about 100 nm) as described above. Is made thicker than the first metal film 7, the reduction efficiency of Ag ions can be increased. The first metal film 7 can reflect light if it has a thickness of about 10 nm.
5A to 5H are schematic cross-sectional views showing a method for manufacturing the light-emitting element shown in FIG.

まず、図５Ａに示すように、基板２の裏面２Ｂに、ＳｉＮからなる層（ＳｉＮ層）を形成し、レジストパターン（図示せず）をマスクとするエッチングにより、このＳｉＮ層を、複数の凸部１７に分離する。次いで、基板２を反応容器（図示せず）内に配置して反応容器内にガス（シランガス等）を流すことによって、基板２の裏面２Ｂ上に半導体層をエピタキシャル成長させる処理が行われる。その際、ガスの流量比を変えることで、基板２の裏面２Ｂ上に、ｎ型窒化物半導体層３、発光層４およびｐ型窒化物半導体層５を、この順番で連続的に形成することができる。   First, as shown in FIG. 5A, a SiN layer (SiN layer) is formed on the back surface 2B of the substrate 2 and etching is performed using a resist pattern (not shown) as a mask. Separated into part 17. Next, a process of epitaxially growing a semiconductor layer on the back surface 2B of the substrate 2 is performed by placing the substrate 2 in a reaction vessel (not shown) and flowing a gas (such as silane gas) into the reaction vessel. At that time, the n-type nitride semiconductor layer 3, the light emitting layer 4 and the p-type nitride semiconductor layer 5 are successively formed in this order on the back surface 2B of the substrate 2 by changing the gas flow rate ratio. Can do.

次いで、図５Ｂに示すように、たとえばリフトオフ法を用いて、透明導電膜６をパターン形成する。なお、エッチングによって透明導電膜６を形成してもよい。透明導電膜６は、各絶縁管層９（図１および図２参照）と一致する位置に、透明導電膜６を貫通する貫通穴１９を有するパターンに形成され。各貫通穴１９からｐ型窒化物半導体層５が露出することになる。   Next, as shown in FIG. 5B, the transparent conductive film 6 is patterned by using, for example, a lift-off method. Note that the transparent conductive film 6 may be formed by etching. The transparent conductive film 6 is formed in a pattern having a through hole 19 that penetrates the transparent conductive film 6 at a position that coincides with each insulating tube layer 9 (see FIGS. 1 and 2). The p-type nitride semiconductor layer 5 is exposed from each through hole 19.

次いで、透明導電膜６の上、および、ｐ型窒化物半導体層５において各貫通穴１９からが露出された部分の上の全域に亘って、Ａｇの合金（第１金属膜７の材料）の層（第１層）を形成する。さらに、当該第１層の上の全域に亘って、Ａｌ（第２金属膜４２の材料）の層（第２層）を形成し、当該第２層の上の全域に亘って、ＴｉＷ（拡散防止膜４３の材料）の層（第３層）を形成する。これらの第１層、第２層および第３層に対して、図５Ｃに示すように、透明導電膜６と同一パターンのレジストパターン２０をマスクとするドライエッチングを施す。これにより、第１層、第２層および第３層の各層が選択的に一括除去される。除去後に残った第１層が、第１金属膜７となって、透明導電膜６上に、透明導電膜６と同一パターンで形成される。また、除去後に残った第２層が、第２金属膜４２となって、第１金属膜７上に、第１金属膜７と同一パターンで形成される。また、除去後に残った第３層が、拡散防止膜４３となって、第２金属膜４２上に、第２金属膜４２と同一パターンで形成される。第１金属膜７、第２金属膜４２および拡散防止膜４３のそれぞれには、平面視で透明導電膜６の各貫通穴１９と一致する位置に、貫通穴１９と同じ大きさの貫通穴２１が形成されている。   Next, an Ag alloy (material of the first metal film 7) is formed on the transparent conductive film 6 and on the entire area of the p-type nitride semiconductor layer 5 above the portion where each through hole 19 is exposed. A layer (first layer) is formed. Further, a layer (second layer) of Al (material of the second metal film 42) is formed over the entire area on the first layer, and TiW (diffusion) is formed over the entire area on the second layer. A layer (third layer) of the material of the prevention film 43 is formed. As shown in FIG. 5C, dry etching is performed on the first layer, the second layer, and the third layer using the resist pattern 20 having the same pattern as that of the transparent conductive film 6 as a mask. Thereby, each of the first layer, the second layer, and the third layer is selectively removed collectively. The first layer remaining after the removal becomes the first metal film 7 and is formed on the transparent conductive film 6 in the same pattern as the transparent conductive film 6. The second layer remaining after the removal becomes the second metal film 42 and is formed on the first metal film 7 in the same pattern as the first metal film 7. Further, the third layer remaining after the removal becomes the diffusion preventing film 43 and is formed on the second metal film 42 in the same pattern as the second metal film 42. In each of the first metal film 7, the second metal film 42, and the diffusion prevention film 43, a through hole 21 having the same size as the through hole 19 is formed at a position that coincides with each through hole 19 of the transparent conductive film 6 in plan view. Is formed.

次いで、図５Ｄに示すように、レジストパターン２０を除去してから、別のレジストパターン２２を第１金属膜７上に形成する。レジストパターン２２には、平面視で第１金属膜７の各貫通穴２１と一致する位置に、貫通穴２１と同じ大きさの開口２３が形成されている。開口２３は、平面視で同じ位置にある貫通穴１９，２１に連続している。また、平面視において、レジストパターン２２は、ｎ型窒化物半導体層３の段付部分３Ｃが位置する予定の部分には存在しない。   Next, as shown in FIG. 5D, after removing the resist pattern 20, another resist pattern 22 is formed on the first metal film 7. In the resist pattern 22, openings 23 having the same size as the through holes 21 are formed at positions corresponding to the through holes 21 of the first metal film 7 in plan view. The opening 23 is continuous with the through holes 19 and 21 at the same position in plan view. In plan view, resist pattern 22 does not exist in a portion where stepped portion 3C of n-type nitride semiconductor layer 3 is to be located.

次いで、レジストパターン２２をマスクとするドライエッチングにより、ｐ型窒化物半導体層５、発光層４およびｎ型窒化物半導体層３のそれぞれを選択的に除去する。これにより、平面視においてレジストパターン２２の各開口２３と一致する位置には、ｐ型窒化物半導体層５および発光層４を貫通して、ｎ型窒化物半導体層３の厚さ途中まで到達するトレンチ２４（この実施形態では円筒状のトレンチ）が形成され、ｎ型窒化物半導体層３に段付部分３Ｃが形成される。各トレンチ２４は、平面視で同じ位置にある開口２３および貫通穴１９，２１に連続している。平面視で同じ位置で連続する貫通穴１９，２１およびトレンチ２４は、１つのトレンチ２５を構成している。トレンチ２５は、平面視で絶縁管層９と一致する複数（ここでは、１５個）の分散した位置に形成されている。各トレンチ２５は、この実施形態では、基板２の厚さ方向に直線的に延びる円筒状であり、その断面の円形状は、基板２の厚さ方向におけるいずれの位置でも同じ大きさである。各トレンチ２５は、拡散防止膜４３、第２金属膜４２、第１金属膜７、透明導電膜６、ｐ型窒化物半導体層５および発光層４を貫通して、ｎ型窒化物半導体層３の厚さ途中まで到達している。トレンチ２５の半導体層表面（ｐ型窒化物半導体層５の表面）からの深さ（基板２の厚さ方向における寸法）は、たとえば、約１．５μｍである。また、拡散防止膜４３、第２金属膜４２、第１金属膜７、透明導電膜６、ｐ型窒化物半導体層５および発光層４のそれぞれにおいて平面視で段付部分３Ｃと一致する部分（図５Ｃ参照）は、ドライエッチングによるトレンチ２５の形成と同時に除去されている。   Next, each of p-type nitride semiconductor layer 5, light-emitting layer 4, and n-type nitride semiconductor layer 3 is selectively removed by dry etching using resist pattern 22 as a mask. As a result, through the p-type nitride semiconductor layer 5 and the light emitting layer 4, the n-type nitride semiconductor layer 3 reaches the middle of the position at a position corresponding to each opening 23 of the resist pattern 22 in plan view. A trench 24 (cylindrical trench in this embodiment) is formed, and a stepped portion 3 </ b> C is formed in the n-type nitride semiconductor layer 3. Each trench 24 is continuous with the opening 23 and the through holes 19 and 21 at the same position in plan view. The through holes 19 and 21 and the trench 24 which are continuous at the same position in plan view constitute one trench 25. The trenches 25 are formed at a plurality (15 in this case) of dispersed positions that coincide with the insulating tube layer 9 in plan view. In this embodiment, each trench 25 has a cylindrical shape extending linearly in the thickness direction of the substrate 2, and the circular shape of the cross section is the same size at any position in the thickness direction of the substrate 2. Each trench 25 penetrates the diffusion prevention film 43, the second metal film 42, the first metal film 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5, and the light emitting layer 4, and the n-type nitride semiconductor layer 3. Has reached the middle of its thickness. The depth (dimension in the thickness direction of the substrate 2) of the trench 25 from the semiconductor layer surface (the surface of the p-type nitride semiconductor layer 5) is, for example, about 1.5 μm. Further, each of the diffusion preventing film 43, the second metal film 42, the first metal film 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5 and the light emitting layer 4 is a portion that matches the stepped portion 3C in plan view ( 5C) is removed simultaneously with the formation of the trench 25 by dry etching.

次いで、レジストパターン２２を除去してから、図５Ｅに示すように、第１金属膜７上において平面視で第２コンタクト１３（図２参照）と一致する予定の位置に、たとえばリフトオフ法を用いて、エッチングストップ層１４を形成する。
次いで、図５Ｆに示すように、第１金属膜７上およびエッチングストップ層１４上に、たとえばＣＶＤ法によって、ＳｉＮからなる層（ＳｉＮ層）２６を形成する。ＳｉＮ層２６は、各トレンチ２５内に埋め尽くされるとともに、平面視における発光層４、ｐ型窒化物半導体層５、透明導電膜６、第１金属膜７、第２金属膜４２および拡散防止膜４３のそれぞれの外側端面と、ｎ型窒化物半導体層３の段付部分３Ｃとを全域に亘って覆うように形成される。ＳｉＮ層２６において、拡散防止膜４３上およびエッチングストップ層１４上にある部分は、絶縁膜８の金属膜被覆部８Ａとなり、平面視における発光層４、ｐ型窒化物半導体層５、透明導電膜６、第１金属膜７、第２金属膜４２および拡散防止膜４３のそれぞれの外側端面と、ｎ型窒化物半導体層３の段付部分３Ｃとを覆っている部分は、延設部８Ｂとなる。また、ＳｉＮ層２６において、トレンチ２５内に埋め込まれた部分は、絶縁管層９を形成することになる。 Next, after removing the resist pattern 22, as shown in FIG. 5E, for example, a lift-off method is used at a position on the first metal film 7 where the second contact 13 (see FIG. 2) is to be matched in plan view. Then, the etching stop layer 14 is formed.
Next, as shown in FIG. 5F, a layer (SiN layer) 26 made of SiN is formed on the first metal film 7 and the etching stop layer 14 by, eg, CVD. The SiN layer 26 is filled in each trench 25, and the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6, the first metal film 7, the second metal film 42, and the diffusion prevention film in a plan view. Each outer end face of 43 and stepped portion 3C of n-type nitride semiconductor layer 3 are formed so as to cover the entire area. In the SiN layer 26, portions on the diffusion prevention film 43 and the etching stop layer 14 become the metal film covering portion 8A of the insulating film 8, and the light emitting layer 4, the p-type nitride semiconductor layer 5, and the transparent conductive film in plan view. 6, portions covering the outer end faces of the first metal film 7, the second metal film 42, and the diffusion preventing film 43 and the stepped portion 3C of the n-type nitride semiconductor layer 3 are extended portions 8B. Become. In addition, in the SiN layer 26, the portion embedded in the trench 25 forms the insulating tube layer 9.

次いで、図５Ｇに示すように、絶縁膜８上に、レジストパターン２７を形成する。レジストパターン２７には、平面視で各第１コンタクト１１（図２参照）と一致する予定の位置に、開口２８が形成されていて、平面視で各第２コンタクト１３（図２参照）と一致する予定の位置に、開口２９が形成されている。
次いで、レジストパターン２７をマスクとするドライエッチングにより、絶縁膜８と、各トレンチ２５内のＳｉＮ層２６とを選択的に除去する。これにより、平面視においてレジストパターン２７の各開口２８と一致する位置の絶縁膜８およびＳｉＮ層２６がレジストパターン２７側から除去される。このドライエッチングの条件は、ｎ型窒化物半導体層３がエッチングされない条件になっている。そのため、各開口２８におけるエッチングは、トレンチ２５の底面におけるｎ型窒化物半導体層３の手前でストップする。これにより、平面視においてレジストパターン２２の各開口２８と一致する位置には、絶縁膜８およびＳｉＮ層２６を貫通してｎ型窒化物半導体層３まで到達するトレンチ３０が形成される。 Next, as shown in FIG. 5G, a resist pattern 27 is formed on the insulating film 8. An opening 28 is formed in the resist pattern 27 at a position that is supposed to coincide with each first contact 11 (see FIG. 2) in a plan view, and coincides with each second contact 13 (see FIG. 2) in a plan view. An opening 29 is formed at a position to be performed.
Next, the insulating film 8 and the SiN layer 26 in each trench 25 are selectively removed by dry etching using the resist pattern 27 as a mask. Thereby, the insulating film 8 and the SiN layer 26 at positions corresponding to the openings 28 of the resist pattern 27 in plan view are removed from the resist pattern 27 side. The dry etching conditions are such that the n-type nitride semiconductor layer 3 is not etched. Therefore, the etching in each opening 28 stops before the n-type nitride semiconductor layer 3 on the bottom surface of the trench 25. Thereby, trenches 30 that penetrate through the insulating film 8 and the SiN layer 26 and reach the n-type nitride semiconductor layer 3 are formed at positions corresponding to the openings 28 of the resist pattern 22 in plan view.

トレンチ３０は、基板２の厚さ方向に延びる円筒状であり、その断面の円形状は、基板２の厚さ方向における全域に亘って同じ大きさである。トレンチ３０は、第１コンタクト１１と同じ数（ここでは、１５個）形成されていて、各トレンチ３０は、いずれかのトレンチ２５の内側に配置されている。各トレンチ２５がｎ型窒化物半導体層３の厚さ途中まで到達しているので、各トレンチ３０も、ｎ型窒化物半導体層３の厚さ途中まで到達している。各トレンチ３０の底では、ｎ型窒化物半導体層３が露出されている。各トレンチ２５内に埋め尽くされたＳｉＮ層２６は、トレンチ３０が形成されることによって、絶縁管層９となる。   The trench 30 has a cylindrical shape extending in the thickness direction of the substrate 2, and the circular shape of the cross section is the same size over the entire region in the thickness direction of the substrate 2. The number of the trenches 30 is the same as the number of the first contacts 11 (here, 15), and each trench 30 is arranged inside one of the trenches 25. Since each trench 25 reaches the middle of the thickness of the n-type nitride semiconductor layer 3, each trench 30 also reaches the middle of the thickness of the n-type nitride semiconductor layer 3. At the bottom of each trench 30, n-type nitride semiconductor layer 3 is exposed. The SiN layer 26 filled in each trench 25 becomes the insulating tube layer 9 by forming the trench 30.

ここでのドライエッチングによって、平面視においてレジストパターン２７の各開口２９と一致する位置の絶縁膜８がレジストパターン２７側から除去される。各開口２９におけるエッチングは、エッチングストップ層１４で停止する。つまり、エッチングストップ層１４が、その直下にある拡散防止膜４３をドライエッチングから保護するので、拡散防止膜４３までエッチングされてしまうことを防止できる。その結果、平面視においてレジストパターン２７の各開口２９と一致する位置には、絶縁膜８を貫通してエッチングストップ層１４まで到達するトレンチ３１が形成される。トレンチ３１は、第２コンタクト１３と同じ数（ここでは、３個）だけ形成され、これらのトレンチ３１は、平面視における基板２の短手方向（図５Ｇの紙面に直交する方向）において等間隔で並んでいる。   By this dry etching, the insulating film 8 at a position corresponding to each opening 29 of the resist pattern 27 in plan view is removed from the resist pattern 27 side. Etching in each opening 29 stops at the etching stop layer 14. That is, the etching stop layer 14 protects the diffusion prevention film 43 located immediately below it from dry etching, so that the diffusion prevention film 43 can be prevented from being etched. As a result, trenches 31 that penetrate through the insulating film 8 and reach the etching stop layer 14 are formed at positions corresponding to the openings 29 of the resist pattern 27 in plan view. The same number of trenches 31 as the second contacts 13 (here, three) are formed, and these trenches 31 are equally spaced in the short direction of the substrate 2 in a plan view (direction perpendicular to the paper surface of FIG. 5G). Are lined up.

次いで、レジストパターン２７を除去してから、図５Ｈに示すように、たとえば蒸着により、Ａｌからなる層（Ａｌ層３２）を絶縁膜８上の全域に形成する。Ａｌ層３２は、各トレンチ３０内および各トレンチ３１内に埋め尽くされる。トレンチ３０内のＡｌ層３２は、第１コンタクト１１となり、トレンチ３１内のＡｌ層３２は、第２コンタクト１３となる。   Next, after removing the resist pattern 27, as shown in FIG. 5H, a layer made of Al (Al layer 32) is formed over the entire region of the insulating film 8, for example, by vapor deposition. The Al layer 32 is filled in each trench 30 and each trench 31. The Al layer 32 in the trench 30 becomes the first contact 11, and the Al layer 32 in the trench 31 becomes the second contact 13.

次いで、絶縁膜８上のＡｌ層３２上の全域に、たとえばスパッタ法によって、Ｔｉからなる層（Ｔｉ層）と、Ｐｔからなる層（Ｐｔ層）とをＡｌ層３２側からこの順番で積層する。これにより、Ｔｉ層およびＰｔ層の積層構造からなるバリア層１５がＡｌ層３２上に形成される。
次いで、バリア層１５上の全域に、たとえば電解めっき法によって、ＡｕＳｎからなる層（ＡｕＳｎ層）を形成する。ＡｕＳｎ層は、接合層１６である。 Next, a layer made of Ti (Ti layer) and a layer made of Pt (Pt layer) are laminated in this order from the Al layer 32 side over the entire area of the Al layer 32 on the insulating film 8 by, for example, sputtering. . Thereby, the barrier layer 15 having a laminated structure of the Ti layer and the Pt layer is formed on the Al layer 32.
Next, a layer made of AuSn (AuSn layer) is formed over the entire area of the barrier layer 15 by, for example, electrolytic plating. The AuSn layer is the bonding layer 16.

次いで、レジストパターン（図示せず）をマスクとして用いるエッチングにより、絶縁膜８上のＡｌ層３２、バリア層１５および接合層１６のそれぞれを、平面視における基板２の長手方向において、第２コンタクト１３と、第２コンタクト１３に最も近い第１コンタクト１１との間で二分する（図５Ｈ参照）。これにより、図２に示すように、絶縁膜８上のＡｌ層３２において、平面視で全ての第１コンタクト１１を覆う部分が、ｎ側外部接続部１０となり、平面視で全ての第２コンタクト１３を覆う部分が、ｐ側外部接続部１２となる。ｎ側外部接続部１０およびｐ側外部接続部１２は、分離絶縁された状態で絶縁膜８上に形成されている。ｎ側外部接続部１０が形成されることでｎ型電極３５が完成し、ｐ側外部接続部１２が形成されることでｐ型電極４０が完成する。以上の結果、発光素子１が完成する。   Next, by etching using a resist pattern (not shown) as a mask, each of the Al layer 32, the barrier layer 15, and the bonding layer 16 on the insulating film 8 is second contact 13 in the longitudinal direction of the substrate 2 in plan view. And the first contact 11 closest to the second contact 13 (see FIG. 5H). Thereby, as shown in FIG. 2, in the Al layer 32 on the insulating film 8, the portion covering all the first contacts 11 in plan view becomes the n-side external connection portion 10, and all the second contacts in plan view. A portion covering 13 becomes the p-side external connection portion 12. The n-side external connection portion 10 and the p-side external connection portion 12 are formed on the insulating film 8 in a state of being separated and insulated. The n-type electrode 35 is completed by forming the n-side external connection portion 10, and the p-type electrode 40 is completed by forming the p-side external connection portion 12. As a result, the light emitting device 1 is completed.

発光素子１は、たとえば、基板２の元基板としての１枚のウエハ（図示せず）上に多数同時に形成される。そこで、必要に応じてウエハを研削・研磨して厚みを調整した後に、ウエハを、レーザスクライバ等を用いてダイシングすると、最終的に図１〜図４に示す構造の発光素子１が個別に切り出される。
第１コンタクト１１が埋め込まれるトレンチ３０は、第１コンタクト１１と同じ大きさの円形状の断面を有しており、その直径（内径）は、２０μｍ以上４０μｍ以下である。これに対し、第２コンタクト１３が埋め込まれるトレンチ３１は、平面視においてトレンチ３０よりも大きい（図１参照）。そのため、前述したように、絶縁膜８上にＡｌ層３２を形成する際に（図５Ｈ参照）、各トレンチ３１内にＡｌ層３２を埋め尽くすと、絶縁膜８には、各トレンチ３１の跡９０が凹みとなって現れ、最終的には、第２電極１２上の接合層１６の接合面１６Ａにも現れる（図４参照）。しかし、複数のトレンチ３１は、基板２の短手方向において間隔を隔てているので（図１参照）、これらのトレンチ３１が１列につながっている場合に比べて、各トレンチ３１の跡９０は、とても小さく目立たない。そのため、第２電極１２上の接合層１６の接合面１６Ａはほとんど平坦になる。 For example, a large number of light emitting elements 1 are simultaneously formed on a single wafer (not shown) as an original substrate of the substrate 2. Therefore, after adjusting the thickness by grinding and polishing the wafer as necessary, the wafer is diced using a laser scriber or the like, and finally the light emitting element 1 having the structure shown in FIGS. It is.
The trench 30 in which the first contact 11 is embedded has a circular cross section having the same size as the first contact 11, and the diameter (inner diameter) is 20 μm or more and 40 μm or less. On the other hand, the trench 31 in which the second contact 13 is embedded is larger than the trench 30 in plan view (see FIG. 1). Therefore, as described above, when the Al layer 32 is formed on the insulating film 8 (see FIG. 5H), if the Al layer 32 is completely filled in each trench 31, the trace of each trench 31 is formed in the insulating film 8. 90 appears as a dent, and finally appears on the bonding surface 16A of the bonding layer 16 on the second electrode 12 (see FIG. 4). However, since the plurality of trenches 31 are spaced apart in the short direction of the substrate 2 (see FIG. 1), the traces 90 of the respective trenches 31 are compared to the case where these trenches 31 are connected in one row. , So small and inconspicuous. Therefore, the bonding surface 16A of the bonding layer 16 on the second electrode 12 is almost flat.

図６は、サブマウントの構造を図解的に示す断面図である。
図６に二点鎖線で示すように、発光素子１は、接合層１６によってサブマウント５０に接合され、発光素子１およびサブマウント５０は、発光素子ユニット６４を構成する。
サブマウント５０は、サブマウント基板５１と、絶縁層５２と、電極層５３と、接合層５４とを備えている。 FIG. 6 is a cross-sectional view schematically showing the structure of the submount.
As shown by a two-dot chain line in FIG. 6, the light emitting element 1 is bonded to the submount 50 by the bonding layer 16, and the light emitting element 1 and the submount 50 constitute a light emitting element unit 64.
The submount 50 includes a submount substrate 51, an insulating layer 52, an electrode layer 53, and a bonding layer 54.

サブマウント基板５１はたとえばＳｉからなる。絶縁層５２は、たとえばＳｉＯ２からなり、サブマウント基板５１の主面５１Ａ（図６における上面）の全域を覆っている。
電極層５３は、たとえばＡｌからなる。電極層５３は、絶縁層５２上において分離された２つの領域に設けられており、図６では、２つの電極層５３が、左右に隔てた状態で絶縁層５２上に形成されている。２つの電極層５３のうち、図６における左側の電極層５３を第１マウント電極層５３Ａといい、図６における右側の電極層５３を第２マウント電極層５３Ｂということにする。第１マウント電極層５３Ａと第２マウント電極層５３Ｂとは、第１電極１１および第２電極１２の間隔とほぼ等しい間隔、たとえば、６０μｍ程度の間隔を隔てて分離絶縁されて配置されている。 The submount substrate 51 is made of Si, for example. The insulating layer 52 is made of, for example, SiO 2 and covers the entire main surface 51A (upper surface in FIG. 6) of the submount substrate 51.
The electrode layer 53 is made of, for example, Al. The electrode layer 53 is provided in two regions separated on the insulating layer 52. In FIG. 6, the two electrode layers 53 are formed on the insulating layer 52 in a state of being separated from each other on the left and right. Of the two electrode layers 53, the left electrode layer 53 in FIG. 6 is referred to as a first mount electrode layer 53A, and the right electrode layer 53 in FIG. 6 is referred to as a second mount electrode layer 53B. The first mount electrode layer 53A and the second mount electrode layer 53B are separated and insulated from each other with an interval substantially equal to the interval between the first electrode 11 and the second electrode 12, for example, an interval of about 60 μm.

接合層５４は各電極層５３上に積層されている。接合層５４は、この実施形態では、サブマウント基板５１側のＴｉ層５５と、Ｔｉ層５５上に積層されたＡｕ層５６とを含む２層構造である。接合層５４において電極層５３に接触している面とは反対側の面（図６における上面）が、表面５４Ａとされる。表面５４Ａは、平坦面であり、各電極層５３上の接合層５４の表面５４Ａは、面一になっている。   The bonding layer 54 is laminated on each electrode layer 53. In this embodiment, the bonding layer 54 has a two-layer structure including a Ti layer 55 on the submount substrate 51 side and an Au layer 56 stacked on the Ti layer 55. A surface (an upper surface in FIG. 6) opposite to the surface in contact with the electrode layer 53 in the bonding layer 54 is a surface 54A. The surface 54A is a flat surface, and the surface 54A of the bonding layer 54 on each electrode layer 53 is flush.

図７は、サブマウントの模式的な平面図である。
平面視において、第１マウント電極層５３Ａ上の接合層５４は、発光素子１のｎ側外部接続部１０上の接合層１６と同じ大きさであり、第２マウント電極層５３Ｂ上の接合層５４は、発光素子１のｐ側外部接続部１２上の接合層１６と同じ大きさである（図１参照）。 FIG. 7 is a schematic plan view of the submount.
In plan view, the bonding layer 54 on the first mount electrode layer 53A has the same size as the bonding layer 16 on the n-side external connection portion 10 of the light emitting element 1, and the bonding layer 54 on the second mount electrode layer 53B. Is the same size as the bonding layer 16 on the p-side external connection portion 12 of the light emitting element 1 (see FIG. 1).

図８Ａは、発光装置の構造を図解的に示す断面図である。
図８Ａを参照して、発光装置６０は、発光素子ユニット６４（発光素子１およびサブマウント５０）と、支持基板６１とを含んでいる。
支持基板６１は、絶縁性材料で形成された絶縁基板６２と、絶縁基板６２の両端から露出するように設けられて、発光素子１と外部とを電気的に接続する金属製の一対のリード６３とを有している。絶縁基板６２は、たとえば平面視矩形に形成されており、その対向する一対の辺に沿って一対のリード６３がそれぞれ帯状に形成されている。各リード６３は、絶縁基板６２の一対の端縁に沿って、上面から側面を渡って下面に至るように折り返され、横向きＵ字形断面を有するように形成されている。 FIG. 8A is a cross-sectional view schematically showing the structure of the light-emitting device.
With reference to FIG. 8A, the light emitting device 60 includes a light emitting element unit 64 (light emitting element 1 and submount 50) and a support substrate 61.
The support substrate 61 is provided so as to be exposed from both ends of the insulating substrate 62 made of an insulating material, and a pair of metal leads 63 that electrically connect the light emitting element 1 and the outside. And have. The insulating substrate 62 is formed, for example, in a rectangular shape in plan view, and a pair of leads 63 are formed in a strip shape along a pair of opposing sides. Each lead 63 is folded back along the pair of edges of the insulating substrate 62 so as to cross from the upper surface to the lower surface, and has a lateral U-shaped cross section.

発光素子ユニット６４の組立に際しては、たとえば、サブマウント５０を、図８Ａに示すように、接合層５４の表面５４Ａが上を向くような姿勢にする。また、図２に示す発光素子１を、接合層１６の接合面１６Ａが下を向くような姿勢（図２とは上下が逆の姿勢）にし、図８Ａの姿勢にあるサブマウント５０に対して上から対向させる。このとき、発光素子１では、ｐ型窒化物半導体層５がサブマウント５０のサブマウント基板５１の主面５１Ａに対して上から対向している。   When assembling the light emitting element unit 64, for example, the submount 50 is placed in a posture such that the surface 54A of the bonding layer 54 faces upward as shown in FIG. 8A. Further, the light-emitting element 1 shown in FIG. 2 is placed in a posture in which the bonding surface 16A of the bonding layer 16 faces downward (upside down with respect to FIG. 2), and with respect to the submount 50 in the posture of FIG. 8A. Oppose from above. At this time, in the light emitting element 1, the p-type nitride semiconductor layer 5 faces the main surface 51 </ b> A of the submount substrate 51 of the submount 50 from above.

発光素子１をサブマウント５０に接近させると、図８Ａに示すように、発光素子１の接合層１６の接合面１６Ａと、サブマウント５０の接合層５４の表面５４Ａとが面接触する。具体的には、ｎ側外部接続部１０側の接合層１６の接合面１６Ａが、第１マウント電極層５３Ａ側の接合層５４の表面５４Ａに対して面接触し、ｐ側外部接続部１２側の接合層１６の接合面１６Ａが、第２マウント電極層５３Ｂ側の接合層５４の表面５４Ａに対して面接触する。この状態でリフロー（熱処理）を行えば、ｎ側外部接続部１０と第１マウント電極層５３Ａとが接合層１６，５４を介して接合され、かつｐ側外部接続部１２と第２マウント電極層５３Ｂとが接合層１６，５４を介して接合される。接合層１６と接合層５４とが融解・固着して互いに接合すると、発光素子１が、電極層５３および接合層５４を介してサブマウント５０のサブマウント基板５１に接合され、サブマウント５０にフリップチップ接続される。ｎ側外部接続部１０およびｐ側外部接続部１２の両方が金属膜被覆部８Ａ上に配置されているので、サブマウント基板５１に対して発光素子１における金属膜被覆部８Ａ側を対向させることによって、サブマウント基板５１に発光素子１をフリップチップ接続することができる。フリップチップ接続の結果、発光素子１とサブマウント５０とが一体化した発光素子ユニット６４が得られる。   When the light emitting element 1 is brought close to the submount 50, the bonding surface 16A of the bonding layer 16 of the light emitting element 1 and the surface 54A of the bonding layer 54 of the submount 50 come into surface contact as shown in FIG. 8A. Specifically, the bonding surface 16A of the bonding layer 16 on the n-side external connection unit 10 side is in surface contact with the surface 54A of the bonding layer 54 on the first mount electrode layer 53A side, and the p-side external connection unit 12 side The bonding surface 16A of the bonding layer 16 is in surface contact with the surface 54A of the bonding layer 54 on the second mount electrode layer 53B side. If reflow (heat treatment) is performed in this state, the n-side external connection portion 10 and the first mount electrode layer 53A are joined via the joining layers 16 and 54, and the p-side external connection portion 12 and the second mount electrode layer are joined. 53B is bonded via the bonding layers 16 and 54. When the bonding layer 16 and the bonding layer 54 are melted and fixed and bonded to each other, the light-emitting element 1 is bonded to the submount substrate 51 of the submount 50 via the electrode layer 53 and the bonding layer 54 and flipped to the submount 50. Chip connected. Since both the n-side external connection portion 10 and the p-side external connection portion 12 are arranged on the metal film covering portion 8A, the metal film covering portion 8A side of the light emitting element 1 is made to face the submount substrate 51. Thus, the light-emitting element 1 can be flip-chip connected to the submount substrate 51. As a result of the flip chip connection, a light emitting element unit 64 in which the light emitting element 1 and the submount 50 are integrated is obtained.

前述したように、第２電極１２上の接合層１６の接合面１６Ａには、各トレンチ３１の跡９０があるがとても小さいので、この接合面１６Ａは、ほとんど平坦である（図４参照）。そのため、この接合面１６Ａと、第２マウント電極層５３Ｂ側の接合層５４の表面５４Ａとの面接触に対して、各トレンチ３１の跡９０が影響を与えることはなく、これらの接合面１６Ａおよび表面５４Ａは、ほぼ全域に亘って面接触している。また、発光素子１側のｎ側外部接続部１０とｐ側外部接続部１２とが、約６０μｍという十分な距離を隔てていて、サブマウント５０側の第１マウント電極層５３Ａと第２マウント電極層５３Ｂとが、同様に十分な距離を隔てている。そのため、多少の取り付け誤差があっても、ｎ側外部接続部１０が第２マウント電極層５３Ｂに接続されたり、ｐ側外部接続部１２が第１マウント電極層５３Ａに接続されたりすることがないので、発光素子１をサブマウント５０に確実にフリップチップ接続できる。   As described above, the bonding surface 16A of the bonding layer 16 on the second electrode 12 has traces 90 of the respective trenches 31 but is very small. Therefore, the bonding surface 16A is almost flat (see FIG. 4). Therefore, the trace 90 of each trench 31 does not affect the surface contact between the bonding surface 16A and the surface 54A of the bonding layer 54 on the second mount electrode layer 53B side. The surface 54A is in surface contact over substantially the entire region. In addition, the n-side external connection portion 10 and the p-side external connection portion 12 on the light emitting element 1 side are separated by a sufficient distance of about 60 μm, and the first mount electrode layer 53A and the second mount electrode on the submount 50 side are separated. Layer 53B is similarly spaced a sufficient distance away. Therefore, even if there is some attachment error, the n-side external connection portion 10 is not connected to the second mount electrode layer 53B, and the p-side external connection portion 12 is not connected to the first mount electrode layer 53A. Therefore, the light emitting element 1 can be reliably flip-chip connected to the submount 50.

サブマウント５０のサブマウント基板５１を絶縁基板６２の一表面に対向させることで、発光素子ユニット６４は、当該絶縁基板６２に接合される。そして、ｎ側外部接続部１０に接続された第１マウント電極層５３Ａと、第１マウント電極層５３Ａ側のリード６３とが、ボンディングワイヤ６５によって接続される。また、ｐ側外部接続部１２に接続された第２マウント電極層５３Ｂと、第２マウント電極層５３Ｂ側のリード６３とが、ボンディングワイヤ６５によって接続される。これにより、発光素子ユニット６４と支持基板６１とが一体化されて発光装置６０が完成する。   The light emitting element unit 64 is bonded to the insulating substrate 62 by making the submount substrate 51 of the submount 50 face one surface of the insulating substrate 62. Then, the first mount electrode layer 53A connected to the n-side external connection portion 10 and the lead 63 on the first mount electrode layer 53A side are connected by a bonding wire 65. The second mount electrode layer 53B connected to the p-side external connection portion 12 and the lead 63 on the second mount electrode layer 53B side are connected by a bonding wire 65. Thereby, the light emitting element unit 64 and the support substrate 61 are integrated, and the light emitting device 60 is completed.

図８Ｂに図解的な斜視図を示すように、支持基板６１は、長尺形状（帯状）に形成されていてもよく、このような長尺な支持基板６１の表面に、複数の発光素子ユニット６４が実装されてＬＥＤ（発光ダイオード）バーを構成していてもよい。図８Ｂには、支持基板６１の一表面に複数の発光素子ユニット６４が直線状に一列に配列された発光装置６０が示されている。このような発光装置６０は、たとえば、液晶表示装置のバックライト用光源として用いることができる。なお、支持基板６１上の複数の発光素子ユニット６４は、直線状に一列に配列されている必要はなく、２列に配列されていてもよいし、千鳥状に配列されていてもよい。また、各発光素子ユニット６４上に、蛍光体を含んだ封止樹脂をポッティングしてもよい。   As shown in the schematic perspective view of FIG. 8B, the support substrate 61 may be formed in a long shape (band shape), and a plurality of light emitting element units are formed on the surface of the long support substrate 61. 64 may be mounted to constitute an LED (light emitting diode) bar. FIG. 8B shows a light emitting device 60 in which a plurality of light emitting element units 64 are linearly arranged on one surface of a support substrate 61. Such a light emitting device 60 can be used, for example, as a light source for a backlight of a liquid crystal display device. The plurality of light emitting element units 64 on the support substrate 61 do not have to be arranged in a line in a straight line, and may be arranged in two lines or in a staggered pattern. Further, a sealing resin containing a phosphor may be potted on each light emitting element unit 64.

図９は、発光素子ユニット６４を用いた発光素子パッケージの模式的な斜視図である。
発光素子パッケージ７０は、図８Ａに示した構造の発光装置６０と樹脂パッケージ７１と封止樹脂７２とを含んでいる。
樹脂パッケージ７１は、樹脂が充填されたリング状のケースであり、その内側に発光素子ユニット６４を収容して（覆って）側方から包囲して保護した状態で、支持基板６１に固定されている。樹脂パッケージ７１の内壁面は、発光素子ユニット６４の発光素子１から出射された光を反射させて外部へ取り出すための反射面７１ａを形成している。この実施形態では、反射面７１ａは、内方に向かうに従って支持基板６１に近づくように傾斜した傾斜面からなり、発光素子１からの光を光取り出し方向（基板２の法線方向）に向かって反射するように構成されている。 FIG. 9 is a schematic perspective view of a light emitting device package using the light emitting device unit 64.
The light emitting element package 70 includes a light emitting device 60 having a structure shown in FIG. 8A, a resin package 71, and a sealing resin 72.
The resin package 71 is a ring-shaped case filled with resin. The light-emitting element unit 64 is accommodated (covered) inside and protected from the side, and is fixed to the support substrate 61. Yes. The inner wall surface of the resin package 71 forms a reflection surface 71 a for reflecting the light emitted from the light emitting element 1 of the light emitting element unit 64 and taking it out to the outside. In this embodiment, the reflecting surface 71a is an inclined surface that is inclined so as to approach the support substrate 61 as it goes inward, and the light from the light emitting element 1 is directed in the light extraction direction (normal direction of the substrate 2). It is configured to reflect.

封止樹脂７２は、発光素子１の発光波長に対して透明な透明樹脂（たとえば、シリコーンやエポキシなど）からなり、発光素子１およびボンディングワイヤ６５などを封止している。または、この透明樹脂に蛍光体を混合してもよい。発光装置６０が青色発光し、蛍光体として黄色発光のものを配置すると、自然発光が得られる。
図９には、支持基板６１上に一つの発光素子ユニット６４が実装されている構造を示したが、むろん、支持基板６１上に複数個の発光素子ユニット６４が共通に実装されていて、それらが封止樹脂７２によって共通に封止されていてもよい。 The sealing resin 72 is made of a transparent resin (for example, silicone or epoxy) that is transparent with respect to the light emission wavelength of the light emitting element 1 and seals the light emitting element 1 and the bonding wire 65. Or you may mix a fluorescent substance with this transparent resin. When the light emitting device 60 emits blue light and a phosphor emitting yellow light is disposed, spontaneous light emission is obtained.
FIG. 9 shows a structure in which one light emitting element unit 64 is mounted on the support substrate 61, but it goes without saying that a plurality of light emitting element units 64 are mounted in common on the support substrate 61. May be sealed in common by the sealing resin 72.

以上のほかにも、この発明はさらに種々の実施形態をとり得る。たとえば、前述の実施形態では、第１コンタクト１１が円柱形状を有する例を示したが、第１コンタクト１１は多角柱形状を有していてもよい。また、第１コンタクト１１は、その軸直角断面形状が軸方向に沿って一様である必要はなく、たとえば、接触部１８から離れるに従って断面積が大きくなるように設計されていてもよい。また、前述の実施形態では、窒化物半導体としてＧａＮを例示したが、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの他の窒化物半導体が用いられてもよい。窒化物半導体は、一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。 In addition to the above, the present invention can take various embodiments. For example, in the above-described embodiment, the example in which the first contact 11 has a cylindrical shape has been described. However, the first contact 11 may have a polygonal column shape. Further, the first contact 11 does not have to have a uniform cross-sectional shape perpendicular to the axis along the axial direction, and may be designed so that the cross-sectional area increases as the distance from the contact portion 18 increases, for example. In the above-described embodiment, GaN is exemplified as the nitride semiconductor, but other nitride semiconductors such as aluminum nitride (AlN) and indium nitride (InN) may be used. A nitride semiconductor can be generally expressed as Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).

１ 発光素子
３ ｎ型窒化物半導体層
４ 発光層
５ ｐ型窒化物半導体層
６ 透明導電膜
７ 第１金属膜
７Ａ 表面
８ 絶縁膜
８Ａ 金属膜被覆部
１０ ｎ側外部接続部
１２ ｐ側外部接続部
３５ ｎ型電極
４０ ｐ型電極
４２ 第２電極膜
４２Ａ 表面
４３ 拡散防止膜
５１ サブマウント基板
５１Ａ 主面
６４ 発光素子ユニット
７０ 発光素子パッケージ
７１ 樹脂パッケージ DESCRIPTION OF SYMBOLS 1 Light emitting element 3 N type nitride semiconductor layer 4 Light emitting layer 5 P type nitride semiconductor layer 6 Transparent conductive film 7 1st metal film 7A Surface 8 Insulating film 8A Metal film coating | coated part 10 n side external connection part 12 p side external connection Part 35 n-type electrode 40 p-type electrode 42 second electrode film 42A surface 43 diffusion prevention film 51 submount substrate 51A main surface 64 light-emitting element unit 70 light-emitting element package 71 resin package

Claims (9)

ｎ型窒化物半導体層と、
前記ｎ型窒化物半導体層に積層された発光層と、
前記発光層に積層されたｐ型窒化物半導体層と、
前記ｎ型窒化物半導体層に接続されたｎ型電極と、
前記ｐ型窒化物半導体層に接続されたｐ型電極とを含み、
前記ｐ型電極が、Ａｇを含む第１金属膜と、前記第１金属膜の前記ｐ型窒化物半導体層とは反対側の全表面に接し、Ａｌを含み、前記第１金属膜よりも厚い第２金属膜とを有するｐ型電極を含む、発光素子。 an n-type nitride semiconductor layer;
A light emitting layer stacked on the n-type nitride semiconductor layer;
A p-type nitride semiconductor layer stacked on the light emitting layer;
An n-type electrode connected to the n-type nitride semiconductor layer;
A p-type electrode connected to the p-type nitride semiconductor layer,
The p-type electrode includes a first metal layer containing Ag, the contact with the entire surface opposite to the p-type nitride semiconductor layer of the first metal film, look including the Al, than the first metal film A light emitting device including a p-type electrode having a thick second metal film. 前記ｐ型電極が、前記第１金属膜と前記ｐ型窒化物半導体層との間に配置された透明導電膜をさらに含む、請求項１に記載の発光素子。   The light emitting device according to claim 1, wherein the p-type electrode further includes a transparent conductive film disposed between the first metal film and the p-type nitride semiconductor layer. 前記第２金属膜が、前記透明導電膜に接しないように形成されている、請求項２に記載の発光素子。   The light emitting element according to claim 2, wherein the second metal film is formed so as not to contact the transparent conductive film. 前記第２金属膜が、前記第１金属膜の前記ｐ型窒化物半導体層とは反対側の表面と整合するパターンに形成されている、請求項１〜３のいずれか一項に記載の発光素子。   The light emission according to any one of claims 1 to 3, wherein the second metal film is formed in a pattern that matches a surface of the first metal film opposite to the p-type nitride semiconductor layer. element. 前記ｐ型電極が、前記第２金属膜の前記第１金属膜とは反対側の表面を覆い、Ａｌの拡散を防止する拡散防止膜をさらに含む、請求項１〜４のいずれか一項に記載の発光素子。   The said p-type electrode further includes the diffusion prevention film which covers the surface on the opposite side to the said 1st metal film of the said 2nd metal film, and prevents the spreading | diffusion of Al. The light emitting element of description. 前記第２金属膜の前記第１金属膜とは反対側を覆う金属膜被覆部を有し、前記ｎ型電極および前記ｐ型電極を互いに絶縁する絶縁膜をさらに含み、
前記ｎ型電極が、前記金属膜被覆部上に配置されたｎ側外部接続部を含み、
前記ｐ型電極が、前記第２金属膜に電気的に接続され前記金属膜被覆部上に配置されたｐ側外部接続部を含む、請求項１〜５のいずれか一項に記載の発光素子。 A metal film covering portion that covers a side of the second metal film opposite to the first metal film, and further includes an insulating film that insulates the n-type electrode and the p-type electrode from each other;
The n-type electrode includes an n-side external connection portion disposed on the metal film covering portion;
The light emitting device according to claim 1, wherein the p-type electrode includes a p-side external connection portion that is electrically connected to the second metal film and disposed on the metal film covering portion. . 前記絶縁膜が、ＳｉＯ２、ＳｉＯＮおよびＳｉＮのうちの一種以上を含む、請求項６に記載の発光素子。 The light emitting device according to claim 6, wherein the insulating film includes one or more of SiO 2 , SiON, and SiN. 主面を有するサブマウント基板と、
前記ｐ型窒化物半導体層を前記サブマウント基板の主面に対向させて当該サブマウント基板に接合された請求項１〜７のいずれか一項に記載の発光素子と
を含む、発光素子ユニット。 A submount substrate having a main surface;
The light emitting element unit containing the light emitting element as described in any one of Claims 1-7 with which the said p-type nitride semiconductor layer was made to oppose the main surface of the said submount board | substrate, and was joined to the said submount board | substrate. 請求項８に記載の発光素子ユニットと、前記発光素子ユニットを収容した樹脂パッケージとを含む、発光素子パッケージ。   The light emitting element package containing the light emitting element unit of Claim 8, and the resin package which accommodated the said light emitting element unit.
JP2012160834A 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package Expired - Fee Related JP6016014B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160834A JP6016014B2 (en) 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012160834A JP6016014B2 (en) 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package

Publications (2)

Publication Number Publication Date
JP2014022610A JP2014022610A (en) 2014-02-03
JP6016014B2 true JP6016014B2 (en) 2016-10-26

Family

ID=50197153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160834A Expired - Fee Related JP6016014B2 (en) 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package

Country Status (1)

Country Link
JP (1) JP6016014B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265799B2 (en) * 2014-03-14 2018-01-24 スタンレー電気株式会社 Semiconductor light emitting device
US9614126B2 (en) 2015-04-27 2017-04-04 Nichia Corporation Light emitting device
JP6468057B2 (en) * 2015-04-28 2019-02-13 日亜化学工業株式会社 Light emitting element
JP6387973B2 (en) 2016-01-27 2018-09-12 日亜化学工業株式会社 Light emitting device
KR102476139B1 (en) 2016-08-03 2022-12-09 삼성전자주식회사 Semiconductor light emitting device
JP7296002B2 (en) * 2018-11-15 2023-06-21 日機装株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349301A (en) * 2003-05-20 2004-12-09 Sharp Corp Light emitting diode element electrode and light emitting diode element
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP2006269912A (en) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd Light emitting device and manufacturing method thereof
JP2009283551A (en) * 2008-05-20 2009-12-03 Showa Denko Kk Semiconductor light emitting element, method for manufacturing thereof, and lamp
JP5310371B2 (en) * 2009-08-10 2013-10-09 ソニー株式会社 Semiconductor light emitting device and manufacturing method thereof
JP2011066073A (en) * 2009-09-15 2011-03-31 Showa Denko Kk Semiconductor light-emitting element
JP5630384B2 (en) * 2010-09-28 2014-11-26 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method
JP2012124429A (en) * 2010-12-10 2012-06-28 Rohm Co Ltd Light-emitting element, light-emitting element unit, light-emitting element package and method of manufacturing light-emitting element
JP5777879B2 (en) * 2010-12-27 2015-09-09 ローム株式会社 Light emitting device, light emitting device unit, and light emitting device package

Also Published As

Publication number Publication date
JP2014022610A (en) 2014-02-03

Similar Documents

Publication Publication Date Title
JP5777879B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP6041341B2 (en) Light emitting device, light emitting device unit, and light emitting device package
US9142729B2 (en) Light emitting element
KR102135624B1 (en) Light emitting diode and led module having the same
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
CN108598251B (en) Semiconductor light emitting element
TWI529970B (en) Semiconductor light emitting device and method for manufacturing same
JP6016014B2 (en) Light emitting device, light emitting device unit, and light emitting device package
US10103305B2 (en) High efficiency light emitting device
US9947834B2 (en) Light emitting element and light emitting element package
JP5326957B2 (en) Light emitting device manufacturing method and light emitting device
KR102588170B1 (en) Semiconductor light emitting device having a reflector layer of multilayer structure
JP6009041B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP5950257B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP2011071339A (en) Light-emitting element
JP2014022607A (en) Light-emitting element, light-emitting element unit and light-emitting element package
TWI497765B (en) Semiconductor light emitting device
JP5151764B2 (en) Light emitting device and method for manufacturing light emitting device
JP2006237467A (en) Semiconductor light emitting element and manufacturing method thereof
JP6654219B2 (en) Light emitting device and light emitting device package
JP2005347492A (en) Semiconductor light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6016014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees