JP5950257B2 - Light emitting device, light emitting device unit, and light emitting device package - Google Patents

Light emitting device, light emitting device unit, and light emitting device package Download PDF

Info

Publication number
JP5950257B2
JP5950257B2 JP2012160833A JP2012160833A JP5950257B2 JP 5950257 B2 JP5950257 B2 JP 5950257B2 JP 2012160833 A JP2012160833 A JP 2012160833A JP 2012160833 A JP2012160833 A JP 2012160833A JP 5950257 B2 JP5950257 B2 JP 5950257B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
nitride semiconductor
semiconductor layer
type nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012160833A
Other languages
Japanese (ja)
Other versions
JP2014022609A (en
Inventor
岳利 田中
岳利 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012160833A priority Critical patent/JP5950257B2/en
Publication of JP2014022609A publication Critical patent/JP2014022609A/en
Application granted granted Critical
Publication of JP5950257B2 publication Critical patent/JP5950257B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

この発明は、発光素子、これを含む発光素子ユニットおよび発光素子ユニットを樹脂パッケージで覆った発光素子パッケージに関する。   The present invention relates to a light emitting element, a light emitting element unit including the light emitting element, and a light emitting element package in which the light emitting element unit is covered with a resin package.

１つの先行技術に係る発光素子は、特許文献１に開示されている。この発光素子では、透明基板の表面に第一形態半導体層が形成され、第一形態半導体層の部分的な表面には、ｎ電極となる第一電極が形成され、第一形態半導体層の表面には、第一電極を被覆しないように主動層が形成されている。主動層の表面には第二形態半導体層が形成され、第二形態半導体層の表面には、ｐ電極となる第二電極が形成されている。第二電極は、多層の複合金属コーティング層から構成されており、第二形態半導体層の表面側から、透明導電層と、金属反射層と、阻害層と、結合層とを含んでいる。主動層から第二電極へ放射された光は、第二電極において透明基板の方向に反射される。   A light-emitting element according to one prior art is disclosed in Patent Document 1. In this light emitting device, the first form semiconductor layer is formed on the surface of the transparent substrate, the first electrode serving as the n electrode is formed on a partial surface of the first form semiconductor layer, and the surface of the first form semiconductor layer is formed. The main dynamic layer is formed so as not to cover the first electrode. A second-type semiconductor layer is formed on the surface of the main dynamic layer, and a second electrode serving as a p-electrode is formed on the surface of the second-type semiconductor layer. The 2nd electrode is comprised from the multilayer composite metal coating layer, and contains the transparent conductive layer, the metal reflection layer, the inhibition layer, and the coupling | bonding layer from the surface side of the 2nd form semiconductor layer. The light emitted from the main moving layer to the second electrode is reflected by the second electrode toward the transparent substrate.

特開２００６−１２１０８４号公報JP 2006-121084 A

請求項１記載の発明は、ｎ型窒化物半導体層と、前記ｎ型窒化物半導体層に積層された発光層と、前記発光層に積層されたｐ型窒化物半導体層と、前記ｎ型窒化物半導体層に接続されたｎ型電極と、前記ｐ型窒化物半導体層に接続されたｐ型電極とを含み、前記ｐ型電極が、ＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層を交互に積層した導電性多層反射鏡を含み、前記導電性多層反射鏡が周期構造の異なる第１多層反射鏡部および第２多層反射鏡部を有している、発光素子である。 The invention according to claim 1 is an n-type nitride semiconductor layer, a light emitting layer stacked on the n-type nitride semiconductor layer, a p-type nitride semiconductor layer stacked on the light-emitting layer, and the n-type nitride An p-type electrode connected to the p-type nitride semiconductor layer, and the p-type electrode includes an In x Ga 1-x O layer and an Nb 2 O 5 layer Is a light-emitting element including a conductive multilayer reflecting mirror in which layers are alternately stacked, and the conductive multilayer reflecting mirror includes a first multilayer reflecting mirror section and a second multilayer reflecting mirror section having different periodic structures.

この構成によれば、発光層からの光は、直ちにｎ型窒化物半導体層から放出されたり、一旦ｐ型窒化物半導体層を透過してｐ型電極の導電性多層反射鏡で反射した後にｎ型窒化物半導体層から放出されたりする。
ｐ型電極において、光を反射させるために、反射率が高いＡｇやＡｌを用いた反射層を形成することが考えられる。Ａｇは、イオン化してｎ型電極へ移動すること（マイグレーション）が懸念される。Ａｇのマイグレーションが生じると、ｎ型電極とｐ型電極との間で短絡が生じる虞がある。また、Ａｌの場合には、ガルバニック腐食の懸念がある。そのため、反射層では、ＡｇやＡｌを使用したくない。 According to this configuration, light from the light emitting layer is immediately emitted from the n-type nitride semiconductor layer, or once transmitted through the p-type nitride semiconductor layer and reflected by the conductive multilayer reflector of the p-type electrode. Or released from the type nitride semiconductor layer.
In the p-type electrode, in order to reflect light, it is conceivable to form a reflective layer using Ag or Al having a high reflectance. There is a concern that Ag ionizes and moves to the n-type electrode (migration). When Ag migration occurs, there is a risk of a short circuit between the n-type electrode and the p-type electrode. In the case of Al, there is a concern of galvanic corrosion. Therefore, Ag and Al are not desired to be used in the reflective layer.

そこで、導電性多層反射鏡は、ＡｇやＡｌを使用せず、ＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。導電性多層反射鏡は、周期構造の異なる第１多層反射鏡部および第２反射鏡部を有していることから、透明電極層の積層方向に沿う方向（導電性多層反射鏡に垂直な方向）からの光だけでなく、当該積層方向に傾斜した方向からの光も反射させることができる。これにより、ＡｇやＡｌを用いなくてもｎ型窒化物半導体層からの光の取り出し効率（輝度）が向上され、さらに、ＡｇやＡｌを用いないことにより信頼性の高い長寿命の発光素子を提供できる。 Therefore, the conductive multilayer reflector is configured by alternately laminating two types of transparent electrode layers having different refractive indexes, such as In x Ga 1-x O layer and Nb 2 O 5 layer, without using Ag or Al. Has been. Since the conductive multilayer reflector has the first multilayer reflector part and the second reflector part having different periodic structures, the direction along the stacking direction of the transparent electrode layer (direction perpendicular to the conductive multilayer reflector) ) As well as light from a direction inclined in the stacking direction can be reflected. As a result, the light extraction efficiency (luminance) from the n-type nitride semiconductor layer is improved without using Ag or Al. Furthermore, a reliable and long-life light-emitting element can be obtained by using no Ag or Al. Can be provided.

請求項２記載の発明は、前記第１多層反射鏡部および前記第２多層反射鏡部は、ＩｎｘＧａ１−ｘＯ層の層厚、Ｎｂ２Ｏ５層の層厚、ならびにＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層の各層厚を合計した周期厚のうちの少なくとも一つが異なる、請求項１に記載の発光素子である。この構成によれば、第１多層反射鏡部および第２反射鏡部の周期構造を異ならせることができる。 According to a second aspect of the present invention, the first multilayer reflector part and the second multilayer reflector part are formed of an In x Ga 1-x O layer, an Nb 2 O 5 layer, and an In x Ga layer. 2. The light emitting device according to claim 1, wherein at least one of the periodic thicknesses obtained by summing the thicknesses of the 1-x O layer and the Nb 2 O 5 layer is different. According to this configuration, the periodic structures of the first multilayer reflector part and the second reflector part can be made different.

請求項３記載の発明は、前記ｐ型窒化物半導体層と前記導電性多層反射鏡との間に、ＩＴＯまたはＺｎＯからなる透明導電膜が配置されている、請求項１または２に記載の発光素子である。この構成によれば、導電性多層反射鏡は、透明導電膜を介することによってｐ型窒化物半導体層にオーミック接触することができる。また、発光層からの光を、透明導電膜を透過させて導電性多層反射鏡で反射させ、再び透明導電膜を透過させてｎ型窒化物半導体層から放出させることができる。   The invention according to claim 3 is the light emission according to claim 1 or 2, wherein a transparent conductive film made of ITO or ZnO is disposed between the p-type nitride semiconductor layer and the conductive multilayer reflector. It is an element. According to this configuration, the conductive multilayer reflector can be in ohmic contact with the p-type nitride semiconductor layer through the transparent conductive film. In addition, light from the light emitting layer can be transmitted through the transparent conductive film and reflected by the conductive multilayer reflector, and can be transmitted through the transparent conductive film again and emitted from the n-type nitride semiconductor layer.

請求項４記載の発明のように、前記ｎ型電極および前記ｐ型電極を互いに絶縁する絶縁膜をさらに含み、前記絶縁膜が、前記導電性多層反射鏡の一部を覆っていてもよい。
請求項５記載の発明は、前記ｎ型電極は、前記絶縁膜から露出したｎ側外部接続部を有し、前記ｐ型電極は、前記絶縁膜から露出したｐ側外部接続部を有している、請求項４に記載の発光素子である。 According to a fourth aspect of the present invention, the semiconductor device may further include an insulating film that insulates the n-type electrode and the p-type electrode from each other, and the insulating film may cover a part of the conductive multilayer reflector.
According to a fifth aspect of the present invention, the n-type electrode has an n-side external connection portion exposed from the insulating film, and the p-type electrode has a p-side external connection portion exposed from the insulating film. The light emitting device according to claim 4.

この構成によれば、ｎ側外部接続部およびｐ側外部接続部の両方が絶縁膜から露出されているので、サブマウント基板に対して発光素子における絶縁膜側を対向させることによって、サブマウント基板に発光素子をフリップチップ接続することができる。
請求項６記載の発明のように、前記絶縁膜が、ＳｉＯ２、ＳｉＯＮおよびＳｉＮのうちの一種以上を含んでいることが好ましい。 According to this configuration, since both the n-side external connection portion and the p-side external connection portion are exposed from the insulating film, the submount substrate is made to face the submount substrate by facing the insulating film side of the light emitting element. The light emitting element can be flip-chip connected.
Preferably, the insulating film contains one or more of SiO 2 , SiON, and SiN.

請求項７記載の発明は、透明基板をさらに含み、前記ｎ型窒化物半導体層が前記透明基板上に積層されている、請求項１〜６のいずれか一項に記載の発光素子である。この構成によれば、発光素子では、ｎ型窒化物半導体層から放出された光は、透明基板から外部に取り出される。
そして、請求項８記載の発明のように、主面を有するサブマウント基板と、前記ｐ型窒化物半導体層を前記サブマウント基板の主面に対向させて当該サブマウント基板に接合された前記発光素子とを含む、発光素子ユニットを構成することができる。また、請求項９記載の発明のように、前記発光素子ユニットと、前記発光素子ユニットを収容した樹脂パッケージとを含む、発光素子パッケージを構成することができる。 The invention according to claim 7 is the light emitting device according to any one of claims 1 to 6, further comprising a transparent substrate, wherein the n-type nitride semiconductor layer is laminated on the transparent substrate. According to this configuration, in the light emitting element, light emitted from the n-type nitride semiconductor layer is extracted from the transparent substrate to the outside.
The submount substrate having a main surface and the light emission bonded to the submount substrate with the p-type nitride semiconductor layer opposed to the main surface of the submount substrate as in the invention of claim 8 A light emitting element unit including the element can be configured. In addition, as in the ninth aspect of the invention, a light emitting element package including the light emitting element unit and a resin package containing the light emitting element unit can be configured.

請求項１０記載の発明は、ｎ型窒化物半導体層と、前記ｎ型窒化物半導体層に積層された発光層と、前記発光層に積層されたｐ型窒化物半導体層と、前記ｎ型窒化物半導体層に接続されたｎ型電極と、前記ｐ型窒化物半導体層に接続されたｐ型電極とを含み、前記ｐ型電極が、ＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層を交互に積層した導電性多層反射防止膜を含む、発光素子である。 The invention according to claim 10 is an n-type nitride semiconductor layer, a light-emitting layer stacked on the n-type nitride semiconductor layer, a p-type nitride semiconductor layer stacked on the light-emitting layer, and the n-type nitride An p-type electrode connected to the p-type nitride semiconductor layer, and the p-type electrode includes an In x Ga 1-x O layer and an Nb 2 O 5 layer It is a light emitting element containing the electroconductive multilayer antireflection film which laminated | stacked alternately.

この構成によれば、発光層からの光は、ｐ型窒化物半導体層およびｐ型電極をこの順番で透過した後にｐ型電極の表面から放出される。
ｐ型電極には、導電性多層反射防止膜が設けられており、導電性多層反射防止膜は、ＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。そのため、光は、ｐ型電極において導電性多層反射防止膜を透過することによって、ｐ型電極の表面で反射することなく、ｐ型電極の表面から放出される。これにより、ｐ型電極の表面からの光の取り出し効率が向上された発光素子を提供できる。 According to this configuration, light from the light emitting layer is emitted from the surface of the p-type electrode after passing through the p-type nitride semiconductor layer and the p-type electrode in this order.
The p-type electrode is provided with a conductive multilayer antireflection film, and the conductive multilayer antireflection film includes two types of transparent electrodes having different refractive indexes, such as an In x Ga 1-x O layer and an Nb 2 O 5 layer. It is comprised by laminating | stacking a layer alternately. Therefore, light is emitted from the surface of the p-type electrode without being reflected by the surface of the p-type electrode by passing through the conductive multilayer antireflection film in the p-type electrode. Thereby, the light emitting element with which the extraction efficiency of the light from the surface of a p-type electrode was improved can be provided.

図１は、本発明の一実施形態に係る発光素子の模式的な平面図である。FIG. 1 is a schematic plan view of a light emitting device according to an embodiment of the present invention. 図２は、図１の切断面線ＩＩ−ＩＩにおける断面図である。2 is a cross-sectional view taken along section line II-II in FIG. 図３は、図１の切断面線ＩＩＩ−ＩＩＩにおける断面図である。3 is a cross-sectional view taken along section line III-III in FIG. 図４は、発光素子の模式的な斜視図である。FIG. 4 is a schematic perspective view of the light emitting element. 図５は、発光素子における導電性多層反射鏡の模式的な断面図である。FIG. 5 is a schematic cross-sectional view of a conductive multilayer reflecting mirror in a light emitting element. 図６は、導電性多層反射鏡における波長と反射率との関係を示すグラフである。FIG. 6 is a graph showing the relationship between the wavelength and the reflectance in the conductive multilayer reflector. 図７Ａは、図２に示す発光素子の製造方法を示す図解的な断面図である。FIG. 7A is a schematic cross-sectional view showing a method for manufacturing the light-emitting element shown in FIG. 図７Ｂは、図７Ａの次の工程を示す図解的な断面図である。FIG. 7B is a schematic sectional view showing a step subsequent to FIG. 7A. 図７Ｃは、図７Ｂの次の工程を示す図解的な断面図である。FIG. 7C is an illustrative sectional view showing a step subsequent to FIG. 7B. 図７Ｄは、図７Ｃの次の工程を示す図解的な断面図である。FIG. 7D is an illustrative sectional view showing a step subsequent to FIG. 7C. 図７Ｅは、図７Ｄの次の工程を示す図解的な断面図である。FIG. 7E is an illustrative sectional view showing a step subsequent to FIG. 7D. 図７Ｆは、図７Ｅの次の工程を示す図解的な断面図である。FIG. 7F is an illustrative sectional view showing a step subsequent to FIG. 7E. 図７Ｇは、図７Ｆの次の工程を示す図解的な断面図である。FIG. 7G is an illustrative sectional view showing a step subsequent to FIG. 7F. 図７Ｈは、図７Ｇの次の工程を示す図解的な断面図である。FIG. 7H is an illustrative sectional view showing a step subsequent to FIG. 7G. 図８は、サブマウントの構造を図解的に示す断面図である。FIG. 8 is a cross-sectional view schematically showing the structure of the submount. 図９は、サブマウントの模式的な平面図である。FIG. 9 is a schematic plan view of the submount. 図１０Ａは、発光装置の構造を図解的に示す断面図である。FIG. 10A is a cross-sectional view schematically showing the structure of the light-emitting device. 図１０Ｂは、発光装置の構成例を示す図解的な斜視図である。FIG. 10B is a schematic perspective view illustrating a configuration example of a light-emitting device. 図１１は、発光素子パッケージの模式的な斜視図である。FIG. 11 is a schematic perspective view of the light emitting device package. 図１２は、本発明の別の実施形態に係る発光素子の模式的な断面図である。FIG. 12 is a schematic cross-sectional view of a light emitting device according to another embodiment of the present invention.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る発光素子１の模式的な平面図である。図２は、図１の切断面線ＩＩ−ＩＩにおける断面図である。図３は、図１の切断面線ＩＩＩ−ＩＩＩにおける断面図である。図４は、発光素子１の模式的な斜視図である。
発光素子１は、透明基板２と、ｎ型窒化物半導体層３と、発光層４と、ｐ型窒化物半導体層５と、ｎ型電極３５と、ｐ型電極４０と、絶縁膜８と、絶縁管層９と、バリア層１５と、接合層１６とを備えている。ｎ型電極３５は、ｎ型窒化物半導体層３に接続されており、ｎ側外部接続部１０と、第１コンタクト１１とを有している。ｐ型電極４０は、ｐ型窒化物半導体層５に接続されており、透明導電膜６と、導電性多層反射鏡７と、ｐ側外部接続部１２と、第２コンタクト１３と、エッチングストップ層１４とを有している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic plan view of a light emitting device 1 according to an embodiment of the present invention. 2 is a cross-sectional view taken along section line II-II in FIG. 3 is a cross-sectional view taken along section line III-III in FIG. FIG. 4 is a schematic perspective view of the light-emitting element 1.
The light-emitting element 1 includes a transparent substrate 2, an n-type nitride semiconductor layer 3, a light-emitting layer 4, a p-type nitride semiconductor layer 5, an n-type electrode 35, a p-type electrode 40, an insulating film 8, An insulating tube layer 9, a barrier layer 15, and a bonding layer 16 are provided. The n-type electrode 35 is connected to the n-type nitride semiconductor layer 3 and has an n-side external connection portion 10 and a first contact 11. The p-type electrode 40 is connected to the p-type nitride semiconductor layer 5, and includes a transparent conductive film 6, a conductive multilayer reflector 7, a p-side external connection portion 12, a second contact 13, and an etching stop layer. 14.

透明基板２上に、ｎ型窒化物半導体層３、発光層４、ｐ型窒化物半導体層５、透明導電膜６、導電性多層反射鏡７および絶縁膜８が、この順番で積層されている。
透明基板２は、発光層４の発光波長（たとえば４５０ｎｍ）に対して透明な材料（たとえばサファイア、ＧａＮまたはＳｉＣ）からなり、所定の厚さを有している。透明基板２は、その厚さ方向から見た平面視において、図２における左右方向に長手方向を有し、図２における奥行き方向に短手方向を有する矩形形状に形成されている（図１参照）。透明基板２の長手方向寸法は、たとえば、約１０００μｍであり、透明基板２の短手方向寸法は、たとえば、約５００μｍである。透明基板２では、図２における下面が表面２Ａであり、図２における上面が裏面２Ｂである。表面２Ａは、光が取り出される光取出し面である。裏面２Ｂは、透明基板２におけるｎ型窒化物半導体層３との接合面である。透明基板２の裏面２Ｂには、ｎ型窒化物半導体層３側へ突出する凸部１７が複数形成されている。複数の凸部１７は、離散配置されている。具体的には、複数の凸部１７は、透明基板２の裏面２Ｂにおいて、互いに間隔を空けて行列状に配置されていてもよいし、千鳥状に配置されていてもよい。各凸部１７は、ＳｉＮで形成されていてもよい。 On the transparent substrate 2, an n-type nitride semiconductor layer 3, a light emitting layer 4, a p-type nitride semiconductor layer 5, a transparent conductive film 6, a conductive multilayer reflector 7 and an insulating film 8 are laminated in this order. .
The transparent substrate 2 is made of a material (for example, sapphire, GaN, or SiC) that is transparent with respect to the light emission wavelength (for example, 450 nm) of the light emitting layer 4 and has a predetermined thickness. The transparent substrate 2 is formed in a rectangular shape having a longitudinal direction in the left-right direction in FIG. 2 and a short direction in the depth direction in FIG. 2 in a plan view as viewed from the thickness direction (see FIG. 1). ). The longitudinal dimension of the transparent substrate 2 is, for example, about 1000 μm, and the lateral dimension of the transparent substrate 2 is, for example, about 500 μm. In the transparent substrate 2, the lower surface in FIG. 2 is the front surface 2A, and the upper surface in FIG. 2 is the back surface 2B. The surface 2A is a light extraction surface from which light is extracted. The back surface 2 </ b> B is a joint surface with the n-type nitride semiconductor layer 3 in the transparent substrate 2. A plurality of protrusions 17 projecting toward the n-type nitride semiconductor layer 3 are formed on the back surface 2B of the transparent substrate 2. The plurality of convex portions 17 are discretely arranged. Specifically, the plurality of convex portions 17 may be arranged in a matrix at intervals in the back surface 2B of the transparent substrate 2, or may be arranged in a staggered manner. Each convex part 17 may be formed of SiN.

ｎ型窒化物半導体層３は、透明基板２上に積層されている。ｎ型窒化物半導体層３は、透明基板２の裏面２Ｂの全域を覆っている。ｎ型窒化物半導体層３は、ｎ型の窒化物半導体（たとえば、ＧａＮ）からなっていて、発光層４の発光波長に対して透明である。「発光波長に対して透明」とは、具体的には、たとえば、発光波長の透過率が６０％以上の場合をいう。ｎ型窒化物半導体層３について、図２において透明基板２の裏面２Ｂを覆う下面を表面３Ａといい、表面３Ａとは反対側の上面を裏面３Ｂということにする。透明基板２の厚さ方向（ｎ型窒化物半導体層３の厚さ方向でもある）から見た平面視において、ｎ型窒化物半導体層３の裏面３Ｂの端部には、表面３Ａ側へ凹んだ段付部分３Ｃが形成されている。   The n-type nitride semiconductor layer 3 is stacked on the transparent substrate 2. The n-type nitride semiconductor layer 3 covers the entire area of the back surface 2 </ b> B of the transparent substrate 2. The n-type nitride semiconductor layer 3 is made of an n-type nitride semiconductor (for example, GaN) and is transparent to the emission wavelength of the light emitting layer 4. Specifically, “transparent to the emission wavelength” means, for example, a case where the transmittance of the emission wavelength is 60% or more. Regarding the n-type nitride semiconductor layer 3, the lower surface covering the back surface 2B of the transparent substrate 2 in FIG. 2 is referred to as the front surface 3A, and the upper surface opposite to the front surface 3A is referred to as the back surface 3B. In a plan view viewed from the thickness direction of the transparent substrate 2 (also the thickness direction of the n-type nitride semiconductor layer 3), the end of the back surface 3B of the n-type nitride semiconductor layer 3 is recessed toward the front surface 3A side. A stepped portion 3C is formed.

発光層４は、ｎ型窒化物半導体層３上に積層されている。発光層４は、ｎ型窒化物半導体層３の裏面３Ｂにおいて段付部分３Ｃ以外の全域を覆っている。発光層４は、この実施形態では、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ）からなり、その厚さは、たとえば、約１００ｎｍである。発光層４の発光波長は、たとえば４４０ｎｍ〜４６０ｎｍである。   The light emitting layer 4 is stacked on the n-type nitride semiconductor layer 3. The light emitting layer 4 covers the entire area other than the stepped portion 3 </ b> C on the back surface 3 </ b> B of the n-type nitride semiconductor layer 3. In this embodiment, the light emitting layer 4 is made of a nitride semiconductor containing In (for example, InGaN), and has a thickness of, for example, about 100 nm. The emission wavelength of the light emitting layer 4 is, for example, 440 nm to 460 nm.

ｐ型窒化物半導体層５は、発光層４と同一パターンで発光層４上に積層されている。そのため、平面視において、ｐ型窒化物半導体層５の領域は、発光層４の領域と一致している。ｐ型窒化物半導体層５は、ｐ型の窒化物半導体（たとえば、ＧａＮ）からなっていて、発光層４の発光波長に対して透明である。このように、ｎ型半導体層であるｎ型窒化物半導体層３とｐ型半導体層であるｐ型窒化物半導体層５とで発光層４を挟んだ発光ダイオード構造が形成されている。ｐ型窒化物半導体層５の厚さは、たとえば、約２００ｎｍである。この場合、ｎ型窒化物半導体層３、発光層４およびｐ型窒化物半導体層５の全体の厚さは、たとえば、約４．５μｍである。   The p-type nitride semiconductor layer 5 is stacked on the light emitting layer 4 in the same pattern as the light emitting layer 4. Therefore, the region of the p-type nitride semiconductor layer 5 matches the region of the light emitting layer 4 in plan view. The p-type nitride semiconductor layer 5 is made of a p-type nitride semiconductor (for example, GaN) and is transparent to the emission wavelength of the light-emitting layer 4. In this way, a light emitting diode structure is formed in which the light emitting layer 4 is sandwiched between the n type nitride semiconductor layer 3 which is an n type semiconductor layer and the p type nitride semiconductor layer 5 which is a p type semiconductor layer. The thickness of the p-type nitride semiconductor layer 5 is about 200 nm, for example. In this case, the total thickness of the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 is, for example, about 4.5 μm.

透明導電膜６は、ｐ型窒化物半導体層５と同一パターンでｐ型窒化物半導体層５上に積層されている。透明導電膜６は、ＺｎＯ（酸化亜鉛）またはＩＴＯ（酸化インジウム錫）からなり、発光層４の発光波長に対して透明である。この実施形態では、透明導電膜６は、ＩＴＯからなる。透明導電膜６の厚さは、たとえば約１００ｎｍ〜２００ｎｍである。また、平面視における透明導電膜６は、たとえば、約５００μｍの短辺と約１０００μｍの長辺とを有する長方形状である。   The transparent conductive film 6 is stacked on the p-type nitride semiconductor layer 5 in the same pattern as the p-type nitride semiconductor layer 5. The transparent conductive film 6 is made of ZnO (zinc oxide) or ITO (indium tin oxide) and is transparent to the emission wavelength of the light emitting layer 4. In this embodiment, the transparent conductive film 6 is made of ITO. The thickness of the transparent conductive film 6 is, for example, about 100 nm to 200 nm. Further, the transparent conductive film 6 in a plan view has, for example, a rectangular shape having a short side of about 500 μm and a long side of about 1000 μm.

導電性多層反射鏡７は、透明導電膜６と同一パターンで透明導電膜６上に積層されている。そのため、ｐ型窒化物半導体層５上に積層された透明導電膜６は、導電性多層反射鏡７とｐ型窒化物半導体層５との間に配置されている。導電性多層反射鏡７は、透明導電膜６を介することによってｐ型窒化物半導体層５にオーミック接触することができる。
図５は、発光素子における導電性多層反射鏡の模式的な断面図である。 The conductive multilayer reflecting mirror 7 is laminated on the transparent conductive film 6 in the same pattern as the transparent conductive film 6. Therefore, the transparent conductive film 6 laminated on the p-type nitride semiconductor layer 5 is disposed between the conductive multilayer reflector 7 and the p-type nitride semiconductor layer 5. The conductive multilayer reflecting mirror 7 can make ohmic contact with the p-type nitride semiconductor layer 5 through the transparent conductive film 6.
FIG. 5 is a schematic cross-sectional view of a conductive multilayer reflecting mirror in a light emitting element.

図５において、導電性多層反射鏡７の下側が、透明導電膜６側であり、導電性多層反射鏡７の上側が、絶縁膜８側である。
導電性多層反射鏡７は、ＩｎｘＧａ１−ｘＯからなるＩｎｘＧａ１−ｘＯ層４５とＮｂ２Ｏ５（五酸化ニオブ）からなるＮｂ２Ｏ５層４６という二種類の透明電極層を交互に積層することで構成されている。ＩｎｘＧａ１−ｘＯ層４５は、Ｎｂ２Ｏ５層４６よりも屈折率が低い。この実施形態におけるＩｎｘＧａ１−ｘＯ層４５は、ＩｎＧａＯ３で構成されている。ＩｎＧａＯ３の屈折率は、約１．６であり、Ｎｂ２Ｏ５の屈折率は、約２．４である。 In FIG. 5, the lower side of the conductive multilayer reflective mirror 7 is the transparent conductive film 6 side, and the upper side of the conductive multilayer reflective mirror 7 is the insulating film 8 side.
Conductive multilayer reflective mirror 7, In x Ga 1-x O consists In x Ga 1-x O layer 45 and the Nb 2 O 5 made of (niobium pentoxide) Nb 2 O of 5-layer 46 two transparent electrodes It is comprised by laminating | stacking a layer alternately. The In x Ga 1-x O layer 45 has a refractive index lower than that of the Nb 2 O 5 layer 46. The In x Ga 1-x O layer 45 in this embodiment is composed of InGaO 3 . InGaO 3 has a refractive index of about 1.6, and Nb 2 O 5 has a refractive index of about 2.4.

導電性多層反射鏡７は、周期構造（反射帯域特性）の異なる第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３を有している。第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれは、いわゆるＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）である。
第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれは、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６を交互に積層することで構成されている。ＤＢＲでは、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６の各光路長（＝ＩｎｘＧａ１−ｘＯまたはＮｂ２Ｏ５の屈折率×層厚Ｔ）が、各多層反射鏡部で反射させたい光の波長の４分の１に一致している。そのため、各多層反射鏡部において、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６の各層厚Ｔは、各多層反射鏡部で反射させたい光の波長の４分の１をＩｎｘＧａ１−ｘＯまたはＮｂ２Ｏ５の屈折率で割ることで得られる。 The conductive multilayer reflecting mirror 7 includes a first multilayer reflecting mirror section 41, a second multilayer reflecting mirror section 42, and a third multilayer reflecting mirror section 43 having different periodic structures (reflection band characteristics). Each of the first multilayer reflector part 41, the second multilayer reflector part 42, and the third multilayer reflector part 43 is a so-called DBR (Distributed Bragg Reflector).
Each of the first multilayer reflector part 41, the second multilayer reflector part 42, and the third multilayer reflector part 43 is formed by alternately laminating In x Ga 1-x O layers 45 and Nb 2 O 5 layers 46. It is configured. In DBR, each optical path length of the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 (= refractive index of In x Ga 1-x O or Nb 2 O 5 × layer thickness T) is determined by each multilayer reflection. This corresponds to a quarter of the wavelength of light that is desired to be reflected by the mirror. Therefore, in each multilayer reflector part, each layer thickness T of the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 is set to ¼ of the wavelength of light desired to be reflected by each multilayer reflector part. obtained by dividing the refractive index of the x Ga 1-x O, or Nb 2 O 5.

第１多層反射鏡部４１は、第１層厚Ｔ１の厚さを有するＩｎｘＧａ１−ｘＯ層４５（第１ＩｎｘＧａ１−ｘＯ層４５Ａ）と第２層厚Ｔ２の厚さを有するＮｂ２Ｏ５層４６（第１Ｎｂ２Ｏ５層４６Ａ）とを交互に複数周期積層した積層導電膜である。第１ＩｎｘＧａ１−ｘＯ層４５Ａおよび第１Ｎｂ２Ｏ５層４６Ａを１層ずつ重ねたものの層厚を第１周期厚Ｓ１（＝Ｔ１＋Ｔ２）ということにする。 The first multilayer reflecting mirror portion 41 has an In x Ga 1-x O layer 45 (first In x Ga 1-x O layer 45A) having a first layer thickness T1 and a second layer thickness T2. It is a laminated conductive film in which a plurality of Nb 2 O 5 layers 46 (first Nb 2 O 5 layers 46A) are alternately laminated. The layer thickness of the first In x Ga 1-x O layer 45A and the first Nb 2 O 5 layer 46A stacked one by one is referred to as a first periodic thickness S1 (= T1 + T2).

第２多層反射部４２は、第３層厚Ｔ３の厚さを有するＩｎｘＧａ１−ｘＯ層４５（第２ＩｎｘＧａ１−ｘＯ層４５Ｂ）と第４層厚Ｔ４の厚さを有するＮｂ２Ｏ５層４６（第２Ｎｂ２Ｏ５層４６Ｂ）とを交互に複数周期積層した積層導電膜である。第２ＩｎｘＧａ１−ｘＯ層４５Ｂおよび第２Ｎｂ２Ｏ５層４６Ｂを１層ずつ重ねたものの層厚を第２周期厚Ｓ２（＝Ｔ３＋Ｔ４）ということにする。 The second multilayer reflector 42 has an In x Ga 1-x O layer 45 (second In x Ga 1-x O layer 45B) having a third layer thickness T3 and a fourth layer thickness T4. nb 2 O 5 layer 46 and the (first 2Nb 2 O 5 layer 46B) is a multilayer electrically conductive film in which a plurality of cycles are alternately stacked. The layer thickness of the second In x Ga 1-x O layer 45B and the second Nb 2 O 5 layer 46B stacked one by one is referred to as a second periodic thickness S2 (= T3 + T4).

第３多層反射部４３は、第５層厚Ｔ５の厚さを有するＩｎｘＧａ１−ｘＯ層４５（第３ＩｎｘＧａ１−ｘＯ層４５Ｃ）と第６層厚Ｔ６の厚さを有するＮｂ２Ｏ５層４６（第３Ｎｂ２Ｏ５層４６Ｃ）とを交互に複数周期積層した積層導電膜である。第３ＩｎｘＧａ１−ｘＯ層４５Ｃおよび第３Ｎｂ２Ｏ５層４６Ｃを１層ずつ重ねたものの層厚を第３周期厚Ｓ３（＝Ｔ５＋Ｔ６）ということにする。 The third multilayer reflective portion 43 has an In x Ga 1-x O layer 45 (third In x Ga 1-x O layer 45C) having a fifth layer thickness T5 and a sixth layer thickness T6. This is a laminated conductive film in which Nb 2 O 5 layers 46 (third Nb 2 O 5 layers 46C) are alternately laminated in a plurality of cycles. The layer thickness of the third In x Ga 1-x O layer 45C and the third Nb 2 O 5 layer 46C stacked one by one is referred to as a third periodic thickness S3 (= T5 + T6).

導電性多層反射鏡７では、前述した第１層厚Ｔ１、第２層厚Ｔ２、第３層厚Ｔ３、第４層厚Ｔ４、第５層厚Ｔ５および第６層厚Ｔ６、ならびに、第１周期厚Ｓ１、第２周期厚Ｓ２および第３周期厚Ｓ３に、以下のいずれかのパターンに応じた規則性がある。
第１パターン：第１層厚Ｔ１と第３層厚Ｔ３と第５層厚Ｔ５とが異なり、第２層厚Ｔ２と第４層厚Ｔ４と第６層厚Ｔ６とが異なり、第１周期厚Ｓ１と第２周期厚Ｓ２と第３周期厚Ｓ３とが異なる。たとえば、第１層厚Ｔ１＞第３層厚Ｔ３＞第５層厚Ｔ５であり、第２層厚Ｔ２＞第４層厚Ｔ４＞第６層厚Ｔ６であり、第１周期厚Ｓ１＞第２周期厚Ｓ２＞第３周期厚Ｓ３である場合である。 In the conductive multilayer reflecting mirror 7, the first layer thickness T1, the second layer thickness T2, the third layer thickness T3, the fourth layer thickness T4, the fifth layer thickness T5, the sixth layer thickness T6, and the first layer thickness T1 described above. The periodic thickness S1, the second periodic thickness S2, and the third periodic thickness S3 have regularity according to any of the following patterns.
1st pattern: 1st layer thickness T1, 3rd layer thickness T3, and 5th layer thickness T5 differ, 2nd layer thickness T2, 4th layer thickness T4, and 6th layer thickness T6 differ, and 1st period thickness S1, 2nd period thickness S2, and 3rd period thickness S3 differ. For example, the first layer thickness T1> the third layer thickness T3> the fifth layer thickness T5, the second layer thickness T2> the fourth layer thickness T4> the sixth layer thickness T6, and the first periodic thickness S1> second. This is a case where the periodic thickness S2> the third periodic thickness S3.

第２パターン：第１層厚Ｔ１と第３層厚Ｔ３と第５層厚Ｔ５とが異なり、第２層厚Ｔ２と第４層厚Ｔ４と第６層厚Ｔ６とが異なり、第１周期厚Ｓ１と第２周期厚Ｓ２と第３周期厚Ｓ３とが同じ。たとえば、第１層厚Ｔ１＞第３層厚Ｔ３＞第５層厚Ｔ５であり、第２層厚Ｔ２＜第４層厚Ｔ４＜第６層厚Ｔ６であり、第１周期厚Ｓ１＝第２周期厚Ｓ２＝第３周期厚Ｓ３である場合である。   Second pattern: the first layer thickness T1, the third layer thickness T3, and the fifth layer thickness T5 are different, the second layer thickness T2, the fourth layer thickness T4, and the sixth layer thickness T6 are different, and the first period thickness S1, 2nd period thickness S2, and 3rd period thickness S3 are the same. For example, the first layer thickness T1> the third layer thickness T3> the fifth layer thickness T5, the second layer thickness T2 <the fourth layer thickness T4 <the sixth layer thickness T6, and the first periodic thickness S1 = second. This is a case where the periodic thickness S2 = the third periodic thickness S3.

第３パターン：第１層厚Ｔ１と第３層厚Ｔ３と第５層厚Ｔ５とが異なり、第２層厚Ｔ２と第４層厚Ｔ４と第６層厚Ｔ６とが同じで、第１周期厚Ｓ１と第２周期厚Ｓ２と第３周期厚Ｓ３とが異なる。たとえば、第１層厚Ｔ１＞第３層厚Ｔ３＞第５層厚Ｔ５であり、第２層厚Ｔ２＝第４層厚Ｔ４＝第６層厚Ｔ６であり、第１周期厚Ｓ１＞第２周期厚Ｓ２＞第３周期厚Ｓ３である場合である。   Third pattern: the first layer thickness T1, the third layer thickness T3, and the fifth layer thickness T5 are different, the second layer thickness T2, the fourth layer thickness T4, and the sixth layer thickness T6 are the same, and the first period The thickness S1, the second periodic thickness S2, and the third periodic thickness S3 are different. For example, first layer thickness T1> third layer thickness T3> fifth layer thickness T5, second layer thickness T2 = fourth layer thickness T4 = sixth layer thickness T6, and first periodic thickness S1> second. This is a case where the periodic thickness S2> the third periodic thickness S3.

第４パターン：第１層厚Ｔ１と第３層厚Ｔ３と第５層厚Ｔ５とが同じで、第２層厚Ｔ２と第４層厚Ｔ４と第６層厚Ｔ６とが異なり、第１周期厚Ｓ１と第２周期厚Ｓ２と第３周期厚Ｓ３とが異なる。たとえば、第１層厚Ｔ１＝第３層厚Ｔ３＝第５層厚Ｔ５であり、第２層厚Ｔ２＞第４層厚Ｔ４＞第６層厚Ｔ６であり、第１周期厚Ｓ１＞第２周期厚Ｓ２＞第３周期厚Ｓ３である場合である。   4th pattern: 1st layer thickness T1, 3rd layer thickness T3, 5th layer thickness T5 are the same, 2nd layer thickness T2, 4th layer thickness T4, and 6th layer thickness T6 differ, and 1st period The thickness S1, the second periodic thickness S2, and the third periodic thickness S3 are different. For example, the first layer thickness T1 = the third layer thickness T3 = the fifth layer thickness T5, the second layer thickness T2> the fourth layer thickness T4> the sixth layer thickness T6, and the first periodic thickness S1> second. This is a case where the periodic thickness S2> the third periodic thickness S3.

以上の第１パターン〜第４パターンのいずれかに該当するように、第１多層反射部４１、第２多層反射部４２および第３多層反射部４３では、ＩｎｘＧａ１−ｘＯ層４５の層厚Ｔ（Ｔ１，Ｔ３，Ｔ５）、Ｎｂ２Ｏ５層４６の層厚Ｔ（Ｔ２，Ｔ４，Ｔ６）、ならびにＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層の各層厚Ｔを合計した周期厚Ｓ（Ｓ１，Ｓ２，Ｓ３）のうちの少なくとも一つが異なればよい。そうすれば、第１多層反射鏡部４１、第２多層反射鏡部４２および第３反射鏡部４３の周期構造を異ならせることができる。 In the first multilayer reflective portion 41, the second multilayer reflective portion 42, and the third multilayer reflective portion 43, the In x Ga 1-x O layer 45 is formed so as to correspond to any one of the first pattern to the fourth pattern described above. Total layer thickness T (T1, T3, T5), layer thickness T (T2, T4, T6) of Nb 2 O 5 layer 46, and each layer thickness T of In x Ga 1-x O layer and Nb 2 O 5 layer It is sufficient that at least one of the periodic thicknesses S (S1, S2, S3) is different. If it does so, the periodic structure of the 1st multilayer reflective mirror part 41, the 2nd multilayer reflective mirror part 42, and the 3rd reflective mirror part 43 can be varied.

図５では、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３が、この順で透明導電膜６に近くなるように積層されているが、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３の積層の順番は、適宜変更可能である。また、透明導電膜６にＩｎｘＧａ１−ｘＯ層４５が積層されるように、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６が交互に積層されているが、透明導電膜６にＮｂ２Ｏ５層４６が積層されるように、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６が交互に積層されても構わない。 In FIG. 5, the first multilayer reflector 41, the second multilayer reflector 42, and the third multilayer reflector 43 are stacked so as to be close to the transparent conductive film 6 in this order. The order of stacking of the reflecting mirror unit 41, the second multilayer reflecting mirror unit 42, and the third multilayer reflecting mirror unit 43 can be changed as appropriate. In addition, the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 are alternately laminated so that the In x Ga 1-x O layer 45 is laminated on the transparent conductive film 6. The In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 may be alternately laminated so that the Nb 2 O 5 layer 46 is laminated on the film 6.

図６は、導電性多層反射鏡における波長と反射率との関係を示すグラフである。
図６では、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれに対して厚さ方向から投光した場合における光の波長と各多層反射鏡部での光の反射率との関係を示している。
この実施形態において、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれでは、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６が交互に４周期積層されている。つまり、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれは、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６のペアを４つ有している。また、図６では、層厚Ｔ１〜Ｔ６が、前述した第１パターンに応じて定められている。具体的に、第１層厚Ｔ１は８４．４ｎｍであり、第２層厚Ｔ２は５４．０ｎｍであり、第３層厚Ｔ３は７１．９ｎｍであり、第４層厚Ｔ４は４６．０ｎｍであり、第５層厚Ｔ５は５９．４ｎｍであり、第６層厚Ｔ６は３８．０ｎｍである。各多層反射鏡部におけるＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６の層厚Ｔの比、つまり、層厚Ｔ１と層厚Ｔ２との比と、層厚Ｔ３と層厚Ｔ４との比と、層厚Ｔ５と層厚Ｔ６との比とは一致している。 FIG. 6 is a graph showing the relationship between the wavelength and the reflectance in the conductive multilayer reflector.
In FIG. 6, the wavelength of light when each of the first multilayer reflector part 41, the second multilayer reflector part 42, and the third multilayer reflector part 43 is projected from the thickness direction, and each multilayer reflector part. It shows the relationship with the reflectance of light.
In this embodiment, the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 are alternately arranged in each of the first multilayer reflector 41, the second multilayer reflector 42, and the third multilayer reflector 43. 4 cycles. That is, each of the first multilayer reflector part 41, the second multilayer reflector part 42, and the third multilayer reflector part 43 includes four pairs of In x Ga 1-x O layers 45 and Nb 2 O 5 layers 46. Have. In FIG. 6, the layer thicknesses T1 to T6 are determined according to the first pattern described above. Specifically, the first layer thickness T1 is 84.4 nm, the second layer thickness T2 is 54.0 nm, the third layer thickness T3 is 71.9 nm, and the fourth layer thickness T4 is 46.0 nm. The fifth layer thickness T5 is 59.4 nm, and the sixth layer thickness T6 is 38.0 nm. The ratio of the layer thickness T of the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 in each multilayer reflector part, that is, the ratio of the layer thickness T1 to the layer thickness T2, the layer thickness T3, and the layer thickness T4 And the ratio of the layer thickness T5 and the layer thickness T6 coincide with each other.

図６より、第１多層反射鏡部４１では、５００ｎｍから６５０ｎｍまでの範囲となる波長の光に対する反射率が９０％以上ある。当該範囲（反射される光の波長の範囲）は、第１多層反射鏡部４１における帯域幅となる。また、第２多層反射鏡部４２では、４００ｎｍから５５０ｎｍまでの範囲の波長の光に対する反射率が９０％以上ある。また、第３多層反射鏡部４３では、３５０ｎｍから４００ｎｍまでの範囲の波長の光に対する反射率が９０％以上ある。つまり、第１多層反射鏡部４１の帯域幅は、５００ｎｍから６５０ｎｍまでの範囲であり、第２多層反射鏡部４２の帯域幅は、４００ｎｍから５５０ｎｍまでの範囲であり、第３多層反射鏡部４３の帯域幅は、３５０ｎｍから４００ｎｍまでの範囲である。   As shown in FIG. 6, the first multilayer mirror part 41 has a reflectance of 90% or more for light having a wavelength ranging from 500 nm to 650 nm. The range (the range of the wavelength of the reflected light) is the bandwidth in the first multilayer reflector part 41. Further, the second multilayer reflecting mirror section 42 has a reflectance of 90% or more for light having a wavelength in the range from 400 nm to 550 nm. Further, in the third multilayer reflector part 43, the reflectance for light having a wavelength in the range of 350 nm to 400 nm is 90% or more. That is, the bandwidth of the first multilayer reflector part 41 is in the range from 500 nm to 650 nm, the bandwidth of the second multilayer reflector part 42 is in the range from 400 nm to 550 nm, and the third multilayer reflector part. The bandwidth of 43 ranges from 350 nm to 400 nm.

そのため、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３が積層された導電性多層反射鏡７では、３５０ｎｍから６５０ｎｍまでの広範囲における波長の光に対する反射率が９０％以上あることがわかる。つまり、導電性多層反射鏡７全体の帯域幅が、３５０ｎｍから６５０ｎｍまでの範囲となる。
導電性多層反射鏡７全体の導電性は良好である。 Therefore, in the conductive multilayer reflective mirror 7 in which the first multilayer reflective mirror section 41, the second multilayer reflective mirror section 42, and the third multilayer reflective mirror section 43 are laminated, the reflectance with respect to light having a wavelength in a wide range from 350 nm to 650 nm. Is 90% or more. That is, the entire bandwidth of the conductive multilayer reflecting mirror 7 is in the range from 350 nm to 650 nm.
The conductivity of the entire conductive multilayer reflector 7 is good.

図２に戻り、絶縁膜８は、ＳｉＯ２（酸化シリコン）、ＳｉＯＮ（窒化酸化シリコン）およびＳｉＮ（窒化シリコン）のうちの一種以上を含む絶縁性材料で形成されている。絶縁膜８は、導電性多層反射鏡７上に積層されている。絶縁膜８は、導電性多層反射鏡７の表面７Ａの全域を覆う被覆部８Ａと、平面視における被覆部８Ａの端部から透明基板２側へ延びる延設部８Ｂとを一体的に有している。延設部８Ｂは、平面視における発光層４、ｐ型窒化物半導体層５、透明導電膜６および導電性多層反射鏡７のそれぞれの外側端面と、ｎ型窒化物半導体層３の段付部分３Ｃとを全域に亘って覆っている。発光層４の外側端面は、発光層４においてｎ型窒化物半導体層３およびｐ型窒化物半導体層５の間から露出した端面４Ａである。 Returning to FIG. 2, the insulating film 8 is formed of an insulating material containing one or more of SiO 2 (silicon oxide), SiON (silicon nitride oxide), and SiN (silicon nitride). The insulating film 8 is laminated on the conductive multilayer reflecting mirror 7. The insulating film 8 integrally includes a covering portion 8A that covers the entire surface 7A of the conductive multilayer reflector 7 and an extending portion 8B that extends from the end of the covering portion 8A in plan view to the transparent substrate 2 side. ing. The extending portion 8B includes a stepped portion of the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6 and the conductive multilayer reflector 7 in plan view, and the n-type nitride semiconductor layer 3. 3C is covered over the entire area. The outer end face of the light emitting layer 4 is an end face 4 </ b> A exposed from between the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5 in the light emitting layer 4.

絶縁管層９は、絶縁性材料（ここでは、絶縁膜８と同じ材料）で形成されている。絶縁管層９は、絶縁膜８の被覆部８Ａから連続しており、透明基板２の厚さ方向に沿って透明基板２側へ延びる管状の層であり、絶縁膜８の一部とみなすことができる。この実施形態では、絶縁管層９は、直線的な円管状であり、その外側の直径は、３０μｍ以上５０μｍ以下であり、その厚さは１０μｍ〜２０μｍ程度である。絶縁管層９は、導電性多層反射鏡７、透明導電膜６、ｐ型窒化物半導体層５および発光層４を貫通して、ｎ型窒化物半導体層３の厚さ途中まで到達している。   The insulating tube layer 9 is made of an insulating material (here, the same material as the insulating film 8). The insulating tube layer 9 is a tubular layer that is continuous from the covering portion 8A of the insulating film 8 and extends toward the transparent substrate 2 along the thickness direction of the transparent substrate 2, and is regarded as a part of the insulating film 8. Can do. In this embodiment, the insulating tube layer 9 is a straight circular tube, the outer diameter thereof is not less than 30 μm and not more than 50 μm, and the thickness thereof is about 10 μm to 20 μm. The insulating tube layer 9 penetrates the conductive multilayer reflector 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5, and the light emitting layer 4 and reaches the middle of the thickness of the n-type nitride semiconductor layer 3. .

絶縁管層９は、複数設けられており、複数の絶縁管層９は、平面視において離散して配置されている。具体的に、複数の絶縁管層９は、平面視において、均等に分散配置されている。
複数の絶縁管層９は、図１に示すように、平面視において交差する２方向（透明基板２の長手方向および短手方向）に沿って行列状に規則配列されていてもよいし、平面視で千鳥状に配列されていてもよい。この実施形態では、絶縁管層９の数は、１５であり、３行５列の行列状に配置されている。この場合、行方向が透明基板２の短手方向に一致し、列方向が透明基板２の長手方向に一致している。 A plurality of insulating tube layers 9 are provided, and the plurality of insulating tube layers 9 are discretely arranged in a plan view. Specifically, the plurality of insulating tube layers 9 are uniformly distributed in a plan view.
As shown in FIG. 1, the plurality of insulating tube layers 9 may be regularly arranged in a matrix along two directions (longitudinal direction and transversal direction of the transparent substrate 2) intersecting in plan view. They may be arranged in a staggered pattern. In this embodiment, the number of insulating tube layers 9 is 15 and is arranged in a matrix of 3 rows and 5 columns. In this case, the row direction coincides with the short direction of the transparent substrate 2, and the column direction coincides with the longitudinal direction of the transparent substrate 2.

図２を参照して、ｎ側外部接続部１０は、絶縁膜８の被覆部８Ａ上において図２における左側に偏った領域に積層されている。ｎ側外部接続部１０は、絶縁膜８から露出している。ｎ側外部接続部１０は、平面視において、図１および図２における左右方向（透明基板２の長手方向）において長手の矩形状に形成されており、平面視における絶縁膜８（被覆部８Ａ）の半分以上の領域を占めていて、当該領域における絶縁膜８に接触している（図１参照）。ｎ側外部接続部１０は、導電性材料（たとえば、Ａｌ（アルミニウム）やＡｇ（銀））からなる。ｎ側外部接続部１０の厚さは、１００ｎｍ以上であり、好ましくは、約３５０ｎｍである。図１を参照して、ｎ側外部接続部１０は、図１において左右方向に延びる１対の長手縁１０Ａと、１対の長手縁１０Ａと直交して延びる１対の短手縁１０Ｂとを含んでいる。長手縁１０Ａおよび短手縁１０Ｂは、平面視におけるｎ側外部接続部１０の外形（輪郭）を規定する辺である。   Referring to FIG. 2, n-side external connection portion 10 is stacked on a region biased to the left side in FIG. 2 on coating portion 8 </ b> A of insulating film 8. The n-side external connection portion 10 is exposed from the insulating film 8. The n-side external connection portion 10 is formed in a rectangular shape that is long in the left-right direction (longitudinal direction of the transparent substrate 2) in FIGS. 1 and 2 in plan view, and the insulating film 8 (covering portion 8A) in plan view. Occupies more than half of the region and is in contact with the insulating film 8 in the region (see FIG. 1). The n-side external connection portion 10 is made of a conductive material (for example, Al (aluminum) or Ag (silver)). The n-side external connection portion 10 has a thickness of 100 nm or more, preferably about 350 nm. Referring to FIG. 1, n-side external connection portion 10 includes a pair of long edges 10 </ b> A extending in the left-right direction in FIG. 1 and a pair of short edges 10 </ b> B extending perpendicular to the pair of long edges 10 </ b> A. Contains. The long edge 10A and the short edge 10B are sides that define the outer shape (contour) of the n-side external connection portion 10 in plan view.

平面視において、複数の絶縁管層９のうち、１つの絶縁管層９は、矩形状のｎ側外部接続部１０の重心位置Ｇに配置されていて、残りの絶縁管層９は、重心位置Ｇを基準（対称の中心）として点対称となるように配置されている。また、複数の絶縁管層９は、ｎ側外部接続部１０の長手縁１０Ａおよび短手縁１０Ｂに沿って配置された第１縁側絶縁管層９Ａを含んでいる。図１では、１２個の第１縁側絶縁管層９Ａが、全体で矩形の額縁状をなしていて、ｎ側外部接続部１０の外形線（長手縁１０Ａおよび短手縁１０Ｂ）を縁取るように外形線に隣接して配置されている。   In plan view, one insulating tube layer 9 among the plurality of insulating tube layers 9 is disposed at the center of gravity position G of the rectangular n-side external connection portion 10, and the remaining insulating tube layers 9 are positioned at the center of gravity. They are arranged so as to be point-symmetric with respect to G (center of symmetry). The plurality of insulating tube layers 9 include a first edge-side insulating tube layer 9 </ b> A disposed along the long edge 10 </ b> A and the short edge 10 </ b> B of the n-side external connection portion 10. In FIG. 1, the twelve first edge-side insulating tube layers 9A form a rectangular frame shape as a whole, and border the outlines (long edge 10A and short edge 10B) of the n-side external connection portion 10. Are arranged adjacent to the outline.

第１コンタクト１１は、導電性材料（ここでは、ｎ側外部接続部１０と同じ材料）で形成されている。第１コンタクト１１は、ｎ側外部接続部１０と同じ材料で形成されている場合、ｎ側外部接続部１０と一体化していてもよく、ｎ側外部接続部１０の一部と考えることもできる。第１コンタクト１１は、ｎ側外部接続部１０から連続しており、透明基板２の厚さ方向に沿って透明基板２側へ延びる柱状に形成されている。この実施形態では、第１コンタクト１１は、直線状の円柱形状である。第１コンタクト１１は、複数設けられている。この実施形態では、第１コンタクト１１は、絶縁管層９と同じ数（１５個）だけ設けられている。   The first contact 11 is made of a conductive material (here, the same material as the n-side external connection portion 10). When the first contact 11 is formed of the same material as that of the n-side external connection portion 10, the first contact 11 may be integrated with the n-side external connection portion 10 or may be considered as a part of the n-side external connection portion 10. . The first contact 11 is continuous from the n-side external connection portion 10 and is formed in a column shape extending toward the transparent substrate 2 along the thickness direction of the transparent substrate 2. In this embodiment, the first contact 11 has a linear cylindrical shape. A plurality of first contacts 11 are provided. In this embodiment, the same number (15) of first contacts 11 as the insulating tube layers 9 are provided.

図２を参照して、各第１コンタクト１１は、絶縁膜８を貫通して、対応する絶縁管層９の中空部分に埋め込まれている。この状態で、各第１コンタクト１１は、絶縁膜８（被覆部８Ａ）および絶縁管層９を通って、ｎ型窒化物半導体層３に接続されている。第１コンタクト１１は、絶縁管層９を通ることによって、導電性多層反射鏡７、透明導電膜６、ｐ型窒化物半導体層５および発光層４から分離絶縁されている。つまり、絶縁膜８（絶縁管層９を含む）は、ｎ型電極３５（第１コンタクト１１）と、ｐ型電極４０（透明導電膜６および導電性多層反射鏡７）とを互いに絶縁している。   Referring to FIG. 2, each first contact 11 penetrates the insulating film 8 and is embedded in the hollow portion of the corresponding insulating tube layer 9. In this state, each first contact 11 is connected to n-type nitride semiconductor layer 3 through insulating film 8 (covering portion 8A) and insulating tube layer 9. The first contact 11 is separated and insulated from the conductive multilayer reflector 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5, and the light emitting layer 4 by passing through the insulating tube layer 9. That is, the insulating film 8 (including the insulating tube layer 9) insulates the n-type electrode 35 (first contact 11) and the p-type electrode 40 (the transparent conductive film 6 and the conductive multilayer reflector 7) from each other. Yes.

ｎ型窒化物半導体層３に対する円柱形状の第１コンタクト１１の接触部１８は、円形状である。接触部１８の直径は、たとえば２０μｍ以上４０μｍ以下であってもよく、第１コンタクト１１の寸法誤差や隣り合う第１コンタクト１１の間隔の誤差を踏まえると、好ましくは、３０μｍ程度である。接触部１８の直径を２０μｍよりも小さくすると、接触部１８における電気抵抗（接触抵抗）が増大する。   The contact portion 18 of the cylindrical first contact 11 with respect to the n-type nitride semiconductor layer 3 has a circular shape. The diameter of the contact portion 18 may be, for example, 20 μm or more and 40 μm or less, and is preferably about 30 μm in consideration of the dimensional error of the first contact 11 and the error of the interval between the adjacent first contacts 11. When the diameter of the contact portion 18 is smaller than 20 μm, the electrical resistance (contact resistance) at the contact portion 18 increases.

第１コンタクト１１（第１コンタクト１１をｎ側外部接続部１０の一部とする場合には、ｎ側外部接続部１０）は、Ａｌ、ＴｉＷ、Ｔｉ（チタン）、Ｐｔ（プラチナ）およびＡｕＳｎ（金錫）を、ｎ型窒化物半導体層３に近い側（透明基板２側）からこの順番で積層することによって構成されていてもよい。
図１を参照して、平面視において、円管状の絶縁管層９の円中心と、絶縁管層９の中空部分に埋め込まれた円柱状の第１コンタクト１１の円中心とは、一致している。したがって、平面視において、複数の第１コンタクト１１は、複数の絶縁管層９と同じ配列パターンで配列されている。つまり、複数の第１コンタクト１１は、平面視において、行列状をなすように、均等に分散配置されている。 The first contact 11 (when the first contact 11 is a part of the n-side external connection portion 10, the n-side external connection portion 10) includes Al, TiW, Ti (titanium), Pt (platinum), and AuSn ( Gold tin) may be laminated in this order from the side close to the n-type nitride semiconductor layer 3 (transparent substrate 2 side).
With reference to FIG. 1, in a plan view, the circle center of the tubular insulating tube layer 9 coincides with the circle center of the columnar first contact 11 embedded in the hollow portion of the insulating tube layer 9. Yes. Therefore, the plurality of first contacts 11 are arranged in the same arrangement pattern as the plurality of insulating tube layers 9 in plan view. That is, the plurality of first contacts 11 are uniformly distributed so as to form a matrix in a plan view.

図２を参照して、ｐ側外部接続部１２は、この実施形態では、ｎ側外部接続部１０と同じ材料からなり、絶縁膜８（被覆部８Ａ）上において図２における右側に偏った領域に積層されている。ｐ側外部接続部１２は、絶縁膜８から露出している。ｐ側外部接続部１２は、平面視において、ｎ側外部接続部１０よりも小さいが、たとえば、ｎ側外部接続部１０と同じ厚さを有している。ｐ側外部接続部１２は、ｎ側外部接続部１０の長手方向（図１および図２における左右方向）に対して直交する方向（図２の紙面に直交する方向）に長手である（図１参照）。絶縁膜８上において、左側に偏って形成されたｎ側外部接続部１０と、右側に偏って形成されたｐ側外部接続部１２とは、たとえば約６０μｍの距離を隔てることによって分離絶縁されている。   Referring to FIG. 2, in this embodiment, p-side external connection portion 12 is made of the same material as n-side external connection portion 10, and is a region biased to the right side in FIG. 2 on insulating film 8 (covering portion 8 </ b> A). Are stacked. The p-side external connection portion 12 is exposed from the insulating film 8. The p-side external connection portion 12 is smaller than the n-side external connection portion 10 in plan view, but has the same thickness as, for example, the n-side external connection portion 10. The p-side external connection portion 12 is long in a direction orthogonal to the longitudinal direction of the n-side external connection portion 10 (left-right direction in FIGS. 1 and 2) (direction orthogonal to the paper surface of FIG. 2) (FIG. 1). reference). On the insulating film 8, the n-side external connection portion 10 formed to be biased to the left side and the p-side external connection portion 12 formed to be biased to the right side are separated and insulated by, for example, separating a distance of about 60 μm. Yes.

第２コンタクト１３は、導電性材料（ここでは、ｐ側外部接続部１２と同じ材料）で形成されている。第２コンタクト１３は、ｐ側外部接続部１２から連続しており、透明基板２の厚さ方向に沿って透明基板２側へ延びる柱状に形成されている。第２コンタクト１３は、複数（ここでは、３つ）設けられている。複数の第２コンタクト１３は、ｐ側外部接続部１２の長手方向（図２の紙面に直交する方向）に沿って並んでいる（図１参照）。各第２コンタクト１３は、絶縁膜８を貫通している。   The second contact 13 is made of a conductive material (here, the same material as the p-side external connection portion 12). The second contact 13 is continuous from the p-side external connection portion 12 and is formed in a column shape extending toward the transparent substrate 2 along the thickness direction of the transparent substrate 2. A plurality of (here, three) second contacts 13 are provided. The plurality of second contacts 13 are arranged along the longitudinal direction of the p-side external connection portion 12 (direction perpendicular to the paper surface of FIG. 2) (see FIG. 1). Each second contact 13 penetrates the insulating film 8.

第２コンタクト１３（第２コンタクト１３をｐ側外部接続部１２の一部とする場合には、ｐ側外部接続部１２）は、Ａｌ、ＴｉＷ、Ｔｉ、ＰｔおよびＡｕＳｎを、透明基板２側からこの順番で積層することによって構成されていてもよい。
エッチングストップ層１４は、導電性多層反射鏡７上において、平面視で各第２コンタクト１３と一致する位置に積層されており、平面視において第２コンタクト１３よりも大きく形成されている。エッチングストップ層１４は、導電性材料で形成されており、具体的には、Ｃｒ（クロム）およびＰｔ（白金）を導電性多層反射鏡７側からこの順番で積層することで構成されている。エッチングストップ層１４は、導電性多層反射鏡７と第２コンタクト１３とに挟まれている。第２コンタクト１３は、エッチングストップ層１４を介して導電性多層反射鏡７に接続されている。そのため、第２コンタクト１３につながったｐ側外部接続部１２は、第２コンタクト１３およびエッチングストップ層１４を介して、導電性多層反射鏡７に電気的に接続されている。 The second contact 13 (when the second contact 13 is a part of the p-side external connection portion 12, the p-side external connection portion 12) receives Al, TiW, Ti, Pt, and AuSn from the transparent substrate 2 side. You may be comprised by laminating | stacking in this order.
The etching stop layer 14 is laminated on the conductive multilayer reflector 7 at a position that coincides with each second contact 13 in plan view, and is larger than the second contact 13 in plan view. The etching stop layer 14 is made of a conductive material. Specifically, Cr (chrome) and Pt (platinum) are stacked in this order from the conductive multilayer reflector 7 side. The etching stop layer 14 is sandwiched between the conductive multilayer reflecting mirror 7 and the second contact 13. The second contact 13 is connected to the conductive multilayer reflecting mirror 7 via the etching stop layer 14. Therefore, the p-side external connection portion 12 connected to the second contact 13 is electrically connected to the conductive multilayer reflecting mirror 7 via the second contact 13 and the etching stop layer 14.

バリア層１５は、ｎ側外部接続部１０上に、ｎ側外部接続部１０と同一パターンで積層されているとともに、ｐ側外部接続部１２上に、ｐ側外部接続部１２と同一パターンで積層されている。バリア層１５は、Ｔｉ（チタン）およびＰｔをｎ側外部接続部１０およびｐ側外部接続部１２側からこの順番で積層して構成されている。
接合層１６は、ｎ側外部接続部１０上のバリア層１５上に、ｎ側外部接続部１０と同一パターンで積層されているとともに、ｐ側外部接続部１２上のバリア層１５上に、ｐ側外部接続部１２と同一パターンで積層されている。接合層１６は、たとえば、Ａｇ、ＴｉもしくはＰｔまたはこれらの合金からなる。接合層１６は、半田またはＡｕＳｎ（金錫）からなってもよい。この実施形態では、接合層１６は、ＡｕＳｎからなる。バリア層１５によって、接合層１６からｎ側外部接続部１０およびｐ側外部接続部１２へのＳｎ（錫）の拡散が抑えられている。 The barrier layer 15 is stacked on the n-side external connection unit 10 in the same pattern as the n-side external connection unit 10, and is stacked on the p-side external connection unit 12 in the same pattern as the p-side external connection unit 12. Has been. The barrier layer 15 is configured by stacking Ti (titanium) and Pt in this order from the n-side external connection portion 10 and the p-side external connection portion 12 side.
The bonding layer 16 is laminated on the barrier layer 15 on the n-side external connection portion 10 in the same pattern as the n-side external connection portion 10, and on the barrier layer 15 on the p-side external connection portion 12, p The side external connection part 12 is laminated in the same pattern. The bonding layer 16 is made of, for example, Ag, Ti, Pt, or an alloy thereof. The bonding layer 16 may be made of solder or AuSn (gold tin). In this embodiment, the bonding layer 16 is made of AuSn. The barrier layer 15 suppresses Sn (tin) diffusion from the bonding layer 16 to the n-side external connection portion 10 and the p-side external connection portion 12.

接合層１６において、ｎ側外部接続部１０上およびｐ側外部接続部１２上のバリア層１５と接する面が下面であり、この下面とは反対側の上面を接合面１６Ａということにする。ｎ側外部接続部１０側の接合層１６の接合面１６Ａと、ｐ側外部接続部１２側の接合層１６の接合面１６Ａとはいずれも平坦面であり、同じ高さ位置（透明基板２の厚さ方向における位置）において面一になっている。前述したようにｎ側外部接続部１０とｐ側外部接続部１２とが分離絶縁されているので、ｎ側外部接続部１０側の接合層１６と、ｐ側外部接続部１２側の接合層１６とは、分離絶縁されている。   In the bonding layer 16, the surface in contact with the barrier layer 15 on the n-side external connection portion 10 and the p-side external connection portion 12 is the lower surface, and the upper surface opposite to the lower surface is referred to as the bonding surface 16A. The bonding surface 16A of the bonding layer 16 on the n-side external connection portion 10 side and the bonding surface 16A of the bonding layer 16 on the p-side external connection portion 12 side are both flat surfaces and have the same height position (of the transparent substrate 2). In the thickness direction). As described above, since the n-side external connection portion 10 and the p-side external connection portion 12 are separated and insulated, the junction layer 16 on the n-side external connection portion 10 side and the junction layer 16 on the p-side external connection portion 12 side are provided. Is isolated and insulated.

ｎ型窒化物半導体層３において段付部分３Ｃを除く部分と、発光層４と、ｐ型窒化物半導体層５と、透明導電膜６と、導電性多層反射鏡７とは、平面視において一致していて、図１および図２の左右方向（透明基板２の長手方向）に長手の矩形状である（図１参照）。ｎ型窒化物半導体層３、発光層４、ｐ型窒化物半導体層５、透明導電膜６および導電性多層反射鏡７のそれぞれは、絶縁管層９および第１コンタクト１１が形成されていない領域では、透明基板２の長手方向における全域に亘って存在している（図３参照）。平面視において、ｎ側外部接続部１０、ｐ側外部接続部１２、バリア層１５および接合層１６は、発光層４（ｐ型窒化物半導体層５、透明導電膜６、導電性多層反射鏡７）の内側に位置している（図１参照）。   The portion excluding the stepped portion 3C, the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6, and the conductive multilayer reflector 7 in the n-type nitride semiconductor layer 3 are one in plan view. It is a rectangular shape that is long in the left-right direction of FIG. 1 and FIG. 2 (longitudinal direction of the transparent substrate 2) (see FIG. 1). The n-type nitride semiconductor layer 3, the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6 and the conductive multilayer reflector 7 are regions where the insulating tube layer 9 and the first contact 11 are not formed. Then, it exists over the whole area in the longitudinal direction of the transparent substrate 2 (refer FIG. 3). In plan view, the n-side external connection portion 10, the p-side external connection portion 12, the barrier layer 15, and the bonding layer 16 are composed of the light emitting layer 4 (p-type nitride semiconductor layer 5, transparent conductive film 6, conductive multilayer reflector 7. ) (See FIG. 1).

この発光素子１では、ｎ側外部接続部１０とｐ側外部接続部１２との間に順方向電圧を印加すると、ｐ側外部接続部１２からｎ側外部接続部１０へ向かって電流が流れる。電流は、ｐ側外部接続部１２からｎ側外部接続部１０へ向かって、第２コンタクト１３、エッチングストップ層１４および導電性多層反射鏡７を、この順番で流れる。導電性多層反射鏡７は、導電性が良好なので、電流は、導電性多層反射鏡７において平面視における全域に広がり、その後、透明導電膜６、ｐ型窒化物半導体層５、発光層４、ｎ型窒化物半導体層３および第１コンタクト１１を、この順番で流れる。このように電流が流れることによって、ｎ型窒化物半導体層３から発光層４に電子が注入され、ｐ型窒化物半導体層５から発光層４に正孔が注入され、これらの正孔および電子が発光層４で再結合することにより、波長４４０ｎｍ〜４６０ｎｍの青色の光が発生する。この光は、ｎ型窒化物半導体層３および透明基板２をこの順で透過して透明基板２の表面２Ａから外部に取り出される。   In the light emitting element 1, when a forward voltage is applied between the n-side external connection portion 10 and the p-side external connection portion 12, a current flows from the p-side external connection portion 12 toward the n-side external connection portion 10. The current flows through the second contact 13, the etching stop layer 14, and the conductive multilayer reflector 7 in this order from the p-side external connection portion 12 toward the n-side external connection portion 10. Since the conductive multilayer reflecting mirror 7 has good conductivity, the current spreads over the entire area in the plan view of the conductive multilayer reflecting mirror 7, and then the transparent conductive film 6, the p-type nitride semiconductor layer 5, the light emitting layer 4, The n-type nitride semiconductor layer 3 and the first contact 11 flow in this order. As the current flows in this manner, electrons are injected from the n-type nitride semiconductor layer 3 into the light emitting layer 4, and holes are injected from the p-type nitride semiconductor layer 5 into the light emitting layer 4. Are recombined in the light emitting layer 4 to generate blue light having a wavelength of 440 nm to 460 nm. The light passes through the n-type nitride semiconductor layer 3 and the transparent substrate 2 in this order, and is extracted from the surface 2A of the transparent substrate 2 to the outside.

この際、発光層４からｐ型窒化物半導体層５側に向かう光も存在し、この光は、ｐ型窒化物半導体層５および透明導電膜６をこの順で透過する。そして、この光は、透明導電膜６と導電性多層反射鏡７との界面や、導電性多層反射鏡７内におけるＩｎｘＧａ１−ｘＯ層４５とＮｂ２Ｏ５層４６との界面（第１多層反射鏡部４１と第２多層反射鏡部４２との界面や第２多層反射鏡部４２と第３多層反射鏡部４３との界面）で反射される。発光層４で発生する光の波長は、４４０ｎｍ〜４６０ｎｍである。そのため、この光は、導電性多層反射鏡７に対して垂直な方向（ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６の積層方向）から入射されたときは、この光の波長が帯域幅の中心近傍になるように設定された第２多層反射鏡部４２（図６参照）によって反射される。また、導電性多層反射鏡７に対して斜めの方向（前記積層方向に傾斜する方向）から光が入射されたとき、この光は、第１多層反射鏡部４１や第３多層反射鏡部４３によって反射される。つまり、この実施形態では、第２多層反射鏡部４２は、垂直な方向からの光を反射させるＤＢＲであり、第１多層反射鏡部４１や第３多層反射鏡部４３は、斜めの方向からの光を反射させるＤＢＲである。 At this time, there is also light traveling from the light emitting layer 4 toward the p-type nitride semiconductor layer 5, and this light is transmitted through the p-type nitride semiconductor layer 5 and the transparent conductive film 6 in this order. And this light is the interface between the transparent conductive film 6 and the conductive multilayer reflective mirror 7 or the interface between the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 in the conductive multilayer reflective mirror 7 ( The light is reflected at the interface between the first multilayer mirror part 41 and the second multilayer mirror part 42 and the interface between the second multilayer mirror part 42 and the third multilayer mirror part 43). The wavelength of light generated in the light emitting layer 4 is 440 nm to 460 nm. Therefore, when this light is incident from a direction perpendicular to the conductive multilayer reflecting mirror 7 (stacking direction of the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46), the wavelength of this light Is reflected by the second multilayer reflector part 42 (see FIG. 6) set so as to be near the center of the bandwidth. Further, when light is incident on the conductive multilayer reflector 7 from an oblique direction (a direction inclined in the stacking direction), the light is incident on the first multilayer reflector 41 or the third multilayer reflector 43. Is reflected by. In other words, in this embodiment, the second multilayer reflector 42 is a DBR that reflects light from a vertical direction, and the first multilayer reflector 41 and the third multilayer reflector 43 are from an oblique direction. It is a DBR that reflects the light.

以上のように反射した光は、透明導電膜６、ｐ型窒化物半導体層５、発光層４、ｎ型窒化物半導体層３および透明基板２をこの順で透過して透明基板２の表面２Ａから取り出される。つまり、発光層４からの光を、透明導電膜６を透過させて導電性多層反射鏡７で反射させ、再び透明導電膜６を透過させてｎ型窒化物半導体層３から放出させることができる。   The light reflected as described above passes through the transparent conductive film 6, the p-type nitride semiconductor layer 5, the light emitting layer 4, the n-type nitride semiconductor layer 3, and the transparent substrate 2 in this order, and the surface 2 A of the transparent substrate 2. Taken from. That is, light from the light emitting layer 4 can be transmitted through the transparent conductive film 6 and reflected by the conductive multilayer reflecting mirror 7, and can be transmitted through the transparent conductive film 6 again and emitted from the n-type nitride semiconductor layer 3. .

また、導電性多層反射鏡７で反射されずに、絶縁管層９内を進む光も存在し、この光は、絶縁管層９および絶縁膜８を透過して、絶縁膜８とｎ側外部接続部１０およびｐ側外部接続部１２との界面で反射される。反射した光は、絶縁膜８、絶縁管層９、透明導電膜６、ｐ型窒化物半導体層５、発光層４、ｎ型窒化物半導体層３および透明基板２を透過して透明基板２の表面２Ａから取り出される。つまり、この発光素子１は、第１の反射電極層としての導電性多層反射鏡７のほかに、第２の反射電極層としてのｎ側外部接続部１０およびｐ側外部接続部１２を備えている。第１および第２電極層１０，１２が反射電極層としての機能を有すためには、第１および第２電極層１０，１２の厚さは、１００ｎｍ以上である必要がある。   Further, there is also light that travels through the insulating tube layer 9 without being reflected by the conductive multi-layer reflecting mirror 7, and this light passes through the insulating tube layer 9 and the insulating film 8 and passes through the insulating film 8 and the n-side outside. Reflected at the interface between the connecting portion 10 and the p-side external connecting portion 12. The reflected light passes through the insulating film 8, the insulating tube layer 9, the transparent conductive film 6, the p-type nitride semiconductor layer 5, the light emitting layer 4, the n-type nitride semiconductor layer 3, and the transparent substrate 2, and passes through the transparent substrate 2. It is taken out from the surface 2A. That is, the light emitting element 1 includes the n-side external connection portion 10 and the p-side external connection portion 12 as the second reflective electrode layer in addition to the conductive multilayer reflector 7 as the first reflective electrode layer. Yes. In order for the first and second electrode layers 10 and 12 to function as reflective electrode layers, the thickness of the first and second electrode layers 10 and 12 needs to be 100 nm or more.

前述したように、透明基板２の裏面２Ｂには、複数の凸部１７が形成されている。これらの凸部１７によって、ｎ型窒化物半導体層３側から透明基板２へ向かって様々な角度から透明基板２の裏面２Ｂに入射される光が透明基板２の裏面２Ｂで全反射することを抑制できる。これにより、ｎ型窒化物半導体層３から透明基板２へ向かう光が、ｎ型窒化物半導体層３と透明基板２との界面においてｎ型窒化物半導体層３側へ反射することが抑制される。また、各凸部１７は、ｎ型窒化物半導体層３内で乱反射することでとどまっている光を透明基板２側へ導くこともできる。よって、光の取り出し効率が向上する。   As described above, the plurality of convex portions 17 are formed on the back surface 2 </ b> B of the transparent substrate 2. By these convex portions 17, the light incident on the back surface 2 </ b> B of the transparent substrate 2 from various angles toward the transparent substrate 2 from the n-type nitride semiconductor layer 3 side is totally reflected on the back surface 2 </ b> B of the transparent substrate 2. Can be suppressed. Thereby, the light traveling from the n-type nitride semiconductor layer 3 to the transparent substrate 2 is suppressed from being reflected toward the n-type nitride semiconductor layer 3 at the interface between the n-type nitride semiconductor layer 3 and the transparent substrate 2. . Moreover, each convex part 17 can also guide the light staying by irregular reflection within the n-type nitride semiconductor layer 3 to the transparent substrate 2 side. Therefore, the light extraction efficiency is improved.

以上のように、発光素子１では、発光層４からの光は、直ちにｎ型窒化物半導体層３から放出されたり、一旦ｐ型窒化物半導体層５を透過してｐ型電極４０の導電性多層反射鏡７で反射した後にｎ型窒化物半導体層３から放出されたりする。
導電性多層反射鏡７は、マイグレーションの懸念があるＡｇやガルバニック腐食の懸念があるＡｌを使用せず、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。導電性多層反射鏡７は、周期構造の異なる第１多層反射鏡部４１、第２反射鏡部４２および第３反射鏡部４３を有している。そのため、透明電極層（ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６）の積層方向に沿う方向（導電性多層反射鏡７に垂直な方向）からの光だけでなく、当該積層方向に傾斜した方向からの光も反射させることができる。これにより、ＡｇやＡｌを用いなくてもｎ型窒化物半導体層３からの光の取り出し効率（輝度）を向上しつつ、さらに、ＡｇやＡｌを用いないことにより信頼性の高い長寿命の発光素子１を提供できる。 As described above, in the light emitting element 1, the light from the light emitting layer 4 is immediately emitted from the n-type nitride semiconductor layer 3, or once passes through the p-type nitride semiconductor layer 5 and the conductivity of the p-type electrode 40. After being reflected by the multilayer reflecting mirror 7, it is emitted from the n-type nitride semiconductor layer 3.
The conductive multi-layer reflecting mirror 7 does not use Ag, which has a fear of migration, or Al, which has a concern of galvanic corrosion, and has two types of different refractive indexes, such as an In x Ga 1-x O layer 45 and an Nb 2 O 5 layer 46. The transparent electrode layers are alternately laminated. The conductive multilayer reflecting mirror 7 includes a first multilayer reflecting mirror part 41, a second reflecting mirror part 42, and a third reflecting mirror part 43 having different periodic structures. Therefore, not only the light from the direction along the lamination direction of the transparent electrode layers (In x Ga 1-x O layer 45 and Nb 2 O 5 layer 46) (direction perpendicular to the conductive multilayer reflector 7), but also the lamination layer Light from a direction inclined in the direction can also be reflected. As a result, the light extraction efficiency (luminance) from the n-type nitride semiconductor layer 3 is improved without using Ag or Al, and more reliable and long-life light emission is achieved by not using Ag or Al. Element 1 can be provided.

図７Ａ〜図７Ｈは、図２に示す発光素子の製造方法を示す図解的な断面図である。
まず、図７Ａに示すように、透明基板２の裏面２Ｂに、ＳｉＮからなる層（ＳｉＮ層）を形成し、レジストパターン（図示せず）をマスクとするエッチングにより、このＳｉＮ層を、複数の凸部１７に分離する。次いで、透明基板２を反応容器（図示せず）内に配置して反応容器内にガス（シランガス等）を流すことによって、透明基板２の裏面２Ｂ上に半導体層をエピタキシャル成長させる処理が行われる。その際、ガスの流量比を変えることで、透明基板２の裏面２Ｂ上に、ｎ型窒化物半導体層３、発光層４およびｐ型窒化物半導体層５を、この順番で連続的に形成することができる。 7A to 7H are schematic cross-sectional views showing a method for manufacturing the light emitting device shown in FIG.
First, as shown in FIG. 7A, a layer made of SiN (SiN layer) is formed on the back surface 2B of the transparent substrate 2, and this SiN layer is formed by etching using a resist pattern (not shown) as a mask. Separated into convex portions 17. Next, a process of epitaxially growing a semiconductor layer on the back surface 2B of the transparent substrate 2 is performed by placing the transparent substrate 2 in a reaction vessel (not shown) and flowing a gas (such as silane gas) into the reaction vessel. At that time, the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 are successively formed in this order on the back surface 2B of the transparent substrate 2 by changing the gas flow ratio. be able to.

次いで、図７Ｂに示すように、たとえばリフトオフ法を用いて、透明導電膜６をパターン形成する。なお、エッチングによって透明導電膜６を形成してもよい。透明導電膜６は、各絶縁管層９（図１および図２参照）と一致する位置に、透明導電膜６を貫通する貫通穴１９を有するパターンに形成され。各貫通穴１９からｐ型窒化物半導体層５が露出することになる。   Next, as shown in FIG. 7B, the transparent conductive film 6 is patterned by using, for example, a lift-off method. Note that the transparent conductive film 6 may be formed by etching. The transparent conductive film 6 is formed in a pattern having a through hole 19 that penetrates the transparent conductive film 6 at a position that coincides with each insulating tube layer 9 (see FIGS. 1 and 2). The p-type nitride semiconductor layer 5 is exposed from each through hole 19.

次いで、透明導電膜６の上、および、ｐ型窒化物半導体層５において各貫通穴１９からが露出された部分の上の全域に亘って、導電性多層反射鏡７を形成する。
この実施形態の場合、具体的には、まず、型窒化物半導体層５において各貫通穴１９からが露出された部分の上の全域に亘って、第１層厚Ｔ１の厚さを有するＩｎｘＧａ１−ｘＯの層（第１層）を形成する。次いで、当該第１層の上の全域に亘って、第２層厚Ｔ２の厚さを有するＮｂ２Ｏ５の層（第２層）を形成して、第１層と第２層とのペアを１つ形成する。そして、最終的に、当該ペアを全部で４つ積層する。 Next, the conductive multilayer reflecting mirror 7 is formed over the entire area of the transparent conductive film 6 and the part of the p-type nitride semiconductor layer 5 where the through holes 19 are exposed.
In the case of this embodiment, specifically, first, In x having the thickness of the first layer thickness T1 over the entire area above the portion where each through hole 19 is exposed in the type nitride semiconductor layer 5. A layer of Ga 1-x O (first layer) is formed. Next, a layer of Nb 2 O 5 (second layer) having a thickness of the second layer thickness T2 is formed over the entire area of the first layer, and a pair of the first layer and the second layer is formed. One is formed. Finally, a total of four pairs are stacked.

次いで、第１層と第２層との４つのペアの上面（第２層の上面となる）の全域に亘って、第３層厚Ｔ３の厚さを有するＩｎｘＧａ１−ｘＯの層（第３層）を形成する。次いで、当該第３層の上の全域に亘って、第４層厚Ｔ４の厚さを有するＮｂ２Ｏ５の層（第４層）を形成して、第３層と第４層とのペアを１つ形成する。そして、最終的に、当該ペアを全部で４つ積層する。 Next, a layer of In x Ga 1-x O having a thickness of the third layer thickness T3 over the entire upper surface of the four pairs of the first layer and the second layer (which becomes the upper surface of the second layer). (Third layer) is formed. Next, a layer of Nb 2 O 5 (fourth layer) having a thickness of the fourth layer thickness T4 is formed over the entire area of the third layer, and a pair of the third layer and the fourth layer is formed. One is formed. Finally, a total of four pairs are stacked.

次いで、第３層と第４層との４つのペアの上面（第４層の上面となる）の全域に亘って、第５層厚Ｔ５の厚さを有するＩｎｘＧａ１−ｘＯの層（第５層）を形成する。次いで、当該第５層の上の全域に亘って、第６層厚Ｔ６の厚さを有するＮｂ２Ｏ５の層（第６層）を形成して、第５層と第６層とのペアを１つ形成する。そして、最終的に、当該ペアを全部で４つ積層する。 Next, an In x Ga 1-x O layer having a thickness of the fifth layer thickness T5 is formed over the entire upper surface of the four pairs of the third layer and the fourth layer (which becomes the upper surface of the fourth layer). (Fifth layer) is formed. Next, an Nb 2 O 5 layer (sixth layer) having a thickness of a sixth layer thickness T6 is formed over the entire area on the fifth layer, and a pair of the fifth layer and the sixth layer is formed. One is formed. Finally, a total of four pairs are stacked.

そして、これらの第１層〜第６層に対して、図７Ｃに示すように、透明導電膜６と同一パターンのレジストパターン２０をマスクとするドライエッチングを施す。これにより、第１層、第２層、第３層、第４層、第５層および第６層の各層が選択的に一括除去される。
図５を参照して、除去後に残った第１層が、第１ＩｎｘＧａ１−ｘＯ層４５Ａとなって、透明導電膜６上に、透明導電膜６と同一パターンで形成される。また、除去後に残った第２層が、第１Ｎｂ２Ｏ５層４６Ａとなって、第１ＩｎｘＧａ１−ｘＯ層４５Ａと同一パターンで形成される。また、除去後に残った第３層が、第２ＩｎｘＧａ１−ｘＯ層４５Ｂとなって、第１Ｎｂ２Ｏ５層４６Ａと同一パターンで形成される。また、除去後に残った第４層が、第２Ｎｂ２Ｏ５層４６Ｂとなって、第２ＩｎｘＧａ１−ｘＯ層４５Ｂと同一パターンで形成される。また、除去後に残った第５層が、第３ＩｎｘＧａ１−ｘＯ層４５Ｃとなって、第２Ｎｂ２Ｏ５層４６Ｂと同一パターンで形成される。また、除去後に残った第６層が、第３Ｎｂ２Ｏ５層４６Ｃとなって、第３ＩｎｘＧａ１−ｘＯ層４５Ｃと同一パターンで形成される。 Then, as shown in FIG. 7C, dry etching is performed on these first to sixth layers using the resist pattern 20 having the same pattern as that of the transparent conductive film 6 as a mask. Thereby, each of the first layer, the second layer, the third layer, the fourth layer, the fifth layer, and the sixth layer is selectively removed collectively.
Referring to FIG. 5, the first layer remaining after the removal becomes the first In x Ga 1-x O layer 45 </ b> A and is formed on the transparent conductive film 6 in the same pattern as the transparent conductive film 6. Further, the second layer remaining after the removal becomes the first Nb 2 O 5 layer 46A, which is formed in the same pattern as the first In x Ga 1-x O layer 45A. The third layer remaining after the removal becomes the second In x Ga 1-x O layer 45B, and is formed in the same pattern as the first Nb 2 O 5 layer 46A. The fourth layer remaining after the removal becomes the second Nb 2 O 5 layer 46B, and is formed in the same pattern as the second In x Ga 1-x O layer 45B. Further, the fifth layer remaining after the removal becomes the third In x Ga 1-x O layer 45C, which is formed in the same pattern as the second Nb 2 O 5 layer 46B. The sixth layer remaining after the removal becomes the third Nb 2 O 5 layer 46C, which is formed in the same pattern as the third In x Ga 1-x O layer 45C.

以上により、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３を有する導電性多層反射鏡７が形成される。導電性多層反射鏡７と透明導電膜６とは、共通のレジストパターンを用いたエッチングによって一括形成されてもよい。また、導電性多層反射鏡７は、エッチングによって形成されたが、リフトオフによって形成されてもよい。   As a result, the conductive multilayer reflector 7 having the first multilayer reflector 41, the second multilayer reflector 42, and the third multilayer reflector 43 is formed. The conductive multilayer reflecting mirror 7 and the transparent conductive film 6 may be collectively formed by etching using a common resist pattern. Moreover, although the conductive multilayer reflecting mirror 7 is formed by etching, it may be formed by lift-off.

導電性多層反射鏡７（第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれ）には、平面視で透明導電膜６の各貫通穴１９と一致する位置に、貫通穴１９と同じ大きさの貫通穴２１が形成されている。
次いで、図７Ｄに示すように、レジストパターン２０を除去してから、別のレジストパターン２２を導電性多層反射鏡７上に形成する。レジストパターン２２には、平面視で導電性多層反射鏡７の各貫通穴２１と一致する位置に、貫通穴２１と同じ大きさの開口２３が形成されている。開口２３は、平面視で同じ位置にある貫通穴１９，２１に連続している。また、平面視において、レジストパターン２２は、ｎ型窒化物半導体層３の段付部分３Ｃが位置する予定の部分には存在しない。 The conductive multilayer reflector 7 (each of the first multilayer reflector part 41, the second multilayer reflector part 42, and the third multilayer reflector part 43) coincides with each through hole 19 of the transparent conductive film 6 in plan view. A through hole 21 having the same size as that of the through hole 19 is formed at a position where the through hole 19 is to be performed.
Next, as shown in FIG. 7D, after removing the resist pattern 20, another resist pattern 22 is formed on the conductive multilayer reflective mirror 7. In the resist pattern 22, openings 23 having the same size as the through holes 21 are formed at positions corresponding to the through holes 21 of the conductive multilayer reflector 7 in plan view. The opening 23 is continuous with the through holes 19 and 21 at the same position in plan view. In plan view, resist pattern 22 does not exist in a portion where stepped portion 3C of n-type nitride semiconductor layer 3 is to be located.

次いで、レジストパターン２２をマスクとするドライエッチングにより、ｐ型窒化物半導体層５、発光層４およびｎ型窒化物半導体層３のそれぞれを選択的に除去する。これにより、平面視においてレジストパターン２２の各開口２３と一致する位置には、ｐ型窒化物半導体層５および発光層４を貫通して、ｎ型窒化物半導体層３の厚さ途中まで到達するトレンチ２４（この実施形態では円筒状のトレンチ）が形成され、ｎ型窒化物半導体層３に段付部分３Ｃが形成される。各トレンチ２４は、平面視で同じ位置にある開口２３および貫通穴１９，２１に連続している。平面視で同じ位置で連続する貫通穴１９，２１およびトレンチ２４は、１つのトレンチ２５を構成している。トレンチ２５は、平面視で絶縁管層９と一致する複数（ここでは、１５個）の分散した位置に形成されている。各トレンチ２５は、この実施形態では、透明基板２の厚さ方向に直線的に延びる円筒状であり、その断面の円形状は、透明基板２の厚さ方向におけるいずれの位置でも同じ大きさである。各トレンチ２５は、導電性多層反射鏡７、透明導電膜６、ｐ型窒化物半導体層５および発光層４を貫通して、ｎ型窒化物半導体層３の厚さ途中まで到達している。トレンチ２５の半導体層表面（ｐ型窒化物半導体層５の表面）からの深さ（透明基板２の厚さ方向における寸法）は、たとえば、約１．５μｍである。また、導電性多層反射鏡７、透明導電膜６、ｐ型窒化物半導体層５および発光層４のそれぞれにおいて平面視で段付部分３Ｃと一致する部分（図７Ｃ参照）は、ドライエッチングによるトレンチ２５の形成と同時に除去されている。   Next, each of p-type nitride semiconductor layer 5, light-emitting layer 4, and n-type nitride semiconductor layer 3 is selectively removed by dry etching using resist pattern 22 as a mask. As a result, through the p-type nitride semiconductor layer 5 and the light emitting layer 4, the n-type nitride semiconductor layer 3 reaches the middle of the position at a position corresponding to each opening 23 of the resist pattern 22 in plan view. A trench 24 (cylindrical trench in this embodiment) is formed, and a stepped portion 3 </ b> C is formed in the n-type nitride semiconductor layer 3. Each trench 24 is continuous with the opening 23 and the through holes 19 and 21 at the same position in plan view. The through holes 19 and 21 and the trench 24 which are continuous at the same position in plan view constitute one trench 25. The trenches 25 are formed at a plurality (15 in this case) of dispersed positions that coincide with the insulating tube layer 9 in plan view. In this embodiment, each trench 25 has a cylindrical shape that linearly extends in the thickness direction of the transparent substrate 2, and the circular shape of the cross section is the same size at any position in the thickness direction of the transparent substrate 2. is there. Each trench 25 passes through the conductive multilayer reflector 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5, and the light emitting layer 4 and reaches the middle of the thickness of the n-type nitride semiconductor layer 3. The depth (the dimension in the thickness direction of the transparent substrate 2) of the trench 25 from the semiconductor layer surface (the surface of the p-type nitride semiconductor layer 5) is, for example, about 1.5 μm. Further, in each of the conductive multilayer reflector 7, the transparent conductive film 6, the p-type nitride semiconductor layer 5, and the light emitting layer 4, a portion (see FIG. 7C) that coincides with the stepped portion 3C in plan view is a trench formed by dry etching. 25 is removed simultaneously with the formation of 25.

次いで、レジストパターン２２を除去してから、図７Ｅに示すように、導電性多層反射鏡７上において平面視で第２コンタクト１３（図２参照）と一致する予定の位置に、たとえばリフトオフ法を用いて、エッチングストップ層１４を形成する。
次いで、図７Ｆに示すように、導電性多層反射鏡７上およびエッチングストップ層１４上に、たとえばＣＶＤ法によって、ＳｉＮからなる層（ＳｉＮ層）２６を形成する。ＳｉＮ層２６は、各トレンチ２５内に埋め尽くされるとともに、平面視における発光層４、ｐ型窒化物半導体層５、透明導電膜６および導電性多層反射鏡７のそれぞれの外側端面と、ｎ型窒化物半導体層３の段付部分３Ｃとを全域に亘って覆うように形成される。ＳｉＮ層２６において、導電性多層反射鏡７上およびエッチングストップ層１４上にある部分は、絶縁膜８の被覆部８Ａとなり、平面視における発光層４、ｐ型窒化物半導体層５、透明導電膜６および導電性多層反射鏡７のそれぞれの外側端面と、ｎ型窒化物半導体層３の段付部分３Ｃとを覆っている部分は、延設部８Ｂとなる。また、ＳｉＮ層２６において、トレンチ２５内に埋め込まれた部分は、絶縁管層９を形成することになる。 Next, after removing the resist pattern 22, as shown in FIG. 7E, a lift-off method, for example, is formed on the conductive multi-layer reflective mirror 7 at a position that coincides with the second contact 13 (see FIG. 2) in plan view. The etching stop layer 14 is formed using the same.
Next, as shown in FIG. 7F, a layer (SiN layer) 26 made of SiN is formed on the conductive multilayer reflector 7 and the etching stop layer 14 by, eg, CVD. The SiN layer 26 is filled in each trench 25, and the outer end faces of the light emitting layer 4, the p-type nitride semiconductor layer 5, the transparent conductive film 6, and the conductive multilayer reflector 7 in plan view, and the n-type The stepped portion 3C of the nitride semiconductor layer 3 is formed to cover the entire area. In the SiN layer 26, the portions on the conductive multilayer reflecting mirror 7 and the etching stop layer 14 become the covering portion 8A of the insulating film 8, and the light emitting layer 4, the p-type nitride semiconductor layer 5, and the transparent conductive film in plan view. 6 and the portion covering the outer end face of each of the conductive multilayer reflecting mirrors 7 and the stepped portion 3C of the n-type nitride semiconductor layer 3 becomes an extending portion 8B. In addition, in the SiN layer 26, the portion embedded in the trench 25 forms the insulating tube layer 9.

次いで、図７Ｇに示すように、絶縁膜８上に、レジストパターン２７を形成する。レジストパターン２７には、平面視で各第１コンタクト１１（図２参照）と一致する予定の位置に、開口２８が形成されていて、平面視で各第２コンタクト１３（図２参照）と一致する予定の位置に、開口２９が形成されている。
次いで、レジストパターン２７をマスクとするドライエッチングにより、絶縁膜８と、各トレンチ２５内のＳｉＮ層２６とを選択的に除去する。これにより、平面視においてレジストパターン２７の各開口２８と一致する位置の絶縁膜８およびＳｉＮ層２６がレジストパターン２７側から除去される。このドライエッチングの条件は、ｎ型窒化物半導体層３がエッチングされない条件になっている。そのため、各開口２８におけるエッチングは、トレンチ２５の底面におけるｎ型窒化物半導体層３の手前でストップする。これにより、平面視においてレジストパターン２２の各開口２８と一致する位置には、絶縁膜８およびＳｉＮ層２６を貫通してｎ型窒化物半導体層３まで到達するトレンチ３０が形成される。 Next, as shown in FIG. 7G, a resist pattern 27 is formed on the insulating film 8. An opening 28 is formed in the resist pattern 27 at a position that is supposed to coincide with each first contact 11 (see FIG. 2) in a plan view, and coincides with each second contact 13 (see FIG. 2) in a plan view. An opening 29 is formed at a position to be performed.
Next, the insulating film 8 and the SiN layer 26 in each trench 25 are selectively removed by dry etching using the resist pattern 27 as a mask. Thereby, the insulating film 8 and the SiN layer 26 at positions corresponding to the openings 28 of the resist pattern 27 in plan view are removed from the resist pattern 27 side. The dry etching conditions are such that the n-type nitride semiconductor layer 3 is not etched. Therefore, the etching in each opening 28 stops before the n-type nitride semiconductor layer 3 on the bottom surface of the trench 25. Thereby, trenches 30 that penetrate through the insulating film 8 and the SiN layer 26 and reach the n-type nitride semiconductor layer 3 are formed at positions corresponding to the openings 28 of the resist pattern 22 in plan view.

トレンチ３０は、透明基板２の厚さ方向に延びる円筒状であり、その断面の円形状は、透明基板２の厚さ方向における全域に亘って同じ大きさである。トレンチ３０は、第１コンタクト１１と同じ数（ここでは、１５個）形成されていて、各トレンチ３０は、いずれかのトレンチ２５の内側に配置されている。各トレンチ２５がｎ型窒化物半導体層３の厚さ途中まで到達しているので、各トレンチ３０も、ｎ型窒化物半導体層３の厚さ途中まで到達している。各トレンチ３０の底では、ｎ型窒化物半導体層３が露出されている。各トレンチ２５内に埋め尽くされたＳｉＮ層２６は、トレンチ３０が形成されることによって、絶縁管層９となる。   The trench 30 has a cylindrical shape extending in the thickness direction of the transparent substrate 2, and the circular shape of the cross section is the same size over the entire region in the thickness direction of the transparent substrate 2. The number of the trenches 30 is the same as the number of the first contacts 11 (here, 15), and each trench 30 is arranged inside one of the trenches 25. Since each trench 25 reaches the middle of the thickness of the n-type nitride semiconductor layer 3, each trench 30 also reaches the middle of the thickness of the n-type nitride semiconductor layer 3. At the bottom of each trench 30, n-type nitride semiconductor layer 3 is exposed. The SiN layer 26 filled in each trench 25 becomes the insulating tube layer 9 by forming the trench 30.

ここでのドライエッチングによって、平面視においてレジストパターン２７の各開口２９と一致する位置の絶縁膜８がレジストパターン２７側から除去される。各開口２９におけるエッチングは、エッチングストップ層１４で停止する。つまり、エッチングストップ層１４が、その直下にある導電性多層反射鏡７をドライエッチングから保護するので、導電性多層反射鏡７までエッチングされてしまうことを防止できる。その結果、平面視においてレジストパターン２７の各開口２９と一致する位置には、絶縁膜８を貫通してエッチングストップ層１４まで到達するトレンチ３１が形成される。トレンチ３１は、第２コンタクト１３と同じ数（ここでは、３個）だけ形成され、これらのトレンチ３１は、平面視における透明基板２の短手方向（図７Ｇの紙面に直交する方向）において等間隔で並んでいる。   By this dry etching, the insulating film 8 at a position corresponding to each opening 29 of the resist pattern 27 in plan view is removed from the resist pattern 27 side. Etching in each opening 29 stops at the etching stop layer 14. That is, the etching stop layer 14 protects the conductive multilayer reflecting mirror 7 located immediately below it from dry etching, so that it is possible to prevent the conductive multilayer reflecting mirror 7 from being etched. As a result, trenches 31 that penetrate through the insulating film 8 and reach the etching stop layer 14 are formed at positions corresponding to the openings 29 of the resist pattern 27 in plan view. The number of the trenches 31 is the same as the number of the second contacts 13 (here, three), and these trenches 31 are in the short direction of the transparent substrate 2 in a plan view (direction perpendicular to the paper surface of FIG. 7G). They are lined up at intervals.

次いで、レジストパターン２７を除去してから、図７Ｈに示すように、たとえば蒸着により、Ａｌからなる層（Ａｌ層３２）を絶縁膜８上の全域に形成する。Ａｌ層３２は、各トレンチ３０内および各トレンチ３１内に埋め尽くされる。トレンチ３０内のＡｌ層３２は、第１コンタクト１１となり、トレンチ３１内のＡｌ層３２は、第２コンタクト１３となる。   Next, after removing the resist pattern 27, as shown in FIG. 7H, a layer made of Al (Al layer 32) is formed over the entire area of the insulating film 8, for example, by vapor deposition. The Al layer 32 is filled in each trench 30 and each trench 31. The Al layer 32 in the trench 30 becomes the first contact 11, and the Al layer 32 in the trench 31 becomes the second contact 13.

次いで、絶縁膜８上のＡｌ層３２上の全域に、たとえばスパッタ法によって、Ｔｉからなる層（Ｔｉ層）と、Ｐｔからなる層（Ｐｔ層）とをＡｌ層３２側からこの順番で積層する。これにより、Ｔｉ層およびＰｔ層の積層構造からなるバリア層１５がＡｌ層３２上に形成される。
次いで、バリア層１５上の全域に、たとえば電解めっき法によって、ＡｕＳｎからなる層（ＡｕＳｎ層）を形成する。ＡｕＳｎ層は、接合層１６である。 Next, a layer made of Ti (Ti layer) and a layer made of Pt (Pt layer) are laminated in this order from the Al layer 32 side over the entire area of the Al layer 32 on the insulating film 8 by, for example, sputtering. . Thereby, the barrier layer 15 having a laminated structure of the Ti layer and the Pt layer is formed on the Al layer 32.
Next, a layer made of AuSn (AuSn layer) is formed over the entire area of the barrier layer 15 by, for example, electrolytic plating. The AuSn layer is the bonding layer 16.

次いで、レジストパターン（図示せず）をマスクとして用いるエッチングにより、絶縁膜８上のＡｌ層３２、バリア層１５および接合層１６のそれぞれを、平面視における透明基板２の長手方向において、第２コンタクト１３と、第２コンタクト１３に最も近い第１コンタクト１１との間で二分する（図７Ｈ参照）。これにより、図２に示すように、絶縁膜８上のＡｌ層３２において、平面視で全ての第１コンタクト１１を覆う部分が、ｎ側外部接続部１０となり、平面視で全ての第２コンタクト１３を覆う部分が、ｐ側外部接続部１２となる。ｎ側外部接続部１０およびｐ側外部接続部１２は、分離絶縁された状態で絶縁膜８上に形成されている。ｎ側外部接続部１０が形成されることでｎ型電極３５が完成し、ｐ側外部接続部１２が形成されることでｐ型電極４０が完成する。以上の結果、発光素子１が完成する。   Next, by etching using a resist pattern (not shown) as a mask, each of the Al layer 32, the barrier layer 15, and the bonding layer 16 on the insulating film 8 is connected to the second contact in the longitudinal direction of the transparent substrate 2 in plan view. 13 and the first contact 11 closest to the second contact 13 (see FIG. 7H). Thereby, as shown in FIG. 2, in the Al layer 32 on the insulating film 8, the portion covering all the first contacts 11 in plan view becomes the n-side external connection portion 10, and all the second contacts in plan view. A portion covering 13 becomes the p-side external connection portion 12. The n-side external connection portion 10 and the p-side external connection portion 12 are formed on the insulating film 8 in a state of being separated and insulated. The n-type electrode 35 is completed by forming the n-side external connection portion 10, and the p-type electrode 40 is completed by forming the p-side external connection portion 12. As a result, the light emitting device 1 is completed.

発光素子１は、たとえば、透明基板２の元基板としての１枚のウエハ（図示せず）上に多数同時に形成される。そこで、必要に応じてウエハを研削・研磨して厚みを調整した後に、ウエハを、レーザスクライバ等を用いてダイシングすると、最終的に図１〜図４に示す構造の発光素子１が個別に切り出される。
第１コンタクト１１が埋め込まれるトレンチ３０は、第１コンタクト１１と同じ大きさの円形状の断面を有しており、その直径（内径）は、２０μｍ以上４０μｍ以下である。これに対し、第２コンタクト１３が埋め込まれるトレンチ３１は、平面視においてトレンチ３０よりも大きい（図１参照）。そのため、前述したように、絶縁膜８上にＡｌ層３２を形成する際に（図７Ｈ参照）、各トレンチ３１内にＡｌ層３２を埋め尽くすと、絶縁膜８には、各トレンチ３１の跡９０が凹みとなって現れ、最終的には、第２電極１２上の接合層１６の接合面１６Ａにも現れる（図４参照）。しかし、複数のトレンチ３１は、透明基板２の短手方向において間隔を隔てているので（図１参照）、これらのトレンチ３１が１列につながっている場合に比べて、各トレンチ３１の跡９０は、とても小さく目立たない。そのため、第２電極１２上の接合層１６の接合面１６Ａはほとんど平坦になる。 For example, a large number of light emitting elements 1 are simultaneously formed on a single wafer (not shown) as an original substrate of the transparent substrate 2. Therefore, after adjusting the thickness by grinding and polishing the wafer as necessary, the wafer is diced using a laser scriber or the like, and finally the light emitting element 1 having the structure shown in FIGS. It is.
The trench 30 in which the first contact 11 is embedded has a circular cross section having the same size as the first contact 11, and the diameter (inner diameter) is 20 μm or more and 40 μm or less. On the other hand, the trench 31 in which the second contact 13 is embedded is larger than the trench 30 in plan view (see FIG. 1). Therefore, as described above, when the Al layer 32 is formed on the insulating film 8 (see FIG. 7H), if the Al layer 32 is completely filled in each trench 31, the trace of each trench 31 is formed in the insulating film 8. 90 appears as a dent, and finally appears on the bonding surface 16A of the bonding layer 16 on the second electrode 12 (see FIG. 4). However, since the plurality of trenches 31 are spaced apart from each other in the lateral direction of the transparent substrate 2 (see FIG. 1), the traces 90 of each trench 31 are compared to the case where these trenches 31 are connected in one row. Is so small and inconspicuous. Therefore, the bonding surface 16A of the bonding layer 16 on the second electrode 12 is almost flat.

図８は、サブマウントの構造を図解的に示す断面図である。
図８に二点鎖線で示すように、発光素子１は、接合層１６によってサブマウント５０に接合され、発光素子１およびサブマウント５０は、発光素子ユニット６４を構成する。
サブマウント５０は、サブマウント基板５１と、絶縁層５２と、電極層５３と、接合層５４とを備えている。 FIG. 8 is a cross-sectional view schematically showing the structure of the submount.
As shown by a two-dot chain line in FIG. 8, the light emitting element 1 is bonded to the submount 50 by the bonding layer 16, and the light emitting element 1 and the submount 50 constitute a light emitting element unit 64.
The submount 50 includes a submount substrate 51, an insulating layer 52, an electrode layer 53, and a bonding layer 54.

サブマウント基板５１はたとえばＳｉからなる。絶縁層５２は、たとえばＳｉＯ２からなり、サブマウント基板５１の主面５１Ａ（図８における上面）の全域を覆っている。
電極層５３は、たとえばＡｌからなる。電極層５３は、絶縁層５２上において分離された２つの領域に設けられており、図８では、２つの電極層５３が、左右に隔てた状態で絶縁層５２上に形成されている。２つの電極層５３のうち、図８における左側の電極層５３を第１マウント電極層５３Ａといい、図８における右側の電極層５３を第２マウント電極層５３Ｂということにする。第１マウント電極層５３Ａと第２マウント電極層５３Ｂとは、第１電極１１および第２電極１２の間隔とほぼ等しい間隔、たとえば、６０μｍ程度の間隔を隔てて分離絶縁されて配置されている。 The submount substrate 51 is made of Si, for example. The insulating layer 52 is made of, for example, SiO 2 and covers the entire main surface 51A (upper surface in FIG. 8) of the submount substrate 51.
The electrode layer 53 is made of, for example, Al. The electrode layer 53 is provided in two regions separated on the insulating layer 52, and in FIG. 8, the two electrode layers 53 are formed on the insulating layer 52 in a state of being separated left and right. Of the two electrode layers 53, the left electrode layer 53 in FIG. 8 is referred to as a first mount electrode layer 53A, and the right electrode layer 53 in FIG. 8 is referred to as a second mount electrode layer 53B. The first mount electrode layer 53A and the second mount electrode layer 53B are separated and insulated from each other with an interval substantially equal to the interval between the first electrode 11 and the second electrode 12, for example, an interval of about 60 μm.

接合層５４は各電極層５３上に積層されている。接合層５４は、この実施形態では、サブマウント基板５１側のＴｉ層５５と、Ｔｉ層５５上に積層されたＡｕ層５６とを含む２層構造である。接合層５４において電極層５３に接触している面とは反対側の面（図８における上面）が、表面５４Ａとされる。表面５４Ａは、平坦面であり、各電極層５３上の接合層５４の表面５４Ａは、面一になっている。   The bonding layer 54 is laminated on each electrode layer 53. In this embodiment, the bonding layer 54 has a two-layer structure including a Ti layer 55 on the submount substrate 51 side and an Au layer 56 stacked on the Ti layer 55. A surface (an upper surface in FIG. 8) opposite to the surface in contact with the electrode layer 53 in the bonding layer 54 is a surface 54A. The surface 54A is a flat surface, and the surface 54A of the bonding layer 54 on each electrode layer 53 is flush.

図９は、サブマウントの模式的な平面図である。
平面視において、第１マウント電極層５３Ａ上の接合層５４は、発光素子１のｎ側外部接続部１０上の接合層１６と同じ大きさであり、第２マウント電極層５３Ｂ上の接合層５４は、発光素子１のｐ側外部接続部１２上の接合層１６と同じ大きさである（図１参照）。 FIG. 9 is a schematic plan view of the submount.
In plan view, the bonding layer 54 on the first mount electrode layer 53A has the same size as the bonding layer 16 on the n-side external connection portion 10 of the light emitting element 1, and the bonding layer 54 on the second mount electrode layer 53B. Is the same size as the bonding layer 16 on the p-side external connection portion 12 of the light emitting element 1 (see FIG. 1).

図１０Ａは、発光装置の構造を図解的に示す断面図である。
図１０Ａを参照して、発光装置６０は、発光素子ユニット６４（発光素子１およびサブマウント５０）と、支持基板６１とを含んでいる。
支持基板６１は、絶縁性材料で形成された絶縁基板６２と、絶縁基板６２の両端から露出するように設けられて、発光素子１と外部とを電気的に接続する金属製の一対のリード６３とを有している。絶縁基板６２は、たとえば平面視矩形に形成されており、その対向する一対の辺に沿って一対のリード６３がそれぞれ帯状に形成されている。各リード６３は、絶縁基板６２の一対の端縁に沿って、上面から側面を渡って下面に至るように折り返され、横向きＵ字形断面を有するように形成されている。 FIG. 10A is a cross-sectional view schematically showing the structure of the light-emitting device.
Referring to FIG. 10A, the light emitting device 60 includes a light emitting element unit 64 (light emitting element 1 and submount 50) and a support substrate 61.
The support substrate 61 is provided so as to be exposed from both ends of the insulating substrate 62 made of an insulating material, and a pair of metal leads 63 that electrically connect the light emitting element 1 and the outside. And have. The insulating substrate 62 is formed, for example, in a rectangular shape in plan view, and a pair of leads 63 are formed in a strip shape along a pair of opposing sides. Each lead 63 is folded back along the pair of edges of the insulating substrate 62 so as to cross from the upper surface to the lower surface, and has a lateral U-shaped cross section.

発光素子ユニット６４の組立に際しては、たとえば、サブマウント５０を、図１０Ａに示すように、接合層５４の表面５４Ａが上を向くような姿勢にする。また、図２に示す発光素子１を、接合層１６の接合面１６Ａが下を向くような姿勢（図２とは上下が逆の姿勢）にし、図１０Ａの姿勢にあるサブマウント５０に対して上から対向させる。このとき、発光素子１では、ｐ型窒化物半導体層５がサブマウント５０のサブマウント基板５１の主面５１Ａに対して上から対向している。   When assembling the light emitting element unit 64, for example, the submount 50 is placed in a posture such that the surface 54A of the bonding layer 54 faces upward, as shown in FIG. 10A. Further, the light-emitting element 1 shown in FIG. 2 is placed in a posture in which the bonding surface 16A of the bonding layer 16 faces downward (upside down with respect to FIG. 2), and with respect to the submount 50 in the posture of FIG. 10A. Oppose from above. At this time, in the light emitting element 1, the p-type nitride semiconductor layer 5 faces the main surface 51 </ b> A of the submount substrate 51 of the submount 50 from above.

発光素子１をサブマウント５０に接近させると、図１０Ａに示すように、発光素子１の接合層１６の接合面１６Ａと、サブマウント５０の接合層５４の表面５４Ａとが面接触する。具体的には、ｎ側外部接続部１０側の接合層１６の接合面１６Ａが、第１マウント電極層５３Ａ側の接合層５４の表面５４Ａに対して面接触し、ｐ側外部接続部１２側の接合層１６の接合面１６Ａが、第２マウント電極層５３Ｂ側の接合層５４の表面５４Ａに対して面接触する。この状態でリフロー（熱処理）を行えば、ｎ側外部接続部１０と第１マウント電極層５３Ａとが接合層１６，５４を介して接合され、かつｐ側外部接続部１２と第２マウント電極層５３Ｂとが接合層１６，５４を介して接合される。接合層１６と接合層５４とが融解・固着して互いに接合すると、発光素子１が、電極層５３および接合層５４を介してサブマウント５０のサブマウント基板５１に接合され、サブマウント５０にフリップチップ接続される。ｎ側外部接続部１０およびｐ側外部接続部１２の両方が絶縁膜８から露出されているので、サブマウント基板５１に対して発光素子１における絶縁膜８側を対向させることによって、サブマウント基板５１に発光素子１をフリップチップ接続することができる。フリップチップ接続の結果、発光素子１とサブマウント５０とが一体化した発光素子ユニット６４が得られる。   When the light emitting element 1 is brought close to the submount 50, the bonding surface 16A of the bonding layer 16 of the light emitting element 1 and the surface 54A of the bonding layer 54 of the submount 50 come into surface contact as shown in FIG. 10A. Specifically, the bonding surface 16A of the bonding layer 16 on the n-side external connection unit 10 side is in surface contact with the surface 54A of the bonding layer 54 on the first mount electrode layer 53A side, and the p-side external connection unit 12 side The bonding surface 16A of the bonding layer 16 is in surface contact with the surface 54A of the bonding layer 54 on the second mount electrode layer 53B side. If reflow (heat treatment) is performed in this state, the n-side external connection portion 10 and the first mount electrode layer 53A are joined via the joining layers 16 and 54, and the p-side external connection portion 12 and the second mount electrode layer are joined. 53B is bonded via the bonding layers 16 and 54. When the bonding layer 16 and the bonding layer 54 are melted and fixed and bonded to each other, the light-emitting element 1 is bonded to the submount substrate 51 of the submount 50 via the electrode layer 53 and the bonding layer 54 and flipped to the submount 50. Chip connected. Since both the n-side external connection portion 10 and the p-side external connection portion 12 are exposed from the insulating film 8, the submount substrate 51 is opposed to the submount substrate 51 by facing the insulating film 8 side of the light-emitting element 1. The light emitting element 1 can be flip-chip connected to 51. As a result of the flip chip connection, a light emitting element unit 64 in which the light emitting element 1 and the submount 50 are integrated is obtained.

前述したように、第２電極１２上の接合層１６の接合面１６Ａには、各トレンチ３１の跡９０があるがとても小さいので、この接合面１６Ａは、ほとんど平坦である（図４参照）。そのため、この接合面１６Ａと、第２マウント電極層５３Ｂ側の接合層５４の表面５４Ａとの面接触に対して、各トレンチ３１の跡９０が影響を与えることはなく、これらの接合面１６Ａおよび表面５４Ａは、ほぼ全域に亘って面接触している。また、発光素子１側のｎ側外部接続部１０とｐ側外部接続部１２とが、約６０μｍという十分な距離を隔てていて、サブマウント５０側の第１マウント電極層５３Ａと第２マウント電極層５３Ｂとが、同様に十分な距離を隔てている。そのため、多少の取り付け誤差があっても、ｎ側外部接続部１０が第２マウント電極層５３Ｂに接続されたり、ｐ側外部接続部１２が第１マウント電極層５３Ａに接続されたりすることがないので、発光素子１をサブマウント５０に確実にフリップチップ接続できる。   As described above, the bonding surface 16A of the bonding layer 16 on the second electrode 12 has traces 90 of the respective trenches 31 but is very small. Therefore, the bonding surface 16A is almost flat (see FIG. 4). Therefore, the trace 90 of each trench 31 does not affect the surface contact between the bonding surface 16A and the surface 54A of the bonding layer 54 on the second mount electrode layer 53B side. The surface 54A is in surface contact over substantially the entire region. In addition, the n-side external connection portion 10 and the p-side external connection portion 12 on the light emitting element 1 side are separated by a sufficient distance of about 60 μm, and the first mount electrode layer 53A and the second mount electrode on the submount 50 side are separated. Layer 53B is similarly spaced a sufficient distance away. Therefore, even if there is some attachment error, the n-side external connection portion 10 is not connected to the second mount electrode layer 53B, and the p-side external connection portion 12 is not connected to the first mount electrode layer 53A. Therefore, the light emitting element 1 can be reliably flip-chip connected to the submount 50.

サブマウント５０のサブマウント基板５１を絶縁基板６２の一表面に対向させることで、発光素子ユニット６４は、当該絶縁基板６２に接合される。そして、ｎ側外部接続部１０に接続された第１マウント電極層５３Ａと、第１マウント電極層５３Ａ側のリード６３とが、ボンディングワイヤ６５によって接続される。また、ｐ側外部接続部１２に接続された第２マウント電極層５３Ｂと、第２マウント電極層５３Ｂ側のリード６３とが、ボンディングワイヤ６５によって接続される。これにより、発光素子ユニット６４と支持基板６１とが一体化されて発光装置６０が完成する。   The light emitting element unit 64 is bonded to the insulating substrate 62 by making the submount substrate 51 of the submount 50 face one surface of the insulating substrate 62. Then, the first mount electrode layer 53A connected to the n-side external connection portion 10 and the lead 63 on the first mount electrode layer 53A side are connected by a bonding wire 65. The second mount electrode layer 53B connected to the p-side external connection portion 12 and the lead 63 on the second mount electrode layer 53B side are connected by a bonding wire 65. Thereby, the light emitting element unit 64 and the support substrate 61 are integrated, and the light emitting device 60 is completed.

図１０Ｂに図解的な斜視図を示すように、支持基板６１は、長尺形状（帯状）に形成されていてもよく、このような長尺な支持基板６１の表面に、複数の発光素子ユニット６４が実装されてＬＥＤ（発光ダイオード）バーを構成していてもよい。図１０Ｂには、支持基板６１の一表面に複数の発光素子ユニット６４が直線状に一列に配列された発光装置６０が示されている。このような発光装置６０は、たとえば、液晶表示装置のバックライト用光源として用いることができる。なお、支持基板６１上の複数の発光素子ユニット６４は、直線状に一列に配列されている必要はなく、２列に配列されていてもよいし、千鳥状に配列されていてもよい。また、各発光素子ユニット６４上に、蛍光体を含んだ封止樹脂をポッティングしてもよい。   As shown in the schematic perspective view of FIG. 10B, the support substrate 61 may be formed in a long shape (band shape), and a plurality of light emitting element units are formed on the surface of the long support substrate 61. 64 may be mounted to constitute an LED (light emitting diode) bar. FIG. 10B shows a light emitting device 60 in which a plurality of light emitting element units 64 are linearly arranged in a line on one surface of a support substrate 61. Such a light emitting device 60 can be used, for example, as a light source for a backlight of a liquid crystal display device. The plurality of light emitting element units 64 on the support substrate 61 do not have to be arranged in a line in a straight line, and may be arranged in two lines or in a staggered pattern. Further, a sealing resin containing a phosphor may be potted on each light emitting element unit 64.

図１１は、発光素子ユニット６４を用いた発光素子パッケージの模式的な斜視図である。
発光素子パッケージ７０は、図１０Ａに示した構造の発光装置６０と樹脂パッケージ７１と封止樹脂７２とを含んでいる。
樹脂パッケージ７１は、樹脂が充填されたリング状のケースであり、その内側に発光素子ユニット６４を収容して（覆って）側方から包囲して保護した状態で、支持基板６１に固定されている。樹脂パッケージ７１の内壁面は、発光素子ユニット６４の発光素子１から出射された光を反射させて外部へ取り出すための反射面７１ａを形成している。この実施形態では、反射面７１ａは、内方に向かうに従って支持基板６１に近づくように傾斜した傾斜面からなり、発光素子１からの光を光取り出し方向（透明基板２の法線方向）に向かって反射するように構成されている。 FIG. 11 is a schematic perspective view of a light emitting device package using the light emitting device unit 64.
The light emitting element package 70 includes a light emitting device 60 having a structure shown in FIG. 10A, a resin package 71, and a sealing resin 72.
The resin package 71 is a ring-shaped case filled with resin. The light-emitting element unit 64 is accommodated (covered) inside and protected from the side, and is fixed to the support substrate 61. Yes. The inner wall surface of the resin package 71 forms a reflection surface 71 a for reflecting the light emitted from the light emitting element 1 of the light emitting element unit 64 and taking it out to the outside. In this embodiment, the reflecting surface 71a is an inclined surface that is inclined so as to approach the support substrate 61 as it goes inward, and directs the light from the light emitting element 1 in the light extraction direction (the normal direction of the transparent substrate 2). It is configured to reflect.

封止樹脂７２は、発光素子１の発光波長に対して透明な透明樹脂（たとえば、シリコーンやエポキシなど）からなり、発光素子１およびボンディングワイヤ６５などを封止している。または、この透明樹脂に蛍光体を混合してもよい。発光装置６０が青色発光し、蛍光体として黄色発光のものを配置すると、自然発光が得られる。
図１１には、支持基板６１上に一つの発光素子ユニット６４が実装されている構造を示したが、むろん、支持基板６１上に複数個の発光素子ユニット６４が共通に実装されていて、それらが封止樹脂７２によって共通に封止されていてもよい。 The sealing resin 72 is made of a transparent resin (for example, silicone or epoxy) that is transparent with respect to the light emission wavelength of the light emitting element 1 and seals the light emitting element 1 and the bonding wire 65. Or you may mix a fluorescent substance with this transparent resin. When the light emitting device 60 emits blue light and a phosphor emitting yellow light is disposed, spontaneous light emission is obtained.
FIG. 11 shows a structure in which one light emitting element unit 64 is mounted on the support substrate 61. Of course, a plurality of light emitting element units 64 are mounted in common on the support substrate 61. May be sealed in common by the sealing resin 72.

以上のほかにも、この発明はさらに種々の実施形態をとり得る。たとえば、前述の実施形態では、第１コンタクト１１が円柱形状を有する例を示したが、第１コンタクト１１は多角柱形状を有していてもよい。また、第１コンタクト１１は、その軸直角断面形状が軸方向に沿って一様である必要はなく、たとえば、接触部１８から離れるに従って断面積が大きくなるように設計されていてもよい。また、前述の実施形態では、窒化物半導体としてＧａＮを例示したが、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの他の窒化物半導体が用いられてもよい。窒化物半導体は、一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。 In addition to the above, the present invention can take various embodiments. For example, in the above-described embodiment, the example in which the first contact 11 has a cylindrical shape has been described. However, the first contact 11 may have a polygonal column shape. Further, the first contact 11 does not have to have a uniform cross-sectional shape perpendicular to the axis along the axial direction, and may be designed so that the cross-sectional area increases as the distance from the contact portion 18 increases, for example. In the above-described embodiment, GaN is exemplified as the nitride semiconductor, but other nitride semiconductors such as aluminum nitride (AlN) and indium nitride (InN) may be used. A nitride semiconductor can be generally expressed as Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).

また、図５に示すように、導電性多層反射鏡７は、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３という３つの多層反射鏡部を有していたが、導電性多層反射鏡７を構成する多層反射鏡部の数は、複数（２つ以上）であれば、任意に設定できる。また、この実施形態では、便宜上、各多層反射鏡部を、「第１」多層反射鏡部４１、「第２」多層反射鏡部４２および「第３」多層反射鏡部４３と区別しているが、多層反射鏡部４２および多層反射鏡部４３で導電性多層反射鏡７を構成する場合には、多層反射鏡部４２および多層反射鏡部４３の一方が「第１」多層反射鏡部となり、他方が「第２」多層反射鏡部となる。   Further, as shown in FIG. 5, the conductive multilayer reflector 7 has three multilayer reflector parts, a first multilayer reflector part 41, a second multilayer reflector part 42, and a third multilayer reflector part 43. However, the number of the multilayer reflector parts constituting the conductive multilayer reflector 7 can be arbitrarily set as long as it is plural (two or more). Further, in this embodiment, for convenience, each multilayer reflecting mirror section is distinguished from the “first” multilayer reflecting mirror section 41, the “second” multilayer reflecting mirror section 42, and the “third” multilayer reflecting mirror section 43. When the conductive multilayer reflector 7 is constituted by the multilayer reflector part 42 and the multilayer reflector part 43, one of the multilayer reflector part 42 and the multilayer reflector part 43 becomes a “first” multilayer reflector part. The other is the “second” multilayer reflector section.

また、この実施形態では、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれは、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６のペアを４つ有しているが、各多層反射鏡部では、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６のペア数を増やすことによって、反射率を向上させることができる。また、この実施形態のＩｎｘＧａ１−ｘＯ層４５は、ＩｎＧａＯ３で構成されていたが、Ｎｂ２Ｏ５との屈折率の差が大きくなるようにＩｎｘＧａ１−ｘＯを選択すればよい。ＩｎｘＧａ１−ｘＯとＮｂ２Ｏ５との屈折率の差が大きくなるほど、多層反射鏡部では反射率および帯域幅を増やすことができる。 In this embodiment, each of the first multilayer reflector 41, the second multilayer reflector 42, and the third multilayer reflector 43 includes an In x Ga 1-x O layer 45 and an Nb 2 O 5 layer 46. However, in each multilayer reflector part, the reflectance can be improved by increasing the number of pairs of the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46. . Further, the In x Ga 1-x O layer 45 of this embodiment is made of InGaO 3 , but In x Ga 1-x O is selected so that the difference in refractive index from Nb 2 O 5 becomes large. do it. The greater the difference in refractive index between In x Ga 1-x O and Nb 2 O 5 , the greater the reflectivity and bandwidth in the multilayer reflector section.

また、絶縁膜８は、導電性多層反射鏡７の表面７Ａの全域を覆っていたが（図２参照）、導電性多層反射鏡７の少なくとも一部を覆っていればよい。
図１２は、本発明の別の実施形態に係る発光素子の模式的な断面図である。
前述した発光素子１では、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６を交互に積層することによって、光を反射させる導電性多層反射鏡７を構成していたが、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６を交互に積層することによって、光を透過させる導電性多層反射防止膜７３（図１２参照）を構成することもできる。導電性多層反射防止膜７３は、いわゆるＡＲ（Anti Reflect）膜である。 Further, the insulating film 8 covers the entire surface 7A of the conductive multilayer reflecting mirror 7 (see FIG. 2), but it is sufficient that it covers at least a part of the conductive multilayer reflecting mirror 7.
FIG. 12 is a schematic cross-sectional view of a light emitting device according to another embodiment of the present invention.
In the light emitting element 1 described above, the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 are alternately laminated to constitute the conductive multilayer reflecting mirror 7 that reflects light, but the In x By alternately laminating the Ga 1-x O layer 45 and the Nb 2 O 5 layer 46, the conductive multilayer antireflection film 73 (see FIG. 12) that transmits light can be formed. The conductive multilayer antireflection film 73 is a so-called AR (Anti Reflect) film.

導電性多層反射鏡７を構成する第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のそれぞれの反射率は、帯域幅の波長の光に対しては、９０％以上と高いが、帯域幅以外の波長の光に対しては、１０％〜３０％以下と低い。具体的には、図６を参照して、第１多層反射鏡部４１では、５００ｎｍから６５０ｎｍまでの帯域幅以外の波長の光に対する反射率は３０％以下である。また、第２多層反射鏡部４２では、４００ｎｍから５５０ｎｍまでの帯域幅以外の波長の光に対する反射率が３０％以下である。また、第３多層反射鏡部４３では、３５０ｎｍから４００ｎｍまでの帯域幅以外の波長の光に対する反射率が３０％以下である。   The reflectivities of the first multilayer reflector part 41, the second multilayer reflector part 42, and the third multilayer reflector part 43 that constitute the conductive multilayer reflector 7 are as follows. Although it is as high as 90% or more, it is as low as 10% to 30% or less for light having a wavelength other than the bandwidth. Specifically, with reference to FIG. 6, in the first multilayer reflector part 41, the reflectance with respect to light having a wavelength other than the bandwidth from 500 nm to 650 nm is 30% or less. Further, in the second multilayer reflector part 42, the reflectance with respect to light having a wavelength other than the bandwidth from 400 nm to 550 nm is 30% or less. Further, in the third multilayer reflector part 43, the reflectance with respect to light having a wavelength other than the bandwidth from 350 nm to 400 nm is 30% or less.

導電性多層反射防止膜７３は、多層反射鏡部の帯域幅以外の波長の光を透過させるようになっている。
導電性多層反射防止膜７３は、第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３のいずれか一つだけで構成されている。よって、導電性多層反射防止膜７３は、一定の層厚Ｔを有するＩｎｘＧａ１−ｘＯ層４５と、一定の層厚Ｔを有するＮｂ２Ｏ５層４６とが交互に積層されることで構成されている。そのため、導電性多層反射防止膜７３におけるＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６の周期は単一である。 The conductive multilayer antireflection film 73 transmits light having a wavelength other than the bandwidth of the multilayer reflector portion.
The conductive multilayer antireflection film 73 is composed of only one of the first multilayer reflector 41, the second multilayer reflector 42, and the third multilayer reflector 43. Therefore, in the conductive multilayer antireflection film 73, the In x Ga 1-x O layer 45 having a constant layer thickness T and the Nb 2 O 5 layer 46 having a constant layer thickness T are alternately stacked. It consists of Therefore, the period of the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46 in the conductive multilayer antireflection film 73 is single.

図１２に示す発光素子７４は、基板７５と、ｎ型窒化物半導体層７６と、発光層７７と、ｐ型窒化物半導体層７８と、ｎ型電極７９と、ｐ型電極８０と、パッド電極８１，８２と、反射層８３とを含んでいる。ｎ型電極７９は、ｎ型窒化物半導体層７６に接続されている。ｐ型電極８０は、ｐ型窒化物半導体層７８に接続されており、透明導電膜８４と、前述した導電性多層反射防止膜７３とを含んでいる。   12 includes a substrate 75, an n-type nitride semiconductor layer 76, a light-emitting layer 77, a p-type nitride semiconductor layer 78, an n-type electrode 79, a p-type electrode 80, and a pad electrode. 81 and 82 and a reflective layer 83. N-type electrode 79 is connected to n-type nitride semiconductor layer 76. The p-type electrode 80 is connected to the p-type nitride semiconductor layer 78 and includes the transparent conductive film 84 and the conductive multilayer antireflection film 73 described above.

基板７５は、たとえばサファイアからなり、所定の厚さを有している。基板７５は、その厚さ方向から見た平面視において、図１２における左右方向に長手方向を有し、図１２における奥行き方向に短手方向を有する矩形形状に形成されている。基板７５では、図１２における上面が表面７５Ａであり、図１２における下面が裏面７５Ｂである。表面７５Ａは、基板７５におけるｎ型窒化物半導体層７６との接合面であり、裏面７５Ｂは、基板７５における反射層８３との接合面である。基板７５の表面７５Ａには、前述した凸部１７が複数形成されている。基板７５は、発光層７７の発光波長に対して透明であってもよいし、透明でなくてもよい。   The substrate 75 is made of sapphire, for example, and has a predetermined thickness. The substrate 75 is formed in a rectangular shape having a longitudinal direction in the left-right direction in FIG. 12 and a short direction in the depth direction in FIG. 12 in a plan view as viewed from the thickness direction. In the substrate 75, the upper surface in FIG. 12 is the front surface 75A, and the lower surface in FIG. 12 is the back surface 75B. The front surface 75 </ b> A is a joint surface with the n-type nitride semiconductor layer 76 in the substrate 75, and the back surface 75 </ b> B is a joint surface with the reflective layer 83 in the substrate 75. A plurality of the convex portions 17 described above are formed on the surface 75 </ b> A of the substrate 75. The substrate 75 may be transparent to the emission wavelength of the light emitting layer 77 or may not be transparent.

ｎ型窒化物半導体層７６は、基板７５上に積層されている。ｎ型窒化物半導体層７６は、基板７５の表面７５Ａの全域を覆っている。ｎ型窒化物半導体層７６は、ｎ型の窒化物半導体（たとえば、ＧａＮ）からなる。ｎ型窒化物半導体層７６について、図１２において基板７５の表面７５Ａを覆う下面を裏面７６Ａといい、裏面７６Ａとは反対側の上面を表面７６Ｂということにする。表面７６Ｂにおいて、図１２における右寄りのｎ側領域７６Ｃは、左寄りのｐ側領域７６Ｄよりも裏面７６Ａ側へ一段低くなっている。   N-type nitride semiconductor layer 76 is stacked on substrate 75. The n-type nitride semiconductor layer 76 covers the entire surface 75A of the substrate 75. N-type nitride semiconductor layer 76 is made of an n-type nitride semiconductor (for example, GaN). Regarding the n-type nitride semiconductor layer 76, the lower surface covering the surface 75A of the substrate 75 in FIG. 12 is referred to as a back surface 76A, and the upper surface opposite to the back surface 76A is referred to as a surface 76B. On the front surface 76B, the n-side region 76C on the right side in FIG. 12 is one step lower on the back surface 76A side than the p-side region 76D on the left side.

発光層７７は、ｎ型窒化物半導体層７６上に積層されている。発光層７７は、ｎ型窒化物半導体層７６の表面７６Ｂにおけるｐ側領域７６Ｄの全域を覆っている。発光層７７は、この実施形態では、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ）からなる。
ｐ型窒化物半導体層７８は、発光層７７と同一パターンで発光層７７上に積層されている。そのため、平面視において、ｐ型窒化物半導体層７８の領域は、発光層７７の領域と一致している。ｐ型窒化物半導体層７８は、ｐ型の窒化物半導体（たとえば、ＧａＮ）からなっていて、発光層７７の発光波長に対して透明である。このように、ｎ型半導体層であるｎ型窒化物半導体層７６とｐ型半導体層であるｐ型窒化物半導体層７８とで発光層７７を挟んだ発光ダイオード構造が形成されている。 The light emitting layer 77 is stacked on the n-type nitride semiconductor layer 76. The light emitting layer 77 covers the entire p-side region 76D on the surface 76B of the n-type nitride semiconductor layer 76. In this embodiment, the light emitting layer 77 is made of a nitride semiconductor containing In (for example, InGaN).
The p-type nitride semiconductor layer 78 is stacked on the light emitting layer 77 in the same pattern as the light emitting layer 77. Therefore, the region of the p-type nitride semiconductor layer 78 matches the region of the light emitting layer 77 in plan view. The p-type nitride semiconductor layer 78 is made of a p-type nitride semiconductor (for example, GaN) and is transparent to the emission wavelength of the light emitting layer 77. Thus, a light emitting diode structure is formed in which the light emitting layer 77 is sandwiched between the n type nitride semiconductor layer 76 which is an n type semiconductor layer and the p type nitride semiconductor layer 78 which is a p type semiconductor layer.

透明導電膜８４は、ｐ型窒化物半導体層７８上に積層されている。透明導電膜８４は、ＺｎＯまたはＩＴＯからなり、発光層７７の発光波長に対して透明である。この実施形態では、透明導電膜８４は、ＩＴＯからなる。透明導電膜８４は、ｐ型窒化物半導体層７８と同一パターンで形成されていてもよいし、図１２に示すように基板７５の厚さ方向から見た平面視でｐ型窒化物半導体層７８より小さくてもよい。   The transparent conductive film 84 is stacked on the p-type nitride semiconductor layer 78. The transparent conductive film 84 is made of ZnO or ITO and is transparent to the emission wavelength of the light emitting layer 77. In this embodiment, the transparent conductive film 84 is made of ITO. The transparent conductive film 84 may be formed in the same pattern as the p-type nitride semiconductor layer 78, or the p-type nitride semiconductor layer 78 in a plan view as viewed from the thickness direction of the substrate 75 as shown in FIG. It may be smaller.

導電性多層反射防止膜７３は、透明導電膜８４と同一パターンで透明導電膜８４上に積層されている。導電性多層反射防止膜７３は、前述した第１多層反射鏡部４１、第２多層反射鏡部４２および第３多層反射鏡部４３（図５参照）のいずれか１つだけによって構成されている。
導電性多層反射防止膜７３において透明導電膜８４側とは反対側の表面７３Ａ（ｐ型電極８０の表面８０Ａでもある）では、左側へ偏った位置に、パッド電極８１が形成されている。パッド電極８１は、表面７３Ａ側からＣｒ（クロム）およびＡｕを積層することによって構成されている。 The conductive multilayer antireflection film 73 is laminated on the transparent conductive film 84 in the same pattern as the transparent conductive film 84. The conductive multilayer antireflection film 73 is composed of only one of the first multilayer reflector 41, the second multilayer reflector 42, and the third multilayer reflector 43 (see FIG. 5). .
On the surface 73A (also the surface 80A of the p-type electrode 80) opposite to the transparent conductive film 84 side in the conductive multilayer antireflection film 73, a pad electrode 81 is formed at a position biased to the left side. The pad electrode 81 is configured by laminating Cr (chrome) and Au from the surface 73A side.

ｎ型電極７９は、ｎ型窒化物半導体層７６の表面７６Ｂにおけるｎ側領域７６Ｃ上に積層されている。ｎ型電極７９は、表面７６Ｂ側からＴｉおよびＡｌを積層することによって構成されている。ｎ型電極７９の表面には、パッド電極８２が形成されている。パッド電極８２は、ｎ型電極７９の表面側からＣｒおよびＡｕを積層することによって構成されている。   N-type electrode 79 is stacked on n-side region 76 </ b> C on surface 76 </ b> B of n-type nitride semiconductor layer 76. The n-type electrode 79 is configured by laminating Ti and Al from the surface 76B side. A pad electrode 82 is formed on the surface of the n-type electrode 79. The pad electrode 82 is configured by laminating Cr and Au from the surface side of the n-type electrode 79.

反射層８３は、光を反射させる材料（たとえば、Ａｇ）からなる。反射層８３は、基板７５の裏面７５Ｂの全域を覆っている。反射層８３を、前述した導電性多層反射鏡７（図５参照）で構成してもよい。
このような発光素子７４において、パッド電極８１とパッド電極８２との間に順方向電圧を印加すると、ｐ型電極８０からｎ型電極７９へ向かって電流が流れる。電流は、ｐ型電極８０からｎ型電極７９へ向かって、導電性多層反射防止膜７３および透明導電膜８４を、この順番で流れる。導電性多層反射防止膜７３は、導電性が良好なので、電流は、導電性多層反射防止膜７３において平面視における全域に広がり、その後、透明導電膜８４、ｐ型窒化物半導体層７８、発光層７７、ｎ型窒化物半導体層７６およびｎ型電極７９を、この順番で流れる。このように電流が流れることによって、ｎ型窒化物半導体層７６から発光層７７に電子が注入され、ｐ型窒化物半導体層７８から発光層７７に正孔が注入され、これらの正孔および電子が発光層７７で再結合することにより、光が発生する。 The reflective layer 83 is made of a material that reflects light (for example, Ag). The reflective layer 83 covers the entire back surface 75B of the substrate 75. The reflective layer 83 may be configured by the conductive multilayer reflective mirror 7 (see FIG. 5) described above.
In such a light emitting element 74, when a forward voltage is applied between the pad electrode 81 and the pad electrode 82, a current flows from the p-type electrode 80 toward the n-type electrode 79. Current flows from the p-type electrode 80 to the n-type electrode 79 through the conductive multilayer antireflection film 73 and the transparent conductive film 84 in this order. Since the conductive multilayer antireflection film 73 has good conductivity, the current spreads over the entire area in the plan view of the conductive multilayer antireflection film 73, and then the transparent conductive film 84, the p-type nitride semiconductor layer 78, and the light emitting layer. 77, the n-type nitride semiconductor layer 76 and the n-type electrode 79 flow in this order. When the current flows in this manner, electrons are injected from the n-type nitride semiconductor layer 76 into the light emitting layer 77, and holes are injected from the p-type nitride semiconductor layer 78 into the light emitting layer 77. These holes and electrons Are recombined in the light emitting layer 77 to generate light.

発光層７７からの光は、ｐ型窒化物半導体層７８およびｐ型電極８０（透明導電膜８４および導電性多層反射防止膜７３）をこの順番で透過した後にｐ型電極８０の表面８０Ａ（導電性多層反射防止膜７３の表面７３Ａ）から放出される。
前述したように、導電性多層反射防止膜７３は、ＩｎｘＧａ１−ｘＯ層４５およびＮｂ２Ｏ５層４６といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。そのため、光は、ｐ型電極８０において導電性多層反射防止膜７３を透過することによって、ｐ型電極８０の表面８０Ａで反射することなく、ｐ型電極４０の表面８０Ａから放出される。これにより、ｐ型電極８０の表面８０Ａからの光の取り出し効率が向上された発光素子７４を提供できる。 Light from the light emitting layer 77 passes through the p-type nitride semiconductor layer 78 and the p-type electrode 80 (the transparent conductive film 84 and the conductive multilayer antireflection film 73) in this order, and then the surface 80A (conductive) of the p-type electrode 80. From the surface 73A) of the conductive multilayer antireflection film 73.
As described above, the conductive multilayer antireflection film 73 is configured by alternately laminating two types of transparent electrode layers having different refractive indexes, such as the In x Ga 1-x O layer 45 and the Nb 2 O 5 layer 46. ing. Therefore, light is emitted from the surface 80A of the p-type electrode 40 without being reflected by the surface 80A of the p-type electrode 80 by passing through the conductive multilayer antireflection film 73 in the p-type electrode 80. Thereby, it is possible to provide the light emitting element 74 in which the light extraction efficiency from the surface 80A of the p-type electrode 80 is improved.

なお、発光層７７からｎ型窒化物半導体層７６側に向かう光も存在し、この光は、ｎ型窒化物半導体層７６および基板７５をこの順で透過して、基板７５と反射層８３との界面で反射される。反射した光は、透明導電膜８４および導電性多層反射防止膜７３をこの順で透過して導電性多層反射防止膜７３の表面７３Ａから取り出される。
この発光素子７４を作成する場合、まず、基板７５の表面７５Ａにｎ型窒化物半導体層７６を形成し、ｎ型窒化物半導体層７６の表面７６Ｂの全域に発光層７７、ｐ型窒化物半導体層７８および透明導電膜８４をこの順番で形成し、透明導電膜８４上に導電性多層反射防止膜７３を形成する。次いで、エッチングまたはリフトオフによって、ｎ型窒化物半導体層７６、発光層７７、ｐ型窒化物半導体層７８、透明導電膜８４および導電性多層反射防止膜７３のそれぞれをパターニングして、ｎ型窒化物半導体層７６の表面７６Ｂのｎ側領域７６Ｃを露出させる。次いで、ｎ側領域７６Ｃにｎ型電極７９を形成する。そして、導電性多層反射防止膜７３上にパッド電極８１を形成し、ｎ型電極７９上にパッド電極８２を形成する。その後、基板７５の裏面７５Ｂに反射層８３を形成する。そして、基板７５の元基板となる１枚のウエハを、レーザスクライバ等を用いてダイシングすると、発光素子７４が個別に切り出される。 There is also light traveling from the light emitting layer 77 toward the n-type nitride semiconductor layer 76, and this light is transmitted through the n-type nitride semiconductor layer 76 and the substrate 75 in this order. Reflected at the interface. The reflected light passes through the transparent conductive film 84 and the conductive multilayer antireflection film 73 in this order, and is extracted from the surface 73A of the conductive multilayer antireflection film 73.
When producing the light emitting element 74, first, the n-type nitride semiconductor layer 76 is formed on the surface 75A of the substrate 75, and the light emitting layer 77 and the p-type nitride semiconductor are formed over the entire surface 76B of the n-type nitride semiconductor layer 76. The layer 78 and the transparent conductive film 84 are formed in this order, and the conductive multilayer antireflection film 73 is formed on the transparent conductive film 84. Next, each of the n-type nitride semiconductor layer 76, the light emitting layer 77, the p-type nitride semiconductor layer 78, the transparent conductive film 84, and the conductive multilayer antireflection film 73 is patterned by etching or lift-off, so that the n-type nitride is formed. The n-side region 76C of the surface 76B of the semiconductor layer 76 is exposed. Next, an n-type electrode 79 is formed in the n-side region 76C. Then, a pad electrode 81 is formed on the conductive multilayer antireflection film 73, and a pad electrode 82 is formed on the n-type electrode 79. Thereafter, the reflective layer 83 is formed on the back surface 75 </ b> B of the substrate 75. Then, when one wafer serving as an original substrate of the substrate 75 is diced using a laser scriber or the like, the light emitting elements 74 are individually cut out.

また、この発光素子７４は、Ａｇや半田等のペーストからなる接合層８５を介して、前述したサブマウント基板５１の主面５１Ａに接合される。図１２に示すサブマウント基板５１の主面５１Ａにおいて接合層８５を避けた位置には、前述した一対のリード６３が設けられている。発光素子７４のパッド電極８１および８２は、最寄のリード６３に対してボンディングワイヤ６５を介して電気的に接続されている。発光素子７４およびサブマウント基板５１によって、発光素子ユニット６４（発光装置６０）が構成されている。もちろん、発光素子１の場合と同様に、発光素子７４によって発光素子パッケージ７０（図１１参照）を構成してもよい。   The light emitting element 74 is bonded to the main surface 51A of the submount substrate 51 described above via a bonding layer 85 made of a paste such as Ag or solder. In the main surface 51A of the submount substrate 51 shown in FIG. The pad electrodes 81 and 82 of the light emitting element 74 are electrically connected to the nearest lead 63 via a bonding wire 65. The light emitting element 74 and the submount substrate 51 constitute a light emitting element unit 64 (light emitting device 60). Of course, as in the case of the light emitting element 1, the light emitting element package 70 (see FIG. 11) may be configured by the light emitting element 74.

１ 発光素子
２ 透明基板
３ ｎ型窒化物半導体層
４ 発光層
５ ｐ型窒化物半導体層
６ 透明導電膜
７ 導電性多層反射鏡
８ 絶縁膜
１０ ｎ側外部接続部
１２ ｐ側外部接続部
３５ ｎ型電極
４０ ｐ型電極
４１ 第１多層反射鏡部
４２ 第２多層反射鏡部
４５ ＩｎｘＧａ１−ｘＯ層
４６ Ｎｂ２Ｏ５層
５１ サブマウント基板
５１Ａ 主面
６４ 発光素子ユニット
７０ 発光素子パッケージ
７１ 樹脂パッケージ
７３ 導電性多層反射防止膜
７４ 発光素子
７６ ｎ型窒化物半導体層
７７ 発光層
７８ ｐ型窒化物半導体層
７９ ｎ型電極
８０ ｐ型電極
Ｔ（Ｔ１〜Ｔ６） 層厚
Ｓ（Ｓ１〜Ｓ３） 周期厚 DESCRIPTION OF SYMBOLS 1 Light emitting element 2 Transparent substrate 3 N type nitride semiconductor layer 4 Light emitting layer 5 P type nitride semiconductor layer 6 Transparent conductive film 7 Conductive multilayer reflector 8 Insulating film 10 n side external connection part 12 p side external connection part 35 n Type electrode 40 P-type electrode 41 First multilayer reflecting mirror part 42 Second multilayer reflecting mirror part 45 In x Ga 1-x O layer 46 Nb 2 O 5 layer 51 Submount substrate 51A Main surface 64 Light emitting element unit 70 Light emitting element package 71 resin package 73 conductive multilayer antireflection film 74 light emitting element 76 n-type nitride semiconductor layer 77 light emitting layer 78 p type nitride semiconductor layer 79 n type electrode 80 p type electrode T (T1 to T6) layer thickness S (S1 to S1) S3) Period thickness

Claims (10)

ｎ型窒化物半導体層と、
前記ｎ型窒化物半導体層に積層された発光層と、
前記発光層に積層されたｐ型窒化物半導体層と、
前記ｎ型窒化物半導体層に接続されたｎ型電極と、
前記ｐ型窒化物半導体層に接続されたｐ型電極とを含み、
前記ｐ型電極が、ＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層を交互に積層した導電性多層反射鏡を含み、前記導電性多層反射鏡が周期構造の異なる第１多層反射鏡部および第２多層反射鏡部を有している、発光素子。 an n-type nitride semiconductor layer;
A light emitting layer stacked on the n-type nitride semiconductor layer;
A p-type nitride semiconductor layer stacked on the light emitting layer;
An n-type electrode connected to the n-type nitride semiconductor layer;
A p-type electrode connected to the p-type nitride semiconductor layer,
The p-type electrode includes a conductive multilayer reflector in which In x Ga 1-x O layers and Nb 2 O 5 layers are alternately stacked, and the conductive multilayer reflector has a first multilayer reflector portion having a different periodic structure And a light-emitting element having a second multilayer reflector portion. 前記第１多層反射鏡部および前記第２多層反射鏡部は、ＩｎｘＧａ１−ｘＯ層の層厚、Ｎｂ２Ｏ５層の層厚、ならびにＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層の各層厚を合計した周期厚のうちの少なくとも一つが異なる、請求項１に記載の発光素子。 The first multilayer reflector part and the second multilayer reflector part include an In x Ga 1-x O layer thickness, an Nb 2 O 5 layer thickness, an In x Ga 1-x O layer, and an Nb 2 layer. The light emitting device according to claim 1, wherein at least one of the periodic thicknesses obtained by adding the thicknesses of the O 5 layers is different. 前記ｐ型窒化物半導体層と前記導電性多層反射鏡との間に、ＩＴＯまたはＺｎＯからなる透明導電膜が配置されている、請求項１または２に記載の発光素子。   The light emitting element of Claim 1 or 2 with which the transparent conductive film which consists of ITO or ZnO is arrange | positioned between the said p-type nitride semiconductor layer and the said electroconductive multilayer reflective mirror. 前記ｎ型電極および前記ｐ型電極を互いに絶縁する絶縁膜をさらに含み、前記絶縁膜が、前記導電性多層反射鏡の一部を覆っている、請求項１〜３のいずれか一項に記載の発光素子。   The insulating film which further insulates the n-type electrode and the p-type electrode from each other, and the insulating film covers a part of the conductive multi-layer reflecting mirror. Light emitting element. 前記ｎ型電極は、前記絶縁膜から露出したｎ側外部接続部を有し、
前記ｐ型電極は、前記絶縁膜から露出したｐ側外部接続部を有している、請求項４に記載の発光素子。 The n-type electrode has an n-side external connection exposed from the insulating film,
The light emitting device according to claim 4, wherein the p-type electrode has a p-side external connection portion exposed from the insulating film. 前記絶縁膜が、ＳｉＯ２、ＳｉＯＮおよびＳｉＮのうちの一種以上を含む、請求項４または５に記載の発光素子。 Wherein the insulating film comprises one or more of SiO 2, SiON and SiN, the light emitting device according to claim 4 or 5. 透明基板をさらに含み、
前記ｎ型窒化物半導体層が前記透明基板上に積層されている、請求項１〜６のいずれか一項に記載の発光素子。 Further comprising a transparent substrate,
The light emitting element according to claim 1, wherein the n-type nitride semiconductor layer is stacked on the transparent substrate. 主面を有するサブマウント基板と、
前記ｐ型窒化物半導体層を前記サブマウント基板の主面に対向させて当該サブマウント基板に接合された請求項１〜７のいずれか一項に記載の発光素子と
を含む、発光素子ユニット。 A submount substrate having a main surface;
The light emitting element unit containing the light emitting element as described in any one of Claims 1-7 with which the said p-type nitride semiconductor layer was made to oppose the main surface of the said submount board | substrate, and was joined to the said submount board | substrate. 請求項８に記載の発光素子ユニットと、前記発光素子ユニットを収容した樹脂パッケージとを含む、発光素子パッケージ。   The light emitting element package containing the light emitting element unit of Claim 8, and the resin package which accommodated the said light emitting element unit. ｎ型窒化物半導体層と、
前記ｎ型窒化物半導体層に積層された発光層と、
前記発光層に積層されたｐ型窒化物半導体層と、
前記ｎ型窒化物半導体層に接続されたｎ型電極と、
前記ｐ型窒化物半導体層に接続されたｐ型電極とを含み、
前記ｐ型電極が、ＩｎｘＧａ１−ｘＯ層およびＮｂ２Ｏ５層を交互に積層した導電性多層反射防止膜を含む、発光素子。 an n-type nitride semiconductor layer;
A light emitting layer stacked on the n-type nitride semiconductor layer;
A p-type nitride semiconductor layer stacked on the light emitting layer;
An n-type electrode connected to the n-type nitride semiconductor layer;
A p-type electrode connected to the p-type nitride semiconductor layer,
The p-type electrode comprises In x Ga 1-x O layer and Nb 2 O 5 layers of alternately laminated conductive multilayer antireflection film, the light-emitting element.
JP2012160833A 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package Expired - Fee Related JP5950257B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160833A JP5950257B2 (en) 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012160833A JP5950257B2 (en) 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package

Publications (2)

Publication Number Publication Date
JP2014022609A JP2014022609A (en) 2014-02-03
JP5950257B2 true JP5950257B2 (en) 2016-07-13

Family

ID=50197152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160833A Expired - Fee Related JP5950257B2 (en) 2012-07-19 2012-07-19 Light emitting device, light emitting device unit, and light emitting device package

Country Status (1)

Country Link
JP (1) JP5950257B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265799B2 (en) * 2014-03-14 2018-01-24 スタンレー電気株式会社 Semiconductor light emitting device
US9614126B2 (en) 2015-04-27 2017-04-04 Nichia Corporation Light emitting device
JP6555043B2 (en) 2015-09-18 2019-08-07 日亜化学工業株式会社 Light emitting element and light emitting device
JP6387973B2 (en) 2016-01-27 2018-09-12 日亜化学工業株式会社 Light emitting device
KR102476139B1 (en) 2016-08-03 2022-12-09 삼성전자주식회사 Semiconductor light emitting device
TWI790984B (en) 2017-01-26 2023-01-21 晶元光電股份有限公司 Light-emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136033A (en) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd Semiconductor light emitting element
JP2007258277A (en) * 2006-03-20 2007-10-04 Matsushita Electric Works Ltd Semiconductor light emitting device
JP5777879B2 (en) * 2010-12-27 2015-09-09 ローム株式会社 Light emitting device, light emitting device unit, and light emitting device package

Also Published As

Publication number Publication date
JP2014022609A (en) 2014-02-03

Similar Documents

Publication Publication Date Title
JP5777879B2 (en) Light emitting device, light emitting device unit, and light emitting device package
US9142729B2 (en) Light emitting element
KR101546929B1 (en) Light emitting diode and led module having the same
JP5915504B2 (en) Semiconductor light emitting device
JP5152133B2 (en) Light emitting element
JP6413460B2 (en) LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
JP5333382B2 (en) Light emitting element
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP5950257B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP6041341B2 (en) Light emitting device, light emitting device unit, and light emitting device package
CN108598251B (en) Semiconductor light emitting element
JP2014150245A (en) Light-emitting element and light-emitting element package
JP6558654B2 (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component, and production method of optoelectronic semiconductor chip
TW202036933A (en) Red light emitting diode and manufacturing method thereof
KR102256591B1 (en) High efficiency light emitti ng device
JP5326957B2 (en) Light emitting device manufacturing method and light emitting device
JP6016014B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP6009041B2 (en) Light emitting device, light emitting device unit, and light emitting device package
JP2014022607A (en) Light-emitting element, light-emitting element unit and light-emitting element package
KR101363496B1 (en) Method of manufacturing semiconductor light emimitting device
JP2011071444A (en) Light-emitting element
JP5151758B2 (en) Light emitting element
JP5151764B2 (en) Light emitting device and method for manufacturing light emitting device
JP5543164B2 (en) Light emitting element
JP6654219B2 (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R150 Certificate of patent or registration of utility model

Ref document number: 5950257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees