JP6015370B2

JP6015370B2 - Switching power supply

Info

Publication number: JP6015370B2
Application number: JP2012248439A
Authority: JP
Inventors: 幸平池川; 武廣秦; 佑樹堀井; 孝司阿部; 市橋　基; 基市橋
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2012-11-12
Filing date: 2012-11-12
Publication date: 2016-10-26
Anticipated expiration: 2032-11-12
Also published as: JP2014096962A

Description

本発明は、電流モード制御方式のスイッチング電源装置に関する。 The present invention relates to a current mode control type switching power supply device.

従来から用いられている電圧モード制御方式のスイッチング電源装置は、基準電圧と出力電圧の差に応じてゲート電圧のデューティ比を調整することにより、出力電圧を目標電圧に等しく制御している。しかし、電圧モード制御方式のスイッチング電源装置は、出力電圧に基づいてのみフィードバック制御を行うため、出力電圧変動に対する応答速度が遅いという問題があった。 The switching power supply device of the voltage mode control system conventionally used adjusts the output voltage to be equal to the target voltage by adjusting the duty ratio of the gate voltage according to the difference between the reference voltage and the output voltage. However, since the voltage mode control type switching power supply apparatus performs feedback control only based on the output voltage, there is a problem that the response speed to the output voltage fluctuation is slow.

そこで、近年では、出力電圧に加えてインダクタ電流をフィードバック制御に用いる電流モード制御方式のスイッチング電源装置が多く用いられている。しかし、電流モード制御方式のスイッチング電源装置は、ピーク電流検出方式の場合、ＰＷＭ駆動信号のデューティ比が５０％を超えるとサブハーモニック発振により不安定動作となることが知られている。このサブハーモニック発振を防止するための手段として、スロープ補償が用いられている。スロープ補償は、電流検出信号に鋸波などのスロープ補償信号を加算することで、安定化させる方法である。 Therefore, in recent years, a switching power supply device of a current mode control system that uses an inductor current in addition to an output voltage for feedback control is often used. However, it is known that the switching power supply device of the current mode control system becomes unstable due to subharmonic oscillation when the duty ratio of the PWM drive signal exceeds 50% in the case of the peak current detection system. Slope compensation is used as a means for preventing this subharmonic oscillation. The slope compensation is a method of stabilizing by adding a slope compensation signal such as a sawtooth wave to the current detection signal.

適切なスロープ補償量は、スイッチング電源装置の入力電圧および出力電圧によって変化する。そのため、予想される入力電圧と出力電圧の最大変動に対しても補償可能なように、最大に見積もったスロープ補償信号を用いる必要が生じるが、スロープ補償信号の傾きを大きくすると、鋸波信号と電圧誤差信号とを比較する電圧モード制御方式と同様の動作に帰結する。これに対しては、入力電圧および出力電圧に応じてスロープ補償の量を可変する構成が提案されている（特許文献１参照）。 The appropriate slope compensation amount varies depending on the input voltage and output voltage of the switching power supply device. Therefore, it is necessary to use the maximum slope compensation signal so that it can compensate for the maximum fluctuations of the expected input voltage and output voltage, but if the slope of the slope compensation signal is increased, the sawtooth signal This results in the same operation as the voltage mode control method for comparing the voltage error signal. For this, a configuration has been proposed in which the amount of slope compensation is varied in accordance with the input voltage and the output voltage (see Patent Document 1).

特開２００６−３３９５８号公報JP 2006-33958 A

スロープ補償を用いる場合、制御ゲインの低下による応答性の低下などを生じさせる。スロープ補償量が大き過ぎる場合、電圧モード制御方式と同様の動作になる虞がある。また、特許文献１記載の構成を採用すると、従来のスロープ補償回路に加えて、スロープ補償信号の傾きを変更するための電圧電流変換回路（コンデンサを用いた積分回路）と（２Ｖout−Ｖin）に比例したスロープ補償値を演算するための演算回路（オペアンプを用いた減算回路）が必要になり、回路が複雑化してレイアウトサイズや消費電流が増大するという問題がある。 When slope compensation is used, responsiveness decreases due to a decrease in control gain. When the slope compensation amount is too large, there is a possibility that the same operation as the voltage mode control method is performed. Further, when the configuration described in Patent Document 1 is adopted, in addition to the conventional slope compensation circuit, a voltage-current conversion circuit (integration circuit using a capacitor) for changing the slope of the slope compensation signal and (2Vout−Vin) are used. An arithmetic circuit (a subtracting circuit using an operational amplifier) for calculating a proportional slope compensation value is required, and there is a problem that the circuit becomes complicated and the layout size and current consumption increase.

本発明は上記事情に鑑みてなされたもので、その目的は、入出力電圧が変動する条件下でも、スロープ補償回路を用いることなく、より小規模な回路により安定した電流モード制御を行うスイッチング電源装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a switching power supply that performs stable current mode control with a smaller circuit without using a slope compensation circuit even under conditions where the input / output voltage varies. To provide an apparatus.

請求項１に記載したスイッチング電源装置は、主回路部、電流検出部、電圧検出部、誤差増幅部および駆動信号生成部を備え、電流モード制御を実行する。主回路部は、スイッチング素子とインダクタとを有し、駆動信号がオンレベルになるとスイッチング素子がオンしてインダクタに流れる電流を増加させ、駆動信号がオフレベルになるとスイッチング素子がオフしてインダクタに流れる電流を出力側に還流させる。電流検出部は、インダクタに流れる電流に対応した電流検出信号を出力する。電圧検出部は、主回路部の出力電圧に対応した検出電圧を出力する。誤差増幅部は、主回路部の目標出力電圧に対応した基準電圧と検出電圧との差に応じた誤差信号を出力する。 The switching power supply device described in claim 1 includes a main circuit unit, a current detection unit, a voltage detection unit, an error amplification unit, and a drive signal generation unit, and executes current mode control. The main circuit section includes a switching element and an inductor. When the drive signal is turned on, the switching element is turned on to increase the current flowing through the inductor, and when the drive signal is turned off, the switching element is turned off and becomes an inductor. The flowing current is returned to the output side. The current detection unit outputs a current detection signal corresponding to the current flowing through the inductor. The voltage detection unit outputs a detection voltage corresponding to the output voltage of the main circuit unit. The error amplifying unit outputs an error signal corresponding to the difference between the reference voltage corresponding to the target output voltage of the main circuit unit and the detected voltage.

駆動信号生成部は、駆動信号のデューティ比が所定のしきい値以下の場合、クロック信号に同期して駆動信号をオンレベルにし、電流検出信号が増加して誤差信号に達した時に駆動信号をオフレベルにするピーク電流検出方式で電流モード制御を実行する。一方、駆動信号のデューティ比が前記しきい値よりも高い場合には、クロック信号に同期して駆動信号をオフレベルにし、電流検出信号が減少して誤差信号に達した時に駆動信号をオンレベルにするバレー電流検出方式で電流モード制御を実行する。
また、駆動信号生成部は、駆動信号およびクロック信号を入力し、駆動信号のデューティ比が所定のしきい値以下であるかを表す選択信号を出力するデューティ比判定回路と、選択信号に基づいてピーク電流検出方式とバレー電流検出方式とを切り替える切替回路と、を備えている。 When the duty ratio of the drive signal is equal to or less than a predetermined threshold, the drive signal generation unit sets the drive signal to the on level in synchronization with the clock signal, and when the current detection signal increases and reaches the error signal, the drive signal is generated. Current mode control is executed by the peak current detection method for setting the off level. On the other hand, when the duty ratio of the drive signal is higher than the threshold value, the drive signal is turned off in synchronization with the clock signal, and the drive signal is turned on when the current detection signal decreases to reach the error signal. The current mode control is executed by the valley current detection method.
The drive signal generation unit receives the drive signal and the clock signal, outputs a selection signal indicating whether the duty ratio of the drive signal is equal to or less than a predetermined threshold, and based on the selection signal A switching circuit that switches between a peak current detection method and a valley current detection method.

上記しきい値は、デューティ比０％から１００％の範囲のうち５０％の近傍に設定されることが望ましい。特に５０％に設定すると、理論上サブハーモニック発振が全く生じない。その結果、スロープ補償が不要となり、安定した電流モード制御を行うことができる。また、デューティ比としきい値との大小関係を判定する回路およびピーク電流検出方式とバレー電流検出方式の切替回路は、積分回路やオペアンプを用いるスロープ補償回路に比べると格段に小規模な回路で構成できる。 The threshold value is desirably set in the vicinity of 50% in the range of the duty ratio from 0% to 100%. In particular, when it is set to 50%, theoretically no subharmonic oscillation occurs. As a result, slope compensation becomes unnecessary and stable current mode control can be performed. In addition, the circuit that determines the magnitude relationship between the duty ratio and the threshold and the switching circuit between the peak current detection method and the valley current detection method are configured with a much smaller circuit than the slope compensation circuit that uses an integration circuit or an operational amplifier. it can.

請求項３に記載したスイッチング電源装置は、第１しきい値と第２しきい値（第１しきい値＞第２しきい値）を用いてヒステリシス制御を行う。すなわち、駆動信号生成部は、ピーク電流検出方式で制御しているときに駆動信号のデューティ比が第１しきい値以上になるとバレー電流検出方式による制御に切り替え、バレー電流検出方式で制御しているときに駆動信号のデューティ比が第２しきい値以下になるとピーク電流検出方式による制御に切り替える。本手段によれば、駆動信号のデューティ比がしきい値付近にある場合に、ピーク電流検出方式とバレー電流検出方式との間での頻繁な切り替わりを防止でき、より安定した制御となる。 The switching power supply device according to claim 3 performs the hysteresis control using the first threshold value and the second threshold value (first threshold value> second threshold value). That is, the drive signal generation unit switches to the control by the valley current detection method when the duty ratio of the drive signal becomes the first threshold value or more while controlling by the peak current detection method, and controls by the valley current detection method. When the duty ratio of the drive signal becomes equal to or less than the second threshold value, the control is switched to the peak current detection method. According to this means, when the duty ratio of the drive signal is in the vicinity of the threshold value, frequent switching between the peak current detection method and the valley current detection method can be prevented, and the control becomes more stable.

さらに、第１しきい値を５０％よりも高く設定するとともに第２しきい値を５０％よりも低く設定するとよい。これにより、サブハーモニック発振と、電流検出方式の頻繁な切り替わりとを防止して、良好な電流モード制御を実行できる。 Further, the first threshold value may be set higher than 50% and the second threshold value may be set lower than 50%. Thereby, subharmonic oscillation and frequent switching of the current detection method can be prevented, and good current mode control can be executed.

本発明の第１の実施形態を示すスイッチング電源装置の構成図The block diagram of the switching power supply device which shows the 1st Embodiment of this invention ヒステリシスを設けないデューティ比判定回路の（ａ）構成図と（ｂ）波形図およびヒステリシスを設けたデューティ比判定回路の（ｃ）構成図と（ｄ）波形図(A) Configuration diagram and (b) Waveform diagram of the duty ratio determination circuit without hysteresis and (c) Configuration diagram and (d) Waveform diagram of the duty ratio determination circuit with hysteresis 切替回路の構成図Configuration diagram of switching circuit （ａ）はピーク電流検出方式、（ｂ）はバレー電流検出方式のサブハーモニック発振に関する説明図(A) is a peak current detection method, (b) is an explanatory diagram regarding sub-harmonic oscillation of a valley current detection method. 入力電圧Ｖinが低下したときの波形図Waveform diagram when the input voltage Vin drops 本発明の第２の実施形態を示す図１相当図FIG. 1 equivalent diagram showing a second embodiment of the present invention 方式切替器の構成図Configuration diagram of system switch 電流検出方式のヒステリシス制御を示す図Diagram showing hysteresis control of current detection method タイミングチャートTiming chart 本発明の第３の実施形態を示す図７相当図FIG. 7 equivalent view showing the third embodiment of the present invention デューティ指令値のコードを示す図Diagram showing duty command value code 本発明の第４の実施形態を示す主回路の構成図The block diagram of the main circuit which shows the 4th Embodiment of this invention 本発明の第５の実施形態を示す図１２相当図FIG. 12 equivalent diagram showing the fifth embodiment of the present invention

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。また、デューティ比は、０〜１の範囲で示す場合と０％〜１００％の範囲で示す場合とがある。
（第１の実施形態）
以下、第１の実施形態について図１ないし図５を参照しながら説明する。図１に示すスイッチング電源装置１は、車載バッテリから電圧Ｖinを入力して電流モード制御を行い、図示しない車載機器に対し安定化した出力電圧Ｖoutを出力する降圧型のレギュレータである。 In each embodiment, substantially the same parts are denoted by the same reference numerals and description thereof is omitted. Further, the duty ratio may be indicated in a range of 0 to 1 and may be indicated in a range of 0% to 100%.
(First embodiment)
Hereinafter, the first embodiment will be described with reference to FIGS. 1 to 5. A switching power supply device 1 shown in FIG. 1 is a step-down regulator that performs a current mode control by inputting a voltage Vin from a vehicle-mounted battery and outputs a stabilized output voltage Vout to a vehicle-mounted device (not shown).

このスイッチング電源装置１は、主回路２、電流検出回路３、電圧検出回路４、誤差増幅器５、駆動信号生成回路６などから構成されている。主回路２（主回路部）は、入力電圧Ｖinを供給する電源線７とグランドとの間に直列に接続されたスイッチング素子８、９、これらスイッチング素子８、９の共通接続ノードＮａと出力端子１０との間に接続されたインダクタ１１、および出力端子１０とグランドとの間に接続された平滑用のコンデンサ１２から構成されている。 The switching power supply device 1 includes a main circuit 2, a current detection circuit 3, a voltage detection circuit 4, an error amplifier 5, a drive signal generation circuit 6, and the like. The main circuit 2 (main circuit portion) includes switching elements 8 and 9 connected in series between a power supply line 7 for supplying an input voltage Vin and a ground, a common connection node Na and an output terminal of the switching elements 8 and 9 10 and an inductor 11 connected between the output terminal 10 and a smoothing capacitor 12 connected between the output terminal 10 and the ground.

スイッチング素子８、９は、バイポーラトランジスタ、ＦＥＴ、ＩＧＢＴなどから構成されており、図１ではスイッチの記号を用いて簡略的に示している。本実施形態では、スイッチング素子８のゲート信号が駆動信号となる。駆動信号がオンレベルになると、スイッチング素子８がオン、スイッチング素子９がオフし、電源線７からスイッチング素子８を通してインダクタ１１に流れる電流が増大する。駆動信号がオフレベルになると、スイッチング素子８がオフ、スイッチング素子９がオンし、インダクタ１１に流れていた電流がスイッチング素子９を介して出力側に還流する。なお、スイッチング素子９に替えて、ノードＮａ側をカソードとするダイオードを用いてもよい。 The switching elements 8 and 9 are composed of bipolar transistors, FETs, IGBTs, etc., and are simply shown using switch symbols in FIG. In the present embodiment, the gate signal of the switching element 8 becomes a drive signal. When the drive signal is turned on, the switching element 8 is turned on, the switching element 9 is turned off, and the current flowing from the power line 7 through the switching element 8 to the inductor 11 increases. When the drive signal becomes an off level, the switching element 8 is turned off, the switching element 9 is turned on, and the current flowing through the inductor 11 is returned to the output side via the switching element 9. Instead of the switching element 9, a diode having a cathode on the node Na side may be used.

インダクタ１１にはシャント抵抗１３が接続されている。検出電流変換回路１４は、このシャント抵抗１３の両端子の電圧を入力し、インダクタ１１に流れる電流に対応した電流検出信号を出力する。これらシャント抵抗１３と検出電流変換回路１４により電流検出回路３（電流検出部）が構成されている。具体的には、インダクタ１１とノードＮａとの間にシャント抵抗１３を挿入し、シャント抵抗１３の両端子の電圧を検出している。また、スイッチング素子８とスイッチング素子９にそれぞれ直列にシャント抵抗１３を挿入し、シャント抵抗１３の両端子の電圧を検出してもよい。 A shunt resistor 13 is connected to the inductor 11. The detection current conversion circuit 14 inputs the voltage at both terminals of the shunt resistor 13 and outputs a current detection signal corresponding to the current flowing through the inductor 11. The shunt resistor 13 and the detection current conversion circuit 14 constitute a current detection circuit 3 (current detection unit). Specifically, the shunt resistor 13 is inserted between the inductor 11 and the node Na, and the voltage at both terminals of the shunt resistor 13 is detected. Alternatively, the shunt resistor 13 may be inserted in series with the switching element 8 and the switching element 9 to detect the voltage at both terminals of the shunt resistor 13.

また、これらの検出方法に替えて、スイッチング素子８とスイッチング素子９のドレイン・ソース間電圧を検出しても、インダクタ１１に流れる電流を検出できる。さらに、スイッチング素子８とスイッチング素子９にそれぞれ並列にセンス用のスイッチを配置し、そのセンス用のスイッチの両端電圧または電流を検出しても、インダクタ１１に流れる電流を検出できる。 Further, the current flowing through the inductor 11 can be detected by detecting the drain-source voltage of the switching elements 8 and 9 instead of these detection methods. Furthermore, even if a sensing switch is arranged in parallel with each of the switching element 8 and the switching element 9, and the voltage or current at both ends of the sensing switch is detected, the current flowing through the inductor 11 can be detected.

電圧検出回路４（電圧検出部）は、抵抗４ａ、４ｂからなる分圧回路により構成されており、出力電圧Ｖoutに対応した検出電圧を出力する。基準電圧生成回路１５は、出力電圧Ｖoutの目標電圧に対応した基準電圧を出力する。誤差増幅器５は、基準電圧と検出電圧との差に応じた誤差信号を出力する誤差増幅部であり、入出力端子間に接続したＣＲ回路（図示せず）などにより位相補償を行っている。 The voltage detection circuit 4 (voltage detection unit) is configured by a voltage dividing circuit including resistors 4a and 4b, and outputs a detection voltage corresponding to the output voltage Vout. The reference voltage generation circuit 15 outputs a reference voltage corresponding to the target voltage of the output voltage Vout. The error amplifier 5 is an error amplifying unit that outputs an error signal corresponding to the difference between the reference voltage and the detection voltage, and performs phase compensation by a CR circuit (not shown) connected between the input and output terminals.

駆動信号生成回路６（駆動信号生成部）は、アナログ回路で構成されている。従来から用いられているスロープ補償回路は備えていない。クロック生成回路１６は、デューティ比５０％のクロック信号ＣＬＫを出力する。パルス生成回路１７は、クロック信号ＣＬＫを受けて、一定周期ごとに幅狭のパルス信号Ｐａを出力する。比較器１８は、非反転入力端子に入力される電流検出信号と反転入力端子に入力される誤差信号とを比較してパルス信号Ｐｂを出力するコンパレータである。 The drive signal generation circuit 6 (drive signal generation unit) is composed of an analog circuit. The slope compensation circuit used conventionally is not provided. The clock generation circuit 16 outputs a clock signal CLK with a duty ratio of 50%. The pulse generation circuit 17 receives the clock signal CLK, and outputs a narrow pulse signal Pa at regular intervals. The comparator 18 is a comparator that compares the current detection signal input to the non-inverting input terminal with the error signal input to the inverting input terminal and outputs the pulse signal Pb.

デューティ比判定回路１９は、例えば図２（ａ）に示すようにＤフリップフロップ１９ａから構成されている。Ｄ端子には後述するＰＷＭ信号（駆動信号と同タイミング）が与えられ、ＣＬＫ端子にはクロック信号が与えられる。デューティ比判定回路１９は、図２（ｂ）に示すように、クロック信号の立ち下がり時点のＰＷＭ信号のレベルを保持し、選択信号ＳＥＬとして出力する。その結果、ＰＷＭ信号（駆動信号）のデューティ比が５０％以下のときには選択信号ＳＥＬはＬレベル（ピーク電流検出方式）となり、ＰＷＭ信号のデューティ比が５０％を超えるときには選択信号ＳＥＬはＨレベル（バレー電流検出方式）となる。 The duty ratio determination circuit 19 includes a D flip-flop 19a as shown in FIG. 2A, for example. A PWM signal (same timing as the drive signal), which will be described later, is given to the D terminal, and a clock signal is given to the CLK terminal. As shown in FIG. 2B, the duty ratio determination circuit 19 holds the level of the PWM signal at the falling edge of the clock signal and outputs it as the selection signal SEL. As a result, when the duty ratio of the PWM signal (drive signal) is 50% or less, the selection signal SEL becomes L level (peak current detection method), and when the duty ratio of the PWM signal exceeds 50%, the selection signal SEL becomes H level ( Valley current detection method).

この構成に替えて、電流検出方式の切り替えにヒステリシスを付加することもできる。例えば図２（ｃ）に示すようにデューティ比４５％のクロック信号ＣＬＫＡとデューティ比５５％のクロック信号ＣＬＫＢを準備し、選択信号ＳＥＬに応じて何れか一方のクロック信号を選択してＤフリップフロップ１９ａに与えるマルチプレクサ１９ｂを備える。図２（ｄ）は、このときのタイミングを示している。 Instead of this configuration, hysteresis can be added to the switching of the current detection method. For example, as shown in FIG. 2 (c), a clock signal CLKA having a duty ratio of 45% and a clock signal CLKB having a duty ratio of 55% are prepared, and one of the clock signals is selected according to the selection signal SEL and a D flip-flop is selected. A multiplexer 19b is provided to 19a. FIG. 2D shows the timing at this time.

選択信号ＳＥＬがＬレベル（ピーク電流検出方式）のときには、マルチプレクサ１９ｂはクロック信号ＣＬＫＢを選択する。ＰＷＭ信号（駆動信号）のデューティ比がクロック信号ＣＬＫＢのデューティ比である５５％（第１しきい値）以上になると、選択信号ＳＥＬがＨレベル（バレー電流検出方式）に変化する。一方、選択信号ＳＥＬがＨレベル（バレー電流検出方式）のときには、マルチプレクサ１９ｂはクロック信号ＣＬＫＡを選択する。ＰＷＭ信号（駆動信号）のデューティ比がクロック信号ＣＬＫＡのデューティ比である４５％（第２しきい値）以下になると、選択信号ＳＥＬがＬレベル（ピーク電流検出方式）に変化する。 When the selection signal SEL is at L level (peak current detection method), the multiplexer 19b selects the clock signal CLKB. When the duty ratio of the PWM signal (drive signal) becomes 55% (first threshold value) that is the duty ratio of the clock signal CLKB, the selection signal SEL changes to H level (valley current detection method). On the other hand, when the selection signal SEL is at the H level (valley current detection method), the multiplexer 19b selects the clock signal CLKA. When the duty ratio of the PWM signal (drive signal) falls below 45% (second threshold value), which is the duty ratio of the clock signal CLKA, the selection signal SEL changes to the L level (peak current detection method).

電流検出方式を切り替える切替回路２０は、図３に示すように入力端子２０ｅに入力される選択信号ＳＥＬに応じてピーク電流検出方式とバレー電流検出方式とを切り替える。入力端子２０ａ、２０ｂにはそれぞれ上述したパルス信号Ｐａ、Ｐｂが入力され、出力端子２０ｃ、２０ｄはそれぞれＲＳフリップフロップ（ＲＳＦＦ）２１のＳ端子、Ｒ端子に接続されている。 The switching circuit 20 for switching the current detection method switches between the peak current detection method and the valley current detection method according to the selection signal SEL input to the input terminal 20e as shown in FIG. The pulse signals Pa and Pb described above are input to the input terminals 20a and 20b, respectively, and the output terminals 20c and 20d are connected to the S terminal and the R terminal of the RS flip-flop (RSFF) 21, respectively.

選択信号ＳＥＬがＬレベルのとき、アナログスイッチＳＷ１、ＳＷ２がオン、アナログスイッチＳＷ３、ＳＷ４がオフするので、パルス信号Ｐａ、Ｐｂはそのままセット信号、リセット信号としてＲＳＦＦ２１のＳ端子、Ｒ端子に与えられる。これに対し、選択信号ＳＥＬがＨレベルのとき、アナログスイッチＳＷ３、ＳＷ４がオン、アナログスイッチＳＷ１、ＳＷ２がオフするので、パルス信号Ｐａはそのままリセット信号としてＲＳＦＦ２１のＲ端子に与えられ、パルス信号Ｐｂはインバータ２０ｆにより反転されてセット信号としてＲＳＦＦ２１のＳ端子に与えられる。 When the selection signal SEL is at the L level, the analog switches SW1 and SW2 are turned on and the analog switches SW3 and SW4 are turned off, so that the pulse signals Pa and Pb are supplied as they are to the S terminal and R terminal of the RSFF 21 as set signals and reset signals. . On the other hand, when the selection signal SEL is at the H level, the analog switches SW3 and SW4 are turned on and the analog switches SW1 and SW2 are turned off, so that the pulse signal Pa is directly applied to the R terminal of the RSFF 21 as the reset signal, and the pulse signal Pb Is inverted by the inverter 20f and applied to the S terminal of the RSFF 21 as a set signal.

ＲＳＦＦ２１から出力されるＰＷＭ信号は、ハイサイドドライバ２２を介してスイッチング素子８のゲート信号（駆動信号）となり、ローサイドドライバ２３を介してスイッチング素子９のゲート信号となる。また、上述した構成のうちインダクタ１１とコンデンサ１２を除いた部分は、電源ＩＣとして構成されている。 The PWM signal output from the RSFF 21 becomes a gate signal (drive signal) of the switching element 8 via the high side driver 22 and becomes a gate signal of the switching element 9 via the low side driver 23. Further, the portion excluding the inductor 11 and the capacitor 12 in the configuration described above is configured as a power supply IC.

次に、図４および図５を参照しながら本実施形態の作用を説明する。はじめに、図４を用いてサブハーモニック発振について説明する。図４（ａ）は、ピーク電流検出方式を用いたときの誤差信号、電流検出信号およびセット信号を示している。降圧型レギュレータにおいてインダクタ１１の電流が連続する場合、電流検出信号（つまりインダクタ１１の電流）の増加、減少の傾きｍ１、−ｍ２は、以下の（１）式、（２）式のようになる。Ｌは、インダクタ１１のインダクタンスである。
ｍ１＝（Ｖin−Ｖout）／Ｌ …（１）
−ｍ２＝−Ｖout／Ｌ …（２） Next, the operation of this embodiment will be described with reference to FIGS. 4 and 5. First, sub-harmonic oscillation will be described with reference to FIG. FIG. 4A shows an error signal, a current detection signal, and a set signal when the peak current detection method is used. When the current of the inductor 11 is continuous in the step-down regulator, the slopes m1 and -m2 of the increase and decrease of the current detection signal (that is, the current of the inductor 11) are expressed by the following equations (1) and (2). . L is the inductance of the inductor 11.
m1 = (Vin−Vout) / L (1)
-M2 = -Vout / L (2)

ＰＷＭ周期の開始時点でΔｉ０の差が生じている２つの電流検出信号の変化を見ると、次のＰＷＭ周期の開始時点での差Δｉ１は（３）式、（４）式のようになる。Ｄはデューティ比（０〜１）である。
Δｉ１＝ｍ２／ｍ１×Δｉ０ …（３）
Δｉ１＝Ｄ／（１−Ｄ）×Δｉ０ …（４）
（４）式によれば、Ｄ＞０．５（５０％）になるとＤ／（１−Ｄ）＞１となり、差Δｉ１が差Δｉ０よりも増大してサブハーモニック発振が生じることが分かる。 Looking at changes in the two current detection signals in which the difference of Δi0 is generated at the start time of the PWM cycle, the difference Δi1 at the start time of the next PWM cycle is expressed by Equations (3) and (4). D is a duty ratio (0 to 1).
Δi1 = m2 / m1 × Δi0 (3)
Δi1 = D / (1-D) × Δi0 (4)
According to the equation (4), when D> 0.5 (50%), D / (1−D)> 1, and it can be seen that the difference Δi1 is larger than the difference Δi0 and subharmonic oscillation occurs.

一方、図４（ｂ）は、バレー電流検出方式を用いたときの波形図である。ＰＷＭ周期の開始時点でΔｉ０の差が生じている２つの電流検出信号の変化を見ると、次のＰＷＭ周期の開始時点での差Δｉ１は（５）式、（６）式のようになる。
Δｉ１＝ｍ１／ｍ２×Δｉ０ …（５）
Δｉ１＝（１−Ｄ）／Ｄ×Δｉ０ …（６）
（６）式によれば、Ｄ＜０．５（５０％）になると（１−Ｄ）／Ｄ＞１となり、差Δｉ１が差Δｉ０よりも増大してサブハーモニック発振が生じることが分かる。 On the other hand, FIG. 4B is a waveform diagram when the valley current detection method is used. Looking at the changes in the two current detection signals in which a difference of Δi0 occurs at the start time of the PWM cycle, the difference Δi1 at the start time of the next PWM cycle is expressed by equations (5) and (6).
Δi1 = m1 / m2 × Δi0 (5)
Δi1 = (1−D) / D × Δi0 (6)
According to the equation (6), when D <0.5 (50%), (1−D) / D> 1, and it can be seen that the difference Δi1 is larger than the difference Δi0 and subharmonic oscillation occurs.

このことから、しきい値を５０％に設定し、駆動信号のデューティ比が５０％以下の場合にはピーク電流検出方式を使用し、駆動信号のデューティ比が５０％を超える場合にはバレー電流検出方式を使用すれば、サブハーモニック発振のない安定した電流モード制御を行えることが分かる。 Therefore, the threshold is set to 50%, the peak current detection method is used when the duty ratio of the drive signal is 50% or less, and the valley current when the duty ratio of the drive signal exceeds 50%. It can be seen that stable current mode control without subharmonic oscillation can be achieved by using the detection method.

図５は、電流検出方式の切り替えにヒステリシスがない場合において、入力電圧Ｖinが低下したことによりＰＷＭ信号（駆動信号）のデューティ比が５０％を超えたときの波形を示している。時刻ｔ０まではデューティ比が５０％以下であるため、デューティ比判定回路１９はＬレベルの選択信号ＳＥＬを出力し、切替回路２０はパルス信号Ｐａ、Ｐｂをそれぞれセット信号、リセット信号とする。このピーク電流検出方式では、パルス信号Ｐａによりスイッチング素子８がオンし、電流検出信号が誤差信号に達するとパルス信号Ｐｂによりスイッチング素子８がオフする。この間、サブハーモニック発振は生じない。 FIG. 5 shows a waveform when the duty ratio of the PWM signal (drive signal) exceeds 50% due to a decrease in the input voltage Vin when there is no hysteresis in switching of the current detection method. Since the duty ratio is 50% or less until time t0, the duty ratio determination circuit 19 outputs an L level selection signal SEL, and the switching circuit 20 uses the pulse signals Pa and Pb as a set signal and a reset signal, respectively. In this peak current detection method, the switching element 8 is turned on by the pulse signal Pa, and when the current detection signal reaches the error signal, the switching element 8 is turned off by the pulse signal Pb. During this time, subharmonic oscillation does not occur.

時刻ｔ０でデューティ比が５０％を超えると、デューティ比判定回路１９はＨレベルの選択信号ＳＥＬを出力し、切替回路２０はパルス信号Ｐａ、パルス信号Ｐｂの反転信号をそれぞれリセット信号、セット信号とする。この直後、ピーク電流検出方式からバレー電流検出方式への切り替えが生じ、１ＰＷＭ周期の間スイッチング素子８はオンし続ける。この過渡状態により、僅かではあるが出力電圧Ｖoutが上昇する場合がある。バレー電流検出方式では、パルス信号Ｐａによりスイッチング素子８がオフし、電流検出信号が誤差信号に達するとパルス信号Ｐｂの反転信号によりスイッチング素子８がオンする。この間もサブハーモニック発振は生じない。 When the duty ratio exceeds 50% at time t0, the duty ratio determination circuit 19 outputs an H level selection signal SEL, and the switching circuit 20 converts the pulse signal Pa and the inverted signal of the pulse signal Pb into a reset signal and a set signal, respectively. To do. Immediately after this, switching from the peak current detection method to the valley current detection method occurs, and the switching element 8 continues to be turned on for one PWM period. Due to this transient state, the output voltage Vout may slightly increase. In the valley current detection method, the switching element 8 is turned off by the pulse signal Pa, and when the current detection signal reaches the error signal, the switching element 8 is turned on by the inverted signal of the pulse signal Pb. During this time, subharmonic oscillation does not occur.

電流検出方式の切り替えにヒステリシスを付加した場合には、ピーク電流検出方式においてデューティ比が５５％以上になると、ピーク電流検出方式からバレー電流検出方式への切り替えが生じる。また、バレー電流検出方式においてデューティ比が４５％以下になると、バレー電流検出方式からピーク電流検出方式への切り替えが生じる。第１しきい値は５０％よりも高く設定され、第２しきい値は５０％よりも低く設定されていればよく、それぞれ５５％、４５％に限られない。 When hysteresis is added to the switching of the current detection method, switching from the peak current detection method to the valley current detection method occurs when the duty ratio becomes 55% or more in the peak current detection method. In addition, when the duty ratio is 45% or less in the valley current detection method, switching from the valley current detection method to the peak current detection method occurs. The first threshold may be set higher than 50% and the second threshold may be set lower than 50%, and is not limited to 55% and 45%, respectively.

以上説明したように、本実施形態のスイッチング電源装置１は、ＰＷＭ信号のデューティ比が５０％以下の場合にピーク電流検出方式で制御し、ＰＷＭ信号のデューティ比が５０％よりも高い場合にバレー電流検出方式で制御するので、（３）式〜（６）式で説明したようにサブハーモニック発振が生じない。その結果、スロープ補償が不要となる。スロープ補償は、制御ゲインの低下による応答性の低下などを生じさせる虞がある。スロープ補償を用いない本実施形態によれば、十分な制御ゲインを確保しつつ安定した電流モード制御を行うことができる。 As described above, the switching power supply 1 according to the present embodiment controls the peak current detection method when the duty ratio of the PWM signal is 50% or less, and controls the valley when the duty ratio of the PWM signal is higher than 50%. Since control is performed by the current detection method, sub-harmonic oscillation does not occur as described in equations (3) to (6). As a result, slope compensation becomes unnecessary. Slope compensation may cause a decrease in response due to a decrease in control gain. According to the present embodiment that does not use slope compensation, stable current mode control can be performed while securing a sufficient control gain.

また、スイッチング電源装置１は、ピーク電流検出方式で制御しているときにデューティ指令値が第１しきい値以上になるとバレー電流検出方式による制御に切り換え、バレー電流検出方式で制御しているときにデューティ指令値が第２しきい値以下になるとピーク電流検出方式による制御に切り替えることもできる。電流検出方式の切り替えにヒステリシスを設けることにより、サブハーモニック発振の発生を抑えるとともに、電流検出方式の頻繁な切り替わりを防止して安定動作させることができる。 Further, when the switching power supply device 1 is controlled by the peak current detection method, when the duty command value exceeds the first threshold value, the control is switched to the control by the valley current detection method, and the control is performed by the valley current detection method. When the duty command value becomes equal to or less than the second threshold value, the control can be switched to the peak current detection method. By providing hysteresis for switching the current detection method, it is possible to suppress the occurrence of subharmonic oscillation and to prevent the frequent switching of the current detection method and to perform stable operation.

本実施形態で必要となるデューティ比判定回路１９と切替回路２０は、積分回路やオペアンプを用いるスロープ補償回路に比べると格段に小規模な回路で構成できる。このため、従来構成に比べ、電源ＩＣとして構成する際のレイアウト面積を縮小することができる。 The duty ratio determination circuit 19 and the switching circuit 20 required in the present embodiment can be configured by a much smaller circuit than a slope compensation circuit using an integration circuit or an operational amplifier. For this reason, compared with the conventional configuration, the layout area when configuring as a power supply IC can be reduced.

（第２の実施形態）
次に、図６ないし図９を参照しながら第２の実施形態を説明する。図６に示すスイッチング電源装置３１は、車載バッテリから電圧Ｖinを入力して電流モード制御を行う降圧型のレギュレータである。スイッチング電源装置１に対し、駆動信号生成回路３２がデジタル回路で構成されている点が異なる。駆動信号生成回路３２は、ロジック回路により構成してもよいし、マイコンにより構成してもよい。 (Second Embodiment)
Next, a second embodiment will be described with reference to FIGS. The switching power supply device 31 shown in FIG. 6 is a step-down regulator that performs current mode control by inputting a voltage Vin from an in-vehicle battery. The switching power supply device 1 is different in that the drive signal generation circuit 32 is formed of a digital circuit. The drive signal generation circuit 32 may be configured by a logic circuit or a microcomputer.

主回路２、電流検出回路３、電圧検出回路４、誤差増幅器５、基準電圧生成回路１５、パルス生成回路１７、比較器１８、デューティ比判定回路１９、切替回路２０、ＲＳＦＦ２１、ハイサイドドライバ２２およびローサイドドライバ２３は、スイッチング電源装置１と実質的に同じ機能を奏するように構成されている。 Main circuit 2, current detection circuit 3, voltage detection circuit 4, error amplifier 5, reference voltage generation circuit 15, pulse generation circuit 17, comparator 18, duty ratio determination circuit 19, switching circuit 20, RSFF 21, high side driver 22 and The low side driver 23 is configured to exhibit substantially the same function as the switching power supply device 1.

電流検出回路３は、シャント抵抗１３、検出電流変換回路１４およびＡ／Ｄコンバータ３３を備えている。Ａ／Ｄコンバータ３３は、検出電流変換回路１４が出力する電流検出信号をデジタル値に変換して出力する。電圧検出回路４は、抵抗４ａ、４ｂとＡ／Ｄコンバータ３４を備えている。Ａ／Ｄコンバータ３４は、検出電圧をデジタル値に変換して出力する。基準電圧生成回路１５は、基準電圧源１５ａとＡ／Ｄコンバータ３５を備えている。Ａ／Ｄコンバータ３５は、基準電圧をデジタル値に変換して出力する。誤差増幅器５は、デジタル値に変換された基準電圧と検出電圧との差に応じた誤差信号を出力する誤差増幅部であり、位相補償を行っている。 The current detection circuit 3 includes a shunt resistor 13, a detection current conversion circuit 14, and an A / D converter 33. The A / D converter 33 converts the current detection signal output from the detection current conversion circuit 14 into a digital value and outputs the digital value. The voltage detection circuit 4 includes resistors 4 a and 4 b and an A / D converter 34. The A / D converter 34 converts the detection voltage into a digital value and outputs it. The reference voltage generation circuit 15 includes a reference voltage source 15a and an A / D converter 35. The A / D converter 35 converts the reference voltage into a digital value and outputs it. The error amplifier 5 is an error amplifier that outputs an error signal corresponding to the difference between the reference voltage converted into a digital value and the detected voltage, and performs phase compensation.

駆動信号生成回路３２は、クロック生成器／逓倍器３６（以下、クロック生成器３６と言う）を備えている。クロック生成器３６は、ＰＷＭ周期のｍ倍（ｍは２以上の整数）の周波数を持つ原クロック信号を生成する。駆動信号生成回路３２の内部回路、Ａ／Ｄコンバータ３３、３４、３５および誤差増幅器５は、この原クロック信号に同期して動作する。パルス生成回路１７は、一定周期ごとに幅狭のパルス信号Ｐａを生成する。比較器１８は、電流検出信号と誤差信号とを比較してパルス信号Ｐｂを生成する。切替回路２０は、選択信号ＳＥＬに応じて電流検出方式を切り替える。 The drive signal generation circuit 32 includes a clock generator / multiplier 36 (hereinafter referred to as a clock generator 36). The clock generator 36 generates an original clock signal having a frequency m times the PWM period (m is an integer of 2 or more). The internal circuit of the drive signal generation circuit 32, the A / D converters 33, 34, and 35 and the error amplifier 5 operate in synchronization with the original clock signal. The pulse generation circuit 17 generates a narrow pulse signal Pa every fixed period. The comparator 18 compares the current detection signal and the error signal to generate a pulse signal Pb. The switching circuit 20 switches the current detection method according to the selection signal SEL.

選択信号ＳＥＬが０（ピーク電流検出方式）のとき、パルス信号Ｐａ、Ｐｂはそのままセット信号、リセット信号としてＲＳＦＦ２１のＳ端子、Ｒ端子に与えられる。これに対し、選択信号ＳＥＬが１（バレー電流検出方式）のとき、パルス信号Ｐａはそのままリセット信号としてＲＳＦＦ２１のＲ端子に与えられ、パルス信号Ｐｂは反転されてセット信号としてＲＳＦＦ２１のＳ端子に与えられる。 When the selection signal SEL is 0 (peak current detection method), the pulse signals Pa and Pb are supplied to the S terminal and R terminal of the RSFF 21 as they are as a set signal and a reset signal. On the other hand, when the selection signal SEL is 1 (valley current detection method), the pulse signal Pa is directly applied to the R terminal of the RSFF 21 as a reset signal, and the pulse signal Pb is inverted and applied to the S terminal of the RSFF 21 as a set signal. It is done.

デューティ比判定回路１９は、デューティ指令器３７と方式切替器３８から構成されている。デューティ指令器３７は、セット信号の出力時点からリセット信号の出力時点までの時間またはリセット信号の出力時点からセット信号の出力時点までの時間を計測する。時間に替えてクロックパルス数を計数してもよい。この計測時間とＰＷＭ周期とからＰＷＭ信号のデューティ比を求め、それをデューティ指令値として図７に示す方式切替器３８に出力する。 The duty ratio determination circuit 19 includes a duty command device 37 and a system switch 38. The duty command device 37 measures the time from the set signal output time to the reset signal output time or the time from the reset signal output time to the set signal output time. The number of clock pulses may be counted instead of time. The duty ratio of the PWM signal is obtained from the measurement time and the PWM cycle, and is output as a duty command value to the system switch 38 shown in FIG.

デューティ指令値は、方式切替器３８のデューティレジスタ３９に格納される。方式切替器３８は、デューティ指令値をしきい値と比較し、その結果に応じて図８に示すように０（ピーク電流検出方式）または１（バレー電流検出方式）の選択信号ＳＥＬを出力する。選択信号ＳＥＬの０、１は、それぞれ第１の実施形態におけるＬレベル、Ｈレベルに相当する。 The duty command value is stored in the duty register 39 of the method switch 38. The system switch 38 compares the duty command value with a threshold value, and outputs a selection signal SEL of 0 (peak current detection system) or 1 (valley current detection system) as shown in FIG. 8 according to the result. . 0 and 1 of the selection signal SEL correspond to the L level and the H level in the first embodiment, respectively.

しきい値レジスタ４０は、ピーク電流検出方式からバレー電流検出方式に切り替えるときの第１しきい値を保持しており、しきい値レジスタ４１は、バレー電流検出方式からピーク電流検出方式に切り替えるときの第２しきい値を保持している。第１しきい値は、第２しきい値よりも大きい値である。セレクタ４２は、第１しきい値と第２しきい値との切り替えを行う。すなわち、後述する比較結果レジスタ４５の値が０のときに第１しきい値を選択し、１のときに第２しきい値を選択する。選択されたしきい値は、しきい値レジスタ４３に格納される。 The threshold register 40 holds a first threshold value when switching from the peak current detection method to the valley current detection method, and the threshold register 41 is used when switching from the valley current detection method to the peak current detection method. The second threshold value is held. The first threshold value is larger than the second threshold value. The selector 42 switches between the first threshold value and the second threshold value. That is, the first threshold value is selected when the value of the comparison result register 45 described later is 0, and the second threshold value is selected when it is 1. The selected threshold value is stored in the threshold value register 43.

比較器４４は、デューティレジスタ３９のデューティ指令値としきい値レジスタ４３のしきい値とを比較し、その結果を比較結果レジスタ４５に格納する。セレクタ４６は、選択信号ＳＥＬの切り替えを行う。すなわち、比較結果レジスタ４５の値が０のときに選択信号ＳＥＬとして０（ピーク電流検出方式）を選択し、１のときに選択信号ＳＥＬとして１（バレー電流検出方式）を選択する。 The comparator 44 compares the duty command value of the duty register 39 with the threshold value of the threshold value register 43 and stores the result in the comparison result register 45. The selector 46 switches the selection signal SEL. That is, 0 (peak current detection method) is selected as the selection signal SEL when the value of the comparison result register 45 is 0, and 1 (valley current detection method) is selected as the selection signal SEL when the value is 1.

さらに、検査工程などでピーク電流検出方式またはバレー電流検出方式に固定して動作確認を行えるように、方式切替器３８は、選択信号ＳＥＬを何れかの方式に固定することができる。方式固定許可信号を１に設定すると、セレクタ４７は、選択信号ＳＥＬとして、セレクタ４６の出力信号に替えて固定方式信号（０／１）を選択する。上述した第１しきい値、第２しきい値、方式固定許可信号および固定方式信号は、通信回路４８を通して入力される。 Further, the method switch 38 can fix the selection signal SEL to any method so that the operation can be confirmed with the peak current detection method or the valley current detection method fixed in the inspection process or the like. When the method fixing permission signal is set to 1, the selector 47 selects the fixed method signal (0/1) instead of the output signal of the selector 46 as the selection signal SEL. The first threshold value, the second threshold value, the method fixing permission signal, and the fixed method signal described above are input through the communication circuit 48.

次に、本実施形態の作用を図９を参照しながら説明する。第１しきい値と第２しきい値は、例えば５５％と４５％に設定されているものとする。図９は、入力電圧Ｖinが低下したことによりデューティ指令値が第１しきい値（５５％）以上になり、ピーク電流検出方式からバレー電流検出方式に切り替わるときの詳細なタイミングチャートを示している。図中に示す時刻ｔ１〜ｔ１４は、原クロック信号の立ち上がりエッジに一致している。時刻ｔ１でパルス生成回路１７がパルス信号Ｐａ（セット信号）を出力した後、時刻ｔ２で比較器１８が電流検出信号≧誤差信号と判定すると、比較器１８はパルス信号Ｐｂ（リセット信号）を出力する。 Next, the operation of the present embodiment will be described with reference to FIG. It is assumed that the first threshold value and the second threshold value are set to 55% and 45%, for example. FIG. 9 shows a detailed timing chart when the duty command value becomes equal to or higher than the first threshold value (55%) due to the decrease of the input voltage Vin and the peak current detection method is switched to the valley current detection method. . Times t1 to t14 shown in the figure coincide with the rising edge of the original clock signal. After the pulse generation circuit 17 outputs the pulse signal Pa (set signal) at time t1, when the comparator 18 determines that the current detection signal ≧ the error signal at time t2, the comparator 18 outputs the pulse signal Pb (reset signal). To do.

デューティ指令器３７は、セット信号からリセット信号までの時間（クロックパルス数）を計測し、ＰＷＭ信号のデューティ指令値（４５％）を求める。方式切替器３８は、次のクロックタイミングである時刻ｔ３で、デューティ指令値をデューティレジスタ３９に格納する。このとき、しきい値レジスタ４３には、第１しきい値（５５％）が格納されている。比較器４４は、さらに次のクロックタイミングである時刻ｔ４で、デューティ指令値としきい値とを比較する。ここで、デューティ指令値はしきい値よりも小さいので、比較結果レジスタ４５の値を０のままに更新する。 The duty commander 37 measures the time (number of clock pulses) from the set signal to the reset signal, and obtains the duty command value (45%) of the PWM signal. The system switch 38 stores the duty command value in the duty register 39 at time t3 which is the next clock timing. At this time, the threshold value register 43 stores the first threshold value (55%). The comparator 44 further compares the duty command value with the threshold value at time t4 which is the next clock timing. Here, since the duty command value is smaller than the threshold value, the value of the comparison result register 45 is updated to 0.

続く時刻ｔ５〜ｔ８の動作も、時刻ｔ１〜ｔ４の動作と同様である。ただし、入力電圧Ｖinが低下したことにより、デューティ指令器３７が時刻ｔ６で求めたデューティ指令値は６０％に増加している。比較器４４は、時刻ｔ８でデューティ指令値としきい値とを比較する。ここで、デューティ指令値がしきい値以上になったので、比較結果レジスタ４５の値を０から１に更新する。その結果、選択信号ＳＥＬも０から１に変化する。 The subsequent operation from time t5 to t8 is the same as the operation from time t1 to t4. However, since the input voltage Vin has decreased, the duty command value obtained by the duty commander 37 at time t6 has increased to 60%. The comparator 44 compares the duty command value with the threshold value at time t8. Here, since the duty command value is equal to or greater than the threshold value, the value of the comparison result register 45 is updated from 0 to 1. As a result, the selection signal SEL also changes from 0 to 1.

切替回路２０は、この選択信号ＳＥＬを受けて、ピーク電流検出方式からバレー電流検出方式に切り替える。次のＰＷＭ周期（時刻ｔ９〜ｔ１０）は切替期間となり、ＰＷＭ信号が１００％のデューティ比となる。これにより、それまで誤差信号以下となるように制御されてきた検出電流が誤差信号を超える。時刻ｔ１０でパルス生成回路１７がパルス信号Ｐａ（リセット信号）を出力した後、時刻ｔ１１で比較器１８が電流検出信号≦誤差信号と判定すると、比較器１８はパルス信号Ｐｂ（セット信号）を出力する。 Upon receiving this selection signal SEL, the switching circuit 20 switches from the peak current detection method to the valley current detection method. The next PWM cycle (time t9 to t10) is a switching period, and the PWM signal has a duty ratio of 100%. As a result, the detected current that has been controlled to be equal to or lower than the error signal so far exceeds the error signal. After the pulse generation circuit 17 outputs the pulse signal Pa (reset signal) at time t10, when the comparator 18 determines that the current detection signal ≦ the error signal at time t11, the comparator 18 outputs the pulse signal Pb (set signal). To do.

デューティ指令器３７は、リセット信号からセット信号までの時間（クロックパルス数）を計測し、ＰＷＭ信号のデューティ指令値（５５％）を求める。方式切替器３８は、次のクロックタイミングである時刻ｔ１２で、デューティ指令値をデューティレジスタ３９に格納する。このとき、しきい値レジスタ４３には、第２しきい値（４５％）が格納されている。比較器４４は、さらに次のクロックタイミングである時刻ｔ１３で、デューティ指令値としきい値とを比較する。ここで、デューティ指令値はしきい値よりも大きいので、比較結果レジスタ４５の値を１のままに更新する。次のＰＷＭ周期の開始時点である時刻ｔ１４で、パルス生成回路１７がパルス信号Ｐａ（リセット信号）を出力する。 The duty command device 37 measures the time (number of clock pulses) from the reset signal to the set signal, and obtains the duty command value (55%) of the PWM signal. The system switch 38 stores the duty command value in the duty register 39 at time t12 which is the next clock timing. At this time, the threshold value register 43 stores the second threshold value (45%). The comparator 44 further compares the duty command value with the threshold value at time t13 which is the next clock timing. Here, since the duty command value is larger than the threshold value, the value of the comparison result register 45 is updated to 1. At time t14, which is the start point of the next PWM cycle, the pulse generation circuit 17 outputs a pulse signal Pa (reset signal).

以上説明したように、本実施形態のスイッチング電源装置３１は、ピーク電流検出方式で制御しているときにデューティ指令値が第１しきい値以上になるとバレー電流検出方式による制御に切り換え、バレー電流検出方式で制御しているときにデューティ指令値が第２しきい値以下になるとピーク電流検出方式による制御に切り替える。このように電流検出方式の切り替えにヒステリシスを設けることにより、サブハーモニック発振の発生を抑えるとともに、電流検出方式の頻繁な切り替わりを防止して安定動作させることができる。 As described above, the switching power supply device 31 of the present embodiment switches to the control by the valley current detection method when the duty command value becomes the first threshold value or more while controlling by the peak current detection method, When the duty command value is equal to or less than the second threshold value during the control by the detection method, the control is switched to the control by the peak current detection method. By providing hysteresis for switching the current detection method in this way, it is possible to suppress the occurrence of subharmonic oscillation and to prevent stable switching of the current detection method and to perform stable operation.

第１しきい値は５０％よりも高く設定され、第２しきい値は５０％よりも低く設定されている。この場合、入力電圧Ｖinの変動率、出力電圧Ｖoutの変動率などに応じて、上記安定動作が可能となるように第１しきい値と第２しきい値（つまりヒステリシス幅）を設定すればよい。 The first threshold value is set higher than 50%, and the second threshold value is set lower than 50%. In this case, if the first threshold value and the second threshold value (that is, the hysteresis width) are set so as to enable the stable operation according to the fluctuation rate of the input voltage Vin, the fluctuation rate of the output voltage Vout, and the like. Good.

駆動信号生成回路３２はデジタル回路で構成されているので、耐ノイズ性が高く、素子の定数のばらつきによる影響を受けにくい。また、アナログ回路の構成割合が低いので、デジタル回路の設計資産を活かし易く設計期間を短縮できる。こうした結果、従来構成に比べて、電源ＩＣとして構成する際のレイアウト面積を一層縮小することができる。さらに、外部信号やレジスタの値を変更することにより、製造後であってもパラメータの調整を容易に行うことができる。 Since the drive signal generation circuit 32 is composed of a digital circuit, it has high noise resistance and is not easily affected by variations in element constants. In addition, since the configuration ratio of the analog circuit is low, the design period of the digital circuit can be easily utilized and the design period can be shortened. As a result, the layout area when configuring as a power supply IC can be further reduced as compared with the conventional configuration. Furthermore, by changing the values of external signals and registers, it is possible to easily adjust parameters even after manufacturing.

また、従来のスロープ補償をデジタル回路で構成する場合、スロープ補償信号が付加された電流検出信号と誤差信号との比較を正確に行うためには、スロープ補償信号の時間分解能を十分に高める必要がある。しかし、時間分解能を高めると、ＰＬＬ回路が必要となり、消費電流や高周波ノイズが増え、スロープ補償信号を作るカウンタ回路も長ビット化する。その結果、回路面積が増大し、電源の性能（消費電力、力率、回路面積など）が悪化する虞もある。これに対し、本実施形態ではスロープ補償を用いていないので、こうした懸念がない。 In addition, when the conventional slope compensation is configured by a digital circuit, it is necessary to sufficiently increase the time resolution of the slope compensation signal in order to accurately compare the current detection signal to which the slope compensation signal is added and the error signal. is there. However, if the time resolution is increased, a PLL circuit is required, current consumption and high-frequency noise increase, and the counter circuit that creates the slope compensation signal also has a longer bit. As a result, the circuit area increases, and the power supply performance (power consumption, power factor, circuit area, etc.) may deteriorate. On the other hand, since this embodiment does not use slope compensation, there is no such concern.

（第３の実施形態）
次に、図１０および図１１を参照しながら第３の実施形態を説明する。本実施形態は、第２の実施形態に対しヒステリシス制御と固定方式の使用を省略した構成を備えている。図１０に示す方式切替器４９は、図７に示す方式切替器３８に対し、しきい値レジスタ４０、４１とセレクタ４２、４７が省略されている。しきい値は５０％に設定されている。 (Third embodiment)
Next, a third embodiment will be described with reference to FIGS. 10 and 11. This embodiment has a configuration in which the hysteresis control and the use of the fixed method are omitted from the second embodiment. In the method switch 49 shown in FIG. 10, the threshold value registers 40 and 41 and the selectors 42 and 47 are omitted from the method switch 38 shown in FIG. The threshold is set to 50%.

デューティ指令値は、図１１に示すように１％刻みのコードを有している。しきい値５０％を０００Ｈとし、５１％を００１Ｈ、５２％を００２Ｈとし、４９％をＦＦＦＨ、４８％をＦＦＥＨとする２の補数を用いたコードである。このコードを用いると、比較器４４は、デューティ指令値のＭＳＢだけに基づいて、デューティ指令値のＭＳＢが１のときに比較結果レジスタに０（ピーク電流検出方式）を設定し、ＭＳＢが０のときに比較結果レジスタに１（バレー電流検出方式）を設定できる。勿論、しきい値５０％をＦＦＦＨとしたコードを用いてもよい。本実施形態によれば、サブハーモニック発振の発生を抑えて安定したスイッチング電源装置を構成できる他、比較器４４の構成を簡略化できる。 The duty command value has a code in increments of 1% as shown in FIG. This code uses a two's complement number in which the threshold value 50% is 000H, 51% is 001H, 52% is 002H, 49% is FFFH, and 48% is FFEH. When this code is used, the comparator 44 sets 0 (peak current detection method) in the comparison result register when the MSB of the duty command value is 1 based on only the MSB of the duty command value, and the MSB is 0. Sometimes 1 (valley current detection method) can be set in the comparison result register. Of course, a code in which the threshold value 50% is FFFH may be used. According to the present embodiment, it is possible to configure a stable switching power supply device by suppressing the occurrence of subharmonic oscillation, and it is possible to simplify the configuration of the comparator 44.

（第４の実施形態）
本実施形態のスイッチング電源装置は、図１２に示す昇圧型の主回路６１を備えている。その他の構成は第１の実施形態と同様である。電源線７とグランドとの間にシャント抵抗１３、インダクタ１１およびスイッチング素子８が直列に接続されており、共通接続ノードＮｂと出力端子１０との間にスイッチング素子９が接続されている。スイッチング素子９に替えて、ノードＮｂ側をアノードとするダイオードを用いてもよい。 (Fourth embodiment)
The switching power supply device of this embodiment includes a boost type main circuit 61 shown in FIG. Other configurations are the same as those of the first embodiment. A shunt resistor 13, an inductor 11 and a switching element 8 are connected in series between the power supply line 7 and the ground, and a switching element 9 is connected between the common connection node Nb and the output terminal 10. Instead of the switching element 9, a diode having an anode on the node Nb side may be used.

ＰＷＭ信号（駆動信号）がオンレベルになると、スイッチング素子８がオン、スイッチング素子９がオフし、電源線７からインダクタ１１に流れる電流が増大する。ＰＷＭ信号（駆動信号）がオフレベルになると、スイッチング素子８がオフ、スイッチング素子９がオンし、インダクタ１１に流れていた電流がスイッチング素子９を介して出力側に還流する。 When the PWM signal (drive signal) is turned on, the switching element 8 is turned on, the switching element 9 is turned off, and the current flowing from the power supply line 7 to the inductor 11 increases. When the PWM signal (driving signal) becomes an off level, the switching element 8 is turned off and the switching element 9 is turned on, and the current flowing through the inductor 11 flows back to the output side via the switching element 9.

降圧型レギュレータにおいてインダクタ１１の電流が連続する場合、電流検出信号（つまりインダクタ１１の電流）の増加、減少の傾きｍ１、−ｍ２は、以下の（７）式、（８）式のようになる。
ｍ１＝Ｖin／Ｌ …（７）
−ｍ２＝−（Ｖout−Ｖin）／Ｌ …（８）
本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。 When the current of the inductor 11 is continuous in the step-down regulator, the slopes m1 and -m2 of increase and decrease of the current detection signal (that is, the current of the inductor 11) are expressed by the following equations (7) and (8). .
m1 = Vin / L (7)
-M2 =-(Vout-Vin) / L (8)
Also according to the present embodiment, the same operations and effects as those of the first embodiment can be obtained.

（第５の実施形態）
本実施形態のスイッチング電源装置は、図１３に示す昇降圧型の主回路６２を備えている。その他の構成は第１の実施形態と同様である。電源線７とグランドとの間にスイッチング素子８ａ、９ａが直列に接続されており、出力端子１０とグランドとの間にスイッチング素子９ｂ、８ｂが直列に接続されている。スイッチング素子８ａ、９ａの共通接続ノードＮｃとスイッチング素子９ｂ、８ｂの共通接続ノードＮｄとの間には、シャント抵抗１３とインダクタ１１が直列に接続されている。 (Fifth embodiment)
The switching power supply device of this embodiment includes a step-up / step-down main circuit 62 shown in FIG. Other configurations are the same as those of the first embodiment. Switching elements 8a and 9a are connected in series between the power supply line 7 and the ground, and switching elements 9b and 8b are connected in series between the output terminal 10 and the ground. A shunt resistor 13 and an inductor 11 are connected in series between the common connection node Nc of the switching elements 8a and 9a and the common connection node Nd of the switching elements 9b and 8b.

スイッチング素子８ａ、８ｂは、ドライバ２２ａ、２２ｂを介してＰＷＭ信号により駆動され、スイッチング素子９ａ、９ｂは、ドライバ２３ａ、２３ｂを介してＰＷＭ信号の反転信号により駆動される。スイッチング素子９ａ、９ｂに替えて、それぞれノードＮｃ側をカソードとするダイオード、ノードＮｄ側をアノードとするダイオードを用いてもよい。 The switching elements 8a and 8b are driven by the PWM signal via the drivers 22a and 22b, and the switching elements 9a and 9b are driven by the inverted signal of the PWM signal via the drivers 23a and 23b. Instead of the switching elements 9a and 9b, a diode having a cathode on the node Nc side and a diode having an anode on the node Nd side may be used.

ＰＷＭ信号（駆動信号）がオンレベルになると、スイッチング素子８ａ、８ｂがオン、スイッチング素子９ａ、９ｂがオフし、電源線７からインダクタ１１に流れる電流が増大する。ＰＷＭ信号（駆動信号）がオフレベルになると、スイッチング素子８ａ、８ｂがオフ、スイッチング素子９ａ、９ｂがオンし、インダクタ１１に流れていた電流がスイッチング素子９ａ、９ｂを介して出力側に還流する。 When the PWM signal (drive signal) is turned on, the switching elements 8a and 8b are turned on, the switching elements 9a and 9b are turned off, and the current flowing from the power supply line 7 to the inductor 11 increases. When the PWM signal (drive signal) is turned off, the switching elements 8a and 8b are turned off, the switching elements 9a and 9b are turned on, and the current flowing through the inductor 11 is returned to the output side via the switching elements 9a and 9b. .

昇降圧型レギュレータにおいてインダクタ１１の電流が連続する場合、電流検出信号（つまりインダクタ１１の電流）の増加、減少の傾きｍ１、−ｍ２は、以下の（９）式、（１０）式のようになる。
ｍ１＝Ｖin／Ｌ …（９）
−ｍ２＝−Ｖout／Ｌ …（１０）
本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。 When the current of the inductor 11 is continuous in the buck-boost regulator, the slopes m1 and -m2 of increase and decrease of the current detection signal (that is, the current of the inductor 11) are expressed by the following equations (9) and (10). .
m1 = Vin / L (9)
-M2 = -Vout / L (10)
Also according to the present embodiment, the same operations and effects as those of the first embodiment can be obtained.

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。 (Other embodiments)
As mentioned above, although preferred embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and expansion | extension can be performed within the range which does not deviate from the summary of invention.

第１、第２しきい値の値またはヒステリシスの幅は、サブハーモニック発振と、電流検出方式の頻繁な切り替わりとを防止できるように適宜設定すればよい。この場合、第１しきい値を５０％よりも高く設定するとともに第２しきい値を５０％よりも低く設定するとよい。
第２、第３の実施形態に対しても、第４、第５の実施形態で説明した主回路６１、６２を適用できる。 The values of the first and second threshold values or the width of the hysteresis may be appropriately set so as to prevent subharmonic oscillation and frequent switching of the current detection method. In this case, the first threshold value may be set higher than 50% and the second threshold value may be set lower than 50%.
The main circuits 61 and 62 described in the fourth and fifth embodiments can also be applied to the second and third embodiments.

スイッチング素子８（８ａ、８ｂ）、９（９ａ、９ｂ）にそれぞれ直列に接続されたシャント抵抗と、各シャント抵抗の両端電圧に基づいて電流検出信号を出力する検出電流変換回路とから電流検出回路３を構成してもよい。スイッチング素子８（８ａ、８ｂ）、９（９ａ、９ｂ）がＭＯＳトランジスタの場合、ドレイン・ソース間電圧に基づいてスイッチング素子に流れる電流すなわちインダクタ１１に流れる電流を検出してもよい。
図７に示す方式切替器３８に対し、セレクタ４７が省略された構成としてもよい。 A current detection circuit including a shunt resistor connected in series to each of the switching elements 8 (8a, 8b) and 9 (9a, 9b) and a detection current conversion circuit that outputs a current detection signal based on a voltage across the shunt resistor. 3 may be configured. When the switching elements 8 (8a, 8b) and 9 (9a, 9b) are MOS transistors, the current flowing through the switching element, that is, the current flowing through the inductor 11 may be detected based on the drain-source voltage.
A configuration in which the selector 47 is omitted from the method switch 38 shown in FIG.

図面中、１、３１はスイッチング電源装置、２、６１、６２は主回路（主回路部）、３は電流検出回路（電流検出部）、４は電圧検出回路（電圧検出部）、５は誤差増幅器（誤差増幅部）、６、３２は駆動信号生成回路（駆動信号生成部）、８、８ａ、８ｂはスイッチング素子、１１はインダクタである。 In the drawing, 1 and 31 are switching power supply devices, 2, 61 and 62 are main circuits (main circuit portions), 3 is a current detection circuit (current detection portion), 4 is a voltage detection circuit (voltage detection portion), and 5 is an error. Amplifiers (error amplification units), 6 and 32 are drive signal generation circuits (drive signal generation units), 8, 8a and 8b are switching elements, and 11 is an inductor.

Claims

A switching element (8, 8a, 8b) and an inductor (11) are provided. When the drive signal is turned on, the switching element is turned on to increase the current flowing through the inductor, and when the drive signal is turned off. A main circuit section (2, 61, 62) for returning the current flowing through the inductor to the output side when the switching element is turned off;
A current detection unit (3) for outputting a current detection signal corresponding to the current flowing through the inductor;
A voltage detector (4) for outputting a detection voltage corresponding to the output voltage of the main circuit unit;
An error amplifying unit (5) for outputting an error signal corresponding to a difference between a reference voltage corresponding to a target output voltage of the main circuit unit and the detected voltage;
When the duty ratio of the drive signal is below a predetermined threshold, the drive signal is turned on in synchronization with a clock signal, and the drive signal is turned off when the current detection signal increases and reaches the error signal. When the current mode control is executed by the peak current detection method for setting the level and the duty ratio of the drive signal is higher than the threshold value, the drive signal is turned off in synchronization with the clock signal, and the current A drive signal generator (6, 32) that performs current mode control in a valley current detection method in which the drive signal is turned on when the detection signal decreases and reaches the error signal ;
The drive signal generator is
A duty ratio determination circuit (19) that inputs the drive signal and the clock signal and outputs a selection signal indicating whether the duty ratio of the drive signal is a predetermined threshold value or less;
A switching circuit (20) for switching between the peak current detection method and the valley current detection method based on the selection signal;
Switching power supply device characterized in that it comprises a.

2. The switching power supply device according to claim 1, wherein the threshold value is set to 50%.

A switching element (8, 8a, 8b) and an inductor (11) are provided. When the drive signal is turned on, the switching element is turned on to increase the current flowing through the inductor, and when the drive signal is turned off. A main circuit section (2, 61, 62) for returning the current flowing through the inductor to the output side when the switching element is turned off;
A current detection unit (3) for outputting a current detection signal corresponding to the current flowing through the inductor;
A voltage detector (4) for outputting a detection voltage corresponding to the output voltage of the main circuit unit;
An error amplifying unit (5) for outputting an error signal corresponding to a difference between a reference voltage corresponding to a target output voltage of the main circuit unit and the detected voltage;
When the duty ratio of the drive signal is below a predetermined threshold, the drive signal is turned on in synchronization with a clock signal, and the drive signal is turned off when the current detection signal increases and reaches the error signal. When the current mode control is executed by the peak current detection method for setting the level and the duty ratio of the drive signal is higher than the threshold value, the drive signal is turned off in synchronization with the clock signal, and the current A drive signal generator (6, 32) that performs current mode control in a valley current detection method in which the drive signal is turned on when the detection signal decreases and reaches the error signal;
The drive signal generation unit has a first threshold value and a second threshold value (first threshold value> second threshold value), and the drive signal is controlled when controlled by the peak current detection method. When the duty ratio of the drive signal becomes equal to or higher than the first threshold value, the control is switched to the control based on the valley current detection method. the peak current detection method features and to Luz switching power supply to switch the control by.

4. The switching power supply device according to claim 3, wherein the first threshold value is set to be higher than 50%, and the second threshold value is set to be lower than 50%.