JP5994740B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP5994740B2 JP5994740B2 JP2013136415A JP2013136415A JP5994740B2 JP 5994740 B2 JP5994740 B2 JP 5994740B2 JP 2013136415 A JP2013136415 A JP 2013136415A JP 2013136415 A JP2013136415 A JP 2013136415A JP 5994740 B2 JP5994740 B2 JP 5994740B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- level
- signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電流モード制御方式のスイッチング電源装置に関する。 The present invention relates to a current mode control type switching power supply device.
従来から用いられている電圧モード制御方式のスイッチング電源装置は、基準電圧と出力電圧の差に応じてPWM信号のデューティ比を調整することにより、出力電圧を目標電圧に等しく制御している。この方式のスイッチング電源装置は、出力電圧の偏差に基づいてのみフィードバック制御を行うため、出力電圧変動に対する応答速度が遅いという問題があった。 The switching power supply device of the voltage mode control system conventionally used controls the output voltage to be equal to the target voltage by adjusting the duty ratio of the PWM signal in accordance with the difference between the reference voltage and the output voltage. Since this type of switching power supply apparatus performs feedback control only based on the deviation of the output voltage, there is a problem that the response speed to the output voltage fluctuation is slow.
そこで、近年では、出力電圧に加えてインダクタ電流をフィードバック制御に用いる電流モード制御方式のスイッチング電源装置が多く用いられている。この方式のスイッチング電源装置は、インダクタ電流を検出する電流検出回路と、出力電圧の偏差に応じた誤差信号を出力する誤差増幅回路と、クロック信号に同期してPWM信号をオンレベルにし、電流検出信号が誤差信号に達するとPWM信号をオフレベルにするPWM信号生成回路を備えている。 Therefore, in recent years, a switching power supply device of a current mode control system that uses an inductor current in addition to an output voltage for feedback control is often used. This type of switching power supply device has a current detection circuit that detects an inductor current, an error amplification circuit that outputs an error signal corresponding to a deviation in output voltage, and a PWM signal that is turned on in synchronization with a clock signal to detect current. When the signal reaches the error signal, a PWM signal generation circuit that turns the PWM signal to an off level is provided.
電流モード制御方式は、スイッチング周波数が高い場合でも安定動作が可能である反面、高速スイッチングによるサージ電流の増加が問題になる。例えばハイサイド側に配されたスイッチング素子がPWM信号に従って高速にオン/オフ動作すると、スイッチング素子のドレイン・ソース間の電圧変化dV/dtが大きくなり、スイッチング素子にサージ電流が流れる。電流検出回路がスイッチング素子と直列に設けられていると、電流検出信号にサージ電流成分が重畳する。 Although the current mode control method can stably operate even when the switching frequency is high, an increase in surge current due to high-speed switching becomes a problem. For example, when the switching element arranged on the high side is turned on / off at high speed according to the PWM signal, the voltage change dV / dt between the drain and source of the switching element increases, and a surge current flows through the switching element. When the current detection circuit is provided in series with the switching element, a surge current component is superimposed on the current detection signal.
さらに、インダクタ電流の還流経路となるローサイド側にスイッチング素子を配置した同期整流方式の構成を採用すると、ローサイド側に配されたスイッチング素子のセルフターンオンがサージ電流を増加させる原因となる。すなわち、ローサイド側のスイッチング素子がオフの状態からハイサイド側のスイッチング素子がオンに切り替わる時、ローサイド側のスイッチング素子の帰還容量Crssを通して入力容量Cissが充電され、ローサイド側のスイッチング素子が一時的にオンする場合がある。この場合には、さらに大きなサージ電流が流れる。 Further, when a synchronous rectification configuration in which a switching element is arranged on the low side, which is a return path for the inductor current, is employed, self-turn-on of the switching element arranged on the low side causes a surge current to increase. That is, when the switching element on the low side switches from the off state to the switching element on the high side, the input capacitor Ciss is charged through the feedback capacitor Crss of the switching element on the low side, and the switching element on the low side temporarily temporarily May turn on. In this case, a larger surge current flows.
電流モード制御方式のスイッチング電源装置は、電流検出信号と誤差信号との比較に基づいてPWM信号のオフタイミングを決定する。このため、ターンオンによって電流検出信号にサージが重畳すると、本来のオフタイミングよりも早いタイミングでPWM信号がオフレベルに戻り、目標とする出力電圧を得ることができなくなる。これに対し、特許文献1には、電流がターンオンする際に、ノイズマスク用のスイッチがオンして固定電位に接続することでサージ電流をマスクする構成が示されている。
The switching power supply device of the current mode control system determines the OFF timing of the PWM signal based on the comparison between the current detection signal and the error signal. For this reason, when a surge is superimposed on the current detection signal due to turn-on, the PWM signal returns to the off level at a timing earlier than the original off timing, and the target output voltage cannot be obtained. On the other hand,
しかし、特許文献1に記載された構成は、ノイズマスク用スイッチのオンタイミングとマスク時間の最適化が行われていない。マスク処理の開始タイミングとマスク時間が最適化されていないと、例えば以下に示す問題が生じる。
However, the configuration described in
第1に、ノイズマスク用スイッチのオンタイミングが遅れると、サージ電流を検出して誤検出が生じる虞がある。第2に、必要以上にマスク時間を確保すると、PWM信号が取り得る最小のオン幅が広がり、入力電圧が高い場合或いは負荷が小さい場合に出力電圧が目標電圧から持ち上がる現象が生じる。その結果、入力電圧や負荷に対する動作範囲の狭小化、出力電圧の精度低下などを招く。 First, if the on-timing of the noise mask switch is delayed, a surge current may be detected and erroneous detection may occur. Secondly, if the mask time is secured more than necessary, the minimum on-width that the PWM signal can take increases, and the output voltage rises from the target voltage when the input voltage is high or the load is small. As a result, the operation range with respect to the input voltage and the load is narrowed, and the accuracy of the output voltage is reduced.
本発明は上記事情に鑑みてなされたもので、その目的は、電流検出信号に対し適切なマスク処理を施すことにより、動作範囲の狭小化を防止し、目標電圧に等しい高精度の電圧を安定して出力できるスイッチング電源装置を提供することにある。 The present invention has been made in view of the above circumstances, and its purpose is to prevent the narrowing of the operating range by performing an appropriate mask process on the current detection signal, and to stabilize a highly accurate voltage equal to the target voltage. It is to provide a switching power supply device that can output the output.
請求項1に記載したスイッチング電源装置は、主回路、電流検出回路、電圧検出回路、誤差増幅回路、マスク処理回路、PWM信号生成回路およびドライブ回路を備え、電流モード制御を実行する。主回路は、スイッチング素子とインダクタを有している。駆動信号がオンレベルになると、スイッチング素子がオンしてインダクタに流れる電流が増加する。駆動信号がオフレベルになると、スイッチング素子がオフしてインダクタに流れる電流が出力側に還流する。
The switching power supply device described in
電流検出回路は、スイッチング素子と直列に設けられ、スイッチング素子を通してインダクタに流れる電流に対応した電流検出信号を出力する。電圧検出回路は、主回路の出力電圧に対応した検出電圧を出力する。誤差増幅回路は、主回路の目標出力電圧に対応した基準電圧と検出電圧との差に応じた誤差信号を出力する。PWM信号生成回路は、クロック信号に同期してPWM信号をオンレベルにし、マスク処理回路でマスク処理された電流検出信号が誤差信号に達した時にPWM信号をオフレベルにする。ドライブ回路は、PWM信号を入力して駆動信号を出力する。 The current detection circuit is provided in series with the switching element, and outputs a current detection signal corresponding to the current flowing through the inductor through the switching element. The voltage detection circuit outputs a detection voltage corresponding to the output voltage of the main circuit. The error amplification circuit outputs an error signal corresponding to the difference between the reference voltage corresponding to the target output voltage of the main circuit and the detection voltage. The PWM signal generation circuit sets the PWM signal to the on level in synchronization with the clock signal, and sets the PWM signal to the off level when the current detection signal masked by the mask processing circuit reaches the error signal. The drive circuit inputs a PWM signal and outputs a drive signal.
マスク処理回路は、PWM信号がオンレベルに変化する時に、電流検出信号を誤差信号よりも低く設定された所定のマスクレベルに固定する。PWM信号がオンレベルに変化してから、ドライブ回路がオンレベルの駆動信号を出力するまでには、ドライブ回路による遅延が存在する。従って、PWM信号に同期したタイミングでマスクレベルへの固定を開始すれば、駆動信号を受けてスイッチング素子がターンオンするときに流れるサージ電流に対するマスク処理の開始が遅れることを防止できる。 The mask processing circuit fixes the current detection signal at a predetermined mask level set lower than the error signal when the PWM signal changes to the on level. There is a delay due to the drive circuit from when the PWM signal changes to the on level until the drive circuit outputs the on level drive signal. Therefore, if the fixation to the mask level is started at a timing synchronized with the PWM signal, it is possible to prevent delaying the start of the mask process for the surge current that flows when the switching element is turned on in response to the drive signal.
マスク処理回路は、ターンオンに伴いスイッチング素子に流れるサージ電流を含む電流が誤差信号に相当するレベルより低くなるのに要する時間を最小マスク時間とする。この時間は、スイッチング電源装置の入力電圧、出力電圧、スイッチング素子の寄生容量、ドライブ回路の駆動能力、負荷電流、主回路の構成、インダクタ値などにより定まる。さらに、マスク処理回路は、直前のPWM周期のオンレベル時間を最大マスク時間とする。 The mask processing circuit sets a minimum mask time as a time required for a current including a surge current flowing through the switching element to be lower than a level corresponding to an error signal when the mask is turned on. This time is determined by the input voltage and output voltage of the switching power supply device, the parasitic capacitance of the switching element, the drive capability of the drive circuit, the load current, the configuration of the main circuit, the inductor value, and the like. Further, the mask processing circuit sets the on-level time of the immediately preceding PWM cycle as the maximum mask time.
マスク処理回路は、最小マスク時間よりも長く且つ最大マスク時間よりも短く設定されたマスク時間が経過した時に、電流検出信号をマスクレベルから開放する。マスク時間が最小マスク時間よりも長く設定されることにより、電流検出信号に重畳するサージ電流成分によりターンオフのタイミングが早まることを防止できる。 The mask processing circuit releases the current detection signal from the mask level when the mask time set longer than the minimum mask time and shorter than the maximum mask time elapses. By setting the mask time longer than the minimum mask time, it is possible to prevent the turn-off timing from being advanced by a surge current component superimposed on the current detection signal.
マスク時間が直前のPWM周期のオンレベル時間よりも短く設定されることにより、マスク処理が、電流検出信号と誤差信号の大きさに基づくPWM信号のオフレベルへの移行動作を妨げる事象が生じにくくなる。その結果、スイッチング電源装置の入力電圧が高い場合、負荷が小さい場合などでも、出力電圧が目標電圧よりも持ち上がる現象が生じにくくなり、入力電圧、負荷などの動作範囲の狭小化を抑制することができる。本スイッチング電源装置によれば、目標電圧に等しい高精度の電圧を安定して出力できる。 By setting the mask time to be shorter than the on-level time of the immediately preceding PWM cycle, it is difficult for the mask processing to cause an event that hinders the operation of shifting the PWM signal to the off-level based on the magnitudes of the current detection signal and the error signal. Become. As a result, even when the input voltage of the switching power supply is high or the load is small, the phenomenon that the output voltage does not rise more than the target voltage is less likely to occur, and the narrowing of the operating range of the input voltage, load, etc. can be suppressed. it can. According to the present switching power supply device, a highly accurate voltage equal to the target voltage can be stably output.
請求項2記載の手段によれば、マスク処理回路は、最大マスク時間に所定の比率k(0<k<1)を乗じて得た時間であって且つ最小マスク時間よりも長い時間をマスク時間とする。これにより、直前のPWM周期のオンレベル時間に比例したマスク時間を設定できる。 According to the means of claim 2, the mask processing circuit sets a time obtained by multiplying the maximum mask time by a predetermined ratio k (0 <k <1) and longer than the minimum mask time. And Thereby, the mask time proportional to the on-level time of the immediately preceding PWM cycle can be set.
請求項3記載の手段によれば、比率kを1/2に設定している。これにより、入力電圧の急上昇または負荷の急減が生じても、上述した出力電圧の持ち上がり現象が生じにくくなる。
According to the means of
請求項4記載の手段によれば、マスク処理回路は、充放電回路、しきい値電圧生成回路およびマスク制御回路を備えている。充放電回路は、PWM信号がオンレベルにある期間、定電流によりコンデンサに電荷を設定し、PWM信号がオフレベルに変化した後にコンデンサの電荷を初期化する。しきい値電圧生成回路は、PWM信号がオフレベルに変化した時のコンデンサの電圧を分圧してしきい値電圧を生成し、PWM信号が次にオフレベルに変化するまで当該しきい値電圧を保持する。マスク制御回路は、PWM信号がオンレベルに変化すると電流検出信号をマスクレベルに固定し、その後、コンデンサの電圧がしきい値電圧に達した時に電流検出信号をマスクレベルから開放する。 According to a fourth aspect of the present invention, the mask processing circuit includes a charge / discharge circuit, a threshold voltage generation circuit, and a mask control circuit. The charge / discharge circuit sets a charge in the capacitor with a constant current during a period in which the PWM signal is on level, and initializes the charge on the capacitor after the PWM signal changes to the off level. The threshold voltage generation circuit divides the voltage of the capacitor when the PWM signal changes to the off level to generate a threshold voltage, and the threshold voltage is generated until the PWM signal next changes to the off level. Hold. The mask control circuit fixes the current detection signal to the mask level when the PWM signal changes to the on level, and then releases the current detection signal from the mask level when the voltage of the capacitor reaches the threshold voltage.
コンデンサの電圧は、PWM信号がオンレベルに変化した時点からの経過時間に相当する。PWM信号がオフレベルに変化した時のコンデンサの電圧は、PWM周期のオンレベル時間(最大マスク時間)に相当する。しきい値電圧は、PWM信号がオフレベルに変化した時のコンデンサの電圧を分圧した電圧なので、最大マスク時間よりも短い時間に相当する。本手段によれば、直前のPWM周期のオンレベル時間(最大マスク時間)よりも短いマスク時間を設定できる。 The voltage of the capacitor corresponds to the elapsed time from when the PWM signal changes to the on level. The voltage of the capacitor when the PWM signal changes to the off level corresponds to the on level time (maximum mask time) of the PWM cycle. Since the threshold voltage is a voltage obtained by dividing the voltage of the capacitor when the PWM signal changes to the off level, it corresponds to a time shorter than the maximum mask time. According to this means, a mask time shorter than the on-level time (maximum mask time) of the immediately preceding PWM cycle can be set.
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
第1の実施形態について図1ないし図4を参照しながら説明する。図1に示すスイッチング電源装置1は、車載バッテリから電圧Vinを入力してピーク電流検出方式の電流モード制御を行い、図示しない車載機器に対し安定化した出力電圧Voutを出力する降圧型のレギュレータである。
In each embodiment, substantially the same parts are denoted by the same reference numerals and description thereof is omitted.
(First embodiment)
A first embodiment will be described with reference to FIGS. A switching
このスイッチング電源装置1は、主回路2、電流検出回路3、電圧検出回路4、誤差増幅器5、PWM信号生成回路6、マスク処理回路7、ハイサイドドライブ回路8およびローサイドドライブ回路9を備えている。主回路2は、入力電圧Vinを供給する電源線10とグランドとの間に直列に接続されたスイッチング素子11、12、これらスイッチング素子11、12の共通接続ノードNaと出力端子13との間に接続されたインダクタ14、および出力端子13とグランドとの間に接続された平滑用のコンデンサ15から構成されている。
The switching
スイッチング素子11、12は、例えばFETから構成されており、図1ではスイッチの記号を用いて簡略的に示している。スイッチング素子11、12は、それぞれドライブ回路8、9からしきい値電圧Vthを超えるオンレベルを持つ駆動信号が与えられるとオンする。ドライブ回路8は、PWM信号がHレベル(オンレベルに相当)のときにオンレベルの駆動信号を出力し、PWM信号がLレベル(オフレベルに相当)のときにオフレベルの駆動信号を出力する。ドライブ回路9は、ドライブ回路8とは逆相の駆動信号を出力する。ドライブ回路8、9は、入出力間に遅延が存在する。
The switching
スイッチング素子11がオン、スイッチング素子12がオフすると、電源線10からスイッチング素子11を通してインダクタ14に流れる電流が増大する。スイッチング素子11がオフ、スイッチング素子12がオンすると、インダクタ14に流れていた電流がスイッチング素子12を介して出力側に還流する。スイッチング素子12に替えて、ノードNa側をカソードとするダイオードを用いてもよい。
When the switching
電流検出回路3は、スイッチング素子11と直列に設けられたシャント抵抗16と、シャント抵抗16の電圧を増幅して電流検出信号を出力する増幅回路17とから構成されている。電流検出信号は、スイッチング素子11がオンしているときにインダクタ14に流れ込む電流に対応した信号である。
The
この電流検出方法に替えて、FETであるスイッチング素子11のドレイン・ソース間電圧を検出しても、インダクタ14に流れる電流を検出できる。さらに、スイッチング素子11と並列にセンス用の素子を配置し、そのセンス用の素子の両端電圧または電流を検出しても、インダクタ14に流れる電流を検出できる。
Instead of this current detection method, the current flowing through the
電圧検出回路4は、抵抗4a、4bからなる分圧回路により構成されており、出力電圧Voutに対応した検出電圧を出力する。基準電圧生成回路18は、出力電圧Voutの目標電圧に対応した基準電圧を出力する。誤差増幅器5は、基準電圧と検出電圧との差に応じた誤差信号を出力する誤差増幅回路であり、入出力端子間または出力端子とグランド間に接続したCR回路(図示せず)などにより位相補償を行っている。
The voltage detection circuit 4 is configured by a voltage dividing circuit including resistors 4a and 4b, and outputs a detection voltage corresponding to the output voltage Vout. The reference
PWM信号生成回路6は、クロック信号CLKに同期してPWM信号をHレベルにし、マスク処理が施された電流検出信号が誤差信号に達した時にPWM信号をLレベルにする電流モード制御を実行する。サブハーモニック発振を防止するため、加算器19は、電流検出回路3から出力された電流検出信号に、スロープ補償回路20で生成された鋸波などのスロープ補償信号を加算する。
The PWM
クロック生成回路21は、デューティ比50%のクロック信号CLKを出力する。パルス生成回路22は、クロック信号CLKを受けて、一定周期ごとに幅狭のセット信号Psを出力する。コンパレータ23は、非反転入力端子に入力される電流検出信号と反転入力端子に入力される誤差信号とを比較してリセット信号Prを出力する。RSフリップフロップ(RSFF)24は、S端子、R端子からそれぞれセット信号Ps、リセット信号Prを入力し、Q端子から上記PWM信号を出力する。
The
マスク処理回路7は、加算器19の出力端子(コンパレータ23の非反転入力端子)とグランドとの間に設けられたスイッチ回路25と、このスイッチ回路25のオンオフ状態を制御するマスク信号を生成するマスク信号生成回路26から構成されている。スイッチ回路25は、FETなどのスイッチング素子から構成されており、マスク信号がHレベルのときにオンし、マスク信号がLレベルのときにオフする。
The mask processing circuit 7 generates a mask circuit for controlling the on / off state of the
次に、本実施形態の作用、特に電流検出信号に対するマスク処理について図2から図4を参照しながら説明する。クロック信号CLKの立ち上がりに同期してセット信号Psが発生すると、時刻t1でRSFF24がセットされてPWM信号がHレベルに立ち上がる。ドライブ回路8は、PWM信号の立ち上がりからtdだけ遅れた時刻t2で、駆動信号をオフレベルからオンレベルに変化させる。図2には示していないが、電源短絡を防止するため、ドライブ回路8、9が出力する駆動信号にはデッドタイムが設けられている。
Next, the operation of this embodiment, particularly the mask processing for the current detection signal, will be described with reference to FIGS. When the set signal Ps is generated in synchronization with the rise of the clock signal CLK, the
既述したように、スイッチング素子11がオンすると、スイッチング素子11のドレイン・ソース間の電圧変化dV/dtが大きくなり、スイッチング素子11にサージ電流が流れる。このサージ電流はシャント抵抗16にも流れるので、図2に示すように、電流検出回路3が出力する電流検出信号にサージ電流成分が重畳する。マスク処理回路7を備えない従来構成では、サージ電流により電流検出信号が誤差信号以上に大きくなるとリセット信号Prが発生し、PWM信号は本来のタイミング(時刻t4)よりも早くLレベルに移行する。
As described above, when the switching
そこで、マスク信号生成回路26は、PWM信号がHレベルに変化する時刻t1にマスク信号をHレベルにし、スイッチ回路25をオンする。これにより、スロープ補償信号が加算された電流検出信号は、グランドレベル(マスクレベル)に固定される。グランドレベルは、誤差信号レベルよりも低い。ドライブ回路8には遅れ時間tdが存在し、スイッチング素子11にはターンオン時間が存在する。従って、スイッチング素子11がターンオンして電流検出信号にサージ電流成分が重畳する前に、電流検出信号を確実にマスク状態に移行できる。
Therefore, the mask
マスク信号生成回路26は、マスク時間が経過した時刻t3にマスク信号をLレベルに戻し、スイッチ回路25をオフする。これにより、電流検出信号はグランドレベルから解放される。その後、時刻t4で電流検出信号が誤差信号に達すると、リセット信号Prが発生し、PWM信号が正規のタイミングでLレベルに移行する。ドライブ回路8の遅れにより、時刻t5で駆動信号がオフレベルに戻り、スイッチング素子11がオフする。
The mask
マスク信号がHレベルの期間(マスク時間)は、以下のように決定される。図3に示すように、PWM信号がLレベルに移行した後、スイッチング素子11に流れるサージ電流を含む電流が誤差信号に相当するレベルより低くなるのに要する時間を最小マスク時間Tminとする。最小マスク時間Tminは、入力電圧Vin、出力電圧Vout、スイッチング素子11、12の寄生容量、ドライブ回路8、9の駆動能力、負荷電流、主回路2の構成、インダクタ値などにより定まる。一方、直前のPWM周期のオンレベル時間Tonを最大マスク時間Tmaxとする。
The period during which the mask signal is at the H level (mask time) is determined as follows. As shown in FIG. 3, after the PWM signal shifts to the L level, the time required for the current including the surge current flowing through the switching
マスク信号生成回路26は、最小マスク時間Tminよりも長く且つ最大マスク時間Tmaxよりも短くなるようにマスク時間を設定する。具体的には、マスク信号生成回路26は、マスク時間を、最大マスク時間Tmaxに所定の比率k(0<k<1)を乗じて得た時間であって、最小マスク時間Tminよりも長い時間に設定する。比率kは、例えば1/2に設定すればよい。マスク時間を最小マスク時間Tminよりも長く設定することにより、電流検出信号に重畳したサージ電流成分によりターンオフのタイミングが早まることを防止できる。
The mask
マスク時間を直前のPWM周期のオンレベル時間よりも短く設定することにより、マスク処理が、電流検出信号と誤差信号に基づくPWM信号のLレベルへの移行動作を妨げることがなくなる。図4は、負荷電流が急減した場合の出力電圧Vout、PWM信号、マスク信号およびマスク処理後の電流検出信号を示している。 By setting the mask time to be shorter than the on-level time of the immediately preceding PWM cycle, the mask processing does not hinder the operation of shifting the PWM signal to the L level based on the current detection signal and the error signal. FIG. 4 shows the output voltage Vout, the PWM signal, the mask signal, and the current detection signal after the mask process when the load current is suddenly decreased.
この場合、出力電圧Voutが上昇して誤差信号が低下するので、PWM信号のオンレベル時間TonがT2からT3、T4、T5、…と急激に減少する。このとき、マスク時間も直前のPWM周期のオンレベル時間の減少に伴い短く設定されるので、マスク期間の終了時に電流検出信号が誤差信号を超えている事態が生じにくくなる。これにより、負荷が急減する場合に、マスク処理に起因して出力電圧Voutが目標電圧よりも持ち上がる現象を防止できる。入力電圧Vinが急上昇する場合でも、同様にして出力電圧Voutの持ち上がりを防止できる。 In this case, since the output voltage Vout increases and the error signal decreases, the on-level time Ton of the PWM signal decreases rapidly from T2 to T3, T4, T5,. At this time, the mask time is also set shorter as the on-level time of the immediately preceding PWM cycle decreases, so that it is difficult for the current detection signal to exceed the error signal at the end of the mask period. As a result, when the load is suddenly reduced, it is possible to prevent a phenomenon in which the output voltage Vout rises higher than the target voltage due to mask processing. Even when the input voltage Vin rises rapidly, the output voltage Vout can be prevented from rising similarly.
ここではマスク時間を定めるのに比率kを1/2に設定したが、単位時間あたりの負荷変動および入力電圧変動が大きい場合には、マスク時間が、誤差信号とインダクタ14に流れる実電流とに基づくオンレベル時間を超えてしまう可能性が生じる。そこで、単位時間あたりの負荷変動および入力電圧変動が大きい場合には、比率kを小さくしてマスク時間を相対的に短く設定し、単位時間あたりの負荷変動および入力電圧変動が小さい場合には、比率kを大きくしてマスク時間を相対的に長く設定すればよい。
Here, the ratio k is set to 1/2 to determine the mask time. However, when the load fluctuation and the input voltage fluctuation per unit time are large, the mask time is converted into the error signal and the actual current flowing through the
以上説明したように、本実施形態のスイッチング電源装置1は、電流検出信号をマスク処理するマスク処理回路7を備えているので、スイッチング素子11のターンオン時に流れるサージ電流による誤動作を防止できる。マスク処理回路7は、PWM信号がHレベルに変化する時(つまりスイッチング素子11がターンオンする前)にマスク処理を開始するので、ターンオン直後に流れる急峻なサージ電流による誤動作を防止できる。
As described above, the switching
マスク処理回路7は、最小マスク時間Tminよりも長いマスク時間を設定するので、電流検出信号に重畳したサージ電流成分が誤差信号を超えてターンオフのタイミングを早めることがない。また、マスク処理回路7は、直前のPWM周期のオンレベル時間よりも短いマスク時間を設定するので、定電圧制御を行う上で必要となるオンレベル時間の最小幅がマスク時間で制限を受けることが生じにくくなる。このため、負荷および入力電圧Vinについての動作可能範囲の狭小化を防止できる。以上により、スイッチング電源装置1は、目標電圧に等しい高精度の電圧を安定して出力できる。
Since the mask processing circuit 7 sets a mask time longer than the minimum mask time Tmin, the surge current component superimposed on the current detection signal does not exceed the error signal and advance the turn-off timing. In addition, since the mask processing circuit 7 sets a mask time shorter than the on-level time of the immediately preceding PWM cycle, the minimum width of the on-level time required for performing constant voltage control is limited by the mask time. Is less likely to occur. For this reason, narrowing of the operable range for the load and the input voltage Vin can be prevented. As described above, the switching
(第2の実施形態)
次に、マスク処理回路7の具体的構成を示す第2の実施形態について図5および図6を参照しながら説明する。マスク処理回路7のマスク信号生成回路26は、充放電回路27、しきい値電圧生成回路28およびマスク制御回路29から構成されている。
(Second Embodiment)
Next, a second embodiment showing a specific configuration of the mask processing circuit 7 will be described with reference to FIGS. The mask
充放電回路27は、制御用の電源線(電圧VDD)とグランドとの間に直列に接続された定電流回路30、スイッチ回路31およびコンデンサ32と、コンデンサ32と並列に接続されたスイッチ回路33とから構成されている。PWM信号がHレベルになると(時刻t1、t6)、スイッチ回路31がオンしてコンデンサ32が充電される。このとき、コンデンサの電圧Vcは一定の傾きで上昇する。PWM信号がLレベルになると(時刻t4、t9)、スイッチ回路33がオンして放電によりコンデンサ32の電荷がゼロに初期化される。
The charge /
しきい値電圧生成回路28は、ピークホールド回路34と分圧抵抗35a、35bから構成されている。ピークホールド回路34は、ピーク検出部とホールド部を備えている。ピーク検出部は、リセット信号Prが入力されると(時刻t4、t9)、それまでのピーク検出値をホールド部に保持した後ピーク検出値をゼロにリセットし、再びコンデンサ32の電圧Vcのピーク値を検出する。ホールド部は、次にリセット信号Prが入力されるまでの間、電圧Vcのピーク検出値(前回値)を保持する。この保持したピーク検出値は、分圧抵抗35a、35bにより分圧されてしきい値電圧Vtとなる。
The threshold
マスク制御回路29は、PWM信号がHレベルに変化するとHレベルのマスク信号を出力し、その後電圧Vcがしきい値電圧Vtに達するとLレベルのマスク信号を出力する。上述したように、スイッチ回路25は、マスク信号がHレベルの期間オンして電流検出信号をグランドレベルに固定し、マスク信号がLレベルになるとオフして電流検出信号をグランドレベルから解放する。
The
ここで、コンデンサの電圧Vcは、PWM信号がHレベルに変化した時点からの経過時間に相当する。PWM信号がLレベルに変化した時のコンデンサの電圧Vcは、PWM周期のオンレベル時間Ton(最大マスク時間Tmax)に相当する。しきい値電圧Vtは、PWM信号がオフレベルに変化した時の電圧Vcを分圧した電圧なので、最大マスク時間Tmaxよりも短い時間に相当する。分圧抵抗35a、35bの抵抗値が等しければ、しきい値電圧Vtは、最大マスク時間Tmaxの1/2の時間に相当する。本実施形態によれば、アナログ回路によりマスク処理回路7を構成できる。
Here, the voltage Vc of the capacitor corresponds to an elapsed time from when the PWM signal changes to the H level. The capacitor voltage Vc when the PWM signal changes to the L level corresponds to the on-level time Ton (maximum mask time Tmax) of the PWM cycle. The threshold voltage Vt is a voltage obtained by dividing the voltage Vc when the PWM signal changes to the off level, and therefore corresponds to a time shorter than the maximum mask time Tmax. If the resistance values of the
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
(Other embodiments)
As mentioned above, although preferred embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and expansion | extension can be performed within the range which does not deviate from the summary of invention.
マスク処理回路7は、カウンタを用いてPWM周期のオンレベル時間Ton(最大マスク時間Tmax)を計測し、次のPWM周期において、その最大マスク時間Tmaxよりも短い時間(例えば1/2の時間)をマスク時間としてもよい。マスク時間は、カウンタを用いて計測すればよい。このように、マスク処理回路7は、アナログ回路のみならずデジタル回路によっても構成できる。 The mask processing circuit 7 measures the on-level time Ton (maximum mask time Tmax) of the PWM cycle using a counter, and is shorter than the maximum mask time Tmax (for example, 1/2 time) in the next PWM cycle. May be used as a mask time. The mask time may be measured using a counter. As described above, the mask processing circuit 7 can be configured not only by an analog circuit but also by a digital circuit.
加算器19とスロープ補償回路20は、必要に応じて設ければよい。
スイッチング素子11、12は、バイポーラトランジスタ、IGBTなどの半導体素子であってもよい。
The
The switching
図面中、1はスイッチング電源装置、2は主回路、3は電流検出回路、4は電圧検出回路、5は誤差増幅器(誤差増幅回路)、6はPWM信号生成回路、7はマスク処理回路、8はドライブ回路、11はスイッチング素子、14はインダクタ、27充放電回路、28はしきい値電圧生成回路、29はマスク制御回路、32はコンデンサである。 In the drawings, 1 is a switching power supply device, 2 is a main circuit, 3 is a current detection circuit, 4 is a voltage detection circuit, 5 is an error amplifier (error amplification circuit), 6 is a PWM signal generation circuit, 7 is a mask processing circuit, 8 Is a drive circuit, 11 is a switching element, 14 is an inductor, 27 is a charge / discharge circuit, 28 is a threshold voltage generation circuit, 29 is a mask control circuit, and 32 is a capacitor.
Claims (4)
前記スイッチング素子と直列に設けられ、前記スイッチング素子を通して前記インダクタに流れる電流に対応した電流検出信号を出力する電流検出回路(3)と、
前記主回路の出力電圧に対応した検出電圧を出力する電圧検出回路(4)と、
前記主回路の目標出力電圧に対応した基準電圧と前記検出電圧との差に応じた誤差信号を出力する誤差増幅回路(5)と、
前記電流検出信号をマスク処理するマスク処理回路(7)と、
クロック信号に同期してPWM信号をオンレベルにし、前記マスク処理された電流検出信号が前記誤差信号に達した時に前記PWM信号をオフレベルにする電流モード制御を実行するPWM信号生成回路(6)と、
前記PWM信号を入力して前記駆動信号を出力するドライブ回路(8)とを備え、
前記マスク処理回路は、前記PWM信号がオンレベルに変化する時に前記電流検出信号を前記誤差信号よりも低く設定された所定のマスクレベルに固定し、その後、ターンオンに伴い前記スイッチング素子に流れるサージ電流を含む電流が前記誤差信号に相当するレベルより低くなるのに要する時間を最小マスク時間とし、直前のPWM周期のオンレベル時間を最大マスク時間としたとき、前記最小マスク時間よりも長く且つ前記最大マスク時間よりも短く設定されたマスク時間が経過した時に前記電流検出信号を前記マスクレベルから開放することを特徴とするスイッチング電源装置。 A switching element (11) and an inductor (14); when the drive signal is turned on, the switching element is turned on to increase a current flowing through the inductor; and when the drive signal is turned off, the switching element A main circuit (2) for turning off and flowing the current flowing through the inductor to the output side;
A current detection circuit (3) provided in series with the switching element and outputting a current detection signal corresponding to a current flowing through the inductor through the switching element;
A voltage detection circuit (4) for outputting a detection voltage corresponding to the output voltage of the main circuit;
An error amplification circuit (5) for outputting an error signal corresponding to a difference between a reference voltage corresponding to a target output voltage of the main circuit and the detection voltage;
A mask processing circuit (7) for masking the current detection signal;
A PWM signal generation circuit (6) for performing current mode control for setting a PWM signal to an on level in synchronization with a clock signal and setting the PWM signal to an off level when the masked current detection signal reaches the error signal. When,
A drive circuit (8) for inputting the PWM signal and outputting the drive signal;
The mask processing circuit fixes the current detection signal to a predetermined mask level set lower than the error signal when the PWM signal changes to an on level, and then a surge current that flows through the switching element upon turn-on When the time required for the current including the current to become lower than the level corresponding to the error signal is the minimum mask time and the on-level time of the immediately preceding PWM cycle is the maximum mask time, it is longer than the minimum mask time and the maximum A switching power supply device, wherein the current detection signal is released from the mask level when a mask time set shorter than the mask time elapses.
前記PWM信号がオンレベルにある期間、定電流によりコンデンサ(32)に電荷を設定し、前記PWM信号がオフレベルに変化した後に前記コンデンサの電荷を初期化する充放電回路(27)と、
前記PWM信号がオフレベルに変化した時の前記コンデンサの電圧を分圧してしきい値電圧を生成し、前記PWM信号が次にオフレベルに変化するまで当該しきい値電圧を保持するしきい値電圧生成回路(28)と、
前記PWM信号がオンレベルに変化すると前記電流検出信号を前記マスクレベルに固定し、その後、前記コンデンサの電圧が前記しきい値電圧に達した時に前記電流検出信号を前記マスクレベルから開放するマスク制御回路(29)とを備えていることを特徴とする請求項1から3の何れか一項に記載のスイッチング電源装置。 The mask processing circuit (7)
A charge / discharge circuit (27) for setting a charge in the capacitor (32) by a constant current during a period in which the PWM signal is on level, and initializing the charge on the capacitor after the PWM signal is changed to an off level;
A threshold voltage is generated by dividing the voltage of the capacitor when the PWM signal changes to an off level, and the threshold voltage is held until the PWM signal next changes to an off level. A voltage generation circuit (28);
Mask control for fixing the current detection signal to the mask level when the PWM signal changes to the on level, and then releasing the current detection signal from the mask level when the voltage of the capacitor reaches the threshold voltage. The switching power supply device according to claim 1, further comprising a circuit (29).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136415A JP5994740B2 (en) | 2013-06-28 | 2013-06-28 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136415A JP5994740B2 (en) | 2013-06-28 | 2013-06-28 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012698A JP2015012698A (en) | 2015-01-19 |
JP5994740B2 true JP5994740B2 (en) | 2016-09-21 |
Family
ID=52305397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013136415A Expired - Fee Related JP5994740B2 (en) | 2013-06-28 | 2013-06-28 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5994740B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111384851A (en) * | 2018-12-31 | 2020-07-07 | 炬芯(珠海)科技有限公司 | Control method and device of DC-DC converter |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6436458B2 (en) * | 2015-03-06 | 2018-12-12 | ニチコン株式会社 | Charging control device and charging device |
JP6406133B2 (en) * | 2015-06-04 | 2018-10-17 | 株式会社デンソー | Power converter |
CN110212747B (en) * | 2019-05-29 | 2021-06-01 | 电子科技大学 | No-overshoot Boost converter starting control method based on dynamic peak current |
JP7285153B2 (en) * | 2019-07-08 | 2023-06-01 | 日清紡マイクロデバイス株式会社 | Current mode step-down switching regulator |
JP7509649B2 (en) | 2020-10-12 | 2024-07-02 | 日清紡マイクロデバイス株式会社 | DC-DC Converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745352A (en) * | 1994-10-27 | 1998-04-28 | Sgs-Thomson Microelectronics S.R.L. | DC-to-DC converter functioning in a pulse-skipping mode with low power consumption and PWM inhibit |
JP2008035609A (en) * | 2006-07-28 | 2008-02-14 | Sharp Corp | Switching power circuit |
JP5353406B2 (en) * | 2009-04-22 | 2013-11-27 | サンケン電気株式会社 | Switching power supply |
JP5427193B2 (en) * | 2009-10-09 | 2014-02-26 | パナソニック株式会社 | Switching regulator |
-
2013
- 2013-06-28 JP JP2013136415A patent/JP5994740B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111384851A (en) * | 2018-12-31 | 2020-07-07 | 炬芯(珠海)科技有限公司 | Control method and device of DC-DC converter |
CN111384851B (en) * | 2018-12-31 | 2021-09-24 | 炬芯科技股份有限公司 | Control method and device of DC-DC converter |
Also Published As
Publication number | Publication date |
---|---|
JP2015012698A (en) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5994740B2 (en) | Switching power supply | |
US9548658B2 (en) | Control circuit, switching power supply and control method | |
US9287793B2 (en) | Isolated power supply, control signal transmission circuit and method thereof | |
US20160276931A1 (en) | Current Metering For Transitioning Between Operating Modes In Switching Regulators | |
US20130038301A1 (en) | Converter circuit and associated method | |
KR20180088388A (en) | Digitally Controlled Zero Voltage Switching | |
KR20150094552A (en) | Resonant converter control techniques to manage negative sr current | |
JP2006158067A (en) | Power supply driver circuit | |
US20180062511A1 (en) | Control Method, Control Circuit and Device for Switching Circuit | |
JP6015370B2 (en) | Switching power supply | |
US8587275B2 (en) | Instantaneous average current measurement method | |
JP2016048988A (en) | Power supply circuit and control method of the same | |
KR20150026719A (en) | Injection locked phasing for a peak-valley multiphase regulator | |
KR102560435B1 (en) | Switching regulator | |
US9559593B2 (en) | Synchronous rectification converter and control method of synchronous rectification converter | |
JP2012231574A (en) | Method for controlling dc-dc converter, and circuit for controlling dc-dc converter | |
US7936156B2 (en) | DC-DC converter and control method thereof | |
JP2010220355A (en) | Switching regulator | |
US9071134B2 (en) | Power supply controller having selectable PWM and RPM modes and method therefor | |
Kang et al. | A 10MHz time-domain-controlled current-mode buck converter with 8.5% to 93% switching duty cycle | |
CN103532383A (en) | Switch conversion device and control circuit and method thereof | |
JP5578861B2 (en) | Switching power supply circuit | |
CN101079617B (en) | Accurate timing generator and method therefor | |
JP2009153249A (en) | Dc-dc converter | |
EP1351061B1 (en) | Power switch with current sense circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5994740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |