JP6013571B2 - イーサネット（登録商標）ＰｏＤＬに関する１本のワイヤバスのＰＤ検出および分類スキーム - Google Patents

Description

（関連出願に対する相互参照）
本願は、Ｄａｖｉｄ ＤｗｅｌｌｅｙおよびＡｎｄｒｅｗ Ｊ．Ｇａｒｄｎｅｒによって２０１４年８月２２日に出願された米国仮出願第６２／０４０，５９２号に対する優先権を主張する。

（本発明の分野）
本発明は、パワーオーバーデータライン（ＰｏＤＬ）システムに関連し、そこでは、ＤＣ電力が差動データラインを介して送信される。より具体的には、本発明は、ＰｏＤＬシステムに関する検出および分類スキームに関連し、それによって、受電デバイス（ＰＤ）がＰｏＤＬ対応であると一旦決定されると十分なＤＣ電力のみが給電装置（ＰＳＥ）によって送信される。

（背景）
図１は、ＰＳＥ１０およびＰＤ１２を有する従来のＰｏＤＬシステムを示している。ＰＳＥ１０は、様々なＡＣおよびＤＣフィルタならびにマスターＰＨＹ１６（物理層）を含まないものとして示されている；しかしながら、ＰＳＥ１０は、代替的に、ねじれワイヤペア１４の左側の全ての電気回路を含むものとして示され得る。マスターＰＨＹ１６は、従来の電気回路（例えば、変圧器、増幅器、空調回路など）を含むトランシーバであり、このトランシーバは、比較的高速イーサネット（登録商標）差動データを送受信し、Ｔ１イーサネット（登録商標）についてのＩＥＥＥ８０２．３物理層標準に従ってデータ信号が適切な特性を有することを確実にする。

ＰＳＥ１０は、電圧源によって生成されるＤＣ電圧Ｖ_ＩＮのＰＤ１２への結合を制御する。

イーサネット（登録商標）差動データは、ＰＳＥ１０の一部と考えられ得るホスト処理システムによって生成および受信され得る。

ＰＤ１２は、様々なＡＣおよびＤＣフィルタならびにスレーブＰＨＹ１８を含まないものとして示されている；しかしながら、ＰＤ１２は、代替的に、ねじれワイヤペア１４の右側の全ての電気回路を含むものとして示され得る。スレーブＰＨＹ１８は、マスターＰＨＹ１６と同一であり得、ＰＳＥ１０によって送信されるＤＣ電圧Ｖ_ＩＮによって駆動される。ＰＤ側のイーサネット（登録商標）差動データは、ＰＤ１２の一部と考えられ得るスレーブ処理システムによって生成および受信され得る。ＰＤ１２は、入電圧を目標電圧Ｖ_ＯＵＴに変換するためのＤＣ／ＤＣコンバータを含み得る。Ｖ_ＯＵＴは、ＰＤ１２およびスレーブＰＨＹ１８を駆動するためだけに使用され得るか、あるいは追加の装置を駆動するために使用され得る。ＰＳＥ１０によって供給されるＤＣ電圧範囲は、ＩＥＥＥ８０２．３ｂｕ標準によって規定される。

コンデンサＣ_ＰＳＥおよびＣ_ＰＤは、電圧Ｖ_ＩＮおよびＶ_ＯＵＴを平滑する。

インダクタＬ１、Ｌ２、Ｌ３およびＬ４は、ＤＣを通すが、イーサネット（登録商標）ＡＣ差動データを遮断し、コンデンサＣ１、Ｃ２、Ｃ３およびＣ４は、ＡＣ差動データを通すが、ＤＣを遮断する。様々なインダクタおよびコンデンサは、ＤＣおよびＡＣをワイヤペア１４に結合し、ワイヤペア１４からＤＣおよびＡＣを減結合するので、それらは、結合／減結合ネットワークと呼ばれる。

ＰｏＤＬシステムは、ＰＳＥ１０およびＰＤ１２内の電気回路を含み、その電気回路
は、ＰＳＥ１０がＤＣ電圧Ｖ_ＩＮをワイヤペア１４に結合することが可能である前に検出および分類ルーチンを行う。検出および分類信号が、結合／減結合ネットワークを介して送信／受信される必要がある。ＰｏＤＬに関する検出および分類スキームの要件により、かなり古いパワーオーバーイーサネット（登録商標）（ＰｏＥ）のために使用されるスキームを再利用することは不可能となる。ＰｏＥにおいて、標準ＣＡＴ−５ケーブル内の少なくとも２本のワイヤペアが、ＤＣ電圧を送信するため、および差動データ信号を伝導するために使用される。従来のＰｏＥシステムにおいて、ＰＳＥは、ワイヤペア上の電流制限信号の規模を制御し、その電流制御信号は、ＰＤを駆動するためにＰＤによってすぐに使用され、ＰＤのＰｏＥ関連特性を伝達する特有の応答を生成する。かなり限定された情報が、この従来のＰｏＥ技術を使用して通信されることが可能である。ＰＤがＰｏＥ対応であることをＰＤが伝達した後にのみ、ＰＳＥは、ＰＤを十分に駆動するためにＤＣ電圧源をワイヤペアに結合することが可能である。

必要なのは、ＰｏＤＬシステムに関する改善された低電流の検出および分類スキームであり、それは、ワイヤペアの向こう側へ十分なＤＣ電圧が結合される前に、任意の所望の情報を速やかに伝達するために使用されることが可能である。（特にＰｏＤＬとともに使用するための）この新しい検出および分類スキームは、ＰｏＤＬ（１つのワイヤペア）とＰｏＥ（２つのワイヤペア）との間の差異を利用すべきである。

（要旨）
半二重シリアル１ワイヤデータバスとしてワイヤペアを使用する、イーサネット（登録商標）ＰｏＤＬの検出および分類スキームが開示されている。これは、任意の量の情報が低電流ハンドシェイク段階中に通信され得るので、現在使用されているイーサネット（登録商標）ＰｏＥスキームを超える有意な利点を提示する。例えば、ＰＳＥ／ＰＤシリアルリンクは、スレーブＰＨＹの最大データ速度能力および他のパラメータを決定するために、通常のイーサネット（登録商標）動作の前に、２つのＰＨＹから分離して、補助通信チャンネルとしても使用され得る。

ＰｏＤＬシステムにおいて、ＰＳＥがワイヤペアを介して十分なＤＣ電圧を供給することを可能にされる前に、ＰＤは、ＰＤの検出および分類情報（または任意の他の情報）を送信するために電源を要求する。

本発明の１つの実施形態において、ＰＳＥは、ワイヤペア内の第１のペアに結合される小規模引上げ電流源および引下げＭＯＳＦＥＴを含む。ワイヤペア内の他のワイヤは、共通基準として作用する。引下げＭＯＳＦＥＴを制御する論理が第１のワイヤを介してＰＤにデータを送信するために使用される。

最初にＰＳＥのＤＣ電圧源をＰＤから絶縁するために、電圧源とワイヤペアとの間のＰＳＥ内の第１のスイッチが開かれている。引上げ電流は、第１のインダクタ（ローパスフィルタ）を介して第１のワイヤに常に結合されるように第１のスイッチを迂回する。

引上げ電流は、ＰＤ内の整流器を通してコンデンサを充電し、コンデンサの両端の電圧は、シャントレギュレータによって（例えば４．５ボルトに）制限される。この電圧は、検出および分類ルーチンを実行するＰＤ論理電気回路を駆動するために使用される。ＰＤ論理およびＰＳＥ論理は、各引下げＭＯＳＦＥＴの制御を介して通信して、ＰＳＥマスターＰＨＹまたはＰＤスレーブＰＨＹを必要とすることなく検出および分類ルーチンを完了する（ＰＨＹは、結局は、ワイヤペアを介して通常のイーサネット（登録商標）通信のために使用される）。ハンドシェイク段階中の通信は、引下げＭＯＳＦＥＴの制御を介するものであり、結合／減結合ネットワークのローパスインダクタを通過するのに十分低い周波数を有する。対照的に、ＰＨＹを介する通常のイーサネット（登録商標）通信は、高周波数であり、結合／減結合ネットワークのハイパスコンデンサを通過する。それゆえ、本システムは、周波数分割多重を使用してＰＳＥとＰＤとの間に追加の通信チャンネルを作成する。

見られるように、ワイヤペアは、検出および分類段階（およびハンドシェイク段階の任意の追加の部分）中に半二重１ワイヤシリアルリンクとして使用され、ＰＤ論理のための全ての電力は、データの送信のために使用される、ＰＳＥ内の同一の引下げ電力源から引き出される。

検出および分類ルーチンが成功した後に、ＰＳＥ電圧源をワイヤペアに結合している第１のスイッチは、システムの通常の動作のために、閉じられて、それにより、ＰＤ側を十分に駆動する。

低電圧ハンドシェイク段階中、ＰＳＥは、ワイヤペアの往復抵抗を決定するために、低電力引上げ電流を制御し得、電圧内の対応する変化を測定し得る。この抵抗は、通常の動作中にワイヤペアに印加されるＰｏＤＬ電圧を調節するために使用されることにより、ワイヤペアの抵抗を補償し得る。

他の実施形態が開示されている。

例えば、本発明は、以下の項目を提供する。
（項目１）
ワイヤペアを介して電力およびデータを供給するためのパワーオーバーデータライン（ＰｏＤＬ）システムであって、該ワイヤペアは、受電デバイスに結合される第１のワイヤおよび第２のワイヤであり、該システムは、
該ワイヤペアの給電装置（ＰＳＥ）側と、
該ワイヤペアの受電デバイス（ＰＤ）側と
を備え、
該ＰＳＥ側は、
ＤＣ電圧を供給するＤＣ電圧源と、
該第１のワイヤに結合される第１のローパスフィルタと、
該ＤＣ電圧を該第１のワイヤに選択的に結合するための、該ＤＣ電圧源と該第１のローパスフィルタとの間に結合される第１のスイッチと、
第１のノードにおいて該第１のローパスフィルタに結合される第１の引上げ電流源と、
該第１のノードに結合される第１の引下げデバイスと、
該第１のスイッチと該第１の引下げデバイスとを制御する第１の制御回路と、
第１のハイパスフィルタを介して該ワイヤペアに結合される第１の差動データトランシーバと
を備え、
該ＰＤ側は、
該第１のワイヤに結合される第２のローパスフィルタと、
該第２のローパスフィルタに結合される第１のコンデンサと、
該第２のローパスフィルタに結合される第２の引下げデバイスと、
第２のハイパスフィルタを介して該ワイヤペアに結合される第２の差動データトランシーバと、
該第２の引下げデバイスを制御する第２の制御回路であって、該第１のコンデンサは、該第２の制御回路の電圧入力端子に結合される、第２の制御回路と
を備え、
該ＤＣ電圧源を該第１のワイヤに結合するために該第１のスイッチが閉じられる前に、該第１の引き上げ電流源は、該第２の制御回路を駆動するために該第１のコンデンサを該第２の制御回路の動作電圧まで充電し、
該第１の制御回路および該第２の制御回路は、該ＤＣ電圧源が該第１のワイヤに印加される前に該第１の引下げデバイスおよび該第２の引下げデバイスを制御することによって該第１のワイヤを介して第１のシリアルデータを送受信するように構成され、その結果、該第１の引き上げ電流源は、該第２の制御回路を動作させるために電力を提供すると同時に、該第１のワイヤを介してシリアルデータを送信するために該第１のワイヤを引上げるようにも使用される、システム。
（項目２）
前記第２のローパスフィルタとＰＤ負荷との間に結合される第２のスイッチをさらに備え、少なくとも該ＰＤ負荷に関する動作特性を通信するために前記第１の制御回路および前記第２の制御回路が前記シリアルデータを送受信した後に該ＰＤ負荷に前記ＤＣ電圧源を結合するために、該第２の制御回路は該第２のスイッチを閉じ、該第１の制御回路は前記第１のスイッチを閉じる、上記項目に記載のシステム。
（項目３）
前記第２の差動トランシーバは、前記第１のスイッチがオフであるとき、前記第１のコンデンサによって提供される前記動作電圧によって駆動されない、上記項目のいずれかに記載のシステム。
（項目４）
前記第１のコンデンサによって提供される前記動作電圧を目標電圧に制限するために、該第１のコンデンサに結合されるシャント回路をさらに備える、上記項目のいずれかに記載のシステム。
（項目５）
前記第１のコンデンサの両端の電圧を制限するために、該第１のコンデンサに結合される電圧制限デバイスをさらに備え、それにより、該電圧制限デバイスが前記第２の制御回路に前記動作電圧を提供する、上記項目のいずれかに記載のシステム。
（項目６）
前記第１の制御回路および前記第１の差動データトランシーバは、前記ＤＣ電圧源から駆動される、上記項目のいずれかに記載のシステム。
（項目７）
前記第２の差動データトランシーバは、前記第１のスイッチが閉じているとき、前記ＤＣ電圧源から駆動される、上記項目のいずれかに記載のシステム。
（項目８）
前記第２の差動データトランシーバは、前記第１のスイッチが閉じているとき、該第２の差動トランシーバが前記ＤＣ電圧源から電圧を受けるまで、不能である、上記項目のいずれかに記載のシステム。
（項目９）
前記第１のシリアルデータは、前記第１のスイッチが閉じる前に検出および分類段階のためのデータを含む、上記項目のいずれかに記載のシステム。
（項目１０）
前記第１の差動データトランシーバおよび前記第２の差動データトランシーバが使用可能にされるとき、該第１の差動データトランシーバおよび該第２の差動データトランシーバは、前記ワイヤペア、前記第１のハイパスフィルタおよび前記第２のハイパスフィルタを介して双方向に差動データを通信する、上記項目のいずれかに記載のシステム。
（項目１１）
前記第１のシリアルデータは、前記第１のローパスフィルタおよび前記第２のローパスフィルタを介して前記第１の制御回路と前記第２の制御回路との間で通信される一方で、前記第１の差動データトランシーバおよび前記第２の差動データトランシーバは、前記ワイヤペア、前記第１のハイパスフィルタおよび前記第２のハイパスフィルタを介して双方向に差動データを通信する、上記項目のいずれかに記載のシステム。
（項目１２）
少なくとも２つの周波数分割多重化チャンネルが、前記第１のローパスフィルタおよび前記第２のローパスフィルタによって伝導される前記第１のシリアルデータと、前記第１のハイパスフィルタおよび前記第２のハイパスフィルタを介して前記第１の差動データトランシーバおよび前記第２の差動データトランシーバによって送信されるより高いデータ速度のイーサネット（登録商標）差動データ信号とを使用して前記ワイヤペアを介して提供される、上記項目のいずれかに記載のシステム。
（項目１３）
第１のダイオードが前記第１のコンデンサと前記第２のローパスフィルタとの間に結合される、上記項目のいずれかに記載のシステム。
（項目１４）
ワイヤペアを介して電力およびデータを供給するためのパワーオーバーデータライン（ＰｏＤＬ）システムによって行われる方法であって、該ワイヤペアは、受電デバイスに結合される第１のワイヤおよび第２のワイヤであり、該方法は、
給電装置（ＰＳＥ）が第１のローパスフィルタを介して引上げ電流を該ワイヤペア内の該第１のワイヤに提供することと、
該引上げ電流によって該受電デバイス（ＰＤ）内の第１のコンデンサを充電することにより、該第１のコンデンサの両端の所望の動作電圧を達成することと、
該第１のコンデンサを該ＰＤ内の第１の制御回路の入力電圧端子に結合することにより、該第１の制御回路を動作させることと、
該第１の制御回路と該ＰＳＥ内の第２の制御回路との間で第１のシリアルデータを送信するために、該ＰＤおよびＰＳＥ内の引下げデバイスを制御することにより、該第１のワイヤを選択的に引下げることであって、該第１のシリアルデータは、少なくとも該ＰＤの動作特性を伝達する、ことと、
該第１のシリアルデータが該ＰＳＥによって処理された後にのみ、該第１のローパスフィルタを介して、動作電圧を該ＰＤに供給するために、ＤＣ電圧源を該第１のワイヤに結合することと、
該ワイヤペアを介してかつハイパスフィルタを介して、該ＰＳＥ内の第１の差動データトランシーバと該ＰＤ内の第２の差動データトランシーバとを使用して、該ＰＳＥと該ＰＤとの間で通信することであって、その結果、該第１のシリアルデータが該第１のローパスフィルタを介して該ＰＳＥと該ＰＤとの間で通信され、該第１の差動データトランシーバおよび該第２の差動データトランシーバが該ワイヤペアおよび該ハイパスフィルタを介して双方向に差動データを通信する、ことと
を含む、方法。
（項目１５）
電圧制限回路を使用して前記第１のコンデンサの両端の電圧を制限することをさらに含む、上記項目のいずれかに記載の方法。
（項目１６）
前記第１のシリアルデータは、前記第１のワイヤおよび第２のワイヤの向こう側へ前記ＤＣ電圧源を結合するべきかどうかを決定するために、少なくとも検出および分類データを含む、上記項目のいずれかに記載の方法。
（項目１７）
前記引上げ電流によって前記ＰＤ内の前記第１のコンデンサを充電するステップは、前記第１のワイヤと該第１のコンデンサとの間に結合される、該ＰＤ内の第２のローパスフィルタを介して、該引上げ電流によって該第１のコンデンサを充電することを含む、上記項目のいずれかに記載の方法。

（開示の要約）
ＰｏＤＬシステムは、単一のねじれワイヤペアを介してＤＣ電力およびイーサネット（登録商標）データをＰＤに供給するＰＳＥを含む。ＤＣ電圧源をワイヤペアに結合する前に、ＰＤは、ＰＳＥを用いて検出および分類ルーチンを行ってＰＤがＰｏＤＬ対応かどうかを決定するのに十分な電力を受ける必要がある。ＰＳＥは、第１のインダクタを介してワイヤペア内の第１のワイヤに結合された低電流引上げ電流源を有する。この引上げ電流は、ＰＤ内のコンデンサを所望の動作電圧まで充電し、動作電圧は、ＰＤ論理回路を駆動するために使用される。次いで、ＰＤ論理回路およびＰＳＥ論理回路は、引下げトランジスタを制御することにより、第１のワイヤを介して検出および分類データを通信する。

図１は、ハンドシェイク段階中に従来の検出および分類スキームを使用する従来のＰｏＤＬシステムを示している。 図２は、本発明の第１の実施形態に従ったＰｏＤＬシステムを示している。 図２は、本発明の第１の実施形態に従ったＰｏＤＬシステムを示している。 図２は、本発明の第１の実施形態に従ったＰｏＤＬシステムを示している。 図３は、図２のシステムを使用して検出および分類ルーチンを行うときに行われるステップを示すフローチャートである。 図４は、複数のＰＤが並列に接続されているＰｏＤＬシステムを示しており、ハンドシェイク段階も、複数のＰＤに関するＰＳＥへの情報の送信を含む。

様々な図面において同一または同等である要素は、同一の数字を用いて標識される。

（詳細な説明）
イーサネット（登録商標）ＰｏＤＬの検出および分類スキームが開示されており、ＰＳＥおよびＰＤは、半二重１ワイヤリンクを介してバイナリシリアスデータを通信する。データは、ＰＳＥ内の一定の引上げ電流源と、ＰＳＥおよびＰＤ内の制御可能な引下げＭＯＳＦＥＴとを使用してワイヤ上で通信される。ＰＤ電気回路は、ハンドシェイク段階中にＰＳＥの引上げ電流から電力を受け、その引上げ電流は、ＰＤ内のコンデンサを動作電圧まで充電する。１ワイヤシリアルリンクは、通常の動作中に差動イーサネット（登録商標）データを通信するワイヤペア内のワイヤのうちの１つを使用する。ハンドシェイク段階が成功した後に、ＰＳＥは、通常の動作中にＰＤを十分に駆動するためにワイヤペアの向こう側へＤＣ電圧源を結合する。それゆえ、システムは、ハンドシェイク段階のための新規低周波数通信チャンネルと、通常動作中のイーサネット（登録商標）データのための従来の高周波数チャンネルとを含む。

図２は、本発明の一つの実施形態を利用するＰｏＤＬシステムの例である。図２のシステムの動作は、図３のフローチャートに説明されている。

図１に対して論じられているように、通常の動作中、インダクタＬ１〜Ｌ４は、ＤＣ（または低周波数信号）の従来の通過を行い、コンデンサＣ１〜Ｃ４は、比較的高周波数ＡＣ差動イーサネット（登録商標）信号の従来の通過を行う。

ＰＳＥ２０は、ＰｏＤＬ電圧Ｖ_ＰＳＥを提供する電圧源２２を含む。ＰｏＤＬシステムの通常の動作中、Ｖ_ＰＳＥは、閉じたスイッチＳＷ１、インダクタＬ１およびＬ２、ワイヤペア１４、インダクタＬ３およびＬ４ならびに閉じたスイッチＳＷ２を介して、ＰＤ２４に供給される。スイッチＳＷ１およびＳＷ２は、ＭＯＳＦＥＴであり得る。しかしながら、スイッチＳＷ１およびＳＷ２は、システムが、関係あるＰＤおよびＰＳＥ特性を伝達する検出および分類ルーチンを行うまで、閉じることが不可能である。検出および分類ルーチン中にＰＳＥ２０が、ＰＤ２４がＰｏＤＬ対応ではないことを見出す場合、電圧Ｖ_ＰＳＥは、ワイヤペア１４に印加されず、ＰＤは、全機能のために局所的に駆動される必要がある。

本発明は、主に、検出および分類段階中にどのようにしてＰＤが駆動されることが可能であるのかと、Ｖ_ＰＳＥ電圧源２２によってＰＤが駆動されることなくこの段階中にどのようにしてＰＤがＰＳＥと通信することが可能であるのかとに関連する。

図３のステップ２６において、ＰＳＥ１０は、電源投入される。ＰｏＤＬシステムが自動車内にある場合、電源投入は、点火スイッチを入れるときに起こり得る。

電圧源２２は、ＰＳＥ２０内の全ての電気回路に電力を供給するために使用され得るか、またはＰＳＥ２０は、異なる電圧源によって駆動され得る。１つの実施形態において、電圧源２２は、５〜１２ボルトを提供する。ＰＳＥ１０の電源投入時に、引上げ電流源２７は、低電流Ｉ_ＰＵＰ（例えば、少量のミリアンペア）を生成する。引下げＭＯＳＦＥＴ Ｍ１は、最初はオフである。ＭＯＳＦＥＴ Ｍ１は、デジタルコードをＰＤ論理３２に送信するためにＰＳＥ論理３０によって後に制御されることにより、ハンドシェイク段階中に検出および分類情報ならびに任意の他の情報を送信する。

ステップ３４において、検出および分類段階中、スイッチＳＷ１は、オフである（開いている）。スイッチＳＷ１は、ＰＳＥ論理３０がそのＳＷＸ＿ＥＮ端子において高信号を供給するときにのみ伝導性がある（閉じている）。ＰＤ側のスイッチＳＷ２も、起動時に開いており、ＰＤ論理３２がそのＳＷＸ＿ＥＮ端子において高信号を供給するときにのみ閉じる。それゆえ、この時点では、電圧源２２は、ワイヤペア１４を介してＰＤ側に結合されていない。

ステップ４０において、引上げ電流源２７は、インダクタＬ１を介して「上部」ワイヤ端子４２に結合され、ワイヤペア１４の上部ワイヤは、電圧において引上げられる。引上げ電流Ｉ_ＰＵＰは、インダクタＬ３およびダイオードＤ１を介してＰＤコンデンサＣ_{ＨＯＬＤＵＰ}を充電し、コンデンサＣ_{ＨＯＬＤＵＰ}の両端の電圧がランプアップする。この電圧は、ＰＤ論理３２の電圧入力端子ＩＮに結合される。

ステップ４４において、シャントレギュレータ４６が、ノード４７において電圧を検出することによってコンデンサＣ_{ＨＯＬＤＵＰ}の両端の電圧を有効に検出する。ノード４７における電圧は、シャントレギュレータ４６を通る電流に対応する。シャントレギュレータ４６は、この電流を閾値電流Ｉ_ＬＩＭに制限し、そうすることによって、コンデンサＣ_{ＨＯＬＤＵＰ}の両端の電圧を、ＰＤ論理３２を駆動するための目標動作電圧に制限する。一例において、この動作電圧は、４．５ボルトである。

基準電圧ＲＥＦがシャントレギュレータ４６によって生成され、この基準電圧は、分割されたノード４７の電圧と比較され、分割されたノード４７の電圧は、Ｒ_ＤＩＶ１およびＲ_ＤＩＶ２によって設定される。電圧が合うとき、ヒステリシスコンパレータ４８が、所望の動作電圧が達成されたことを意味する信号ＲＥＧ＿０ＶをＰＤ論理３２に発する。次いで、ＰＤ論理３２は、検出および分類ルーチンを始める。

通常の動作中、十分なＶ_ＰＳＥ電圧がＰＤ側に印加されているとき、ＰＤ論理３２は、イネーブル端子ＥＮを介して、シャントレギュレータ４６が開回路となるように信号ＲＥＧ＿ＥＮを用いて、シャントレギュレータ４６を不能にする。

コンデンサＣ_{ＨＯＬＤＵＰ}の両端の電圧を制限する他の技術が使用される（例えば、ツェナダイオードを使用する）ことが可能である。

ステップ４９において、シャントされた電圧がＰＤ論理３２を駆動するために使用される。ＰＤ論理３２は、検出および分類ルーチンならびに任意の他のハンドシェイクルーチンを実行するための電気回路を含む。そのような電気回路は、プロセッサおよびメモリ、またはステートマシン、あるいは他の論理回路を含み得、これらは、任意のＰＳＥの照会に応答し、関係あるＰｏＤＬ特性をＰＳＥ２０に送信する。

ＭＯＳＦＥＴ Ｍ１およびＭ２を介して選択的にワイヤを低く引きながらＰＳＥ論理３０およびＰＤ論理３２が通信している間に、コンデンサＣ_{ＨＯＬＤＵＰ}は、ＰＤ論理３２を駆動するための充電リザーバを提供する。結果的に、Ｃ_{ＨＯＬＤＵＰ}は、バスの最大限要求される低いアサーション時間（ｔ_{ｂｕｓ＿ｌｏｗ（ｍａｘ）}）中にＰＤ電流Ｉ_ＣＣから結果として生じる目標動作電圧における任意の降下を最小化するのに十分大きくあるべきである、すなわち、

Ｃ_{ＳＮＵＢ１}、Ｒ_{ＳＮＵＢ１}、Ｃ_{ＳＮＵＢ２}およびＲ_{ＳＮＵＢ２}の抵抗器／コンデンサフィルタリングネットワークがＰＳＥ２０およびＰＤ２４のＩ／Ｏポートに対してシャントに接続されており、抵抗器／コンデンサフィルタリングネットワークは、インダクタＬ１〜Ｌ４およびコンデンサＣ１〜Ｃ４の共振を弱めるために使用される。

ステップ５０において、ＰＳＥ論理３０は、デジタルコードをＰＤ論理３２に送信することによって、ＰＳＥ論理３０の検出／分類ルーチンを開始する。引下げＭＯＳＦＥＴ Ｍ１を制御することによってシリアルビットが１ワイヤシリアルリンクを介してＰＤ論理３２に送信され、引下げＭＯＳＦＥＴ Ｍ２を制御することによってシリアルビットがＰＳＥ論理３０に送信される。ＰＳＥ論理３０は、検出および分類ルーチンを実行するための電気回路（プロセッおよびメモリ、またはステートマシン、あるいは他の論理回路など）を含む。ＰＳＥ論理３０は、関係あるＰＳＥＰｏＤＬ特性および照会をＰＤ論理３２に送信し、ＰＤ論理の送信されたＰｏＤＬ特性および照会に適切に応答する。引下げＭＯＳＦＥＴ Ｍ１およびＭ２をオンにすることにより、ワイヤペア１４の上部ワイヤ上に論理的低電圧が配される一方で、引下げＭＯＳＦＥＴをオフにすることにより、上部ワイヤ上の電圧が論理的高電圧まで上昇することが可能となる。ビット速度は、イーサネット（登録商標）ビット速度と比較して相対的に遅いはずであり、その結果、ビットは、ローパスインダクタＬ１およびＬ３によってフィルタ除去されない。相対的に遅いビット速度を用いてさえ、検出および分類段階についての関係ある情報が１０ｍｓより遅く送信され得る。

ＰＤ２４と通信し始める前に、ＰＳＥ２０は、引上げ電流Ｉ_ＰＵＰを適用し、続いてワイヤペア１４の両端の電圧Ｖ_ＢＵＳを感知することによって、ＰＤ２４の存在を簡単に検出することを選択し得る。

ステップ５２において、ハンドシェイク段階中に送信された関係ある情報は、ＰＤの動作電圧要件、ＰＤ負荷電流要件、ＰＤ（または並列のＰＤ）の通し番号、および（ＰＤ２４の周囲温度を含む）任意の他の関連のある動作パラメータを含み得る。

ステップ５６において、ＰＳＥ２０は、２つの異なる電流レベルを供給するために引上げ電流源２７または引下げＭＯＳＦＥＴ Ｍ１のどちらかを制御し、かつその結果として生じる、ワイヤペア１４の両端の電圧Ｖ_ＢＵＳを測定することによって、必要に応じて、ワイヤペア１４の往復抵抗を決定し得る。言い換えると、ＰＳＥ論理３０、またはＰＳＥ２０内の他の電気回路は、Ｉ_ＰＵＰが変化するにつれてのＶ_{ＢＵＳ（ＨＩ）}における増大変化を観察することによって、以下のように、ＰＳＥ２０とＰＤ２４との間の往復抵抗の合計を測定し得る。

次いで、抵抗器が、電圧源２２のレベルを上昇または降下させてＰＤ２４において最適電圧が受けられるようにするために、ＰＳＥ２０によって使用されることが可能である。これは、ＰＤ２４内のＤＣ／ＤＣコンバータの必要性を除去し得る。ワイヤペア１４に沿った電圧降下は、ワイヤペア１４の長い長さに対してとても有意となる。

ワイヤペア１４の上部ワイヤ上の信号は、ドライバ５８を介してＰＳＥ論理３０のＤＡＴＡ＿ＩＮ端子に供給され、ワイヤペア１４の上部ワイヤ上の信号は、ドライバ５９を介してＰＤ論理３２のＤＡＴＡ＿ＩＮ端子に供給される。

ステップ６０において、検出／分類段階が成功したと仮定され、ＰＳＥ２０は、ワイヤペア１４の向こう側へ十分な電圧Ｖ_ＰＳＥを供給することにより、ＰＤ負荷６２および他の全てのＰＤ電気回路を駆動することが可能な状態である。ＰＳＥ論理３０は、スイッチＳＷ１を閉じ、ＰＤ論理３２は、スイッチＳＷ２を閉じ、それにより、スイッチＳＷ１、インダクタＬ１／Ｌ２、ワイヤペア１４、インダクタＬ３／Ｌ４およびスイッチＳＷ２を介して十分なＶ_ＰＳＥがＰＤ負荷６２および他の全てのＰＤ電気回路に供給される。

ＰＳＥ２０内のマスターＰＨＹ１６は、電圧Ｖ_ＰＳＥまたは別の供給電力によって駆動され、ＰＤ２４内のスレーブＰＨＹ１８は、送信された電圧Ｖ_ＰＳＥによって駆動される。ＰＤ負荷６２の向こう側のコンデンサＣ_ＰＤは、電圧Ｖ_ＰＳＥを平滑する。ＰＤ負荷６２は、ＰＤ負荷６２内の他の電気回路のための目標電圧を生成するためにＤＣ／ＤＣコンバータを含み得る。

ステップ６８において、ＰＤ故障時に、ＰＳＥ２０が電圧Ｖ_ＰＳＥを送信し続けることは所望されず、ＰＳＥ論理３０およびＰＤ論理３２は、スイッチＳＷ１およびＳＷ２を開け得、ＰＤ論理３２は、１ワイヤシリアスバスを介して（故障の本質（例えば、温度故障、過電流故障または過電圧故障）などの）ステータス情報を送信するために、以前に所望されたように、再び、引上げ電流源２７によって駆動され得る。

ステップ７０において、ＰＤ論理３２およびスレーブＰＨＹ１８は、必要に応じて、ダイオードＤ２およびＤ３を介して、Ｖ_ＡＵＸを生成する補助電圧源によって駆動され得る。補助電力源は、一旦ＰＳＥ２０がＰＤ２４に電力Ｖ_ＰＳＥを供給すると、必要とされない。補助電力源を使用することによって、スイッチＳＷ１およびＳＷ２が開いている間、ＰＤ２４とＰＳＥ２０との間の通信は、ＰＨＹ１６および１８を介して実行され得る。

ステップ７４において、ＰＤ２４は、電圧Ｖ_ＰＳＥによって十分に駆動され、高速差動イーサネット（登録商標）データがワイヤペア１４を通してマスターＰＨＹ１６、スレーブＰＨＹ１８およびコンデンサＣ１〜Ｃ４を介して送信され得る。ＰＨＹ１６および１８は、データがＴ１イーサネット（登録商標）についてのＩＥＥＥ標準を満たすための正確な特性を有することを保証する。任意の適したホスト処理システムおよびスレーブ処理システムが、イーサネット（登録商標）データを処理するためにＰＨＹ１６および１８に結合され得る。電圧Ｖ_ＰＳＥがＤＣであるので、電圧Ｖ_ＰＳＥは、ＰＨＹ１６および１８への高速差動イーサネット（登録商標）データに影響しないようにコンデンサＣ１〜Ｃ４によって遮断される。

低電流検出／分類段階中に、ＰＳＥ２０またはＰＤ２４のどちらかは、バス論理高電圧を制限し得るが、本明細書に論じられている好まれるスキームは、シャントレギュレータ４６を用いてバス電圧をクランプするＰＤに依存する。シャントレギュレータ４６は、さらに、シリアル通信の前かつ仮想接地を提供する前に、ＰＳＥ２０とＰＤ２４との間の往復抵抗を測定する目的でＰＳＥ２０に一定電圧シグネチャを提示するために使用され得る。

補助電力源が、スレーブＰＨＹ１８を駆動するために利用可能である場合、（ＰＨＹ１６および１８を使用する）高周波数イーサネット（登録商標）リンクは、（ＰＨＹ１６および１８を使用せずに）周波数分割多重（ＦＤＭ）の主要なものを使用する低周波数ＰＳＥ／ＰＤ１ワイヤシリアルバスと同時に動作し得る。

検出／分類段階中、１ワイヤバス電圧を上昇させるために要求される時間量（ｔ_ＲＩＳＥ）は、ＰｏＤＬ減結合ネットワークのＩ_ＰＵＰおよびインピーダンスの規模の関数である。この上昇時間は、シリアルデータが１ワイヤバス上で送信され得る最大速度を制限し得る。

ＰＤは、ＰＳＥ２０がバス電圧をオーバードライブするように試みるときに、シャントレギュレータ４６によってワイヤペア１４上で調整されている電圧を電流制限し得る。

検出／分類段階後、ＰＳＥ２０は、Ｖ_ＩＮ電圧をＶ_ＣＣバスに印加し、あらかじめ定義された閾値を上回るこの電圧の増大は、ＰＤ２４によって（例えば、コンパレータによって）検出される。それに応じて、ＰＤ論理３２は、ＲＥＧ＿ＥＮ信号を使用して、（電圧を４．５ボルトに制限する）ＰＤシャントレギュレータ４６をシャットダウンし、そして、シャントレギュレータ４６は、通常の動作中に開回路となり、過剰な電力を消散することを避けるようにする。それゆえ、通常の動作中、シャントレギュレータ４６は、Ｖ_ＣＣバスに供給される電圧を制限しない。

図４は、ＰＳＥ２０およびＰＤ２４が図２におけるＰＳＥ２０およびＰＤ２４に類似する実施形態であるが、ＰＤ２４と並列に接続される追加のデバイス８０および８１がいくつも存在する実施形態を示している。全ての並列デバイスは、ＰＳＥ２０によって駆動されることが可能であり、全ての並列デバイスは、差動イーサネット（登録商標）データを使用してワイヤペア１４上で通信することが可能である。全ての並列デバイスは、検出／分類段階中、またはＰＨＹ１６および１８が駆動されていないときに、上述されている手段でシリアル１ワイヤバスを使用することが可能である。

並列デバイス８０および８１は、連結されたデバイスによって制御されるスイッチを介してＰＳＥ／ＰＤ１ワイヤバスに接続され得る。デバイス８０および８１は、必ずしも、動作するためにＰＳＥから電力を要求する必要はない。

並列デバイスの１つの例は、ＰＤ電力クラスおよびＰＨＹ動作パラメータ情報のレポジトリとして使用される不揮発性メモリであり得る。並列バスデバイスは、ＰＤ２４に依存しない通信を可能にする独特なアドレスを有し得る。ＰＳＥ２０は、バス上のスレーブデバイスの数を決定するために１ワイヤバスプロトコルを使用し得る。

見られるように、（インダクタＬ１およびＬ３を介する）低周波数データ信号路が低電力ハンドシェイク段階中にＰＳＥ論理３０およびＰＤ論理３２によって使用され、別個の高周波数イーサネット（登録商標）差動データ経路が通常の動作中に（コンデンサＣ１〜Ｃ４を介して）マスターＰＨＹ１６およびスレーブＰＨＹ１８によって使用される。それゆえ、２つの経路は、ワイヤペア１４を介してデータを通信するために、有効に周波数分割多重（ＦＤＭ）を使用する。

本発明の特定の実施形態が示されかつ説明されたが、発明のより広い側面においてこの発明から逸脱することなく変化および改変がなされ得ることは当業者に明白であり、それゆえ、添付されている特許請求の範囲は、全てのそのような変化および改変を特許請求の範囲の範囲内に包含する。

Claims (17)

1. ワイヤペアを介して電力およびデータを供給するためのパワーオーバーデータライン（ＰｏＤＬ）システムであって、該ワイヤペアは、受電デバイスに結合される第１のワイヤおよび第２のワイヤであり、該システムは、
   該ワイヤペアの給電装置（ＰＳＥ）側と、
   該ワイヤペアの受電デバイス（ＰＤ）側と
   を備え、
   該ＰＳＥ側は、
   ＤＣ電圧を供給するＤＣ電圧源と、
   該第１のワイヤに結合される第１の端を有する第１のローパスフィルタと、
   該ＤＣ電圧を該第１のワイヤに選択的に結合するための、該ＤＣ電圧源と該第１のローパスフィルタの第２の端との間に結合される第１のスイッチと、
   第１のノードにおいて該第１のローパスフィルタの該第２の端に結合される第１の引上げ電流源と、
   該第１のノードに結合される第１の引下げデバイスと、
   該第１のスイッチと該第１の引下げデバイスとを制御する第１の制御回路と、
   第１のハイパスフィルタを介して該ワイヤペアに結合される第１の差動データトランシーバと
   を備え、
   該ＰＤ側は、
   該第１のワイヤに結合される第１の端を有する第２のローパスフィルタと、
   該第２のローパスフィルタの第２の端に結合される第１のコンデンサと、
   該第２のローパスフィルタの該第２の端に結合される第２の引下げデバイスと、
   第２のハイパスフィルタを介して該ワイヤペアに結合される第２の差動データトランシーバと、
   該第２の引下げデバイスを制御する第２の制御回路であって、該第１のコンデンサは、該第２の制御回路の電圧入力端子に結合される、第２の制御回路と
   を備え、
   該ＤＣ電圧源を該第１のワイヤに結合するために該第１のスイッチが閉じられる前に、該第１の引上げ電流源は、該第２の制御回路を駆動するために該第１のコンデンサを該第２の制御回路の動作電圧まで充電し、
   該第１の制御回路および該第２の制御回路は、該第１の引上げ電流源が、該第２の制御回路を動作させるために電力を提供する一方で、該第１のワイヤを介してシリアルデータを送信するために該第１のワイヤを引上げるようにも使用されるように、該ＤＣ電圧源が該第１のワイヤに印加される前に該第１の引下げデバイスおよび該第２の引下げデバイスを制御することによって、該第１のワイヤを介して第１のシリアルデータを送受信するように構成されている、システム。
2. 前記第２のローパスフィルタの前記第２の端とＰＤ負荷との間に結合される第２のスイッチをさらに備え、少なくとも該ＰＤ負荷に関する動作特性を通信するために前記第１の制御回路および前記第２の制御回路が前記シリアルデータを送受信した後に該ＰＤ負荷に前記ＤＣ電圧源を結合するために、該第２の制御回路は該第２のスイッチを閉じ、該第１の制御回路は前記第１のスイッチを閉じる、請求項１に記載のシステム。
3. 前記第２の差動データトランシーバは、前記第１のスイッチがオフであるとき、前記第１のコンデンサによって提供される前記動作電圧によって駆動されない、請求項１に記載のシステム。
4. 前記第１のコンデンサによって提供される前記動作電圧を目標電圧に制限するために、該第１のコンデンサに結合されるシャント回路をさらに備える、請求項１に記載のシステム。
5. 前記第２の制御回路に前記動作電圧を提供するように前記第１のコンデンサの両端の電圧を制限するために、該第１のコンデンサに結合される電圧制限デバイスをさらに備える、請求項１に記載のシステム。
6. 前記第１の制御回路および前記第１の差動データトランシーバは、前記ＤＣ電圧源から駆動される、請求項１に記載のシステム。
7. 前記第２の差動データトランシーバは、前記第１のスイッチが閉じているとき、前記ＤＣ電圧源から駆動される、請求項１に記載のシステム。
8. 前記第２の差動データトランシーバは、前記第１のスイッチが閉じているとき、該第２の差動データトランシーバが前記ＤＣ電圧源から電力を受けるまで、不能である、請求項１に記載のシステム。
9. 前記第１のシリアルデータは、前記第１のスイッチが閉じる前に検出および分類段階のためのデータを含む、請求項１に記載のシステム。
10. 前記第１の差動データトランシーバおよび前記第２の差動データトランシーバが使用可能にされるとき、該第１の差動データトランシーバおよび該第２の差動データトランシーバは、前記ワイヤペア、前記第１のハイパスフィルタおよび前記第２のハイパスフィルタを介して双方向に差動データを通信する、請求項１に記載のシステム。
11. 前記第１のシリアルデータは、前記第１のローパスフィルタおよび前記第２のローパスフィルタを介して前記第１の制御回路と前記第２の制御回路との間で通信される一方で、前記第１の差動データトランシーバおよび前記第２の差動データトランシーバは、前記ワイヤペア、前記第１のハイパスフィルタおよび前記第２のハイパスフィルタを介して双方向に差動データを通信する、請求項１０に記載のシステム。
12. 少なくとも２つの周波数分割多重化チャンネルが、前記第１のローパスフィルタおよび前記第２のローパスフィルタによって伝導される前記第１のシリアルデータと、前記第１のハイパスフィルタおよび前記第２のハイパスフィルタを介して前記第１の差動データトランシーバおよび前記第２の差動データトランシーバによって送信されるより高いデータ速度のイーサネット（登録商標）差動データ信号とを使用して前記ワイヤペアを介して提供される、請求項１に記載のシステム。
13. 第１のダイオードが前記第１のコンデンサと前記第２のローパスフィルタの前記第２の端との間に結合される、請求項１に記載のシステム。
14. ワイヤペアを介して電力およびデータを供給するためのパワーオーバーデータライン（ＰｏＤＬ）システムによって行われる方法であって、該ワイヤペアは、受電デバイスに結合される第１のワイヤおよび第２のワイヤであり、該方法は、
    給電装置（ＰＳＥ）が第１のローパスフィルタを介して引上げ電流を該ワイヤペア内の該第１のワイヤに提供することと、
    該引上げ電流によって該受電デバイス（ＰＤ）内の第１のコンデンサを充電することにより、該第１のコンデンサの両端の所望の動作電圧を達成することと、
    該第１のコンデンサを該ＰＤ内の第１の制御回路の入力電圧端子に結合することにより、該第１の制御回路を動作させることと、
    該第１の制御回路と該ＰＳＥ内の第２の制御回路との間で第１のシリアルデータを送信するために、該ＰＤおよびＰＳＥ内の引下げデバイスを制御することにより、該第１のワイヤを選択的に引下げることであって、該第１のシリアルデータは、少なくとも該ＰＤの動作特性を伝達し、該第１のシリアルデータは、該第１のローパスフィルタを介して該ＰＳＥと該ＰＤとの間で通信される、ことと、
    該第１のシリアルデータが該ＰＳＥによって処理された後にのみ、動作電力を該ＰＤに供給するために、該第１のローパスフィルタを介してＤＣ電圧源を該第１のワイヤに結合することと、
    該ワイヤペアを介してかつハイパスフィルタを介して、該ＰＳＥ内の第１の差動データトランシーバと該ＰＤ内の第２の差動データトランシーバとを使用して、該ＰＳＥと該ＰＤとの間で通信することであって、該第１の差動データトランシーバおよび該第２の差動データトランシーバが該ワイヤペアおよび該ハイパスフィルタを介して双方向に差動データを通信する、ことと
    を含む、方法。
15. 電圧制限回路を使用して前記第１のコンデンサの両端の電圧を制限することをさらに含む、請求項１４に記載の方法。
16. 前記第１のシリアルデータは、前記第１のワイヤおよび第２のワイヤの間に前記ＤＣ電圧源を結合するべきかどうかを決定するために、少なくとも検出および分類データを含む、請求項１４に記載の方法。
17. 前記引上げ電流によって前記ＰＤ内の前記第１のコンデンサを充電するステップは、前記第１のワイヤと該第１のコンデンサとの間に結合される、該ＰＤ内の第２のローパスフィルタを介して、該引上げ電流によって該第１のコンデンサを充電することを含む、請求項１４に記載の方法。

Images