JP6009902B2 - 共有メモリアクセスシステムおよび共有メモリアクセス方法 - Google Patents
共有メモリアクセスシステムおよび共有メモリアクセス方法 Download PDFInfo
- Publication number
- JP6009902B2 JP6009902B2 JP2012234091A JP2012234091A JP6009902B2 JP 6009902 B2 JP6009902 B2 JP 6009902B2 JP 2012234091 A JP2012234091 A JP 2012234091A JP 2012234091 A JP2012234091 A JP 2012234091A JP 6009902 B2 JP6009902 B2 JP 6009902B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- transmission
- processor
- data
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
受信領域通信処理プロセッサ使用中フラグ130r2
送信領域演算処理プロセッサ使用中フラグ130s1
送信領域通信処理プロセッサ使用中フラグ130s2
演算処理プロセッサ101は、受信領域通信処理プロセッサ使用中フラグ130r2を読み取り、通信処理プロセッサ200が受信領域バンク100rを使用中(フラグがセット状態)である場合に、受信領域通信処理プロセッサ使用中フラグ130r2がクリアされるまで待つ。
また、他の一つの実施形態の共有メモリアクセスシステムは、第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信して、前記共有メモリを介して前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムである。前記共有メモリは、前記アクセスの際に前記送信データおよび前記受信データを記憶する少なくとも1つのバンク手段を備え、前記バンク手段は、前記送信データおよび前記受信データを記憶し、バンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段と、を有し、前記第2プロセッサは、前記バンク制御手段にバンク切替指令を送り、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出し、前記第1プロセッサは、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込むものである。前記バンク制御手段は、前記第1プロセッサからバンク切替要求を受け付けてバンク切替要求フラグをセットし、前記バンク切り替え後に前記バンク切替要求フラグをリセットするバンク切替要求フラグ手段と、前記第2プロセッサから前記バンク切替指令を受けて、前記第1および第2送受信領域バンクのバンク切り替えを実行するするバンク切替制御手段と、を有し、前記第2プロセッサは、前記バンク切替要求フラグ手段に前記バンク切替要求フラグがセットされている場合に、前記バンク切替制御手段へ前記バンク切替指令を送り、前記第1プロセッサが前記バンク手段に前記送信データを書き込む処理と前記バンク手段から前記受信データを読み出す処理とこれら以外の他の処理を少なくとも含む制御周期として、さらに前記制御周期に次の前記制御周期の待ち時間を含み、前記制御周期における前記送信データを書き込む処理は前記他の処理よりも後の処理であり、かつ、前記送信データを書き込む処理は前記受信データを読み出す処理よりも前の処理であり、前記第1プロセッサが、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク切替要求を送り、前記第2プロセッサが、前記バンク切替要求フラグ手段に前記バンク切替要求フラグがセットされている場合に、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク切替制御手段へ前記バンク切替指令を送ることを特徴とする。
さらに、他の一つの実施形態の共有メモリアクセスシステムは、第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信して、前記共有メモリを介して前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムである。前記共有メモリは、前記アクセスの際に前記送信データおよび前記受信データを記憶する少なくとも1つのバンク手段を備え、前記バンク手段は、前記送信データおよび前記受信データを記憶し、バンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段と、を有し、前記第2プロセッサは、前記バンク制御手段にバンク切替指令を送り、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出し、前記第1プロセッサは、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込むものであり、前記第1送受信領域バンクには、前記受信データを記憶するバンク切り替え可能な第1ないし第3受信領域バンクからなる受信領域バンクのいずれか一つのバンクと、前記送信データを記憶するバンク切り替え可能な第1ないし第3送信領域バンクからなる送信領域バンクのいずれか一つのバンクとが対応し、前記第2送受信領域バンクには、前記受信領域バンクのいずれか一つの他のバンクと、前記送信領域バンクのいずれか一つの他のバンクとが対応し、前記受信領域バンクおよび前記送信領域バンクの残りのバンクが、前記第1および第2送受信領域バンクに含まれない待機バンクに対応するように区分され、前記第1および第2送受信領域バンクは、さらに、前記受信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、前記送信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、前記バンク切替指令は、前記受信領域バンクに対する受信領域バンク第1切替指令および受信領域バンク第2切替指令と、前記送信領域バンクに対する送信領域バンク第1切替指令および送信領域バンク第2切替指令とを含み、前記バンク制御手段は、前記第1プロセッサからの前記受信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして最も直近に前記受信データが書き込まれた前記第1ないし第3受信領域バンクのいずれか一つのバンクに前記受信領域バンクを切り替える受信領域バンク第1切替制御手段と、前記第2プロセッサからの前記受信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして前記第1ないし第3受信領域バンクのうちの前記待機バンクに前記受信領域バンクを切り替える受信領域バンク第2切替制御手段と、前記第1プロセッサからの前記送信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして前記第1ないし第3送信領域バンクのうちの前記待機バンクに前記送信領域バンクを切り替える送信領域バンク第1切替制御手段と、前記第2プロセッサからの前記送信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして最も直近に前記送信データが書き込まれた前記第1ないし第3送信領域バンクのいずれか一つのバンクに前記送信領域バンクを切り替える送信領域バンク第2切替制御手段と、を有し、前記第1プロセッサは、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクから前記受信データを読み出し、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクへ前記送信データを書き込み、前記第2プロセッサは、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクへ前記受信データを書き込み、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクから前記送信データを読み出すことを特徴とする。
また、他の一つの実施形態の共有メモリアクセス方法は、第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信するために、前記共有メモリは、前記送信データおよび前記受信データを記憶しバンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段とを有する少なくとも1つのバンク手段を備え、前記共有メモリを介して、前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムに用いられる共有メモリアクセス方法であって、前記第2プロセッサが、前記バンク制御手段にバンク切替指令を送るバンク切替指令ステップと、前記第2プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出す第2プロセッサアクセスステップと、前記第1プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込む第1プロセッサアクセスステップと、前記バンク制御手段が、前記第1プロセッサからバンク切替要求を受け付けてバンク切替要求フラグをセットし、前記バンク切り替え後に前記バンク切替要求フラグをリセットするバンク切替要求フラグステップと、前記バンク制御手段が、前記第2プロセッサから前記バンク切替指令を受けて、前記第1および第2送受信領域バンクのバンク切り替えを実行するするバンク切替制御ステップと、前記第2プロセッサが、前記バンク切替要求フラグステップによって前記バンク切替要求フラグがセットされている場合に、前記バンク制御手段へ前記バンク切替指令を送るステップと、を含み、前記第1プロセッサが前記バンク手段に前記送信データを書き込む処理と前記バンク手段から前記受信データを読み出す処理とこれら以外の他の処理を少なくとも含む制御周期として、さらに前記制御周期に次の前記制御周期の待ち時間を含み、前記制御周期における前記送信データを書き込む処理は前記他の処理よりも後の処理であり、かつ、前記送信データを書き込む処理は前記受信データを読み出す処理よりも前の処理であり、前記第1プロセッサが、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク切替要求を送るステップと、前記第2プロセッサが、前記バンク制御手段に前記バンク切替要求フラグがセットされている場合に、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク制御手段へ前記バンク切替指令を送るステップと、をさらに含むことを特徴とする。
さらに他の一つの実施形態の共有メモリアクセス方法は、第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信するために、前記共有メモリは、前記送信データおよび前記受信データを記憶しバンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段とを有する少なくとも1つのバンク手段を備え、前記共有メモリを介して、前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムに用いられる共有メモリアクセス方法であって、前記第2プロセッサが、前記バンク制御手段にバンク切替指令を送るバンク切替指令ステップと、前記第2プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出す第2プロセッサアクセスステップと、前記第1プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込む第1プロセッサアクセスステップと、を含み、前記第1送受信領域バンクには、前記受信データを記憶するバンク切り替え可能な第1ないし第3受信領域バンクからなる受信領域バンクのいずれか一つのバンクと、前記送信データを記憶するバンク切り替え可能な第1ないし第3送信領域バンクからなる送信領域バンクのいずれか一つのバンクとが対応し、前記第2送受信領域バンクには、前記受信領域バンクのいずれか一つの他のバンクと、前記送信領域バンクのいずれか一つの他のバンクとが対応し、前記受信領域バンクおよび前記送信領域バンクの残りのバンクが、前記第1および第2送受信領域バンクに含まれない待機バンクに対応するように区分され、前記第1および第2送受信領域バンクは、さらに、前記受信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、前記送信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、前記バンク切替指令は、前記受信領域バンクに対する受信領域バンク第1切替指令および受信領域バンク第2切替指令と、前記送信領域バンクに対する送信領域バンク第1切替指令および送信領域バンク第2切替指令とを含み、前記バンク制御手段は、前記第1プロセッサからの前記受信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして最も直近に前記受信データが書き込まれた前記第1ないし第3受信領域バンクのいずれか一つのバンクに前記受信領域バンクを切り替える受信領域バンク第1切替制御手段と、前記第2プロセッサからの前記受信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして前記第1ないし第3受信領域バンクのうちの前記待機バンクに前記受信領域バンクを切り替える受信領域バンク第2切替制御手段と、前記第1プロセッサからの前記送信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして前記第1ないし第3送信領域バンクのうちの前記待機バンクに前記送信領域バンクを切り替える送信領域バンク第1切替制御手段と、前記第2プロセッサからの前記送信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして最も直近に前記送信データが書き込まれた前記第1ないし第3送信領域バンクのいずれか一つのバンクに前記送信領域バンクを切り替える送信領域バンク第2切替制御手段と、を有し、前記第1プロセッサが、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクから前記受信データを読み出し、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクへ前記送信データを書き込むステップと、前記第2プロセッサが、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクへ前記受信データを書き込み、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクから前記送信データを読み出すステップと、をさらに含むことを特徴とする。
図1は、本発明に係る共有メモリアクセスシステムの第1および第2の実施形態の構成を示すブロック図である。図2は、第1の実施形態の共有メモリアクセスシステムの制御処理タイミングを示す図である。また、図3は第1の実施形態の演算処理プロセッサの共有メモリアクセス処理フローを示すフロー図であり、図4は第1の実施形態の通信処理プロセッサの共有メモリアクセス処理フローを示すフロー図である。なお、第2の実施形態の共有メモリアクセスシステムについては、後述する。
図5は、第2の実施形態の共有メモリアクセスシステムの制御処理タイミングを示す図である。また、図6は、第2の実施形態の演算処理プロセッサの共有メモリアクセス処理フローを示すフロー図である。なお、本発明に係る共有メモリアクセスシステムの第2の実施形態の構成を示すブロック図は、前述した図1と同様である。
図7は本発明に係る共有メモリアクセスシステムの第3の実施形態の構成を示すブロック図であり、図8は第3の実施形態の共有メモリアクセスシステムの制御処理タイミングを示す図である。また、図9は、第3の実施形態の演算処理プロセッサの共有メモリアクセス処理フローを示すフロー図である。図10は、第3の実施形態の通信処理プロセッサの共有メモリアクセス処理フローを示すフロー図である。
図11は本発明に係る共有メモリアクセスシステムの第4の実施形態の構成を示すブロック図であり、図12は第4の実施形態の共有メモリアクセスシステムの制御処理タイミングを示す図である。また、図13は、第4の実施形態の演算処理プロセッサの共有メモリアクセス処理フローを示すフロー図である。図14は、第4の実施形態の通信処理プロセッサの共有メモリアクセス処理フローを示すフロー図である。
図15は、本発明に係る共有メモリアクセスシステムの第5の実施形態の構成を示すブロック図である。
図16は、本発明に係る共有メモリアクセスシステムの第6の実施形態の構成を示すブロック図である。
図17は、本発明に係る共有メモリアクセスシステムの第7の実施形態の構成を示すブロック図である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。例えば、各実施形態の特徴を組み合わせてもよい。さらに、これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形には、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
Claims (10)
- 第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信して、前記共有メモリを介して前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムであって、
前記共有メモリは、前記アクセスの際に前記送信データおよび前記受信データを記憶する少なくとも1つのバンク手段を備え、
前記バンク手段は、
前記送信データおよび前記受信データを記憶し、バンク切り替え可能な第1および第2送受信領域バンクと、
前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段と、を有し、
前記第2プロセッサは、前記バンク制御手段にバンク切替指令を送り、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出し、
前記第1プロセッサは、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込むものであり、
前記バンク制御手段は、
前記第1プロセッサからバンク切替要求を受け付けてバンク切替要求フラグをセットし、前記バンク切り替え後に前記バンク切替要求フラグをリセットするバンク切替要求フラグ手段と、
前記第2プロセッサから前記バンク切替指令を受けて、前記第1および第2送受信領域バンクのバンク切り替えを実行するするバンク切替制御手段と、を有し、
前記第2プロセッサは、前記バンク切替要求フラグ手段に前記バンク切替要求フラグがセットされている場合に、前記バンク切替制御手段へ前記バンク切替指令を送り、
前記第1プロセッサが前記バンク手段から前記受信データを読み出す処理および前記バンク手段に前記送信データを書き込む処理を少なくとも含む制御周期として、さらに前記制御周期に次の前記制御周期の待ち時間を含み、前記制御周期における前記受信データを読み出す処理は前記送信データを書き込む処理よりも前の処理であり、
前記第1プロセッサが、次の前記制御周期の前記待ち時間内に前記バンク切替要求を送り、
前記第2プロセッサが、前記バンク切替要求フラグ手段に前記バンク切替要求フラグがセットされている場合に、次の前記制御周期の前記待ち時間内に前記バンク切替制御手段へ前記バンク切替指令を送る
ことを特徴とする共有メモリアクセスシステム。 - 第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信して、前記共有メモリを介して前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムであって、
前記共有メモリは、前記アクセスの際に前記送信データおよび前記受信データを記憶する少なくとも1つのバンク手段を備え、
前記バンク手段は、
前記送信データおよび前記受信データを記憶し、バンク切り替え可能な第1および第2送受信領域バンクと、
前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段と、を有し、
前記第2プロセッサは、前記バンク制御手段にバンク切替指令を送り、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出し、
前記第1プロセッサは、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込むものであり、
前記バンク制御手段は、
前記第1プロセッサからバンク切替要求を受け付けてバンク切替要求フラグをセットし、前記バンク切り替え後に前記バンク切替要求フラグをリセットするバンク切替要求フラグ手段と、
前記第2プロセッサから前記バンク切替指令を受けて、前記第1および第2送受信領域バンクのバンク切り替えを実行するするバンク切替制御手段と、を有し、
前記第2プロセッサは、前記バンク切替要求フラグ手段に前記バンク切替要求フラグがセットされている場合に、前記バンク切替制御手段へ前記バンク切替指令を送り、
前記第1プロセッサが前記バンク手段に前記送信データを書き込む処理と前記バンク手段から前記受信データを読み出す処理とこれら以外の他の処理を少なくとも含む制御周期として、さらに前記制御周期に次の前記制御周期の待ち時間を含み、前記制御周期における前記送信データを書き込む処理は前記他の処理よりも後の処理であり、かつ、前記送信データを書き込む処理は前記受信データを読み出す処理よりも前の処理であり、
前記第1プロセッサが、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク切替要求を送り、
前記第2プロセッサが、前記バンク切替要求フラグ手段に前記バンク切替要求フラグがセットされている場合に、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク切替制御手段へ前記バンク切替指令を送る
ことを特徴とする共有メモリアクセスシステム。 - 第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信して、前記共有メモリを介して前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムであって、
前記共有メモリは、前記アクセスの際に前記送信データおよび前記受信データを記憶する少なくとも1つのバンク手段を備え、
前記バンク手段は、
前記送信データおよび前記受信データを記憶し、バンク切り替え可能な第1および第2送受信領域バンクと、
前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段と、を有し、
前記第2プロセッサは、前記バンク制御手段にバンク切替指令を送り、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出し、
前記第1プロセッサは、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込むものであり、
前記第1送受信領域バンクには、前記受信データを記憶するバンク切り替え可能な第1ないし第3受信領域バンクからなる受信領域バンクのいずれか一つのバンクと、前記送信データを記憶するバンク切り替え可能な第1ないし第3送信領域バンクからなる送信領域バンクのいずれか一つのバンクとが対応し、
前記第2送受信領域バンクには、前記受信領域バンクのいずれか一つの他のバンクと、前記送信領域バンクのいずれか一つの他のバンクとが対応し、
前記受信領域バンクおよび前記送信領域バンクの残りのバンクが、前記第1および第2送受信領域バンクに含まれない待機バンクに対応するように区分され、
前記第1および第2送受信領域バンクは、さらに、前記受信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、前記送信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、
前記バンク切替指令は、前記受信領域バンクに対する受信領域バンク第1切替指令および受信領域バンク第2切替指令と、前記送信領域バンクに対する送信領域バンク第1切替指令および送信領域バンク第2切替指令とを含み、
前記バンク制御手段は、
前記第1プロセッサからの前記受信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして最も直近に前記受信データが書き込まれた前記第1ないし第3受信領域バンクのいずれか一つのバンクに前記受信領域バンクを切り替える受信領域バンク第1切替制御手段と、
前記第2プロセッサからの前記受信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして前記第1ないし第3受信領域バンクのうちの前記待機バンクに前記受信領域バンクを切り替える受信領域バンク第2切替制御手段と、
前記第1プロセッサからの前記送信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして前記第1ないし第3送信領域バンクのうちの前記待機バンクに前記送信領域バンクを切り替える送信領域バンク第1切替制御手段と、
前記第2プロセッサからの前記送信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして最も直近に前記送信データが書き込まれた前記第1ないし第3送信領域バンクのいずれか一つのバンクに前記送信領域バンクを切り替える送信領域バンク第2切替制御手段と、を有し、
前記第1プロセッサは、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクから前記受信データを読み出し、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクへ前記送信データを書き込み、
前記第2プロセッサは、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクへ前記受信データを書き込み、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクから前記送信データを読み出す
ことを特徴とする共有メモリアクセスシステム。 - 前記送信データおよび前記受信データの通信先である相手ノードが前記伝送路に複数接続され、
前記共有メモリは、複数の前記相手ノードに割り当てられる少なくとも同数の複数の前記バンク手段を備え、
各々の前記バンク手段は、前記相手ノードごとに割り当てられ、前記相手ノードごとに前記送信データおよび前記受信データを記憶し、
前記第1プロセッサは、各々の前記相手ノードに送信する前記送信データを前記相手ノードごとに割り当てられた前記バンク手段に書き込み、各々の前記相手ノードから受信した前記受信データを前記相手ノードごとに割り当てられた前記バンク手段から読み出し、
前記第2プロセッサは、各々の前記相手ノードから受信した前記受信データを前記相手ノードごとに割り当てられた前記バンク手段に書き込み、各々の前記相手ノードへ送信する前記送信データを前記相手ノードごとに割り当てられた前記バンク手段から読み出す
ことを特徴とする請求項1ないし請求項3のいずれか一項に記載の共有メモリアクセスシステム。 - 前記バンク手段は、前記送信データおよび前記受信データを前記共有メモリに格納する際に、前記送信データおよび前記受信データの更新を確認可能な更新番号を前記送信データおよび前記受信データの各々に付加して記憶し、読み出し時に前記更新番号により前記送信データおよび前記受信データについて更新を確認するデータ更新管理手段をさらに有する
ことを特徴とする請求項1ないし請求項4のいずれか一項に記載の共有メモリアクセスシステム。 - 前記第2プロセッサは、前記送信データの更新の有無を所定の周期で監視する送信データ用タイマと、擬似データを記憶する擬似データ記憶手段とを有し、
前記第2プロセッサは、前記送信データ用タイマにより前記所定の周期に前記送信データが更新されない場合に、前記擬似データを前記送信データの代わりに前記伝送路を介して送信する
ことを特徴とする請求項1ないし請求項5のいずれか一項に記載の共有メモリアクセスシステム。 - 前記第2プロセッサは、前記受信データの更新の有無を所定の周期で監視する受信データ用タイマをさらに有し、
前記第2プロセッサは、前記受信データ用タイマにより前記所定の周期に前記受信データが更新されない場合に、前記擬似データを前記受信データの代わりに前記共有メモリに書き込む
ことを特徴とする請求項6に記載の共有メモリアクセスシステム。 - 第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信するために、前記共有メモリは、前記送信データおよび前記受信データを記憶しバンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段とを有する少なくとも1つのバンク手段を備え、前記共有メモリを介して、前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムに用いられる共有メモリアクセス方法であって、
前記第2プロセッサが、前記バンク制御手段にバンク切替指令を送るバンク切替指令ステップと、
前記第2プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出す第2プロセッサアクセスステップと、
前記第1プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込む第1プロセッサアクセスステップと、
前記バンク制御手段が、前記第1プロセッサからバンク切替要求を受け付けてバンク切替要求フラグをセットし、前記バンク切り替え後に前記バンク切替要求フラグをリセットするバンク切替要求フラグステップと、
前記バンク制御手段が、前記第2プロセッサから前記バンク切替指令を受けて、前記第1および第2送受信領域バンクのバンク切り替えを実行するするバンク切替制御ステップと、
前記第2プロセッサが、前記バンク切替要求フラグステップによって前記バンク切替要求フラグがセットされている場合に、前記バンク制御手段へ前記バンク切替指令を送るステップと、
を含み、
前記第1プロセッサが前記バンク手段から前記受信データを読み出す処理および前記バンク手段に前記送信データを書き込む処理を少なくとも含む制御周期として、さらに前記制御周期に次の前記制御周期の待ち時間を含み、前記制御周期における前記受信データを読み出す処理は前記送信データを書き込む処理よりも前の処理であり、
前記第1プロセッサが、次の前記制御周期の前記待ち時間内に前記バンク切替要求を送るステップと、
前記第2プロセッサが、前記バンク制御手段に前記バンク切替要求フラグがセットされている場合に、次の前記制御周期の前記待ち時間内に前記バンク制御手段へ前記バンク切替指令を送るステップと、
をさらに含む
ことを特徴とする共有メモリアクセス方法。 - 第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信するために、前記共有メモリは、前記送信データおよび前記受信データを記憶しバンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段とを有する少なくとも1つのバンク手段を備え、前記共有メモリを介して、前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムに用いられる共有メモリアクセス方法であって、
前記第2プロセッサが、前記バンク制御手段にバンク切替指令を送るバンク切替指令ステップと、
前記第2プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出す第2プロセッサアクセスステップと、
前記第1プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込む第1プロセッサアクセスステップと、
前記バンク制御手段が、前記第1プロセッサからバンク切替要求を受け付けてバンク切替要求フラグをセットし、前記バンク切り替え後に前記バンク切替要求フラグをリセットするバンク切替要求フラグステップと、
前記バンク制御手段が、前記第2プロセッサから前記バンク切替指令を受けて、前記第1および第2送受信領域バンクのバンク切り替えを実行するするバンク切替制御ステップと、
前記第2プロセッサが、前記バンク切替要求フラグステップによって前記バンク切替要求フラグがセットされている場合に、前記バンク制御手段へ前記バンク切替指令を送るステップと、
を含み、
前記第1プロセッサが前記バンク手段に前記送信データを書き込む処理と前記バンク手段から前記受信データを読み出す処理とこれら以外の他の処理を少なくとも含む制御周期として、さらに前記制御周期に次の前記制御周期の待ち時間を含み、前記制御周期における前記送信データを書き込む処理は前記他の処理よりも後の処理であり、かつ、前記送信データを書き込む処理は前記受信データを読み出す処理よりも前の処理であり、
前記第1プロセッサが、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク切替要求を送るステップと、
前記第2プロセッサが、前記バンク制御手段に前記バンク切替要求フラグがセットされている場合に、次の前記制御周期の前記待ち時間と前記他の処理との間に前記バンク制御手段へ前記バンク切替指令を送るステップと、
をさらに含む
ことを特徴とする共有メモリアクセス方法。 - 第1プロセッサと、第2プロセッサと、前記第1および第2プロセッサによって共有される共有メモリとを備え、前記第2プロセッサと接続された伝送路へ送信データを送信し、前記伝送路から受信データを受信するために、前記共有メモリは、前記送信データおよび前記受信データを記憶しバンク切り替え可能な第1および第2送受信領域バンクと、前記第1および第2送受信領域バンクのバンク切り替えを制御するバンク制御手段とを有する少なくとも1つのバンク手段を備え、前記共有メモリを介して、前記第1および第2プロセッサの間で前記送信データと前記受信データとのアクセスを行う共有メモリアクセスシステムに用いられる共有メモリアクセス方法であって、
前記第2プロセッサが、前記バンク制御手段にバンク切替指令を送るバンク切替指令ステップと、
前記第2プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な一方に前記受信データを書き込み、または、前記第1または前記第2送受信領域バンクのアクセス可能な他方から前記送信データを読み出す第2プロセッサアクセスステップと、
前記第1プロセッサが、前記バンク切り替えに応じて、前記第1または前記第2送受信領域バンクのアクセス可能な前記一方から前記受信データを読み出し、または、前記第1または前記第2送受信領域バンクのアクセス可能な前記他方に前記送信データを書き込む第1プロセッサアクセスステップと、を含み、
前記第1送受信領域バンクには、前記受信データを記憶するバンク切り替え可能な第1ないし第3受信領域バンクからなる受信領域バンクのいずれか一つのバンクと、前記送信データを記憶するバンク切り替え可能な第1ないし第3送信領域バンクからなる送信領域バンクのいずれか一つのバンクとが対応し、
前記第2送受信領域バンクには、前記受信領域バンクのいずれか一つの他のバンクと、前記送信領域バンクのいずれか一つの他のバンクとが対応し、
前記受信領域バンクおよび前記送信領域バンクの残りのバンクが、前記第1および第2送受信領域バンクに含まれない待機バンクに対応するように区分され、
前記第1および第2送受信領域バンクは、さらに、前記受信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、前記送信領域バンクの前記いずれか一つのバンクと前記他のバンクとの間でバンク切り替え可能であり、
前記バンク切替指令は、前記受信領域バンクに対する受信領域バンク第1切替指令および受信領域バンク第2切替指令と、前記送信領域バンクに対する送信領域バンク第1切替指令および送信領域バンク第2切替指令とを含み、
前記バンク制御手段は、
前記第1プロセッサからの前記受信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして最も直近に前記受信データが書き込まれた前記第1ないし第3受信領域バンクのいずれか一つのバンクに前記受信領域バンクを切り替える受信領域バンク第1切替制御手段と、
前記第2プロセッサからの前記受信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして前記第1ないし第3受信領域バンクのうちの前記待機バンクに前記受信領域バンクを切り替える受信領域バンク第2切替制御手段と、
前記第1プロセッサからの前記送信領域バンク第1切替指令に応じて、前記第1プロセッサがアクセス可能なバンクとして前記第1ないし第3送信領域バンクのうちの前記待機バンクに前記送信領域バンクを切り替える送信領域バンク第1切替制御手段と、
前記第2プロセッサからの前記送信領域バンク第2切替指令に応じて、前記第2プロセッサがアクセス可能なバンクとして最も直近に前記送信データが書き込まれた前記第1ないし第3送信領域バンクのいずれか一つのバンクに前記送信領域バンクを切り替える送信領域バンク第2切替制御手段と、を有し、
前記第1プロセッサが、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクから前記受信データを読み出し、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクへ前記送信データを書き込むステップと、
前記第2プロセッサが、前記第1ないし第3受信領域バンクのアクセス可能ないずれか一つのバンクへ前記受信データを書き込み、前記第1ないし第3送信領域バンクのアクセス可能ないずれか一つのバンクから前記送信データを読み出すステップと、
をさらに含む
ことを特徴とする共有メモリアクセス方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234091A JP6009902B2 (ja) | 2012-10-23 | 2012-10-23 | 共有メモリアクセスシステムおよび共有メモリアクセス方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234091A JP6009902B2 (ja) | 2012-10-23 | 2012-10-23 | 共有メモリアクセスシステムおよび共有メモリアクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014085820A JP2014085820A (ja) | 2014-05-12 |
JP6009902B2 true JP6009902B2 (ja) | 2016-10-19 |
Family
ID=50788828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012234091A Active JP6009902B2 (ja) | 2012-10-23 | 2012-10-23 | 共有メモリアクセスシステムおよび共有メモリアクセス方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6009902B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109690490A (zh) | 2016-09-05 | 2019-04-26 | 三菱电机株式会社 | 嵌入系统、嵌入系统控制方法和数据匹配性判定方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0232432A (ja) * | 1988-07-22 | 1990-02-02 | Fuji Electric Co Ltd | デュアルポートメモリの制御方式 |
JPH04215149A (ja) * | 1990-12-12 | 1992-08-05 | Fuji Electric Co Ltd | プログラマブルコントローラおよびその入出力信号交換回路 |
JP2873229B2 (ja) * | 1997-06-16 | 1999-03-24 | 松下電器産業株式会社 | バッファメモリ制御装置 |
JP2001022707A (ja) * | 1999-07-07 | 2001-01-26 | Matsushita Electric Ind Co Ltd | コマンド駆動制御方法とコマンド駆動制御装置 |
JP2001282650A (ja) * | 2000-03-29 | 2001-10-12 | Mitsubishi Electric Corp | データバッファリング装置およびこのデータバッファリング装置を用いた分散制御システム |
WO2008001433A1 (fr) * | 2006-06-28 | 2008-01-03 | Mitsubishi Electric Corporation | Appareil de communication de données |
EP2192495A1 (de) * | 2008-11-11 | 2010-06-02 | Thomson Licensing | Verfahren zur Bearbeitung von Daten mittels Dreifach-Pufferung |
JP5667867B2 (ja) * | 2010-12-24 | 2015-02-12 | 株式会社東芝 | データ転送装置およびデータ転送方法 |
-
2012
- 2012-10-23 JP JP2012234091A patent/JP6009902B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014085820A (ja) | 2014-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7958184B2 (en) | Network virtualization in a multi-node system with multiple networks | |
JP4845522B2 (ja) | システムバス制御装置、集積回路およびデータ処理システム | |
WO2019056771A1 (zh) | 分布式存储系统升级管理的方法、装置及分布式存储系统 | |
JP4922262B2 (ja) | 制御装置 | |
US20140068115A1 (en) | Information processing apparatus, information processing method, computer-readable recording medium having stored therein program | |
EP2693343B1 (en) | Parallel processing system and parallel processing system operation method | |
JP6009902B2 (ja) | 共有メモリアクセスシステムおよび共有メモリアクセス方法 | |
KR101994929B1 (ko) | 집합 통신 수행 방법 및 이를 이용한 집합 통신 시스템 | |
JP5754504B2 (ja) | 管理装置、情報処理装置、情報処理システム及びデータ転送方法 | |
US9594651B2 (en) | Parallel computer system and control method for parallel computer system | |
JP5006526B2 (ja) | 割り込み分配装置 | |
US9015717B2 (en) | Method for processing tasks in parallel and selecting a network for communication | |
JP2015215803A (ja) | プログラマブルコントローラ、及び演算処理システム | |
JP6428380B2 (ja) | 並列計算システム、ジョブ管理装置、ジョブ管理プログラム、およびジョブ管理方法 | |
CN101529387B (zh) | 多处理器系统、其控制方法和信息存储介质 | |
KR20140122966A (ko) | 자율 컴퓨팅 장치들간의 토픽을 공유하는 장치 및 그 방법 | |
JP2009251652A (ja) | マルチコアシステム | |
CN102722466A (zh) | 一种3取2或2取2控制系统中的16位多总线电路 | |
CA2393875A1 (en) | Inter-nodal data transfer system and data transfer apparatus | |
WO2013062109A1 (ja) | I/oデバイス制御システムおよびi/oデバイス制御方法 | |
JP2004152156A (ja) | インタフェース変換装置 | |
JP4833911B2 (ja) | プロセッサユニットおよび情報処理方法 | |
JP5705185B2 (ja) | 通信装置及びその制御方法、並びに、コンピュータプログラム | |
JP5445561B2 (ja) | 情報処理システムおよび情報処理方法 | |
JP5230545B2 (ja) | 制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160915 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6009902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |