JP4845522B2 - システムバス制御装置、集積回路およびデータ処理システム - Google Patents
システムバス制御装置、集積回路およびデータ処理システム Download PDFInfo
- Publication number
- JP4845522B2 JP4845522B2 JP2006021115A JP2006021115A JP4845522B2 JP 4845522 B2 JP4845522 B2 JP 4845522B2 JP 2006021115 A JP2006021115 A JP 2006021115A JP 2006021115 A JP2006021115 A JP 2006021115A JP 4845522 B2 JP4845522 B2 JP 4845522B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- width
- data
- transfer
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 claims description 24
- 238000013500 data storage Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 14
- 101100015410 Dictyostelium discoideum gnt1 gene Proteins 0.000 description 11
- 101100228944 Micromonospora echinospora gntA gene Proteins 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 101100290429 Mus musculus Mcm3 gene Proteins 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 101100326662 Aspergillus oryzae (strain ATCC 42149 / RIB 40) cmdA gene Proteins 0.000 description 1
- 101100152882 Chondromyces crocatus cmdE gene Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
本発明は、システムバスを有効活用し、効率的なデータ転送を実現するシステムバス制御装置、集積回路およびデータ処理システムに関する。
ＬＳＩのシステムバスあるいはパソコンや画像処理装置のシステムバスまたは各種データ処理装置のシステムバスを有効活用し、効率的なデータ転送するためにバス調停を行うことが公知である。特許文献１は、アドレス／データバスを複数のビット幅に分割し、複数のブロックに分割したブロックごとの値のうち、変化のあったブロックの値のみを転送するものである。また特許文献２は、システムバスを複数ビットに分割し、非同期に使用可能なシステムバスである。特許文献３は、バスを複数のバスラインの単位に分割して、データ転送量に対応してバスを使用することにより、バスの使用効率を向上するものである。特許文献４データバスをバス幅に分割し、それぞれにバス使用権を設け、データ転送要求に対して、分割したバスの使用権を出すように調停するものである。
特開平１１−３４５１９６号公報
特開平０９−３１９６９９号公報
特開平５−２８２２４２号公報
特開２００４−１１０２２４号公報
特許文献１によれば、転送速度を向上することができる。特許文献２によれば、非同期に転送することが可能になる。特許文献３によれば、バスを複数のバスラインに分割するので、より効率的にバスを使用することができる。特許文献４によれば、バスの一方の半分を送信側、バスの他の半分を受信側のように分割して使用することができる。
しかしながら、転送要求したバス幅が使用許可されたバス幅より大きい場合は、データ転送できないので、待機しなければならなかった。
しかしながら、転送要求したバス幅が使用許可されたバス幅より大きい場合は、データ転送できないので、待機しなければならなかった。
図１３は転送要求したバス幅が転送許可されたバス幅より大きく、データ転送を待機する場合を説明するためのタイミング図である。図１３の縦方向はシステムバスのバス幅を示し、横方向は転送タイミングを示す。バス幅は、８ビット単位のシステムバスが４つあることを示している。図１３は、タイミングｔ１〜ｔ８まで、バスマスタＡ（８ビット）と、バスマスタＢ（１６ビット）がデータ転送していることを示している。このとき８ビットのバス幅は空き状態になっている。
このタイミングｔ１〜ｔ８の間に、バスマスタＣから１６ビットの転送要求があると、システムバスは８ビットの空きしかないため、バスマスタＡまたはＢの転送が終了するまで、バスマスタＣは転送要求を待機しなければならない。そして、バスマスタＡまたはＢの転送が終了すると、システムバスに１６ビットの空きができるので、バスマスタＣはタイミングｔ９から転送することができる。また図１３に示す例では、タイミングｔ９でバスマスタＡとＢの転送が終了して、システムバスには３２ビット分の空きができるが、この例では、１６ビット分を使用し、１６ビットは空き状態であることを示している。
このタイミングｔ１〜ｔ８の間に、バスマスタＣから１６ビットの転送要求があると、システムバスは８ビットの空きしかないため、バスマスタＡまたはＢの転送が終了するまで、バスマスタＣは転送要求を待機しなければならない。そして、バスマスタＡまたはＢの転送が終了すると、システムバスに１６ビットの空きができるので、バスマスタＣはタイミングｔ９から転送することができる。また図１３に示す例では、タイミングｔ９でバスマスタＡとＢの転送が終了して、システムバスには３２ビット分の空きができるが、この例では、１６ビット分を使用し、１６ビットは空き状態であることを示している。
本発明は、以上のようにシステムバスに空きがあっても、そのバス幅が転送要求したバス幅より小さい場合に待機しなければならないような状況、あるいはシステムバスが空いているにも関わらず、データ転送要求したバス幅分しか使用されないような状況に鑑みてなされた発明である。即ち、転送要求したバス幅が使用許可されたバス幅よりも大きい場合でもデータ転送を可能にするシステムバス制御装置を提供するものである。また使用可能なバス幅が転送要求したバス幅より大きい場合、その大きな使用可能なバス幅を使用してデータ転送することを可能にするシステムバス制御装置を提供するものである。
このように、本発明は、システムバスを有効利用し、効率的データ転送を実現するシステムバス制御装置を提供することを目的とするものである。
このように、本発明は、システムバスを有効利用し、効率的データ転送を実現するシステムバス制御装置を提供することを目的とするものである。
上記課題を解決するため、本発明のシステムバス制御装置は、転送するデータの幅が異なる複数のバスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、前記複数のバスマスタのいずれか１つのバスマスタから転送要求があった場合に、前記バス状況監視部が監視している前記各バスの使用状況または空き状況に基づいて、前記バスマスタに転送許可するバス幅を割当てるバス割当部と、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅に合わせて分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅に合わせて結合するバス幅可変部とを備える。これにより、使用許可が与えられたバス幅に合わせてデータ転送するバス幅を変更するので、転送要求を待機させない。
前記バス状況監視部は、前記システムバスの各バスの使用状況または空き状況を検知し、または前記バスマスタが転送要求したデータの幅とデータ量から前記システムバスの使用状況または空き状況を保持することが望ましい。これにより、システムバスの使用状況または空き状況に対応して転送要求されたデータを転送することができる。
また、前記バスマスタが転送要求したデータが転送できない場合にデータを貯蔵するデータ貯蔵部を更に備え、前記データ貯蔵部にデータが貯蔵されている場合に、前記バス状況監視部が使用されていないバスを検出したとき、または保持した使用状況または空き状況から使用されていないバスを割り出したとき、前記バス幅可変部は、前記使用されていないバス幅に対応するバス幅になるように、前記データ貯蔵部に貯蔵されたデータのバス幅を結合することが望ましい。これにより、システムバスが全部使用中の場合は、バッファにデータを一時記憶し、バスが使用できる状態になったときは、その使用できるバス幅に合わせてデータを結合するので、転送時間を短くすることができる。
また、前記バス割当部が割当てるバス幅は、前記転送要求したバス幅の２の階乗倍または２の階乗分の１であるとよい。これにより、半端な空きのバスを作らない。
また、前記バスマスタが転送要求したデータが転送できない場合にデータを貯蔵するデータ貯蔵部を更に備え、前記データ貯蔵部にデータが貯蔵されている場合に、前記バス状況監視部が使用されていないバスを検出したとき、または保持した使用状況または空き状況から使用されていないバスを割り出したとき、前記バス幅可変部は、前記使用されていないバス幅に対応するバス幅になるように、前記データ貯蔵部に貯蔵されたデータのバス幅を結合することが望ましい。これにより、システムバスが全部使用中の場合は、バッファにデータを一時記憶し、バスが使用できる状態になったときは、その使用できるバス幅に合わせてデータを結合するので、転送時間を短くすることができる。
また、前記バス割当部が割当てるバス幅は、前記転送要求したバス幅の２の階乗倍または２の階乗分の１であるとよい。これにより、半端な空きのバスを作らない。
また、本発明のシステムバス制御装置は、前記バス状況監視部が、更に前記バスマスタが転送要求したバス幅とデータ量から、データ転送の終了予定タイミングを算出する終了予定部を有することが望ましい。これにより、システムバスを計画的に使用することができる。
また、本発明のシステムバス制御装置は、前記バス割当部が、バスマスタから優先順位の高い転送要求があった場合、その優先順位の高い転送要求のバス幅分だけ転送中のデータのバス幅を減少させると共に、前記優先順位の高い転送要求をしたバスマスタにシステムバスを割当てることが望ましい。これにより、システムのパフォーマンスが向上する。
また前記優先順位は、前記バスマスタまたは前記バスマスタに対応する前記バス幅可変部に対して予め割り当てられていることが望ましい。これにより、優先順位に従って転送することができる。
前記優先順位は、前記バスマスタが転送要求したデータ量に応じて割り当てられることが望ましい。これにより、データ量の順に転送することができる。
また、本発明のシステムバス制御装置は、前記バス割当部が、バスマスタから優先順位の高い転送要求があった場合、その優先順位の高い転送要求のバス幅分だけ転送中のデータのバス幅を減少させると共に、前記優先順位の高い転送要求をしたバスマスタにシステムバスを割当てることが望ましい。これにより、システムのパフォーマンスが向上する。
また前記優先順位は、前記バスマスタまたは前記バスマスタに対応する前記バス幅可変部に対して予め割り当てられていることが望ましい。これにより、優先順位に従って転送することができる。
前記優先順位は、前記バスマスタが転送要求したデータ量に応じて割り当てられることが望ましい。これにより、データ量の順に転送することができる。
また、別の観点によれば、本発明は集積回路であって、転送するデータの幅が異なる複数のバスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、前記複数のバスマスタのいずれか１つのバスマスタから転送要求があった場合に、前記バス状況監視部が監視している前記各バスの使用状況または空き状況に基づいて、前記バスマスタに転送許可するバス幅を割当てるバス割当部と、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅に合わせて分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅に合わせて結合するバス幅可変部とを備えることを特徴とする。これによりシステムバス制御装置は集積回路として得ることができる。
更に本発明は別の観点によれば、バスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、前記システムバスに接続され、転送するデータを一時記憶するバッファと、バス幅を変更するバス幅可変部を有する、転送するデータの幅が異なる複数の複数のバスマスタと、前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、前記バスマスタからの転送要求があった場合に、前記バス状況監視部によって監視されているシステムバスの使用状況または空き状況に基づいて、前記バスマスタに転送許可するバス幅を割当てるバス割当部を有するバスアービタとを備え、前記バス幅可変部は、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅に合わせて分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅に合わせて結合するデータ処理システムである。
更に本発明は別の観点によれば、バスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、前記システムバスに接続され、転送するデータを一時記憶するバッファと、バス幅を変更するバス幅可変部を有する、転送するデータの幅が異なる複数の複数のバスマスタと、前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、前記バスマスタからの転送要求があった場合に、前記バス状況監視部によって監視されているシステムバスの使用状況または空き状況に基づいて、前記バスマスタに転送許可するバス幅を割当てるバス割当部を有するバスアービタとを備え、前記バス幅可変部は、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅に合わせて分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅に合わせて結合するデータ処理システムである。
本発明によれば、システムバスに空きがある場合、その空きのバス幅に対応させて転送要求のバス幅を変更するので、バスを全部有効に使用し、したがって転送要求のあるデータを待機状態にすることがなくなるか、待機時間を短くすることができる。その結果システムバスを有効活用し、効率的なデータ転送を実現する。
また優先順位の高い転送データは、優先順位の低いデータより優先して転送することができる。
また優先順位の高い転送データは、優先順位の低いデータより優先して転送することができる。
本発明は、ＡＳＩＣ技術によって作成されるＬＳＩのシステムバスあるいはパソコンや画像形成装置のシステムバスまたは各種データ処理装置のシステムバスを有効活用し、効率的にデータ転送するシステムバス制御装置である。
以下には、本発明のシステムバス制御装置をＬＳＩに適用した場合の構成図を示す図１を用いて、説明する。
図１に示すように、バスマスタ１は、バスマスタ側制御部２を介してシステムバス３に接続される。バスマスタ１およびバスマスタ側制御部２は複数あり、図１では、バスマスタ１およびバスマスタ側制御部２をそれぞれ５つ示している。バスマスタ１およびバスマスタ側制御部２は、５つ以上であってもよく、またこれ以下であってもよい。各バスマスタ１及び各バスマスタ側制御部２を区別して説明する場合は、添え字ａ〜ｅを付して説明する。バスマスタ１ａ、１ｄは８ビットのデータ信号を送信または受信し、バスマスタ側制御部２ａ、２ｄと８ビットデータ線によりそれぞれ接続される。バスマスタ１ｂ、１ｃ、１ｅは１６ビットのデータ信号を送信または受信し、バスマスタ側制御部２ｂ、２ｃ、２ｅと１６ビットデータ線によりそれぞれ接続される。
またシステムバス３は、ターゲット側制御部４を介してターゲット５に接続される。ターゲット側制御部４およびターゲット５は複数あり、図１では、ターゲット側制御部４およびターゲット５をそれぞれ３つ示している。ターゲット側制御部４およびターゲット５は、３つ以上であってもよく、またこれ以下であってもよい。
図１にはシステムバス３だけを示し、アドレスライン、コマンドラインを図示していないが、アドレスライン、コマンドラインは別に備えられ、バスマスタ側制御部２とターゲット側制御部４を接続する。
また、システムバス３にバスアービタ６が接続される。上記バスマスタ側制御部２および４は図２を用い、バスアービタ６は図３を用いて後述する。
以下には、本発明のシステムバス制御装置をＬＳＩに適用した場合の構成図を示す図１を用いて、説明する。
図１に示すように、バスマスタ１は、バスマスタ側制御部２を介してシステムバス３に接続される。バスマスタ１およびバスマスタ側制御部２は複数あり、図１では、バスマスタ１およびバスマスタ側制御部２をそれぞれ５つ示している。バスマスタ１およびバスマスタ側制御部２は、５つ以上であってもよく、またこれ以下であってもよい。各バスマスタ１及び各バスマスタ側制御部２を区別して説明する場合は、添え字ａ〜ｅを付して説明する。バスマスタ１ａ、１ｄは８ビットのデータ信号を送信または受信し、バスマスタ側制御部２ａ、２ｄと８ビットデータ線によりそれぞれ接続される。バスマスタ１ｂ、１ｃ、１ｅは１６ビットのデータ信号を送信または受信し、バスマスタ側制御部２ｂ、２ｃ、２ｅと１６ビットデータ線によりそれぞれ接続される。
またシステムバス３は、ターゲット側制御部４を介してターゲット５に接続される。ターゲット側制御部４およびターゲット５は複数あり、図１では、ターゲット側制御部４およびターゲット５をそれぞれ３つ示している。ターゲット側制御部４およびターゲット５は、３つ以上であってもよく、またこれ以下であってもよい。
図１にはシステムバス３だけを示し、アドレスライン、コマンドラインを図示していないが、アドレスライン、コマンドラインは別に備えられ、バスマスタ側制御部２とターゲット側制御部４を接続する。
また、システムバス３にバスアービタ６が接続される。上記バスマスタ側制御部２および４は図２を用い、バスアービタ６は図３を用いて後述する。
バスマスタ１は、例えば、ＣＰＵやＤＭＡコントローラ入力部、出力部、ＣＰＵ、ＲＡＭであり、これらはＣＰＵは直接ターゲットのデータを読み書きし、ＤＭＡコントローラはターゲット間のデータ転送をＣＰＵに代わって制御するモジュールである。
データを入力または出力する双方向のデバイスである。これらはＤＭＡによって構成するのが好ましい。ターゲット５は、バスマスタ１からアドレス、コマンドを受取り、受取ったアドレス、コマンドをデコードするデバイスであり、その外側に、例えばハードディスク、ＲＯＭ、ＲＡＭのような外部メモリ記憶装置やＩ／Ｏのようなデバイスを接続する。図１に枠で囲んだ箇所がＬＳＩ内またはボード内の構成である。ＬＳＩの大きさによっては、バスマスタ１およびターゲット５を含まないようにして、ＬＳＩを構成してもよい。
バスマスタ１より送信されたコマンド及びデータは、バスマスタ側制御部２、システムバス３およびターゲット側制御部４を介してターゲット５に送信される。ターゲット５はバスマスタ１からのコマンドがライト命令であればデータを入力し、指定されたアドレスに保持する。リード命令であれば指定されたアドレスのデータをバスマスタに対して出力する。
または一のバスマスタ１からシステムバス３を介して他のバスマスタ１に送信される。通常ターゲット４は、バスマスタ１からデータを受信するだけである。
データを入力または出力する双方向のデバイスである。これらはＤＭＡによって構成するのが好ましい。ターゲット５は、バスマスタ１からアドレス、コマンドを受取り、受取ったアドレス、コマンドをデコードするデバイスであり、その外側に、例えばハードディスク、ＲＯＭ、ＲＡＭのような外部メモリ記憶装置やＩ／Ｏのようなデバイスを接続する。図１に枠で囲んだ箇所がＬＳＩ内またはボード内の構成である。ＬＳＩの大きさによっては、バスマスタ１およびターゲット５を含まないようにして、ＬＳＩを構成してもよい。
バスマスタ１より送信されたコマンド及びデータは、バスマスタ側制御部２、システムバス３およびターゲット側制御部４を介してターゲット５に送信される。ターゲット５はバスマスタ１からのコマンドがライト命令であればデータを入力し、指定されたアドレスに保持する。リード命令であれば指定されたアドレスのデータをバスマスタに対して出力する。
または一のバスマスタ１からシステムバス３を介して他のバスマスタ１に送信される。通常ターゲット４は、バスマスタ１からデータを受信するだけである。
図２はバスマスタ側制御部２のブロック図を示す。バスマスタ側制御部２は、バスマスタ１からアドレス信号ｍａｄｒを受信するアドレスライン１１、バスマスタ１から転送要求するバス幅、データ量（またはバースト数）を含むコマンド信号ｍｃｍｄを受信するコマンドライン１２、バスマスタ１からデータ信号ｍｄａｔａを送信または受信するデータライン１３、バスマスタ１から有効信号ｍｖｌｄを受信する有効信号ライン１４を備え、それぞれバッファ１５に接続される。バッファ１５は、各ラインより受信する信号または各ラインに送信する信号を少なくとも単位バースト（例えば、８バースト）分を貯蔵できる容量を有する。バッファ１５は更にバス幅可変部１６に接続される。バス幅可変部１６は、アドレス信号ｓａｄｒをターゲット５に送信するアドレスライン２１、コマンド信号ｓｃｍｄをターゲット５に送信するコマンドライン２２、データ信号ｓｄａｔａをシステムバス３を介して転送するデータライン２３、有効信号ｓｖｌｄをターゲット５に送信する有効信号ライン２４を備える。
バス幅可変部１６は、バスアービタ６から命令されるバスサイズ信号ｂｓｉｚｅに対応して、バスマスタ１から送信されたデータのバス幅を変更するため、バス幅を分割または結合する機能を有する。例えば、バスマスタ１から送信された１６ビット幅のデータを８ビット幅ずつ２サイクルに分割する。または８ビット幅のデータを２つ結合して１６ビット幅のデータを作る。ここで、データを結合する際には、バスマスタ１より送信されたデータのビット幅を２の階乗倍または整数倍するように結合する。またデータを分割する際には、バスマスタ１より送信されたデータのビット幅を２の階乗分の１にするように分割する。またバス幅可変部１６は検出部１７に接続され、バスマスタ１からの転送要求ｍｒｅｑを検出し、バスアービタ６に転送要求ｓｒｅｑを出力する。また検出部１７はバスアービタ６からの転送許可信号ｓｇｎｔを検出し、バスマスタ１に転送許可信号ｍｇｎｔを出力する。
また、バス幅可変部１６は演算部１８に接続され、バスアービタ６からの許可サイズ信号ｂｓｉｚｅを受信して、バスマスタ１から送信されたデータのバス幅を分割するか、結合するかを演算する。
以上は、バスマスタ側制御部２について説明したが、ターゲット側制御部４も同様の構成である。但しターゲット側制御部４では、バスマスタ１に代えてターゲット５が接続され、ターゲット５とシステムバス３の間のデータを処理する。
また、バス幅可変部１６は演算部１８に接続され、バスアービタ６からの許可サイズ信号ｂｓｉｚｅを受信して、バスマスタ１から送信されたデータのバス幅を分割するか、結合するかを演算する。
以上は、バスマスタ側制御部２について説明したが、ターゲット側制御部４も同様の構成である。但しターゲット側制御部４では、バスマスタ１に代えてターゲット５が接続され、ターゲット５とシステムバス３の間のデータを処理する。
図３は、バスアービタ６のブロック図を示す。バスアービタ６は、図３に示すように調停部３１と、演算部３２を備える。調停部３１は各バスマスタ側制御部２ａ〜２ｅに接続され、各バスマスタ側制御部２ａ〜２ｅから転送要求信号ｒｅｑＡ〜ｒｅｑＥを受信する。ここで、Ａ〜Ｅは、バスマスタ１ａ〜１ｅに送信または受信する信号であることを表す。以下も同じ。転送要求信号ｒｅｑＡ〜ｒｅｑＥは、図２に示した各バスマスタ側制御部２の転送要求ｓｒｅｑに相当する。そして調停部３１は演算部３２と交信してバスの調停を行い、各バスマスタ側制御部２ａ〜２ｅに調停の結果として、バスの使用許可信号ｇｎｔＡ〜ｇｎｔＥを送信する。使用許可信号ｇｎｔＡ〜ｇｎｔＥは、図２に示した各バスマスタ側制御部２の転送許可信号ｓｇｎｔに相当する。
演算部３２は調停部３１が転送要求信号ｒｅｑＡ〜ｒｅｑＥを受信したとき、バスＡ〜Ｄの状況をステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤによりチェックする。このチェックすることを請求項では、監視すると称している。各バスＡ〜Ｄの状況のチェックとは、システムバス３を４分割し、その分割した各バスの使用状況または空き状況を検出することである。またはバスアービタ６が転送許可したバス幅とデータ量（またはバースト数）からバスの使用状況または空き状況を保持することである。このようにバスの使用状況または空き状況を保持することにより、システムバスの使用計画を立てることができる。この実施形態の場合、システムバス３は、８ビットことに４つに分割しているので、ステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤは４つであるが、システムバスの大きさ、分割するバス幅によって、ステータス信号の数は変化する。
演算部３２は調停部３１が転送要求信号ｒｅｑＡ〜ｒｅｑＥを受信したとき、バスＡ〜Ｄの状況をステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤによりチェックする。このチェックすることを請求項では、監視すると称している。各バスＡ〜Ｄの状況のチェックとは、システムバス３を４分割し、その分割した各バスの使用状況または空き状況を検出することである。またはバスアービタ６が転送許可したバス幅とデータ量（またはバースト数）からバスの使用状況または空き状況を保持することである。このようにバスの使用状況または空き状況を保持することにより、システムバスの使用計画を立てることができる。この実施形態の場合、システムバス３は、８ビットことに４つに分割しているので、ステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤは４つであるが、システムバスの大きさ、分割するバス幅によって、ステータス信号の数は変化する。
また演算部３２は各バスマスタ側制御部２ａ〜２ｅからコマンド信号ｓｃｍｄＡ〜ｓｃｍｄＥを受信する。コマンド信号ｓｃｍｄＡ〜ｓｃｍｄＥは、図２に示したバスマスタ側制御部２のコマンド信号ｓｃｍｄに相当し、バス幅とデータ量の情報を含む。演算部３２は、コマンド信号ｓｃｍｄＡ〜ｓｃｍｄＥに含まれるバス幅およびデータ量と、各バスの使用状況または空き状況を示すステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤから転送許可する場合のバス幅を演算する。この演算のとき、バス幅とともに、使用するバス位置を求める。その演算結果をバスの使用許可信号ｇｎｔＡ〜ｇｎｔＥとともに、転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを転送要求したバスマスタ側制御部２に与える。このように転送許可するバス幅を演算し、転送許可バス幅信号を送信することを請求項ではバス幅を割当てると称している。
転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥは、図２に示したバスマスタ側制御部２の許可サイズ信号ｂｓｉｚｅに相当する。使用許可信号ｇｎｔＡ〜ｇｎｔＥと転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥは、転送要求したバスマスタ側制御部２だけでなく、転送先のターゲット側制御部４に送信してもよい。あるいは、転送許可を受けたバスマスタ側制御部２が転送先のターゲット側制御部４または転送先のバスマスタ側制御部２に使用許可信号ｇｎｔＡ〜ｇｎｔＥと転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを転送してもよい。バスアービタ６は使用許可信号ｇｎｔＡ〜ｇｎｔＥと転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥだけでなく、データ量（またはバースト数）、バスラインの位置信号を含んでもよい。
転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥは、図２に示したバスマスタ側制御部２の許可サイズ信号ｂｓｉｚｅに相当する。使用許可信号ｇｎｔＡ〜ｇｎｔＥと転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥは、転送要求したバスマスタ側制御部２だけでなく、転送先のターゲット側制御部４に送信してもよい。あるいは、転送許可を受けたバスマスタ側制御部２が転送先のターゲット側制御部４または転送先のバスマスタ側制御部２に使用許可信号ｇｎｔＡ〜ｇｎｔＥと転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを転送してもよい。バスアービタ６は使用許可信号ｇｎｔＡ〜ｇｎｔＥと転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥだけでなく、データ量（またはバースト数）、バスラインの位置信号を含んでもよい。
本発明のバスシステム制御装置は以上のように構成され、次のように動作する。
図４は、本発明のシステムバス制御装置により、バス幅を分割してデータ転送する場合のタイミングを示す。図４は、８ビット単位のシステムバスが４つある場合に、タイミングｔ１〜ｔ８まで、バスマスタ１ａ（８ビット）と、バスマスタ１ｂ（１６ビット）のデータを転送していることを示している。図４にはバスマスタ１ａのデータをＡ１〜Ａ８で表し、バスマスタ１ｂのデータをＢ１〜Ｂ８で表している。以下も同じ。このタイミングｔ１〜ｔ８の間に、バスマスタ１ｃから１６ビットの転送要求があると、システムバス３には８ビットの空きがあるので、バスアービタ６はバスマスタ１ｃに対して転送許可を与える。但し，このとき転送許可するバス幅は、８ビットである。そのためバスマスタ１ｃのデータ幅可変部１６は、１６ビットのデータを８ビットずつの２サイクルの信号Ｃ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ・・・のように分割する。バスアービタ６の使用許可信号ｇｎｔＣおよび転送許可バス幅信号ｂｓｉｚｅＣ、バスラインの位置情報は、バスマスタ１ｃのバスマスタ側制御部２ｃに与えるだけでなく、転送先のバスマスタまたはターゲットに対しても送信するとよい。または転送許可を受けたバスマスタ１ｃより送信するコマンドｍｃｍｄの中に含めて送信してもよい。このようにして８ビット幅に分割したデータを転送するので、システムバス３の空きを有効に使用することができる。その結果として、バスの使用効率を向上させることができる。
図４は、本発明のシステムバス制御装置により、バス幅を分割してデータ転送する場合のタイミングを示す。図４は、８ビット単位のシステムバスが４つある場合に、タイミングｔ１〜ｔ８まで、バスマスタ１ａ（８ビット）と、バスマスタ１ｂ（１６ビット）のデータを転送していることを示している。図４にはバスマスタ１ａのデータをＡ１〜Ａ８で表し、バスマスタ１ｂのデータをＢ１〜Ｂ８で表している。以下も同じ。このタイミングｔ１〜ｔ８の間に、バスマスタ１ｃから１６ビットの転送要求があると、システムバス３には８ビットの空きがあるので、バスアービタ６はバスマスタ１ｃに対して転送許可を与える。但し，このとき転送許可するバス幅は、８ビットである。そのためバスマスタ１ｃのデータ幅可変部１６は、１６ビットのデータを８ビットずつの２サイクルの信号Ｃ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ・・・のように分割する。バスアービタ６の使用許可信号ｇｎｔＣおよび転送許可バス幅信号ｂｓｉｚｅＣ、バスラインの位置情報は、バスマスタ１ｃのバスマスタ側制御部２ｃに与えるだけでなく、転送先のバスマスタまたはターゲットに対しても送信するとよい。または転送許可を受けたバスマスタ１ｃより送信するコマンドｍｃｍｄの中に含めて送信してもよい。このようにして８ビット幅に分割したデータを転送するので、システムバス３の空きを有効に使用することができる。その結果として、バスの使用効率を向上させることができる。
図５は、本発明のシステムバス制御装置により、バス幅を結合してデータ転送する場合のタイミングを示す。図５は、８ビット単位のシステムバスが４つある場合に、タイミングｔ１〜ｔ８まで、バスマスタ１ａ（８ビット幅のデータＡ）と、バスマスタ１ｂ（１６ビット幅のデータＢ）、バスマスタ１ｃ（８ビット幅のデータＣ）がそれぞれデータ転送していることを示している。ここで、タイミングｔ１〜ｔ８の間に、バスマスタ１ｄのバスマスタ側制御部２ｄから８ビット幅のデータＤの転送要求があると、システムバス３は全く空きがないので、バスアービタ６はバスマスタ１ｄのバスマスタ側制御部２ｄに待機命令を出す。あるいは、使用許可信号ｇｎｔＤを出すが、そのとき許可する転送許可バス幅信号ｂｓｉｚｅＤは、バス幅が０である、と言うようにしてもよい。そのためバスマスタ１ｄからのデータはバッファ１５ｄに一時貯蔵される。
そして、タイミングｔ９のとき、バスマスタ１ａ、１ｂ、１ｃのデータ転送が終了して、３２ビット幅の空きができる。したがってバスアービタ６は、バスマスタ１ｄに使用許可信号ｇｎｔＤと３２ビット幅の転送許可バス幅信号ｂｓｉｚｅＤを出す。すると、バスマスタ１ｄのデータ幅可変部１６ｄは、８ビット幅のデータを４つ結合して３２ビット幅のデータを作成する。このとき、バスマスタ１ｄは３２ビット全部を使用せずに、１６ビットまたは２４ビットを使用しても構わない。
このようにしてデータを結合して、３２ビット幅のデータとして転送する。これにより、データ転送時間を短くすることができ、データの効率的転送を実現する。
そして、タイミングｔ９のとき、バスマスタ１ａ、１ｂ、１ｃのデータ転送が終了して、３２ビット幅の空きができる。したがってバスアービタ６は、バスマスタ１ｄに使用許可信号ｇｎｔＤと３２ビット幅の転送許可バス幅信号ｂｓｉｚｅＤを出す。すると、バスマスタ１ｄのデータ幅可変部１６ｄは、８ビット幅のデータを４つ結合して３２ビット幅のデータを作成する。このとき、バスマスタ１ｄは３２ビット全部を使用せずに、１６ビットまたは２４ビットを使用しても構わない。
このようにしてデータを結合して、３２ビット幅のデータとして転送する。これにより、データ転送時間を短くすることができ、データの効率的転送を実現する。
図６は、本発明のシステムバス制御装置が優先順位の高いデータを優先して転送する場合を示す。図６は、８ビット単位のシステムバスが４つある場合に、タイミングｔ１〜ｔ４まで、バスマスタ１ａ（８ビット幅のデータＡ）と、バスマスタ１ｂ（１６ビット幅のデータＢ）をデータ転送していることを示している。ここで、タイミングｔ５のとき、優先順位の高いバスマスタ１ｅから１６ビット幅の転送要求があると、システムバス３は８ビット幅の空きしかないので、バスアービタ６は、優先順位が低いバスマスタ１ｂに転送許可バス幅信号ｂｓｉｚｅＢのバス幅を１６ビットから８ビットに減少させる。このためバスマスタ１ｂのバス幅可変部１６ｂは８ビットに変更する。従って、タイミングｔ５〜ｔ８では８ビットのバス幅でデータ転送している。
これにより、空きのバス幅が１６ビットになるので、バスマスタ１ｅに１６ビット幅の転 送許可バス幅信号ｂｓｉｚｅＢを出す。このような結果、バスマスタ１ａ及び１ｂが使用するバス幅は８ビットになり、バスマスタ１ｅが使用するバス幅は１６ビットになる。
そして、タイミングｔ９のとき、バスマスタ１ａの転送が終了するので、バスマスタ１ｂと１ｅがシステムバスを１６ビットずつ使用してデータ転送を再開する。このとき、使用するバス位置が変更するので、バスアービタ６はバス位置の変更情報をバスマスタ側制御部２に送信する。
これにより、空きのバス幅が１６ビットになるので、バスマスタ１ｅに１６ビット幅の転 送許可バス幅信号ｂｓｉｚｅＢを出す。このような結果、バスマスタ１ａ及び１ｂが使用するバス幅は８ビットになり、バスマスタ１ｅが使用するバス幅は１６ビットになる。
そして、タイミングｔ９のとき、バスマスタ１ａの転送が終了するので、バスマスタ１ｂと１ｅがシステムバスを１６ビットずつ使用してデータ転送を再開する。このとき、使用するバス位置が変更するので、バスアービタ６はバス位置の変更情報をバスマスタ側制御部２に送信する。
この例では、バスマスタ１ｂは１６ビット幅のデータを８ビット幅のデータに変更して転送するが、場合によっては空きのバス幅がなくなることがある。そのような場合、バスマスタ１ｂに対して、転送許可は与えたままで、転送許可バス幅信号ｂｓｉｚｅＢのバス幅を０にする。このように転送許可バス幅信号ｂｓｉｚｅＢのバス幅を０にすることにより、バスマスタ１ｂに対して転送の中止でなく、一時停止であることを示し、空きのバス幅が発生したとき、継続して転送を再開することができる。
以上のようにして、バスマスタ１ａ、１ｂが転送中に、優先順位の高いバスマスタ１ｅの転送要求がきた場合、優先順位の低いバスマスタ１ｂからの転送要求は、バスマスタ１ｅの転送要求に必要なバス幅を解放するので、バスマスタ１ｅの転送帯域を保証することができる。ここで、優先順位はバスマスタごとまたはそのバスマスタに対応するバス幅可変部に予め設定しておいてもよい。またデータ量によって決めてもよい。データ量が大きすぎる場合は、他のデータ量の小さいデータを優先させるようにデータ量の小さい順に優先順位を高くするとよい。例えば、データは単位バースト（例えば、８バースト）で区切られるが、そのような場合でも単位バーストが継続するようなデータは、データ量が大きすぎると判定してもよい。また画像形成装置では、レーザプリンタのポリゴンミラーが回転しており、感光体をスキャンしているときは、プリントデータを優先させる。そして感光体をスキャンしていないときは、他のデータを優先させるようにしてもよい。あるいは転送時刻が決められているようなデータはその時刻のとき優先させるようにする。
以上に説明した図４のタイミングを、図７に示すバスアービタ６のフローチャートを用いて処理順に説明する。
最初のステップＳ１は、システムバス制御装置が転送要求の有無を検出するステップである。転送要求の有無は、バスアービタ６の調停部３１が転送要求信号ｒｅｑＡ〜ｒｅｑＥの有無によって検出する。転送要求がなければステップＳ１に戻る。転送要求があると、ステップＳ２に進み、転送要求されたバス幅をバスアービタ６の演算部３２がコマンド信号ｃｍｄＡ〜ｃｍｄＥによってチェックする。次にステップＳ３では現在のシステムバス３の空きバス幅を演算部３２がステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤによってチェックする。次のステップＳ４では、上記転送要求のあったデータのバス幅より、空きのバス幅が大きいか否か判断する。転送要求のあったデータのバス幅より、空きのバス幅が大きい場合は、転送可能であるので、ステップＳ５で転送要求のあったバスマスタ１に使用許可信号ｇｎｔＡ〜Ｅとともに空きのバス幅情報を含む転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを与える。もし、転送要求のあったデータのバス幅より、空きのバス幅が小さい場合は、ステップＳ６で空きバス幅での転送許可を使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥに出す。空きバス幅での転送許可を受けたバスマスタ１のバス幅可変部１６は、空きバス幅にデータ幅を分割して転送を実施する。
このようにして、転送が終了すると、ステップＳ１に戻る。
最初のステップＳ１は、システムバス制御装置が転送要求の有無を検出するステップである。転送要求の有無は、バスアービタ６の調停部３１が転送要求信号ｒｅｑＡ〜ｒｅｑＥの有無によって検出する。転送要求がなければステップＳ１に戻る。転送要求があると、ステップＳ２に進み、転送要求されたバス幅をバスアービタ６の演算部３２がコマンド信号ｃｍｄＡ〜ｃｍｄＥによってチェックする。次にステップＳ３では現在のシステムバス３の空きバス幅を演算部３２がステータス信号ｂｓｔｓＡ〜ｂｓｔｓＤによってチェックする。次のステップＳ４では、上記転送要求のあったデータのバス幅より、空きのバス幅が大きいか否か判断する。転送要求のあったデータのバス幅より、空きのバス幅が大きい場合は、転送可能であるので、ステップＳ５で転送要求のあったバスマスタ１に使用許可信号ｇｎｔＡ〜Ｅとともに空きのバス幅情報を含む転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを与える。もし、転送要求のあったデータのバス幅より、空きのバス幅が小さい場合は、ステップＳ６で空きバス幅での転送許可を使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥに出す。空きバス幅での転送許可を受けたバスマスタ１のバス幅可変部１６は、空きバス幅にデータ幅を分割して転送を実施する。
このようにして、転送が終了すると、ステップＳ１に戻る。
図８のフローチャートは、図５に示した結合転送の場合を説明するフローである。
ステップＳ１１〜Ｓ１３は、図４のステップＳ１〜Ｓ３と同じである。
ステップＳ１４で、システムバス３に空きのバス幅があるか否か判断する。空きのバス幅がない場合は、ステップＳ１７に進む。
システムバス３に空きのバス幅がある場合は、ステップＳ１５に進み、上記転送要求のあったバス幅より、空きのバス幅が大きいか否か判断する。転送要求のあったバス幅より、空きのバス幅が大きい場合は、転送可能であるので、ステップＳ１６でバスアービタ６は空きのバス幅を使用する転送許可を、転送要求のあったバスマスタに使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを送信する。したがってバスマスタは、空きのバス幅に一致するようにバス幅を結合する。
もし、ステップＳ１５で、転送要求のあったバス幅より、空きのバス幅が小さい場合は、ステップＳ１７に進み、空きバス幅での転送許可を、使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを送信する。したがって、バスマスタは、空きバス幅に一致するようにバス幅を分割して転送を実施する。
ステップＳ１１〜Ｓ１３は、図４のステップＳ１〜Ｓ３と同じである。
ステップＳ１４で、システムバス３に空きのバス幅があるか否か判断する。空きのバス幅がない場合は、ステップＳ１７に進む。
システムバス３に空きのバス幅がある場合は、ステップＳ１５に進み、上記転送要求のあったバス幅より、空きのバス幅が大きいか否か判断する。転送要求のあったバス幅より、空きのバス幅が大きい場合は、転送可能であるので、ステップＳ１６でバスアービタ６は空きのバス幅を使用する転送許可を、転送要求のあったバスマスタに使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを送信する。したがってバスマスタは、空きのバス幅に一致するようにバス幅を結合する。
もし、ステップＳ１５で、転送要求のあったバス幅より、空きのバス幅が小さい場合は、ステップＳ１７に進み、空きバス幅での転送許可を、使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを送信する。したがって、バスマスタは、空きバス幅に一致するようにバス幅を分割して転送を実施する。
図９のフローチャートは、図６に示した優先転送の場合を説明するフローである。
ステップＳ２１からステップＳ２４までは、図７のフローチャートで説明したステップＳ１〜ステップＳ４と同じである。そしてステップＳ２４で空きバス幅が転送要求してきたバス幅より大きい場合（Ｓ２４のＹ）は、ステップＳ３２に進み、図７のステップＳ５と同様に転送要求してきたバス幅での転送許可を与える。
しかし、ステップＳ２４で空きバス幅が転送要求してきたバス幅より小さい場合（Ｓ２４のＮ）は、ステップＳ２５に進み、現在転送中のデータの優先順位より、新たに転送要求してきたデータの優先順位が高いか否か判断する。新たに転送要求してきたデータの優先順位が低い場合（Ｓ２５のＮ）は、通常の転送であり、ステップＳ３１に進み、転送要求してきたバスマスタにシステムバスの空きバス幅での転送許可を与える。転送許可を与えられたバスマスタは、転送許可されたバス幅になるようにバス幅を分割して転送を実施する。
ステップＳ２１からステップＳ２４までは、図７のフローチャートで説明したステップＳ１〜ステップＳ４と同じである。そしてステップＳ２４で空きバス幅が転送要求してきたバス幅より大きい場合（Ｓ２４のＹ）は、ステップＳ３２に進み、図７のステップＳ５と同様に転送要求してきたバス幅での転送許可を与える。
しかし、ステップＳ２４で空きバス幅が転送要求してきたバス幅より小さい場合（Ｓ２４のＮ）は、ステップＳ２５に進み、現在転送中のデータの優先順位より、新たに転送要求してきたデータの優先順位が高いか否か判断する。新たに転送要求してきたデータの優先順位が低い場合（Ｓ２５のＮ）は、通常の転送であり、ステップＳ３１に進み、転送要求してきたバスマスタにシステムバスの空きバス幅での転送許可を与える。転送許可を与えられたバスマスタは、転送許可されたバス幅になるようにバス幅を分割して転送を実施する。
転送要求してきたデータの優先順位が高い場合（Ｓ２５のＹ）は、ステップＳ２６に進み、優先順位が低いバスマスタに対して、優先順位の高いバスマスタが転送する場合に不足するバス幅を減少させるようにバス幅の変更を命令する。命令を受けたバスマスタはバス幅を変更するためバス幅を分割して転送を実施する。次にステップＳ２７では転送要求してきたバスマスタに使用許可信号ｇｎｔＡ〜Ｅとともに転送許可バス幅信号ｂｓｉｚｅＡ〜ｂｓｉｚｅＥを送信する。次のステップＳ２８では転送が終了したか否か判断する。転送が終了していなければ、ステップＳ２８に戻る。転送が終了すると、次のステップＳ２９ではバス幅を減少させたバスマスタの転送が終了したか否か判断する。終了している場合（Ｓ２９のＹ）はステップＳ２１に戻る。終了していない場合（Ｓ２９のＮ）はステップＳ３０に進み、そのバスマスタにバス幅を減少させる前のバス幅での転送を許可する。元のバス幅での転送許可を受けたバスマスタは、バス幅を元のバス幅に変更して転送を実施する。
以上のように、データ転送の終了または新たな転送要求によって、システムバスの使用状況が変化するとき、バスアービタ６の調停部３１および演算部３２は使用許可するバス幅、バス位置を割当て直すことにより、システムバスを有効活用し、効率的なデータ転送を実現する。
以上のように、データ転送の終了または新たな転送要求によって、システムバスの使用状況が変化するとき、バスアービタ６の調停部３１および演算部３２は使用許可するバス幅、バス位置を割当て直すことにより、システムバスを有効活用し、効率的なデータ転送を実現する。
次に本発明をタイムチャートで説明する。
図１０は、通常転送の場合のタイムチャートを示す。図１０（ａ）は、バスマスタ１のタイムチャートを示し、１行目のｃｌｋはクロックである。このクロックは本発明のシステムバス制御装置全てに共通である。２行目のｍｒｅｑはバスマスタ１の転送要求信号を示し、ハイレベルが転送要求のある場合、ローレベルが転送要求のない場合を表す。３行目のｍｇｎｔはバスアービタ６から受けた転送許可信号である。ハイレベルが転送許可された場合を示し、ローレベルが転送許可されない場合を示す。４行目のｍａｄｒはバスマスタ１のアドレス信号を表す。５行目のｍｃｍｄは、バスマスタ１のコマンド信号を表す。ここでは１６ビットのデータが４個あることを表す。６行目のｍｖｌｄは転送許可の有効期間を示す。ハイレベルは転送許可が有効である期間、ローレベルは転送許可がない期間を表す。７行目のｍｄａｔａはバスマスタがデータ転送を実施していることを表す。 したがって、図１０（ａ）は、バスマスタ１が転送要求信号ｍｒｅｑを出すと、転送許可信号ｍｇｎｔが与えられ、１６ビットのバス幅を使用して４回転送していることを表す。
図１０は、通常転送の場合のタイムチャートを示す。図１０（ａ）は、バスマスタ１のタイムチャートを示し、１行目のｃｌｋはクロックである。このクロックは本発明のシステムバス制御装置全てに共通である。２行目のｍｒｅｑはバスマスタ１の転送要求信号を示し、ハイレベルが転送要求のある場合、ローレベルが転送要求のない場合を表す。３行目のｍｇｎｔはバスアービタ６から受けた転送許可信号である。ハイレベルが転送許可された場合を示し、ローレベルが転送許可されない場合を示す。４行目のｍａｄｒはバスマスタ１のアドレス信号を表す。５行目のｍｃｍｄは、バスマスタ１のコマンド信号を表す。ここでは１６ビットのデータが４個あることを表す。６行目のｍｖｌｄは転送許可の有効期間を示す。ハイレベルは転送許可が有効である期間、ローレベルは転送許可がない期間を表す。７行目のｍｄａｔａはバスマスタがデータ転送を実施していることを表す。 したがって、図１０（ａ）は、バスマスタ１が転送要求信号ｍｒｅｑを出すと、転送許可信号ｍｇｎｔが与えられ、１６ビットのバス幅を使用して４回転送していることを表す。
図１０（ｂ）は、図１０（ａ）に示したバスマスタの転送要求および転送実施に対するシステムバス３のタイムチャートを示す。１行目のｓｒｅｑはバスマスタ１からの転送要求信号を示し、ハイレベルが転送要求のある場合、ローレベルが転送要求のない場合を表す。２行目のｓｇｎｔはバスアービタ６から送信された転送許可信号である。ハイレベルが転送許可を示し、ローレベルが転送不許可を示す。３行目のｓａｄｒはバスマスタ１のアドレス信号を表す。４行目のｓｃｍｄはバスマスタ１のコマンド信号を表す。５行目のｓｖｌｄは転送許可の有効期間を示す。ハイレベルは転送許可が有効である期間、ローレベルは転送許可がない期間を表す。６行目のｓｄａｔａはバスマスタ１がデータ転送を実施していることを表す。７行目のｂｓｉｚｅはバスマスタ１がデータ転送をする期間を表す。ここでは１６ビットのデータが４回であることを表す。したがって、図１０（ｂ）は、バスマスタが転送要求信号ｓｒｅｑを出すと、転送許可信号ｓｇｎｔが与えられ、データ転送していることを表す。
図１１は、分割転送のタイムチャートを示す。
図１１は、図１０とほぼ同じである。相違点は、図１１（ｂ）５行目のｓｖｌｄと、６行目のｓｄａｔａと、７行目のｂｓｉｚｅである。即ち、５行目のｓｖｌｄは、８クロック分になっている。６行目のｓｄａｔａは、バス幅を８ビットに分割して８回転送している。６行目のｓｄａｔａは、８ビットのデータが８回であることを表している。
図１１は、図１０とほぼ同じである。相違点は、図１１（ｂ）５行目のｓｖｌｄと、６行目のｓｄａｔａと、７行目のｂｓｉｚｅである。即ち、５行目のｓｖｌｄは、８クロック分になっている。６行目のｓｄａｔａは、バス幅を８ビットに分割して８回転送している。６行目のｓｄａｔａは、８ビットのデータが８回であることを表している。
図１２は、結合転送のタイムチャートを示す。
図１２（ａ）は、バスマスタのタイムチャートを示し、図１０（ａ）、図１１（ａ）と同じである。
図１２（ｂ）は、システムバスのタイムチャートを示す。１行目のｓｒｅｑはバスマスタからの転送要求信号を示し、ハイレベルが転送要求のある場合、ローレベルが転送要求のない場合を表す。ここでは転送要求が１１クロック出ていることを表す。２行目のｓｇｎｔはバスアービタ６から送信された転送許可信号であり、この場合、転送要求が発せられた初めの期間はシステムバスに空きのバス幅がなく、転送許可信号がローレベルであることを表す。そして転送許可信号ｓｇｎｔは転送要求が発せられてから１０クロック目で出たことを示す。その間バスマスタ側制御部はバッファにデータを蓄積する。５行目のｓｖｌｄは転送要求信号ｓｒｅｑが発せられてから１０クロックと１１クロックのとき、ハイレベルとなり、転送許可が有効である期間を表す。６行目のｓｄａｔａはバスマスタが８ビットのデータを４つ結合して３２ビットのデータとして２回転送していることを表す。７行目のｂｓｉｚｅは３２ビットのデータを２回転送することを表し、データ量を表す。
図１２（ａ）は、バスマスタのタイムチャートを示し、図１０（ａ）、図１１（ａ）と同じである。
図１２（ｂ）は、システムバスのタイムチャートを示す。１行目のｓｒｅｑはバスマスタからの転送要求信号を示し、ハイレベルが転送要求のある場合、ローレベルが転送要求のない場合を表す。ここでは転送要求が１１クロック出ていることを表す。２行目のｓｇｎｔはバスアービタ６から送信された転送許可信号であり、この場合、転送要求が発せられた初めの期間はシステムバスに空きのバス幅がなく、転送許可信号がローレベルであることを表す。そして転送許可信号ｓｇｎｔは転送要求が発せられてから１０クロック目で出たことを示す。その間バスマスタ側制御部はバッファにデータを蓄積する。５行目のｓｖｌｄは転送要求信号ｓｒｅｑが発せられてから１０クロックと１１クロックのとき、ハイレベルとなり、転送許可が有効である期間を表す。６行目のｓｄａｔａはバスマスタが８ビットのデータを４つ結合して３２ビットのデータとして２回転送していることを表す。７行目のｂｓｉｚｅは３２ビットのデータを２回転送することを表し、データ量を表す。
以上の実施形態は、ＬＳＩのシステムバスについて説明したが、本発明はパソコンや画像形成装置のシステムバスまたは各種データ処理装置のシステムバスにも適用可能である。
１ バスマスタ
２ バスマスタ側制御部
３ システムバス
４ ターゲット側制御部２
５ ターゲット
６ バスアービタ
１５ バッファ
１６ バス幅可変部
１７ 検出部
１８ 演算部
３１ 調停部
３２ 演算部
２ バスマスタ側制御部
３ システムバス
４ ターゲット側制御部２
５ ターゲット
６ バスアービタ
１５ バッファ
１６ バス幅可変部
１７ 検出部
１８ 演算部
３１ 調停部
３２ 演算部
Claims (10)
- 転送するデータの幅が異なる複数のバスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、
前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、
前記複数のバスマスタのいずれか１つのバスマスタから転送要求があった場合に、前記バス状況監視部が監視している前記各バスの使用状況または空き状況に基づいて、転送許可信号と、転送許可バス幅信号と、バスライン位置信号を前記転送要求のあったバスマスタと、転送先のバスマスタまたはターゲットに送信するバス割当部と、
前記転送するデータの幅が異なる複数のバスマスタのいずれか１つのバスマスタが転送要求をしたデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅を満たすように分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つのバスマスタが転送要求をしたデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅を満たすように結合するバス幅可変部と
を備えるシステムバス制御装置。 - 前記バス状況監視部は、前記システムバスの各バスの使用状況または空き状況を検知し、または前記バスマスタが転送要求したデータの幅とデータ量から前記システムバスの使用状況または空き状況を保持する請求項１に記載のシステムバス制御装置。
- 前記バスマスタが転送要求したデータが転送できない場合にデータを貯蔵するデータ貯蔵部を更に備え、前記データ貯蔵部にデータが貯蔵されている場合に、前記バス状況監視部が使用されていないバスを検出したとき、または保持した使用状況または空き状況から使用されていないバスを割り出したとき、前記バス幅可変部は、前記使用されていないバス幅に対応するバス幅になるように、前記データ貯蔵部に貯蔵されたデータのバス幅を変更する請求項１に記載のシステムバス制御装置。
- 前記バス割当部が割当てるバス幅は、前記転送要求したバス幅の２の階乗倍または２の階乗分の１である請求項１に記載のシステムバス制御装置。
- 前記バス状況監視部は、更に前記バスマスタが転送要求したバス幅とデータ量から、データ転送の終了予定タイミングを算出する終了予定部を有する請求項１に記載のシステムバス制御装置。
- 前記バス割当部は、前記バスマスタから優先順位の高い転送要求があった場合、その優先順位の高い転送要求のバス幅分だけ転送中のデータのバス幅を減少させると共に、前記優先順位の高い転送要求をしたバスマスタにシステムバスを割当てる請求項１に記載のシステムバス制御装置。
- 前記優先順位は、前記バスマスタまたは前記バスマスタに対応する前記バス幅可変部に対して予め割当てられている請求項６に記載のシステムバス制御装置。
- 前記優先順位は、前記バスマスタが転送要求したデータ量に応じて割当てる請求項７に記載のシステムバス制御装置。
- 転送するデータの幅が異なる複数のバスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、
前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、
前記複数のバスマスタのいずれか１つのバスマスタから転送要求があった場合に、前記バス状況監視部が監視している前記各バスの使用状況または空き状況に基づいて、転送許可信号と、転送許可バス幅信号と、バスライン位置信号を前記転送要求のあったバスマスタと、転送先のバスマスタまたはターゲットに送信するバス割当部と、
前記転送するデータの幅が異なる複数のバスマスタのいずれか１つのバスマスタが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅を満たすように分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つのバスマスタが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅を満たすように結合するバス幅可変部と
を備える集積回路。 - バスマスタからのデータ経路となる所定のバス幅を有するシステムバスと、
前記システムバスに接続され、転送するデータを一時記憶するバッファと、バス幅を変更するバス幅可変部を有する、転送するデータの幅が異なる複数のバスマスタと、
前記所定のバス幅を有するシステムバスの各バスの使用状況または空き状況を監視するバス状況監視部と、
前記バスマスタからの転送要求があった場合に、前記バス状況監視部によって監視されているシステムバスの使用状況または空き状況に基づいて、転送許可信号と、転送許可バス幅信号と、バスライン位置信号を前記転送要求のあったバスマスタと、転送先のバスマスタまたはターゲットに送信するバスアービタと
を備え、
前記バス幅可変部は、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つのバスマスタが転送要求をしたデータ幅が前記バス割当部によって割当てられたバス幅より大きいとき、バスマスタからのデータを割当てられたバス幅を満たすように分割し、前記転送するデータの幅が異なる複数のバスマスタのいずれか１つのバスマスタが転送要求をしたバスマスタのデータ幅が前記バス割当部によって割当てられたバス幅より小さいとき、バスマスタからのデータを割当てられたバス幅を満たすように結合するデータ処理システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006021115A JP4845522B2 (ja) | 2006-01-30 | 2006-01-30 | システムバス制御装置、集積回路およびデータ処理システム |
| US11/651,005 US7721039B2 (en) | 2006-01-30 | 2007-01-09 | System bus control apparatus, integrated circuit and data processing system |
| CNB2007100069064A CN100474280C (zh) | 2006-01-30 | 2007-01-30 | 系统总线控制装置、集成电路和数据处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006021115A JP4845522B2 (ja) | 2006-01-30 | 2006-01-30 | システムバス制御装置、集積回路およびデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007200245A JP2007200245A (ja) | 2007-08-09 |
| JP4845522B2 true JP4845522B2 (ja) | 2011-12-28 |
Family
ID=38323482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006021115A Active JP4845522B2 (ja) | 2006-01-30 | 2006-01-30 | システムバス制御装置、集積回路およびデータ処理システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7721039B2 (ja) |
| JP (1) | JP4845522B2 (ja) |
| CN (1) | CN100474280C (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7624220B2 (en) * | 2003-12-24 | 2009-11-24 | Telefonaktiebolaget L M Ericsson (Publ) | Multisectional bus in radio base station and method of using such a radio base station |
| US7496742B2 (en) * | 2006-02-07 | 2009-02-24 | Dell Products L.P. | Method and system of supporting multi-plugging in X8 and X16 PCI express slots |
| TWI386895B (zh) * | 2007-08-16 | 2013-02-21 | Alpha Imaging Technology Corp | 液晶顯示器的加速裝置與方法及其控制裝置 |
| EP2266046B1 (en) * | 2008-03-03 | 2011-11-30 | NEC Corporation | A control apparatus for fast inter processing unit data exchange in a processor architecture with processing units of different bandwidth connection to a pipelined ring bus |
| US20110022802A1 (en) * | 2009-07-27 | 2011-01-27 | Arm Limited | Controlling data accesses to hierarchical data stores to retain access order |
| WO2013091237A1 (en) * | 2011-12-23 | 2013-06-27 | Nokia Corporation | Method in a serial communication |
| CN102866646B (zh) * | 2012-09-20 | 2014-09-03 | 重庆望江工业有限公司 | 一种实时控制系统及控制方法 |
| KR101993258B1 (ko) * | 2012-11-22 | 2019-09-27 | 삼성전자주식회사 | 레지스터 슬라이싱 회로 및 이를 포함하는 시스템 온 칩 |
| CN103235770B (zh) * | 2013-04-25 | 2016-05-04 | 杭州华澜微电子股份有限公司 | 基于超位宽数字接口界面的固态存储器 |
| US9324030B2 (en) | 2014-01-06 | 2016-04-26 | International Business Machines Corporation | System interconnect dynamic scaling by predicting I/O requirements |
| US9524013B2 (en) | 2014-04-16 | 2016-12-20 | International Business Machines Corporation | System interconnect dynamic scaling by lane width and operating frequency balancing |
| US9558139B2 (en) | 2014-08-18 | 2017-01-31 | International Business Machines Corporation | System interconnect dynamic scaling handshake using spare bit-lane |
| CN104283578A (zh) * | 2014-09-27 | 2015-01-14 | 无锡市恒通智能交通设施有限公司 | 一种客户端数据双向通行方法 |
| EP3298500B1 (en) | 2015-05-22 | 2021-08-25 | Hewlett-Packard Development Company, L.P. | Data channel allocation |
| US10901936B2 (en) | 2016-07-21 | 2021-01-26 | International Business Machines Corporation | Staged power on/off sequence at the I/O phy level in an interchip interface |
| US10540304B2 (en) * | 2017-04-28 | 2020-01-21 | Advanced Micro Devices, Inc. | Power-oriented bus encoding for data transmission |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484253A (ja) * | 1990-07-26 | 1992-03-17 | Mitsubishi Electric Corp | バス幅制御回路 |
| JPH05282242A (ja) | 1992-04-02 | 1993-10-29 | Toshiba Corp | バス制御方式 |
| JPH09293045A (ja) * | 1996-04-24 | 1997-11-11 | Sony Corp | データ転送処理装置 |
| US5867672A (en) * | 1996-05-21 | 1999-02-02 | Integrated Device Technology, Inc. | Triple-bus FIFO buffers that can be chained together to increase buffer depth |
| JP3903393B2 (ja) * | 1996-05-31 | 2007-04-11 | シャープ株式会社 | バスシステム |
| JPH10228726A (ja) * | 1996-12-12 | 1998-08-25 | Matsushita Electric Ind Co Ltd | データ伝送方法、及び装置 |
| US5930484A (en) * | 1997-09-18 | 1999-07-27 | International Business Machines Corporation | Method and system for input/output control in a multiprocessor system utilizing simultaneous variable-width bus access |
| JPH11149444A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 |
| US5936953A (en) * | 1997-12-18 | 1999-08-10 | Raytheon Company | Multi-mode, multi-channel communication bus |
| JPH11345196A (ja) | 1998-06-03 | 1999-12-14 | Matsushita Electric Ind Co Ltd | バス制御装置 |
| JP2000003332A (ja) * | 1998-06-12 | 2000-01-07 | Nec Eng Ltd | 双方向バスサイズ変換回路 |
| JP2000196607A (ja) * | 1998-12-24 | 2000-07-14 | Canon Inc | 情報処理システム及びその制御方法並びに情報処理装置 |
| US6581115B1 (en) * | 1999-11-09 | 2003-06-17 | International Business Machines Corporation | Data processing system with configurable memory bus and scalability ports |
| US6535939B1 (en) * | 1999-11-09 | 2003-03-18 | International Business Machines Corporation | Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations |
| JP2001236305A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | 半導体集積回路及びデータ処理装置 |
| JP2003263400A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | データ処理装置、データ処理システムおよびアクセス領域制御方法 |
| JP2004110224A (ja) | 2002-09-17 | 2004-04-08 | Nec Engineering Ltd | データ転送回路 |
| WO2004057481A1 (ja) * | 2002-12-20 | 2004-07-08 | Fujitsu Limited | Ｄｍａ制御装置、ｄｍａ制御方法、ｄｍａ制御プログラム |
| TWI246372B (en) * | 2004-04-09 | 2005-12-21 | Asrock Inc | A computer system with PCI express interface |
| JP2005308568A (ja) * | 2004-04-22 | 2005-11-04 | Nec Electronics Corp | 半導体装置 |
| US8046488B2 (en) * | 2004-05-21 | 2011-10-25 | Intel Corporation | Dynamically modulating link width |
| JP4483535B2 (ja) * | 2004-11-05 | 2010-06-16 | 株式会社日立製作所 | ネットワーク装置 |
| US7174411B1 (en) * | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
| US20060259665A1 (en) * | 2005-05-13 | 2006-11-16 | Sanjive Agarwala | Configurable multiple write-enhanced direct memory access unit |
| US7539809B2 (en) * | 2005-08-19 | 2009-05-26 | Dell Products L.P. | System and method for dynamic adjustment of an information handling systems graphics bus |
-
2006
- 2006-01-30 JP JP2006021115A patent/JP4845522B2/ja active Active
-
2007
- 2007-01-09 US US11/651,005 patent/US7721039B2/en not_active Expired - Fee Related
- 2007-01-30 CN CNB2007100069064A patent/CN100474280C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100474280C (zh) | 2009-04-01 |
| US7721039B2 (en) | 2010-05-18 |
| JP2007200245A (ja) | 2007-08-09 |
| US20070180179A1 (en) | 2007-08-02 |
| CN101013411A (zh) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4845522B2 (ja) | システムバス制御装置、集積回路およびデータ処理システム | |
| JP2009508247A (ja) | バス調停に関する方法及びシステム | |
| JP2012064021A (ja) | 通信システム、マスター装置、及びスレーブ装置、並びに通信方法 | |
| JP2004229287A (ja) | 多重ソースの多重チャンネルへの割当て方法及びシステム | |
| US7487276B2 (en) | Bus arbitration system | |
| US20190155657A1 (en) | Resource assignment method using cda protocol in distributed processing environment and distributed processing device applying the same | |
| KR102360214B1 (ko) | 실시간 공유 인터페이스를 포함하는 시스템 온 칩의 스케쥴링 방법 | |
| JP2004246862A (ja) | リソース管理装置 | |
| JP2006215621A (ja) | Ｄｍａ制御装置 | |
| US20050172061A1 (en) | Device controller | |
| US8713205B2 (en) | Data transfer device and data transfer method | |
| JP2006119724A (ja) | Ｃｐｕシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
| JP7226084B2 (ja) | 情報処理装置 | |
| JP2008165463A (ja) | バス制御装置 | |
| JP7292044B2 (ja) | 制御装置および制御方法 | |
| JP2007164713A (ja) | リソース管理装置及びリソース管理方法 | |
| JP2005518045A (ja) | 多数リクエスト信号間の公正アービトレーションのシステム及び方法 | |
| JP2007108858A (ja) | ピン共有装置およびピン共有方法 | |
| JP2007025839A (ja) | マルチバス制御装置及びマルチバス制御方法 | |
| JP4496923B2 (ja) | 共有メモリシステム | |
| CN115017093A (zh) | 一种片上外部总线通信的方法以及装置 | |
| JP2012168773A (ja) | バスシステムおよびアクセス制御方法 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 | |
| JP2009080609A (ja) | 半導体装置、バスインターコネクトおよびバスインターコネクトのデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100510 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4845522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |