CN100474280C - 系统总线控制装置、集成电路和数据处理系统 - Google Patents
系统总线控制装置、集成电路和数据处理系统 Download PDFInfo
- Publication number
- CN100474280C CN100474280C CNB2007100069064A CN200710006906A CN100474280C CN 100474280 C CN100474280 C CN 100474280C CN B2007100069064 A CNB2007100069064 A CN B2007100069064A CN 200710006906 A CN200710006906 A CN 200710006906A CN 100474280 C CN100474280 C CN 100474280C
- Authority
- CN
- China
- Prior art keywords
- bus
- data
- highway width
- master controller
- bus master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title description 9
- 238000012544 monitoring process Methods 0.000 claims abstract description 24
- 230000005540 biological transmission Effects 0.000 claims description 116
- 230000001052 transient effect Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 31
- 238000005516 engineering process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 3
- 101100290429 Mus musculus Mcm3 gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供了一种有效地充分利用系统总线并实现高效的数据传送的系统总线控制装置。一种系统总线控制装置，包括：系统总线，其是从总线主控器传送的数据的路径；总线状况监控部，其监控系统总线的使用状况或非使用状况；总线分配部，其在总线主控器发出传送请求时，基于总线状况监控部所监控到的系统总线的使用状况或非使用状况，分配允许总线主控器传送的总线宽度；以及总线宽度可变部，其根据所分配的总线宽度，改变从总线主控器传送的数据的总线宽度。因此，根据允许使用的总线宽度来改变传送数据的总线宽度，由此使传送请求不进入待机状态。
Description
技术领域
本发明涉及一种系统总线控制装置、集成电路，和有效利用系统总线来实现高效的数据传送的数据处理系统。
背景技术
已知一种技术，通过有效地利用LSI(大规模集成电路)的系统总线、个人电脑或图像处理装置的系统总线、或者各种数据处理装置的系统总线，来执行总线仲裁以便执行高效的数据传送。例如，日本未审查的专利公开第11(1999)-345196号中公开了一种技术，其中地址/数据总线被分成多个位宽度，在多个块的每一块的地址值中，只传送变化的块的地址值。日本未审查的专利公开第09(1997)-319699号中公开了一种技术，其中系统总线被分成多位，并且可以异步使用。在日本未审查的专利公开第5(1993)-282242号中公开了一种技术，其中总线被分成多个总线线路单位，并且与数据传送量对应地使用总线，因而提高了总线的使用效率。日本未审查的专利公开第2004-110224号中公开了一种技术，其中数据总线被分成预定总线宽度，设定每个数据总线的总线使用权，以此方式进行仲裁，即，响应数据传送请求发出分割的总线的使用权。
日本未审查的专利公开第11(1999)-345196号中所公开的技术可提高传送速度。日本未审查的专利公开第09(1997)-319699号中所公开的技术使异步传送成为可能。日本未审查的专利公开第5(1993)-282242号中所公开的技术，由于总线被分成多条总线线路，所以可更加有效地使用总线。日本未审查的专利公开第2004-110224号中公开的技术使得能够分割使用总线，即，将一半的总线用作发射器，另一半总线用作接收器。
然而，当传送请求数据的总线宽度大于允许使用的总线宽度时，不可能进行数据传送，因此，应该使数据传送进入待机状态。
图13是用来解释传送请求数据的总线宽度大于允许使用的总线宽度，因此数据传送处于待机状态情况下的时间图。图13所示图表的纵向代表系统总线的总线宽度，而图表的横向代表传送计时。图13示出了总线宽度为8位单位的四条系统总线。图13示出了从时刻t1至时刻t8，总线主控器A(8位)和总线主控器B(16位)执行数据传送。在此情况下，有8位总线宽度是自由的。
由于在系统总线中只有8位自由总线宽度，所以在时刻t1到时刻t8期间从总线主控器C发出16位数据的传送请求时，总线主控器C应该等到总线主控器A或总线主控器B的传送完成时才执行数据传送。由于在总线主控器A或B的传送完成之后在系统总线中产生16位的自由总线宽度，所以总线主控器C可以从时刻t9开始传送数据。在如图13所示的实例中，在时刻t9从总线主控器A或B的传送完成之后，在系统总线中产生对应于32位的自由总线宽度，但是使用的是对应于16位的总线宽度，而对应于另16位的总线宽度自由。
发明内容
考虑到当总线宽度小于传送请求数据的总线宽度时，即使系统总线具有自由总线，数据传送也应该等待的情况；或者即使系统总线中存在自由总线，也只有对应于传送请求数据的总线宽度的总线被使用的情况，实现了本发明。具体地，本发明提供一种系统总线控制装置，其使得即使在传送请求数据的总线宽度大于允许使用的总线宽度的情况下也能够传送数据。而且，本发明提供了一种系统总线控制装置，其使得在允许使用的总线宽度大于请求传送的数据的总线宽度时，能够通过使用可使用的大的总线宽度进行数据传送。
因而，本发明的目的在于提供一种系统总线控制装置，其有效地利用系统总线来实现高效的数据传送。
为解决上述问题，根据本发明的系统总线控制装置包括：系统总线，其是从总线主控器传送的数据的路径；总线状况监控部，其监控系统总线的使用状况或非使用状况；总线分配部，其在总线主控器发出传送请求时，基于总线状况监控部所监控到的系统总线的使用状况或非使用状况，分配总线主控器允许传送的总线宽度；总线宽度可变部，其根据分配的总线宽度，改变从总线主控器传送的数据的总线宽度。因此，根据允许使用的总线宽度改变待传送的数据的总线宽度，由此使传送请求不进入待机状态。
附图说明
图1是根据本发明的系统总线控制装置的框图；
图2是构成根据本发明的系统总线控制装置的总线主控器侧控制部的框图；
图3是构成根据发明的系统总线控制装置的总线仲裁器的框图；
图4是根据本发明的系统总线控制装置的分割传送的时间图；
图5是根据本发明的系统总线控制装置的组合传送的时间图；
图6是根据本发明的系统总线控制装置的优先传送的时间图；
图7是根据本发明的系统总线控制装置的分割传送的流程图；
图8是根据本发明的系统总线控制装置的组合传送的流程图；
图9是根据本发明的系统总线控制装置的优先传送的流程图；
图10是根据本发明的系统总线控制装置的正常传送的时间图；
图11是根据本发明的系统总线控制装置的分割传送的时间图；
图12是根据本发明的系统总线控制装置的组合传送的时间图；和
图13是常规的时间图。
具体实施方式
在根据本发明的系统总线控制装置中，优选的是，总线状况监控部检测系统总线中的每条总线的使用状况或非使用状况，或根据总线主控器请求传送的数据的总线宽度和数据量，保持系统总线的使用状况或非使用状况。因此，可以传送请求传送的数据，以便与系统总线的使用状况或非使用状况相对应。
在根据本发明的系统总线控制装置中，优选的是，总线宽度可变部具有以下功能：在总线主控器请求传送的数据的总线宽度大于总线分配部所分配的总线宽度时，根据所分配的总线宽度分割来自总线主控器的数据，而在总线主控器请求传送的数据的总线宽度小于总线分配部所分配的总线宽度时，根据所分配的总线宽度组合来自总线主控器的数据。因此，传送请求不进入待机状态。
根据本发明的系统总线控制装置优选地还包括数据存储部，其在总线主控器请求传送的数据不能被传送时存储该数据，其中当总线状况监控部在数据被存储在数据存储部的事件中检测到总线没有被使用时，或者当总线状况监控部从所保持的使用状况或非使用状况推断出总线没有被使用时，总线宽度可变部改变存储在数据存储部中数据的总线宽度，以便与对应于非使用总线宽度的总线宽度相一致。因此，当整个系统总线被使用时，将数据暂时存储在缓冲器中，然而当总线进入可使用状况时，根据可使用的总线宽度来组合数据，由此可缩短传送时间。
在根据本发明的系统总线控制装置中，优选的是，总线分配部所分配的总线宽度是请求传送的数据总线宽度的2的整数倍或者1/(2的整数倍)。因此，不会产生自由总线的奇数和。
在根据本发明的系统总线控制装置中，优选的是，总线状况监控部具有完成预期部，完成预期部根据总线主控器传送的数据的总线宽度和数据量，计算数据传送的预期完成时刻。因此，可以系统地使用系统总线。
在根据本发明的系统总线控制装置中，优选的是，当从总线主控器发出具有高优先顺序的传送请求时，总线分配部将当前正在传送的数据的总线宽度减少具有高优先顺序的请求传送的数据的总线宽度，并将系统总线分配给发出具有高优先顺序的传送请求的总线主控器。因此，可以提高系统性能。
优选地，将优先顺序预先分配给总线主控器或分配给对应于总线主控器的总线宽度可变部。因此，根据优先顺序执行传送。
而且，优选的是，根据总线主控器请求传送的数据的量来分配优先顺序。因此，可以按照数据量的顺序来按顺序传送数据。
从不同的观点来看，本发明提供了一种集成电路，包括：系统总线，其是从总线主控器传送的数据的路径；总线状况监控部，其监控系统总线的使用状况或非使用状况；总线分配部，其在总线主控器发出传送请求时，基于总线状况监控部所监控到的系统总线的使用状况或非使用状况，分配允许总线主控器传送的总线宽度；总线宽度可变部，其根据所分配的总线宽度，改变从总线主控器传送的数据的总线宽度。因此，可以获得作为集成电路的系统总线控制装置。
而且，从另一个不同的观点来看，本发明提供了一种数据处理系统，包括：传送数据的系统总线；多个总线主控器，其连接到系统总线，并带有暂时存储待传送的数据的缓冲器和改变总线宽度的总线宽度可变部；和总线仲裁器，其连接到系统总线，并具有总线状况监控部和总线分配部，其中总线状况监控部监控系统总线的使用状况或非使用状况，总线分配部在总线主控器发出传送请求时，基于总线状况监控部所监控到的系统总线的使用状况或非使用状况，分配允许总线主控器传送的总线宽度。
根据本发明所述，当系统总线中存在自由空间时，根据自由总线的总线宽度改变请求传送的数据的总线宽度，由此可以有效地使用所有总线。因此，请求传送的数据不进入待机状态，或者可以缩短待机时间。因此，可以有效地使用系统总线，并实现高效的数据传送。
而且，具有较高优先顺序的待传送的数据可以优先于具有较低优先顺序的数据而被传送。
本发明提供一种系统总线控制装置，其有效利用通过ASIC技术形成的LSI的系统总线、个人计算机或图像形成装置的系统总线，或者用于高效地传送数据的各种数据处理装置的系统总线。
下面将参考图1的框图说明本发明，其中本发明的系统总线控制装置被应用于LSI。
如图1所示，通过总线主控器侧控制部2，总线主控器1被连接到系统总线3。存在多个总线主控器1和多个总线主控器侧控制部2。图1示出了五个总线主控器1和五个总线主控器侧控制部2。总线主控器1和总线主控器侧控制部2的数量可以不少于五个或者不多于五个。当分别说明每个总线主控器1和总线主控器侧控制部2时，添加了下标a至e。
每个总线主控器1a和1d发射或接收8位数据信号，并通过8位数据线分别连接到总线主控器侧控制部2a和2d。每个总线主控器1b、1c和1e发射或接收16位数据信号，并通过16位数据线分别连接到总线主控器侧控制部2b、2c和2e。
系统总线3通过目标侧控制部4连接到目标5。存在多个目标侧控制部4和多个目标5。图1示出了三个目标侧控制部4和三个目标5。目标侧控制部4和目标5的数量可以不少于三个或不多于三个。
尽管图1中仅示出了用于数据传送的系统总线3，在图1中没有示出地址线和命令线，但是独立地设置了用来连接总线主控器侧控制部2和目标侧控制部4的地址线和命令线。
总线仲裁器6连接到系统总线3。下面将参考图2说明总线主控器侧控制部2和目标侧控制部4，随后将参考图3说明总线仲裁器6。
总线主控器1是，例如，CPU、DMA控制器的输入部或输出部、或RAM。CPU可以直接读取或写入目标数据。DMA控制器是代替CPU控制目标之间的数据传送的模块。它们是输入或输出数据的双向装置，优选地由DMA构成。
目标5是从总线主控器1接收地址或命令并解码接收到的地址或命令的装置。诸如硬盘、ROM、或RAM、或者I/O等装置的外部存储器装置被连接到目标5的外侧。图1中由框架围起的部分示出了LSI或板中的配置。LSI可以以下方式构成，即可以根据LSI的尺寸而不包括总线主控器1和目标5中的至少一些。
从总线主控器1发出的命令和数据通过总线主控器侧控制部2、系统总线3和目标侧控制部4发射到目标5。目标5输入数据并且在来自总线主控器1的命令为写入命令时将数据保持在指定地址。如果来自总线主控器1的命令为读取命令，目标5将指定地址的数据输出到总线主控器。
可选地，来自总线主控器1中的一个的命令和数据通过系统总线3被发射到另一个总线主控器1。目标5通常只从总线主控器1接收数据。
图2是总线主控器侧控制部2的框图。总线主控器侧控制部2包括从总线主控器1接收地址信号MADR的地址线11，从总线主控器1接收包括请求传送的数据的总线宽度和数据量(或突发(burst)的数量)的命令线12，从总线主控器1发射或接收数据信号MDATA的数据线13，和从总线主控器1接收有效信号MVLD的有效信号线14。各条线连接到缓冲器15。缓冲器15具有以单位突发的量(例如，8个突发)存储从每条线接收的信号或者发射到每条线的信号的能力。缓冲器15还连接到总线宽度可变部16。总线宽度可变部16具有将地址信号SADR发射到目标5的地址线21，将命令信号SCMD发射到目标5的命令线22，通过系统总线3发射数据信号SDATA的数据线23，和将有效信号SVLD发射到目标5的有效信号线24。这些线21至24连接到系统总线3。
总线宽度可变部16具有分割或组合总线宽度以改变从总线主控器1发射的数据的总线宽度以便与从总线仲裁器6命令的总线尺寸信号BSIZE相对应的功能。例如，将从总线主控器1发射的16位宽度的数据分成2个周期，每个周期的宽度为8位。数据宽度可变部16组合两个具有8位宽度的数据以形成具有16位宽度的数据。在组合数据的情况下，以如下方式组合数据：使得从总线主控器1发射的数据的位宽度变成2的整数倍。以使从总线主控器1发射的数据的位宽度变成1/(2的整数倍)的方式分割数据。而且，总线宽度可变部16连接到检测部17，检测部17检测来自总线主控器1的传送请求MREQ并将传送请求SREQ输出到总线仲裁器6。而且，检测部17检测来自总线仲裁器6的传送许可信号SGNT，并将传送许可信号MGNT输出到总线主控器1。
并且，总线宽度可变部16连接到操作部18，操作部18接收来自总线仲裁器6的允许尺寸信号BSIZE，并操作从总线主控器1发射的数据的总线宽度的分割或者组合。
上面是对总线主控器侧控制部2的描述。目标侧控制部4具有相同的配置。应注意，目标5连接到目标侧控制部4而不是连接到总线主控器1，以处理目标5与系统总线3之间的数据。
图3是总线仲裁器6的框图。如图3所示，总线仲裁器6包括仲裁部31和操作部32。仲裁部31连接到每个总线主控器侧控制部2a至2e，并分别从总线主控器侧控制部2a至2e接收传送请求信号REQ-A至REQ-E。A至E代表被发射到总线主控器1a至1e的信号或从总线主控器1a至1e接收的信号。下面的说明也同样成立。传送请求信号REQ-A至REQ-E与图2中所示的每个总线主控器侧控制部2的传送请求SREQ相对应。仲裁部31与操作部32通信以执行总线仲裁，并且仲裁的结果是，将总线使用许可信号GNT-A至GNT-E发射到每个总线主控器侧控制部2a至2e。使用许可信号GNT-A至GNT-E与图2中所示的每个总线主控器侧控制部2的传送许可信号SGNT相对应。
当仲裁部31接收到传送请求信号REQ-A至REQ-E时，操作部32通过状态信号BSTS-A至BSTS-D检查总线A至D的状况。该检查在权利要求中被称为监控或监控部。检查每条总线A至D的状况是指将系统总线3分成四条，检测每条分割出的总线的使用或非使用状况。而且，检查每条总线A至D的状况是根据允许总线仲裁器6传送数据的总线宽度和数据量(或突发的数量)，保持总线的使用状况或非使用状况。如上所述保持总线的使用状况或非使用状况，由此可以形成系统总线的使用计划。由于将系统总线3分成四条，每条为8位，因此在此实施例中有四个状态信号BSTS-A至BSTS-D，然而状态信号的数量可以根据系统总线的尺寸或者分割的总线宽度而不同。
操作部32从每个总线主控器侧控制部2a至2e接收命令信号SCMD-A至SCMD-E。命令信号SCMD-A至SCMD-E与图2中所示的总线主控器侧控制部2的命令信号SCMD相对应，并包括关于总线宽度和数据量的信息。操作部32在允许传送数据时，根据包含在命令信号SCMD-A至SCMD-E中的总线宽度和数据量，以及指示每条总线的使用状况或非使用状况的状态信号BSTS-A至BSTS-D，操作数据的总线宽度。在此操作中，获得将使用的总线的位置以及总线宽度。将该操作的结果提供给总线主控器侧控制部2，请求传送允许传送总线宽度信号BSIZE-A至BSIZE-E，和总线使用许可信号GNT-A至GNT-E。操作允许传送的数据的总线宽度和发射允许传送总线宽度信号在权利要求中被称为分配总线宽度或总线分配部。
允许传送总线宽度信号BSIZE-A至BSIZE-E与图2中所示的总线主控器侧控制部2的允许尺寸信号BSIZE相对应。使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E不仅可以被发射给请求传送的总线主控器侧控制部2，还可以被发射到作为传送目的地的目标侧控制部4。可替代地，接收传送许可的总线主控器侧控制部2可以将使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E传送给作为传送目的地的目标侧控制部4或者传送给作为传送目的地的总线主控器侧控制部2。总线仲裁器6不仅可以包括使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E，还可以包括数据量(或者突发的数量)和总线线路的位置信号。
如上配置根据本发明的总线系统控制装置，并操作如下。
图4示出了在利用根据本发明的系统总线控制装置所分割的总线宽度来传送数据时的时间图。图4示出了当存在四个8位单位系统总线时，从时刻t1到时刻t8传送总线主控器1a(8位)和总线主控器1b(16位)的数据。在图4中，A1至A8表示总线主控器1a的数据，B1至B8表示总线主控器1b的数据。在下面的说明中也同样。
在从时刻t1到t8期间内，当从总线主控器1c发出16位数据的传送请求时，由于系统总线3有8位自由空间，因此总线仲裁器6将传送许可提供给总线主控器1c。应注意，允许传送数据的总线宽度是8位。因此，总线主控器1c的数据宽度可变部16将16位数据分成信号C1a、C1b、C2a、C2b，......，它们是分别为8位的两个周期的信号。
总线仲裁器6的使用许可信号GNT-C和允许传送总线宽度信号BSIZE-C以及关于总线线路的位置信息，不仅可以被发射给总线主控器1的总线主控器侧控制部2c，还可以被发射给作为传送目的地或目标的总线主控器。可替代地，它们可以包含在将从接收传送许可的总线主控器1c发射的命令MCMD中被发射。因而数据被分成8位宽度进行传送，由此可有效利用系统总线3的自由空间。因此，可提高系统总线的使用效率。
图5示出了以通过根据本发明的系统总线控制装置组合的总线宽度传送数据时的时间图。图5示出了当存在四条8位单位系统总线时，总线主控器1a(宽度为8位的数据A)、总线主控器1b(宽度为16位的数据B)，和总线主控器1c(宽度为8位的数据C)分别从时刻t1至t8传送数据。在从时刻t1至t8期间内，当从总线主控器1d的总线主控器侧控制部2d发出宽度为8位的数据D的传送请求时，由于在系统总线3中不存在自由空间，所以总线仲裁器6向总线主控器1d的总线主控器侧控制部2d发出待机命令。可替代地，总线仲裁器6可以发出使用许可信号GNT-D，但是此时的允许传送总线宽度信号BSIZE-D指示允许的总线宽度为零。因此，来自总线主控器1d的数据被暂时存储在缓冲器15d中。
在时刻t9，从总线主控器1a、1b和1c的数据传送完成，这样，获得32位的自由空间。因此，总线仲裁器6向总线主控器1d发射使用许可信号GNT-D和宽度为32位的允许传送总线宽度信号BSIZE-D。然后，总线主控器1d的数据宽度可变部16d组合四个宽度为8位的数据以形成宽度为32位的数据。在这种情况下，总线主控器1d可以不使用所有的32位，而只使用16位或24位。
数据被如此组合并作为宽度为32位的数据被传送。因此，可以缩短数据传送时间，由此可以实现高效的数据传送。
图6示出了本发明的系统总线控制装置优先传送具有高优先顺序的数据的情况。图6示出了在存在四条8位单位系统总线时，从时刻t1至t4传送来自总线主控器1a(宽度为8位的数据A)和总线主控器1b(宽度为16位的数据B)的数据。当在时刻t5从具有高优先顺序的总线主控器1e发出宽度为16位数据的传送请求时，由于在系统总线3中只存在8位自由空间，所以总线仲裁器6使具有低优先顺序的总线主控器1b的允许传送总线宽度信号BSIZE-B的总线宽度从16位减小到8位。因此，总线主控器1b的总线宽度可变部16b的总线宽度变成8位。从而，从时刻t5到时刻t8，以8位总线宽度来传送数据。
因而，自由总线宽度变成16位，由此，向总线主控器1e发出16位宽度的允许传送总线宽度信号BSIZE-B。因此，总线主控器1a和1b所使用的总线宽度变成8位，而总线主控器1e所使用的总线宽度变成16位。然后，在时刻t9，从总线主控器1a的传送完成，从而总线主控器1b和1e分别使用16位的系统总线重新开始数据传送。在此情况下，由于使用的总线的位置改变了，所以总线仲裁器6向总线主控器侧控制部2发射有关总线位置的改变信息。
在此实例中，总线主控器1b传送的宽度为16位的数据变成宽度为8位的数据。然而，根据情况，不再有自由总线宽度。在此情况下，对于总线主控器1b，将允许传送总线宽度信号BSIZE-B的总线宽度设置成零，将传送许可提供给总线主控器1b。将允许传送总线宽度信号BSIZE-B的总线宽度设置成零指示对总线主控器1b的传送暂时停止，而不是中止传送。当获得自由总线宽度时，重新开始继续传送。
当在从总线主控器1a和1b传送期间从具有高优先顺序的总线主控器1e发出传送请求时，如上所述，来自具有低优先顺序的总线主控器1b的传送请求释放出响应来自总线主控器1e的传送请求所必要的总线宽度，由此可以保证总线主控器1e的传送带宽。可以预先为每个总线主控器设置优先顺序，或者在相应总线主控器的总线宽度可变部中设置优先顺序。可替代地，可根据数据量来设置优先顺序。当数据量过大时，数据量较小的数据可以具有顺序上的优先，以使数据量较小的另一数据优先传送。例如，用单位突发(例如8个突发)分割的数据，即使在此情况下，如果数据中的单位突发为连续的，这样的数据可以被确定为数据量过大。当激光打印机的多棱镜旋转并且感光部件在成像装置中被扫描时，打印数据具有优先权。当感光部件不被扫描时，其它数据可具有优先权。可替代地，在预定的时间优先传送其传送时间已被确定的数据。
下面将参考图7所示的总线仲裁器6的流程图，来说明实现上述的图4中时间图的处理方法。
在第一步S1，系统总线控制装置检测是否发出传送请求。通过由总线仲裁器6的仲裁部31检测是否存在传送请求信号REQ-A至REQ-E，来检测是否发出传送请求。如果没有传送请求，则处理返回到步骤S1。当发出传送请求时，总线仲裁器6前进到步骤S2，以通过命令信号CMD-A至CMD-E，检查由总线仲裁器6的操作部32请求传送的数据的总线宽度。然后，在步骤S3中，操作部32从状态信号BSTS-A至BSTS-D检查系统总线3中的当前自由总线宽度。在下一个步骤S4中，确定自由总线宽度是否大于请求传送的数据的总线宽度。当自由总线宽度大于请求传送的数据的总线宽度时，可以进行传送。因此，在步骤S5中，将使用许可信号GNT-A至GNT-E和包括有关自由总线宽度信息的允许传送总线宽度信号BSIZE-A至BSIZE-E提供给请求传送的总线主控器1。
在步骤S6中，如果自由总线宽度小于请求传送的数据的总线宽度，则总线仲裁器6给出使用自由总线宽度的传送许可，作为使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E。接收使用自由总线宽度的传送许可的总线主控器1的总线宽度可变部16，将数据的数据宽度分割成自由总线宽度，以执行传送。
在如上所述完成传送之后，处理返回到步骤S1。
图8中的流程图示出了图5中所示的组合传送的情况。
步骤S11至S13与图7中S1至S3相同。
在步骤S14中，确定在系统总线3中是否存在自由总线宽度。当不存在自由总线宽度时，处理前进到步骤S17。当系统总线3中存在自由总线宽度时，处理前进到步骤S15，以确定自由总线宽度是否大于请求传送的数据的总线宽度。当自由总线宽度大于请求传送的数据的总线宽度时，可以传送数据。因此，在步骤S16中，总线仲裁器6向请求传送的总线主控器发射使用自由总线宽度的传送许可，作为使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E。因此，总线主控器组合总线宽度，以使总线宽度与自由总线宽度相匹配。
如果在步骤15中自由总线宽度小于请求传送的数据的总线宽度，则处理前进到步骤S17，以发射使用自由总线宽度的传送许可，作为使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E。因此，总线主控器分割总线宽度以便匹配自由总线宽度，以执行传送。
图9中所示的流程图示出了图6中所示的优先传送的情况。
步骤S21至S24与图7的流程图中的步骤S1至S4相同。在步骤S24中，当自由总线宽度大于请求传送的数据的总线宽度时(S24中为Y)，处理前进到步骤S32，以给出使用请求传送的数据的总线宽度的传送许可，与图7中的步骤S5相同。
然而，在步骤S24中，当自由总线宽度小于请求传送的数据的总线宽度时(S24中为N)，处理前进到步骤S25，确定新请求传送的数据的优先顺序是否高于当前正在传送的数据的优先顺序。当新请求传送的数据的优先顺序较低时(S25中为N)，执行正常的传送。因此，处理前进到步骤S31，将使用系统总线的自由总线宽度的传送许可提供给请求传送的总线主控器。传送许可被提供给的总线主控器分割总线宽度，以便匹配允许传送的总线宽度，以执行传送。
当请求传送的数据的优先顺序较高时(S25中为Y)，处理前进到步骤S26，命令优先顺序低的总线主控器改变总线宽度，以减少具有高优先顺序的总线主控器传送数据时所不足的总线宽度。被命令的总线主控器分割总线宽度，以便于改变总线宽度并执行传送。在下一个步骤S27中，使用许可信号GNT-A至GNT-E和允许传送总线宽度信号BSIZE-A至BSIZE-E被发射到请求传送的总线主控器。在下一步骤S28中，确定是否完成传送。如果传送没有完成，处理返回到步骤S28。当传送已经完成，则在步骤S29中确定从减少总线宽度的总线主控器的传送是否已经完成。如果已经完成(S29中为Y)，处理返回到步骤S21。如果没有完成(S29中为N)，处理前进到步骤S30，允许总线主控器使用被减少之前的总线宽度进行传送。接收使用原始总线宽度的传送许可的总线主控器，将总线宽度改变成原始总线宽度并执行传送。
如上所述，当系统总线的使用状况根据数据传送的完成或新的传送请求而改变时，总线仲裁器6的仲裁部31和操作部32重新分配允许使用的总线宽度和总线位置，由此可以有效利用系统总线，并可实现高效的数据传送。
接下来将参考时间图说明本发明。
图10示出了正常传送的时间图。图10(a)示出了总线主控器1的时间图，其中第一条线上的CLK代表时钟。该时钟对本发明的整个系统总线控制装置是公用的。第二条线上的MREQ代表总线主控器1的传送请求信号。其高电平指示存在传送请求，而其低电平指示不存在传送请求。在第三条线上，MGNT代表从总线仲裁器6接收的传送许可信号。其高电平指示允许传送，而其电平指示不允许传送。在第四条线上，MADR代表总线主控器1的地址信号。在第五条线上，MCMD指示总线主控器1的命令信号。在此，它指示存在四个16位数据。在第六条线上，MVLD代表传送许可的有效期。其高电平指示传送许可有效的时期，而其低电平指示没有传送许可的时期。在第七条线上，MDATA代表总线主控器执行数据传送。因此，图10(a)示出了在总线主控器1发出传送请求信号MREQ时，给出传送许可信号MGNT并使用16位总线宽度进行4次传送。
图10(b)示出了系统总线3关于图10(a)所示的总线主控器的传送请求和传送的执行的时间图。在第一条线上，SREQ代表来自总线主控器1的传送请求信号，其中其高电平指示存在传送请求，而其低电平指示不存在传送请求。在第二条线上，SGNT代表从总线仲裁器6发射的传送许可信号。其高电平指示允许传送，而其低电平指示不允许传送。在第三条线上，SADR代表总线主控器1的地址信号。在第四条线上，SCMD代表总线主控器1的命令信号。在第五条线上，SVLD代表传送许可的有效期。其高电平指示传送许可有效的时期，而其低电平指示不允许传送的时期。在第六条线上，SDATA代表总线主控器1执行数据传送。在第七条线上，BSIZE代表总线主控器1执行数据传送的时期。在此，它指示传送四次16位数据。因此，图10(b)示出了当总线主控器发出传送请求信号SREQ时，给出传送许可信号SGNT，并执行数据传送。
图11示出了分割传送的时间图。
图11与图10基本相同。不同点在于，图11(b)中第五条线上的SVLD、第六条线上的SDATA，和第七条线上的BSIZE。具体地，第五条线上的SVLD代表八个时钟周期。第六条线上的SDATA示出了总线宽度被分成8位，并且八次传送数据。第六条线上的SDATA示出了八次传送8位数据。
图12是组合传送的时间图。
图12(a)示出了总线主控器的时间图，与图10(a)和图11(a)相同。
图12(b)示出了系统总线的时间图。在第一条线上，SREQ代表来自总线主控器的传送请求信号，其中其高电平指示存在传送请求，而其低电平指示不存在传送请求。在此，该图示出了在11个时钟期间有传送请求发出。在第二条线上，SGNT代表从总线仲裁器6发射的传送许可信号。在此情况下，该图示出了在发出传送请求时在周期开始时不存在自由总线宽度，所以传送许可信号成为低电平。然后，该图指示，在从发出传送请求的第十个时钟发出传送许可信号SGNT。在该时期内，总线主控器侧控制部将数据存储在缓冲器中。在第五条线上，SVLD在从发出传送请求信号SREQ的第十个时钟和第十一个时钟时变为高电平，表示传送许可有效的时期。在第六条线上，SDATA表示总线主控器组合四个8位数据以形成32位数据并两次传送得到的数据。在第七条线上，BSIZE表示两次传送32位数据，指示数据量。
上述实施例描述了LSI的系统总线。然而，本发明适于个人计算机或图像形成装置的系统总线，或者各种数据处理装置的系统总线。
本发明技术领域内的普通技术人员应该清楚，本发明可以包括多种其它具体形式，而不脱离本发明的精神或保护范围。因此，本发明并不局限于本文给出的细节，而是可以在所附的权利要求的保护范围和等效体之内进行修改。
Claims (11)
1.一种系统总线控制装置，包括：
系统总线，其是从总线主控器传送的数据的路径；
总线状况监控部，其监控所述系统总线的使用状况或非使用状况；
总线分配部，其在所述总线主控器发出传送请求时，基于由所述总线状况监控部所监控到的所述系统总线的使用状况或非使用状况，分配允许所述总线主控器传送的总线宽度；和
总线宽度可变部，其根据所分配的总线宽度，改变从所述总线主控器传送的数据的总线宽度。
2.如权利要求1所述的系统总线控制装置，其中
所述总线状况监控部检测所述系统总线中每条总线的使用状况或非使用状况，或者根据所述总线主控器请求传送的数据的总线宽度和数据量，保持所述系统总线的使用状况或非使用状况。
3.如权利要求1所述的系统总线控制装置，其中
所述总线宽度可变部具有以下功能：在所述总线主控器请求传送的数据的总线宽度大于所述总线分配部所分配的总线宽度时，根据所分配的总线宽度分割来自所述总线主控器的数据，而在所述总线主控器请求传送的数据的总线宽度小于所述总线分配部所分配的总线宽度时，根据所分配的总线宽度组合来自所述总线主控器的数据。
4.如权利要求1所述的系统总线控制装置，还包括数据存储部，其在所述总线主控器请求传送的数据不能被传送时存储所述数据，其中
当所述总线状况监控部在数据被存储在所述数据存储部中的事件中检测到总线没有被使用时，或者当所述总线状况监控部从所保持的使用状况或非使用状况推断出总线没有被使用时，所述总线宽度可变部改变存储在所述数据存储部中的数据的总线宽度，以便与对应于非使用总线宽度的总线宽度相一致。
5.如权利要求1所述的系统总线控制装置，其中所述总线分配部所分配的总线宽度是请求传送的数据的总线宽度的2的整数倍或者2的整数倍分之一。
6.如权利要求1所述的系统总线控制装置，其中所述总线状况监控部具有完成预期部，其根据所述总线主控器请求传送的数据的总线宽度和数据量，计算数据传送的预期完成时刻。
7.如权利要求1所述的系统总线控制装置，其中，当从所述总线主控器发出具有高优先顺序的传送请求时，所述总线分配部将当前正在传送的数据的总线宽度减少具有高优先顺序的请求传送的数据的总线宽度，并将所述系统总线分配给发出所述具有高优先顺序的传送请求的总线主控器。
8.如权利要求7所述的系统总线控制装置，其中将优先顺序预先分配给所述总线主控器或分配给对应于所述总线主控器的所述总线宽度可变部。
9.如权利要求7所述的系统总线控制装置，其中根据所述总线主控器请求传送的数据的量来分配优先顺序。
10.如权利要求1所述的系统总线控制装置，其中所述系统总线控制装置作为集成电路而获得。
11.一种数据处理系统，包括：
传送数据的系统总线；
多个总线主控器，其连接到所述系统总线，并具有暂时存储待传送的数据的缓冲器和改变总线宽度的总线宽度可变部；和
总线仲裁器，其连接到所述系统总线，并具有总线状况监控部和总线分配部，所述总线状况监控部监控所述系统总线的使用状况或非使用状况，所述总线分配部在所述总线主控器发出传送请求时，基于所述总线状况监控部所监控到的所述系统总线的使用状况或非使用状况，分配允许所述总线主控器传送的总线宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006021115 | 2006-01-30 | ||
| JP2006021115A JP4845522B2 (ja) | 2006-01-30 | 2006-01-30 | システムバス制御装置、集積回路およびデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101013411A CN101013411A (zh) | 2007-08-08 |
| CN100474280C true CN100474280C (zh) | 2009-04-01 |
Family
ID=38323482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100069064A Expired - Fee Related CN100474280C (zh) | 2006-01-30 | 2007-01-30 | 系统总线控制装置、集成电路和数据处理系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7721039B2 (zh) |
| JP (1) | JP4845522B2 (zh) |
| CN (1) | CN100474280C (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1700225B1 (en) * | 2003-12-24 | 2007-09-12 | Telefonaktiebolaget Lm Ericsson | Multisectional bus in radio base station and method of using such a radio base station |
| US7496742B2 (en) | 2006-02-07 | 2009-02-24 | Dell Products L.P. | Method and system of supporting multi-plugging in X8 and X16 PCI express slots |
| TWI386895B (zh) * | 2007-08-16 | 2013-02-21 | Alpha Imaging Technology Corp | 液晶顯示器的加速裝置與方法及其控制裝置 |
| US8683106B2 (en) * | 2008-03-03 | 2014-03-25 | Nec Corporation | Control apparatus for fast inter processing unit data exchange in an architecture with processing units of different bandwidth connection to a pipelined ring bus |
| US20110022802A1 (en) * | 2009-07-27 | 2011-01-27 | Arm Limited | Controlling data accesses to hierarchical data stores to retain access order |
| WO2013091237A1 (en) * | 2011-12-23 | 2013-06-27 | Nokia Corporation | Method in a serial communication |
| CN102866646B (zh) * | 2012-09-20 | 2014-09-03 | 重庆望江工业有限公司 | 一种实时控制系统及控制方法 |
| KR101993258B1 (ko) * | 2012-11-22 | 2019-09-27 | 삼성전자주식회사 | 레지스터 슬라이싱 회로 및 이를 포함하는 시스템 온 칩 |
| CN103235770B (zh) * | 2013-04-25 | 2016-05-04 | 杭州华澜微电子股份有限公司 | 基于超位宽数字接口界面的固态存储器 |
| US9324030B2 (en) | 2014-01-06 | 2016-04-26 | International Business Machines Corporation | System interconnect dynamic scaling by predicting I/O requirements |
| US9524013B2 (en) | 2014-04-16 | 2016-12-20 | International Business Machines Corporation | System interconnect dynamic scaling by lane width and operating frequency balancing |
| US9558139B2 (en) | 2014-08-18 | 2017-01-31 | International Business Machines Corporation | System interconnect dynamic scaling handshake using spare bit-lane |
| CN104283578A (zh) * | 2014-09-27 | 2015-01-14 | 无锡市恒通智能交通设施有限公司 | 一种客户端数据双向通行方法 |
| US10642771B2 (en) | 2015-05-22 | 2020-05-05 | Hewlett-Packard Development Company, L.P. | Data channel allocation |
| US10901936B2 (en) | 2016-07-21 | 2021-01-26 | International Business Machines Corporation | Staged power on/off sequence at the I/O phy level in an interchip interface |
| US10540304B2 (en) * | 2017-04-28 | 2020-01-21 | Advanced Micro Devices, Inc. | Power-oriented bus encoding for data transmission |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484253A (ja) * | 1990-07-26 | 1992-03-17 | Mitsubishi Electric Corp | バス幅制御回路 |
| JPH05282242A (ja) | 1992-04-02 | 1993-10-29 | Toshiba Corp | バス制御方式 |
| JPH09293045A (ja) * | 1996-04-24 | 1997-11-11 | Sony Corp | データ転送処理装置 |
| US5867672A (en) * | 1996-05-21 | 1999-02-02 | Integrated Device Technology, Inc. | Triple-bus FIFO buffers that can be chained together to increase buffer depth |
| JP3903393B2 (ja) * | 1996-05-31 | 2007-04-11 | シャープ株式会社 | バスシステム |
| JPH10228726A (ja) * | 1996-12-12 | 1998-08-25 | Matsushita Electric Ind Co Ltd | データ伝送方法、及び装置 |
| US5930484A (en) * | 1997-09-18 | 1999-07-27 | International Business Machines Corporation | Method and system for input/output control in a multiprocessor system utilizing simultaneous variable-width bus access |
| JPH11149444A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 |
| US5936953A (en) * | 1997-12-18 | 1999-08-10 | Raytheon Company | Multi-mode, multi-channel communication bus |
| JPH11345196A (ja) | 1998-06-03 | 1999-12-14 | Matsushita Electric Ind Co Ltd | バス制御装置 |
| JP2000003332A (ja) * | 1998-06-12 | 2000-01-07 | Nec Eng Ltd | 双方向バスサイズ変換回路 |
| JP2000196607A (ja) * | 1998-12-24 | 2000-07-14 | Canon Inc | 情報処理システム及びその制御方法並びに情報処理装置 |
| US6535939B1 (en) * | 1999-11-09 | 2003-03-18 | International Business Machines Corporation | Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations |
| US6581115B1 (en) * | 1999-11-09 | 2003-06-17 | International Business Machines Corporation | Data processing system with configurable memory bus and scalability ports |
| JP2001236305A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | 半導体集積回路及びデータ処理装置 |
| JP2003263400A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | データ処理装置、データ処理システムおよびアクセス領域制御方法 |
| JP2004110224A (ja) | 2002-09-17 | 2004-04-08 | Nec Engineering Ltd | データ転送回路 |
| WO2004057481A1 (ja) * | 2002-12-20 | 2004-07-08 | Fujitsu Limited | Ｄｍａ制御装置、ｄｍａ制御方法、ｄｍａ制御プログラム |
| TWI246372B (en) * | 2004-04-09 | 2005-12-21 | Asrock Inc | A computer system with PCI express interface |
| JP2005308568A (ja) * | 2004-04-22 | 2005-11-04 | Nec Electronics Corp | 半導体装置 |
| US8046488B2 (en) * | 2004-05-21 | 2011-10-25 | Intel Corporation | Dynamically modulating link width |
| JP4483535B2 (ja) * | 2004-11-05 | 2010-06-16 | 株式会社日立製作所 | ネットワーク装置 |
| US7174411B1 (en) * | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
| US20060259665A1 (en) * | 2005-05-13 | 2006-11-16 | Sanjive Agarwala | Configurable multiple write-enhanced direct memory access unit |
| US7539809B2 (en) * | 2005-08-19 | 2009-05-26 | Dell Products L.P. | System and method for dynamic adjustment of an information handling systems graphics bus |
-
2006
- 2006-01-30 JP JP2006021115A patent/JP4845522B2/ja active Active
-
2007
- 2007-01-09 US US11/651,005 patent/US7721039B2/en not_active Expired - Fee Related
- 2007-01-30 CN CNB2007100069064A patent/CN100474280C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7721039B2 (en) | 2010-05-18 |
| US20070180179A1 (en) | 2007-08-02 |
| CN101013411A (zh) | 2007-08-08 |
| JP2007200245A (ja) | 2007-08-09 |
| JP4845522B2 (ja) | 2011-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474280C (zh) | 系统总线控制装置、集成电路和数据处理系统 | |
| CN100487685C (zh) | 通过通信总线从多个源发送数据的方法和设备 | |
| CN100489814C (zh) | 一种共享缓存系统及实现方法 | |
| RU2454710C2 (ru) | Коммуникационный модуль | |
| JP5546635B2 (ja) | データ転送装置およびその制御方法 | |
| KR20050043426A (ko) | 파이프라인 버스 시스템에서 커맨드 전송 방법 및 장치 | |
| CN102436431B (zh) | 总线系统和其死锁避免电路 | |
| JPH11272608A (ja) | バスシステム作動方法及び装置 | |
| CN106648440A (zh) | 操作存储设备的控制方法和存储设备 | |
| US9213660B2 (en) | Receiver based communication permission token allocation | |
| CN1979408A (zh) | 管理设备访问的方法和系统 | |
| US5604748A (en) | Information processing apparatus for transmitting information among a plurality of nodes and arbitration method in such information processing apparatus | |
| CN112181887A (zh) | 数据传输方法及装置 | |
| CN1321388C (zh) | 车辆搭载电子控制装置 | |
| CN101777030B (zh) | 数据传输系统的验证装置和方法 | |
| CN100559359C (zh) | 矩阵状总线连接系统 | |
| US20070011548A1 (en) | Centralized error signaling and logging | |
| JP2014167818A (ja) | データ転送装置およびデータ転送方法 | |
| CN1326058C (zh) | 数据传输控制装置 | |
| US20160162199A1 (en) | Multi-processor communication system sharing physical memory and communication method thereof | |
| CN101449252B (zh) | 通信组件以及用于双向数据传输的方法 | |
| JP2009251652A (ja) | マルチコアシステム | |
| US7003609B2 (en) | Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system with redundant communication circuits | |
| CN101394458B (zh) | 读写存储器的管理方法、装置及数码印刷设备 | |
| KR100340815B1 (ko) | 버스시스템의작동방법및이작동방법을수행하기위한장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090401 Termination date: 20210130 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |