JP6004421B2 - 撮像素子、検査装置、及び検出装置 - Google Patents

撮像素子、検査装置、及び検出装置 Download PDF

Info

Publication number
JP6004421B2
JP6004421B2 JP2012079551A JP2012079551A JP6004421B2 JP 6004421 B2 JP6004421 B2 JP 6004421B2 JP 2012079551 A JP2012079551 A JP 2012079551A JP 2012079551 A JP2012079551 A JP 2012079551A JP 6004421 B2 JP6004421 B2 JP 6004421B2
Authority
JP
Japan
Prior art keywords
sample
analog
hold circuit
avalanche photodiode
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012079551A
Other languages
English (en)
Other versions
JP2013210229A (ja
Inventor
神宮 孝広
孝広 神宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012079551A priority Critical patent/JP6004421B2/ja
Priority to US13/767,420 priority patent/US20130258093A1/en
Publication of JP2013210229A publication Critical patent/JP2013210229A/ja
Application granted granted Critical
Publication of JP6004421B2 publication Critical patent/JP6004421B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects

Landscapes

  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、回路パターン形成前の鏡面状のウェハ又は回路パターンが形成されたウェハの欠陥を検査する光学式の検査装置、並びにそれに用いられる検出装置及び撮像素子に関する。
半導体製造工程において、回路パターンが形成される前の鏡面状のウェハ(半導体基板)の表面の傷や異物、汚れ、その他の欠陥(以下、これらを総称して「欠陥」と記載する)は、後に形成される配線の絶縁不良や短絡、キャパシタの絶縁不良あるいはゲート酸化膜の破壊等の原因になり得る。ウェハ上に形成された回路パターンの欠陥も半導体素子の電気特性に影響を与える。よって、半導体製造工程において、こうした欠陥を検出して半導体製造工程へフィードバックすることは重要である。
この種の欠陥を検出する検査装置の一つが光学式の検査装置である。光学式の検査装置は、ウェハに光を照射しその散乱光を検出することによってウェハ表面の欠陥を検出するものである。光学式の検査装置には、鏡面ウェハの表面を検査する表面検査装置、及び回路パターンが形成されたウェハを検査するパターン付きウェハの検査装置があるが、いずれの検査装置においても複数の画素を有する撮像素子が用いられ得る。散乱光を検出する検査装置やこれに用いる複数画素の撮像素子の従来例としては、特許文献1−4等に記載されたものがある。
特開2004−48549号公報 特表2011−137678号公報 特開平9−23370号公報 特開2010−99095号公報
撮像素子に用いられるフォトダイオード(PD:Photo Diode)等の光電素子のタイプには、光電流を信号として直接出力する光電流出力型(逐次出力型)と、光電流をPDの接合容量に蓄積してから出力する光電流蓄積型(蓄積後出力型)があるが、一般にCCD(Charge Coupled Device)やTDI(Time Delay Integration)等といった複数画素の撮像素子に用いられるのは光電流蓄積型の光電素子である。したがって、CCDやTDI等の撮像素子では、光電流を接合容量に一旦蓄積し、各画素で蓄積された信号をその後順番に読み出すため、(画素数×1画素の読出し時間)だけ出力に時間がかかり、動作の高速化には制約がある。
ここで、今後のウェハの大径化や半導体集積回路の更なる微細化を想定した場合、より大きな検査データを高速で取得し得るシステムに対する将来的なニーズが予見される。このニーズに応え得る一つの方策としては、前述した光電流出力型の光電素子の活用がある。しかしながら、撮像素子が単画素であれば問題にならないものの、光電流出力型の光電素子で多画素の撮像素子を単に構成するとなると、各画素の光電素子から逐次出力される信号を処理するためにAD変換器(Analog to Digital Converter、ADC)等の回路が画素数分だけ必要になり、撮像素子の出力を処理する回路が肥大化してしまう。
本発明は上記事情に鑑みなされたものであり、回路の肥大化を抑えつつ大きな画像データを高速で取得することができる検査装置、並びにこれに用いる検出装置及び撮像素子を提供することを目的とする。
上記目的を達成するために、光電子出力型の複数の光電素子と、光電素子にそれぞれ接続された複数のサンプルホールド回路と、複数のサンプルホールド回路に接続されたアナログマルチプレクサと、アナログマルチプレクサに接続されたアナログデジタル変換回路と、をパッケージ化し、光電素子をアバランシェフォトダイオードとし、複数のサンプルホールド回路は、光源の発光の検出に応じて複数の光電素子の出力をホールドする。

本発明によれば、回路の肥大化を抑えつつ大きな画像データを高速で取得することができる。
本発明の第1の実施形態に係る検査装置を示す模式図である。 本発明の第1の実施形態に係る撮像素子の一構成例の平面図である。 本発明の第1の実施形態に係る撮像素子の一構成例の断面図であって図2中のIII−III線による矢視断面図である。 本発明の第1の実施形態に係る撮像素子の他の構成例の断面図であって図3に対応する図である。 本発明の第1の実施形態に係る撮像素子及びこれに接続された回路のブロック図である。 本発明の第1の実施形態に係る撮像素子の動作タイミングを示すタイミングチャートである。 本発明の第1の実施形態に係る検査装置に備えられたデジタルマルチプレクサの動作タイミングを示すタイミングチャートである。 本発明の第2の実施形態に係る検査装置を示す模式図である。 本発明の第2の実施形態に係る撮像素子及びこれに接続された回路のブロック図である。 本発明の第2の実施形態に係る撮像素子の動作タイミングを示すタイミングチャートである。 本発明の第3の実施形態に係る検査装置を示す模式図である。 本発明の第3の実施形態に係る撮像素子及びこれに接続された回路のブロック図である。
以下に図面を用いて本発明の実施の形態を説明する。
(第1の実施の形態)
1.構成
(1-1)検査装置
図1は本発明の第1の実施形態に係る検査装置を示す模式図である。
図1に示した検査装置は、ステージ装置10、照明装置20、検出装置30L,30H、制御信号発生ユニット40、デジタルマルチプレクサ(Digital Multiplexer、以下「D−MUX」)50、パラレルシリアル変換回路55、データ処理部60、照明制御部71、ステージ制御部72、全体制御装置70、及びユーザインターフェース(User Interface、以下「UI」)80を備えている。ステージ装置10は、ウェハWを搭載するものである。照明装置20は、ステージ装置10上のウェハWの表面にミラー29の抜き差しによって検査光(レーザ光)L1(斜方照射)とL3(垂直照明)を切換え照射するものである。検出装置30L,30Hは、ウェハWからの散乱光L2,L4をそれぞれ検出し、デジタル信号として出力するものである。検査装置30L,30Hは、検出仰角及び検出方位角の少なくとも一方が互いに相違する。制御信号発生ユニット40は、検出装置30L,30H(厳密には後述する撮像素子32L,32H)の動作を制御するものである。D−MUX50は、検出装置30L,30Hの出力信号を入出力するものである。パラレルシリアル変換回路55は、デジタルマルチプレクサ40からの入力信号を並直列変換するものである。データ処理部60は、パラレルシリアル変換回路55からの入力信号を処理するものである。照明制御部71は、照明装置20を制御するものである。ステージ制御部72は、ステージ装置10を制御するものである。全体制御装置70は、制御信号発生ユニット40、照明制御部71及び照明制御部72を含む検査装置全体の動作を制御するものである。ユーザインターフェース80は、ウェハWの検査の設定等の所定の情報を入力したり、検査結果を表示したりするものである。
(1-2)ステージ装置10及びステージ制御部72
ステージ装置10は、詳細には図示していないが、ウェハWを水平に保持する試料台、及び試料台を移動させる試料台移動機構を備えている。試料台移動機構は、鉛直な回転軸を中心にθ方向に試料台を水平面内で回転させるθテーブル、試料台及びθテーブルを水平方向(X方向)に移動させるXテーブル、及び試料台、θテーブル及びXテーブルを上下方向(Z方向)に移動させて検査光L1又はL3を自動的に合焦させる自動焦点合わせ機構(図示せず)を備えている。このステージ装置10は、ステージ制御部72から入力される制御信号に従って、θテーブルを回転させながらXYテーブルを適宜XY方向に移動させ、検査光L1又はL3に対してウェハWを移動させる。これによってウェハWの表面に検査光L1又はL3が走査される。ステージ制御部72は、ユーザインターフェース80で設定入力された情報を基に全体制御装置70から入力される制御値に応じてステージ装置10に制御信号を出力する。また、ステージ装置10にはXY座標上の位置を検出する位置検出エンコーダ11が設けられている。位置検出エンコーダ11による検出信号は制御信号発生ユニット40に出力される。
(1-3)照明装置20及び照明制御部71
照明装置20は、照明光源21、照明整形光学系22、反射鏡23,28,29、及び照明レンズ24,27を備えている。照明光源21は検査光Lを出射するものである。本実施の形態において照明光源21はパルス照明である。照明光源21からは、照明制御部71から入力される制御信号に応じた発光強度の検査光Lが出射される。照明整形光学系22は、照明光源21から出射された検査光L1をレンズや絞り等で整形するものである。反射鏡23は、照明整形光学系22からの検査光Lを反射して当該検査光Lの光軸をウェハWの表面に対して傾斜させる(斜方照射する)ものである。照明レンズ24は、反射鏡23で反射した検査光L1を収束するものである。照明レンズ24で収束した検査光L1はウェハWの表面に斜めから入射する。また、反射鏡29は、検査光Lの光路を変更するものであり、駆動装置(図示せず)で移動することによって照明整形光学系22から出射した検査光Lも光路に対して出入りし、検査光Lの光路から外れることで検査光Lを反射鏡23に導き、検査光Lの光路に干渉することによって検査光Lを反射鏡28に導く。反射鏡28は、反射鏡29で反射した検査光Lを反射して当該検査光Lの光軸をウェハWの表面に対して直交させる(垂直照射する)ものである。照明レンズ27は、反射鏡28で反射した検査光L3を収束するものである。照明レンズ27で収束した検査光L3はウェハWの表面に垂直に入射する。また、照明装置20には、パルス光である検査光Lの発光を検出する照明発光検出器25が備えられている。この照明発光検出器25には、透過ミラー26で反射した一部の検査光Lが入射する。照明発光検出器25による検出信号は制御信号発生ユニット40に出力される。照明発光検出器25にはフォトダイオード等を用いることができる。ここで用いるフォトダイオードは単画素で足りる。
(1-4)検出装置30L,30H、D−MUX50及び制御信号発生ユニット40
検出装置30L,30Hは、検出レンズ31L,31H及び撮像素子32L,32Hを備えている。検出レンズ31L,31Hは、ウェハWの表面でそれぞれ検査光L1,L3が乱反射して発生した散乱光L2,L4を集光するものである。撮像素子32L,32Hは、それぞれ検出レンズ31L,31Hで集光されたウェハWからの散乱光L2,L4を検出する。
図2は撮像素子32Lの一構成例の平面図(散乱光の入射側から見た図)、図3は図2中のIII−III線による矢視断面図である。これらの図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図2及び図3では図示していないが、撮像素子32Hの構成も撮像素子32Lの構成と同様である。
撮像素子32Lは、システムインパッケージ(SiP:System-in-Package)であり、光電素子33、信号処理機能チップ34A、パッケージ35及び入出力ピン36を備えている。光電素子33は、接合容量に光電流を蓄積せずに、光電変換によって発生した光電流を逐次出力する光電子出力型のものである。光電素子33は複数設置されていて、本実施の形態では一列に並べてラインセンサ状に形成した場合を例示している。信号処理機能チップ34Aは、光電素子33の周囲に配置されていて、複数の光電素子33の出力信号を一定の規則に従って選択しデジタル信号化して出力する機能を有する(後述)。パッケージ35は、光電素子33及び信号処理機能チップ34Aを収納し、これらをモジュール化している。パッケージ35の材質は代表的にはセラミックや樹脂等であるが、検査装置の使用環境、撮像素子32Lの温度上昇の仕様によって適宜変更される。また、パッケージ35には、散乱光L2を透過させる光学窓35aが設けられており、ウェハWの表面で発生した散乱光L2は光学窓35aを透過していずれかの光電素子33に入射する。光学窓35aは、散乱光L2の波長によって材質や反射防止膜の仕様が異なってくる。入出力ピン36は、制御信号発生ユニット40やD−MUX50に対して信号を入出力する端子である。
なお、図3では光電素子33及び信号処理機能チップ34Aは別々のチップとしてパッケージ35に収容した場合を例示しているが、図4に示した他の構成例のように、光電素子33と信号処理機能チップ34Aとを同一チップ上に形成してパッケージ35で収容する構成とすることもできる。
図5は撮像素子32L及びこれに接続された回路のブロック図である。この図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図5では図示していないが、撮像素子32Hの構成も撮像素子32Lの構成と同様である。
図5に示したように、信号処理機能チップ34Aは、サンプルホールド回路(Sample and Hold、以下「S/H」)34b、アナログマルチプレクサ(Analog Multiplexer、以下「A−MUX」)34c、及びアナログデジタル変換器(Analog to Digital Converter、以下「ADC」)34dを備えている。本実施の形態では、1つの信号処理機能チップ34Aに、S/H34bが複数(同図の例では4つ)、A−MUX34c及びADC34dが各1つ実装された場合を例示している。つまり、A−MUX34cには複数のS/H34bが接続されていて、A−MUX34cはADC34dに接続している。撮像素子32Lには、このように構成された信号処理機能チップ34Aが複数(同図の例では4つ)備わっていて、これら信号処理機能チップ34Aの各ADC34dが同一のD−MUX50に接続している。
また、制御信号発生ユニット40は、サンプルホールド制御部(以下「S/H制御部」)40b、アナログマルチプレクサ制御部(以下「A−MUX制御部」)40c、アナログデジタル変換回路制御部(以下「ADC制御部」)40d、及びデジタルマルチプレクサ制御部(以下「D−MUX制御部」)40eを備えている。
S/H制御部40bは、全体制御装置70からの指令値に従って、各S/H34bに対してサンプル/ホールドの動作を切り替える制御信号を出力する。それに対し、S/H34bは、S/H制御部40bからのサンプル動作の指示に従って光電素子33の出力信号を取得し、ホールド動作を指示されている間、取得した出力信号を保持する。ここで、本実施の形態における信号処理機能チップ34Aには、複数の電流電圧変換回路(Current to Voltage Converter、以下「I/V」)34aが実装されている。各S/H34bは対応する光電素子33に対してI/V34aを介して接続されていて、S/H34bには光電素子33から出力された光電流が電圧に変換されて入力される。なお、1回のサンプル動作の実行から1回のホールド動作の実行を経て次のサンプル動作を実行するまでのサイクルを、以下「サンプリング期間」と記載する。
A−MUX制御部40cは、全体制御装置70からの指令値に従って、各信号処理機能チップ34AのA−MUX34cに対して信号の入出力動作を切り替える制御信号を出力する。A−MUX34cは、信号を入力するS/H34bをA−MUX制御部40cから入力されるクロックに従って0番、1番、2番、3番、0番・・・と順番に繰り返し切り替えていき、順番に入力した信号をADC34dに順次出力していく。「0番」、「1番」、「2番」、「3番」は、図5に示した光電素子33の番号であって、対応するI/V34a及びS/H34bについても同じ番号を用いることとする。A−MUX34cの動作クロックは、S/H34bの1回のサンプリング期間中に、1つのA−MUX34cに接続された全ての光電素子33の出力信号が各1回以上取得される周波数になっている。例えば、信号処理機能チップ34Aに接続された光電素子33の数をN(本実施の形態では4)とすると、信号の入力元を1回のサンプリング期間中にN回以上切り替える必要があり、A−MUX34cのクロック周波数はS/H34bのサンプリング周波数のN倍以上にする必要がある。
ADC制御部40dは、全体制御装置70からの指令値に従って、A−MUX34cの動作クロックと同じ周期でADC34dにトリガ信号を出力する。その結果、A−MUX34cから出力される信号は、順次ADC34dでデジタル信号化されてD−MUX50に出力される。D−MUX50に入力される信号は、各光電素子33で検出された散乱光強度を表す数値である。つまり、本実施の形態の撮像素子32Lの出力はデジタル信号である。
D−MUX制御部40eは、全体制御装置70からの指令値に従って、D−MUX50に対して、信号のサンプルホールド動作を切り替える制御信号、及び出力する信号を切り替える制御信号を出力する。D−MUX50は、D−MUX制御部40eからのサンプリング指示で各信号処理機能チップ34Aの出力信号A,B,C,Dを一斉に取得して、そのサンプリング期間だけ保持する。D−MUX50のサンプリング周波数は、例えばA−MUX34cの動作周波数に合わせることができる。そして、D−MUX50は、D−MUX制御部40eから入力されるクロックに従ってサンプリング期間内に信号A,B,C,Dを順番にパラレルシリアル変換回路55に出力していく。各信号処理機能チップ34Aの出力信号A,B,C,Dには、各信号処理機能チップ34Aにおける全て(0番−3番)の光電素子33の信号が含まれている。D−MUX50のデータレートは、例えばA−MUX34cのデータレートに当該D−MUX50に接続された信号処理機能チップ34Aの数(本実施の形態では4)を乗じた値以上である。なお、D−MUX50から出力される信号は、ステージ装置10の位置検出エンコーダ11からの出力信号と関連付けることによってウェハW上のどの位置で発生した信号であるかが識別可能である。
(1-5)データ処理部60
データ処理部60では、パラレルシリアル変換回路55から入力されるデータから欠陥の位置や大きさ等の情報を取得する。ここでは、しきい値(設定値)を超える信号強度の信号を欠陥信号と識別し、信号と関連付けられたステージ装置10の位置データと信号強度から欠陥の位置情報及び大きさ等の情報が識別される。本実施の形態では複数画素の撮像素子32Lを用いているので、例えば、幾つの画素(隣接する画素)で同時に散乱光L2が検出されたかで、欠陥の大きさについてのより詳細な情報を取得することができる。
(1-6)全体制御装置70
全体制御装置70(図1参照)は、前述した通り、UI80で設定された条件に従って、制御信号発生ユニット40、照明制御部71、ステージ制御部72等に制御値を出力する機能を有する。また、データ処理部60から入力された検査データ、或いは制御信号発生ユニット40、照明制御部71、ステージ制御部72等に出力した制御値等を記憶する記憶部(図示せず)を備えている。
(1-7)UI80
UI80では、例えば「高解像モード」「標準モード」「高スループットモード」等の検査モードの設定画面が表示されていて、モードを選択することによって検査条件が設定されるようにすることができる。こうしたモードを選択することによって、全体制御装置70によってモードに応じた動作制御値が演算され、制御信号発生ユニット40等に出力される。勿論、例えば照明光源21が何回点灯したらら信号を取得する、或いはステージ装置10が何μm移動したら信号を取得する等といったように、検査の設定をモード選択ではなく項目別に数値入力によりすることもできる。
(1−8)光電素子33
ここで、光電素子33に用いる光電流出力型光電素子の代表例としては、フォトダイオード(Photo Diode、以下「PD」)、アバランシェフォトダイオード(Avalanche Photo Diode、以下「APD」)、マルチピクセルフォトンカウンター(Multi Pixel Photon Counter、以下「MPPC(登録商標)」)等が挙げられる。以下にPD、APD、MPPCの動作原理について簡単に説明する。
PDは、半導体のPN接合に光を照射すると電流や電圧を発生する受光素子である。バンドギャップエネルギーよりもエネルギーの大きい光がPDに入射すると、価電子帯の電子が伝導体に励起される結果、価電子帯に正孔が残る。P層、N層及び空乏層では、入射光量に応じて電子と正孔の対が生成される。空乏層とはP層とN層の接合部の中世領域をいう。空乏層では電界によって電子はN層へ正孔はP層へ加速される。N層中の電子はP層から流れてきた電子とともにN層の導電体に残り、N層中の正孔は空乏層まで拡散し加速されてP層価電子帯に集まる。これによってP層は正、N層は負に帯電し、N層からは電子が、P層からは正孔が流れて光電流が発生する。光電素子33にこのPDを適用した場合、先の原理によって散乱光L2の入射によって逐次発生する光電流がI/V34aに入力される。
APDは、PDの一種であり、逆電圧を印加することによって光電流が増倍される高速・高感度のPDである。また、APDは、光を構成するフォトンの数を計数して光量を測定するデバイスである。APDの逆電圧を降伏電圧以上にすると、内部電界が上昇し増倍率が極めて高くなる(10−10倍)。こうして倍増率を高めた状態でAPDを動作させることをガイガーモードという。このガイガーモード時にフォトンの入射によってPN接合に生じた電子と正孔の対は高い電界によって加速する。このとき、フォトンの入射によって発生した電子はP層内で加速され運動エネルギーを高めてN層に向かい、N層のバンドキャップエネルギーよりも十分に高い運動エネルギーを得てN層に突入し、N層の電子を跳ね出し、さらにN層から跳ね出された電子が連鎖的により多くの電子を生成する。これが増倍作用の原理である。ガイガーモードのAPDに1つのフォトンが入射すると、上記増倍作用によって非常に大きなパルス信号が生じるため、パルス信号でフォトンを計数することができる。光はフォトン(光子)の集まりであり、微弱な光ではフォトンは離散的になるが、APDは微弱な光であっても上記の増倍作用によって感度良く測定することができる。APDは、時間当たりに検出されたフォトンの数に応じた大きさの電流を出力する。PDを適用した場合よりも微弱な光に対する感度が上がる。
MPPCは、シリコンフォトプライヤ(Silicon Photomultiplier:Si−PM)と呼ばれるデバイスの一種で、個別に動作するガイガーモードのAPDの集合体である。MPPCの画素を構成するAPDは、上記のようにフォトンを検出するとパルス信号を出力する。MPPCの出力は全画素の総和であり、この出力によってフォトンが計数される。撮像素子32L,32Hの1画素である光電素子33にMPPCを採用することによって、より微弱な光であっても感度良く検出することができる。
2.動作
図6は撮像素子32Lの動作タイミングを示すタイミングチャートである。撮像素子32Hの動作も撮像素子32Lの動作と同様である。
図6において、本実施の形態では照明光源21にパルス照明を用いているので、照明発光検出器25から制御信号発生ユニット40に対して照明光源21の発光周期でパルス信号が入力される(同図の上2段参照)。また、同時に光電素子33の出力も照明発光検出器25のパルス信号と同等の周期で光電流が出力される(同図の上から3段目参照)。なお、厳密に言えば、同図に示した光電素子33の出力は光電流ではなく、I/V34aで変換した後の光電圧値であり、1回目の発光による光電圧値がVs00、2回目の発光による光電圧値がVs01(<Vs00)である。仮に欠陥信号を識別するためのしきい値がVs00,Vs01の間の値である場合、後段のデータ処理部60において、1回目の発光で検出された光電圧Vs00は欠陥信号として識別され、2回目の発光で検出された光電圧Vs01は非欠陥信号として識別又はフィルタリングされる。また、同図に示した光電素子33の出力は単一の光電素子33(ここでは図5における0番の光電素子33)を代表して図示したものであり、実際には他の光電素子33からも同じタイミングで出力がある。同じ発光に起因して異なる光電素子33から出力が同じ大きさの光電流が出力されることもあり得るが、基本的には光電素子33によって出力値は異なる。
ここでは、UI80によって照明光源21の発光周期で全画素の出力を取得するように設定されている場合を例示する。この場合、S/H34bによるサンプリング周期は照明光源21の発光周期と同じであり、ここではサンプリング周期の始期を照明発光検出器25からのパルス信号の発生時、終期を次のパルス信号の発生時とする。具体的には、制御信号発生ユニット40は、照明発光検出器25からのパルス信号を入力したら、S/H制御部40bから各S/H34bにサンプル動作を指示するパルス信号が出力される(図6の上から4段目参照)。これにより、照明発光時に0番−3番の光電素子33から出力された信号がそれぞれ対応するS/H34bで次のサンプル動作まで保持される(図6の上から5−8段目参照)。ここでは、0番−3番のS/H34bで保持された信号値をそれぞれVs00−Vs30とする。
また、A−MUX制御部40cは、S/H34bによるサンプリング周波数の4倍以上(信号処理機能チップ34Aに接続した光電素子33の数倍以上)の周波数のクロック信号をA−MUX34cに出力している(同図の下から5段目参照)。A−MUX34cは、A−MUX制御部40cからのクロック信号を1回入力する度に信号の入力元として選択するS/H34bを0番、1番、2番、3番、0番・・・と切り替えていく(同図の下から4段目参照)。これにより、サンプリング期間中に0番−3番の光電素子33の出力に起因して各S/H34bに保持されている信号値Vs00−Vs30が、当該サンプリング期間中に一通りA−MUX34cに入力され、順番に出力される(同図の下から3段目参照)。このとき、ADC制御部40dは、A−MUX34cのクロック周波数と同程度の周波数でADC34dにトリガ信号を出力している(同図の下から2段目参照)。これによって、A−MUX34cから出力されるアナログの信号がADC34dで順次デジタル信号化され、D−MUX50に出力される(同図の最下段参照)。
図7はD−MUX50の動作タイミングを示すタイミングチャートである。
図7に示したように、D−MUX50には、接続された複数(本実施の形態では4つ)の信号処理機能チップ34AでそれぞれADC34dを介してデジタル化された信号A−D(図5参照)が入力される。図7中の最初のADCトリガで各ADC34dから各々の0番の光電素子33についての出力(A0−D0)がD−MUX50に入力される。同様に、2番目のADCトリガで各ADC34dから各々の1番の光電素子33についての出力(A1−D1)、3番目のADCトリガで各ADC34dから各々の2番の光電素子33についての出力(A2−D2)、4番目のADCトリガで各ADC34dから各々の3番の光電素子33についての出力(A3−D3)がD−MUX50に入力される(同図の上5段参照)。
このとき、D−MUX制御部40eからD−MUX50に、ADCトリガと同じ周期でサンプル動作を指示するパルス信号が出力されている(同図の下から4段目参照)。これにより、各ADC34dから入力される信号が、D−MUX50のサンプリング期間だけ当該D−MUX50に保持される。また、D−MUX制御部40eは、D−MUX50によるサンプリング周波数の4倍以上(D−MUX50に接続したADC34dの数倍以上)の周波数のクロック信号をA−MUX34cに出力している(同図の下から3段目参照)。D−MUX50は、D−MUX制御部40eからのクロック信号を1回入力する度にパラレルシリアル変換回路55への出力信号をA,B,C,D・・・と切り替えていく(同図の下から2段目参照)。これにより、D−MUX50のサンプリング期間中に各信号処理機能チップ34Aの0番の光電素子33の出力A0−D0が、D−MUX50のサンプリング期間中に全てパラレルシリアル変換回路55に出力される。この動作を繰り返し実行することにより、各信号処理機能チップ34Aの1番の光電素子33の出力A1−D1、2番の光電素子33の出力A2−D2、3番の光電素子33の出力A3−D3が、順次パラレルシリアル変換回路55に出力される。
以上の動作の結果、S/H34bの1回のサンプリング期間で、撮像素子32Lの全画素の出力が取得される。撮像素子32Hについても同様である。
3.効果
(3-1)撮像素子の高速化と処理回路の規模抑制の両立
光電子出力型の光電素子33で撮像素子32L,32Hに用いたことで、接合容量に光電流を蓄積してから出力するCCD等の従来の多画素のイメージセンサに比べてセンサ出力が高速である。例えばCCDの遮断周波数が50MHZ程度であるのに対し、上記光電素子33に用いるPD、APD、MPPC等は300−500MHz程度の帯域を持つため、高速化の効果は大きい。
このとき、S/H34bとA−MUX34cを撮像素子32L,32Hに実装し、複数画素について出力のチャンネルをアナログ信号の段階で削減することで、光電素子33の数に対してADC34dの数を大幅に少なくすることができる。複数画素から同時に出力がされ得るが、同時に出力された信号をS/H34bやA−MUX34cを用いて共通のADC34dに順番に伝送することができる。そのためADC34dが少数であっても、各ADC34dの出力を合わせれば撮像素子32L,32Hの全画素のデータがきちんと得られる。このように撮像素子32の出力チャンネル数が抑えられ、しかも撮像素子32L,32Hの出力は既にデジタル信号化されているので、撮像素子32L,32Hの信号を処理する回路の肥大化も抑制することができる。
以上のように、本実施の形態によれば、撮像素子32L,32Hの出力を処理する回路の肥大化を抑えつつ、センサ出力の高速化によって大きな画像データも高速で取得し得る。よって、今後のウェハの大径化や半導体集積回路の更なる微細化に伴ってより大きな検査データを高速で取得するニーズが将来顕在化した場合にも柔軟に対応し得る。
また、従来はセンサ出力がアナログ信号であったため、出力チャンネル毎にADCを接続する必要があったが、本実施の形態の場合、出力がデジタル信号であるためその必要がなく、このことも回路規模の縮小に貢献する。
(3-2)撮像素子への機能集約
光電素子33、I/V34a、S/H34b、A−MUX34cまでの回路構成はシンプルであり、センサチップ上に形成することができる。また、前述した通りS/H34b及びA−MUX34cでADC34dの数を巧みに抑制したことにより、ADC34dをも同一チップ上に実装することができる。これによって光電変換、電流電圧変換、信号の伝送経路の切り替え、信号のデジタル出力の機能を撮像素子32に集約することができる。
(3-3)微弱光量の検出
半導体集積回路の微細化は今後も予想される。その結果、検査時に欠陥から発生する散乱光は今後さらに微弱なものとなることが考えられ、従来の検査装置では欠陥を検出しきれなくなる恐れがある。民生品の分野ではいわゆる裏面照射型センサ等、光電素子レベルの種々の改良が行われているが、これらは本検査装置のような要求がシビアな工業分野において対応しきれるものでは必ずしもない。
それに対し、本実施の形態においては、上記構成によって光電流出力型の光電素子33を用いた撮像素子を具現化することができる。特に光電素子33にAPD又はMPPCを適用した場合、APD及びMPPCは電子増倍機能を有しているため、従来の同種の検査装置で用いられてきた撮像素子に比べて大幅なSN比の向上が期待できる。また、ダイナミックレンジも拡大し得る。したがって、上記の如くコンパクトな構成ながら高コントラストで明確な検査データを取得することができ、検査対象の更なる微細化に起因する散乱光の微弱化に対応して、より微弱な光をより高速かつ正確に画像化するという将来的なニーズにも十分に応え得る。
また、微弱光量の検出精度が向上するので、サンプリング周波数を上げて信号強度が弱まる場合にも精度良く散乱光を検出することができる。すなわち、より高分解能な検査データを取得することができる。
(3-4)ノイズの抑制
本実施の形態では照明光源21にパルス照明を用いたことで、光電素子33からは照明光源21の発光時のみ信号が出力される。これによりセンサ自体が持つ雑音(主に熱雑音)と信号処理回路の雑音とを抑制することができる。これらのこともSN比の向上に寄与し、反射率の低い検査対象の検査や微小な欠陥の検出精度の向上に貢献する。
また、従来、光電素子はその信号をデジタル化する回路等とは別に光電素子単位で流通していたため、装置に組み付ける際には端子やケーブルを介してADC等の処理回路に接続されるのが通常であった。したがって、微弱な光電流を処理回路に伝送するのに必要以上に長い端子やケーブルを経由せざるを得ず、ノイズや外乱の影響を受け易く、処理回路を含めた装置全体の小型化にも制約があった。
それに対し、本実施の形態の場合、光電素子33からADC34dまでパッケージ化することで、ノイズの影響の抑制と同時に装置の小型化にも寄与する。
(3-5)取扱いの容易性
光電流出力型の光電素子33を用いているため、信号読み出し回路が不要である。そのため、画素の形状やレイアウトの自由度が高く、装置毎に柔軟に撮像素子32L,32Hを設計することができる。また、信号処理機能チップ34Aとパッケージ化することで、光電流出力型の光電素子33を光電流蓄積型の光電素子と同じように利用することができる。また、撮像素子32L,32Hは既存の検査装置への組み込みも比較的容易である。
(3-6)コスト抑制
撮像素子32L,32Hの駆動回路は簡便(バイアス設定)である。また、撮像素子32L,32Hは低価格部品で構成することができ、製造プロセス数も少ない。よって撮像素子32L,32Hは低コストで制作することができる。
(3-7)高画素化
上記の通り回路規模が良好に抑えられるため、多数の光電素子33を並べることができ、撮像素子32L,32Hの高画素化(例えば8000画素)も容易である。高画素化は検査精度の向上に寄与する。また、ウェハ表面をXYスキャンするタイプの検査装置に適用する場合、光電素子33の数を増やすことでスキャ幅が広くなるので、折り返し回数が減って検査時間の短縮にも繋がる。
(第2の実施の形態)
図8は本発明の第2の実施形態に係る検査装置を示す模式図、図9は撮像素子及びこれに接続された回路のブロック図であり、図8及び図9はそれぞれ先の図1及び図5に対応する図である。これらの図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図9では図示していないが、撮像素子32Hの構成は撮像素子32Lの構成と同様である。
本実施の形態が第1の実施の形態と相違する点は、第1の実施の形態では照明光源21の発光パルスを基礎にして各画素の出力を取得していたのに対し、本実施の形態ではステージ装置10の移動量を基礎にして各画素の出力を取得する点である。ハードウェアで第1の実施の形態と相違する点は次の4点である。1点目は、照明光源21をパルス照明から連続照明に置換した点である。2点目は、照明発光検出器25(図1参照)及びこれに検査光を導く透過ミラー26(同図参照)を省略した点である。3点目は、撮像素子32Lの信号処理機能チップ34Aの各I/V34a(図5参照)をそれぞれストレージキャパシタ(Storage Capacitor、以下「SC」)34fで置換した点である。4点目は、制御信号発生ユニット40にストレージキャパシタ制御部(以下「SC制御部」)40fを追加した点である。SC34fは、SC制御部40fは、SC34fに対して、光電流の蓄積及び放電の動作を切り替えさせる制御信号を出力する。SC34fはSC制御部40fからの指示に従って光電素子33で発生した光電流を蓄積したり放電したりする。その他の構成は第1の実施の形態と同様である。
図10は本実施の形態における撮像素子32Lの動作タイミングを示すタイミングチャートであって先の図6に対応する図である。この図において既に説明した事項と重複する事項は適宜説明を省略する。撮像素子32Hの動作は撮像素子32Lの動作と同様である。
図10においては、UI80によってステージ装置10が一定距離(例えば位置検出エンコーダ11のパルス信号5つ分)移動したらその間の全画素の出力を取得するように設定されている場合を例示する。本実施の形態では照明光源21に連続照明を用いているので(同図の上1段参照)、光電素子33からは連続的に光電流が出力される(同図の上から3段目参照)。この光電流は変動する。同図に示した光電素子33の出力は単一の光電素子33(ここでは図9における0番の光電素子33)を代表して図示したものであり、実際には他の光電素子33からも出力がある。一方、ステージ装置10の位置検出エンコーダ11から制御信号発生ユニット40に対して、ステージ装置10のXY方向への移動に伴ってパルス信号が入力される(同図の上から2段目参照)。
本例では、位置検出エンコーダ11から制御信号発生ユニット40にあるパルス信号の入力を始期とすると、始期にしたパルス信号を含めて6回目のパルス信号の入力を終期とする期間を「光電流蓄積期間」とする(同図の上から4段目参照)。すなわち、位置検出エンコーダ11から始期となるパルス信号が入力された時にSC制御部40fからSC34fに蓄電を指示するパルス信号が出力されるとSC34fは光電流を蓄電し始め、次に終期となるパルス信号が入力された時、それまで蓄積していた光電流を放電(出力)すると同時に光電流をまた蓄積し始める(同図の上から6段目参照)。
同図の上から5段目に示されているように、S/H34bのサンプリング周期は、SC34fの蓄電周期は同じ長さである。但し、S/H34bのサンプリング期間の始期は光電流蓄積期間の始期の直前であり、SC34fの放電直前にS/H制御部40bからS/H34bにデータサンプリングを指示するパルス信号が出力される。S/H34bのサンプリング期間の終期は次の光電流蓄積期間の始期の直前であり、SC34fの次の放電の直前にS/H制御部40bからS/H34bにデータサンプリングを指示するパルス信号が再び出力される。すなわち、光電流蓄積期間の蓄電量をサンプリングするため、前周期の光電流蓄積期間の終盤の蓄電量の値を取得し、一定のサンプリング期間だけ保持する(同図の上から7段目参照)。
その他、A−MUX34c、ADC34d及びD−MUX50の動作は第1の実施の形態と同様である。
本実施の形態のように、パルス照明を用いなくても検査動作に伴って短周期で出力されるパルス信号をトリガとすることにより、第1の実施の形態における撮像素子32の動作と同等の動作を実行させることができる。勿論、本実施の形態においても、第1の実施の形態で得られる各効果が同様にして得られる。
(第3の実施の形態)
図11は本発明の第3の実施形態に係る検査装置を示す模式図、図12は撮像素子及びこれに接続された回路のブロック図であり、図11及び図12はそれぞれ先の図1及び図5に対応する図である。これらの図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図12では図示していないが、撮像素子32Hの構成は撮像素子32Lの構成と同様である。
本実施の形態が第1の実施の形態と相違する点は、第1の実施の形態ではD−MUX50が撮像素子32Lに組み込まれていなかったのに対し、本実施の形態ではD−MUX50を撮像素子32Lに組み込んだ点である。すなわち、A−MUX34d及びD−MUX50によって、撮像素子32L上でアナログ及びデジタルのハイブリッド方式でチャンネル統合処理が実行される。本実施の形態では、先の図2−図4において、光電素子33及び信号処理機能チップ34AとともにD−MUX50がパッケージ35の内部に収容されている。D−MUX50が光電素子33や信号処理機能チップ34Aと異なるチップとしてパッケージ35に収容するか(図3の構成例に倣うか)、同一チップ上に形成してパッケージ35に収容するか(図4の構成例に倣うか)は限定されない。
その他の構成は第1の実施の形態と同様であり、撮像素子32Lの動作についても第1の実施の形態と同様である。撮像素子32Hの動作は撮像素子32Lの動作と同様である。
本実施の形態によれば、第1の実施の形態と同様の効果に加え、A−MUX34cで複数チャンネルを統合処理した後、撮像素子32L,32H上でさらに複数のA−MUX34cの出力を統合処理することで、出力チャンネル数をより少なくすることができ、出力信号の処理回路をより小規模化することができる。
なお、A−MUX34cは、撮像素子32L,32H上の回路の中で一般に最も速度が遅い。それに対し、D−MUX50は、ギガヘルツの周波数で駆動することができる。したがって、A−MUX34cで統合処理するチャンネル数を減らしてD−MUX50で統合処理するチャンネル数を増やす構成、或いはA−MUX34cを省略しADC34dを介して各S/H34bの出力をD−MUX50に直接入力する構成とした方が、速度の面では有利である。しかし、A−MUX34cを省略、又はA−MUX34cで統合するチャンネル数を少なくすると、ADC34dの数を減らすことができない。そのため、A−MUX34cを有効に接続しなければ、多画素化すればするほど回路規模の低減の効果を損なう結果となる。したがって、画素数等を考慮に入れて、A−MUX34cとD−MUX50の各統合チャンネル数は適正に設定することが望まれる。
(その他)
第1−第3の実施の形態では、A−MUX34cで4チャンネルを統合処理する場合を例に挙げて説明したが、A−MUX34cによる統合チャンネル数は4に限定されない。また、D−MUX50を備える構成を例に挙げて説明したが、例えば撮像素子32L,32Hの画素数が少なくD−MUX50を組み合わせるまでもないような場合にはD−MUX50及びD−MUX制御部40eを省略することもできる。また、光電素子33をラインセンサ状に並べた場合を例に挙げて説明したが、二次元に並べた構成とすることもできる。また、ウェハWを回転させながらステージ装置10を移動させる検査態様の検査装置に本発明を適用した場合を例に挙げて説明したが、一般の回路パターン付きウェハの検査装置のようにステージ装置をXY方向に移動させる検査態様の検査装置にも本発明は適用可能である。具体的には、試料台を水平方向(XY方向)に移動させるXYテーブル、試料台及びXYテーブルを上下方向(Z方向)に移動させて検査光L1又はL3を自動的に合焦させる自動焦点合わせ機構(図示せず)を備えた試料台移動機構を採用した検査装置である。また、撮像素子32を複数備える検査装置を例に挙げて説明したが、撮像素子を1つだけ備える一般的な検査装置にも本発明は適用可能である。
10 ステージ装置
11 位置検出エンコーダ
20 照明装置
25 照明発光検出器
32L,H 撮像素子
33 光電素子
34a 電流電圧変換回路
34b サンプルホールド回路
34c アナログマルチプレクサ
34d アナログデジタル変換回路
34f ストレージキャパシタ
35 パッケージ
40 制御信号発生ユニット
40b サンプルホールド制御部
40c アナログマルチプレクサ制御部
40d アナログデジタル変換回路制御部
40e デジタルマルチプレクサ制御部
40f ストレージキャパシタ制御部
50 デジタルマルチプレクサ
70 全体制御装置
80 ユーザインターフェース
L2 散乱光
W ウェハ

Claims (31)

  1. 撮像素子であって、
    光電子出力型の複数の光電素子と、
    対応する前記光電素子にそれぞれ接続された複数のサンプルホールド回路と、
    前記複数のサンプルホールド回路に接続された少なくとも1つのアナログマルチプレクサと、
    対応する前記アナログマルチプレクサに接続されたアナログデジタル変換回路と、
    前記光電素子、前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を収納したパッケージと
    を備え、
    前記光電素子が、アバランシェフォトダイオードであり、
    前記複数のサンプルホールド回路は、光源の発光の検出に応じて前記複数の光電素子の出力をホールドすることを特徴とする撮像素子。
  2. 撮像素子であって、
    光電子出力型の複数の光電素子と、
    対応する前記光電素子にそれぞれ接続された複数のサンプルホールド回路と、
    前記複数のサンプルホールド回路に接続された複数のアナログマルチプレクサと、
    対応する前記アナログマルチプレクサに接続された複数のアナログデジタル変換回路と、
    前記複数のアナログデジタル変換回路に接続された少なくとも1つのデジタルマルチプレクサと、
    前記光電素子、前記サンプルホールド回路、前記アナログマルチプレクサ、前記アナログデジタル変換回路及びデジタルマルチプレクサを収納したパッケージと
    を備え、
    前記光電素子が、アバランシェフォトダイオードであり、
    前記複数のサンプルホールド回路は、光源の発光の検出に応じて前記複数の光電素子の出力をホールドすることを特徴とする撮像素子。
  3. 請求項1又は2の撮像素子において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数の電流電圧変換回路を有することを特徴とする撮像素子。
  4. 請求項1又は2の撮像素子において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数のストレージキャパシタを有することを特徴とする撮像素子。
  5. 請求項1又は2の撮像素子において、
    前記パッケージに設けられた光学窓を備えたことを特徴とする撮像素子。
  6. 請求項1又は2の撮像素子において、
    前記アナログマルチプレクサのクロック周波数は、前記サンプルホールド回路のサンプリング周波数のN倍以上であることを特徴とする撮像素子。
  7. 請求項1又は2の撮像素子において、
    前記アバランシェフォトダイオードは、ガイガーモードで動作することを特徴とする撮像素子。
  8. 請求項1又は2の撮像素子において、
    前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を実装するチップが前記パッケージ内に収納されていることを特徴とする撮像素子。
  9. ウェハを搭載するステージ装置と、
    前記ステージ装置上のウェハに検査光をパルス照明で照射する照明装置と、
    前記検査光を検出する照明発光検出器と、
    前記ウェハからの散乱光を検出する撮像素子とを備え、
    前記撮像素子は、
    光電子出力型の複数の光電素子と、
    対応する前記光電素子にそれぞれ接続された複数のサンプルホールド回路と、
    前記複数のサンプルホールド回路に接続された少なくとも1つのアナログマルチプレクサと、
    対応する前記アナログマルチプレクサに接続されたアナログデジタル変換回路と、
    前記光電素子、前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を収納したパッケージと
    を備え、
    前記光電素子が、アバランシェフォトダイオードであり、
    前記複数のサンプルホールド回路は、前記検査光の検出に応じて前記複数の光電素子の出力をホールドすることを特徴とする検査装置。
  10. 請求項9の検査装置において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数の電流電圧変換回路を有することを特徴とする検査装置。
  11. 請求項10の検査装置において、
    前記照明発光検出器からの検出信号を基に前記複数のサンプルホールド回路、前記少なくとも1つのアナログマルチプレクサ及び前記アナログデジタル変換回路の動作を制御する制御信号発生ユニットを備えたことを特徴とする検査装置。
  12. 請求項11の検査装置において、
    前記制御信号発生ユニットは、
    前記複数のサンプルホールド回路に対して、前記照明装置からの検査光の検出の際に前記光電素子の光電流をサンプリングしサンプリング期間保持させる制御信号を出力するサンプルホールド制御部と、
    前記アナログマルチプレクサに対して、前記複数のサンプルホールド回路で保持された各信号を前記サンプリング期間中に順番に入出力させる制御信号を出力するアナログマルチプレクサ制御部と、
    前記アナログデジタル変換回路に対して、前記アナログマルチプレクサから入力した信号を順次デジタル信号化させるアナログデジタル変換回路制御部と
    を備えていることを特徴とする検査装置。
  13. 請求項9の検査装置において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数のストレージキャパシタを有することを特徴とする検査装置。
  14. 請求項1又は2の検査装置において、前記光源の発光時のみ前記複数の光電素子から信号が出力されることを特徴とする検査装置。
  15. 請求項の検査装置において、前記パルス照明の発光時のみ前記複数の光電素子から信号が出力されることを特徴とする検査装置。
  16. 請求項12の検査装置において、
    前記撮像素子は、複数のアナログデジタル変換回路に接続された少なくとも1つのデジタルマルチプレクサを備え、
    前記制御信号発生ユニットは、前記デジタルマルチプレクサに対して、前記複数のアナログデジタル変換回路から出力された信号を順番に入出力させる制御信号を出力するデジタルマルチプレクサ制御部を備えている
    ことを特徴とする検査装置。
  17. 請求項12の検査装置において、
    前記ウェハの検査の設定を入力するインターフェースと、
    前記インターフェースに入力された条件を基に前記撮像素子の動作制御値を演算し前記制御信号発生ユニットに出力する制御装置と
    を備えたことを特徴とする検査装置。
  18. 請求項9の検査装置において、
    前記パッケージに設けられた光学窓を備えたことを特徴とする検査装置。
  19. 請求項9の検査装置において、
    前記アナログマルチプレクサのクロック周波数は、前記サンプルホールド回路のサンプリング周波数のN倍以上であることを特徴とする検査装置。
  20. 請求項9の検査装置において、
    前記アバランシェフォトダイオードは、ガイガーモードで動作することを特徴とする検査装置。
  21. 請求項9の検査装置において、
    前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を実装するチップが前記パッケージ内に収納されていることを特徴とする検査装置。
  22. 第1のアバランシェフォトダイオードと、
    第2のアバランシェフォトダイオードと、
    前記第1のアバランシェフォトダイオードからの信号に対してサンプル動作、及びホールド動作を行う第1のサンプルホールド回路と、
    前記第2のアバランシェフォトダイオードからの信号に対してサンプル動作、及びホールド動作を行う第2のサンプルホールド回路と、
    前記第1のサンプルホールド回路、及び前記第2のサンプルホールド回路に接続されたアナログマルチプレクサと、
    前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオード、前記第1のサンプルホールド回路、前記第2のサンプルホールド回路、及び前記アナログマルチプレクサを収納するパッケージと、を有し、
    前記第1のサンプルホールド回路及び前記第2のサンプルホールド回路は、光源の発光の検出に応じて前記第1のアバランシェフォトダイオードの出力及び前記第2のアバランシェフォトダイオードの出力をホールドすることを特徴とする検出装置。
  23. 請求項22に記載の検出装置において、
    前記アナログマルチプレクサに接続されたアナログデジタル変換器を有し、
    前記アナログデジタル変換器は前記パッケージ内にあることを特徴とする検出装置。
  24. 請求項23に記載の検出装置において、
    前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオード、前記第1のサンプルホールド回路、前記第2のサンプルホールド回路、前記アナログマルチプレクサ、及び前記アナログデジタル変換器を含むチップが前記パッケージ内にあることを特徴とする検出装置。
  25. 請求項24に記載の検出装置において、
    前記パッケージへの前記光源からの光を前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオードへ到達させるための光学窓があることを特徴とする検出装置。
  26. 請求項25に記載の検出装置において、
    前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオードはガイガーモードで動作することを特徴とする検出装置。
  27. 請求項26に記載の検出装置において、
    前記アナログマルチプレクサのクロック周波数は前記第1のサンプルホールド回路、及び前記第2のサンプルホールド回路のサンプリング周波数のN倍以上であることを特徴とする検出装置。
  28. 請求項22に記載の検出装置において、
    前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオード、前記第1のサンプルホールド回路、前記第2のサンプルホールド回路、及び前記アナログマルチプレクサを含むチップが前記パッケージ内にあることを特徴とする検出装置。
  29. 請求項22に記載の検出装置において、
    前記パッケージへの前記光源からの光を前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオードへ到達させるための光学窓があることを特徴とする検出装置。
  30. 請求項22に記載の検出装置において、
    前記第1のアバランシェフォトダイオード、前記第2のアバランシェフォトダイオードはガイガーモードで動作することを特徴とする検出装置。
  31. 請求項22に記載の検出装置において、
    前記アナログマルチプレクサのクロック周波数は前記第1のサンプルホールド回路、及び前記第2のサンプルホールド回路のサンプリング周波数のN倍以上であることを特徴とする検出装置。
JP2012079551A 2012-03-30 2012-03-30 撮像素子、検査装置、及び検出装置 Expired - Fee Related JP6004421B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012079551A JP6004421B2 (ja) 2012-03-30 2012-03-30 撮像素子、検査装置、及び検出装置
US13/767,420 US20130258093A1 (en) 2012-03-30 2013-02-14 Inspection Tool and Image Pickup Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079551A JP6004421B2 (ja) 2012-03-30 2012-03-30 撮像素子、検査装置、及び検出装置

Publications (2)

Publication Number Publication Date
JP2013210229A JP2013210229A (ja) 2013-10-10
JP6004421B2 true JP6004421B2 (ja) 2016-10-05

Family

ID=49234457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012079551A Expired - Fee Related JP6004421B2 (ja) 2012-03-30 2012-03-30 撮像素子、検査装置、及び検出装置

Country Status (2)

Country Link
US (1) US20130258093A1 (ja)
JP (1) JP6004421B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086389B2 (en) 2012-10-26 2015-07-21 Kla-Tencor Corporation Sample inspection system detector
US9911634B2 (en) * 2016-06-27 2018-03-06 Globalfoundries Inc. Self-contained metrology wafer carrier systems
US10931143B2 (en) * 2016-08-10 2021-02-23 Globalfoundries U.S. Inc. Rechargeable wafer carrier systems
JP2019079049A (ja) * 2017-10-24 2019-05-23 オリンパス株式会社 顕微鏡システム、観察方法、及び観察プログラム
JP7405685B2 (ja) * 2020-05-07 2023-12-26 レーザーテック株式会社 検査装置
EP4365573A1 (en) * 2021-07-01 2024-05-08 Sony Group Corporation Biological sample analysis system, information processing device, information processing method, and biological sample analysis method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533610B2 (ja) * 1988-04-15 1996-09-11 株式会社日立製作所 異物検査装置
JPH05161068A (ja) * 1991-12-06 1993-06-25 Fujitsu Ltd 赤外線撮像装置
JP2908742B2 (ja) * 1995-12-19 1999-06-21 株式会社分子バイオホトニクス研究所 測光装置
JP2001251557A (ja) * 1999-12-27 2001-09-14 Canon Inc エリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法
JP4231328B2 (ja) * 2003-04-24 2009-02-25 浜松ホトニクス株式会社 固体撮像装置
WO2006066207A2 (en) * 2004-12-19 2006-06-22 Ade Corporation System and method for inspecting a workpiece surface using combinations of light collectors
JP4898522B2 (ja) * 2006-04-21 2012-03-14 キヤノン株式会社 撮像装置、放射線撮像システム、及び、撮像装置の制御方法
JP2008193358A (ja) * 2007-02-02 2008-08-21 Olympus Imaging Corp 撮像素子ユニット
US8139840B1 (en) * 2008-04-10 2012-03-20 Kla-Tencor Corporation Inspection system and method for high-speed serial data transfer
JP5520737B2 (ja) * 2010-07-30 2014-06-11 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法

Also Published As

Publication number Publication date
JP2013210229A (ja) 2013-10-10
US20130258093A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
JP6004421B2 (ja) 撮像素子、検査装置、及び検出装置
TWI704809B (zh) 使用低雜訊感測器之暗場檢測
KR102179984B1 (ko) 저-잡음 센서 및 저-잡음 센서를 이용한 검사 시스템
JP6440622B2 (ja) サンプル検査システム検出器
JP4751617B2 (ja) 欠陥検査方法及びその装置
KR20160133473A (ko) 화상 센서, 검사 시스템 및 물품의 검사 방법
IL168525A (en) light sensor
JP2015108629A (ja) 画像取得装置及び方法
US9568437B2 (en) Inspection device
CN110729315B (zh) 像素架构和图像传感器
WO2013168557A1 (ja) 欠陥検査方法および欠陥検査装置
US20240103134A1 (en) Distance measuring device
JP2013137324A (ja) 画像取得装置及び方法
US20230281754A1 (en) Imaging methods using an image sensor with multiple radiation detectors
US8952310B2 (en) Plasmonic light sensors
US11665441B2 (en) Detector, methods for operating a detector and detector pixel circuit
US11047805B2 (en) Inspection device and detector
TW202141062A (zh) 光檢測裝置
US20240004035A1 (en) Distance measuring device
US20240004069A1 (en) Distance measuring device
WO2021153295A1 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160831

R150 Certificate of patent or registration of utility model

Ref document number: 6004421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees