JP6004421B2 - 撮像素子、検査装置、及び検出装置 - Google Patents

Description

本発明は、回路パターン形成前の鏡面状のウェハ又は回路パターンが形成されたウェハの欠陥を検査する光学式の検査装置、並びにそれに用いられる検出装置及び撮像素子に関する。

半導体製造工程において、回路パターンが形成される前の鏡面状のウェハ（半導体基板）の表面の傷や異物、汚れ、その他の欠陥（以下、これらを総称して「欠陥」と記載する）は、後に形成される配線の絶縁不良や短絡、キャパシタの絶縁不良あるいはゲート酸化膜の破壊等の原因になり得る。ウェハ上に形成された回路パターンの欠陥も半導体素子の電気特性に影響を与える。よって、半導体製造工程において、こうした欠陥を検出して半導体製造工程へフィードバックすることは重要である。

この種の欠陥を検出する検査装置の一つが光学式の検査装置である。光学式の検査装置は、ウェハに光を照射しその散乱光を検出することによってウェハ表面の欠陥を検出するものである。光学式の検査装置には、鏡面ウェハの表面を検査する表面検査装置、及び回路パターンが形成されたウェハを検査するパターン付きウェハの検査装置があるが、いずれの検査装置においても複数の画素を有する撮像素子が用いられ得る。散乱光を検出する検査装置やこれに用いる複数画素の撮像素子の従来例としては、特許文献１−４等に記載されたものがある。

特開２００４−４８５４９号公報 特表２０１１−１３７６７８号公報 特開平９−２３３７０号公報 特開２０１０−９９０９５号公報

撮像素子に用いられるフォトダイオード（ＰＤ：Photo Diode）等の光電素子のタイプには、光電流を信号として直接出力する光電流出力型（逐次出力型）と、光電流をＰＤの接合容量に蓄積してから出力する光電流蓄積型（蓄積後出力型）があるが、一般にＣＣＤ（Charge Coupled Device）やＴＤＩ（Time Delay Integration）等といった複数画素の撮像素子に用いられるのは光電流蓄積型の光電素子である。したがって、ＣＣＤやＴＤＩ等の撮像素子では、光電流を接合容量に一旦蓄積し、各画素で蓄積された信号をその後順番に読み出すため、（画素数×１画素の読出し時間）だけ出力に時間がかかり、動作の高速化には制約がある。

ここで、今後のウェハの大径化や半導体集積回路の更なる微細化を想定した場合、より大きな検査データを高速で取得し得るシステムに対する将来的なニーズが予見される。このニーズに応え得る一つの方策としては、前述した光電流出力型の光電素子の活用がある。しかしながら、撮像素子が単画素であれば問題にならないものの、光電流出力型の光電素子で多画素の撮像素子を単に構成するとなると、各画素の光電素子から逐次出力される信号を処理するためにＡＤ変換器（Analog to Digital Converter、ＡＤＣ）等の回路が画素数分だけ必要になり、撮像素子の出力を処理する回路が肥大化してしまう。

本発明は上記事情に鑑みなされたものであり、回路の肥大化を抑えつつ大きな画像データを高速で取得することができる検査装置、並びにこれに用いる検出装置及び撮像素子を提供することを目的とする。

上記目的を達成するために、光電子出力型の複数の光電素子と、光電素子にそれぞれ接続された複数のサンプルホールド回路と、複数のサンプルホールド回路に接続されたアナログマルチプレクサと、アナログマルチプレクサに接続されたアナログデジタル変換回路と、をパッケージ化し、光電素子をアバランシェフォトダイオードとし、複数のサンプルホールド回路は、光源の発光の検出に応じて複数の光電素子の出力をホールドする。

本発明によれば、回路の肥大化を抑えつつ大きな画像データを高速で取得することができる。

本発明の第１の実施形態に係る検査装置を示す模式図である。 本発明の第１の実施形態に係る撮像素子の一構成例の平面図である。 本発明の第１の実施形態に係る撮像素子の一構成例の断面図であって図２中のIII−III線による矢視断面図である。 本発明の第１の実施形態に係る撮像素子の他の構成例の断面図であって図３に対応する図である。 本発明の第１の実施形態に係る撮像素子及びこれに接続された回路のブロック図である。 本発明の第１の実施形態に係る撮像素子の動作タイミングを示すタイミングチャートである。 本発明の第１の実施形態に係る検査装置に備えられたデジタルマルチプレクサの動作タイミングを示すタイミングチャートである。 本発明の第２の実施形態に係る検査装置を示す模式図である。 本発明の第２の実施形態に係る撮像素子及びこれに接続された回路のブロック図である。 本発明の第２の実施形態に係る撮像素子の動作タイミングを示すタイミングチャートである。 本発明の第３の実施形態に係る検査装置を示す模式図である。 本発明の第３の実施形態に係る撮像素子及びこれに接続された回路のブロック図である。

以下に図面を用いて本発明の実施の形態を説明する。

（第１の実施の形態）
１．構成
（1-1）検査装置
図１は本発明の第１の実施形態に係る検査装置を示す模式図である。

図１に示した検査装置は、ステージ装置１０、照明装置２０、検出装置３０Ｌ，３０Ｈ、制御信号発生ユニット４０、デジタルマルチプレクサ（Digital Multiplexer、以下「Ｄ−ＭＵＸ」）５０、パラレルシリアル変換回路５５、データ処理部６０、照明制御部７１、ステージ制御部７２、全体制御装置７０、及びユーザインターフェース（User Interface、以下「ＵＩ」）８０を備えている。ステージ装置１０は、ウェハＷを搭載するものである。照明装置２０は、ステージ装置１０上のウェハＷの表面にミラー２９の抜き差しによって検査光（レーザ光）Ｌ１（斜方照射）とＬ３（垂直照明）を切換え照射するものである。検出装置３０Ｌ，３０Ｈは、ウェハＷからの散乱光Ｌ２，Ｌ４をそれぞれ検出し、デジタル信号として出力するものである。検査装置３０Ｌ，３０Ｈは、検出仰角及び検出方位角の少なくとも一方が互いに相違する。制御信号発生ユニット４０は、検出装置３０Ｌ，３０Ｈ（厳密には後述する撮像素子３２Ｌ，３２Ｈ）の動作を制御するものである。Ｄ−ＭＵＸ５０は、検出装置３０Ｌ，３０Ｈの出力信号を入出力するものである。パラレルシリアル変換回路５５は、デジタルマルチプレクサ４０からの入力信号を並直列変換するものである。データ処理部６０は、パラレルシリアル変換回路５５からの入力信号を処理するものである。照明制御部７１は、照明装置２０を制御するものである。ステージ制御部７２は、ステージ装置１０を制御するものである。全体制御装置７０は、制御信号発生ユニット４０、照明制御部７１及び照明制御部７２を含む検査装置全体の動作を制御するものである。ユーザインターフェース８０は、ウェハＷの検査の設定等の所定の情報を入力したり、検査結果を表示したりするものである。

（1-2）ステージ装置１０及びステージ制御部７２
ステージ装置１０は、詳細には図示していないが、ウェハＷを水平に保持する試料台、及び試料台を移動させる試料台移動機構を備えている。試料台移動機構は、鉛直な回転軸を中心にθ方向に試料台を水平面内で回転させるθテーブル、試料台及びθテーブルを水平方向（Ｘ方向）に移動させるＸテーブル、及び試料台、θテーブル及びＸテーブルを上下方向（Ｚ方向）に移動させて検査光Ｌ１又はＬ３を自動的に合焦させる自動焦点合わせ機構（図示せず）を備えている。このステージ装置１０は、ステージ制御部７２から入力される制御信号に従って、θテーブルを回転させながらＸＹテーブルを適宜ＸＹ方向に移動させ、検査光Ｌ１又はＬ３に対してウェハＷを移動させる。これによってウェハＷの表面に検査光Ｌ１又はＬ３が走査される。ステージ制御部７２は、ユーザインターフェース８０で設定入力された情報を基に全体制御装置７０から入力される制御値に応じてステージ装置１０に制御信号を出力する。また、ステージ装置１０にはＸＹ座標上の位置を検出する位置検出エンコーダ１１が設けられている。位置検出エンコーダ１１による検出信号は制御信号発生ユニット４０に出力される。

（1-3）照明装置２０及び照明制御部７１
照明装置２０は、照明光源２１、照明整形光学系２２、反射鏡２３，２８，２９、及び照明レンズ２４，２７を備えている。照明光源２１は検査光Ｌを出射するものである。本実施の形態において照明光源２１はパルス照明である。照明光源２１からは、照明制御部７１から入力される制御信号に応じた発光強度の検査光Ｌが出射される。照明整形光学系２２は、照明光源２１から出射された検査光Ｌ１をレンズや絞り等で整形するものである。反射鏡２３は、照明整形光学系２２からの検査光Ｌを反射して当該検査光Ｌの光軸をウェハＷの表面に対して傾斜させる（斜方照射する）ものである。照明レンズ２４は、反射鏡２３で反射した検査光Ｌ１を収束するものである。照明レンズ２４で収束した検査光Ｌ１はウェハＷの表面に斜めから入射する。また、反射鏡２９は、検査光Ｌの光路を変更するものであり、駆動装置（図示せず）で移動することによって照明整形光学系２２から出射した検査光Ｌも光路に対して出入りし、検査光Ｌの光路から外れることで検査光Ｌを反射鏡２３に導き、検査光Ｌの光路に干渉することによって検査光Ｌを反射鏡２８に導く。反射鏡２８は、反射鏡２９で反射した検査光Ｌを反射して当該検査光Ｌの光軸をウェハＷの表面に対して直交させる（垂直照射する）ものである。照明レンズ２７は、反射鏡２８で反射した検査光Ｌ３を収束するものである。照明レンズ２７で収束した検査光Ｌ３はウェハＷの表面に垂直に入射する。また、照明装置２０には、パルス光である検査光Ｌの発光を検出する照明発光検出器２５が備えられている。この照明発光検出器２５には、透過ミラー２６で反射した一部の検査光Ｌが入射する。照明発光検出器２５による検出信号は制御信号発生ユニット４０に出力される。照明発光検出器２５にはフォトダイオード等を用いることができる。ここで用いるフォトダイオードは単画素で足りる。

（1-4）検出装置３０Ｌ，３０Ｈ、Ｄ−ＭＵＸ５０及び制御信号発生ユニット４０
検出装置３０L，３０Hは、検出レンズ３１L，３１H及び撮像素子３２Ｌ，３２Ｈを備えている。検出レンズ３１Ｌ，３１Ｈは、ウェハＷの表面でそれぞれ検査光Ｌ１，Ｌ３が乱反射して発生した散乱光Ｌ２，Ｌ４を集光するものである。撮像素子３２Ｌ，３２Ｈは、それぞれ検出レンズ３１Ｌ，３１Ｈで集光されたウェハＷからの散乱光Ｌ２，Ｌ４を検出する。

図２は撮像素子３２Ｌの一構成例の平面図（散乱光の入射側から見た図）、図３は図２中のIII−III線による矢視断面図である。これらの図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図２及び図３では図示していないが、撮像素子３２Ｈの構成も撮像素子３２Ｌの構成と同様である。

撮像素子３２Ｌは、システムインパッケージ（ＳｉＰ：System-in-Package）であり、光電素子３３、信号処理機能チップ３４Ａ、パッケージ３５及び入出力ピン３６を備えている。光電素子３３は、接合容量に光電流を蓄積せずに、光電変換によって発生した光電流を逐次出力する光電子出力型のものである。光電素子３３は複数設置されていて、本実施の形態では一列に並べてラインセンサ状に形成した場合を例示している。信号処理機能チップ３４Ａは、光電素子３３の周囲に配置されていて、複数の光電素子３３の出力信号を一定の規則に従って選択しデジタル信号化して出力する機能を有する（後述）。パッケージ３５は、光電素子３３及び信号処理機能チップ３４Ａを収納し、これらをモジュール化している。パッケージ３５の材質は代表的にはセラミックや樹脂等であるが、検査装置の使用環境、撮像素子３２Ｌの温度上昇の仕様によって適宜変更される。また、パッケージ３５には、散乱光Ｌ２を透過させる光学窓３５ａが設けられており、ウェハＷの表面で発生した散乱光Ｌ２は光学窓３５ａを透過していずれかの光電素子３３に入射する。光学窓３５ａは、散乱光Ｌ２の波長によって材質や反射防止膜の仕様が異なってくる。入出力ピン３６は、制御信号発生ユニット４０やＤ−ＭＵＸ５０に対して信号を入出力する端子である。

なお、図３では光電素子３３及び信号処理機能チップ３４Ａは別々のチップとしてパッケージ３５に収容した場合を例示しているが、図４に示した他の構成例のように、光電素子３３と信号処理機能チップ３４Ａとを同一チップ上に形成してパッケージ３５で収容する構成とすることもできる。

図５は撮像素子３２Ｌ及びこれに接続された回路のブロック図である。この図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図５では図示していないが、撮像素子３２Ｈの構成も撮像素子３２Ｌの構成と同様である。

図５に示したように、信号処理機能チップ３４Ａは、サンプルホールド回路（Sample and Hold、以下「Ｓ／Ｈ」）３４ｂ、アナログマルチプレクサ（Analog Multiplexer、以下「Ａ−ＭＵＸ」）３４ｃ、及びアナログデジタル変換器（Analog to Digital Converter、以下「ＡＤＣ」）３４ｄを備えている。本実施の形態では、１つの信号処理機能チップ３４Ａに、Ｓ／Ｈ３４ｂが複数（同図の例では４つ）、Ａ−ＭＵＸ３４ｃ及びＡＤＣ３４ｄが各１つ実装された場合を例示している。つまり、Ａ−ＭＵＸ３４ｃには複数のＳ／Ｈ３４ｂが接続されていて、Ａ−ＭＵＸ３４ｃはＡＤＣ３４ｄに接続している。撮像素子３２Ｌには、このように構成された信号処理機能チップ３４Ａが複数（同図の例では４つ）備わっていて、これら信号処理機能チップ３４Ａの各ＡＤＣ３４ｄが同一のＤ−ＭＵＸ５０に接続している。

また、制御信号発生ユニット４０は、サンプルホールド制御部（以下「Ｓ／Ｈ制御部」）４０ｂ、アナログマルチプレクサ制御部（以下「Ａ−ＭＵＸ制御部」）４０ｃ、アナログデジタル変換回路制御部（以下「ＡＤＣ制御部」）４０ｄ、及びデジタルマルチプレクサ制御部（以下「Ｄ−ＭＵＸ制御部」）４０ｅを備えている。

Ｓ／Ｈ制御部４０ｂは、全体制御装置７０からの指令値に従って、各Ｓ／Ｈ３４ｂに対してサンプル／ホールドの動作を切り替える制御信号を出力する。それに対し、Ｓ／Ｈ３４ｂは、Ｓ／Ｈ制御部４０ｂからのサンプル動作の指示に従って光電素子３３の出力信号を取得し、ホールド動作を指示されている間、取得した出力信号を保持する。ここで、本実施の形態における信号処理機能チップ３４Ａには、複数の電流電圧変換回路（Current to Voltage Converter、以下「Ｉ／Ｖ」）３４ａが実装されている。各Ｓ／Ｈ３４ｂは対応する光電素子３３に対してＩ／Ｖ３４ａを介して接続されていて、Ｓ／Ｈ３４ｂには光電素子３３から出力された光電流が電圧に変換されて入力される。なお、１回のサンプル動作の実行から１回のホールド動作の実行を経て次のサンプル動作を実行するまでのサイクルを、以下「サンプリング期間」と記載する。

Ａ−ＭＵＸ制御部４０ｃは、全体制御装置７０からの指令値に従って、各信号処理機能チップ３４ＡのＡ−ＭＵＸ３４ｃに対して信号の入出力動作を切り替える制御信号を出力する。Ａ−ＭＵＸ３４ｃは、信号を入力するＳ／Ｈ３４ｂをＡ−ＭＵＸ制御部４０ｃから入力されるクロックに従って０番、１番、２番、３番、０番・・・と順番に繰り返し切り替えていき、順番に入力した信号をＡＤＣ３４ｄに順次出力していく。「０番」、「１番」、「２番」、「３番」は、図５に示した光電素子３３の番号であって、対応するＩ／Ｖ３４ａ及びＳ／Ｈ３４ｂについても同じ番号を用いることとする。Ａ−ＭＵＸ３４ｃの動作クロックは、Ｓ／Ｈ３４ｂの１回のサンプリング期間中に、１つのＡ−ＭＵＸ３４ｃに接続された全ての光電素子３３の出力信号が各１回以上取得される周波数になっている。例えば、信号処理機能チップ３４Ａに接続された光電素子３３の数をＮ（本実施の形態では４）とすると、信号の入力元を１回のサンプリング期間中にＮ回以上切り替える必要があり、Ａ−ＭＵＸ３４ｃのクロック周波数はＳ／Ｈ３４ｂのサンプリング周波数のＮ倍以上にする必要がある。

ＡＤＣ制御部４０ｄは、全体制御装置７０からの指令値に従って、Ａ−ＭＵＸ３４ｃの動作クロックと同じ周期でＡＤＣ３４ｄにトリガ信号を出力する。その結果、Ａ−ＭＵＸ３４ｃから出力される信号は、順次ＡＤＣ３４ｄでデジタル信号化されてＤ−ＭＵＸ５０に出力される。Ｄ−ＭＵＸ５０に入力される信号は、各光電素子３３で検出された散乱光強度を表す数値である。つまり、本実施の形態の撮像素子３２Ｌの出力はデジタル信号である。

Ｄ−ＭＵＸ制御部４０ｅは、全体制御装置７０からの指令値に従って、Ｄ−ＭＵＸ５０に対して、信号のサンプルホールド動作を切り替える制御信号、及び出力する信号を切り替える制御信号を出力する。Ｄ−ＭＵＸ５０は、Ｄ−ＭＵＸ制御部４０ｅからのサンプリング指示で各信号処理機能チップ３４Ａの出力信号Ａ，Ｂ，Ｃ，Ｄを一斉に取得して、そのサンプリング期間だけ保持する。Ｄ−ＭＵＸ５０のサンプリング周波数は、例えばＡ−ＭＵＸ３４ｃの動作周波数に合わせることができる。そして、Ｄ−ＭＵＸ５０は、Ｄ−ＭＵＸ制御部４０ｅから入力されるクロックに従ってサンプリング期間内に信号Ａ，Ｂ，Ｃ，Ｄを順番にパラレルシリアル変換回路５５に出力していく。各信号処理機能チップ３４Ａの出力信号Ａ，Ｂ，Ｃ，Ｄには、各信号処理機能チップ３４Ａにおける全て（０番−３番）の光電素子３３の信号が含まれている。Ｄ−ＭＵＸ５０のデータレートは、例えばＡ−ＭＵＸ３４ｃのデータレートに当該Ｄ−ＭＵＸ５０に接続された信号処理機能チップ３４Ａの数（本実施の形態では４）を乗じた値以上である。なお、Ｄ−ＭＵＸ５０から出力される信号は、ステージ装置１０の位置検出エンコーダ１１からの出力信号と関連付けることによってウェハＷ上のどの位置で発生した信号であるかが識別可能である。

（1-5）データ処理部６０
データ処理部６０では、パラレルシリアル変換回路５５から入力されるデータから欠陥の位置や大きさ等の情報を取得する。ここでは、しきい値（設定値）を超える信号強度の信号を欠陥信号と識別し、信号と関連付けられたステージ装置１０の位置データと信号強度から欠陥の位置情報及び大きさ等の情報が識別される。本実施の形態では複数画素の撮像素子３２Ｌを用いているので、例えば、幾つの画素（隣接する画素）で同時に散乱光Ｌ２が検出されたかで、欠陥の大きさについてのより詳細な情報を取得することができる。

（1-6）全体制御装置７０
全体制御装置７０（図１参照）は、前述した通り、ＵＩ８０で設定された条件に従って、制御信号発生ユニット４０、照明制御部７１、ステージ制御部７２等に制御値を出力する機能を有する。また、データ処理部６０から入力された検査データ、或いは制御信号発生ユニット４０、照明制御部７１、ステージ制御部７２等に出力した制御値等を記憶する記憶部（図示せず）を備えている。

（1-7）ＵＩ８０
ＵＩ８０では、例えば「高解像モード」「標準モード」「高スループットモード」等の検査モードの設定画面が表示されていて、モードを選択することによって検査条件が設定されるようにすることができる。こうしたモードを選択することによって、全体制御装置７０によってモードに応じた動作制御値が演算され、制御信号発生ユニット４０等に出力される。勿論、例えば照明光源２１が何回点灯したらら信号を取得する、或いはステージ装置１０が何μｍ移動したら信号を取得する等といったように、検査の設定をモード選択ではなく項目別に数値入力によりすることもできる。

（１−８）光電素子３３
ここで、光電素子３３に用いる光電流出力型光電素子の代表例としては、フォトダイオード（Photo Diode、以下「ＰＤ」）、アバランシェフォトダイオード（Avalanche Photo Diode、以下「ＡＰＤ」）、マルチピクセルフォトンカウンター（Multi Pixel Photon Counter、以下「ＭＰＰＣ（登録商標）」）等が挙げられる。以下にＰＤ、ＡＰＤ、ＭＰＰＣの動作原理について簡単に説明する。

ＰＤは、半導体のＰＮ接合に光を照射すると電流や電圧を発生する受光素子である。バンドギャップエネルギーよりもエネルギーの大きい光がＰＤに入射すると、価電子帯の電子が伝導体に励起される結果、価電子帯に正孔が残る。Ｐ層、Ｎ層及び空乏層では、入射光量に応じて電子と正孔の対が生成される。空乏層とはＰ層とＮ層の接合部の中世領域をいう。空乏層では電界によって電子はＮ層へ正孔はＰ層へ加速される。Ｎ層中の電子はＰ層から流れてきた電子とともにＮ層の導電体に残り、Ｎ層中の正孔は空乏層まで拡散し加速されてＰ層価電子帯に集まる。これによってＰ層は正、Ｎ層は負に帯電し、Ｎ層からは電子が、Ｐ層からは正孔が流れて光電流が発生する。光電素子３３にこのＰＤを適用した場合、先の原理によって散乱光Ｌ２の入射によって逐次発生する光電流がＩ／Ｖ３４ａに入力される。

ＡＰＤは、ＰＤの一種であり、逆電圧を印加することによって光電流が増倍される高速・高感度のＰＤである。また、ＡＰＤは、光を構成するフォトンの数を計数して光量を測定するデバイスである。ＡＰＤの逆電圧を降伏電圧以上にすると、内部電界が上昇し増倍率が極めて高くなる（１０^５−１０^６倍）。こうして倍増率を高めた状態でＡＰＤを動作させることをガイガーモードという。このガイガーモード時にフォトンの入射によってＰＮ接合に生じた電子と正孔の対は高い電界によって加速する。このとき、フォトンの入射によって発生した電子はＰ層内で加速され運動エネルギーを高めてＮ層に向かい、Ｎ層のバンドキャップエネルギーよりも十分に高い運動エネルギーを得てＮ層に突入し、Ｎ層の電子を跳ね出し、さらにＮ層から跳ね出された電子が連鎖的により多くの電子を生成する。これが増倍作用の原理である。ガイガーモードのＡＰＤに１つのフォトンが入射すると、上記増倍作用によって非常に大きなパルス信号が生じるため、パルス信号でフォトンを計数することができる。光はフォトン（光子）の集まりであり、微弱な光ではフォトンは離散的になるが、ＡＰＤは微弱な光であっても上記の増倍作用によって感度良く測定することができる。ＡＰＤは、時間当たりに検出されたフォトンの数に応じた大きさの電流を出力する。ＰＤを適用した場合よりも微弱な光に対する感度が上がる。

ＭＰＰＣは、シリコンフォトプライヤ（Silicon Photomultiplier：Ｓｉ−ＰＭ）と呼ばれるデバイスの一種で、個別に動作するガイガーモードのＡＰＤの集合体である。ＭＰＰＣの画素を構成するＡＰＤは、上記のようにフォトンを検出するとパルス信号を出力する。ＭＰＰＣの出力は全画素の総和であり、この出力によってフォトンが計数される。撮像素子３２Ｌ，３２Ｈの１画素である光電素子３３にＭＰＰＣを採用することによって、より微弱な光であっても感度良く検出することができる。

２．動作
図６は撮像素子３２Ｌの動作タイミングを示すタイミングチャートである。撮像素子３２Ｈの動作も撮像素子３２Ｌの動作と同様である。

図６において、本実施の形態では照明光源２１にパルス照明を用いているので、照明発光検出器２５から制御信号発生ユニット４０に対して照明光源２１の発光周期でパルス信号が入力される（同図の上２段参照）。また、同時に光電素子３３の出力も照明発光検出器２５のパルス信号と同等の周期で光電流が出力される（同図の上から３段目参照）。なお、厳密に言えば、同図に示した光電素子３３の出力は光電流ではなく、Ｉ／Ｖ３４ａで変換した後の光電圧値であり、１回目の発光による光電圧値がＶｓ００、２回目の発光による光電圧値がＶｓ０１（＜Ｖｓ００）である。仮に欠陥信号を識別するためのしきい値がＶｓ００，Ｖｓ０１の間の値である場合、後段のデータ処理部６０において、１回目の発光で検出された光電圧Ｖｓ００は欠陥信号として識別され、２回目の発光で検出された光電圧Ｖｓ０１は非欠陥信号として識別又はフィルタリングされる。また、同図に示した光電素子３３の出力は単一の光電素子３３（ここでは図５における０番の光電素子３３）を代表して図示したものであり、実際には他の光電素子３３からも同じタイミングで出力がある。同じ発光に起因して異なる光電素子３３から出力が同じ大きさの光電流が出力されることもあり得るが、基本的には光電素子３３によって出力値は異なる。

ここでは、ＵＩ８０によって照明光源２１の発光周期で全画素の出力を取得するように設定されている場合を例示する。この場合、Ｓ／Ｈ３４ｂによるサンプリング周期は照明光源２１の発光周期と同じであり、ここではサンプリング周期の始期を照明発光検出器２５からのパルス信号の発生時、終期を次のパルス信号の発生時とする。具体的には、制御信号発生ユニット４０は、照明発光検出器２５からのパルス信号を入力したら、Ｓ／Ｈ制御部４０ｂから各Ｓ／Ｈ３４ｂにサンプル動作を指示するパルス信号が出力される（図６の上から４段目参照）。これにより、照明発光時に０番−３番の光電素子３３から出力された信号がそれぞれ対応するＳ／Ｈ３４ｂで次のサンプル動作まで保持される（図６の上から５−８段目参照）。ここでは、０番−３番のＳ／Ｈ３４ｂで保持された信号値をそれぞれＶｓ００−Ｖｓ３０とする。

また、Ａ−ＭＵＸ制御部４０ｃは、Ｓ／Ｈ３４ｂによるサンプリング周波数の４倍以上（信号処理機能チップ３４Ａに接続した光電素子３３の数倍以上）の周波数のクロック信号をＡ−ＭＵＸ３４ｃに出力している（同図の下から５段目参照）。Ａ−ＭＵＸ３４ｃは、Ａ−ＭＵＸ制御部４０ｃからのクロック信号を１回入力する度に信号の入力元として選択するＳ／Ｈ３４ｂを０番、１番、２番、３番、０番・・・と切り替えていく（同図の下から４段目参照）。これにより、サンプリング期間中に０番−３番の光電素子３３の出力に起因して各Ｓ／Ｈ３４ｂに保持されている信号値Ｖｓ００−Ｖｓ３０が、当該サンプリング期間中に一通りＡ−ＭＵＸ３４ｃに入力され、順番に出力される（同図の下から３段目参照）。このとき、ＡＤＣ制御部４０ｄは、Ａ−ＭＵＸ３４ｃのクロック周波数と同程度の周波数でＡＤＣ３４ｄにトリガ信号を出力している（同図の下から２段目参照）。これによって、Ａ−ＭＵＸ３４ｃから出力されるアナログの信号がＡＤＣ３４ｄで順次デジタル信号化され、Ｄ−ＭＵＸ５０に出力される（同図の最下段参照）。

図７はＤ−ＭＵＸ５０の動作タイミングを示すタイミングチャートである。

図７に示したように、Ｄ−ＭＵＸ５０には、接続された複数（本実施の形態では４つ）の信号処理機能チップ３４ＡでそれぞれＡＤＣ３４ｄを介してデジタル化された信号Ａ−Ｄ（図５参照）が入力される。図７中の最初のＡＤＣトリガで各ＡＤＣ３４ｄから各々の０番の光電素子３３についての出力（Ａ０−Ｄ０）がＤ−ＭＵＸ５０に入力される。同様に、２番目のＡＤＣトリガで各ＡＤＣ３４ｄから各々の１番の光電素子３３についての出力（Ａ１−Ｄ１）、３番目のＡＤＣトリガで各ＡＤＣ３４ｄから各々の２番の光電素子３３についての出力（Ａ２−Ｄ２）、４番目のＡＤＣトリガで各ＡＤＣ３４ｄから各々の３番の光電素子３３についての出力（Ａ３−Ｄ３）がＤ−ＭＵＸ５０に入力される（同図の上５段参照）。

このとき、Ｄ−ＭＵＸ制御部４０ｅからＤ−ＭＵＸ５０に、ＡＤＣトリガと同じ周期でサンプル動作を指示するパルス信号が出力されている（同図の下から４段目参照）。これにより、各ＡＤＣ３４ｄから入力される信号が、Ｄ−ＭＵＸ５０のサンプリング期間だけ当該Ｄ−ＭＵＸ５０に保持される。また、Ｄ−ＭＵＸ制御部４０ｅは、Ｄ−ＭＵＸ５０によるサンプリング周波数の４倍以上（Ｄ−ＭＵＸ５０に接続したＡＤＣ３４ｄの数倍以上）の周波数のクロック信号をＡ−ＭＵＸ３４ｃに出力している（同図の下から３段目参照）。Ｄ−ＭＵＸ５０は、Ｄ−ＭＵＸ制御部４０ｅからのクロック信号を１回入力する度にパラレルシリアル変換回路５５への出力信号をＡ，Ｂ，Ｃ，Ｄ・・・と切り替えていく（同図の下から２段目参照）。これにより、Ｄ−ＭＵＸ５０のサンプリング期間中に各信号処理機能チップ３４Ａの０番の光電素子３３の出力Ａ０−Ｄ０が、Ｄ−ＭＵＸ５０のサンプリング期間中に全てパラレルシリアル変換回路５５に出力される。この動作を繰り返し実行することにより、各信号処理機能チップ３４Ａの１番の光電素子３３の出力Ａ１−Ｄ１、２番の光電素子３３の出力Ａ２−Ｄ２、３番の光電素子３３の出力Ａ３−Ｄ３が、順次パラレルシリアル変換回路５５に出力される。

以上の動作の結果、Ｓ／Ｈ３４ｂの１回のサンプリング期間で、撮像素子３２Ｌの全画素の出力が取得される。撮像素子３２Ｈについても同様である。

３．効果
（3-1）撮像素子の高速化と処理回路の規模抑制の両立
光電子出力型の光電素子３３で撮像素子３２Ｌ，３２Ｈに用いたことで、接合容量に光電流を蓄積してから出力するＣＣＤ等の従来の多画素のイメージセンサに比べてセンサ出力が高速である。例えばＣＣＤの遮断周波数が５０ＭＨＺ程度であるのに対し、上記光電素子３３に用いるＰＤ、ＡＰＤ、ＭＰＰＣ等は３００−５００ＭＨｚ程度の帯域を持つため、高速化の効果は大きい。

このとき、Ｓ／Ｈ３４ｂとＡ−ＭＵＸ３４ｃを撮像素子３２Ｌ，３２Ｈに実装し、複数画素について出力のチャンネルをアナログ信号の段階で削減することで、光電素子３３の数に対してＡＤＣ３４ｄの数を大幅に少なくすることができる。複数画素から同時に出力がされ得るが、同時に出力された信号をＳ／Ｈ３４ｂやＡ−ＭＵＸ３４ｃを用いて共通のＡＤＣ３４ｄに順番に伝送することができる。そのためＡＤＣ３４ｄが少数であっても、各ＡＤＣ３４ｄの出力を合わせれば撮像素子３２Ｌ，３２Ｈの全画素のデータがきちんと得られる。このように撮像素子３２の出力チャンネル数が抑えられ、しかも撮像素子３２Ｌ，３２Ｈの出力は既にデジタル信号化されているので、撮像素子３２Ｌ，３２Ｈの信号を処理する回路の肥大化も抑制することができる。

以上のように、本実施の形態によれば、撮像素子３２Ｌ，３２Ｈの出力を処理する回路の肥大化を抑えつつ、センサ出力の高速化によって大きな画像データも高速で取得し得る。よって、今後のウェハの大径化や半導体集積回路の更なる微細化に伴ってより大きな検査データを高速で取得するニーズが将来顕在化した場合にも柔軟に対応し得る。

また、従来はセンサ出力がアナログ信号であったため、出力チャンネル毎にＡＤＣを接続する必要があったが、本実施の形態の場合、出力がデジタル信号であるためその必要がなく、このことも回路規模の縮小に貢献する。

（3-2）撮像素子への機能集約
光電素子３３、Ｉ／Ｖ３４ａ、Ｓ／Ｈ３４ｂ、Ａ−ＭＵＸ３４ｃまでの回路構成はシンプルであり、センサチップ上に形成することができる。また、前述した通りＳ／Ｈ３４ｂ及びＡ−ＭＵＸ３４ｃでＡＤＣ３４ｄの数を巧みに抑制したことにより、ＡＤＣ３４ｄをも同一チップ上に実装することができる。これによって光電変換、電流電圧変換、信号の伝送経路の切り替え、信号のデジタル出力の機能を撮像素子３２に集約することができる。

（3-3）微弱光量の検出
半導体集積回路の微細化は今後も予想される。その結果、検査時に欠陥から発生する散乱光は今後さらに微弱なものとなることが考えられ、従来の検査装置では欠陥を検出しきれなくなる恐れがある。民生品の分野ではいわゆる裏面照射型センサ等、光電素子レベルの種々の改良が行われているが、これらは本検査装置のような要求がシビアな工業分野において対応しきれるものでは必ずしもない。

それに対し、本実施の形態においては、上記構成によって光電流出力型の光電素子３３を用いた撮像素子を具現化することができる。特に光電素子３３にＡＰＤ又はＭＰＰＣを適用した場合、ＡＰＤ及びＭＰＰＣは電子増倍機能を有しているため、従来の同種の検査装置で用いられてきた撮像素子に比べて大幅なＳＮ比の向上が期待できる。また、ダイナミックレンジも拡大し得る。したがって、上記の如くコンパクトな構成ながら高コントラストで明確な検査データを取得することができ、検査対象の更なる微細化に起因する散乱光の微弱化に対応して、より微弱な光をより高速かつ正確に画像化するという将来的なニーズにも十分に応え得る。

また、微弱光量の検出精度が向上するので、サンプリング周波数を上げて信号強度が弱まる場合にも精度良く散乱光を検出することができる。すなわち、より高分解能な検査データを取得することができる。

（3-4）ノイズの抑制
本実施の形態では照明光源２１にパルス照明を用いたことで、光電素子３３からは照明光源２１の発光時のみ信号が出力される。これによりセンサ自体が持つ雑音（主に熱雑音）と信号処理回路の雑音とを抑制することができる。これらのこともＳＮ比の向上に寄与し、反射率の低い検査対象の検査や微小な欠陥の検出精度の向上に貢献する。

また、従来、光電素子はその信号をデジタル化する回路等とは別に光電素子単位で流通していたため、装置に組み付ける際には端子やケーブルを介してＡＤＣ等の処理回路に接続されるのが通常であった。したがって、微弱な光電流を処理回路に伝送するのに必要以上に長い端子やケーブルを経由せざるを得ず、ノイズや外乱の影響を受け易く、処理回路を含めた装置全体の小型化にも制約があった。

それに対し、本実施の形態の場合、光電素子３３からＡＤＣ３４ｄまでパッケージ化することで、ノイズの影響の抑制と同時に装置の小型化にも寄与する。

（3-5）取扱いの容易性
光電流出力型の光電素子３３を用いているため、信号読み出し回路が不要である。そのため、画素の形状やレイアウトの自由度が高く、装置毎に柔軟に撮像素子３２Ｌ，３２Ｈを設計することができる。また、信号処理機能チップ３４Ａとパッケージ化することで、光電流出力型の光電素子３３を光電流蓄積型の光電素子と同じように利用することができる。また、撮像素子３２Ｌ，３２Ｈは既存の検査装置への組み込みも比較的容易である。

（3-6）コスト抑制
撮像素子３２Ｌ，３２Ｈの駆動回路は簡便（バイアス設定）である。また、撮像素子３２Ｌ，３２Ｈは低価格部品で構成することができ、製造プロセス数も少ない。よって撮像素子３２Ｌ，３２Ｈは低コストで制作することができる。

（3-7）高画素化
上記の通り回路規模が良好に抑えられるため、多数の光電素子３３を並べることができ、撮像素子３２Ｌ，３２Ｈの高画素化（例えば８０００画素）も容易である。高画素化は検査精度の向上に寄与する。また、ウェハ表面をＸＹスキャンするタイプの検査装置に適用する場合、光電素子３３の数を増やすことでスキャ幅が広くなるので、折り返し回数が減って検査時間の短縮にも繋がる。

（第２の実施の形態）
図８は本発明の第２の実施形態に係る検査装置を示す模式図、図９は撮像素子及びこれに接続された回路のブロック図であり、図８及び図９はそれぞれ先の図１及び図５に対応する図である。これらの図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図９では図示していないが、撮像素子３２Ｈの構成は撮像素子３２Ｌの構成と同様である。

本実施の形態が第１の実施の形態と相違する点は、第１の実施の形態では照明光源２１の発光パルスを基礎にして各画素の出力を取得していたのに対し、本実施の形態ではステージ装置１０の移動量を基礎にして各画素の出力を取得する点である。ハードウェアで第１の実施の形態と相違する点は次の４点である。１点目は、照明光源２１をパルス照明から連続照明に置換した点である。２点目は、照明発光検出器２５（図１参照）及びこれに検査光を導く透過ミラー２６（同図参照）を省略した点である。３点目は、撮像素子３２Ｌの信号処理機能チップ３４Ａの各Ｉ／Ｖ３４ａ（図５参照）をそれぞれストレージキャパシタ（Storage Capacitor、以下「ＳＣ」）３４ｆで置換した点である。４点目は、制御信号発生ユニット４０にストレージキャパシタ制御部（以下「ＳＣ制御部」）４０ｆを追加した点である。ＳＣ３４ｆは、ＳＣ制御部４０ｆは、ＳＣ３４ｆに対して、光電流の蓄積及び放電の動作を切り替えさせる制御信号を出力する。ＳＣ３４ｆはＳＣ制御部４０ｆからの指示に従って光電素子３３で発生した光電流を蓄積したり放電したりする。その他の構成は第１の実施の形態と同様である。

図１０は本実施の形態における撮像素子３２Ｌの動作タイミングを示すタイミングチャートであって先の図６に対応する図である。この図において既に説明した事項と重複する事項は適宜説明を省略する。撮像素子３２Ｈの動作は撮像素子３２Ｌの動作と同様である。

図１０においては、ＵＩ８０によってステージ装置１０が一定距離（例えば位置検出エンコーダ１１のパルス信号５つ分）移動したらその間の全画素の出力を取得するように設定されている場合を例示する。本実施の形態では照明光源２１に連続照明を用いているので（同図の上１段参照）、光電素子３３からは連続的に光電流が出力される（同図の上から３段目参照）。この光電流は変動する。同図に示した光電素子３３の出力は単一の光電素子３３（ここでは図９における０番の光電素子３３）を代表して図示したものであり、実際には他の光電素子３３からも出力がある。一方、ステージ装置１０の位置検出エンコーダ１１から制御信号発生ユニット４０に対して、ステージ装置１０のＸＹ方向への移動に伴ってパルス信号が入力される（同図の上から２段目参照）。

本例では、位置検出エンコーダ１１から制御信号発生ユニット４０にあるパルス信号の入力を始期とすると、始期にしたパルス信号を含めて６回目のパルス信号の入力を終期とする期間を「光電流蓄積期間」とする（同図の上から４段目参照）。すなわち、位置検出エンコーダ１１から始期となるパルス信号が入力された時にＳＣ制御部４０ｆからＳＣ３４ｆに蓄電を指示するパルス信号が出力されるとＳＣ３４ｆは光電流を蓄電し始め、次に終期となるパルス信号が入力された時、それまで蓄積していた光電流を放電（出力）すると同時に光電流をまた蓄積し始める（同図の上から６段目参照）。

同図の上から５段目に示されているように、Ｓ／Ｈ３４ｂのサンプリング周期は、ＳＣ３４ｆの蓄電周期は同じ長さである。但し、Ｓ／Ｈ３４ｂのサンプリング期間の始期は光電流蓄積期間の始期の直前であり、ＳＣ３４ｆの放電直前にＳ／Ｈ制御部４０ｂからＳ／Ｈ３４ｂにデータサンプリングを指示するパルス信号が出力される。Ｓ／Ｈ３４ｂのサンプリング期間の終期は次の光電流蓄積期間の始期の直前であり、ＳＣ３４ｆの次の放電の直前にＳ／Ｈ制御部４０ｂからＳ／Ｈ３４ｂにデータサンプリングを指示するパルス信号が再び出力される。すなわち、光電流蓄積期間の蓄電量をサンプリングするため、前周期の光電流蓄積期間の終盤の蓄電量の値を取得し、一定のサンプリング期間だけ保持する（同図の上から７段目参照）。

その他、Ａ−ＭＵＸ３４ｃ、ＡＤＣ３４ｄ及びＤ−ＭＵＸ５０の動作は第１の実施の形態と同様である。

本実施の形態のように、パルス照明を用いなくても検査動作に伴って短周期で出力されるパルス信号をトリガとすることにより、第１の実施の形態における撮像素子３２の動作と同等の動作を実行させることができる。勿論、本実施の形態においても、第１の実施の形態で得られる各効果が同様にして得られる。

（第３の実施の形態）
図１１は本発明の第３の実施形態に係る検査装置を示す模式図、図１２は撮像素子及びこれに接続された回路のブロック図であり、図１１及び図１２はそれぞれ先の図１及び図５に対応する図である。これらの図において既に説明した部材には既出図面と同符号を付して説明を省略する。また、図１２では図示していないが、撮像素子３２Ｈの構成は撮像素子３２Ｌの構成と同様である。

本実施の形態が第１の実施の形態と相違する点は、第１の実施の形態ではＤ−ＭＵＸ５０が撮像素子３２Ｌに組み込まれていなかったのに対し、本実施の形態ではＤ−ＭＵＸ５０を撮像素子３２Ｌに組み込んだ点である。すなわち、Ａ−ＭＵＸ３４ｄ及びＤ−ＭＵＸ５０によって、撮像素子３２Ｌ上でアナログ及びデジタルのハイブリッド方式でチャンネル統合処理が実行される。本実施の形態では、先の図２−図４において、光電素子３３及び信号処理機能チップ３４ＡとともにＤ−ＭＵＸ５０がパッケージ３５の内部に収容されている。Ｄ−ＭＵＸ５０が光電素子３３や信号処理機能チップ３４Ａと異なるチップとしてパッケージ３５に収容するか（図３の構成例に倣うか）、同一チップ上に形成してパッケージ３５に収容するか（図４の構成例に倣うか）は限定されない。

その他の構成は第１の実施の形態と同様であり、撮像素子３２Ｌの動作についても第１の実施の形態と同様である。撮像素子３２Ｈの動作は撮像素子３２Ｌの動作と同様である。

本実施の形態によれば、第１の実施の形態と同様の効果に加え、Ａ−ＭＵＸ３４ｃで複数チャンネルを統合処理した後、撮像素子３２Ｌ，３２Ｈ上でさらに複数のＡ−ＭＵＸ３４ｃの出力を統合処理することで、出力チャンネル数をより少なくすることができ、出力信号の処理回路をより小規模化することができる。

なお、Ａ−ＭＵＸ３４ｃは、撮像素子３２Ｌ，３２Ｈ上の回路の中で一般に最も速度が遅い。それに対し、Ｄ−ＭＵＸ５０は、ギガヘルツの周波数で駆動することができる。したがって、Ａ−ＭＵＸ３４ｃで統合処理するチャンネル数を減らしてＤ−ＭＵＸ５０で統合処理するチャンネル数を増やす構成、或いはＡ−ＭＵＸ３４ｃを省略しＡＤＣ３４ｄを介して各Ｓ／Ｈ３４ｂの出力をＤ−ＭＵＸ５０に直接入力する構成とした方が、速度の面では有利である。しかし、Ａ−ＭＵＸ３４ｃを省略、又はＡ−ＭＵＸ３４ｃで統合するチャンネル数を少なくすると、ＡＤＣ３４ｄの数を減らすことができない。そのため、Ａ−ＭＵＸ３４ｃを有効に接続しなければ、多画素化すればするほど回路規模の低減の効果を損なう結果となる。したがって、画素数等を考慮に入れて、Ａ−ＭＵＸ３４ｃとＤ−ＭＵＸ５０の各統合チャンネル数は適正に設定することが望まれる。

（その他）
第１−第３の実施の形態では、Ａ−ＭＵＸ３４ｃで４チャンネルを統合処理する場合を例に挙げて説明したが、Ａ−ＭＵＸ３４ｃによる統合チャンネル数は４に限定されない。また、Ｄ−ＭＵＸ５０を備える構成を例に挙げて説明したが、例えば撮像素子３２Ｌ，３２Ｈの画素数が少なくＤ−ＭＵＸ５０を組み合わせるまでもないような場合にはＤ−ＭＵＸ５０及びＤ−ＭＵＸ制御部４０ｅを省略することもできる。また、光電素子３３をラインセンサ状に並べた場合を例に挙げて説明したが、二次元に並べた構成とすることもできる。また、ウェハＷを回転させながらステージ装置１０を移動させる検査態様の検査装置に本発明を適用した場合を例に挙げて説明したが、一般の回路パターン付きウェハの検査装置のようにステージ装置をＸＹ方向に移動させる検査態様の検査装置にも本発明は適用可能である。具体的には、試料台を水平方向（ＸＹ方向）に移動させるＸＹテーブル、試料台及びＸＹテーブルを上下方向（Ｚ方向）に移動させて検査光Ｌ１又はＬ３を自動的に合焦させる自動焦点合わせ機構（図示せず）を備えた試料台移動機構を採用した検査装置である。また、撮像素子３２を複数備える検査装置を例に挙げて説明したが、撮像素子を１つだけ備える一般的な検査装置にも本発明は適用可能である。

１０ ステージ装置
１１ 位置検出エンコーダ
２０ 照明装置
２５ 照明発光検出器
３２Ｌ，Ｈ 撮像素子
３３ 光電素子
３４ａ 電流電圧変換回路
３４ｂ サンプルホールド回路
３４ｃ アナログマルチプレクサ
３４ｄ アナログデジタル変換回路
３４ｆ ストレージキャパシタ
３５ パッケージ
４０ 制御信号発生ユニット
４０ｂ サンプルホールド制御部
４０ｃ アナログマルチプレクサ制御部
４０ｄ アナログデジタル変換回路制御部
４０ｅ デジタルマルチプレクサ制御部
４０ｆ ストレージキャパシタ制御部
５０ デジタルマルチプレクサ
７０ 全体制御装置
８０ ユーザインターフェース
Ｌ２ 散乱光
Ｗ ウェハ

Claims (31)

1. 撮像素子であって、
   光電子出力型の複数の光電素子と、
   対応する前記光電素子にそれぞれ接続された複数のサンプルホールド回路と、
   前記複数のサンプルホールド回路に接続された少なくとも１つのアナログマルチプレクサと、
   対応する前記アナログマルチプレクサに接続されたアナログデジタル変換回路と、
   前記光電素子、前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を収納したパッケージと
   を備え、
   前記光電素子が、アバランシェフォトダイオードであり、
   前記複数のサンプルホールド回路は、光源の発光の検出に応じて前記複数の光電素子の出力をホールドすることを特徴とする撮像素子。
2. 撮像素子であって、
   光電子出力型の複数の光電素子と、
   対応する前記光電素子にそれぞれ接続された複数のサンプルホールド回路と、
   前記複数のサンプルホールド回路に接続された複数のアナログマルチプレクサと、
   対応する前記アナログマルチプレクサに接続された複数のアナログデジタル変換回路と、
   前記複数のアナログデジタル変換回路に接続された少なくとも１つのデジタルマルチプレクサと、
   前記光電素子、前記サンプルホールド回路、前記アナログマルチプレクサ、前記アナログデジタル変換回路及びデジタルマルチプレクサを収納したパッケージと
   を備え、
   前記光電素子が、アバランシェフォトダイオードであり、
   前記複数のサンプルホールド回路は、光源の発光の検出に応じて前記複数の光電素子の出力をホールドすることを特徴とする撮像素子。
3. 請求項１又は２の撮像素子において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数の電流電圧変換回路を有することを特徴とする撮像素子。
4. 請求項１又は２の撮像素子において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数のストレージキャパシタを有することを特徴とする撮像素子。
5. 請求項１又は２の撮像素子において、
   前記パッケージに設けられた光学窓を備えたことを特徴とする撮像素子。
6. 請求項１又は２の撮像素子において、
   前記アナログマルチプレクサのクロック周波数は、前記サンプルホールド回路のサンプリング周波数のＮ倍以上であることを特徴とする撮像素子。
7. 請求項１又は２の撮像素子において、
   前記アバランシェフォトダイオードは、ガイガーモードで動作することを特徴とする撮像素子。
8. 請求項１又は２の撮像素子において、
   前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を実装するチップが前記パッケージ内に収納されていることを特徴とする撮像素子。
9. ウェハを搭載するステージ装置と、
   前記ステージ装置上のウェハに検査光をパルス照明で照射する照明装置と、
   前記検査光を検出する照明発光検出器と、
   前記ウェハからの散乱光を検出する撮像素子とを備え、
   前記撮像素子は、
   光電子出力型の複数の光電素子と、
   対応する前記光電素子にそれぞれ接続された複数のサンプルホールド回路と、
   前記複数のサンプルホールド回路に接続された少なくとも１つのアナログマルチプレクサと、
   対応する前記アナログマルチプレクサに接続されたアナログデジタル変換回路と、
   前記光電素子、前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を収納したパッケージと
   を備え、
   前記光電素子が、アバランシェフォトダイオードであり、
   前記複数のサンプルホールド回路は、前記検査光の検出に応じて前記複数の光電素子の出力をホールドすることを特徴とする検査装置。
10. 請求項９の検査装置において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数の電流電圧変換回路を有することを特徴とする検査装置。
11. 請求項１０の検査装置において、
    前記照明発光検出器からの検出信号を基に前記複数のサンプルホールド回路、前記少なくとも１つのアナログマルチプレクサ及び前記アナログデジタル変換回路の動作を制御する制御信号発生ユニットを備えたことを特徴とする検査装置。
12. 請求項１１の検査装置において、
    前記制御信号発生ユニットは、
    前記複数のサンプルホールド回路に対して、前記照明装置からの検査光の検出の際に前記光電素子の光電流をサンプリングしサンプリング期間保持させる制御信号を出力するサンプルホールド制御部と、
    前記アナログマルチプレクサに対して、前記複数のサンプルホールド回路で保持された各信号を前記サンプリング期間中に順番に入出力させる制御信号を出力するアナログマルチプレクサ制御部と、
    前記アナログデジタル変換回路に対して、前記アナログマルチプレクサから入力した信号を順次デジタル信号化させるアナログデジタル変換回路制御部と
    を備えていることを特徴とする検査装置。
13. 請求項９の検査装置において、前記光電素子と前記サンプルホールド回路の間にそれぞれ介在する複数のストレージキャパシタを有することを特徴とする検査装置。
14. 請求項１又は２の検査装置において、前記光源の発光時のみ前記複数の光電素子から信号が出力されることを特徴とする検査装置。
15. 請求項９の検査装置において、前記パルス照明の発光時のみ前記複数の光電素子から信号が出力されることを特徴とする検査装置。
16. 請求項１２の検査装置において、
    前記撮像素子は、複数のアナログデジタル変換回路に接続された少なくとも１つのデジタルマルチプレクサを備え、
    前記制御信号発生ユニットは、前記デジタルマルチプレクサに対して、前記複数のアナログデジタル変換回路から出力された信号を順番に入出力させる制御信号を出力するデジタルマルチプレクサ制御部を備えている
    ことを特徴とする検査装置。
17. 請求項１２の検査装置において、
    前記ウェハの検査の設定を入力するインターフェースと、
    前記インターフェースに入力された条件を基に前記撮像素子の動作制御値を演算し前記制御信号発生ユニットに出力する制御装置と
    を備えたことを特徴とする検査装置。
18. 請求項９の検査装置において、
    前記パッケージに設けられた光学窓を備えたことを特徴とする検査装置。
19. 請求項９の検査装置において、
    前記アナログマルチプレクサのクロック周波数は、前記サンプルホールド回路のサンプリング周波数のＮ倍以上であることを特徴とする検査装置。
20. 請求項９の検査装置において、
    前記アバランシェフォトダイオードは、ガイガーモードで動作することを特徴とする検査装置。
21. 請求項９の検査装置において、
    前記サンプルホールド回路、前記アナログマルチプレクサ及び前記アナログデジタル変換回路を実装するチップが前記パッケージ内に収納されていることを特徴とする検査装置。
22. 第１のアバランシェフォトダイオードと、
    第２のアバランシェフォトダイオードと、
    前記第１のアバランシェフォトダイオードからの信号に対してサンプル動作、及びホールド動作を行う第１のサンプルホールド回路と、
    前記第２のアバランシェフォトダイオードからの信号に対してサンプル動作、及びホールド動作を行う第２のサンプルホールド回路と、
    前記第１のサンプルホールド回路、及び前記第２のサンプルホールド回路に接続されたアナログマルチプレクサと、
    前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオード、前記第１のサンプルホールド回路、前記第２のサンプルホールド回路、及び前記アナログマルチプレクサを収納するパッケージと、を有し、
    前記第１のサンプルホールド回路及び前記第２のサンプルホールド回路は、光源の発光の検出に応じて前記第１のアバランシェフォトダイオードの出力及び前記第２のアバランシェフォトダイオードの出力をホールドすることを特徴とする検出装置。
23. 請求項２２に記載の検出装置において、
    前記アナログマルチプレクサに接続されたアナログデジタル変換器を有し、
    前記アナログデジタル変換器は前記パッケージ内にあることを特徴とする検出装置。
24. 請求項２３に記載の検出装置において、
    前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオード、前記第１のサンプルホールド回路、前記第２のサンプルホールド回路、前記アナログマルチプレクサ、及び前記アナログデジタル変換器を含むチップが前記パッケージ内にあることを特徴とする検出装置。
25. 請求項２４に記載の検出装置において、
    前記パッケージへの前記光源からの光を前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオードへ到達させるための光学窓があることを特徴とする検出装置。
26. 請求項２５に記載の検出装置において、
    前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオードはガイガーモードで動作することを特徴とする検出装置。
27. 請求項２６に記載の検出装置において、
    前記アナログマルチプレクサのクロック周波数は前記第１のサンプルホールド回路、及び前記第２のサンプルホールド回路のサンプリング周波数のＮ倍以上であることを特徴とする検出装置。
28. 請求項２２に記載の検出装置において、
    前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオード、前記第１のサンプルホールド回路、前記第２のサンプルホールド回路、及び前記アナログマルチプレクサを含むチップが前記パッケージ内にあることを特徴とする検出装置。
29. 請求項２２に記載の検出装置において、
    前記パッケージへの前記光源からの光を前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオードへ到達させるための光学窓があることを特徴とする検出装置。
30. 請求項２２に記載の検出装置において、
    前記第１のアバランシェフォトダイオード、前記第２のアバランシェフォトダイオードはガイガーモードで動作することを特徴とする検出装置。
31. 請求項２２に記載の検出装置において、
    前記アナログマルチプレクサのクロック周波数は前記第１のサンプルホールド回路、及び前記第２のサンプルホールド回路のサンプリング周波数のＮ倍以上であることを特徴とする検出装置。

Images