JP5985850B2 - 基準電圧調整部を含む半導体集積装置及び基準電圧調整方法 - Google Patents

基準電圧調整部を含む半導体集積装置及び基準電圧調整方法 Download PDF

Info

Publication number
JP5985850B2
JP5985850B2 JP2012071114A JP2012071114A JP5985850B2 JP 5985850 B2 JP5985850 B2 JP 5985850B2 JP 2012071114 A JP2012071114 A JP 2012071114A JP 2012071114 A JP2012071114 A JP 2012071114A JP 5985850 B2 JP5985850 B2 JP 5985850B2
Authority
JP
Japan
Prior art keywords
voltage
value
adjustment
candidate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012071114A
Other languages
English (en)
Other versions
JP2013206924A (ja
Inventor
智浩 疋田
智浩 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012071114A priority Critical patent/JP5985850B2/ja
Publication of JP2013206924A publication Critical patent/JP2013206924A/ja
Application granted granted Critical
Publication of JP5985850B2 publication Critical patent/JP5985850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、機能回路部で用いられる基準電圧の調整を行う基準電圧調整部を含む半導体集積装置及び基準電圧調整方法に関する。
半導体集積装置としてのICチップに形成されているアナログ回路は、均一な動作特性を得る為に、基準バイアス電圧を基準に動作する。したがって、製造時のバラツキ等により基準バイアス電圧が設計値からズレてしまうと、期待した特性が得られなくなる。そこで、ICチップ内にバイアス調整回路を設け、製品出荷時にそのバイアス調整回路を用いて基準バイアス電圧を所望の目標電圧値に調整できるようにした技術が知られている(例えば、特許文献1参照)。この際、基準バイアス電圧を目標電圧値に到らせる為の調整値を迅速に取得すべく、二分探索、いわゆるバイナリーサーチが行われている(例えば、特許文献1の図19及び段落0073の記載参照)。
バイナリーサーチによる調整値の探索では、先ず、図1に示す如く例えば4ビットで表される全調整範囲("0000"〜"1111")の中央値、つまり1/2の値("1000")を調整値の第1候補とする。そして、この第1候補の調整値によって調整を施して得られた基準バイアス電圧V1が目標電圧VTよりも大であるか否かを判定する(第1試行)。ここで、基準バイアス電圧V1が目標電圧VTよりも大であると判定された場合には全調整範囲の1/4の値を第1候補から減算して得られた調整値を第2候補とする一方、基準バイアス電圧V1が目標電圧VTよりも小であると判定された場合には全調整範囲の1/4の値を第1候補に加算して得られた調整値を第2候補とする。次に、かかる第2候補によって調整を施して得られた基準バイアス電圧V2が目標電圧VTよりも大であるか否かを判定する(第2試行)。ここで、基準バイアス電圧V2が目標電圧VTよりも大であると判定された場合には全調整範囲の1/8の値を第2候補から減算して得られた調整値を第3候補とする一方、基準バイアス電圧V2が目標電圧VTよりも小であると判定された場合には全調整範囲の1/8の値を第2候補に加算して得られた調整値を第3候補とする。次に、かかる第3候補によって調整を施して得られた基準バイアス電圧V3が目標電圧VTよりも大であるか否かを判定する(第3試行)。ここで、基準バイアス電圧V3が目標電圧VTよりも大であると判定された場合には全調整範囲の1/16の値から第3候補を減算して得られた調整値を最終候補とする一方、基準バイアス電圧V3が目標電圧VTよりも小であると判定された場合には全調整範囲の1/16の値を第3候補に加算して得られた調整値を最終候補とする(第4試行)。そして、例えばヒューズのトリミングによって、上記最終候補の調整値をバイアス調整回路に対する調整値として固定するのである。
しかしながら、このようなバイナリーサーチによる調整値の探索では、調整の施された基準バイアス電圧とその目標電圧値との大小比較結果に基づいて調整値を増加又は減少させることによりその調整値を目標値に近づけるようにしているので、最大1ビット分の誤差が生じる場合があった。
例えば、図1に示す如き調整値の探索によると、最終候補の調整値"0111"によってバイアス調整回路の調整値が固定されることになるが、この調整値"0111"による調整で得られる基準バイアス電圧はV4である。よって、調整値"1000"による調整で得られる基準バイアス電圧V1に比して目標電圧VTに対する誤差が大となってしまう。
特開2010−171369号公報
本発明は、半導体集積装置に形成されている機能回路で用いられる基準電圧を迅速且つ高精度に調整することが可能な基準電圧調整部を含む半導体集積装置及び基準電圧調整方法を提供することを目的とする。
本発明に係る基準電圧調整部を含む半導体集積装置は、機能回路部と、前記機能回路部で用いられる基準電圧の調整を行う基準電圧調整部と、を含む半導体集積装置であって、
前記基準電圧調整部は、前記基準電圧の目標となる目標電圧を受け入れる為の外部端子と、前記基準電圧を調整するための調整値を生成する調整値生成回路と、前記調整値に応じて前記基準電圧を調整する電圧調整回路と、を有し、前記調整値生成回路は、前記調整値の候補として夫々異なる第1〜第Nの候補値(Nは2以上の整数)を生成し、前記第1〜第Nの候補値を順次、前記調整値として前記電圧調整回路に供給しつつ前記調整値に応じて前記電圧調整回路で調整された電圧を第1〜第Nの暫定電圧として得る手段と、前記第1〜第Nの暫定電圧の内で最も前記目標電圧に近い暫定電圧を最適暫定電圧とし、これに対応する前記候補値の1を前記電圧調整回路における前記調整値とする手段と、前記候補値の1つが前記電圧調整回路に供給される度に、前記暫定電圧が前記目標電圧を含む所定電圧範囲内に含まれているか否かを判定し、前記暫定電圧が前記所定電圧範囲内に含まれていると判定された場合には当該暫定電圧を前記最適暫定電圧とすると共に、前記候補値の生成動作を停止する手段と、を有する。
また、本発明に係る基準電圧調整方法は、半導体集積装置に形成されている機能回路部で用いられる基準電圧を調整する基準電圧調整方法であって、前記基準電圧を調整するための調整値の候補として夫々異なる第1〜第Nの候補値(Nは2以上の整数)を生成する第1ステップと、前記第1〜第Nの候補値の各々に基づいて前記基準電圧に対して順次電圧調整を施して第1〜第Nの暫定電圧を得る第2ステップと、前記第1〜Nの暫定電圧の内で最も目標電圧に近い暫定電圧を最適暫定電圧とし、これに対応する前記候補値の1を前記基準電圧に対する前記調整値とする第3ステップと、を有し、前記第3ステップは、
前記第2ステップにおいて前記候補値の1つに応じた調整が為される度に得られる前記暫定電圧が前記目標電圧を含む所定電圧範囲内に含まれているか否かを判定し、前記暫定電圧が前記所定電圧範囲内に含まれていると判定されたときに当該暫定電圧を前記最適暫定電圧とすると共に、前記第1ステップでの前記候補値の生成動作を停止させるステップを含む
本発明においては、半導体集積装置に形成されている機能回路部で用いられる基準電圧を調整するにあたり、先ず、その調整値の候補として夫々異なる第1〜第Nの候補値を生成し、これら第1〜第Nの候補値に基づいて基準電圧に対して順次調整を施して得られた基準電圧を夫々第1〜第Nの暫定電圧として得る。そして、これら第1〜第Nの暫定電圧の内で最も目標電圧に近い暫定電圧を最適暫定電圧とし、これに対応する候補値の1を上記基準電圧に対する最終的な調整値として設定するようにしている。よって、バイナリーサーチによる最終の探索結果を電圧調整回路の最終的な調整値として設定する従来の調整方法に比して、処理時間を大幅に増加させることなく精度の高い基準電圧の調整を行うことが可能となる。
バイナリーサーチによる調整値の探索動作を示す図である。 本発明による基準電圧調整部を含む半導体集積装置の内部構成を示すブロック図である。 電圧調整回路11の内部構成の一例を示す回路図である。 候補値生成回路16の内部構成の一例を示す回路図である。 最適値選択回路13の内部構成の一例を示す回路図である。 調整値選択回路12の内部構成の一例を示す回路図である。 図2に示す基準電圧調整部200の動作の一例を示すタイムチャートである。 バイナリーサーチによる調整値の探索動作を示す図である。 基準電圧調整部200の変形例を示すブロック図である。 最適値選択回路150の内部構成の一例を示す回路図である。 図9に示す基準電圧調整部200の動作の一例を示すタイムチャートである。 本発明による調整値の探索動作を示す図である。
本発明に係る基準電圧調整部(200)を含む半導体集積装置は、この半導体集積装置に形成されている機能回路部で用いられる基準電圧を以下の如き構成で調整する。すなわち、基準電圧(VR)の目標となる目標電圧(VT)を受け付ける為の外部端子(P4)と、基準電圧を調整するための調整値(TRM)を生成する調整値生成回路(10)と、この調整値に応じて基準電圧を調整する電圧調整回路(11)と、を備え、調整値生成回路(10)において以下の如き調整値の探索制御を行う。つまり、調整値生成回路は、調整値の候補として夫々異なる第1〜第Nの候補値(TR)を生成し、これら第1〜第Nの候補値を順次、調整値とすることによって得られた基準電圧を第1〜第Nの暫定電圧(VZ)とし、これら第1〜第Nの暫定電圧の内で最も目標電圧に近い暫定電圧を最適暫定電圧とし、これに対応する記候補値の1を電圧調整回路における最終的な調整値とする。
図2は、本発明に係る半導体集積装置の内部構成を示すブロック図である。
図2において、機能回路部100は、例えば、音声、映像又は制御データの送受信を行うアナログ又はディジタルの送受信回路であり、外部端子P1を介して入力された受信信号(入力信号)と、基準電圧調整回路部200から供給された基準電圧VREFとの差分に基づいて受信データを復調する。また、機能回路部100は、送信すべき送信データと、上記基準電圧VREFとの差分に基づいて送信信号(出力信号)を生成し、これを外部端子P2を介して出力する。
基準電圧調整部200は、外部端子P3を介して入力された基準電圧VRに対して電圧調整(後述する)を施して得られた基準電圧VREFを、調整値生成回路10及び機能回路部100に供給するものであり、調整値生成回路10及び電圧調整回路11から構成される。
電圧調整回路11は、製品出荷前の調整工程(後述する)では、外部端子P3を介して入力された基準電圧VRに対して、調整値選択回路12から供給された4ビットの調整値データTRMにて示される調整値に応じた電圧調整を施して得られた基準電圧VREFを調整値生成回路10に供給する。また、電圧調整回路11は、かかる調整工程において調整値選択回路12から供給された最終の調整値(後述する)に応じて、基準電圧VRに対する調整値が固定される。つまり、調整工程の終了後、電圧調整回路11は、その最終の調整値にて固定調整の施された基準電圧VREFを機能回路部100に供給するようになる。
図3は、かかる電圧調整回路11の内部構成の一例を示すブロック図である。
図3に示すように、電圧調整回路11は、オペアンプOP、MOS(metal-oxide semiconductor)型のトランジスタQ1、抵抗R1及び可変抵抗R2からなる。トランジスタQ1のソース端子には電源電圧VDDが印加されており、そのドレイン端子には可変抵抗R2の一端及びこの一端に発生した基準電圧VREFを調整値生成回路10及び機能回路部100に供給する為のラインL1が接続されている。可変抵抗R2の他端は抵抗R1の一端及びオペアンプOPの反転入力端子に夫々接続されている。尚、可変抵抗R2は、上記した調整値データTRMにて示される調整値に応じてその抵抗値が16段階で調整可能な可変抵抗器である。抵抗R1の他端には接地電位GNDが供給されている。オペアンプOPの非反転入力端子には上記基準電圧VRが供給されており、その出力端子はトランジスタQ1のゲート端子に供給されている。かかる構成により、ラインL1上には、
REF=(1+R2/R1)・VR
なる基準電圧VREFが生成される。
調整値生成回路10は、調整値選択回路12、最適値選択回路13、参照電圧選択回路14、比較回路15、候補値生成回路16、探索制御カウンタ17及び制御回路18を有する。
参照電圧選択回路14は、制御回路18から供給された探索イネーブル信号SCENに応じて、上記した基準電圧VREF及び目標電圧VTの内の一方を選択し、選択した方の電圧値を6ビットのディジタル値で示す参照電圧データVBSを最適値選択回路13に供給する。すなわち、参照電圧選択回路14は、探索イネーブル信号SCENが探索動作の実行を示す論理レベル1である間は基準電圧VREFの電圧値を示す参照電圧データVBSを最適値選択回路13に供給する一方、論理レベル0である間は目標電圧VTの電圧値を示す参照電圧データVBSを最適値選択回路13に供給する。尚、目標電圧VTとは、基準電圧VREFの適正値として目標とすべき電圧であり、製品出荷前の調整時(後述する)においてのみ、外部端子P4を介して外部入力されるものである。
比較回路15は、上記した探索イネーブル信号SCEN及び探索制御カウンタ17から供給された探索完了信号SCDOに応じて、上記した目標電圧VTと、基準電圧VREFとを大小比較し、その大小比較結果を示す比較結果信号CMPを候補値生成回路16に供給する。すなわち、比較回路15は、基準電圧VREFが目標電圧VTよりも大なる場合には論理レベル0、小なる場合には論理レベル1を示す比較結果信号CMPを候補値生成回路16に供給する。
候補値生成回路16は、探索制御カウンタ17から供給された4ビットの選択信号SELに応じて、4ビットで表される調整値の候補値の各ビット桁を1つずつ選択し、その選択したビット桁の値を比較結果信号CMPに基づいて設定する。そして、候補値生成回路16は、設定された4ビットの候補値を候補値TRとして調整値選択回路12に供給する。
図4は、候補値生成回路16の内部構成の一例を示すブロック図である。
図4に示すように、候補値生成回路16は、4ビット分のロードレジスタ161〜164、及びセレクタ165〜168から構成される。
ロードレジスタ161は、4ビットの選択信号SELの第0ビットが論理レベル1である場合にだけ比較結果信号CMPの値を、外部端子P5を介して入力された調整用のクロック信号CLKに応じて取り込んで記憶しこれを第0ビット信号R0としてセレクタ165に供給する。尚、ロードレジスタ161は、選択信号SELの第0ビットが論理レベル0である場合には現時点において記憶されている比較結果信号CMPの値を第0ビット信号R0としてセレクタ165に供給する。セレクタ165は、選択信号SELの第0ビットが論理レベル0である場合には上記した第0ビット信号R0を候補値TRの第0ビットとして出力する一方、選択信号SELの第0ビットが論理レベル1である場合には論理レベル1の第0ビットを有する候補値TRを出力する。ロードレジスタ162は、4ビットの選択信号SELの第1ビットが論理レベル1である場合にだけ比較結果信号CMPの値をクロック信号CLKに応じて取り込んで記憶しこれを第1ビット信号R1としてセレクタ166に供給する。尚、ロードレジスタ162は、選択信号SELの第1ビットが論理レベル0である場合には現時点において記憶されている比較結果信号CMPの値を第1ビット信号R1としてセレクタ166に供給する。セレクタ166は、選択信号SELの第1ビットが論理レベル0である場合には上記した第1ビット信号R1を候補値TRの第1ビットとして出力する一方、選択信号SELの第1ビットが論理レベル1である場合には論理レベル1の第1ビットを有する候補値TRを出力する。ロードレジスタ163は、4ビットの選択信号SELの第2ビットが論理レベル1である場合にだけ比較結果信号CMPの値をクロック信号CLKに応じて取り込んで記憶しこれを第2ビット信号R2としてセレクタ167に供給する。尚、ロードレジスタ163は、選択信号SELの第2ビットが論理レベル0である場合には現時点において記憶されている比較結果信号CMPの値を第2ビット信号R2としてセレクタ167に供給する。セレクタ167は、選択信号SELの第2ビットが論理レベル0である場合には上記した第2ビット信号R2を候補値TRの第2ビットとして出力する一方、選択信号SELの第2ビットが論理レベル1である場合には論理レベル1の第2ビットを有する候補値TRを出力する。ロードレジスタ164は、4ビットの選択信号SELの第3ビットが論理レベル1である場合にだけ比較結果信号CMPの値をクロック信号CLKに応じて取り込んで記憶しこれを第3ビット信号R3としてセレクタ168に供給する。尚、ロードレジスタ164は、選択信号SELの第3ビットが論理レベル0である場合には現時点において記憶されている比較結果信号CMPの値を第3ビット信号R3としてセレクタ168に供給する。セレクタ168は、選択信号SELの第3ビットが論理レベル0である場合には上記した第3ビット信号R3を候補値TRの第3ビットとして出力する一方、選択信号SELの第3ビットが論理レベル1である場合には論理レベル1の第3ビットを有する候補値TRを出力する。
探索制御カウンタ17は、最下位ビットだけが論理レベル1となる"10000"を初期値とする5ビットのリングカウンタからなり、探索イネーブル信号SCENが論理レベル1である間だけクロック信号CLKに応じて"10000"、"01000"、"00100"、"00010"、"00001"、"10000"の如きリングカウント動作を実行する。探索制御カウンタ17は、その5ビットのリングカウント値の内の上位4ビット分を選択信号SELとして調整値選択回路12、最適値選択回路13、及び候補値生成回路16に供給する。
更に、探索制御カウンタ17は、そのリングカウント値が初期値"10000"、つまり上位4ビットが全て論理レベル0となる度に探索動作の完了を示す論理レベル1の探索完了信号SCDOを生成し、これを比較回路15及び制御回路18に供給する。尚、探索制御カウンタ17は、このリングカウント値が初期値以外の値を有する場合には論理レベル0の探索完了信号SCDOを比較回路15及び制御回路18に供給する。
最適値選択回路13は、探索イネーブル信号SCENが探索動作の実行を示す論理レベル1である間は、候補値生成回路16にて生成された候補値TRをそのまま選択させるべき調整値選択信号TSELを調整値選択回路12に供給する。一方、探索イネーブル信号SCENが探索動作の非実行中を示す論理レベル0である場合には、最適値選択回路13は、バイナリーサーチによる各試行工程(後述する)によって得られた暫定電圧データVZ各々の内で、目標電圧VTとの電圧値の差が最も小なる暫定電圧データVZが得られた候補値TRを最終的な調整値として選択させるべき調整値選択信号TSELを調整値選択回路12に供給する。
図5は、最適値選択回路13の内部構成の一例を示すブロック図である。
図5に示すように、最適値選択回路13は、インバータ130、ロードレジスタ131〜136、差分回路137〜141、最小値判定回路142、及びアンドゲート143から構成される。
ロードレジスタ131は、探索イネーブル信号SCENが論理レベル0である場合にだけ、参照電圧選択回路14から供給された6ビットの参照電圧データVBSの値をクロック信号CLKに応じて取り込んで記憶しこれを目標電圧VBASとして差分回路137〜141に供給する。この際、探索イネーブル信号SCENが論理レベル0である場合、参照電圧選択回路14は、上記した目標電圧VTの電圧値を示す参照電圧データVBSを送出するので、ロードレジスタ131には、目標電圧VTの電圧値を示す情報が記憶され、これが目標電圧VBASとして差分回路137〜141に供給されることになる。尚、ロードレジスタ131は、探索イネーブル信号SCENが論理レベル1である間は、現時点において記憶されている内容、つまり目標電圧VTの電圧値を示す目標電圧VBASが差分回路137〜141に供給される。
ロードレジスタ132は、4ビットの選択信号SELの全ビットが論理レベル0である場合にだけ、6ビットの参照電圧データVBSの値をクロック信号CLKに応じて取り込んで記憶し、これを後述する試行完了工程で得られた暫定的な基準電圧の値を示す暫定電圧データVZFとして差分回路137に供給する。尚、ロードレジスタ132は、4ビットの選択信号SELの内のすくなくとも1ビットが論理レベル1である場合には、現時点において記憶されている内容を暫定電圧データVZFとして差分回路137に供給する。差分回路137は、目標電圧VBASと暫定電圧データVZFとの差分を、試行完了工程での誤差値を示す差分値VSFとして最小値判定回路142に供給する。ロードレジスタ133は、4ビットの選択信号SELの第0ビットが論理レベル1である場合にだけ、6ビットの参照電圧データVBSの値をクロック信号CLKに応じて取り込んで記憶し、これを第4回目の試行で得られた基準電圧の値を示す暫定電圧データVZ4として差分回路138に供給する。尚、ロードレジスタ133は、選択信号SELの第0ビットが論理レベル0である場合には、現時点において記憶されている内容を暫定電圧データVZ4として差分回路138に供給する。差分回路138は、目標電圧VBASと暫定電圧データVZ4との差分の絶対値を、第4回目の試行での誤差値を示す差分値VS4として最小値判定回路142に供給する。ロードレジスタ134は、選択信号SELの第1ビットが論理レベル1である場合にだけ、6ビットの参照電圧データVBSの値をクロック信号CLKに応じて取り込んで記憶し、これを第3回目の試行で得られた基準電圧の値を示す暫定電圧データVZ3として差分回路139に供給する。尚、ロードレジスタ134は、選択信号SELの第1ビットが論理レベル0である場合には、現時点において記憶されている内容を暫定電圧データVZ3として差分回路139に供給する。差分回路139は、目標電圧VBASと暫定電圧データVZ3との差分の絶対値を、第3回目の試行での誤差値を示す差分値VS3として最小値判定回路142に供給する。ロードレジスタ135は、選択信号SELの第2ビットが論理レベル1である場合にだけ、6ビットの参照電圧データVBSの値をクロック信号CLKに応じて取り込んで記憶し、これを第2回目の試行で得られた基準電圧の値を示す暫定電圧データVZ2として差分回路140に供給する。尚、ロードレジスタ135は、選択信号SELの第2ビットが論理レベル0である場合には、現時点において記憶されている内容を暫定電圧データVZ2として差分回路140に供給する。差分回路140は、目標電圧VBASと暫定電圧データVZ2との差分の絶対値を、第2回目の試行での誤差値を示す差分値VS2として最小値判定回路142に供給する。ロードレジスタ136は、選択信号SELの第3ビットが論理レベル1である場合にだけ、6ビットの参照電圧データVBSの値をクロック信号CLKに応じて取り込んで記憶し、これを第1回目の試行で得られた基準電圧の値を示す暫定電圧データVZ1として差分回路141に供給する。尚、ロードレジスタ136は、選択信号SELの第3ビットが論理レベル0である場合には、現時点において記憶されている内容を暫定電圧データVZ1として差分回路141に供給する。差分回路141は、目標電圧VBASと暫定電圧データVZ1との差分の絶対値を、第1回目の試行での誤差値を示す差分値VS1として最小値判定回路142に供給する。
最小値判定回路142は、上記差分値VS1〜VS4及びVSFの内から最も小なる差分値を判定し、その差分値に対応した基準電圧が得られた調整値を選択させるべき調整値選択信号をアンドゲート143に供給する。アンドゲート143は、探索イネーブル信号SCENが論理レベル0である間にだけ、最小値判定回路142から供給された調整値選択信号を調整値選択信号TSELとして、調整値選択回路12に供給する。尚、アンドゲート143は、探索イネーブル信号SCENが探索動作の実行を示す論理レベル1である間は、全ビットが論理レベル0、つまり候補値生成回路16にて生成された候補値TRをそのまま選択させるべき3ビットの調整値選択信号TSELを調整値選択回路12に供給する。
調整値選択回路12は、先ず、候補値生成回路16から供給された4ビットの候補値TRの系列を、第1回目の試行で用いる候補値TR1、第2回目の試行で用いる候補値TR2、第3回目の試行で用いる候補値TR3、第4回目の試行で用いる候補値TR4、最終回の試行で用いる候補値TRFに区分けする。ここで、調整値選択回路12は、これら候補値TR1〜TR4、TRF、及び候補値生成回路16から供給された候補値TRの内から、調整値選択信号TSELによって示される1つを選択し、これを示す4ビットの調整値データTRMを電圧調整回路11に供給する。
図6は、調整値選択回路12の内部構成の一例を示すブロック図である。
図6に示すように、調整値選択回路12は、ロードレジスタ121〜125及びセレクタ126から構成される。
ロードレジスタ121は、4ビットの選択信号SELの全ビットが論理レベル0である場合にだけ、4ビットの候補値TRをクロック信号CLKに応じて取り込んで記憶し、これを試行完了工程で用いた調整値を示す候補値TRFとしてセレクタ126に供給する。尚、ロードレジスタ121は、4ビットの選択信号SELの内のすくなくとも1ビットが論理レベル1である場合には、現時点において記憶されている内容を候補値TRFとしてセレクタ126に供給する。ロードレジスタ122は、4ビットの選択信号SELの第0ビットが論理レベル1である場合にだけ、4ビットの候補値TRをクロック信号CLKに応じて取り込んで記憶し、これを第4回目の試行で用いた調整値を示す候補値TR4としてセレクタ126に供給する。尚、ロードレジスタ122は、4ビットの選択信号SELの第0ビットが論理レベル0である場合には、現時点において記憶されている内容を候補値TR4としてセレクタ126に供給する。ロードレジスタ123は、4ビットの選択信号SELの第1ビットが論理レベル1である場合にだけ、4ビットの候補値TRをクロック信号CLKに応じて取り込んで記憶し、これを第3回目の試行で用いた調整値を示す候補値TR3としてセレクタ126に供給する。尚、ロードレジスタ123は、4ビットの選択信号SELの第1ビットが論理レベル0である場合には、現時点において記憶されている内容を候補値TR3としてセレクタ126に供給する。ロードレジスタ124は、4ビットの選択信号SELの第2ビットが論理レベル1である場合にだけ、4ビットの候補値TRをクロック信号CLKに応じて取り込んで記憶し、これを第2回目の試行で用いた調整値を示す候補値TR2としてセレクタ126に供給する。尚、ロードレジスタ123は、4ビットの選択信号SELの第2ビットが論理レベル0である場合には、現時点において記憶されている内容を候補値TR2としてセレクタ126に供給する。ロードレジスタ125は、4ビットの選択信号SELの第3ビットが論理レベル1である場合にだけ、4ビットの候補値TRをクロック信号CLKに応じて取り込んで記憶し、これを第1回目の試行で用いた調整値を示す候補値TR1としてセレクタ126に供給する。尚、ロードレジスタ123は、4ビットの選択信号SELの第1ビットが論理レベル0である場合には、現時点において記憶されている内容を候補値TR1としてセレクタ126に供給する。セレクタ126は、この調整値選択信号TSELが第1回目の試行で用いた調整値を示す場合には、上記した候補値TR1を示す調整値データTRMを電圧調整回路11に供給する。また、セレクタ126は、この調整値選択信号TSELが第2回目の試行で用いた調整値を示す場合には、上記した候補値TR2を示す調整値データTRMを電圧調整回路11に供給する。また、セレクタ126は、この調整値選択信号TSELが第3回目の試行で用いた調整値を示す場合には、上記した候補値TR3を示す調整値データTRMを電圧調整回路11に供給する。また、セレクタ126は、この調整値選択信号TSELが第4回目の試行で用いた調整値を示す場合には、上記した候補値TR4を示す調整値データTRMを電圧調整回路11に供給する。また、セレクタ126は、最適値選択回路13から供給された調整値選択信号TSELが試行完了工程での調整値を示す場合には、上記した候補値TRFを示す調整値データTRMを電圧調整回路11に供給する。
制御回路18は、外部端子P5に入力された調整用のクロック信号CLKに応じて、図7に示す如きタイミングにて論理レベル0から論理レベル1、そして論理レベル0に遷移する探索イネーブル信号SCENを生成して、最適値選択回路13、参照電圧選択回路14、比較回路15及び探索制御カウンタ17に供給する。
以下に、製品出荷前の調整工程において、上記した基準電圧調整部200にて為される、基準電圧VRの電圧値を調整する為の調整値の探索動作について、図7及び図8を参照しつつ説明する。尚、外部端子P4には目標電圧VTとして、テスト装置(図示せぬ)から電圧V29が供給されているものとする。
先ず、かかる探索動作の開始前、つまり、図7に示す如く、制御回路18から送出された探索イネーブル信号SCENが論理レベル0の状態から論理レベル1の状態に遷移する直前では、参照電圧選択回路14が、外部供給された目標電圧VTの値、つまり、電圧V29を表す参照電圧データVBSを最適値選択回路13に供給する。この際、図5に示す最適値選択回路13のロードレジスタ131は、論理レベル0の探索イネーブル信号SCENに応じて、上記した目標電圧VT(電圧V29)を示す参照電圧データVBSを取り込んで記憶し、これを図7に示す如き目標電圧VBASとして差分回路137〜141に供給する。この間、候補値生成回路16は、初期値"0000"を表す候補値TRを電圧調整回路11に供給する。これにより、電圧調整回路11は、かかる"0000"を表す候補値TRによって基準電圧VRの電圧値を調整して得られた基準電圧VREFを生成する。また、比較回路15は、かかる基準電圧VREFと目標電圧VTとの大小比較結果を示す比較結果信号CMPを候補値生成回路16に供給する。
その後、探索イネーブル信号SCENが論理レベル0の状態から論理レベル1に遷移すると、これに応じて探索制御カウンタ17がリングカウント動作を開始する。すなわち、探索制御カウンタ17は、クロック信号CLKに応じて、初期値"10000"の状態から、"01000"、"00100"、"00010"、"00001"、"10000"の如く遷移するリングカウント動作を実行する。この間、探索制御カウンタ17からは、そのリングカウント値の上位4ビット分、つまり、図7に示す如き"0000"、"1000"、"0100"、"0010"、"0001"、"0000"を順に表す選択信号SELが送出される。
ここで、選択信号SELが"1000"を表している間、候補値生成回路16は、全調整範囲("0000"〜"1111")の中央値である"1000"を表す候補値TRを、調整値の第1候補として電圧調整回路11に供給する。よって、電圧調整回路11は、かかる第1候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する。この際、比較回路15は、かかる基準電圧VREFが目標電圧VTよりも大である場合には論理レベル1、小である場合には論理レベル0の比較結果信号CMPを候補値生成回路16に供給する。候補値生成回路16は、基準電圧VREFが目標電圧VTよりも大である場合には、全調整範囲の1/4の値を第1候補から減算して得た調整値"0100"を第2候補の候補値TRとする一方、小である場合には全調整範囲の1/4の値を第1候補に加算して得た調整値"1100"を第2候補の候補値TRとする(第1試行工程G1)。
尚、図7及び図8に示す一例では、第1試行工程G1において、電圧V29の目標電圧VTよりも大なる電圧V31の基準電圧VREFが生成される。よって、論理レベル0の比較結果信号CMPに応じて、候補値生成回路16は、第2候補の候補値TRとして調整値"0100"を調整値選択回路12を介して電圧調整回路11に供給する。
また、第1試行工程G1では、この電圧V31の基準電圧VREFを示す情報が図7に示す如く暫定電圧データVZ1として最適値選択回路13のロードレジスタ136に記憶されると共に、上記した第1候補の調整値"1000"が、図7又は図8に示す如く候補値TR1として、調整値選択回路12のロードレジスタ125に記憶される。この際、暫定電圧データVZ1〜VZ4及びVZF(この段階ではVZ2〜VZ4及びVZFには初期値0が記憶されている)の内で、暫定電圧データVZ1が最も電圧V29の目標電圧VTに近いので、最適値選択回路13は、暫定電圧データVZ1が得られた候補値TR1を選択させることを示すレベル1の調整値選択信号TSELを調整値選択回路12に供給する。
次に、選択信号SELが"0100"を表している間、候補値生成回路16は、上記した第2候補の候補値TRを電圧調整回路11に供給する。よって、電圧調整回路11は、かかる第2候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する。この際、比較回路15は、かかる基準電圧VREFが目標電圧VTよりも大である場合には論理レベル1、小である場合には論理レベル0の比較結果信号CMPを候補値生成回路16に供給する。候補値生成回路16は、基準電圧VREFが目標電圧VTよりも大である場合には、全調整範囲の1/8の値を第2候補から減算して得た調整値を第3候補の候補値TRとする一方、小である場合には全調整範囲の1/8の値を第2候補に加算して得た調整値を第3候補の候補値TRとする(第2試行工程G2)。
尚、図7及び図8に示す一例では、第2試行工程G2において、電圧V29の目標電圧VTよりも小なる電圧V12の基準電圧VREFが生成される。よって、論理レベル1の比較結果信号CMPに応じて、候補値生成回路16は、第3候補の候補値TRとして調整値"0110"を調整値選択回路12を介して電圧調整回路11に供給する。
また、第2試行工程G2では、この電圧V12の基準電圧VREFを示す情報が図7に示す如く暫定電圧データVZ2として最適値選択回路13のロードレジスタ135に記憶されると共に、上記した第2候補の調整値"0100"が、図7又は図8に示す如く候補値TR2として、調整値選択回路12のロードレジスタ124に記憶される。この際、暫定電圧データVZ1〜VZ4及びVZF(この段階ではVZ3、VZ4及びVZFには初期値0が記憶されている)の内で、暫定電圧データVZ1が最も電圧V29の目標電圧VTに近いので、最適値選択回路13は、暫定電圧データVZ1が得られた候補値TR1を選択させることを示すレベル1の調整値選択信号TSELを調整値選択回路12に供給する。
次に、選択信号SELが"0010"を表している間、候補値生成回路16は、上記した第3候補の候補値TRを電圧調整回路11に供給する。よって、電圧調整回路11は、かかる第3候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する。この際、比較回路15は、かかる基準電圧VREFが目標電圧VTよりも大である場合には論理レベル1、小である場合には論理レベル0の比較結果信号CMPを候補値生成回路16に供給する。候補値生成回路16は、基準電圧VREFが目標電圧VTよりも大である場合には、全調整範囲の1/16の値を第3候補から減算して得た調整値を第4候補の候補値TRとする一方、小である場合には全調整範囲の1/16の値を第3候補に加算して得た調整値を第4候補の候補値TRとする(第3試行工程G3)。
尚、図7及び図8に示す一例では、第3試行工程G3において、電圧V29の目標電圧VTよりも小なる電圧V22の基準電圧VREFが生成される。よって、論理レベル1の比較結果信号CMPに応じて、候補値生成回路16は、第4候補の候補値TRとして調整値"0111"を調整値選択回路12を介して電圧調整回路11に供給する。
また、第3試行工程G3では、この電圧V22の基準電圧VREFを示す情報が図7に示す如く暫定電圧データVZ3として最適値選択回路13のロードレジスタ134に記憶されると共に、上記した第3候補の調整値"0110"が、図7又は図8に示す如く候補値TR3として、調整値選択回路12のロードレジスタ123に記憶される。この際、暫定電圧データVZ1〜VZ4及びVZF(この段階ではVZ4及びVZFには初期値0が記憶されている)の内で、暫定電圧データVZ1が最も電圧V29の目標電圧VTに近いので、最適値選択回路13は、暫定電圧データVZ1が得られた候補値TR1を選択させることを示すレベル1の調整値選択信号TSELを調整値選択回路12に供給する。
次に、選択信号SELが"0001"を表している間、候補値生成回路16は、上記した第4候補の候補値TRを電圧調整回路11に供給する。よって、電圧調整回路11は、かかる第4候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する(第4試行工程G4)。
尚、図7及び図8に示す一例では、第4試行工程G4において、電圧V29の目標電圧VTよりも小なる電圧V26の基準電圧VREFが生成される。この際、候補値生成回路16は、最終候補の候補値TRとして調整値"0111"を再び調整値選択回路12を介して電圧調整回路11に供給する。
また、第4試行工程G4では、この電圧V26の基準電圧VREFを示す情報が図7に示す如く暫定電圧データVZ4として最適値選択回路13のロードレジスタ133に記憶されると共に、上記した第4候補の調整値"0111"が、図7又は図8に示す如く候補値TR4として、調整値選択回路12のロードレジスタ122に記憶される。この際、暫定電圧データVZ1〜VZ4及びVZF(この段階ではVZFには初期値0が記憶されている)の内で、暫定電圧データVZ1が最も電圧V29の目標電圧VTに近いので、最適値選択回路13は、暫定電圧データVZ1が得られた候補値TR1を選択させることを示すレベル1の調整値選択信号TSELを調整値選択回路12に供給する。
次に、選択信号SELが"0000"を表している間、候補値生成回路16は、上記した最終候補の候補値TRを電圧調整回路11に供給する。よって、電圧調整回路11は、かかる最終候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する(試行完了工程GE)。
尚、図7及び図8に示す一例では、試行完了工程GEにおいて、電圧V29の目標電圧VTよりも小なる電圧V26の基準電圧VREFが生成される。
また、試行完了工程GEでは、この電圧V26の基準電圧VREFを示す情報が図7に示す如く暫定電圧データVZFとして最適値選択回路13のロードレジスタ132に記憶されると共に、上記した最終候補の調整値"0111"が、図7又は図8に示す如く候補値TRFとして、調整値選択回路12のロードレジスタ121に記憶される。
ここで、上記した試行完了工程GEにおいて、上記選択信号SELが"0000"となると、探索制御カウンタ17は、図7に示すように、探索動作が完了したことを示す論理レベル1の探索完了信号SCDOを制御回路18に供給する。かかる論理レベル1の探索完了信号SCDOに応じて、制御回路18は、図7に示すように、探索イネーブル信号SCENを論理レベル1の状態から論理レベル0の状態に遷移させる。これにより、図5に示す如き最適値選択回路13のアンドゲート143は、最小値判定回路142から送出された調整値選択信号を調整値選択信号TSELとして調整値選択回路12に供給する。この際、最小値判定回路142は、第1〜第4試行工程G4において夫々得られた暫定電圧データVZ1〜VZ4、及び試行完了工程GEにて得られた暫定電圧データVZFの内で最も目標電圧VT(VBAS)に近い値を有する暫定電圧を判定する。図7及び図8に示す実施例では、暫定電圧データVZ1〜VZ4及びVZFの内で、暫定電圧データVZ1が最も電圧V29の目標電圧VTに近いので、最適値選択回路13は、暫定電圧データVZ1が得られた候補値TR1を選択させることを示すレベル1の調整値選択信号TSELを調整値選択回路12に供給する。これにより、調整値選択回路12は、候補値TR1〜TR4、及びTRFの内で、上記した調整値選択信号にて示される候補値TR1、つまり"1000"を最終的な調整値として示す調整値データTRMとし、これを電圧調整回路11に供給する。この際、電圧調整回路11は、ヒューズのトリミングによって、かかる調整値データTRMにて示される調整値を電圧調整回路11の最終的な調整値として固定する。
よって、図7及び図8に示すように、試行完了工程GEで得られた候補値TRFは調整値"0111"であるものの、第1試行工程G1での候補値TR1("0111")によって電圧調整の施された基準電圧(電圧V31)が最も目標電圧VT(電圧V29)に近いので、この候補値TR1("0111")が、電圧調整回路11の最終的な調整値として固定されるのである。
以上の如く、基準電圧調整部200の調整値生成回路10は、先ず、二分探索法(バイナリーサーチ)に従って調整値の候補となる第1〜第4及び最終の候補値(TR1〜TR4、TRF)を生成しつつ、これら候補値を順次調整値として基準電圧(VR)に対して調整を施して第1〜第4及び最終の暫定電圧(VZ1〜VZ4、VZF)を得る。そして、これら暫定電圧の内で最も目標電圧(VT、VBAS)に近い暫定電圧を最適暫定電圧とし、この最適暫定電圧に対応した調整値の候補を、電圧調整回路11における最終的な調整値として設定するのである。よって、バイナリーサーチによる最終の探索結果を直接、電圧調整回路の最終的な調整値として設定する従来の調整方法に比して、処理時間を大幅に増加させることなく精度の高い基準電圧調整を行うことが可能となる。
また、このような従来の調整方法によって基準電圧の調整を行うと、目標電圧VTに対する誤差が大きくなる場合と、小さくなる場合とが生じる。よって、複数の半導体集積装置に対して同時に調整を行う場合には、その誤差を均一に小さくすべく、各半導体集積装置毎に個別の設定、例えば異なるオフセットを目標電圧VTに加えることが可能な比較的高価なテスト装置が必要であった。しかしながら、本願発明によれば、複数の半導体集積装置の全てに対して、目標電圧VTに対する誤差が小なる基準電圧が得られる調整を行うことが可能となるので、上記の如き高価なテスト装置が不要となる。
尚、上記実施例においては、基準電圧を目標電圧に近づけるべく実施する試行工程(G1〜G4、GE)、各試行工程で生成される調整値の候補(TR1〜TR4、TRF)、及び調整の施された暫定的な基準電圧、つまり暫定電圧(VZ1〜VZ4、VZF)の数が夫々5つであるが、試行工程の数、調整値の候補数及び暫定電圧の数は5つに限定されるものではない。要するに、調整値生成回路10は、バイナリーサーチ等のアルゴリズムに従って夫々異なる第1〜第Nの候補値(Nは2以上の整数)を生成し、これら第1〜第Nの候補値(TR)を順次、電圧調整回路11に供給する。そして、調整値生成回路10は、第1〜第Nの候補値毎に電圧調整回路11にて調整の施された第1〜第Nの暫定電圧(VZ)の内で最も目標電圧(VT)に近い暫定電圧を最適暫定電圧とし、この最適暫定電圧に対応した候補値を、電圧調整回路11の調整値として設定すれば良いのである。
ここで、図2に示す基準電圧調整部200では、バイナリサーチを実行するにあたり、必ず所定回数分の探索を行うようにしているが、基準電圧VREFが、目標電圧VTを含むこのVT近傍の所定範囲内に到った時点で、探索を終了させるようにしても良い。
図9は、かかる点に鑑みて為された基準電圧調整部200の変形例を示すブロック図である。
尚、図9に示す構成では、図2に示される最適値選択回路13に代えて最適値選択回路150を採用し、探索制御カウンタ16に代えて探索制御カウンタ160を採用した点を除く他の構成は、図2に示されるものと同一である。よって、以下に、最適値選択回路150及び探索制御カウンタ160の動作を中心に図9に示される基準電圧調整部200の動作について説明する。
図9において、最適値選択回路150は、探索イネーブル信号SCENが探索動作の非実行中を示す論理レベル0である場合に、各試行工程によって得られた暫定電圧データVZ各々の内で、目標電圧VTとの電圧値の差が最も小なる暫定電圧データVZが得られた試行段階での調整値の候補を選択させるべき調整値選択信号TSELを調整値選択回路12に供給する。更に、最適値選択回路150は、電圧調整回路11から送出された基準電圧VREFが、
(VT+α)>VREF>(VT−α)
α:基準閾値
を満たす場合、つまりバイナリーサーチによる各試行段階において得られた基準電圧VREFが、目標電圧VTを含む所定範囲内に到った場合に論理レベル0の状態から論理レベル1に遷移する探索終了信号TFINを探索制御カウンタ160に供給する。尚、上記した基準閾値αは、候補値TRを1段階だけ増加又は低下させた際における基準電圧VREFの電圧変化分の1/2よりも小なる値である。
図10は、最適値選択回路150の内部構成の一例を示すブロック図である。
尚、図10に示す構成では、図5に示す構成からアンドゲート143を削除すると共に、閾値レジスタ151、加算器152、減算器153及び閾値判定回路154を付加した点を除く他の構成は、図5に示すものと同一である。また、図10に示す構成では、最小値判定回路142から送出された調整値選択信号をそのまま調整値選択信号TSELとして出力するようにしている。
以下に、閾値レジスタ151、加算器152、減算器153及び閾値到達判定回路154の動作を中心に図10に示される最適値選択回路150の動作について説明する。
閾値レジスタ151には、上記した如き基準閾値αを示す情報が予め記憶されている。尚、外部から任意の基準閾値αを閾値レジスタ151に設定できるようにしても良い。閾値レジスタ151は、かかる基準閾値αを加算器152及び減算器153に供給する。加算器152は、ロードレジスタ131から供給された目標電圧VBASに基準閾値αを加算して得られた電圧値を上限閾値VUとして閾値到達判定回路154に供給する。減算器153は、かかる目標電圧VBASから基準閾値αを減算して得られた電圧値を下限閾値VLとして閾値到達判定回路154に供給する。閾値到達判定回路154は、ロードレジスタ132〜136から送出された各試行工程毎に生成された暫定電圧データVZ1〜VZ4及びVZFの内の少なくとも1つが、下限閾値VLよりも大であり且つ上限閾値VUよりも小となった時点で探索動作を終了させるべき論理レベル1の探索終了信号TFINを探索制御カウンタ160に供給する。
探索制御カウンタ160は、最下位ビットだけが論理レベル1となる"10000"を初期値とする5ビットのリングカウンタからなり、探索イネーブル信号SCENが論理レベル1である間だけクロック信号CLKに応じて"10000"、"01000"、"00100"、"00010"、"00001"、"10000"の如きリングカウント動作を実行する。探索制御カウンタ160は、その5ビットのリングカウント値の内の上位4ビット分を選択信号SELとして調整値選択回路12、最適値選択回路150、及び候補値生成回路16に供給する。更に、探索制御カウンタ160は、そのリングカウント値が初期値"10000"、つまり上位4ビットが全て論理レベル0となる時、又は最適値選択回路150から論理レベル1の探索終了信号TFINが供給された時に、探索動作の完了を示す論理レベル1の探索完了信号SCDOを生成し、これを比較回路15及び制御回路18に供給する。
以下に、図9に示す構成を有する基準電圧調整部200によって為される調整値の探索動作について、図11及び図12を参照しつつ説明する。尚、図10に示す最適値選択回路150の閾値レジスタ151には、基準閾値αとして電圧V2を示す情報が記憶されているものとする。また、外部端子P4には、目標電圧VTとして電圧V13の電圧が外部供給されているものとする。これにより、最適値選択回路150の閾値到達判定回路154には、(電圧V13+電圧V2)の電圧V15の上限閾値VU、及び(電圧V13−電圧V2)の電圧V11の下限閾値VLが供給されることになる。
先ず、かかる探索動作の開始前、つまり、探索イネーブル信号SCENが論理レベル0の状態から論理レベル1の状態に遷移する直前では、参照電圧選択回路14が、外部供給された目標電圧VT(電圧V13)を表す参照電圧データVBSを最適値選択回路13に供給する。この際、最適値選択回路150のロードレジスタ131は、論理レベル0の探索イネーブル信号SCENに応じて、上記した目標電圧VT(電圧V13)を示す参照電圧データVBSを取り込んで記憶し、これを目標電圧VBASとして差分回路137〜141に供給する。この間、候補値生成回路16は、初期値"0000"を表す候補値TRを電圧調整回路11に供給する。これにより、電圧調整回路11は、かかる"0000"を表す候補値TRによって基準電圧VRの電圧値を調整して得られた基準電圧VREFを生成する。また、比較回路15は、かかる基準電圧VREFと目標電圧VTとの大小比較結果を示す比較結果信号CMPを候補値生成回路16に供給する。
その後、探索イネーブル信号SCENが論理レベル0の状態から論理レベル1に遷移すると、これに応じて探索制御カウンタ160がリングカウント動作を開始する。すなわち、探索制御カウンタ160は、クロック信号CLKに応じて、初期値"10000"の状態から、"01000"、"00100"の如く遷移するリングカウント動作を実行する。この間、探索制御カウンタ160からは、そのリングカウント値の上位4ビット分、つまり、図11に示す如き"0000"、"1000"、"0100"を順に表す選択信号SELが送出される。
ここで、選択信号SELが"1000"を表している間、候補値生成回路16は、全調整範囲("0000"〜"1111")の中央値である"1000"を表す候補値TRを、調整値の第1候補として電圧調整回路11に供給する。よって、電圧調整回路11は、かかる第1候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する。この際、比較回路15は、かかる基準電圧VREFが目標電圧VTよりも大である場合には論理レベル1、小である場合には論理レベル0の比較結果信号CMPを候補値生成回路16に供給する。候補値生成回路16は、基準電圧VREFが目標電圧VTよりも大である場合には、全調整範囲の1/4の値を第1候補から減算して得た調整値"0100"を第2候補の候補値TRとする一方、小である場合には全調整範囲の1/4の値を第1候補に加算して得た調整値"1100"を第2候補の候補値TRとする(第1試行工程G1)。
尚、図11及び図12に示す一例では、第1試行工程G1において、電圧V13の目標電圧VTよりも大なる電圧V31の基準電圧VREFが生成される。よって、論理レベル0の比較結果信号CMPに応じて、候補値生成回路16は、第2候補の候補値TRとして調整値"0100"を調整値選択回路12を介して電圧調整回路11に供給する。
また、第1試行工程G1では、この電圧V31の基準電圧VREFを示す情報が暫定電圧データVZ1として最適値選択回路150のロードレジスタ136に記憶されると共に、上記した第1候補の調整値"1000"が、図11又は図12に示す如き候補値TR1として、調整値選択回路12のロードレジスタ125に記憶される。この際、暫定電圧データVZ1〜VZ4及びVZF(この段階ではVZ2〜VZ4及びVZFには初期値0が記憶されている)の内で、暫定電圧データVZ1が最も電圧V13の目標電圧VTに近いので、最適値選択回路150は、この暫定電圧データVZ1が得られた候補値TR1を選択させることを示すレベル1の調整値選択信号TSELを調整値選択回路12に供給する。また、暫定電圧データVZ1(電圧V31)が図12に示す如き上限値VU(電圧V15)〜下限値VL(電圧V11)の範囲に入っていないことから、最適値選択回路150の閾値到達判定回路154は、論理レベル0の探索終了信号TFINを探索制御カウンタ160に供給する。
次に、選択信号SELが"0100"を表している間、候補値生成回路16は、上記した第2候補の候補値TRを電圧調整回路11に供給する。よって、電圧調整回路11は、かかる第2候補の候補値TRに基づき基準電圧VRに対して電圧調整を施して基準電圧VREFを生成する。この際、比較回路15は、かかる基準電圧VREFが目標電圧VTよりも大である場合には論理レベル1、小である場合には論理レベル0の比較結果信号CMPを候補値生成回路16に供給する。候補値生成回路16は、基準電圧VREFが目標電圧VTよりも大である場合には、全調整範囲の1/8の値を第2候補から減算して得た調整値を第3候補の候補値TRとする一方、小である場合には全調整範囲の1/8の値を第2候補に加算して得た調整値を第3候補の候補値TRとする(第2試行工程G2)。
ここで、図11及び図12に示す一例では、第2試行工程G2において、電圧V13の目標電圧VTよりも小なる電圧V12の基準電圧VREFが生成される。また、第2試行工程G2では、この電圧V12の基準電圧VREFを示す情報が図7に示す如く暫定電圧データVZ2として最適値選択回路13のロードレジスタ135に記憶されると共に、上記した第2候補の調整値"0100"が、図11及び図12に示す如き候補値TR2として、調整値選択回路12のロードレジスタ124に記憶される。この際、第2試行工程G2において生成された基準電圧VREF(電圧V13)は、図12に示す如き上限値VU(電圧V15)〜下限値VL(電圧V11)の範囲に入る為、最適値選択回路150の閾値到達判定回路154は、図11に示すように論理レベル1の探索終了信号TFINを探索制御カウンタ160に供給する。これにより、探索制御カウンタ160は、探索動作の完了を示す論理レベル1の探索完了信号SCDOを生成し、これを比較回路15及び制御回路18に供給する。かかる論理レベル1の探索完了信号SCDOに応じて、制御回路18は、探索イネーブル信号SCENを論理レベル1の状態から論理レベル0に遷移させる。よって、探索制御カウンタ160は、そのリングカウント動作を停止する。これにより、候補値生成回路16での候補値TRの生成動作が停止するので、残りの第3試行工程G3、第4試行工程G4及び試行完了工程GEでのバイナリーサーチ動作は実施されない。
尚、第2試行工程G2までの段階では、暫定電圧データVZ2(電圧V12)が最も電圧V13の目標電圧VTに近いので、最適値選択回路150は、暫定電圧データVZ2が得られた候補値TR2を選択させることを示すレベル2の調整値選択信号TSELを調整値選択回路12に供給する。これにより、調整値選択回路12は、候補値TR2、つまり"0100"を最終的な調整値として示す調整値データTRMとして電圧調整回路11に供給する。この際、電圧調整回路11は、ヒューズのトリミングによって、かかる調整値データTRMにて示される調整値を電圧調整回路11の調整値として固定する。
すなわち、図9に示す構成を有する基準電圧調整部200では、バイナリーサーチを実行するにあたり、電圧値の調整を施した基準電圧が目標電圧の近傍に到達した時点でその探索動作を終了させるようにしたので、常に所定回数(4回)分の探索を実行する場合に比して、バイナリーサーチに要する時間を短縮させることが可能となる。
10 調整値生成回路
11 電圧調整回路
12 調整値選択回路
13、150 最適値選択回路
16 候補値生成回路
17、160 探索制御カウンタ
18 制御回路
200 基準電圧調整部

Claims (6)

  1. 機能回路部と、前記機能回路部で用いられる基準電圧の調整を行う基準電圧調整部と、を含む半導体集積装置であって、
    前記基準電圧調整部は、
    前記基準電圧の目標となる目標電圧を受け入れる為の外部端子と、
    前記基準電圧を調整するための調整値を生成する調整値生成回路と、
    前記調整値に応じて前記基準電圧を調整する電圧調整回路と、を有し、
    前記調整値生成回路は、
    前記調整値の候補として夫々異なる第1〜第Nの候補値(Nは2以上の整数)を生成し、前記第1〜第Nの候補値を順次、前記調整値として前記電圧調整回路に供給しつつ前記調整値に応じて前記電圧調整回路で調整された電圧を第1〜第Nの暫定電圧として得る手段と、
    前記第1〜第Nの暫定電圧の内で最も前記目標電圧に近い暫定電圧を最適暫定電圧とし、これに対応する前記候補値の1を前記電圧調整回路における前記調整値とする手段と、
    前記候補値の1つが前記電圧調整回路に供給される度に、前記暫定電圧が前記目標電圧を含む所定電圧範囲内に含まれているか否かを判定し、前記暫定電圧が前記所定電圧範囲内に含まれていると判定された場合には当該暫定電圧を前記最適暫定電圧とすると共に、前記候補値の生成動作を停止する手段と、を有することを特徴とする半導体集積装置。
  2. 前記調整値生成回路は、二分探索法に従って前記第1〜第Nの候補値を生成することを特徴とする請求項1記載の半導体集積装置。
  3. 前記所定電圧範囲の上限値は前記目標電圧に基準閾値を加算した値であり、前記所定電圧範囲の下限値は前記目標電圧から前記基準閾値を減算した値であり、
    前記基準閾値は、前記候補値を1段階だけ増加又は低下させた際における前記暫定電圧の変化分の1/2よりも小なる値であることを特徴とする請求項2記載の半導体集積装置。
  4. 半導体集積装置に形成されている機能回路部で用いられる基準電圧を調整する基準電圧調整方法であって、
    前記基準電圧を調整するための調整値の候補として夫々異なる第1〜第Nの候補値(Nは2以上の整数)を生成する第1ステップと、
    前記第1〜第Nの候補値の各々に基づいて前記基準電圧に対して順次電圧調整を施して第1〜第Nの暫定電圧を得る第2ステップと、
    前記第1〜Nの暫定電圧の内で最も目標電圧に近い暫定電圧を最適暫定電圧とし、これに対応する前記候補値の1を前記基準電圧に対する前記調整値とする第3ステップと、を有し、
    前記第3ステップは、
    前記第2ステップにおいて前記候補値の1つに応じた調整が為される度に得られる前記暫定電圧が前記目標電圧を含む所定電圧範囲内に含まれているか否かを判定し、前記暫定電圧が前記所定電圧範囲内に含まれていると判定されたときに当該暫定電圧を前記最適暫定電圧とすると共に、前記第1ステップでの前記候補値の生成動作を停止させるステップを含むことを特徴とする基準電圧調整方法
  5. 前記第1ステップでは、二分探索法に従って前記第1〜第Nの候補値を生成することを特徴とする請求項4記載の基準電圧調整方法。
  6. 前記所定電圧範囲の上限値は前記目標電圧に基準閾値を加算した値であり、前記所定電圧範囲の下限値は前記目標電圧から前記基準閾値を減算した値であり、
    前記基準閾値は、前記候補値を1段階だけ増加又は低下させた際における前記基準電圧の変化分の1/2よりも小なる値であることを特徴とする請求項5記載の基準電圧調整方法
JP2012071114A 2012-03-27 2012-03-27 基準電圧調整部を含む半導体集積装置及び基準電圧調整方法 Active JP5985850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012071114A JP5985850B2 (ja) 2012-03-27 2012-03-27 基準電圧調整部を含む半導体集積装置及び基準電圧調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012071114A JP5985850B2 (ja) 2012-03-27 2012-03-27 基準電圧調整部を含む半導体集積装置及び基準電圧調整方法

Publications (2)

Publication Number Publication Date
JP2013206924A JP2013206924A (ja) 2013-10-07
JP5985850B2 true JP5985850B2 (ja) 2016-09-06

Family

ID=49525758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012071114A Active JP5985850B2 (ja) 2012-03-27 2012-03-27 基準電圧調整部を含む半導体集積装置及び基準電圧調整方法

Country Status (1)

Country Link
JP (1) JP5985850B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000131390A (ja) * 1998-10-29 2000-05-12 Advantest Corp Ic試験装置
JP2004260032A (ja) * 2003-02-27 2004-09-16 Toshiba Corp 半導体装置、そのテスト方法、およびその基準電圧補正方法
JP5067007B2 (ja) * 2007-05-15 2012-11-07 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
JP2010171369A (ja) * 2008-12-22 2010-08-05 Elpida Memory Inc 半導体装置
WO2011021238A1 (ja) * 2009-08-20 2011-02-24 トムソン ライセンシング レート制御装置、レート制御方法及びレート制御プログラム
JP5282723B2 (ja) * 2009-12-02 2013-09-04 富士通セミコンダクター株式会社 補正ユニットを有するシステム及びその補正方法

Also Published As

Publication number Publication date
JP2013206924A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
JP3721119B2 (ja) 温度センサ
US9781368B2 (en) Ramp voltage generator, image sensing device including the same and method for driving the image sensing device
US9960778B2 (en) Semiconductor device
US6888482B1 (en) Folding analog to digital converter capable of calibration and method thereof
US20100164550A1 (en) Comparing device having hysteresis characteristics and voltage regulator using the same
US7482859B2 (en) Automatic current trimming method & circuits
JP4316866B2 (ja) 能動終端抵抗値較正回路、メモリチップ及び能動終端抵抗較正方法
JP6210518B2 (ja) 入力バイアス電流低減のための装置および方法
US10659072B1 (en) Time-interleaved analog-to-digital converter with calibration
US20160112058A1 (en) Ad converter
US20060044008A1 (en) Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method
JP2010171781A (ja) インピーダンス調整回路
JP2010251653A (ja) 抵抗ばらつき検出回路、半導体装置、及び抵抗ばらつき検出方法
JP5495477B2 (ja) 出力インピーダンス調節回路を備えた半導体装置及び出力インピーダンスの試験方法
US20150358006A1 (en) Method for detecting hysteresis characteristic of comparator and semiconductor device
JP2005217870A (ja) A/d変換装置
US10027285B2 (en) Semiconductor device
US9041584B2 (en) Dual-path comparator and method
JP5985850B2 (ja) 基準電圧調整部を含む半導体集積装置及び基準電圧調整方法
CN105406868A (zh) 用于模/数转换的自适应计时
US11671076B2 (en) Duty cycle detection circuit and duty cycle correction circuit including the same
JP2009010921A (ja) 半導体集積回路のドライバー抵抗値調整装置
US11508435B2 (en) Charge pump apparatus and calibration method thereof
JP2017192037A (ja) Ad変換装置
JP2014135755A (ja) 出力インピーダンス調節回路を備えた半導体装置及び出力インピーダンスの試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160804

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5985850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150