JP5984626B2

JP5984626B2 - 車両用車両電子制御装置

Info

Publication number: JP5984626B2
Application number: JP2012240681A
Authority: JP
Inventors: 晃菅藤; 勇気田代
Original assignee: Keihin Corp
Current assignee: Keihin Corp
Priority date: 2012-10-31
Filing date: 2012-10-31
Publication date: 2016-09-06
Anticipated expiration: 2032-10-31
Also published as: JP2014089672A

Description

本発明は、車両用電子制御装置に関する。

従来の車両用電子制御装置は、エンジンや電装品などの制御を行うＣＰＵ（Central Processing Unit）を有しており、さらにＣＰＵにおける処理を監視し、異常時にはＣＰＵを再起動又は停止させる監視用ＩＣ（Integrated Circuit）が設けられている（例えば、特許文献１参照）。

この種の車両用電子制御装置では、例えば、ＣＰＵが正常に処理を終了した場合にパルス信号を生成し、パルス信号を監視用ＩＣに送信する。監視用ＩＣは、ＣＰＵからパルス信号を受け取ったら、ウオッチドッグタイマをリフレッシュする。つまり、ＣＰＵが正常動作しているときは、パルス信号が所定の時間間隔で監視用ＩＣに送信されるので、ウオッチドッグタイマの値が大きくなる前にリフレッシュされる。これに対して、ＣＰＵでの処理が大幅に遅延した場合などには、パルス信号が監視用ＩＣに送信されなくなるため、監視用ＩＣのウオッチドッグタイマがリフレッシュされなくなる。そして、ウオッチドッグタイマの値が所定の閾値を越えたら、監視用ＩＣがＣＰＵに対して再起動又は停止させる信号を出力する。

特開昭５８−１５５２４３号公報

近年では、車両用電子制御装置に対するコストダウンの要求があるために、より低価格なＣＰＵの採用が進んでいる。低価格なＣＰＵは、高価格なＣＰＵに比べて入出力のポートの数が少ない。このために、通信ポートを使用してＣＰＵと監視用ＩＣとの間で信号を送受信することが検討されている。さらに、電装品の制御に用いるドライバーＩＣには、ウオッチドッグタイマを備えるものがあるので、このようなドライバーＩＣを監視用ＩＣとして使用することで更なるコストダウンが図られる。

ところが、ＣＰＵとドライバーＩＣの間の通信は、ドライバーＩＣの制御対象の駆動制御に対して設定されているタスクレベルに応じた周期で実施される。このために、ドライバーＩＣのウオッチドッグタイマで監視できるタスクレベルは、ドライバーＩＣのタスクレベルと、それより優先順位の高いタスク処理になる。これは、ドライバーＩＣについてのタスク処理が正常であれば、それより優先順位の高い処理も正常に実行されていると考えられるためである。しかしながら、ドライバーＩＣの処理よりタスクレベルが低い処理の遅延を検知することができなかった。
本発明は、このような事情を鑑みてなされたものであり、ＣＰＵ内の優先順の低いタスク処理を監視できるようにすることを目的とする。

本発明によれば、車両の制御対象機器を制御するための演算を行う演算処理部と、前記演算処理部に通信可能に接続され、前記制御対象機器を駆動させる駆動処理部と、前記演算処理部における処理を監視するウオッチドッグタイマとを備える車両用電子制御装置において、前記ウオッチドッグタイマは、前記演算処理部から前記駆動処理部への通信が実
行されるたびにリフレッシュされ、前記演算処理部は、第１のタスク処理で前記駆動処理部との間で通信を行うと共に、前記第１のタスク処理が実施される毎にカウントアップし、前記第１のタスク処理より優先順位が低い第２のタスク処理を実行する毎にリフレッシュされる監視カウンタを有し、前記監視カウンタが所定のカウント数に達したときに前記第１のタスク処理を停止するように構成したことを特徴とする車両用電子制御装置が提供される。

また、本発明によれば、前記ウオッチドッグタイマを前記駆動処理部に設けたことを特徴とする請求項１に記載の車両用電子制御装置が提供される。

また、本発明によれば、前記第２のタスク処理は、最も優先順位が低い処理であることを特徴とする請求項１又は請求項２に記載の車両用電子制御装置が提供される。

さらに、本発明によれば、前記ウオッチドッグタイマが所定のカウント値に達したら前記演算処理部を再起動又は停止させるリセット信号を出力するように構成され、前記監視カウンタのカウントアップ開始から前記第１のタスク処理を停止するまでの時間と、前記ウオッチドッグタイマのカウントアップ開始から前記リセット信号を出力するまでの時間は等しいことを特徴とする請求項１から請求項３のいずれか一項に記載の車両用電子制御装置が提供される。

本発明によれば、第２のタスク処理が実行されている間は、ウオッチドッグタイマがリフレッシュされるので、制御対象機器の駆動制御に用いられる第１のタスク処理を実行しながら、優先順位の低い第２のタスク処理を監視できるようになる。

図１は、本発明の実施の形態に係る車両用電子制御装置の構成を示すブロック図である。図２は、本発明の実施の形態に係る車両用電子制御装置におけるタスク処理の優先順位の一例を示す図である。図３は、本発明の実施の形態に係る車両用電子制御装置において、（ａ）は優先順位が２番目のタスク処理に伴う処理を示すフローチャートであり、（ｂ）は優先順位が４番目のタスク処理に伴う処理を示すフローチャートである。図４は、本発明の実施の形態に係る車両用電子制御装置の処理の具体例を説明するタイミングチャートである。

本発明を実施するための形態について以下に詳細に説明する。
図１にブロック図を示すように、車両用電子制御装置１は、演算処理部であるＣＰＵ２と、駆動処理部として機能するカスタムＩＣであるＡＳＩＣ（Application Specific Integrated Circuit）３とを含んで構成されている。ＣＰＵ２は、メモリに記憶されているプログラムやデータを読み出して、所定の処理を行うように構成されており、処理結果に応じた所定の信号をＡＳＩＣ３に出力することができる。ＣＰＵ２は、この実施の形態に特徴的な機能として、優先順位が相対的に低いタスク処理の実行を監視する監視カウンタ１０と、監視カウンタ１０を制御すると共にタスク処理の遅延を判断するカウンタ制御部１１とを備えている。

また、ＡＳＩＣ３は、制御対象機器５に応じた処理が可能になっており、処理結果を車両用電子制御装置１の外側に設けられた制御対象機器５に出力可能に構成されている。なお、制御対象機器５の数は、１つに限定されず、複数でも良い。また、車両用電子制御装
置１は、制御対象機器５の数に合わせてＡＳＩＣ３を複数搭載しても良い。

この実施の形態において、ＡＳＩＣ３には、制御対象機器５に応じて処理を行う処理部２０と、ＡＳＩＣ３における処理を監視するためのウオッチドッグタイマ２１と、ウオッチドッグタイマ２１のカウント値に基づいてＣＰＵ２にリセット信号を出力するリセット制御部２２が設けられている。

ＣＰＵ２とＡＳＩＣ３は、例えば、ＳＰＩ（Serial Peripheral Interface）通信が可能に接続されている。このために、ＣＰＵ２とＡＳＩＣ３とは、チップセレクト用の信号線（SPI CS）と、通信の同期をとるための信号線（SPI CLK）と、ＡＳＩＣ３で制御対象機器の制御を行うためのデータをアウトプットするための信号線（SPI Out）と、ＡＳＩＣ３からのデータをインプットするための信号線（SPI IN）とによって接続されている。さらに、ＡＳＩＣ３からＣＰＵ２には、ＣＰＵ２を再起動又は停止させるリセット信号を出力する通信線が接続されている。

ここで、図２に、車両用電子制御装置１で実施される処理のタスクレベルの一例を示す。
タスク処理は、処理の優先順位が高い方から順番に、１番目のタスク処理３１と、２番目のタスク処理３２（第１のタスク処理）と、３番目のタスク処理３３と、４番目のタスク処理３４（第２のタスク処理）とを有する。１番目のタスク処理３１では、例えば、不図示の燃料噴射装置における燃料噴射のタイミングを制御する。２番目に優先順位が高い２番目のタスク処理３２では、ＡＳＩＣ３との通信処理を実行する。３番目に優先順位が高い３番目のタスク処理３３では、例えば不図示の燃料ポンプのＯＮ／ＯＦＦ動作が実行される。最も優先順位が低い４番目のタスク処理３４では、例えば、外気の温度測定処置が実行される。１番目のタスク処理３１は、例えば、１ｍ秒毎に実施される。２番目のタスク処理は２．５ｍ秒毎に、３番目のタスク処理は５ｍ秒毎に、４番目のタスク処理は１０ｍ秒毎に実施される。なお、タスク処理の種類や数、実行周期は、これらに限定されない。

次に、図３を参照して、車両用電子制御装置１の動作について説明する。図３（ａ）は、優先順位が４番目のタスク処理３４より高い２番目のタスク処理３２に伴う処理を示す。図３（ｂ）は、優先順位が最も低い４番目のタスク処理３４に伴う処理を示す。
図３（ａ）に示すように、最初のステップＳ１０１で２番目のタスク処理３２を実行したら、続くステップＳ１０２で監視カウンタ１０がカウント値を１つ増加させる。この後、ステップＳ１０３は、カウンタ制御部１１が監視カウンタ１０のカウント値を調べる。監視カウンタ１０のカウント値が予め定められている第１の時間（又はカウント値）Ｔｒ１を経過していなければ（ステップＳ１０１でＮｏ）、ここでの処理を一旦終了する。第１の時間Ｔｒ１は、４番目のタスク処理３４の処理遅延が許容可能な範囲を超える時間である。

一方、ステップＳ１０３で第１の時間Ｔｒ１を経過していたら、ステップＳ１０４に進み、カウンタ制御部１１がエラー処理を実行する。具体的には、ＣＰＵ２が、２番目のタスク処理３２、この場合はＡＳＩＣ３との間のＳＰＩ通信を停止させる。

続いて、図３（ｂ）に示すように、最初に、ステップＳ２０１で４番目のタスク処理３４を実行したら、ステップＳ２０２でカウンタ制御部１１がＣＰＵ２内の監視カウンタ１０のカウント値をリフレッシュする。即ち、４番目のタスク処理３４が正常に実行される毎に、カウンタ制御部１１によって監視カウンタ１０の値がリフレッシュされる。

なお、図１に示すＡＳＩＣ３は、ＳＰＩ通信が実施される毎に、処理部２０がウオッチ
ドッグタイマ２１をリフレッシュするように構成されている。このために、図３（ａ）のステップＳ１０４でＳＰＩ通信が停止すると、ウオッチドッグタイマ２１の値がリフレッシュされず、時間の経過に従ってウオッチドッグタイマ２１がカウントアップされ続ける。この状態が予め定められている第２の時間（又はカウント値）Ｔｒ２が経過したら、ＡＳＩＣ３のリセット制御部２２がリセット信号をＣＰＵ２に出力する。第２の時間は、１番目のタスク処理３１の処理遅延が許容可能な範囲を超える時間で、例えば、５０ｍ秒〜７０ｍ秒である。

なお、第１の時間Ｔｒ１は、第２の時間Ｔｒ２と同じ時間になっている。第１の時間Ｔｒ１と第２の時間Ｔｒ２を同じ時間することによって全てのタスクが同じ監視時間で異常検知できるようになる。

ここで、以上の処理の具体例を図４に示すタイミングチャートを用いて説明する。図４の横軸は時間の経過を示し、縦軸は上から、２番目のタスク処理３２の実行タイミング、即ちＳＰＩ通信の通信タイミングと、４番目のタスク処理３４の実行タイミングと、監視カウンタ１０のカウント値と、ウオッチドッグタイマ２１のカウント値と、リセット端子の電圧レベルとを示している。上から、監視カウンタ１０のカウント値までは、ＣＰＵ２内での処理である。これに対して、ウオッチドッグタイマ２１とリセット端子の電圧レベルは、ＡＳＩＣ３内での処理である。ＣＰＵ２内では、２番目及び４番目のタスク処理３２，３４がそれぞれの優先順位に応じた所定の時間間隔で実行される。なお、ＣＰＵ２では、図示しない他のタスク処理３１，３３も優先順位に応じた所定の時間間隔で実行されるものとする。

まず、ＣＰＵ２は、優先順位が上位に設定されている２番目のタスク処理３２が実行される毎に監視カウンタ１０をカウントアップする。監視カウンタ１０の値は、優先順位が低い４番目のタスク処理３４が実行される毎にリフレッシュされてゼロに戻る。一方、ＡＳＩＣ３側では、２番目のタスク処理３２に伴うＳＰＩ通信が実行される毎にウオッチドッグタイマ２１の値がリフレッシュされる。

そして、例えば、時間ｔ１において、ＣＰＵ２の処理負荷が想定範囲を超えるなどして４番目のタスク処理３４が実行されなくなると、監視カウンタ１０がリフレッシュされなくなる。このために、監視カウンタ１０のカウント値が時間の経過に従って増加する。この状態が、第１の時間Ｔｒ１だけ継続したら、時間ｔ２でＣＰＵ２のカウンタ制御部１１が４番目のタスク処理３４に異常が生じたと判定し、２番目のタスク処理３２を停止させる。その結果、ＣＰＵ２とＡＳＩＣ３の間のＳＰＩ通信が停止する。

ＳＰＩ通信によるデータが入力されないと、ＡＳＩＣ３のウオッチドッグタイマ２１がリフレッシュされなくなるので、ウオッチドッグタイマ２１のカウント値が時間の経過に従って増加する。この状態が、第２の時間Ｔｒ２だけ継続したら、時間ｔ３においてリセット制御部２２がリセット信号をＣＰＵ２に出力する。具体的には、ＡＳＩＣ３のリセット端子電圧を一定時間ハイレベルからローレベルに切り替える。そして、これと共に、ウオッチドッグタイマ２１をリフレッシュする。ＣＰＵ２は、リセット信号を受信したら、ＣＰＵ２をリセットさせる。これに伴って監視カウンタ１０もリフレッシュされる。ＣＰＵ２が再起動又は停止し、ＣＰＵ２の異常な状態が解消される。

以上、説明したように、この実施の形態では、優先順位が２番目のタスク処理３２を監視するウオッチドッグタイマ２１を設け、優先順位が相対的に低いタスク処理が正常に実行されている間は、２番目のタスク処理３２が行われる毎にウオッチドッグタイマ２１をリフレッシュするように構成した。これによって、制御対象機器５の駆動制御に用いられる２番目のタスク処理３２を実行しながら、優先順位の低いタスク処理を監視できるよう
になる。２番目のタスク処理３２自体は、ウオッチドッグタイマ２１によって監視することができるので、１番目のタスク処理３１から４番目のタスク処理３４までの全てのタスク処理の監視が可能になる。

特に、優先順位が相対的に低いタスク処理として、最も優先順位が低い４番目のタスク処理３４を採用することによって、ウオッチドッグタイマ２１を用いて監視できるタスク処理と、それより優先順位が低いタスク処理の全てを監視することが可能になる。そして、ＣＰＵ２において最も優先順位が高いタスク処理を１番目のタスク処理３１は２番目のタスク処理３２で監視できるので、全てのタスク処理の監視が可能になる。

また、ウオッチドッグタイマ２１をＣＰＵ２外のＡＳＩＣ３に設け、ＡＳＩＣ３でＣＰＵ２の動作を監視するようにしたので、ＣＰＵ２以外の機器によるＣＰＵ２の監視が可能になる。即ち、ＣＰＵ２とＡＳＩＣ３の間の通信より優先順位が低いタスク処理が正常に動作している間は、ウオッチドッグタイマ２１が定期的にリフレッシュされるが、優先順位が低くタスク処理が正常に実行されない時間が所定時間以上続くとウオッチドッグタイマ２１がリフレッシュされないので、ＡＳＩＣ３による２番目のタスク処理３２の監視システムを利用しながら、優先順位の低いタスクの処理を監視することが可能になる。

なお、本発明は、実施の形態に限定されず、その趣旨を逸脱しない範囲で様々な変更が可能である。

１車両用電子制御装置
２ＣＰＵ（演算処理部）
３ＡＳＩＣ（駆動処理部）
５制御対象機器
１０監視カウンタ
２１ウオッチドッグタイマ
３２２番目のタスク処理（第１のタスク処理）
３４４番目のタスク処理（第２のタスク処理）
Ｔｒ１第１の時間
Ｔｒ２第２の時間

Claims

車両の制御対象機器を制御するための演算を行う演算処理部と、前記演算処理部に通信可能に接続され、前記制御対象機器を駆動させる駆動処理部と、前記演算処理部における処理を監視するウオッチドッグタイマとを備える車両用電子制御装置において、
前記ウオッチドッグタイマは、前記演算処理部から前記駆動処理部への通信が実行されるたびにリフレッシュされ、
前記演算処理部は、第１のタスク処理で前記駆動処理部との間で通信を行うと共に、前記第１のタスク処理が実施される毎にカウントアップし、前記第１のタスク処理より優先順位が低い第２のタスク処理を実行する毎にリフレッシュされる監視カウンタを有し、前記監視カウンタが所定のカウント数に達したときに前記第１のタスク処理を停止するように構成したことを特徴とする車両用電子制御装置。
前記ウオッチドッグタイマを前記駆動処理部に設けたことを特徴とする請求項１に記載の車両用電子制御装置。
前記第２のタスク処理は、最も優先順位が低い処理であることを特徴とする請求項１又は請求項２に記載の車両用電子制御装置。
前記ウオッチドッグタイマが所定のカウント値に達したら前記演算処理部を再起動又は停止させるリセット信号を出力するように構成され、
前記監視カウンタのカウントアップ開始から前記第１のタスク処理を停止するまでの時間と、前記ウオッチドッグタイマのカウントアップ開始から前記リセット信号を出力するまでの時間は等しいことを特徴とする請求項１から請求項３のいずれか一項に記載の車両用電子制御装置。