JP5980450B2 - 電子部品をスイッチオン又はスイッチオフする方法及び装置 - Google Patents

Description

本発明は、パルス幅変調信号を用いた制御のもとで電子部品をスイッチオン又はスイッチオフする方法及び装置に関する。

ＤＣモータ、特にブラシレスＤＣモータのような誘導性の電気負荷は、それぞれの電気負荷に対する電流及び／又は電圧の調整のために、頻繁にパルス幅変調（ＰＷＭ）を用いて制御される。この目的のために電気負荷は共振フルブリッジ回路や共振ハーフブリッジ回路において金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のような電子部品に頻繁に結合される。このような電子部品は、ＰＷＭ信号を用いてスイッチオンないしスイッチオフされ、それによって電気負荷のための電流及び／又は電圧が調整される。このような電子部品のスイッチオンやスイッチオフの際には、電流や電圧の望ましくない寄生振動が発生する可能性があり、この振動は回路の電磁適合性を損ね、スイッチングロスを引き起こしかねないものである。

この種の寄生振動を低減するために、例えば外部コンデンサを電子部品のゲートやソース又はドレインに接続し、ゲート抵抗をゲート電流やゲート電圧の変化率の低減のために使用するか又はサプレッサー回路を振動減衰のために使用することが考えられる。しかしながらそのような電子部品はスイッチング時間を長引かせ、スイッチングロスやスイッチング無駄時間、製造コスト等を増加させる。さらに電子部品のゲート−ソース電圧ないしドレイン−ソース電圧における出力電圧ないし出力電流を適合化するための高速な電子部品の使用も可能ではあるが、しかしながらこれらの電子部品にも余分なコストがかかってしまう。

本発明が基礎とする課題は、パルス幅変調信号を用いた制御のもとで電子部品をスイッチオン又はスイッチオフする方法において、寄生振動の低減に結びつくような改善を施すことにある。さらに本発明が基礎とする課題は、この方法を実施するための装置を提供することにある。

前記課題は、請求項１の特徴部分に記載された本発明による方法並びに請求項１０の特徴部分に記載された本発明による装置によって解決される。

本発明の有利な実施態様は、従属項に記載されている。

本発明による方法は、ＰＷＭ信号（＝パルス幅変調信号）を用いた制御のもとでの電子部品のスイッチオンまたはスイッチオフに使用されている。この電子部品は、制御信号によって制御可能な出力信号を出力するように構成されている。ここでは前記スイッチオン又はスイッチオフは、ＰＷＭクロック周期（＝パルス幅変調クロック周期）内でＰＷＭ信号の変化によるレベル変化時点で開始される。ＰＷＭ信号の各クロック周期の間に出力信号の振動の少なくとも１つの振幅の大きさが算出される。さらに前記制御信号の少なくとも１つの第１の制御値と第２の制御値とが予め設定され、前記制御信号は、各ＰＷＭクロック周期内で、前記レベル変化時点と第１の切り替え時点との間においては前記第１の制御値に調整され、前記第１の切り替え時点と第２の切り替え時点との間においては前記第２の制御値に調整され、さらに前記第２の切り替え時点から前記電子部品の制御端子におけるゲート電圧がゲート電圧終端値に達する時点までは第３の制御値に調整される。ＰＷＭクロック周期の前記各切り替え時点は、当該ＰＷＭクロック周期に対応し、かつ、先行のＰＷＭクロック周期の間に算出された振幅の大きさに依存して、前記出力信号の振動の振動振幅が制限されるように決定される。

つまりこの方法では、電子部品をスイッチオン又はスイッチオフするための制御信号がスイッチオンオフを開始させるＰＷＭレベル変化に従って、出力信号の振動に依存して変更される。この目的のために、制御信号が相前後してそれらに調整される少なくとも２つの制御値が使用される。これらの制御値は固定的に設定されるのに対して、制御信号がそれぞれの制御値に調整される、各ＰＷＭクロック周期毎の時間間隔は、当該時間間隔を制限する切り替え時点の適合化によって、出力信号の振動の振動振幅が制限されるように変化する。

それ故にこの方法は、制御信号の修正されたパルス幅変調とみなすこともできる。ここでの制御信号は、ＰＷＭクロック周期の間に従来のＰＷＭ信号のように２つの異なる値だけをとるのではなく、少なくとも３つの異なる値をとる。その際の制御信号の変更時点は、各ＰＷＭクロック周期毎に、先行のＰＷＭクロック周期における出力信号の振動に適合化される。これは出力信号の振動を制限するためである。制御信号を出力信号の検出された振動に適合化することによって、出力信号の振動が簡単かつ効果的な方法で制御可能となりさらに制限可能になる。

本発明の好ましい実施態様によれば、前記第１の制御値と前記第２の制御値に対してｓらに付加的に制御信号の第３の制御値が設定され、前記制御信号は、各ＰＷＭクロック周期内で第２のスイッチング時点後前記第３の制御値に設定される。

さらなる制御値の使用により、制御信号は、出力信号の振動を低減する目的のために、検出された出力信号の振動にさらに良好にかつより柔軟に適合化させることができる。

本発明の別の態様によれば、前記振幅の大きさとして、出力信号の振動の、所定の時間窓内で検出された振動振幅の振幅最大値が求められる。それに対する代替的な実施態様によれば、前記振幅の大きさとして、出力信号の振動の振動信号の、所定の時間窓内で検出された絶対値の積分値が求められる。

これらの実施態様はそれぞれ異なる振幅の大きさを提供する。前記２つの振幅の大きさは、出力信号の振動の強度に対する尺度として適している。そのため、振動を効果的に低減しかつ制限するための振動の定量的評価を可能にすることができる。

本発明のさらなる実施態様によれば、ＰＷＭクロック周期の第１の切り替え時点が、第１の時間窓における出力信号の振動の振幅の大きさに依存して決定される。ここでの前記第１の時間窓は、レベル変化時点から先行のＰＷＭクロック周期の第２の切り替え時点まで延在する。

本発明のさらなる実施態様によれば、ＰＷＭクロック周期の第２の切り替え時点が、第２の時間窓における出力信号の振動の振幅の大きさに依存して決定される。ここでの前記第２の時間窓は、先行のＰＷＭクロック周期の第２の切り替え時点から、それに続くＰＷＭ信号のレベル変化時点まで、又は電子部品の制御端子におけるゲート電圧終端値に達する時点まで延在している。

本発明のこれらの２つの実施態様は、切り替え時点の決定のために評価された振動をそのつどの切り替え時点に対応させると共に関連する制御値にも対応させる。このことは、好適には、出力信号の振動の制御信号のより細かい適合化を可能にさせている。

本発明のさらに別の実施態様によれば、振幅制限と第１の限界値が設定され、ＰＷＭクロック周期の前記第１の切り替え時点は、前記第１の切り替え時点に対応する前記振幅の大きさが前記振幅制限よりも小さい場合には、先行のＰＷＭクロック周期に対してＰＷＭクロック周期終端の方向にシフトされ、前記第１の切り替え時点に対応する前記振幅の大きさが前記振幅制限よりも大きい場合には、ＰＷＭクロック周期始端の方向にシフトされるが、第１の切り替え時点のシフトによって前記第１の限界値を下回ることはない。

本発明のさらに別の実施態様によれば、振幅制限と第２の限界値とが設定され、パルス幅変調クロック周期の前記第２の切り替え時点は、前記第２の切り替え時点に対応する前記振幅の大きさが前記振幅制限よりも小さい場合には、先行のパルス幅変調クロック周期に対してパルス幅変調クロック周期始端の方向にシフトされ、前記第２の切り替え時点に対応する前記振幅の大きさが前記振幅制限よりも大きい場合には、パルス幅変調クロック周期終端の方向にシフトされるが、第２の切り替え時点のシフトによって前記第２の限界値を上回ることはない。

本発明のこれらの２つの実施例は、好適には、出力信号の振動を相殺し、個々のＰＷＭクロック周期の切り替え時点の相応の変更によって振動を制限する制御信号の制御を可能にする。このケースでは前記限界値はそれぞれ切り替え時点のシフトを限定するために用いられる。この結果として、好適には限界値を適切に選択することで、前記切り替え時点が電子部品のスイッチオン又はスイッチオフを妨げるまでシフトされるようなことが防止される。

さらに好適には前記制御信号によって電子部品の制御端子のゲート電圧変化率若しくはゲート電流が制御される。

それにより、特にＭＯＳＦＥＴやＩＧＢＴのような電子部品が好適に制御できるようになる。

本発明による方法を実施する本発明による制御装置は、振幅の大きさを検出する少なくとも１つの振動検出器と、切り替え時点を決定しかつ制御信号を生成する制御ユニットと、電子部品の制御信号に対応する電子部品の制御ための信号発生器とを含んでいる。

このような制御装置は、好適には上述したような利点を有する本発明による方法を実施するのに適している。

さらに前記制御装置は、好適には前記制御信号の前記第１の切り替え時点を振幅の大きさに依存して制御する第１の閉ループ制御回路を備えており、該第１の閉ループ制御回路は、前記振幅の大きさを算出する振動検出器と、振幅制限からの前記振幅の大きさの偏差に対する尺度となる第１の補正値を形成する第１の閉ループ制御器と、第１の出力ユニットとを含んでいる。この第１の出力ユニットは、各ＰＷＭクロック周期の第１の切り替え時点を前記第１の補正値に依存して決定し、その出力を制御信号の生成のために前記第１の切り替え時点で変更する。

相応に前記制御装置は、好適には前記制御信号の前記第２の切り替え時点を振幅の大きさに依存して制御する第２の閉ループ制御回路を備えており、該第２の閉ループ制御回路は、前記振幅の大きさを算出する振動検出器と、前記振幅制限からの前記振幅の大きさの偏差に対する尺度である第２の補正値を形成する第２の閉ループ制御器と、第２の出力ユニットとを含んでおり、前記第２の出力ユニットは、各パルス幅変調クロック周期の前記第２の切り替え時点を前記第２の補正値に依存して決定し、その出力を前記制御信号の生成のために前記第２の切り替え時点で変更する。

この種の閉ループ制御回路は、有利には前記制御信号の上述したような閉ループ制御を可能にさせており、このケースでは個々のＰＷＭクロック周期の前記切り替え時点が次のようにシフトされる。すなわちそのようなシフトが前記出力信号の振動を打ち消し前記振動を制限するようにシフトされる。

好ましくは各振動検出器はさらに振幅検出器と評価要素とを備え、前記振幅検出器は、前記出力信号の振動の振動振幅を検出し、前記評価要素は、振幅最大値を算出するサンプルホールド要素として構成されるか、前記振幅検出器によって検出された振動振幅を積分する積分器として構成されている。

この振動検出器としての構成は、前記振幅最大値または積分値を前述した利点を伴う振幅の大きさとして使用することを可能にさせる。

この場合前記振動検出器はさらに好適には、前記振幅検出器の上流側に接続される、前記出力信号から振動信号を抽出するフィルタを有していてもよい。

それにより、振幅の大きさの計算に対して不要である出力信号の成分が当該出力信号から除去される。このことは有利には出力信号の振動の評価と振幅の大きさの算出とをさらに容易にさせる。

本発明によるこの方法及び装置は、特に制御信号によって制御可能な出力信号が出力されるように構成されている電子部品を備えた共振電気回路における電気振動を低減させるのに適するものであり、そのために提供される。

本発明のさらなる詳細および実施態様については、さらに以下の明細書で図面に基づき詳細に説明する。

電気振動を低減するための４つの制御装置を備えた共振電気回路を概略的に示した図 従来技術による電子部品のスイッチオン状態の特性を示した図 本発明による電子部品のスイッチオンの際の制御信号を示した図 電気振動を低減する制御装置の第１実施例を示したブロック回路図 図４に示した実施例に対する切り替え時点への切り替え値の割り当てを示した図 電気振動を低減する制御装置の第２実施例のブロック回路図 図６に示した実施例に対する切り替え時点への切り替え値の割り当てを示した図 振動検出器の実施例を示したブロック回路図 振動検出器のフィルタの効果を示した図 振幅検出器の第１実施例を示した図 振幅検出器の第２実施例を示した図 振幅検出器の第３実施例を示した図 振動検出器の利用と閉ループ制御回路の割り当てのための時間窓を示した図 振動検出器の利用と閉ループ制御回路の割り当てのための開ループ制御回路を示した図 振動検出器の利用と閉ループ制御回路の割り当てに対する信号経過を示した図 電子部品のスイッチオンの際の負の制御値を伴う信号経過を示した図 電気振動を低減する制御装置の第３実施例のブロック回路図 図１６及び図１７に示した構想に従って電子部品をスイッチオンした場合の電流と電圧の時間経過の現実的なシミュレーションを示した図

なおすべての図面において相互に対応する部分については同じ符号が付されている。

図１には、電気振動を低減する本発明による４つの制御装置３を備えた共振電気回路１の一例が概略的に示されている。この回路１は、相互に並列接続された２つの外部分岐２と１つのブリッジ分岐４とを備えたＨブリッジ回路として構成されており、この場合ブリッジ分岐４は、２つの外側分岐２を相互に接続し、各外部分岐２は２つの部分分岐２．１，２．２に分割されている。ブリッジ分岐４内には電気負荷６が存在している。各外部分岐２の各部分分岐２．１，２．２には電子部品８が設けられており、この電子部品８は、制御信号Ｓを用いて制御可能な出力信号ＶＤＳを出力するように構成されており、その目的のために制御端子（ゲート）９を有している。

前記各電子部品８は、図１に示されている実施例においてはＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）として構成されている。このケースでは制御信号Ｓは、ＭＯＳＦＥＴのゲート９のゲート電流Ｉｇを制御し、あるいは代替的にＭＯＳＦＥＴのゲート９におけるゲート電位ないしはゲート９とソースとの間のゲート電圧Ｖｇのゲート電圧変化率Ｖｇ′（時間微分）を制御する。出力信号ＶＤＳは、このケースではＭＯＳＦＥＴのドレインとソースとの間のドレイン−ソース電圧である。

また代替的に前記ＭＯＳＦＥＴの代わりにＩＧＢＴ（絶縁ゲート電極を備えたバイポーラトランジスタ）を電子部品８として、相応の制御信号Ｓ及び出力信号ＶＤＳと共に使用してもよい。

電子部品８の出力信号ＶＤＳを介して、電気負荷を流れる電流及び／又は電気負荷６に印加される電圧が制御される。この目的のために電子部品８は、パルス幅変調（ＰＷＭ）を用いてスイッチオン及びスイッチオフされる。

各電子部品８は、電気振動を低減する本発明による制御装置３に接続される。これらの制御装置３のそれぞれは、信号発生器１０、制御ユニット１２及び少なくとも１つの振動検出器１４を有している。

前記振動検出器１４によって、各電子部品８の出力信号ＶＤＳの振動の振幅の大きさが検出され、この振幅の大きさは、前記振動の振動振幅の量に対する尺度である（以下参照）。前記振動検出器１４は、この場合必ずしも電子部品８の出力側に直接接続される必要はない。なぜなら出力信号ＶＤＳによって引き起こされる振動は、当該回路１の他の適する箇所においても取り出すことができるからである。

制御ユニット１２は、検出された振幅の大きさと、当該制御ユニットに供給されたＰＷＭ信号１６とに依存して、以下で説明するような方法で振幅制限１８を用いて制御信号Ｓを決定する。この場合前記振幅制限１８は、予め設定される。

信号発生器１０は、制御ユニット１２により決定された制御信号Ｓに従って電子部品８を制御する。すなわち当該の実施例によれば、それぞれのＭＯＳＦＥＴのゲート９において、制御信号Ｓに対応するゲート電流Ｉｇまたは制御信号Ｓに対応するゲート電圧変化率Ｖｇ′が生成される。制御信号Ｓがゲート電流Ｉｇを制御する場合には、信号発生器１０は、電圧を制御する電流源として構成される。制御信号Ｓがゲート電圧変化率Ｖｇを制御する場合には、信号発生器１０は、電圧を制御する電圧源として構成される。

図２には、従来技術による電子部品８のスイッチオンのケースが、時間関数ｔとしての電圧Ｕと電流Ｉの経過波形図が示されている。このスイッチオンは、ＰＷＭ信号１６のレベル変化によって制御される。その際ＰＷＭ信号１６は、レベル変化時点ｔ０において、ローレベルからハイレベルに変化する。ゲート電流Ｉｇは、レベル変化時点ｔ０の後では、値ゼロからその後一定に維持される値に変更される。一定のゲート電流Ｉｇのスイッチオンの結果として、出力信号ＶＤＳは、時間遅延して振動を弱める。この種の振動は、例えばゲート電流Ｉｇを減少させることで低減可能である。しかしながらこのことは、比較的長い切り替え時間を引き起こす。

図３には、相応に出力信号ＶＤＳの振動を低減するために、図２に示したスイッチオンのケースに代わって使用される本発明による制御装置３を用いた電子部品８のスイッチオンの２つの変化実施例のケースが示されている。図２のように電子部品８のスイッチオンは、レベル変化時点ｔ０においてＰＷＭ信号１６のローレベルからハイレベルへのＰＷＭ信号１６の変化によって開始する。

第１の変化実施例では、制御信号Ｓはゲート電流Ｉｇを制御する。電子部品８のスイッチオンに対しては、ゲート電流Ｉｇに対して、第１の制御値Ｉｇ１、第２の制御値Ｉｇ０及び第３の制御値Ｉｇ２が予め設定される。レベル変化時点ｔ０の後で、ゲート電流Ｉｇはまず値０から第１の制御値Ｉｇ１に制御される。その後でゲート電流Ｉｇは第１の切り替え時点ｔ１までこの第１の制御値Ｉｇ１に保持される。第１の切り替え時点ｔ１では、ゲート電流Ｉｇは第２の制御値Ｉｇ０に制御される。その後でゲート電流Ｉｇは第２の切り替え時点ｔ２までこの第２の制御値Ｉｇ０に保持される。第２の切り替え時点ｔ２では、ゲート電流Ｉｇは第３の制御値Ｉｇ２に制御される。その後でゲート電流Ｉｇは、ゲート電圧Ｖｇが終端値時点ｔ３でゲート電圧終端値に達するまではこの第３の制御値Ｉｇ２に保持される。その後でゲート電流Ｉｇは値０に低下する。

前記制御値Ｉｇ１，Ｉｇ０，Ｉｇ２は、共振回路１の特性に依存して適切に設定される。それによりこれらの制御値は、出力信号ＶＤＳの振動を低減することができるようになる。図３に示した例では、前記制御値は例示的に、
Ｉｇ０＜Ｉｇ１＜Ｉｇ２
となるように選択されている。

第２の変化実施例では、制御信号Ｓは、ゲート電圧変化率Ｖｇ′を制御している。ここでも第１の変化実施例と同様に、ゲート電圧変化率Ｖｇ′の第１の制御値Ｖｇ１′、第２の制御値Ｖｇ０′、第３の制御値Ｖｇ２′が予め設定される。これらの３つの制御値Ｖｇ１′，Ｖｇ０′，Ｖｇ２′は、第１の変化実施例の前記制御値Ｉｇ１，Ｉｇ０，Ｉｇ２に類似して電子部品８の制御のために用いられる。すなわちゲート電圧Ｖｇは、レベル変化時点ｔ０と第１の切り替え時点ｔ１との間においては第１の制御値Ｖｇ１′に変更され、第１の切り替え時点ｔ１と第２の切り替え時点ｔ２との間においては第２の制御値Ｖｇ０′に変更され、第２の切り替え時点ｔ２からゲート電圧終端値に達する時点までは第３の制御値Ｖｇ２′に変更される。

切り替え時点ｔ１とｔ２は、前記２つの変化実施例では制御装置３を用いて、検出された振幅の大きさに依存して、出力信号ＶＤＳの振動振幅が制限されるように決定される。ここでは前記第１の切り替え時点ｔ１の決定に対しては、レベル変化時点ｔ０から第２の切り替え時点ｔ２まで延在している第１の時間窓Δ１の期間中の振動振幅が以下で詳細に説明するような方法で各振幅の大きさ毎に評価され、前記第２の切り替え時点ｔ２の決定に対しては、第２の切り替え時点ｔ２から終端値時点ｔ３まで延在している第２の時間窓Δ２の期間中の振動振幅が、以下で詳細に説明するような方法で各振幅の大きさ毎に評価される。それぞれの振幅の大きさは各ＰＷＭクロック周期の間に検出され、その後に続くクロック周期の切り替え時点ｔ１，ｔ２の決定のために以下で詳細に説明するような方法で振動振幅の制限のために利用される。

前記切り替え時点ｔ１，ｔ２に対してはさらに２つの限界値Ｔ１，Ｔ２が設定され、これらの切り替え時点ｔ１，ｔ２は、第１の切り替え時点ｔ１は第１の限界値Ｔ１を下回らないように、そして第２の切り替え時点ｔ２は第２の限界値Ｔ２を上回らないように、決定される。それにより、前記第１の限界値Ｔ１は、第１の切り替え時点ｔ１に対する下方の限界値となり、前記第２の限界値Ｔ２は、第２の切り替え時点ｔ２に対する上方の限界値となる。そしてこれらの限界値Ｔ１，Ｔ２は、次のように設定される。すなわち前記電子部品８のスイッチオンが、過度に小さな第１の切り替え時点ｔ１によって阻害されないように、あるいは過度に大きな第２の切り替え時点によって阻害されないように、設定される。

（図示はしていないが）電子部品８のスイッチオフの場合にも当該方法はそれに応じて実施される。この目的のために、同じような３つの制御値Ｉｇ１、Ｉｇ０、Ｉｇ２ないしＶｇ１′，Ｖｇ０′，Ｖｇ２′が設定されるが、これらの制御値はスイッチオンの制御値とは異なったものであってもよい。電子部品８は、ＰＷＭ信号１６がハイレベルからローレベルへ切り替わるレベル変化時点ｔ０から第１の切り替え時点ｔ１までの間においてはそれぞれ第１の制御値Ｉｇ１，Ｖｇ１′に制御され、第１の切り替え時点ｔ１と第２の切り替え時点ｔ２との間においては第２の制御値Ｉｇ０，Ｖｇ０′に制御され、第２の切り替え時点ｔ２からゲート電圧終端値に達する時点までは第３の制御値Ｉｇ２、Ｖｇ２′に制御される。前記切り替え時点ｔ１，ｔ２は、スイッチオンのケースと同様に、検出された振幅の大きさに依存して、スイッチオフの際の振動振幅が制限されかつ（スイッチオンのケースと同様に）適切に設定された限界値Ｔ１，Ｔ２によって限定されるように決定される。それにより電子部品８のスイッチオフは、過度に小さな第１の切り替え時点ｔ１によって、若しくは過度に大きな第２の切り替え時点によって阻害されることはない。

図４は、制御信号Ｓがゲート電流Ｉｇを制御している場合の制御装置３の一実施例のブロック回路図を示している。この制御装置３は、図示の実施例では２つの閉ループ制御回路２０．１，２０．２を含んでいる。この場合第１の閉ループ制御回路２０．１は、第１の切換え時点ｔ１の閉ループ制御のために使用され、第２の閉ループ制御回路２０．２は、第２の切り替え時点ｔ２の閉ループ制御のために使用されている。

第１の実施態様では、前記各閉ループ制御回路２０．１，２０．２は、別個の振動検出器１４を有している。第２の実施態様では、前記各閉ループ制御回路２０．１，２０．２は、同じ振動検出器１４を有している。前記各閉ループ制御回路２０．１，２０．２が別個の振動検出器１４を有している場合には、両方の閉ループ制御回路２０．１，２０．２を同時に使用することが可能である。それ以外の場合では、前記各閉ループ制御回路２０．１，２０．２は、相前後して使用される。第１の閉制御ループ２０．１を用いて、図３に示されている第１の時間窓Δ１内の振動振幅が評価され、第２の閉ループ制御回路２０．２を用いて、第２の時間窓Δ２内の振動振幅が評価される。

第１の閉ループ制御回路２０．１では、第１の時間窓Δ１内で検出された振幅の大きさが振幅制限１８と比較される。この振幅の大きさが振幅制限１８よりも大きい場合には、第１の切り替え時点ｔ１が縮小される。すなわち先行のＰＷＭクロック周期に対してＰＷＭクロック周期始端方向にシフトされる。但しこの場合第１の切り替え時点ｔ１が第１の限界値Ｔ１を下回って低下しないように行われる。前記振幅の大きさが振幅制限１８よりも大きい場合には、第１の切り替え時点ｔ１は拡大される。すなわち先行のＰＷＭクロック周期に対してＰＷＭクロック周期終端方向にシフトされる。

第２の閉ループ制御回路２０．２においても相応の方法で第２の時間窓Δ２内で検出された振幅の大きさが振幅制限１８と比較される。この振幅の大きさが振幅制限１８よりも大きい場合には、第２の切り替え時点ｔ２は、当該第２の切り替え時点が第２の限界値Ｔ２を上回らない限り拡大される。前記振幅の大きさが振幅限界１８よりも小さい場合には、第２の切り替え時点ｔ２は縮小される。

第１の閉ループ制御回路２０．１は、振動検出器１４、第１の閉ループ制御器２２．１及び第１の出力ユニット２６．１を含む。第２の閉ループ制御回路２０．２もまた振動検出器１４、第２の閉ループ制御器２２．２及び第２の出力ユニット２６．２を有している。既に上述したように、これらの２つの閉ループ制御回路２０．１，２０．２は、１つの共通の振動検出器１４を有していてもよいし、２つの別個の振動検出器１４を有していてもよい。さらに前記２つの閉ループ制御回路２０．１，２０．２は、ＰＷＭ信号１６によって同期化されるクロック２４に結合されている。

詳細には、第１の閉ループ制御回路２０．１では、第１の時間窓Δ１内で検出された振幅の大きさと振幅制限１８との差分が第１の閉ループ制御器２２．１に供給される。第１の閉ループ制御器２２．１は、この差分から各ＰＷＭクロック周期毎に１つの第１の補正値Ｋ１を形成する。この第１の補正値Ｋ１は、振幅限界１８からの振幅の大きさの偏差に対する尺度であり、第１の最大値Ｍ１によって制限される。この第１の補正値Ｋ１は、Ｋ１＜Ｍ１の条件が満たされる限り、振幅限界１８からの振幅の大きさのずれが大きいほど大きくなる。例えば第１の閉ループ制御回路２２．１の第１の補正値Ｋ１は、第１の測定窓内の振幅限界１８と最大振幅値Ｍ１との差分として形成されるか、代替的に第１の測定窓の時間積分として形成されてもよい。

第１の切り替え時点ｔ１に対して予め設定される第１のデフォルト切り替え値ｔ１＿ｄｅｆａｕｌｔと、第１の補正値Ｋ１とから第１の切り替え値ｔ１＿ｔｈが形成される。その際には第１の補正値Ｋ１が第１のデフォルト切り替え値ｔ１＿ｄｅｆａｕｌｔから減算される。

図５によれば、各切り替え値ｔ１＿ｔｈは、第１の切り替え時点ｔ１に相応し、これらの第１の切り替え時点ｔ１と第１の切り替え値ｔ１＿ｔｈは、図５中に線形関数として取り入れられた割り当て関数ｆ（ｔ）を用いて相互に対応付けられる。第１の最大値Ｍ１は、この場合差分ｔ１＿ｄｅｆａｕｌｔ−Ｔ１＿ｔｈに相応し、但し前記Ｔ１＿ｔｈは第１の限界値Ｔ１に相当する。それにより条件Ｋ１≦Ｍ１は、条件ｔ１≧Ｔ１に相応する。

第１の切り替え値ｔ１＿ｔｈは、それぞれ後続のＰＷＭクロック周期の第１の切り替え時点ｔ１の調整のために用いられる。この目的のために第１の切り替え値ｔ１＿ｔｈとクロック２４の出力信号とが第１の出力ユニット２６．１に供給される。

割り当て関数ｆ（ｔ）を用いて第１の切り替え値ｔ１＿ｔｈは、第１の切り替え時点ｔ１に変換される。条件ｔ＜ｔ１が当て嵌まる限り、第１の出力ユニット２６．１は、後続のＰＷＭクロック周期の間第１の加算器２８．１に、第１の制御値Ｉｇ１と第２の制御値Ｉｇ０の差分Ｉｇ１−Ｉｇ０を出力する。条件ｔ＞ｔ１が当て嵌まる場合には、第１の出力ユニット２６．１は、第１の加算器２８．１に値０を出力する。第１の加算器２８．１は、第１の出力ユニット２６．１の出力に、第２の制御値Ｉｇ０の１／２を加算する。

第２の閉ループ制御回路２０．２では、相応の方法で第２の時間窓内で検出された振幅の大きさと振幅制限１８との間の差分が、第２の閉ループ制御器２２．２に供給され、該第２の閉ループ制御器２２．２はその結果から第２の補正値Ｋ２を形成する。この第２の補正値Ｋ２と、第２の切り替え時点ｔ２のために予め設定された第２のデフォルト切り替え値ｔ２＿ｄｅｆａｕｌｔからは、第２の切り替え値ｔ２＿ｔｈが形成され、その際には第２のデフォルト切り替え値ｔ２＿ｄｅｆａｕｌｔが第２の補正値Ｋ２から減算される。

第２の切り替え値ｔ２＿ｔｈは、後続のＰＷＭクロック周期の第２の切り替え時点ｔ２の調整のためにクロック２４の出力信号と一緒に第２の出力ユニット２６．２に供給され、割り当て関数ｆ（ｔ）を用いて第２の切り替え時点ｔ２に変換される。条件ｔ＜ｔ２が当て嵌まる限り、第２の出力ユニット２６．２は、後続のＰＷＭクロック周期の間第２の加算器２８．２に、値０を出力する。条件ｔ＞ｔ２が当て嵌まる場合には、第２の出力ユニット２６．２は、値Ｉｇ２−Ｉｇ０を第２の加算器２８．２に出力する。この第２の加算器２８．２は、第２の出力ユニット２６．２の出力に、第２の制御値Ｉｇ０の１／２を加算する。

第１の加算器２８．１と第２の加算器２８．２の出力は、第３の加算器２８．３に供給され、この第３の加算器２８．３によって制御信号Ｓに加算される。この制御信号Ｓは、信号発生器１０に供給される。この制御信号Ｓは、条件ｔ＜ｔ１に対しては第１の制御値Ｉｇ１をもたらし、条件ｔ１＜ｔ＜ｔ２に対しては第２の制御値Ｉｇ０をもたらし、条件ｔ＞ｔ２に対しては第３の制御値Ｉｇ２をもたらす。信号発生器１０は、前記制御値Ｉｇ１，Ｉｇ０，Ｉｇ２に対し条件ｔ０＜ｔ＜ｔ３が当て嵌まる場合、ゲート電流Ｉｇを相応に調整する。

図６は、制御信号Ｓがゲート電圧変化率Ｖｇ′を制御しているケースでの制御装置３の実施例を概略的に示している。この実施例の制御装置３は、２つの閉ループ制御回路２０．１，２０．２、クロック２４、３つの加算器２８．１，２８．２，２８．３を含んでおり、それらは図４に基づいて説明した上述の実施例のように構成され使用される。図４に基づいて説明した前記実施例との違いは、信号発生器１０が、電圧制御された電流源１０．１と、キャパシタ１０．２と、電圧制御された電圧源１０．３とを含んでいる点である。

電流源１０．１は、図４に基づいて説明した実施例の信号発生器１０に類似して構成されている。この電流源１０．１には第３の加算器２８．３の出力が供給される。キャパシタ１０．２は、電流源１０．１から出力された時間依存性の電流信号をこのケースでは制御値Ｖｇ１′，Ｖｇ０′，Ｖｇ２′を有する制御信号Ｓを形成する様々なゲート電圧変化率のＶｇ′の電圧信号に変換するために、電流源１０．１と電圧源１０．３との間に接続されている。電圧源１０．３は、これらの制御値Ｖｇ１′，Ｖｇ０′，Ｖｇ２′に従って、ゲート電圧Ｖｇを変化させる。

図７には、図５に類似した、切り替え時点ｔ１，ｔ２及びゲート電圧変化率Ｖｇ′の相応の制御値Ｖｇ１′，Ｖｇ０′，Ｖｇ２′に対する切り替え値ｔ１＿ｔｈ，ｔ２＿ｔｈの割り当てが示されている。

図８には、ＭＯＳＦＥＴとして構成された電子部品８に接続されている、ＭＯＳＦＥＴの出力信号ＶＤＳ（すなわちドレイン−ソース電圧）を検出するための振動検出器１４の可能な実施例がブロック回路図で示されている。この振動検出器１４は、フィルタ１４．１、振幅検出器１４．２及びサンプルホールド回路として構成された評価要素１４．３を含んでおり、この評価要素１４．３はトリガ１４．４に結合されている。

図９には、ＭＯＳＦＥＴをスイッチオンした場合のフィルタ１４．１の効果を示している。フィルタ１４．１は、出力信号ＶＤＳから、出力信号ＶＤＳの交流成分である振動信号ＶＤＳ＿ＡＣを抽出する。このフィルタ１４．１は、バンドパスフィルタ又はハイパスフィルタとして構成してもよい。

振幅検出器１４．２は、振動信号ＶＤＳ＿ＡＣの振動振幅を検出するために使用される。ここでは振動信号ＶＤＳ＿ＡＣの振動振幅の全量若しくは半量のみが検出され得る。振幅検出器１４．２は、リセット信号１４．５によってリセットされる。

図１０乃至１２には、振幅検出器１４．２の様々な可能な構成が各入力電圧Ｖｉｎと出力電圧Ｖｏｕｔと少なくとも１つの検出器キャパシタＣと共に示されている。図１０には、振動信号ＶＤＳ＿ＡＣの振動振幅の正の半波を検出するための受動的な半波ダイオード回路が示されている。図１１には、振動信号ＶＤＳ＿ＡＣの振動振幅の正および負の半波を検出するための受動的なダイオード回路が示されている。図１２には、振動信号ＶＤＳ＿ＡＣの振動振幅の正の半波を検出するための能動的な回路が示されている。この能動的振幅検出器は、受動的検出器よりも遙かに小さな振幅（約１／１０倍）を検出することが可能である。振幅検出器１４．２がリセット信号１４．５を用いてリセットされた場合には、少なくとも１つの検出器キャパシタＣが放電される。

評価要素１４．３はサンプルホールド回路（sample-and-hold member）として構成され、この回路は振幅検出器１４．２の出力信号をサンプリングして一時的に蓄積し、それぞれの時間窓Δ１，Δ２内で検出された振動振幅量に関する振幅最大値を求める（図３参照）。振幅検出器１４．２の出力信号の振動振幅に対応するサンプリングのため、及び時間窓Δ１，Δ２の調整のため、評価要素１４．３はトリガ信号１４．４でトリガされる。求められた振幅最大値は、このケースでは振動検出器１４によって検出された振幅の大きさである。

代替的に前記評価要素１４．３は、振幅検出器１４．２によって各時間窓Δ１，Δ２に亘って検出された信号量を積分値に積分する積分器として構成されていてもよい。この場合の時間窓Δ１，Δ２は、トリガ１４．４によって調整される。ここでの積分値は、振動検出器１４によって検出される振幅の大きさを表す。

振動検出器１４はまた、出力信号ＶＤＳの最大値が出力信号ＶＤＳの最大直流電圧成分よりも大きい場合、又は、出力信号ＶＤＳの最小値が出力信号ＶＤＳの最小直流電圧成分よりも小さい場合には、フィルタ１４．１なしで構成することが可能である。

図１３乃至１５は、図４の構成のように２つの閉ループ制御回路２０．１，２０．２と１つだけの振動検出器１４とを備えた制御装置３に係るものである。従ってここでの２つの閉ループ制御回路２０．１，２０．２は同じ振動検出器１４を使用している。

図１３には、このケースが３つの時間窓Δ１，Δ２，Δ３で示されている。第１の時間窓Δ１は、図３にも示されているようにＰＷＭ信号１６がローレベルからハイレベルに変化するレベル変化時点ｔ０から第２の切り替え時点ｔ２まで延在している。第２の時間窓Δ２は、第２の切り替え時点ｔ２から、ＰＷＭ信号１６が再びハイレベルからローレベルに変化する時点まで延在している。第３の時間窓Δ３はその後に続く時間間隔であり、この間ＰＷＭ信号１６はローレベルを取り続ける。

第１の時間窓Δ１の間第１の切り替え時点ｔ１は、後続のＰＷＭクロック周期に対して定められ、第２の切り替え時点ｔ２は変更されない。第２の時間窓Δ２の間第２の切り替え時点ｔ２は、後続のＰＷＭクロック周期に対して定められ、第１の切り替え時点ｔ１は変更されない。それに対して用いられる閉ループ制御回路２０．１，２０．２は、制御回路３０（図１４参照）によって選択されるか又は外部信号を用いて選択され得る。

評価要素１４．３としてサンプルホールド回路が用いられ、振幅の大きさとして振幅最大値が用いられる場合には、後続するＰＷＭサンプリング周期の第１の切り替え時点ｔ１の決定のための振幅最大値が第１の時間窓Δ１の終了時に算出され、後続するＰＷＭクロック周期の第２の切り替え時点ｔ２の決定のための振幅最大値が、第２の時間窓Δ２の終了時に算出される。この場合振幅検出器１４．２は、第２の切り替え時点ｔ２でリセット信号１４．５を用いてリセットされる。第３の時間窓Δ３の間、前記振幅検出器１４．２は、リセット信号１４．５を用いてスイッチオフされるかないしはリセット状態に保持される。

評価要素１４．３として積分器が用いられ、振幅の大きさとして積分値が使用される場合には、後続するＰＷＭサンプリング周期の第１の切り替え時点ｔ１の決定のための積分値が第１の時間窓Δ１の間に算出され、後続するＰＷＭクロック周期の第２の切り替え時点ｔ２の決定のための積分値は、第２の時間窓Δ２の間に算出される。第３の時間窓Δ３の間、前記振幅検出器１４．２と積分器はスイッチオフされるかないしはリセット状態に保たれ、積分値は何も算出されない。

図１４には、振幅検出器１４．２及び評価要素１４．３のための信号の生成と閉ループ制御回路２０．１，２０．２の選択のための制御回路３０が示されている。この制御回路３０は、ＪＫフリップフロップ３２、論理ＡＮＤゲート３４、論理ＮＯＴゲート３６及び選択要素３８とを含んでいる。

ＪＫフリップフロップ３２には、現下の流制御信号Ｓが供給される。ＪＫフリップフロップ３２は、制御信号Ｓの各変化と共にその出力信号を変化させる。ＪＫフリップフロップ３２とＰＷＭ信号１６の出力信号は、ＡＮＤゲート３４に供給される。このＡＮＤゲート３４の出力値Ｅ１は、選択要素３８とＮＯＴゲート３６に供給される。可能な出力値Ｅ１，Ｅ２は、以下ではそれぞれ１と０を用いて表される。

第３の時間窓Δ３の間、ＡＮＤゲート３４やＮＯＴゲート３６のような不要な要素は全てスイッチオフされ、Ｅ１及びＥ２はゼロに設定される。これらの要素を再びスイッチオンするためには、第１の制御値Ｉｇ１，Ｖｇ１′の出力がレベル変化時点ｔ０に対して、これらの要素のスイッチオンに十分となる時間間隔分だけ時間遅延される。

図１５には、時間窓Δ１，Δ２，Δ３中に生じ得る出力値Ｅ１，Ｅ２が概略的に示されている。Ｅ１は、第１の時間窓Δ１においては値１をとり、他の２つの時間窓Δ２，Δ３においては値０をとる。Ｅ２は、第２の時間ウィンドウΔ２において値１をとり、他の２つの時間窓Δ１，Δ３においては値０をとる。

そのつど使用される閉ループ制御回路２０．１，２０．２は、選択要素３８を用いて選択される。第１の閉ループ制御回路２０．１は、ＡＮＤゲート３４の出力値Ｅ１が値１をとる場合に選択される。第２の閉ループ制御回路２０．２は、ＮＯＴゲート３６の出力値Ｅ２が値１をとる場合に選択される。

ＡＮＤゲート３４と、ＮＯＴゲート３６は、さらに振動検出器１４を駆動制御するために用いられる。評価要素１４．３としてサンプルホールド回路が使用され、振幅の大きさとして振幅最大値が使用される場合には、振幅最大値はそれぞれ、ＡＮＤゲート３４の出力値Ｅ１が値１から値ゼロに変化し、ＮＯＴゲート３６の出力値Ｅ２が値１から値ゼロに変化したときに算出される。

評価要素１４．３として積分器が使用され、振幅の大きさとして積分値が使用される場合には、（第１の切り替え時点ｔ１の決定のための）第１の積分値は、ＡＮＤゲート３４の出力値Ｅ１が値１をとる間に算出され、（第２の切り替え時点ｔ２の決定のための）第２の積分値は、ＮＯＴゲート３６の出力値Ｅ２が値１をとる間に算出される。

図１６には、図３に類似して電子部品８が制御装置３を用いてスイッチオンされる場合の２つの変化実施例が示されており、ここでの図３との違いは、第２の制御値Ｉｇ０ないしＶｇ０′がそれぞれ負の値を取ることである。このことはＩｇ１，Ｖｇ１′に対してより高い値を可能にし、同時にこれまでのような振動信号ＶＤＳ＿ＡＣの振動振幅の最小化も可能にする。このことは有利には電子部品８をスイッチオンするためのスイッチング時間を短縮すると共にそのスイッチングロス電力も低減する。図１６には、その他にも電子部品８のドレインにおけるドレイン電流Ｉｄの時間経過も示されている。

図１７には、図６に類似して図１６に示される第２変化実施例を実現するための制御装置３の実施態様が概略的に示されている。ここでは制御信号Ｓがゲート電圧変化率のＶｇ′を制御する。制御装置３の信号発生器１０は、電流源１０．１の他にキャパシタ１０．２とインピーダンス変換器１０．４含んでいる。図６に示されている実施例とは異なって、キャパシタ１０．２の一方の端子はアースされており、それに対してキャパシタ１０．２の他方の端子は、電流源１０．１の出力側とインピーダンス変換器１０．４の入力側に接続されている。図１７にはさらに電流源から出力される電流出力信号Ｉ（ｔ）と、インピーダンス変換器１０．４から出力される電圧出力信号Ｕ（ｔ）とが概略的に示されている。インピーダンス変換器１０．４の電圧出力信号Ｕ（ｔ）は、前記電子部品８のゲート９に供給される。

図１７に対する代替的な制御装置３であって、図１６に示されている第２変化実施例の実現を同様に可能にする制御装置３も電流源１０．１とキャパシタ１０．２とを備えるが、しかしながらインピーダンス変換器１０．４は有していない。この場合のキャパシタ１０．２は、図１７の場合と違って、電子部品（ＭＯＳＦＥＴ）８のゲート９−ソース間に接続され、ゲート電圧変化率Ｖｇ′を制御するのに十分な大きさに設計されている。しかしながらこの種のキャパシタ１０．２は、そう簡単にはスイッチング回路で実現することができないので、好ましくは外部の別個のキャパシタ１０．２として実施される。

図１８には、図１７に示すスイッチオン制御のもとで期待できるゲート電流Ｉｇ、ゲート電圧Ｖｇ、ドレイン電流Ｉｄの現実的な時間経過のシミュレーションが示されている。

ダイオードの静電容量に起因する振動を避けるために、ゲート電流変化率Ｉｇ′（ゲート電流Ｉｇの時間微分）が第２の切り替え時点ｔ２において、すなわち第２の制御値Ｉｇ０，Ｖｇ０′から第３の制御値Ｉｇ２，Ｖｇ２′への変更の際に制限されるべきである。制御信号Ｓがゲート電圧変化率Ｖｇ′を制御する場合、この種の制限は、制御信号Ｓがゲート電流Ｉｇを制御する場合よりも制約が少ない。なぜならゲート電圧変化率Ｖｇ′の制限は、自動的にゲート電流変化率Ｉｇ′も制限し、その他にもゲート電流変化率Ｉｇ′はこのケースの場合信号発生器１０のハードウエアによって制限されるからである。

しかしながら具体的な適用に応じて、信号発生器１０を実現するハードウエアは、制御信号Ｓがゲート電流Ｉｇを制御し、電流源が信号発生器１０として使用されるならば、ゲート電流変化率Ｉｇ′も十分に制限することが可能である。

制御装置３によって第３の制御値Ｉｇ２ないしＶｇ２′を調整することに代えて、代替的にゲート９と電圧源とをスイッチによって相互接続させることも可能である。この場合には、ゲート電流Ｉｇないしゲート電圧変化率のＶｇ′が第２の切り替え時点ｔ２の後で能動的に制御されるのではなく、当該回路１のパラメータによって決定される。

上述してきた本発明の実施態様は種々の変更や拡張が可能である。とりわけ各ＰＷＭクロック周期毎に、３つの制御値Ｉｇ１，Ｉｇ０，Ｉｇ２ないしＶｇ１′，Ｖｇ０′，Ｖｇ２′よりも多い制御値を予め設定することも可能である。その場合には、２つの切り替え時点ｔ１，ｔ２よりも多い切り替え時点が相応に設けられ、それらはそれぞれ先行のＰＷＭクロック周期の間に算出された振幅の大きさに依存して決定される。

１ 回路
２ 外部分岐
２．１，２．２ 部分分岐
３ 制御装置
４ ブリッジ分岐
６ 電気負荷
８ 電子部品
９ 制御端子（ゲート）
１０ 信号発生器
１０．１ 電流源
１０．２ キャパシタ
１０．３ 電圧源
１０．４ インピーダンス変換器
１２ 制御ユニット
１４ 振動検出器
１４．１ フィルタ
１４．２ 振幅検出器
１４．３ 評価要素
１４．４ トリガ
１４．５ リセット信号
１６ ＰＷＭ信号
１８ 振幅制限
２０．１，２０．２ 閉ループ制御回路
２２．１，２２．２ 閉ループ制御器
２４ クロック
２６．１，２６．２ 出力ユニット
２８．１，２８．２，２８．３ 加算器
３０ 制御回路
３２ ＪＫフリップフロップ
３４ ＡＮＤゲート
３６ ＮＯＴゲート
３８ 選択要素
Ｃ 検出器キャパシタ
Δ１，Δ２，Δ３ 時間窓
Ｅ１ ＡＮＤゲートの出力値
Ｅ２ ＮＯＴゲートの出力値
ｆ（ｔ） 割り当て関数
Ｉ 電流
Ｉｄ ドレイン電流
Ｉｇ ゲート電流
Ｉｇ１，Ｉｇ０，Ｉｇ２ ゲート電流制御値
Ｉ（ｔ） 電流出力信号
Ｋ１，Ｋ２ 補正値
Ｓ 制御信号
ｔ 時間
ｔ０ レベル変化時点
ｔ１，ｔ２ 切り替え時点
ｔ３ 終端値時点
Ｔ１，Ｔ２ 限界値
ｔ１_ｄｅｆａｕｌｔ 初期切り替え値
ｔ２_ｄｅｆａｕｌｔ 初期切り替え値
ｔ１_ｔｈ，ｔ２_ｔｈ 切り替え値
Ｕ 電圧
Ｕ（ｔ） 電圧出力信号
ＶＤＳ 出力信号
ＶＤＳ_ＡＣ 振動信号
Ｖｇ ゲート電圧
Ｖｇ′ ゲート電圧変化率
Ｖｇ１′，Ｖｇ０′，Ｖｇ２′ ゲート電圧変化率の制御値
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧

Claims (16)

1. パルス幅変調信号（１６）を用いた制御のもとで電子部品（８）をスイッチオン又はスイッチオフする方法であって、
   前記電子部品（８）は、制御信号（Ｓ）によって制御可能な出力信号（ＶＤＳ）を出力するように構成されており、
   前記スイッチオン又はスイッチオフは、１つのパルス幅変調クロック周期内で、前記パルス幅変調信号（１６）の変更によるレベル変化時点（ｔ０）で開始され、
   前記パルス幅変調信号（１６）の各クロック周期中に、前記出力信号（ＶＤＳ）の振動の少なくとも１つの振幅の大きさが算出され、
   前記制御信号（Ｓ）の少なくとも１つの第１の制御値（Ｉｇ１，Ｖｇ１′）と第２の制御値（Ｉｇ０，Ｖｇ０′）とが予め設定され、
   前記制御信号（Ｓ）は、各パルス幅変調クロック周期内で、
   前記レベル変化時点（ｔ０）と第１の切り替え時点（ｔ１）との間においては前記第１の制御値（Ｉｇ１，Ｖｇ１′）に調整され、
   前記第１の切り替え時点（ｔ１）と第２の切り替え時点（ｔ２）との間においては前記第２の制御値（Ｉｇ０，Ｖｇ０′）に調整され、
   前記第２の切り替え時点（ｔ２）から前記電子部品（８）の制御端子（９）におけるゲート電圧（Ｖｇ）がゲート電圧終端値に達する時点までは第３の制御値（Ｉｇ２，Ｖｇ２′）に調整され、
   パルス幅変調クロック周期の前記各切り替え時点（ｔ１、ｔ２）は、当該パルス幅変調クロック周期に対応し、かつ、先行のパルス幅変調クロック周期の間に算出された振幅の大きさに依存して、前記出力信号（ＶＤＳ）の振動の振動振幅が制限されるように決定されることを特徴とする方法。
2. 前記振幅の大きさとして、所定の時間窓（Δ１，Δ２）内で検出された前記出力信号（ＶＤＳ）の振動の振動振幅の振幅最大値が求められる、請求項１記載の方法。
3. 前記振幅の大きさとして、所定の時間窓（Δ１，Δ２）内で検出された前記出力信号（ＶＤＳ）の振動の振動信号の絶対値の積分値が求められる、請求項１記載の方法。
4. パルス幅変調クロック周期の前記第１の切り替え時点（ｔ１）は、第１の時間窓（Δ１）における前記出力信号（ＶＤＳ）の振動の振幅の大きさに依存して決定される、ただし前記第１の時間窓（Δ１）は、レベル変化時点（ｔ０）から先行のパルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）まで延在する、請求項１から３いずれか１項記載の方法。
5. パルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）は、第２の時間窓（Δ２）における前記出力信号（ＶＤＳ）の振動の振幅の大きさに依存して決定される、ただし前記第２の時間窓（Δ２）は、先行のパルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）から、当該時点に後続する前記パルス幅変調信号（１６）のレベル変化時点まで延在する、請求項１から４いずれか１項記載の方法。
6. パルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）は、第２の時間窓（Δ２）における前記出力信号（ＶＤＳ）の振動の振幅の大きさに依存して決定され、前記第２の時間窓（Δ２）は、先行のパルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）から、前記電子部品（８）の制御端子（９）におけるゲート電圧（Ｖｇ）がゲート電圧終端値に達する時点まで延在する、請求項１から４いずれか１項記載の方法。
7. 振幅制限（１８）と第１の限界値（Ｔ１）とが設定され、
   パルス幅変調クロック周期の前記第１の切り替え時点（ｔ１）は、
   前記第１の切り替え時点（ｔ１）に対応する前記振幅の大きさが前記振幅制限（１８）よりも小さい場合には、先行のパルス幅変調クロック周期に対してパルス幅変調クロック周期終端の方向にシフトされ、
   前記第１の切り替え時点（ｔ１）に対応する前記振幅の大きさが前記振幅制限（１８）よりも大きい場合には、パルス幅変調クロック周期始端の方向にシフトされるが、前記第１の切り替え時点（ｔ１）のシフトによって前記第１の限界値（Ｔ１）を下回ることはない、請求項１から６いずれか１項記載の方法。
8. 振幅制限（１８）と第２の限界値（Ｔ２）とが設定され、
   パルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）は、
   前記第２の切り替え時点（ｔ２）に対応する前記振幅の大きさが前記振幅制限（１８）よりも小さい場合には、先行のパルス幅変調クロック周期に対してパルス幅変調クロック周期始端の方向にシフトされ、
   前記第２の切り替え時点（ｔ２）に対応する前記振幅の大きさが前記振幅制限（１８）よりも大きい場合には、パルス幅変調クロック周期終端の方向にシフトされるが、前記第２の切り替え時点（ｔ２）のシフトによって前記第２の限界値（Ｔ２）を上回ることはない、請求項１から６いずれか１項記載の方法。
9. 前記制御信号（Ｓ）を用いて、前記電子部品（８）の制御端子（９）のゲート電流（Ｉｇ）又はゲート電圧変化率（Ｖｇ′）が制御される、請求項１から８いずれか１項記載の方法。
10. 請求項１から９いずれか１項記載の方法を実施する制御装置（３）であって、
    振幅の大きさを検出する少なくとも１つの振動検出器（１４）と、
    前記切り替え時点（ｔ１，ｔ２）を決定しかつ前記制御信号（Ｓ）を生成する制御ユニット（１２）と、
    前記電子部品（８）の、前記制御信号（Ｓ）に対応する制御のための信号発生器（１０）とを含んでいることを特徴とする制御装置（３）。
11. 前記制御装置（３）は、前記制御信号（Ｓ）の前記第１の切り替え時点（ｔ１）を振幅の大きさに依存して制御する第１の閉ループ制御回路（２０．１）を備え、
    前記第１の閉ループ制御回路（２０．１）は、
    前記振幅の大きさを算出する振動検出器（１４）と、
    振幅制限（１８）からの前記振幅の大きさの偏差に対する尺度である第１の補正値（Ｋ１）を形成する第１の閉ループ制御器（２２．１）と、
    第１の出力ユニット（２６．１）とを含んでおり、
    前記第１の出力ユニット（２６．１）は、各パルス幅変調クロック周期の前記第１の切り替え時点（ｔ１）を前記第１の補正値（Ｋ１）に依存して決定し、その出力を前記制御信号（Ｓ）の生成のために前記第１の切り替え時点（ｔ１）で変更する、請求項１０記載の制御装置（３）。
12. 前記制御装置（３）は、前記制御信号（Ｓ）の前記第２の切り替え時点（ｔ２）を振幅の大きさに依存して制御する第２の閉ループ制御回路（２０．２）を備え、
    前記第２の閉ループ制御回路（２０．２）は、
    前記振幅の大きさを算出する振動検出器（１４）と、
    振幅制限（１８）からの前記振幅の大きさの偏差に対する尺度である第２の補正値（Ｋ２）を形成する第２の閉ループ制御器（２２．２）と、
    第２の出力ユニット（２６．２）とを含んでおり、
    前記第２の出力ユニット（２６．２）は、各パルス幅変調クロック周期の前記第２の切り替え時点（ｔ２）を前記第２の補正値（Ｋ２）に依存して決定し、その出力を前記制御信号（Ｓ）の生成のために前記第２の切り替え時点（ｔ２）で変更する、請求項１０又は１１記載の制御装置（３）。
13. 各振動検出器（１４）は、振幅検出器（１４．２）と評価要素（１４．３）とを含み、前記振幅検出器（１４．２）は、前記出力信号（ＶＤＳ）の振動の振動振幅を検出し、前記評価要素（１４．３）は、振幅最大値を算出するサンプルホールド要素として構成されているか、又は、前記振幅検出器（１４．２）によって検出された振動振幅を積分する積分器として構成されている、請求項１０から１２いずれか１項記載の制御装置（３）。
14. 前記振幅検出器（１４．２）の上流側に、前記出力信号（ＶＤＳ）から振動信号（ＶＤＳ＿ＡＣ）を抽出するフィルタ（１４．１）が接続されている、請求項１３記載の制御装置（３）。
15. 制御信号（Ｓ）を用いて制御可能な出力信号（ＶＤＳ）が出力されるように構成されている電子部品（８）を備えた共振電気回路（１）における電気振動の低減のために、請求項１から９いずれか１項記載の方法、及び／又は、請求項１０から１４いずれか１項記載の装置（３）を用いることを特徴とする使用方法。
16. 電子部品（８）を繰り返しスイッチオン又はスイッチオフする方法であって、
    前記電子部品（８）は、制御信号（Ｓ）を用いて制御可能な出力信号（ＶＤＳ）を出力するように構成されており、
    前記電子部品（８）は、順次連続する時間間隔の中でそれぞれ１回スイッチオン又はスイッチオフされ、
    各時間間隔の間に前記出力信号（ＶＤＳ）の振動の少なくとも１つの振幅の大きさが算出され、
    前記制御信号（Ｓ）の少なくとも１つの第１の制御値（Ｉｇ１，Ｖｇ１′）と第２の制御値（Ｉｇ０，Ｖｇ０′）とが予め設定され、
    前記制御信号（Ｓ）は、
    スイッチング開始時点と第１の切り替え時点（ｔ１）との間においては前記第１の制御値（Ｉｇ１，Ｖｇ１′）に調整され、
    前記第１の切り替え時点（ｔ１）と第２の切り替え時点（ｔ２）との間においては前記第２の制御値（Ｉｇ０，Ｖｇ０′）に調整され、
    前記第２の切り替え時点（ｔ２）から前記電子部品（８）の制御端子（９）におけるゲート電圧（Ｖｇ）がゲート電圧終端値に達する時点までは第３の制御値（Ｉｇ２，Ｖｇ２′）に調整され、
    時間間隔の前記各切り替え時点（ｔ１、ｔ２）は、当該時間間隔に対応し、かつ、先行の時間間隔の間に算出された振幅の大きさに依存して、前記出力信号（ＶＤＳ）の振動の振動振幅が制限されるように決定されることを特徴とする方法。

Images