JP5974667B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP5974667B2 JP5974667B2 JP2012142018A JP2012142018A JP5974667B2 JP 5974667 B2 JP5974667 B2 JP 5974667B2 JP 2012142018 A JP2012142018 A JP 2012142018A JP 2012142018 A JP2012142018 A JP 2012142018A JP 5974667 B2 JP5974667 B2 JP 5974667B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- protrusion
- island
- islands
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
モールド樹脂の接合面のうち隣り合うアイランドの他面間に位置する部位において、突起の両側に位置する部位は、当該隣り合うアイランドの他面よりも凹んだ凹部(33)とされていることを特徴とする。
本発明の第1実施形態にかかる電子装置について図1を参照して述べる。本実施形態の電子装置は、大きくは、ハーフモールドタイプのモールドパッケージ1と、このモールドパッケージ1を搭載する基材2と、モールドパッケージ1と基材2との間に介在し当該両部材1、2を接合する接着剤3と、を備えて構成されている。
本発明の第2実施形態では、上記第1実施形態とは異なる突起32の形成工程を提供する。上記第1実施形態では、図2に示したように、モールド樹脂30成型用の金型100に凹部103を設けることで突起32を形成していた
それに対して、本実施形態の突起形成工程では、まず、図4(a)に示されるように、アイランド10の他面12までも封止するようにモールド樹脂30を形成する。つまり、フルモールドタイプのモールド樹脂30成型を行うが、これについては、トランスファーモールド法により行える。
本発明の第3実施形態は、上記第1実施形態とは異なる突起32の配置パターンを提供するものであり、上記第1実施形態との相違点を中心に述べる。上記第1実施形態では、図1(b)に示したように、突起32は、モールド樹脂30の接合面31のうち隣り合うアイランド10の他面12間に位置する部位のみに設けられていた。
上記第1および第3実施形態では、図1や図5に示したように、突起32の幅W2は、隣り合うアイランド10の他面間の距離W1と同等以上の幅とされていた。それに対して、図6に示されるように、突起32の幅W2は、隣り合うアイランド10の他面間の距離W1よりも細いものであってもよい。
本発明の第5実施形態は、上記第4実施形態の突起32構成を一部変形したものであり、ここでは、その変形部分を中心に述べる。図7に示されるように、本実施形態においても、突起32の幅W2は、隣り合うアイランド10の他面間の距離W1よりも細いものとされている。
本発明の第6実施形態は、上記第5実施形態の突起32構成を一部変形したものである。すなわち、上記第5実施形態の突起32が、幅W2方向の断面が三角形となっているものであったのに対し、本実施形態の突起32は、図8に示されるように、四角形とされている。
なお、上記各実施形態を示す各図においては、モールドパッケージ1中のアイランドは2個であったが、複数個のアイランド10であれば3個以上であってもよいことは、もちろんである。
2 基材
3 接着剤
10 アイランド
11 アイランドの一面
12 アイランドの他面
20 電子部品
30 モールド樹脂
31 モールド樹脂の接合面
32 突起
Claims (4)
- 一面(11)と他面(12)とが表裏の板面の関係にある板状をなし、平面的に離間して配置された複数個のアイランド(10)と、
それぞれの前記アイランドの一面に搭載された電子部品(20)と、
一面が接合面(31)とされ、前記接合面にてそれぞれの前記アイランドの他面が露出するように、それぞれの前記アイランド、前記電子部品および前記アイランド間を封止するモールド樹脂(30)と、を有するハーフモールドタイプのモールドパッケージ(1)を備え、
前記モールドパッケージにおける前記モールド樹脂の接合面と対向して基材(2)が設けられており、
前記モールドパッケージと前記基材との間には、前記モールドパッケージと前記基材とを接合する電気絶縁性の接着剤(3)が、介在しており、
前記モールド樹脂の接合面のうち隣り合う前記アイランドの他面間に位置する部位は、前記モールド樹脂を当該隣り合うアイランドの他面よりも前記基材側に突出させてなる突起(32)として構成されており、
前記モールド樹脂の接合面のうち隣り合う前記アイランドの他面間に位置する部位において、前記突起の両側に位置する部位は、当該隣り合うアイランドの他面よりも凹んだ凹部(33)とされていることを特徴とする電子装置。 - 前記突起は、突出先端部が鋭利な形状とされたものであることを特徴とする請求項1に記載の電子装置。
- 前記突起は、前記モールド樹脂の接合面のうち隣り合う前記アイランドの他面間に位置する部位以外に、さらに、前記アイランドの他面の外周にて断続的に設けられていることを特徴とする請求項1または2に記載の電子装置。
- 前記突起の突出先端部が、前記モールドパッケージのうちの前記基材に最も近い位置にある部位とされていることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142018A JP5974667B2 (ja) | 2012-06-25 | 2012-06-25 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142018A JP5974667B2 (ja) | 2012-06-25 | 2012-06-25 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007286A JP2014007286A (ja) | 2014-01-16 |
JP5974667B2 true JP5974667B2 (ja) | 2016-08-23 |
Family
ID=50104762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012142018A Expired - Fee Related JP5974667B2 (ja) | 2012-06-25 | 2012-06-25 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5974667B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163204A (ja) * | 1997-11-28 | 1999-06-18 | Fujitsu Ltd | 半導体装置及びその実装構造 |
JP3650001B2 (ja) * | 2000-07-05 | 2005-05-18 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
TWI249209B (en) * | 2004-12-22 | 2006-02-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with support structure and fabrication method thereof |
JP2007180122A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 回路装置 |
US7836586B2 (en) * | 2008-08-21 | 2010-11-23 | National Semiconductor Corporation | Thin foil semiconductor package |
US8314489B2 (en) * | 2010-09-13 | 2012-11-20 | Infineon Technologies Ag | Semiconductor module and method for production thereof |
-
2012
- 2012-06-25 JP JP2012142018A patent/JP5974667B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014007286A (ja) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101645771B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US9087794B2 (en) | Manufacturing method of molded package | |
KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
JP2007227502A (ja) | 回路装置の製造方法 | |
US8841166B2 (en) | Manufacturing method of semiconductor device, and semiconductor device | |
JP2011077108A (ja) | 半導体装置 | |
JP6677616B2 (ja) | 半導体装置の製造方法 | |
US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5974667B2 (ja) | 電子装置 | |
JP2010109255A (ja) | 半導体装置 | |
JP5112972B2 (ja) | 半導体装置およびその製造方法 | |
TW201415591A (zh) | 半導體裝置及其製造方法 | |
JP2008034728A (ja) | 回路装置およびその製造方法 | |
JP5170122B2 (ja) | 半導体装置の製造方法 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JP2017204536A (ja) | 電子装置及びその製造方法 | |
JP5271982B2 (ja) | 半導体装置 | |
JP2010153521A (ja) | 半導体素子の樹脂封止方法 | |
JP2010157631A (ja) | 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体 | |
JP2008034602A (ja) | 半導体装置およびその製造方法 | |
JP2008252005A (ja) | バリ取り方法および半導体装置の製造方法 | |
JP2015082528A (ja) | 電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5974667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |