JP5955618B2 - Electronics - Google Patents
Electronics Download PDFInfo
- Publication number
- JP5955618B2 JP5955618B2 JP2012094554A JP2012094554A JP5955618B2 JP 5955618 B2 JP5955618 B2 JP 5955618B2 JP 2012094554 A JP2012094554 A JP 2012094554A JP 2012094554 A JP2012094554 A JP 2012094554A JP 5955618 B2 JP5955618 B2 JP 5955618B2
- Authority
- JP
- Japan
- Prior art keywords
- compressed data
- ram
- data
- program
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stored Programmes (AREA)
Description
本発明は、電子機器の電源投入時に行われるプログラムの起動処理に関するものである。 The present invention relates to a program activation process performed when a power source of an electronic device is turned on.
電子機器の電源投入時に行われるプログラムの起動処理に関する技術としては、電子機器のプログラムを圧縮して不揮発性メモリに格納しておき、電子機器の電源投入時に、ＣＰＵが、不揮発性メモリに圧縮されて格納されているプログラムの伸張とＲＡＭへの格納を行った後、当該ＲＡＭへの格納を完了したプログラムの実行を開始する技術が知られている（たとえば、特許文献１、２）。 As a technique related to program startup processing performed when the electronic device is turned on, the electronic device program is compressed and stored in a nonvolatile memory, and the CPU is compressed into the nonvolatile memory when the electronic device is turned on. There is known a technique of starting the execution of a program that has been stored in the RAM after the program stored in the RAM is expanded and stored in the RAM (for example, Patent Documents 1 and 2).
前述したＣＰＵが不揮発性メモリに圧縮されて格納されているプログラムの伸張とＲＡＭへの格納を行う技術によれば、プログラムのサイズが大きくなると、不揮発性メモリに格納されている圧縮されたプログラムの読み出しや伸張の処理に長時間を要し、電源投入後の電子機器の起動完了までの時間が長大化してしまうこととなる。 According to the above-described technology in which the CPU decompresses a program stored in the nonvolatile memory and stores it in the RAM, when the program size increases, the compressed program stored in the nonvolatile memory A long time is required for the reading and decompression processing, and the time until the start-up of the electronic device after the power is turned on becomes long.
そこで、本発明は、電源投入時に、不揮発性メモリに格納されている圧縮されたプログラムの伸張とＲＡＭへの格納を行うと共に、当該ＲＡＭへの格納を完了したプログラムの実行を開始する電子機器において、電源投入後の電子機器の起動完了までの時間を短縮することを課題とする。 Accordingly, the present invention provides an electronic device that performs decompression of a compressed program stored in a nonvolatile memory and storage in a RAM at the time of power-on, and starts execution of the program that has been stored in the RAM. It is an object of the present invention to shorten the time until the start-up of the electronic device after the power is turned on.
前記課題達成のために、本発明は、不揮発性メモリとＲＡＭとＣＰＵとを備え、電源投入時に、不揮発性メモリに圧縮されて格納されているプログラムをＲＡＭにロードし実行する電子機器として、前記不揮発性メモリから前記ＲＡＭへのＤＭＡ転送を行うＤＭＡコントローラを備えた電子機器を提供する。ただし、前記不揮発性メモリには、前記プログラムを分割した複数の分割データの各々を圧縮して得られる複数の圧縮データが格納されており、前記ＣＰＵは、当該電子機器に電源が投入されたならば、前記ＤＭＡコントローラに、前記不揮発性メモリに格納されている前記各圧縮データを、順次、前記ＲＡＭのワーク領域にＤＭＡ転送させながら、前記ＲＡＭのワーク領域へのＤＭＡ転送が完了した前記圧縮データの伸張と前記ＲＡＭのプログラム領域への格納を行い、全ての圧縮データの伸張と前記ＲＡＭのプログラム領域への格納が完了したならば、当該ＲＡＭのプログラム領域に格納された前記プログラムの実行を開始するブートローダー処理を実行するものである。 In order to achieve the above object, the present invention provides a nonvolatile memory, a RAM, and a CPU, and an electronic device that loads and executes a program stored in the nonvolatile memory when the power is turned on. Provided is an electronic device including a DMA controller that performs DMA transfer from a nonvolatile memory to the RAM. However, the non-volatile memory stores a plurality of compressed data obtained by compressing each of a plurality of divided data obtained by dividing the program, and the CPU is configured so that the electronic device is powered on. For example, the compressed data in which the DMA transfer to the RAM work area is completed while the DMA controller sequentially transfers the compressed data stored in the nonvolatile memory to the RAM work area. Is decompressed and stored in the program area of the RAM, and when decompression of all compressed data and storage in the program area of the RAM are completed, execution of the program stored in the program area of the RAM is started. The boot loader process is executed.
ここで、前記圧縮データのデータサイズは、当該圧縮データの前記不揮発性メモリから前記ＲＡＭのワーク領域へのＤＭＡ転送に要する時間よりも、前記ＲＡＭのワーク領域に格納された当該圧縮データの伸張と前記ＲＡＭのプログラム領域への格納に要する時間が小さくなるように設定することが好ましい。また、この場合には、前記不揮発性メモリに格納されている圧縮データの数をｎとして、前記不揮発性メモリには１からｎ-１番目までのデータサイズＬのｎ-１個の圧縮データと、データサイズＬ以下のデータサイズのｎ番目の圧縮データが格納されており、前記データサイズＬは、全ての圧縮データの前記不揮発性メモリから前記ＲＡＭのワーク領域へのＤＭＡ転送に要する時間と、前記ＲＡＭのワーク領域に格納されたｎ番目の圧縮データの伸張と前記ＲＡＭのプログラム領域への格納に要する時間との和が最小となるように設定することが好ましい。 Here, the data size of the compressed data is determined by the decompression of the compressed data stored in the RAM work area, rather than the time required for DMA transfer of the compressed data from the nonvolatile memory to the RAM work area. It is preferable to set so that the time required for storage in the program area of the RAM is reduced. In this case, n is the number of compressed data stored in the nonvolatile memory, and n−1 compressed data having a data size L from 1 to n−1 are stored in the nonvolatile memory. N-th compressed data having a data size equal to or smaller than the data size L is stored, and the data size L is a time required for DMA transfer of all the compressed data from the nonvolatile memory to the work area of the RAM; It is preferable to set so that the sum of the expansion of the nth compressed data stored in the work area of the RAM and the time required for storage in the program area of the RAM is minimized.
なお、前記不揮発性メモリはフラッシュメモリであってよく、前記ＲＡＭはＳＤＲＡＭであって良い。
このような電子機器によれば、複数の圧縮データは、順次、不揮発性メモリからＲＡＭのワーク領域にＤＭＡ転送される。一方、ＲＡＭのワーク領域にＤＭＡ転送された圧縮データの多くは、ＲＡＭのワーク領域への格納が完了されしだい、伸張とＲＡＭのプログラム領域の格納が、他の圧縮データのＤＭＡ転送と並行して行われることになる。
The nonvolatile memory may be a flash memory, and the RAM may be an SDRAM.
According to such an electronic device, the plurality of compressed data is sequentially DMA-transferred from the nonvolatile memory to the work area of the RAM. On the other hand, most of the compressed data DMA-transferred to the RAM work area is decompressed and stored in the RAM program area in parallel with DMA transfer of other compressed data as soon as the storage to the RAM work area is completed. Will be done.
よって、ＲＡＭのプログラム領域へのプログラムのロードに要する時間が短縮され、電源投入後の電子機器の起動を迅速に行うことができるようになる。 Accordingly, the time required for loading the program into the program area of the RAM is shortened, and the electronic device can be quickly activated after the power is turned on.
以上のように、本発明によれば、電源投入時に、不揮発性メモリに格納されている圧縮されたプログラムの伸張とＲＡＭへの格納を行うと共に、当該ＲＡＭへの格納を完了したプログラムの実行を開始する電子機器において、電源投入後の電子機器の起動完了までの時間を短縮することができる。 As described above, according to the present invention, when the power is turned on, the compressed program stored in the nonvolatile memory is expanded and stored in the RAM, and the program that has been stored in the RAM is executed. In the electronic device to be started, it is possible to reduce the time until the start-up of the electronic device after the power is turned on.
以下、本発明の実施形態について説明する。
図１に、本実施形態に係る電子機器の構成を示す。
図示するように、本実施形態に係る電子機器は、コンピュータとしての基本構成を備えている。
すなわち、電子機器は、高速バス１で接続されたＣＰＵ２、ＤＭＡＣ３（ＤＭＡコントローラ３）とメモリコントローラ４、グラフィックコントローラ５、Ｉ／Ｏコントローラ６とを有している。
また、電子機器は、メモリコントローラ４によってリード/ライトや高速バス１との間の入出力が制御されるＳＤＲＡＭ７とＲＯＭ８とを備えており、ＣＰＵ２やＤＭＡＣ３は、メモリコントローラ４を介して、ＳＤＲＡＭ７やＲＯＭ８との間の入出力を行うことができる。ここで、ＲＯＭ８には、電子機器の電源投入時にＣＰＵ２が最初に実行する初期プログラムが格納されている。
Hereinafter, embodiments of the present invention will be described.
FIG. 1 shows a configuration of an electronic apparatus according to this embodiment.
As illustrated, the electronic apparatus according to the present embodiment has a basic configuration as a computer.
That is, the electronic device has a CPU 2, a DMAC 3 (DMA controller 3), a memory controller 4, a graphic controller 5, and an I / O controller 6 connected by a high-speed bus 1.
Further, the electronic device includes an SDRAM 7 and a ROM 8 in which read / write and input / output with the high-speed bus 1 are controlled by the memory controller 4. The CPU 2 and the DMAC 3 are connected to the SDRAM 7 and the ROM 7 via the memory controller 4. Input / output with the ROM 8 can be performed. Here, the ROM 8 stores an initial program that the CPU 2 executes first when the electronic device is powered on.
また、電子機器は、グラフィックコントローラ５による表示出力が行われるディスプレイ９と備えており、ＣＰＵ２は、グラフィックコントローラ５を介して、ディスプレイ９の表示を制御することができる。
また、電子機器は、Ｉ／Ｏコントローラ６に接続したフラッシュメモリ１０と入力装置１１とＨＤＤ１２とその他の周辺装置１３を備えており、ＣＰＵ２やＤＭＡＣ３は、Ｉ／Ｏコントローラ６を介して、フラッシュメモリ１０や入力装置１１やＨＤＤ１２やその他の周辺装置１３との間の入出力を行うことができる。
Further, the electronic device includes a display 9 on which display output is performed by the graphic controller 5, and the CPU 2 can control display on the display 9 via the graphic controller 5.
The electronic device includes a flash memory 10 connected to the I / O controller 6, an input device 11, an HDD 12, and other peripheral devices 13. The CPU 2 and the DMAC 3 are connected to the flash memory via the I / O controller 6. 10, input / output device 11, HDD 12, and other peripheral devices 13.
そして、ＤＭＡＣ３は、ＣＰＵ２の要求に応えて、ＳＤＲＡＭ７やフラッシュメモリ１０やＨＤＤ１２などの装置相互間の、ＣＰＵ２を介さないデータ転送であるダイレクトメモリアクセス転送を行う。
次に、フラッシュメモリ１０の記憶データについて説明する。
図２ｂに示すように、フラッシュメモリ１０には先頭に配置されたブートローダープログラムと、複数の圧縮データ＃１-＃ｎが格納されている。
圧縮データ＃１-＃ｎの各々は、図２ａに示す電子機器のＯＳまたは基本プログラムのコア部分を形成するカーネルプログラムを分割した複数の分割データをＬＺＦなどの所定の圧縮アルゴリズムで圧縮したデータである。
すなわち、たとえば、カーネルプログラムを分割した複数の分割データのうちの１番目の分割データ＃１を圧縮したデータが圧縮データ＃１となり、カーネルプログラムを分割した複数の分割データのうちの２番目の分割データ＃２を圧縮したデータが圧縮データ＃２となり、以下、同様に、カーネルプログラムを分割した複数の分割データのうちのｎ番目の分割データｎを圧縮したデータが圧縮データ＃ｎとなる。
In response to the request from the CPU 2, the DMAC 3 performs direct memory access transfer, which is data transfer between the devices such as the SDRAM 7, the flash memory 10, and the HDD 12 without using the CPU 2.
Next, data stored in the flash memory 10 will be described.
As shown in FIG. 2b, the flash memory 10 stores a boot loader program arranged at the head and a plurality of compressed data # 1- # n.
Each of the compressed data # 1 to #n is data obtained by compressing a plurality of divided data obtained by dividing the OS or the kernel program forming the core part of the basic program shown in FIG. 2a with a predetermined compression algorithm such as LZF. is there.
That is, for example, data obtained by compressing the first divided data # 1 among the plurality of divided data obtained by dividing the kernel program becomes the compressed data # 1, and the second divided data among the plurality of divided data obtained by dividing the kernel program. Data obtained by compressing data # 2 becomes compressed data # 2, and similarly, data obtained by compressing n-th divided data n among a plurality of divided data obtained by dividing the kernel program becomes compressed data #n.
ここで、カーネルプログラムの分割データへの分割は、所定データサイズＬを設定し、圧縮データの数をｎとして、＃１から＃ｎ-１までのｎ-１個のデータサイズＬの圧縮データと、＃ｎのデータサイズが所定データサイズＬ以下の圧縮データが得られるように行う。すなわち、たとえば、近似的には、圧縮アルゴリズのデータサイズＤのデータに対する平均的な圧縮率がｋであれば、Ｄ×ｋが最もＬに近くなるＤの値をＤｓとする。そして、データサイズＤｓ毎に、カーネルプログラムのデータを、残りデータがデータサイズＤｓ以下となるまで先頭より順次抽出して分割データ＃１-＃（ｎ-１）とした上で、残ったデータサイズＤｓ未満のデータを最後の分割データ＃ｎとし、各分割データ＃１-＃ｎを圧縮して圧縮データ＃１-＃ｎを得るようにすればよい。 Here, for dividing the kernel program into divided data, a predetermined data size L is set, the number of compressed data is n, and n−1 pieces of compressed data of data size L from # 1 to # n−1 are , #N is performed so that compressed data having a data size L or less is obtained. That is, for example, approximately, if the average compression rate for data of the data size D of the compression algorithm is k, the value of D where D × k is closest to L is Ds. For each data size Ds, the kernel program data is sequentially extracted from the head until the remaining data becomes equal to or smaller than the data size Ds to obtain divided data # 1-# (n-1), and then the remaining data size Data less than Ds may be used as the last divided data #n, and each divided data # 1- # n may be compressed to obtain compressed data # 1- # n.
ここで、所定データサイズＬについては後述する。
次に、このような電子機器の電源投入時に行われるブートローダー処理について説明する。
ここで、電子機器に電源が投入されると、ＣＰＵ２は、 ＲＯＭ８に記憶されている初期プログラムを実行し、フラッシュメモリ１０の先頭に格納されているブートローダープログラムをＳＤＲＡＭ７の所定領域に転送し、ＳＤＲＡＭ７の所定領域に転送したブートローダープログラムの実行を開始する。
Here, the predetermined data size L will be described later.
Next, boot loader processing that is performed when such an electronic device is powered on will be described.
Here, when power is supplied to the electronic device, the CPU 2 executes the initial program stored in the ROM 8, transfers the boot loader program stored at the head of the flash memory 10 to a predetermined area of the SDRAM 7, Execution of the boot loader program transferred to the predetermined area of the SDRAM 7 is started.
そして、このブートローダープログラムの実行により実現される処理がブートローダー処理である。
図３に、このブートローダー処理の手順を示す。
なお、図２に示すように、ＳＤＲＡＭ７の記憶空間には、プログラム領域とワーク領域とが、相互に重複しないように予め定義されている。
さて、図３に示すように、ブートローダー処理では、フラッシュメモリ１０に格納されている先頭の圧縮データ＃１のフラッシュメモリ１０からＳＤＲＡＭ７のワーク領域へのＤＭＡ転送をＤＭＡＣ３に要求する（ステップ３０２、３０４）。そして、以降、指示した圧縮データ＃ｉのＤＭＡ転送の完了の報告をＤＭＡＣ３から通知されたならば（ステップ３０６）、次の圧縮データ＃(ｉ+１)のフラッシュメモリ１０からＳＤＲＡＭ７のワーク領域へのＤＭＡ転送をＤＭＡＣ３に要求し（ステップ３１０）、図２のｓ２で示すように、ＳＤＲＡＭ７のワーク領域上にＤＭＡ転送された圧縮データ＃ｉを読み出して伸張し、ＳＤＲＡＭ７のプログラム領域に追加格納する（ステップ３１２）処理を、最後の圧縮データ＃ｎのＤＭＡ転送の完了の報告をＤＭＡＣ３から通知されるまで繰り返す（ステップ３０８、３１４）。
ここで、ＤＭＡＣ３は、圧縮データ＃ｉのフラッシュメモリ１０からＳＤＲＡＭ７のワーク領域へのＤＭＡ転送を要求されたならば、図２ｓ１に示すようにフラッシュメモリ１０の圧縮データ＃ｉをＳＤＲＡＭ７のワーク領域へＤＭＡ転送し、ＤＭＡ転送の完了の報告をＣＰＵ２に行う。
A process realized by executing this boot loader program is a boot loader process.
FIG. 3 shows the boot loader processing procedure.
As shown in FIG. 2, in the storage space of the SDRAM 7, a program area and a work area are defined in advance so as not to overlap each other.
As shown in FIG. 3, in the boot loader process, DMAC 3 is requested to perform DMA transfer from the flash memory 10 of the first compressed data # 1 stored in the flash memory 10 to the work area of the SDRAM 7 (step 302, 304). Thereafter, when a DMAC3 report of completion of DMA transfer of the designated compressed data #i is notified (step 306), the flash memory 10 of the next compressed data # (i + 1) is transferred to the work area of the SDRAM 7. DMAC3 is requested to DMAC3 (step 310), and as shown by s2 in FIG. 2, the DMA-transferred compressed data #i is read and expanded on the work area of SDRAM7, and additionally stored in the program area of SDRAM7. (Step 312) The processing is repeated until the DMAC 3 notifies the completion of DMA transfer of the last compressed data #n (Steps 308 and 314).
If DMAC 3 is requested to perform DMA transfer of the compressed data #i from the flash memory 10 to the work area of the SDRAM 7, the compressed data #i of the flash memory 10 is transferred to the work area of the SDRAM 7 as shown in FIG. The DMA transfer is performed, and the completion of the DMA transfer is reported to the CPU 2.
そして、最後の圧縮データ＃ｎのＤＭＡ転送の完了の報告をＤＭＡＣ３から通知されたならば（ステップ３０８）、ＤＭＡ転送の完了が報告されたＳＤＲＡＭ７のワーク領域上の圧縮データ＃ｎを読み出して伸張し、ＳＤＲＡＭ７のプログラム領域に追加格納する（ステップ３１６）。 If the DMAC 3 is notified of the completion of the DMA transfer of the last compressed data #n (step 308), the compressed data #n on the work area of the SDRAM 7 in which the completion of the DMA transfer is reported is read and decompressed. Then, it is additionally stored in the program area of the SDRAM 7 (step 316).
そして、ＣＰＵ２が実行するプログラムを、ＳＤＲＡＭ７上のカーネルプログラムに切り替えることによりカーネルプログラムを起動し（ステップ３１８）処理を終了する。
なお、上述した圧縮データの所定データサイズＬは、一つの圧縮データのフラッシュメモリ１０からＳＤＲＡＭ７へのＤＭＡ転送に要する時間よりも、一つの圧縮データをＳＤＲＡＭ７より読み出して伸張しＳＤＲＡＭ７に格納する処理に要する時間が短くなるように設定されている。
以上、ブートローダー処理について説明した。
ところで、以上のブートローダー処理は、ＤＭＡＣ３が、ＤＭＡＣ３が備えるキューに格納されたＤＭＡ転送要求を逐次的に実行するように構成されている場合には、フラッシュメモリ１０に格納されている先頭の圧縮データより、フラッシュメモリ１０に格納されている最後の圧縮データまで各圧縮データのＤＭＡ転送要求をＤＭＡＣ３が備えるキューにキューインし、以降、ＤＭＡＣ３からＤＭＡ転送の完了が報告されたＳＤＲＡＭ７のワーク領域上の圧縮データを読み出して伸張し、ＳＤＲＡＭ７のプログラム領域に追加格納する処理を行いつつ、全ての圧縮データの伸張とＳＤＲＡＭ７のプログラム領域への格納が完了したならば、ＳＤＲＡＭ７上のカーネルプログラムを起動するものとしてもよい。
Then, the kernel program is started by switching the program executed by the CPU 2 to the kernel program on the SDRAM 7 (step 318), and the process is terminated.
The predetermined data size L of the compressed data described above is a process of reading one compressed data from the SDRAM 7, decompressing it, and storing it in the SDRAM 7 than the time required for DMA transfer of one compressed data from the flash memory 10 to the SDRAM 7. The time required is set to be short.
The boot loader process has been described above.
By the way, in the boot loader process described above, when the DMAC 3 is configured to sequentially execute the DMA transfer requests stored in the queue provided in the DMAC 3, the compression of the head stored in the flash memory 10 is performed. From the data, the DMA transfer request of each compressed data is queued in the queue provided in the DMAC 3 up to the last compressed data stored in the flash memory 10, and thereafter, on the work area of the SDRAM 7 in which the completion of the DMA transfer is reported from the DMAC 3 When the compressed data is read out, decompressed, and additionally stored in the program area of the SDRAM 7 while all the compressed data is decompressed and stored in the program area of the SDRAM 7, the kernel program on the SDRAM 7 is started. It may be a thing.
さて、このようなブートローダー処理によれば、図４ａに示すように複数の圧縮データ＃１-＃ｎは、順次、ＤＭＡＣ３でフラッシュメモリ１０からＳＤＲＡＭ７のワーク領域にＤＭＡ転送される。一方、最後の圧縮データ＃ｎを除き、ＳＤＲＡＭ７のワーク領域にＤＭＡ転送された圧縮データ＃ｉは、ＳＤＲＡＭ７のワーク領域への格納が完了されしだい、伸張とＳＤＲＡＭ７のプログラム領域の格納が、次の、圧縮データ＃(ｉ+１)のＤＭＡ転送と並行して行われることになる。 Now, according to such a boot loader process, as shown in FIG. 4a, a plurality of compressed data # 1- # n are sequentially DMA-transferred from the flash memory 10 to the work area of the SDRAM 7 by the DMAC 3. On the other hand, with the exception of the last compressed data #n, the compressed data #i DMA-transferred to the work area of the SDRAM 7 is decompressed and stored in the program area of the SDRAM 7 as soon as the storage to the work area of the SDRAM 7 is completed. This is performed in parallel with the DMA transfer of the compressed data # (i + 1).
よって、プログラム領域へのカーネルプログラムの格納に要する時間Ｔtotalは、全ての圧縮データをフラッシュメモリ１０からＳＤＲＡＭ７のワーク領域にＤＭＡ転送するのに要する時間Ｔ１と、最後の圧縮データ＃ｎをＳＤＲＡＭ７のワーク領域から読み出して伸張しプログラム領域に格納するのに要する時間Ｔ２の和となる。 Therefore, the time Ttotal required for storing the kernel program in the program area is the time T1 required for DMA transfer of all the compressed data from the flash memory 10 to the work area of the SDRAM 7, and the last compressed data #n is the work of the SDRAM 7. This is the sum of the time T2 required to read out from the area, expand it, and store it in the program area.
一方、カーネルプログラムの全体を圧縮してフラッシュメモリ１０に格納した場合を比較例とすると、当該比較例におけるプログラム領域へのカーネルプログラムの格納に要する時間Ｔrtotalは、図４ｂに示すように、カーネルプログラムの全体を圧縮したデータのフラッシュメモリ１０からＳＤＲＡＭ７のワーク領域にＤＭＡ転送するのに要する時間Ｔr１と、プログラムの全体を圧縮したデータをＳＤＲＡＭ７のワーク領域から読み出して伸張しプログラム領域に格納するのに要する時間Ｔr２の和となる。ここで、比較例のカーネルプログラムの全体を圧縮したデータのデータサイズと、本実施形態の全ての圧縮データのデータサイズの和とは、多少異なるものの大きくは異ならないことが期待できるので、比較例Ｔr１と本実施形態の時間Ｔ１とには大差ないものとなる。一方、比較例のカーネルプログラムの全体を圧縮したデータのデータサイズと、本実施形態の最後の圧縮データ＃ｎとは大きく異なるので、比較例の時間Ｔｒ２は本実施形態の時間Ｔ２よりはるかに大きくなる。 On the other hand, when the entire kernel program is compressed and stored in the flash memory 10 as a comparative example, the time Trtotal required to store the kernel program in the program area in the comparative example is as shown in FIG. The time Tr1 required for DMA transfer of the compressed data from the flash memory 10 to the work area of the SDRAM 7 and the compressed data of the entire program are read out from the work area of the SDRAM 7, decompressed and stored in the program area. This is the sum of the required time Tr2. Here, it can be expected that the data size of the data obtained by compressing the entire kernel program of the comparative example and the sum of the data sizes of all the compressed data of the present embodiment are slightly different but not greatly different. There is not much difference between Tr1 and time T1 in the present embodiment. On the other hand, since the data size of the data obtained by compressing the entire kernel program of the comparative example and the last compressed data #n of the present embodiment are significantly different, the time Tr2 of the comparative example is much larger than the time T2 of the present embodiment. Become.
よって、本実施形態によれば、プログラム領域へのカーネルプログラムの格納に要する時間Ｔtotalを大幅に短縮することができる。
以下、上述した圧縮データの所定のデータサイズＬについて説明する。
このデータサイズＬは、上述のように、一つのデータサイズＬの圧縮データのフラッシュメモリ１０からＳＤＲＡＭ７へのＤＭＡ転送に要する時間よりも、一つの圧縮データをＳＤＲＡＭ７より読み出して伸張しＳＤＲＡＭ７に格納する処理に要する時間が短くなることを前提条件として、図４ａに示したプログラム領域へのカーネルプログラムの格納に要する時間Ｔtotalが最小となるように設定する。
Therefore, according to the present embodiment, the time Ttotal required to store the kernel program in the program area can be greatly shortened.
Hereinafter, the predetermined data size L of the compressed data described above will be described.
As described above, this data size L is read from the SDRAM 7, decompressed and stored in the SDRAM 7, as compared with the time required for DMA transfer of the compressed data of one data size L from the flash memory 10 to the SDRAM 7. Assuming that the time required for processing is shortened, the time Ttotal required for storing the kernel program in the program area shown in FIG. 4A is set to be minimum.
すなわち、全ての圧縮データのデータサイズの和をＬtotalとして、Ｌtotalのデータのフラッシュメモリ１０からＳＤＲＡＭ７へのＤＭＡ転送に要する時間を近似的に図４ａの時間Ｔ１の推定値とする。ここで、全ての圧縮データのデータサイズの和をＬtotalは、カーネルプログラムのデータサイズの他、圧縮アルゴリズムに依存して圧縮データの標準のデータサイズとするデータサイズＬによっても変化する。 That is, the sum of the data sizes of all the compressed data is Ltotal, and the time required for DMA transfer of the Ltotal data from the flash memory 10 to the SDRAM 7 is approximately set as an estimated value of the time T1 in FIG. 4a. Here, Ltotal, which is the sum of the data sizes of all the compressed data, varies depending on the data size L, which is the standard data size of the compressed data, depending on the compression algorithm, in addition to the data size of the kernel program.
また、データサイズＬの圧縮データをＳＤＲＡＭ７のワーク領域から読み出して伸張しプログラム領域に格納するのに要する時間を、図４ａの時間Ｔ２の推定値とする。
そして、時間Ｔ１の推定値と時間Ｔ２の推定値の和を、図４ａに示したプログラム領域へのカーネルプログラムの格納に要する時間Ｔtotalの推定値とし、上記前提条件を満たしつつ、時間Ｔtotalの推定値を最小とするデータサイズＬを、求めるデータサイズＬとする。
Further, the time required to read out the compressed data of the data size L from the work area of the SDRAM 7 and store it in the program area is assumed to be an estimated value of the time T2 in FIG. 4a.
Then, the sum of the estimated value of time T1 and the estimated value of time T2 is used as the estimated value of time Ttotal required to store the kernel program in the program area shown in FIG. 4a, and the estimated time Ttotal is satisfied while satisfying the above preconditions. The data size L that minimizes the value is the data size L to be obtained.
１…高速バス、２…ＣＰＵ、３…ＤＭＡＣ、４…メモリコントローラ、５…４グラフィックコントローラ、６…Ｉ／Ｏコントローラ、７…ＳＤＲＡＭ、８…ＲＯＭ、９…ディスプレイ、１０…フラッシュメモリ、１１…入力装置、１２…ＨＤＤ、１３…周辺装置。 DESCRIPTION OF SYMBOLS 1 ... High-speed bus, 2 ... CPU, 3 ... DMAC, 4 ... Memory controller, 5 ... 4 Graphic controller, 6 ... I / O controller, 7 ... SDRAM, 8 ... ROM, 9 ... Display, 10 ... Flash memory, 11 ... Input device, 12... HDD, 13... Peripheral device.
Claims (2)
前記不揮発性メモリから前記ＲＡＭへのＤＭＡ転送を行うＤＭＡコントローラを備え、
前記不揮発性メモリには、前記プログラムを分割した複数の分割データの各々を圧縮して得られる複数の圧縮データが格納されており、
前記ＣＰＵは、当該電子機器に電源が投入されたならば、前記ＤＭＡコントローラに、前記不揮発性メモリに格納されている前記各圧縮データを、順次、前記ＲＡＭのワーク領域にＤＭＡ転送させながら、前記ＲＡＭのワーク領域へのＤＭＡ転送が完了した前記圧縮データの伸張と前記ＲＡＭのプログラム領域への格納を行い、全ての圧縮データの伸張と前記ＲＡＭのプログラム領域への格納が完了したならば、当該ＲＡＭのプログラム領域に格納された前記プログラムの実行を開始するブートローダー処理を実行し、
前記圧縮データのデータサイズは、当該圧縮データの前記不揮発性メモリから前記ＲＡＭのワーク領域へのＤＭＡ転送に要する時間よりも、前記ＲＡＭのワーク領域に格納された当該圧縮データの伸張と前記ＲＡＭのプログラム領域への格納に要する時間が小さくなるように設定されており、
前記不揮発性メモリに格納されている圧縮データの数をｎとして、前記不揮発性メモリには１からｎ-１番目までのデータサイズＬのｎ-１個の圧縮データと、データサイズＬ以下のデータサイズのｎ番目の圧縮データが格納されており、前記データサイズＬは、全ての圧縮データの前記不揮発性メモリから前記ＲＡＭのワーク領域へのＤＭＡ転送に要する時間と、前記ＲＡＭのワーク領域に格納されたｎ番目の圧縮データの伸張と前記ＲＡＭのプログラム領域への格納に要する時間との和が最小となるように設定されていることを特徴とする電子機器。 An electronic device that includes a nonvolatile memory, a RAM, and a CPU, and loads and executes a program compressed and stored in the nonvolatile memory when the power is turned on,
A DMA controller for performing DMA transfer from the nonvolatile memory to the RAM;
The nonvolatile memory stores a plurality of compressed data obtained by compressing each of a plurality of divided data obtained by dividing the program,
When the electronic device is powered on, the CPU causes the DMA controller to sequentially transfer the compressed data stored in the nonvolatile memory to the work area of the RAM while performing DMA transfer. The decompression of the compressed data after completion of the DMA transfer to the work area of the RAM and the storage in the program area of the RAM are performed. When the decompression of all the compressed data and the storage in the program area of the RAM are completed, the Executing boot loader processing for starting execution of the program stored in the program area of the RAM ;
The data size of the compressed data is larger than the time required for DMA transfer of the compressed data from the nonvolatile memory to the work area of the RAM, and the decompression of the compressed data stored in the work area of the RAM The time required for storage in the program area is set to be small,
The number of compressed data stored in the non-volatile memory is n, and the non-volatile memory has n−1 compressed data having a data size L from 1 to n−1 and data having a data size L or less. N-th compressed data of the size is stored, and the data size L is stored in the time required for DMA transfer of all the compressed data from the nonvolatile memory to the work area of the RAM and in the work area of the RAM. An electronic apparatus, wherein the sum of the decompression of the nth compressed data and the time required for storing the compressed data in the RAM program area is minimized.
前記不揮発性メモリはフラッシュメモリであり、前記ＲＡＭはＳＤＲＡＭであることを特徴とする電子機器。 The electronic device according to claim 1,
The non-volatile memory is a flash memory, and the RAM is an SDRAM .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012094554A JP5955618B2 (en) | 2012-04-18 | 2012-04-18 | Electronics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012094554A JP5955618B2 (en) | 2012-04-18 | 2012-04-18 | Electronics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013222372A JP2013222372A (en) | 2013-10-28 |
| JP5955618B2 true JP5955618B2 (en) | 2016-07-20 |
Family
ID=49593273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012094554A Expired - Fee Related JP5955618B2 (en) | 2012-04-18 | 2012-04-18 | Electronics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5955618B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112783557A (en) * | 2019-11-11 | 2021-05-11 | 北京君正集成电路股份有限公司 | Method for parallel execution of loading and decompression in Linux kernel |
| CN115480835A (en) * | 2021-05-31 | 2022-12-16 | 合肥杰发科技有限公司 | Program starting method and device, storage medium |
| WO2023145666A1 (en) * | 2022-01-25 | 2023-08-03 | 株式会社Ｊｖｃケンウッド | Embedded system boot method, boot program, and embedded system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205421A (en) * | 1990-11-30 | 1992-07-27 | Matsushita Electric Ind Co Ltd | Method and device for starting operating system |
| JP4366207B2 (en) * | 2004-02-18 | 2009-11-18 | キヤノン株式会社 | PRINT CONTROL DEVICE, PRINT DEVICE, PROGRAM START METHOD, AND PROGRAM |
| US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
| JP4885798B2 (en) * | 2007-06-04 | 2012-02-29 | 株式会社リコー | Information processing apparatus and image processing apparatus |
-
2012
- 2012-04-18 JP JP2012094554A patent/JP5955618B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013222372A (en) | 2013-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8533449B2 (en) | Multi-phase resume from hibernate | |
| US9658863B2 (en) | Information processing apparatus and control method therefor | |
| JP5955618B2 (en) | Electronics | |
| CN106095416B (en) | Jump processing method and device in application program and intelligent terminal | |
| TWI685744B (en) | Command processing method and storage controller using the same | |
| JP2006268377A (en) | Program start-up controller and program start-up control method | |
| JP2009175904A (en) | Multiprocessor processing system | |
| US9934100B2 (en) | Method of controlling memory swap operation and data processing system using same | |
| CN106168932B (en) | Flash control method and device | |
| JP2012068797A (en) | Start-up acceleration method, information processing apparatus and program | |
| JP2021044744A5 (en) | IMAGE PROCESSING DEVICE, CONTROL METHOD THEREOF, AND PROGRAM | |
| JP2007065753A (en) | Starting method and navigation device | |
| JP2014089758A (en) | Data reader | |
| JP6471012B2 (en) | Semiconductor memory, storage device, host device, data processing system, data writing device, data writing program, control program, and data writing method | |
| CN113885949A (en) | Quick startup method and system | |
| JP5630798B1 (en) | Processor and method | |
| TW201727435A (en) | Electronic device with multi-core processor and management method for multi-core processor | |
| JP2010277495A (en) | Compressive recording device and compressive recording method | |
| JP2013125288A (en) | Data processing device and data processing method | |
| JP2010129106A (en) | Nonvolatile semiconductor memory device | |
| JP6080490B2 (en) | Information processing apparatus, activation method, and program | |
| US9208076B2 (en) | Nonvolatile storage device and method of storing data thereof | |
| US10185604B2 (en) | Methods and apparatus for software chaining of co-processor commands before submission to a command queue | |
| JP2006330124A (en) | Data processor | |
| JP6323155B2 (en) | Data processing apparatus and data processing apparatus control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160615 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5955618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |