JP5921449B2 - コントローラ - Google Patents
コントローラ Download PDFInfo
- Publication number
- JP5921449B2 JP5921449B2 JP2013007329A JP2013007329A JP5921449B2 JP 5921449 B2 JP5921449 B2 JP 5921449B2 JP 2013007329 A JP2013007329 A JP 2013007329A JP 2013007329 A JP2013007329 A JP 2013007329A JP 5921449 B2 JP5921449 B2 JP 5921449B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- control program
- control
- processing
- scenario
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 87
- 238000004088 simulation Methods 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 76
- 230000002093 peripheral effect Effects 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 17
- 238000009826 distribution Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000003754 machining Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Programmable Controllers (AREA)
Description
特に、マルチコントローラシステムにおいて、複数のコントローラを跨いで次工程への遷移が行われる場合、制御プログラムは自コントローラの制御信号のオン・オフ状態を確認すると同時に、次工程への遷移に関係する他コントローラの制御信号のオン・オフ状態を確認し、次工程への遷移が可能な状態であるか否かを判定する必要がある。次工程への遷移が可能な状態であれば、周辺装置を動作させて次工程に遷移するように制御プログラムのI/O処理を実行する。
また、別の手段として、JTAGエミュレータのようなデバッグ用機器を用いて制御プログラムをデバッグ実行し、制御プログラムをブレークで強制停止させ、ステップ実行・変数ウオッチ・変数の値変更などを行って制御プログラムのI/O処理を検証する方法があった。
さらには、制御プログラムのI/O処理に不具合が発見された場合は、直ちに制御プログラムを強制停止させて不具合の原因を調査し、不具合を解消する必要がある。
しかし、複数のコントローラで実行中の制御プログラムを強制停止させるためには、コントローラと対応する各々のユーティリティプログラムを操作して個別に制御プログラムを停止させることになる。このため、複数のユーティリティプログラムを同時に操作して複数のコントローラで実行中の制御プログラムを一斉に強制停止させることが困難である、という課題があった。
一般的に、コントローラは、機械装置の制御盤内に組み込まれていることが多い。また、プロセッサはコントローラの筐体内部に組み込まれていることが多い。すなわち、デバッグ用機器とプロセッサとの間を前述した専用線で接続するためには、一端をプロセッサと接続した専用線をコントローラの筐体外部に引き出して、さらに、機械装置の制御盤の外部に専用線を引き出してデバッグ用機器と接続する必要がある。このため、機械装置の構造(例えば制御盤の取付け位置)によって、この専用線を外部に引き出すことが困難な場合がある、という課題があった。
しかしながら、特許文献1に記載の複数のコントローラモデルによるシミュレーションにおいて、制御プログラムのI/O処理に不具合が発見された場合に、複数のコントローラモデルで実行中のすべての制御プログラムを一斉に強制停止する手段を有していない。このため、上述したような複数のコントローラを跨いで次工程への遷移が行われる場合は、不具合発生時の自コントローラと他コントローラの制御信号のオン・オフ状態を併せて確認し、不具合の原因を調査することが困難である、という課題があった。
図1は、この発明の実施の形態1によるコントローラを複数備えた連係シミュレーションシステムを示す構成図である。
図1に示す連係シミュレーションシステムは、複数個のコントローラ1が外部接続バス100によって相互に接続されることで構成されている。それぞれのコントローラ1は、制御プログラム実行部2、デバイスアクセスI/F3、外部接続バスI/F4、デバイスアクセス制御部5、実デバイスメモリ6、模擬デバイスメモリイメージ7、シナリオプログラム実行部8、入出力イベント制御部9、リモートデバイスアクセスI/F10、連係シミュレーション制御部11を備えている。
図2は、制御プログラム20のI/O処理を説明するためのフローチャートである。
制御プログラム実行部2による制御プログラム20の実行中にI/O処理要求が発生すると、デバイスアクセスI/F3を介してデバイスアクセス制御部5にI/O処理要求が通知される(ステップST1)。次に、デバイスアクセス制御部5が、このI/O処理要求がシミュレーション対象のI/Oであるかを判定し(ステップST2)、シミュレーション対象のI/Oであると判定された場合(ステップST2のYESの場合)は、デバイスアクセス制御部5が、目的I/Oと対応する模擬デバイスメモリイメージ7のメモリアドレスを取得する(ステップST3a)。一方、ステップST2において、シミュレーション対象のI/Oではないと判定された場合(ステップST2のNOの場合)は、デバイスアクセス制御部5が、目的I/Oと対応する実デバイスメモリ6のメモリアドレスを取得する(ステップST3b)。次に、ステップST3aまたはステップST3bで取得したメモリアドレスに対して、デバイスアクセス制御部5は、I/O処理を実行する(ステップST4)。要求されたI/O処理が書込み処理の場合(ステップST5のYESの場合)は、書込み処理を実行し(ステップST6a)、要求されたI/O処理が読出し処理の場合(ステップST5のNOの場合)は、読出し処理の実行結果を制御プログラム実行部2に渡す(ステップST6b)。
まず、入出力イベント制御部9がリモートデバイスアクセス1/F10を介して実デバイスメモリ6と模擬デバイスメモリイメージ7の値を読み出す(ステップST11)。次に、ステップST11の読出し結果とシナリオプログラム80の実行開始条件とを比較し、シナリオプログラム80の実行開始条件が成立しているかを判定する(ステップST12)。シナリオプログラム80の実行開始条件が成立しなかった場合(ステップST12のNOの場合)は、実行開始条件の判定処理を終了する。
一般に、大型の機械装置は多数の周辺装置を複数のコントローラで制御されるように構成されているが、ここでは説明の便宜上、機械装置の構成として、外部接続バスで相互接続されている2基のコントローラ(コントローラaとコントローラb)、および3つの周辺装置(ワーク配給装置とワーク搬送装置とワーク加工装置)があって、ワーク配給装置とワーク搬送装置がコントローラaに接続され、ワーク加工装置がコントローラbに接続されているものとする。また、コントローラaでは制御プログラム20aがI/O処理を行ってワーク配給装置とワーク搬送装置の動作を制御し、コントローラbでは制御プログラム20bがI/O処理を行ってワーク加工装置の動作を制御するものとする。この制御プログラム20aと20bのI/O処理が所望の動作を行うかをシミュレーションで検証する。
図4中の制御信号の出力Y0010は機械装置全体の始動信号、出力Y0018はワーク配給装置を駆動するための制御信号、出力Y0019はワーク搬送装置を駆動するための制御信号、出力Y0038はワーク加工装置を駆動するための制御信号、制御データD200はワーク加工装置の制御データであり、これらをシミュレーション対象のI/Oに設定し、制御プログラム20a、20bのI/O処理によって制御信号のオン・オフや制御データの更新を制御する。
また、この実施の形態1では、2基のコントローラによる制御プログラムのI/O処理のシミュレーション方法について説明したが、コントローラまたは外部接続バス100のハードウェア上の制約の範囲内で1基以上のコントローラを外部接続バス100に接続して連係シミュレーションシステムを構成してもよい。
図6は、この発明の実施の形態2におけるコントローラ1の基本構成を示す図である。図1に示した実施の形態1のコントローラ1との違いは、模擬デバイスパラメータ保持部12と、模擬デバイスパラメータ設定I/F13と、シナリオプログラム実行開始条件保持部14と、シナリオプログラム実行開始条件設定I/F15と、を含むようにコントローラ1が構成されている点であり、シミュレーション対象のI/Oの設定と、シミュレーションに用いるシナリオプログラム80の設定をコントローラ外部から容易に設定できるようになっている。
なお、コントローラ1におけるその他の構成については、実施の形態1と同様であるため、図1に示した構成と同一部分については同一符号を付してその説明を省略する。
この発明の実施の形態1におけるコントローラを用いた連係シミュレーションシステムにおいて、図3に示したシナリオプログラム実行開始条件の判定処理を、制御プログラム20によるI/O処理が実行された直後ではなく、任意の周期で反復実行されるようにしてもよく、これを実施の形態3として説明する。その他の構成は実施の形態1または実施の形態2と同様である。
Claims (8)
- マルチコントローラ構成で、I/O処理によって周辺装置の動作を制御する制御プログラムのシミュレーションを実施するコントローラであって、
前記周辺装置に対する制御信号のオン・オフまたは当該周辺装置の制御データの読み書きのうちの少なくともいずれかをI/O処理として実行するための前記制御プログラムを実行する制御プログラム実行部と、
前記制御プログラム実行部によるI/O処理を中継すると共に、前記I/O処理がシミュレーション対象のI/O処理であった場合、当該I/O処理を行うデバイスアクセス制御部と、
前記制御プログラムのI/O処理のシミュレーション実行と対応する応答処理をシミュレーション実行し、前記制御プログラムによるI/O処理が所望の動作を行っているかを判定し、所望の動作を行っていない場合は、当該制御プログラムの実行停止要求を行うためのシナリオプログラムを実行するシナリオプログラム実行部と、
前記シナリオプログラム実行部から前記制御プログラムの実行停止要求を受けた場合は、自コントローラでシミュレーション実行中の前記制御プログラムを強制停止させると同時に、他コントローラに対して制御プログラムのリモート停止要求を通知し、かつ、当該リモート停止要求の通知を受けた場合は、自コントローラでシミュレーション実行中の前記制御プログラムのI/O処理を強制停止させる連係シミュレーション制御部とを備えたコントローラ。 - 周辺装置に関するI/O処理のデータを格納する実デバイスメモリと、
シミュレーション時のI/O処理のデータを格納する模擬デバイスメモリイメージと、
制御プログラム実行部とデバイスアクセス制御部間のインタフェースであるデバイスアクセスI/Fと、
前記デバイスアクセスI/Fと他のコントローラ間のインタフェースである外部接続バスI/Fとを備え、
前記デバイスアクセス制御部は、前記制御プログラム実行部のI/O処理を中継して、前記実デバイスメモリ及び前記模擬デバイスメモリイメージにアクセスすると共に、
前記制御プログラム実行部及び前記デバイスアクセス制御部は、前記デバイスアクセスI/Fと前記外部接続バスI/Fとを介して他のコントローラのI/O処理を実行することを特徴とする請求項1記載のコントローラ。 - 実デバイスメモリ及び模擬デバイスメモリイメージの値を参照して、シナリオプログラム実行部の開始条件を判定して、判定結果が開始であった場合は前記シナリオプログラム実行部におけるシナリオプログラムの実行を開始させる入出力イベント制御部と、
デバイスアクセス制御部と外部接続バスI/Fとに接続され、前記シナリオプログラム実行部及び前記入出力イベント制御部が、前記実デバイスメモリからの読出要求または前記模擬デバイスメモリイメージの読み書き要求を中継するリモートデバイスI/Fとを備え、
前記シナリオプログラム実行部は、前記リモートデバイスI/Fを介して自コントローラの前記模擬デバイスメモリイメージの読み書き処理を実行すると共に、前記模擬デバイスメモリイメージの書込み処理を実行して前記制御プログラムのI/O処理と対応する応答をシミュレーションし、かつ、前記模擬デバイスメモリイメージの読出し処理を実行して前記制御プログラムのI/O処理が所望の動作を行っているかを検証することを特徴とする請求項2記載のコントローラ。 - シナリオプログラムの実行開始条件を、
(ア)任意の制御信号のオフからオンへの遷移またはオンからオフへの遷移、
(イ)任意の周辺装置の制御データの値と期待値との論理演算結果、
(ウ)前記(ア)と前記(イ)との論理積または論理和、
のいずれかとして定義することを特徴とする請求項3記載のコントローラ。 - シナリオプログラムの実行開始条件を保持するシナリオプログラム実行開始条件保持部と、
コントローラの外部から前記シナリオプログラム実行開始条件保持部に対して前記実行開始条件を設定するためのシナリオプログラム実行開始条件設定I/Fとを備えたことを特徴とする請求項4記載のコントローラ。 - シミュレーション対象のI/O処理のデータを模擬デバイスメモリイメージに割り付けるための模擬デバイスパラメータを保持する模擬デバイスパラメータ保持部と、
コントローラの外部から前記模擬デバイスパラメータ保持部に対して前記模擬デバイスパラメータを設定するための模擬デバイスパラメータ設定I/Fとを備えたことを特徴とする請求項2から請求項5のうちのいずれか1項記載のコントローラ。 - 入出力イベント制御部は、制御プログラムのI/O処理が実行されたことをデバイスアクセス制御部から通知を受けた時点で、自コントローラのリモートデバイスアクセスI/Fと前記デバイスアクセス制御部とを介した自コントローラの実デバイスメモリと模擬デバイスメモリイメージの読出し処理、及び、自コントローラの前記リモートデバイスアクセスI/Fと外部接続バスI/Fと他コントローラの前記リモートデバイスアクセスI/Fと他コントローラの前記デバイスアクセス制御部とを介した他コントローラの前記実デバイスメモリと前記模擬デバイスメモリイメージの読出し処理を実行し、シナリオプログラム実行開始条件の判定処理を行うことを特徴とする請求項3から請求項5のうちのいずれか1項記載のコントローラ。
- 入出力イベント制御部によるシナリオプログラム実行開始条件の判定処理を任意の周期で反復実行することを特徴とする請求項7記載のコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007329A JP5921449B2 (ja) | 2013-01-18 | 2013-01-18 | コントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007329A JP5921449B2 (ja) | 2013-01-18 | 2013-01-18 | コントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014137781A JP2014137781A (ja) | 2014-07-28 |
JP5921449B2 true JP5921449B2 (ja) | 2016-05-24 |
Family
ID=51415227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013007329A Active JP5921449B2 (ja) | 2013-01-18 | 2013-01-18 | コントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5921449B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3018912B2 (ja) * | 1994-08-12 | 2000-03-13 | 横河電機株式会社 | 検証支援システム |
JPH11219209A (ja) * | 1998-02-04 | 1999-08-10 | Fuji Electric Co Ltd | 汎用plcのオフラインシミュレーション装置 |
JP2001075643A (ja) * | 1999-09-09 | 2001-03-23 | Hitachi Zosen Corp | 制御プログラムのシミュレーション方法およびシミュレーション装置 |
JP2003162304A (ja) * | 2001-11-27 | 2003-06-06 | Mazda Motor Corp | 設備制御のシミュレーション方法及びその装置 |
-
2013
- 2013-01-18 JP JP2013007329A patent/JP5921449B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014137781A (ja) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI602121B (zh) | 更新伺服器映像檔的技術 | |
US9317397B2 (en) | Programmable logic controller (PLC) simulation system, PLC simulator, recording medium, and simulation method | |
JP2018097663A (ja) | 制御システム、制御プログラムおよび制御方法 | |
JP6481267B2 (ja) | プログラマブル表示器 | |
JP6433635B1 (ja) | シミュレーション装置およびシミュレーション方法 | |
JP2015176340A (ja) | プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法 | |
JP6175788B2 (ja) | マイクロプログラムを更新可能な電子機器 | |
JP4600601B1 (ja) | デバッグ支援装置、デバッグ支援方法及びデバッグ支援プログラム | |
WO2018070041A1 (ja) | シミュレーション装置 | |
JP6362821B2 (ja) | 制御装置、制御方法および命令セット | |
JP5921449B2 (ja) | コントローラ | |
US9953293B2 (en) | Method for controlling changes of replication directions in a multi-site disaster recovery environment for high available application | |
JP2016045712A (ja) | プログラマブルロジックコントローラ | |
US11262727B2 (en) | Integrated simulation system having improved operability | |
KR102434126B1 (ko) | Plc 프로그램 처리 장치 | |
JP2016024798A (ja) | 冗長化コントローラシステム、その待機系コントローラ | |
JP5212508B2 (ja) | デバッグ装置 | |
JP2010033192A (ja) | 情報処理装置装置、及びその制御方法、コンピュータプログラム、記憶媒体 | |
JP2008165324A (ja) | プログラム作成支援装置 | |
JP2009276985A (ja) | 半導体集積回路装置 | |
CN109483552B (zh) | 一种基板搬送机器人系统软硬件调试方法及设备 | |
JP5951123B2 (ja) | 制御装置 | |
WO2024084602A1 (ja) | シミュレーションプログラム、シミュレーション方法及びシミュレーション装置 | |
WO2023119524A1 (ja) | シミュレーションプログラム、シミュレーション方法及びシミュレーション装置 | |
JP2009244952A (ja) | モーションコントローラ、シミュレーション方法及びシミュレーションプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5921449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |