JP5917185B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5917185B2
JP5917185B2 JP2012035080A JP2012035080A JP5917185B2 JP 5917185 B2 JP5917185 B2 JP 5917185B2 JP 2012035080 A JP2012035080 A JP 2012035080A JP 2012035080 A JP2012035080 A JP 2012035080A JP 5917185 B2 JP5917185 B2 JP 5917185B2
Authority
JP
Japan
Prior art keywords
layer
region
light
abbreviation
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012035080A
Other languages
English (en)
Other versions
JP2013137484A5 (ja
JP2013137484A (ja
Inventor
山崎 舜平
舜平 山崎
池田 隆之
隆之 池田
青木 健
健 青木
宗広 上妻
宗広 上妻
中川 貴史
貴史 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012035080A priority Critical patent/JP5917185B2/ja
Publication of JP2013137484A publication Critical patent/JP2013137484A/ja
Publication of JP2013137484A5 publication Critical patent/JP2013137484A5/ja
Application granted granted Critical
Publication of JP5917185B2 publication Critical patent/JP5917185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、表示装置に関する。特に、エレクトロルミネセンス表示装置に関する。また、該表示装置を具備する電子機器に関する。
携帯電話機、テレビ受像器など様々な電子機器に表示装置が具備されている。表示装置としては、薄型、軽量化の面においてエレクトロルミネセンス(EL;Electroluminescence、以下ELとも表記する)素子を用いたエレクトロルミネセンス表示装置が注目されている。
EL表示装置に含まれるEL素子は、当該素子を流れる電流量に応じて駆動される。そのため、表示部における各画素は、電流を供給するための配線(以下、電流供給線とも表記する)と接続されている。電流供給線は、表示領域外より延設された配線によって構成されている。また、各画素には、EL素子に供給する電流を制御するためのスイッチング素子としてトランジスタが配置されている。
スイッチング素子としてのトランジスタには、非晶質シリコン(アモルファスシリコン;以下、a−Siとも表記する)を含んで構成されたトランジスタと比較して、電界効果移動度が高く、電気的特性に優れていることから、多結晶シリコン(ポリシリコン;以下、p−Siとも表記する)を含んで構成されたトランジスタを用いるのがより適している。但し、p−Siを含んで構成されたトランジスタは、結晶粒界における結合の欠陥に起因して、しきい値電圧等の電気的特性にばらつきが生じやすいといった問題点を有している。
そのため、p−Siを含んで構成されたトランジスタを有する画素において、トランジスタのしきい値電圧のばらつきを補償する回路を有する構成が開示されている(例えば、特許文献1)。特許文献1では、各画素が、発光素子と、その駆動トランジスタとに加え、2つのスイッチング部と2つのキャパシタとを含む表示装置の構成を開示している。上述の2つのスイッチング部には、第1乃至第5のトランジスタが含まれる。すなわち、特許文献1に記載の表示装置は、1画素あたり6つのトランジスタを含む構成を有している。
特開2006−259737号公報
高精細を目的として画素の高密度化が進むにつれ、必然的に画素一つ当たりのサイズは微細化するのに対して、各画素ではTFT、ソース配線、ゲート配線などが占める面積の割合が大きくなり開口率が低下してしまう。したがって、規定の画素サイズの中で各画素の高開口率を得るためには画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠となってくる。1画素に含まれる回路要素が多くなるほど、レイアウト面積が拡大し、高開口率化及び/または高精細化を図ることが困難である。
そこで、本発明の一態様は、高精細の表示装置を提供することを課題の一とする。
本発明の一態様は、マトリクス状に配置された複数の画素を含み、水平解像度が350ppi以上である画素部と、画素部に重畳して設けられたカラーフィルタ層と、を有し、画素はそれぞれ、ゲート電極が走査線に電気的に接続され、ソース電極及びドレイン電極の一方が信号線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第1のトランジスタと、ゲート電極が第1のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、ソース電極及びドレイン電極の一方が電流供給線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第2のトランジスタと、一方の電極が第2のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が共通電極に電気的に接続された発光素子と、を含み、発光素子は、少なくともそれぞれ発光色の異なる第1発光層と第2発光層を含む表示装置である。
また、本発明の他の一態様は、マトリクス状に配置された複数の画素を含み、水平解像度が350ppi以上である画素部と、画素部に重畳して設けられたカラーフィルタ層と、を有し、画素はそれぞれ、ゲート電極が走査線に電気的に接続され、ソース電極及びドレイン電極の一方が信号線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第1のトランジスタと、一方の電極が第1のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が容量配線に電気的に接続された容量素子と、ゲート電極が第1のトランジスタのソース電極及びドレイン電極の他方、並びに容量素子の一方の電極に電気的に接続され、ソース電極及びドレイン電極の一方が電流供給線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第2のトランジスタと、一方の電極が第2のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が共通電極に電気的に接続された発光素子と、を含み、発光素子は、少なくともそれぞれ発光色の異なる第1発光層と第2発光層を含む表示装置である。
また、本発明の他の一態様は、マトリクス状に配置された複数の画素を含み、水平解像度が350ppi以上である画素部、及び、画素部に重畳して設けられたカラーフィルタ層を含む表示パネルと、表示パネルの光射出側に配置されたシャッターパネルと、を有し、画素部において、画素はそれぞれ、ゲート電極が走査線に電気的に接続され、ソース電極及びドレイン電極の一方が信号線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第1のトランジスタと、ゲート電極が第1のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、ソース電極及びドレイン電極の一方が電流供給線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第2のトランジスタと、一方の電極が第2のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が共通電極に電気的に接続された発光素子と、を含み、発光素子は、少なくともそれぞれ発光色の異なる第1発光層と第2発光層を含み、シャッターパネルは、液晶素子と、液晶素子の透過状態又は非透過状態を選択するスイッチング素子と、を含む表示装置である。
また、本発明の他の一態様は、マトリクス状に配置された複数の画素を含み、水平解像度が350ppi以上である画素部、及び、画素部に重畳して設けられたカラーフィルタ層を含む表示パネルと、表示パネルの光射出側に配置されたシャッターパネルと、を有し、画素部において、画素はそれぞれ、ゲート電極が走査線に電気的に接続され、ソース電極及びドレイン電極の一方が信号線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第1のトランジスタと、一方の電極が第1のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が容量配線に電気的に接続された容量素子と、ゲート電極が第1のトランジスタのソース電極及びドレイン電極の他方、並びに容量素子の一方の電極に電気的に接続され、ソース電極及びドレイン電極の一方が電流供給線に電気的に接続され、チャネル形成領域が単結晶半導体で構成された第2のトランジスタと、一方の電極が第2のトランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が共通電極に電気的に接続された発光素子と、を含み、発光素子は、少なくともそれぞれ発光色の異なる第1発光層と第2発光層を含み、シャッターパネルは、液晶素子と、液晶素子の透過状態又は非透過状態を選択するスイッチング素子と、を含む表示装置である。
また、上記の表示装置において、シャッターパネルはスイッチング素子として、チャネル形成領域が酸化物半導体で構成された第3のトランジスタを含んでいてもよい。
また、上記の表示装置において、第1発光層の発光色と、第2発光層の発光色は補色の関係であるのが好ましい。
本発明の一態様によって、高精細の表示装置を提供することができる。
表示装置の一態様を説明する平面図及び回路図。 表示装置の一態様を説明する平面図及び断面図。 表示装置に適用する発光素子の一態様を説明する図。 表示装置の一態様を説明する図及び動作の例を説明するフローチャート。 電子機器の一態様を説明する図。 SOI基板の作製方法の一例を説明する図。 シリコン薄膜と単結晶シリコンのラマンシフト測定結果の図。 シリコン薄膜のEBSP測定結果の図。 実施例1のSOI基板を用いて作製したTFTの電気特性測定結果の図。 実施例1のSOI基板を用いて作製したTFTのVth値バラツキの図。
以下、本発明の実施の形態について図面を用いて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等にて用いる第1乃至第N(Nは自然数)という用語は、構成要素の混合を避けるために付した序数詞であり、数的に限定するものではないことを付記する。なお、自然数は特に断りのない限り、1以上として説明する。
(実施の形態1)
本発明の一形態であるアクティブマトリクス型の表示装置について図1及び図2を用いて説明する。
表示装置が有する表示パネルに設けられる表示素子としては、発光素子(発光表示素子ともいう)を用いる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはEL素子が含まれる。
図1及び図2に、表示素子として有機EL素子を適用した表示装置の構成例を示す。図2(A)は表示装置の平面図であり、図2(B)は、図2(A)のA−B及びC−Dにおける断面図である。素子基板610と、封止基板604とは、シール材605によって固着されており、本実施の形態の表示装置は、駆動回路部と(ソース側駆動回路601、ゲート側駆動回路606)、複数の画素630を含む画素部602とを有している。
なお、配線608はソース側駆動回路601及びゲート側駆動回路606に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)609からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基板(PWB)が取り付けられていても良い。本明細書における表示装置には、表示装置本体だけでなく、それにFPC又はPWBが取り付けられた状態をも含むものとする。
なお、図1(A)は、画素部602に含まれる画素630の平面図であり、図1(B)は、画素630の等価回路図である。
画素630は、ゲート電極が走査線641に電気的に接続され、ソース電極及びドレイン電極の一方が信号線643に電気的に接続され、チャネル形成領域が単結晶半導体で構成されたトランジスタ611と、ゲート電極がトランジスタ611のソース電極及びドレイン電極の他方に電気的に接続され、ソース電極及びドレイン電極の一方が電流供給線644に電気的に接続され、チャネル形成領域が単結晶半導体で構成されたトランジスタ612と、一方の電極がトランジスタ612のソース電極及びドレイン電極の他方に電気的に接続され、他方の電極が共通電極に電気的に接続された、白色発光を呈する発光素子618とを含む。
また、本実施の形態では、画素は、一方の電極がトランジスタ611のソース電極又はドレイン電極に電気的に接続され、他方の電極が容量配線642に電気的に接続された容量素子615を含む。本実施の形態では、トランジスタ611はnチャネル型トランジスタ、トランジスタ612はpチャネル型トランジスタの例である。
スイッチング用トランジスタとして機能するトランジスタ611はゲート電極を兼ねる走査線641、単結晶半導体で構成されたチャネル形成領域を含む半導体層646、ソース電極又はドレイン電極として機能する信号線643を含んで構成され、電流制御用トランジスタとして機能するトランジスタ612は、ゲート電極として機能する導電層650、単結晶半導体で構成されたチャネル形成領域を含む半導体層647、ソース電極又はドレイン電極として機能する導電層649を含んで構成されている。トランジスタ611とトランジスタ612とは、半導体層646と導電層650とに接して設けられる導電層648によって電気的に接続されており、導電層648はトランジスタ611のソース電極又はドレイン電極として機能する。
半導体層646、647のチャネル形成領域として、単結晶半導体を用いる。チャネル形成領域として単結晶半導体を用いると、トランジスタサイズを微細化することが可能となるため、表示部において画素をさらに高精細化することができる。
半導体層646、647を構成する単結晶半導体基板としては、代表的には、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板、化合物半導体基板(SiC基板、サファイア基板、GaN基板等)などの半導体基板を用いることができる。好適には、絶縁表面上に単結晶半導体層が設けられたSOI(Silicon On Insulator)基板を用いることができる。
SOI基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体層を形成する方法等を用いることができる。
本実施の形態では、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板610上のどちらか一方に絶縁層603を形成する。単結晶半導体基板と素子基板610を、絶縁層603を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体層646、647として単結晶半導体層を素子基板610上に形成する。なお、実施例1にて、SOI基板の具体的な作製方法及び、単結晶半導体層の結晶状態についての説明を行う。
また、半導体基板に絶縁分離領域を形成し、絶縁分離された半導体領域を用いてトランジスタ611、612を形成してもよい。
単結晶半導体をチャネル形成領域として用いることで、結晶粒界における結合の欠陥に起因する、トランジスタのしきい値電圧等の電気的特性のばらつきを軽減できるため、本発明の一態様の表示装置は、各画素にしきい値電圧補償用の回路を配置しなくても正常に発光素子を動作させることができる。したがって、一画素における回路要素を削減することが可能となるため、レイアウトの自由度が向上する。よって、表示装置の高精細化を図ることができる。例えば、マトリクス状に配置された複数の画素を一インチあたり350以上含む(水平解像度が350ppi(pixels per inch)以上である)、さらに好ましくは400以上含む(水平解像度が400ppi以上である)構成とすることが可能となる。
さらに、単結晶半導体をチャネル形成領域として用いたトランジスタは、高い電流駆動能力を維持したまま、微細化が可能である。該微細なトランジスタを用いることで表示に寄与しない回路部の面積を縮小することができるため、表示部においては表示面積が拡大し、かつ表示装置の狭額縁化が達成できる。
本実施の形態では、走査線641、容量配線642、及び導電層650を同工程で形成し、信号線643、電流供給線644、導電層648、及び導電層649を同工程でそれぞれ形成している。
また、発光素子618に重畳するように、カラーフィルタ層634が画素の色にあわせて設けられている。
画素部602に少なくとも2色以上の画素、例えば青(B)、緑(G)、赤(R)などを含むことで、多色表示を行う表示装置とすることができる。または、単色表示を行う表示装置としてもよい。
カラーフィルタ層はそれぞれ各画素の色に対応して設ければよく、例えば、青(B)の画素のカラーフィルタ層を青色とし、緑(G)の画素のカラーフィルタ層を緑色とし、赤(R)の画素のカラーフィルタ層を赤色とすればよい。
発光素子618はそれぞれ反射性を有する電極613と、EL層616と、透光性を有する電極617とを有する。反射性を有する電極613及び透光性を有する電極617は、一方が陽極として用いられ、他方が陰極として用いられる。
発光素子618は反射性を有する電極613を導電層649と接して設けることによって、トランジスタ612と電気的に接続する。
EL層616は、少なくともそれぞれ発光色の異なる第1発光層と第2発光層を積層させた構成とする。例えば、それぞれ発光色の異なる第1発光層と第2発光層を積層させた構成とし、それぞれの発光層における発光色を補色の関係とすることで、発光素子から得られる発光を白色発光とすることができる。または、EL層616を、それぞれ発光色の異なる第1発光層、第2発光層及び第3発光層を積層させた構成とし、それぞれの発光層における発光色を赤色、緑色、青色とすることで、発光素子から得られる発光を白色発光とすることができる。このように白色発光が可能な発光素子を、赤色(R)、緑色(G)、青色(B)の各カラーフィルタ層と重畳させると、フルカラー表示が可能な表示装置とすることができる。
また、EL層616は、発光層の他に正孔注入層、正孔輸送層、電子輸送層、電子注入層等を有する積層構造とすることもできる。また、EL層を複数層積層させてもよく、EL層の一と他のEL層との間に電荷発生層を設けてもよい。なお、陽極と陰極の間に発光層を複数層積層することで、例えば白色発光を呈する発光素子とすることができる。
なお、反射性を有する電極613とEL層616との間に、透光性を有する導電層を設けてもよい。該透光性を有する導電層は、それぞれの画素において反射性を有する電極613と透光性を有する電極617との光学距離を調整する機能を有する。各発光素子でマイクロキャビティにより所望のスペクトルを増強させることで、色純度の高い表示パネルを実現できる。
EL層616を画素毎にメタルマスクにより塗り分けせず、連続膜で形成することによりメタルマスクを用いることにより生じる歩留まりの低下や工程の複雑化を回避することができる。よって高精細で色再現性の高い表示パネルを実現することが可能となる。
また、発光素子618と重畳するカラーフィルタ層634は、フォトリソグラフィ工程及びエッチング工程によって所定の形状に加工することができる。よって、微細なパターンのカラーフィルタ層を制御性よく形成することができ、高精細な表示装置を得ることができる。
また、画素間の領域や駆動回路部と重畳するように遮光層635を設けてもよい。遮光層635は、光を反射、又は吸収し、遮光性を有する材料を用いる。例えば、黒色の有機樹脂を用いることができ、感光性又は非感光性のポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック、チタンブラック等を混合させて形成すればよい。また、遮光性の金属膜を用いることもでき、例えばクロム、モリブデン、ニッケル、チタン、コバルト、銅、タングステン、又はアルミニウムなどを用いればよい。
遮光層635の形成方法は特に限定されず、材料に応じて、蒸着法、スパッタ法、CVD法などの乾式法、又はスピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法等)、印刷法(スクリーン印刷、オフセット印刷等)などの湿式法を用い、必要に応じてエッチング法(ドライエッチング又はウエットエッチング)により所望のパターンに加工すればよい。
遮光層635は隣り合う画素への光漏れを防止することができるため、遮光層635を設けることで高コントラスト及びより高精細な表示を行うことが可能になる。
なお、ソース側駆動回路601はnチャネル型トランジスタ623とpチャネル型トランジスタ624とを組み合わせたCMOS回路が形成される。また、駆動回路は、トランジスタで形成される種々のCMOS回路、PMOS回路又はNMOS回路で形成しても良い。
また、駆動方式にデジタル方式を適用すると、アナログ方式に比べて駆動回路で必要な回路構成もさらに複雑になり、トランジスタの集積度も向上させる必要がある。本実施の形態で駆動回路に用いるトランジスタ623、トランジスタ624は、高い電流駆動能力を有し、高速動作が可能な、単結晶半導体をチャネル形成領域として用いた微細なトランジスタである。
また、本実施の形態では、基板上にソース側駆動回路及びゲート側駆動回路を形成する例を示すが、必ずしもその必要はなく、ソース側駆動回路及びゲート側駆動回路の一部、又は全部を基板上ではなく外部に形成することもできる。
なお、反射性を有する電極613の端部を覆って絶縁物614が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
また、被覆性を良好なものとするため、絶縁物614の上端部又は下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物614の材料としてポジ型の感光性アクリルを用いた場合、絶縁物614の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物614として、光の照射によってエッチャントに不溶解性となるネガ型、或いは光の照射によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
さらにシール材605で封止基板604を素子基板610と貼り合わせることにより、素子基板610、封止基板604、及びシール材605で囲まれた空間607に発光素子618が備えられた構造になっている。なお、空間607には、充填材が充填されており、不活性気体(窒素やアルゴン等)が充填される場合の他、有機樹脂、シール材605で充填される場合もある。有機樹脂及びシール材605には吸湿性を有する物質を含む材料を用いてもよい。
なお、シール材605にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板604に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、ポリエステル又はアクリル等からなるプラスチック基板を用いることができる。
本実施の形態のように、下地膜となる絶縁層603を素子基板610とトランジスタの半導体層の間に設けてもよい。絶縁層603は、素子基板610等の外部からの水等の汚染物質から素子を保護する保護層、封止膜としても機能する。絶縁層603を設けることで、発光素子の劣化を軽減し、表示装置の耐久性や寿命を向上させることができる。
絶縁層603としては窒化膜、及び窒化酸化膜の単層又は積層を用いることができる。具体的には、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムなどを用いて、材料に合わせてCVD法、スパッタ法等により形成することができる。好ましくは、窒化珪素を用いてCVD法により形成するとよい。絶縁層603の膜厚は100nm以上1μm以下程度とすればよい。また、絶縁層603として、酸化アルミニウム膜、DLC膜、窒素含有炭素膜、硫化亜鉛及び酸化珪素を含む膜(ZnS・SiO膜)を用いてもよい。
または、絶縁層603として、膜厚の薄いガラス基板を用いることができる。例えば、30μm以上100μm以下の厚さのガラス基板を用いることができる。
また、素子基板610の下面(発光素子が設けられる面と対向する面)には、金属板を設けてもよい。また、絶縁層603を設ける場合には金属板を素子基板610の代わりに用いてもよい。金属板の膜厚に特に限定はないが、例えば、10μm以上200μm以下のものを用いると、表示装置の軽量化が図れるため好ましい。また、金属板を構成する材料としては特に限定はないが、アルミニウム、銅、ニッケル等の金属、または、アルミニウム合金若しくはステンレスなどの金属の合金などを好ましく用いることができる。
金属板と素子基板610とは、接着層によって接着して設けることができる。接着層としては、可視光硬化性、紫外線硬化性、または熱硬化性の接着剤を用いることができる。これらの接着剤の材質としては、例えばエポキシ樹脂やアクリル樹脂、シリコーン樹脂、フェノール樹脂などが挙げられる。接着層に乾燥剤となる吸水物質を含ませてもよい。
本実施の形態において、表示装置に適用できるトランジスタ611、トランジスタ612、トランジスタ623、トランジスタ624の構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、2つ形成されるダブルゲート構造もしくは3つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。
ゲート電極、及び同工程で形成される配線層(例えば、走査線641、容量配線642、及び導電層650)の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された2層の積層構造、または銅層上にモリブデン層を積層した2層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した2層構造、窒化チタン層とモリブデン層とを積層した2層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層構造とすることが好ましい。
ゲート絶縁層は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC)、テトラメチルシラン(TMS:化学式Si(CH)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC)、トリスジメチルアミノシラン(SiH(N(CH)等のシリコン含有化合物を用いることができる。
ソース電極又はドレイン電極として機能する導電層、及び同工程で形成される配線層(例えば、信号線643、電流供給線644、導電層648、及び導電層649)の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等が挙げられる。また、熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。例えば、Al単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Alと組み合わせる耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
トランジスタ611、612、623、624を覆う絶縁膜619は、乾式法や湿式法で形成される無機絶縁膜、有機絶縁膜を用いることができる。例えば、CVD法やスパッタリング法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜、酸化ガリウム膜などを用いることができる。また、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。シロキサン系樹脂は塗布法により成膜し、焼成することによって絶縁膜419として用いることができる。
なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜619を形成してもよい。例えば、無機絶縁膜上に有機樹脂膜を積層する構造としてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本実施の形態はカラー表示の表示パネルに限定されるものではなく、モノクロ表示の表示パネルに適用することもできる。
以上のように、本発明の一態様により、高精細の表示装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、本発明の一態様である表示装置に用いる有機EL発光を呈する発光素子の素子構造の一例について説明する。
図3(A)に示す発光素子は、反射性を有する電極613と、反射性を有する電極613上のEL層616と、EL層616上の透光性を有する電極617と、を有する。
EL層616は、少なくとも発光性の有機化合物を含む発光層が含まれていれば良い。そのほか、電子輸送性の高い物質を含む層、正孔輸送性の高い物質を含む層、電子注入性の高い物質を含む層、正孔注入性の高い物質を含む層、バイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)を含む層等を適宜組み合わせた積層構造を構成することができる。本実施の形態において、EL層616は、反射性を有する電極613側から、正孔注入層701、正孔輸送層702、発光層703、電子輸送層704、及び電子注入層705の順で積層されている。
図3(A)に示す発光素子の構成例及び作製方法について説明する。
まず、反射性を有する電極613を形成する。反射性を有する電極613は、光の取り出し方向と反対側に設けられ、反射性を有する材料を用いて形成される。反射性を有する材料としては、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料を用いることができる。そのほか、アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金などのアルミニウムを含む合金(アルミニウム合金)や銀と銅の合金などの銀を含む合金を用いることもできる。銀と銅の合金は、耐熱性が高いため好ましい。さらに、アルミニウム合金膜に接する金属膜、又は金属酸化物膜を積層することでアルミニウム合金膜の酸化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、酸化チタンなどが挙げられる。上述の材料は、地殻における存在量が多く安価であるため、発光素子の作製コストを低減することができ、好ましい。
本実施の形態においては、反射性を有する電極613を発光素子の陽極として用いる場合を例に説明する。但し、本発明の実施の形態はこれに限られない。
次に、反射性を有する電極613上に、EL層616を形成する。本実施の形態において、EL層616は、正孔注入層701、正孔輸送層702、発光層703、電子輸送層704、電子注入層705を有する。
正孔注入層701は、正孔注入性の高い物質を含む層である。正孔注入性の高い物質としては、例えば、モリブデン酸化物、チタン酸化物、バナジウム酸化物、レニウム酸化物、ルテニウム酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物、銀酸化物、タングステン酸化物、マンガン酸化物等の金属酸化物を用いることができる。また、フタロシアニン(略称:HPc)、銅(II)フタロシアニン(略称:CuPc)等のフタロシアニン系の化合物を用いることができる。
また、低分子の有機化合物である4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、4,4’−ビス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ビフェニル(略称:DPAB)、4,4’−ビス(N−{4−[N’−(3−メチルフェニル)−N’−フェニルアミノ]フェニル}−N−フェニルアミノ)ビフェニル(略称:DNTPD)、1,3,5−トリス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ベンゼン(略称:DPA3B)、3−[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzPCA1)、3,6−ビス[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzPCA2)、3−[N−(1−ナフチル)−N−(9−フェニルカルバゾール−3−イル)アミノ]−9−フェニルカルバゾール(略称:PCzPCN1)等の芳香族アミン化合物等を用いることができる。
さらに、高分子化合物(オリゴマー、デンドリマー、ポリマー等)を用いることもできる。例えば、ポリ(N−ビニルカルバゾール)(略称:PVK)、ポリ(4−ビニルトリフェニルアミン)(略称:PVTPA)、ポリ[N−(4−{N’−[4−(4−ジフェニルアミノ)フェニル]フェニル−N’−フェニルアミノ}フェニル)メタクリルアミド](略称:PTPDMA)、ポリ[N,N’−ビス(4−ブチルフェニル)−N,N’−ビス(フェニル)ベンジジン](略称:Poly−TPD)などの高分子化合物が挙げられる。また、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)(PEDOT/PSS)、ポリアニリン/ポリ(スチレンスルホン酸)(PAni/PSS)等の酸を添加した高分子化合物を用いることができる。
特に、正孔注入層701として、正孔輸送性の高い有機化合物にアクセプター性物質を含有させた複合材料を用いることが好ましい。正孔輸送性の高い物質にアクセプター性物質を含有させた複合材料を用いることにより、反射性を有する電極613からの正孔注入性を良好にし、発光素子の駆動電圧を低減することができる。これらの複合材料は、正孔輸送性の高い物質とアクセプター物質とを共蒸着することにより形成することができる。該複合材料を用いて正孔注入層701を形成することにより、反射性を有する電極613からEL層616への正孔注入が容易となる。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物(オリゴマー、デンドリマー、ポリマー等)など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、10−6cm/Vs以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
複合材料に用いることのできる有機化合物としては、例えば、TDATA、MTDATA、DPAB、DNTPD、DPA3B、PCzPCA1、PCzPCA2、PCzPCN1、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB又はα−NPD)、N,N’−ビス(3−メチルフェニル)−N,N’−ジフェニル−[1,1’−ビフェニル]−4,4’−ジアミン(略称:TPD)、4−フェニル−4’−(9−フェニルフルオレン−9−イル)トリフェニルアミン(略称:BPAFLP)等の芳香族アミン化合物や、4,4’−ジ(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)、9−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール(略称:CzPA)、9−フェニル−3−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール(略称:PCzPA)、1,4−ビス[4−(N−カルバゾリル)フェニル]−2,3,5,6−テトラフェニルベンゼン等のカルバゾール誘導体を用いることができる。
また、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、2−tert−ブチル−9,10−ジ(1−ナフチル)アントラセン、9,10−ビス(3,5−ジフェニルフェニル)アントラセン(略称:DPPA)、2−tert−ブチル−9,10−ビス(4−フェニルフェニル)アントラセン(略称:t−BuDBA)、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジフェニルアントラセン(略称:DPAnth)、2−tert−ブチルアントラセン(略称:t−BuAnth)、9,10−ビス(4−メチル−1−ナフチル)アントラセン(略称:DMNA)、9,10−ビス[2−(1−ナフチル)フェニル]−2−tert−ブチルアントラセン、9,10−ビス[2−(1−ナフチル)フェニル]アントラセン、2,3,6,7−テトラメチル−9,10−ジ(1−ナフチル)アントラセン等の芳香族炭化水素化合物を用いることができる。
さらに、2,3,6,7−テトラメチル−9,10−ジ(2−ナフチル)アントラセン、9,9’−ビアントリル、10,10’−ジフェニル−9,9’−ビアントリル、10,10’−ビス(2−フェニルフェニル)−9,9’−ビアントリル、10,10’−ビス[(2,3,4,5,6−ペンタフェニル)フェニル]−9,9’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、2,5,8,11−テトラ(tert−ブチル)ペリレン、ペンタセン、コロネン、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、9,10−ビス[4−(2,2−ジフェニルビニル)フェニル]アントラセン(略称:DPVPA)等の芳香族炭化水素化合物を用いることができる。
また、電子受容体としては、7,7,8,8−テトラシアノ−2,3,5,6−テトラフルオロキノジメタン(略称:F−TCNQ)、クロラニル等の有機化合物や、遷移金属酸化物を挙げることができる。また、元素周期表における第4族乃至第8族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
なお、上述したPVK、PVTPA、PTPDMA、Poly−TPD等の高分子化合物と、上述した電子受容体を用いて複合材料を形成し、正孔注入層701に用いてもよい。
正孔輸送層702は、正孔輸送性の高い物質を含む層である。正孔輸送性の高い物質としては、例えば、NPB、TPD、BPAFLP、4,4’−ビス[N−(9,9−ジメチルフルオレン−2−イル)−N−フェニルアミノ]ビフェニル(略称:DFLDPBi)、4,4’−ビス[N−(スピロ−9,9’−ビフルオレン−2−イル)−N―フェニルアミノ]ビフェニル(略称:BSPB)等の芳香族アミン化合物を用いることができる。ここに述べた物質は、主に10−6cm/Vs以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
また、正孔輸送層702には、CBP、CzPA、PCzPAのようなカルバゾール誘導体や、t−BuDNA、DNA、DPAnthのようなアントラセン誘導体を用いても良い。
また、正孔輸送層702には、PVK、PVTPA、PTPDMA、Poly−TPDなどの高分子化合物を用いることもできる。
発光層703は、発光性の有機化合物を含む層である。発光性の有機化合物としては、例えば、蛍光を発光する蛍光性化合物や燐光を発光する燐光性化合物を用いることができる。
発光層703に用いることができる蛍光性化合物としては、例えば、青色系の発光材料として、N,N’−ビス[4−(9H−カルバゾール−9−イル)フェニル]−N,N’−ジフェニルスチルベン−4,4’−ジアミン(略称:YGA2S)、4−(9H−カルバゾール−9−イル)−4’−(10−フェニル−9−アントリル)トリフェニルアミン(略称:YGAPA)、4−(10−フェニル−9−アントリル)−4’−(9−フェニル−9H−カルバゾール−3−イル)トリフェニルアミン(略称:PCBAPA)などが挙げられる。また、緑色系の発光材料として、N−(9,10−ジフェニル−2−アントリル)−N,9−ジフェニル−9H−カルバゾール−3−アミン(略称:2PCAPA)、N−[9,10−ビス(1,1’−ビフェニル−2−イル)−2−アントリル]−N,9−ジフェニル−9H−カルバゾール−3−アミン(略称:2PCABPhA)、N−(9,10−ジフェニル−2−アントリル)−N,N’,N’−トリフェニル−1,4−フェニレンジアミン(略称:2DPAPA)、N−[9,10−ビス(1,1’−ビフェニル−2−イル)−2−アントリル]−N,N’,N’−トリフェニル−1,4−フェニレンジアミン(略称:2DPABPhA)、N−[9,10−ビス(1,1’−ビフェニル−2−イル)]−N−[4−(9H−カルバゾール−9−イル)フェニル]−N−フェニルアントラセン−2−アミン(略称:2YGABPhA)、N,N,9−トリフェニルアントラセン−9−アミン(略称:DPhAPhA)などが挙げられる。また、黄色系の発光材料として、ルブレン、5,12−ビス(1,1’−ビフェニル−4−イル)−6,11−ジフェニルテトラセン(略称:BPT)などが挙げられる。また、赤色系の発光材料として、N,N,N’,N’−テトラキス(4−メチルフェニル)テトラセン−5,11−ジアミン(略称:p−mPhTD)、7,14−ジフェニル−N,N,N’,N’−テトラキス(4−メチルフェニル)アセナフト[1,2−a]フルオランテン−3,10−ジアミン(略称:p−mPhAFD)などが挙げられる。
また、発光層703に用いることができる燐光性化合物としては、例えば、青色系の発光材料として、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(III)テトラキス(1−ピラゾリル)ボラート(略称:FIr6)、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(III)ピコリナート(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(III)ピコリナート(略称:Ir(CFppy)(pic))、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(III)アセチルアセトナート(略称:FIr(acac))などが挙げられる。また、緑色系の発光材料として、トリス(2−フェニルピリジナト−N,C2’)イリジウム(III)(略称:Ir(ppy))、ビス(2−フェニルピリジナト−N,C2’)イリジウム(III)アセチルアセトナート(略称:Ir(ppy)(acac))、ビス(1,2−ジフェニル−1H−ベンゾイミダゾラト)イリジウム(III)アセチルアセトナート(略称:Ir(pbi)(acac))、ビス(ベンゾ[h]キノリナト)イリジウム(III)アセチルアセトナート(略称:Ir(bzq)(acac))、トリス(ベンゾ[h]キノリナト)イリジウム(III)(略称:Ir(bzq))などが挙げられる。また、黄色系の発光材料として、ビス(2,4−ジフェニル−1,3−オキサゾラト−N,C2’)イリジウム(III)アセチルアセトナート(略称:Ir(dpo)(acac))、ビス[2−(4’−パーフルオロフェニルフェニル)ピリジナト]イリジウム(III)アセチルアセトナート(略称:Ir(p−PF−ph)(acac))、ビス(2−フェニルベンゾチアゾラト−N,C2’)イリジウム(III)アセチルアセトナート(略称:Ir(bt)(acac))、(アセチルアセトナト)ビス[2,3−ビス(4−フルオロフェニル)−5−メチルピラジナト]イリジウム(III)(略称:Ir(Fdppr−Me)(acac))、(アセチルアセトナト)ビス{2−(4−メトキシフェニル)−3,5−ジメチルピラジナト}イリジウム(III)(略称:Ir(dmmoppr)(acac))などが挙げられる。また、橙色系の発光材料として、トリス(2−フェニルキノリナト−N,C2’)イリジウム(III)(略称:Ir(pq))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(III)アセチルアセトナート(略称:Ir(pq)(acac))、(アセチルアセトナト)ビス(3,5−ジメチル−2−フェニルピラジナト)イリジウム(III)(略称:Ir(mppr−Me)(acac))、(アセチルアセトナト)ビス(5−イソプロピル−3−メチル−2−フェニルピラジナト)イリジウム(III)(略称:Ir(mppr−iPr)(acac))などが挙げられる。また、赤色系の発光材料として、ビス[2−(2’−ベンゾ[4,5−α]チエニル)ピリジナト−N,C3’]イリジウム(III)アセチルアセトナート(略称:Ir(btp)(acac))、ビス(1−フェニルイソキノリナト−N,C2’)イリジウム(III)アセチルアセトナート(略称:Ir(piq)(acac))、(アセチルアセトナト)ビス[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(III)(略称:Ir(Fdpq)(acac))、(アセチルアセトナト)ビス(2,3,5−トリフェニルピラジナト)イリジウム(III)(略称:Ir(tppr)(acac))、(ジピバロイルメタナト)ビス(2,3,5−トリフェニルピラジナト)イリジウム(III)(略称:Ir(tppr)(dpm))、2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン白金(II)(略称:PtOEP)等の有機金属錯体が挙げられる。また、トリス(アセチルアセトナト)(モノフェナントロリン)テルビウム(III)(略称:Tb(acac)(Phen))、トリス(1,3−ジフェニル−1,3−プロパンジオナト)(モノフェナントロリン)ユーロピウム(III)(略称:Eu(DBM)(Phen))、トリス[1−(2−テノイル)−3,3,3−トリフルオロアセトナト](モノフェナントロリン)ユーロピウム(III)(略称:Eu(TTA)(Phen))等の希土類金属錯体は、希土類金属イオンからの発光(異なる多重度間の電子遷移)であるため、燐光性化合物として用いることができる。
なお、発光層703としては、上述した発光性の有機化合物(ゲスト材料)を他の物質(ホスト材料)に分散させた構成としてもよい。ホスト材料としては、各種のものを用いることができ、発光性の物質よりも最低空軌道準位(LUMO準位)が高く、最高被占有軌道準位(HOMO準位)が低い物質を用いることが好ましい。
ホスト材料としては、具体的には、トリス(8−キノリノラト)アルミニウム(III)(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(III)(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]キノリナト)ベリリウム(II)(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(III)(略称:BAlq)、ビス(8−キノリノラト)亜鉛(II)(略称:Znq)、ビス[2−(2−ベンゾオキサゾリル)フェノラト]亜鉛(II)(略称:ZnPBO)、ビス[2−(2−ベンゾチアゾリル)フェノラト]亜鉛(II)(略称:ZnBTZ)などの金属錯体、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、2,2’,2’’−(1,3,5−ベンゼントリイル)トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)などの複素環化合物や、9−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール(略称:CzPA)、3,6−ジフェニル−9−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール(略称:DPCzPA)、9,10−ビス(3,5−ジフェニルフェニル)アントラセン(略称:DPPA)、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、9,9’−ビアントリル(略称:BANT)、9,9’−(スチルベン−3,3’−ジイル)ジフェナントレン(略称:DPNS)、9,9’−(スチルベン−4,4’−ジイル)ジフェナントレン(略称:DPNS2)、3,3’,3’’−(ベンゼン−1,3,5−トリイル)トリピレン(略称:TPB3)、9,10−ジフェニルアントラセン(略称:DPAnth)、6,12−ジメトキシ−5,11−ジフェニルクリセンなどの縮合芳香族化合物、N,N−ジフェニル−9−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール−3−アミン(略称:CzA1PA)、4−(10−フェニル−9−アントリル)トリフェニルアミン(略称:DPhPA)、N,9−ジフェニル−N−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール−3−アミン(略称:PCAPA)、N,9−ジフェニル−N−{4−[4−(10−フェニル−9−アントリル)フェニル]フェニル}−9H−カルバゾール−3−アミン(略称:PCAPBA)、N−(9,10−ジフェニル−2−アントリル)−N,9−ジフェニル−9H−カルバゾール−3−アミン(略称:2PCAPA)、NPB(またはα−NPD)、TPD、DFLDPBi、BSPBなどの芳香族アミン化合物などを用いることができる。
また、ホスト材料は複数種用いることができる。例えば、結晶化を抑制するためにルブレン等の結晶化を抑制する物質をさらに添加してもよい。また、ゲスト材料へのエネルギー移動をより効率良く行うためにNPB、あるいはAlq等をさらに添加してもよい。
ゲスト材料をホスト材料に分散させた構成とすることにより、発光層703の結晶化を抑制することができる。また、ゲスト材料の濃度が高いことによる濃度消光を抑制することができる。
また、発光層703として高分子化合物を用いることができる。具体的には、青色系の発光材料として、ポリ(9,9−ジオクチルフルオレン−2,7−ジイル)(略称:PFO)、ポリ[(9,9−ジオクチルフルオレン−2,7−ジイル)−co−(2,5−ジメトキシベンゼン−1,4−ジイル)](略称:PF−DMOP)、ポリ{(9,9−ジオクチルフルオレン−2,7−ジイル)−co−[N,N’−ジ−(p−ブチルフェニル)−1,4−ジアミノベンゼン]}(略称:TAB−PFH)などが挙げられる。また、緑色系の発光材料として、ポリ(p−フェニレンビニレン)(略称:PPV)、ポリ[(9,9−ジヘキシルフルオレン−2,7−ジイル)−alt−co−(ベンゾ[2,1,3]チアジアゾール−4,7−ジイル)](略称:PFBT)、ポリ[(9,9−ジオクチル−2,7−ジビニレンフルオレニレン)−alt−co−(2−メトキシ−5−(2−エチルヘキシロキシ)−1,4−フェニレン)]などが挙げられる。また、橙色〜赤色系の発光材料として、ポリ[2−メトキシ−5−(2’−エチルヘキソキシ)−1,4−フェニレンビニレン](略称:MEH−PPV)、ポリ(3−ブチルチオフェン−2,5−ジイル)(略称:R4−PAT)、ポリ{[9,9−ジヘキシル−2,7−ビス(1−シアノビニレン)フルオレニレン]−alt−co−[2,5−ビス(N,N’−ジフェニルアミノ)−1,4−フェニレン]}、ポリ{[2−メトキシ−5−(2−エチルヘキシロキシ)−1,4−ビス(1−シアノビニレンフェニレン)]−alt−co−[2,5−ビス(N,N’−ジフェニルアミノ)−1,4−フェニレン]}(略称:CN−PPV−DPD)などが挙げられる。
なお、発光層を2層以上の積層構造としても良い。発光層を2層以上の積層構造とし、各々の発光層に用いる発光物質の種類を変えることにより様々な発光色を得ることができる。また、発光層を複数層積層させ、それぞれの発光層に含まれる発光物質として発光色の異なる複数の発光物質を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
例えば、発光層703を、それぞれ発光色の異なる第1発光層と第2発光層を積層させた構成とし、それぞれの発光層における発光色を補色の関係とすることで、発光層703から得られる発光を白色発光とすることができる。または、発光層703を、第1発光層、第2発光層及び第3発光層を積層させた構成とし、それぞれの発光層における発光色を赤色、緑色、青色とすることで、発光層703から得られる発光を白色発光とすることができる。このように白色発光が可能な発光素子を、実施の形態1で示した表示装置に適用し、赤色(R)、緑色(G)、青色(B)の各カラーフィルタ層と重畳させることで、フルカラー表示が可能な表示装置とすることができる。
電子輸送層704は、電子輸送性の高い物質を含む層である。電子輸送性の高い物質としては、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)など、キノリン骨格又はベンゾキノリン骨格を有する金属錯体等が挙げられる。また、この他ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)や、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)なども用いることができる。ここに述べた物質は、主に10−6cm/Vs以上の電子移動度を有する物質である。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
電子注入層705は、電子注入性の高い物質を含む層である。電子注入層705には、リチウム、セシウム、カルシウム、フッ化リチウム、フッ化セシウム、フッ化カルシウム、リチウム酸化物等のようなアルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。また、フッ化エルビウムのような希土類金属化合物を用いることができる。また、上述した電子輸送層704を構成する物質を用いることもできる。
なお、上述した正孔注入層701、正孔輸送層702、発光層703、電子輸送層704、電子注入層705は、それぞれ、蒸着法(真空蒸着法を含む)、インクジェット法、塗布法等の方法で形成することができる。
そして、EL層616上に、透光性を有する電極617を形成する。
透光性を有する電極617は、光の取り出し方向に設けられるため、透光性を有する材料を用いて形成する。透光性を有する材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、グラフェンなどを用いることができる。
また、透光性を有する電極617として、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又はチタン等の金属材料を用いることができる。または、それら金属材料の窒化物(例えば、窒化チタン)等を用いてもよい。なお、金属材料(又はその窒化物)を用いる場合、透光性を有する程度に薄くすればよい。
本発明の一態様の表示装置において、画素部に含まれる複数の発光素子のEL層616は、それぞれの画素間において共通化しており、連続膜で形成されている。従って、作製工程においてメタルマスクを用いた塗り分けが不要であるため、大面積を一括して成膜することも可能であり、表示装置の大型化及び生産性の向上を図ることができる。さらに、表示部において表示領域を拡大することができる。また、メタルマスクを用いた際に生じうる、パーティクルの混入等による欠陥を防止することができるため、歩留まりよく表示装置を生産することができる。
EL層は、図3(B1)(B2)に示すように、反射性を有する電極613と透光性を有する電極617との間に複数積層されていても良い。図3(B1)は反射性を有する電極613と透光性を有する電極617との間に、第1EL層800と第2EL層801とを間に電荷発生層803とを設けて積層し、EL層を2層有する例であり、図3(B2)は反射性を有する電極613と透光性を有する電極617との間に第1EL層800と、第2EL層801と、第3EL層802とを間に電荷発生層803a、803bとを設けて積層し、EL層を3層有する例である。
EL層を積層する場合、積層されたEL層(第1EL層800、第2EL層801、第3EL層802)の間には、電荷発生層(電荷発生層803、803a、803b)を設けることが好ましい。電荷発生層803、803a、803bは上述の複合材料で形成することができる。また、電荷発生層803、803a、803bは複合材料からなる層と他の材料からなる層との積層構造でもよい。この場合、他の材料からなる層としては、電子供与性物質と電子輸送性の高い物質とを含む層や、透明導電膜からなる層などを用いることができる。このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方のEL層で燐光発光、他方で蛍光発光を得ることも容易である。この構造は上述のEL層の構造と組み合わせて用いることができる。
図3(B1)(B2)に示すように積層されるEL層の間に電荷発生層を配置すると、電流密度を低く保ったまま、高輝度でありながら長寿命な素子とできる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光が可能となる。
また、EL層が2層積層された構成を有する積層型素子の場合において、第1EL層から得られる発光の発光色と第2EL層から得られる発光の発光色を補色の関係にすることによって、白色発光を外部に取り出すことができる。なお、第1EL層および第2EL層のそれぞれが補色の関係にある複数の発光層を有する構成としても、白色発光が得られる。補色の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。青色、黄色、青緑色、赤色に発光する物質としては、例えば、先に列挙した発光物質の中から適宜選択すればよい。
以下に、複数のEL層が積層する構成を有する発光素子の一例を示す。まず第1EL層および第2EL層のそれぞれが補色の関係にある複数の発光層を有し、白色発光が得られる構成の一例を示す。
例えば、第1EL層は、青色〜青緑色の波長領域にピークを有する発光スペクトルを示す第1発光層と、黄色〜橙色の波長領域にピークを有する発光スペクトルを示す第2発光層とを有し、第2EL層は、青緑色〜緑色の波長領域にピークを有する発光スペクトルを示す第3発光層と、橙色〜赤色の波長領域にピークを有する発光スペクトルを示す第4発光層とを有するものとする。
この場合、第1EL層からの発光は、第1発光層および第2発光層の両方からの発光を合わせたものであるので、青色〜青緑色の波長領域および黄色〜橙色の波長領域の両方にピークを有する発光スペクトルを示す。すなわち、第1EL層は2波長型の白色または白色に近い色の発光を呈する。
また、第2EL層からの発光は、第3発光層および第4発光層の両方からの発光を合わせたものであるので、青緑色〜緑色の波長領域および橙色〜赤色の波長領域の両方にピークを有する発光スペクトルを示す。すなわち、第2EL層は、第1EL層とは異なる2波長型の白色または白色に近い色の発光を呈する。
したがって、第1EL層からの発光および第2EL層からの発光を重ね合わせることにより、青色〜青緑色の波長領域、青緑色〜緑色の波長領域、黄色〜橙色の波長領域、橙色〜赤色の波長領域をカバーする白色発光を得ることができる。
また、黄色〜橙色の波長領域(560nm以上580nm未満)は、視感度の高い波長領域であるため、発光スペクトルのピークが黄色〜橙色の波長領域にある発光層を有するEL層を発光層に適用することは有用である。例えば、発光スペクトルのピークが青色の波長領域にある発光層を有する第1EL層と、発光スペクトルのピークが黄色の波長領域にある発光層を有する第2EL層と、発光スペクトルのピークが赤色の波長領域にある発光層を有する第3EL層と、を積層させた構成を適用することができる。
また、黄色〜橙色を呈するEL層を2層以上積層する構成としてもよい。黄色〜橙色を呈するEL層を2層以上積層することによって発光素子の電力効率をより向上させることができる。
例えば、図3(B2)のようにEL層を3層積層させた発光素子を構成する場合において、発光スペクトルのピークが青色の波長領域(400nm以上480nm未満)にある発光層を有する第1EL層に、発光スペクトルのピークが黄色〜橙色の波長領域にある発光層をそれぞれ有する第2、第3EL層を積層する構成を適用することができる。なお、第2EL層及び第3EL層からの発光スペクトルのピークの波長は、互いに同じであってもよいし、異なっていてもよい。
EL層をより多層に積層すると発光素子の電力効率が向上するが、それに伴い作製工程が煩雑化してしまうという問題がある。従って特に図3(B2)のように、EL層を3層積層する構成であると、2層の場合と比べて電力効率が高く、4層以上とする場合比べて簡略な工程で作製することができるため好ましい。
EL層は、図3(C)に示すように、反射性を有する電極613と透光性を有する電極617との間に、正孔注入層701、正孔輸送層702、発光層703、電子輸送層704、電子注入バッファー層706、電子リレー層707、及び透光性を有する電極617と接する複合材料層708を有していても良い。
透光性を有する電極617と接する複合材料層708を設けることで、特にスパッタリング法を用いて透光性を有する電極617を形成する際に、EL層616が受けるダメージを低減することができるため、好ましい。複合材料層708は、前述の、正孔輸送性の高い有機化合物にアクセプター性物質を含有させた複合材料を用いることができる。
さらに、電子注入バッファー層706を設けることで、複合材料層708と電子輸送層704との間の注入障壁を緩和することができるため、複合材料層708で生じた電子を電子輸送層704に容易に注入することができる。
電子注入バッファー層706には、アルカリ金属、アルカリ土類金属、希土類金属、およびこれらの化合物(アルカリ金属化合物(酸化リチウム等の酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウム等の炭酸塩を含む)、アルカリ土類金属化合物(酸化物、ハロゲン化物、炭酸塩を含む)、または希土類金属の化合物(酸化物、ハロゲン化物、炭酸塩を含む))等の電子注入性の高い物質を用いることが可能である。
また、電子注入バッファー層706が、電子輸送性の高い物質とドナー性物質を含んで形成される場合には、電子輸送性の高い物質に対して質量比で、0.001以上0.1以下の比率でドナー性物質を添加することが好ましい。なお、ドナー性物質としては、アルカリ金属、アルカリ土類金属、希土類金属、およびこれらの化合物(アルカリ金属化合物(酸化リチウム等の酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウム等の炭酸塩を含む)、アルカリ土類金属化合物(酸化物、ハロゲン化物、炭酸塩を含む)、または希土類金属の化合物(酸化物、ハロゲン化物、炭酸塩を含む))の他、テトラチアナフタセン(略称:TTN)、ニッケロセン、デカメチルニッケロセン等の有機化合物を用いることもできる。なお、電子輸送性の高い物質としては、先に説明した電子輸送層704の材料と同様の材料を用いて形成することができる。
さらに、電子注入バッファー層706と複合材料層708との間に、電子リレー層707を形成することが好ましい。電子リレー層707は、必ずしも設ける必要は無いが、電子輸送性の高い電子リレー層707を設けることで、電子注入バッファー層706へ電子を速やかに送ることが可能となる。
複合材料層708と電子注入バッファー層706との間に電子リレー層707が挟まれた構造は、複合材料層708に含まれるアクセプター性物質と、電子注入バッファー層706に含まれるドナー性物質とが相互作用を受けにくく、互いの機能を阻害しにくい構造である。したがって、駆動電圧の上昇を防ぐことができる。
電子リレー層707は、電子輸送性の高い物質を含み、該電子輸送性の高い物質のLUMO準位は、複合材料層708に含まれるアクセプター性物質のLUMO準位と、電子輸送層704に含まれる電子輸送性の高い物質のLUMO準位との間となるように形成する。また、電子リレー層707がドナー性物質を含む場合には、当該ドナー性物質のドナー準位も複合材料層708におけるアクセプター性物質のLUMO準位と、電子輸送層704に含まれる電子輸送性の高い物質のLUMO準位との間となるようにする。具体的なエネルギー準位の数値としては、電子リレー層707に含まれる電子輸送性の高い物質のLUMO準位は−5.0eV以上、好ましくは−5.0eV以上−3.0eV以下とするとよい。
電子リレー層707に含まれる電子輸送性の高い物質としてはフタロシアニン系の材料又は金属−酸素結合と芳香族配位子を有する金属錯体を用いることが好ましい。
電子リレー層707に含まれるフタロシアニン系材料としては、具体的にはCuPc、SnPc(Phthalocyanine tin(II) complex)、ZnPc(Phthalocyanine zinc complex)、CoPc(Cobalt(II)phthalocyanine, β−form)、FePc(Phthalocyanine Iron)及びPhO−VOPc(Vanadyl 2,9,16,23−tetraphenoxy−29H,31H−phthalocyanine)のいずれかを用いることが好ましい。
電子リレー層707に含まれる金属−酸素結合と芳香族配位子を有する金属錯体としては、金属−酸素の二重結合を有する金属錯体を用いることが好ましい。金属−酸素の二重結合はアクセプター性(電子を受容しやすい性質)を有するため、電子の移動(授受)がより容易になる。また、金属−酸素の二重結合を有する金属錯体は安定である。したがって、金属−酸素の二重結合を有する金属錯体を用いることにより発光素子を低電圧でより安定に駆動することが可能になる。
金属−酸素結合と芳香族配位子を有する金属錯体としてはフタロシアニン系材料が好ましい。具体的には、VOPc(Vanadyl phthalocyanine)、SnOPc(Phthalocyanine tin(IV) oxide complex)及びTiOPc(Phthalocyanine titanium oxide complex)のいずれかは、分子構造的に金属−酸素の二重結合が他の分子に対して作用しやすく、アクセプター性が高いため好ましい。
なお、上述したフタロシアニン系材料としては、フェノキシ基を有するものが好ましい。具体的にはPhO−VOPcのような、フェノキシ基を有するフタロシアニン誘導体が好ましい。フェノキシ基を有するフタロシアニン誘導体は、溶媒に可溶である。そのため、発光素子を形成する上で扱いやすいという利点を有する。また、溶媒に可溶であるため、成膜に用いる装置のメンテナンスが容易になるという利点を有する。
電子リレー層707はさらにドナー性物質を含んでいても良い。ドナー性物質としては、アルカリ金属、アルカリ土類金属、希土類金属及びこれらの化合物(アルカリ金属化合物(酸化リチウムなどの酸化物、ハロゲン化物、炭酸リチウムや炭酸セシウムなどの炭酸塩を含む)、アルカリ土類金属化合物(酸化物、ハロゲン化物、炭酸塩を含む)、又は希土類金属の化合物(酸化物、ハロゲン化物、炭酸塩を含む))の他、テトラチアナフタセン(略称:TTN)、ニッケロセン、デカメチルニッケロセンなどの有機化合物を用いることができる。電子リレー層707にこれらドナー性物質を含ませることによって、電子の移動が容易となり、発光素子をより低電圧で駆動することが可能になる。
電子リレー層707にドナー性物質を含ませる場合、電子輸送性の高い物質としては上記した材料の他、複合材料層708に含まれるアクセプター性物質のアクセプター準位より高いLUMO準位を有する物質を用いることができる。具体的なエネルギー準位としては、−5.0eV以上、好ましくは−5.0eV以上−3.0eV以下の範囲にLUMO準位を有する物質を用いることが好ましい。このような物質としては例えば、ペリレン誘導体や、含窒素縮合芳香族化合物などが挙げられる。なお、含窒素縮合芳香族化合物は、安定であるため、電子リレー層707を形成する為に用いる材料として、好ましい材料である。
ペリレン誘導体の具体例としては、3,4,9,10−ペリレンテトラカルボン酸二無水物(略称:PTCDA)、3,4,9,10−ペリレンテトラカルボキシリックビスベンゾイミダゾール(略称:PTCBI)、N,N’−ジオクチル−3,4,9,10−ペリレンテトラカルボン酸ジイミド(略称:PTCDI−C8H)、N,N’−ジヘキシル−3,4,9,10−ペリレンテトラカルボン酸ジイミド(略称:Hex PTC)等が挙げられる。
また、含窒素縮合芳香族化合物の具体例としては、ピラジノ[2,3−f][1,10]フェナントロリン−2,3−ジカルボニトリル(略称:PPDN)、2,3,6,7,10,11−ヘキサシアノ−1,4,5,8,9,12−ヘキサアザトリフェニレン(略称:HAT(CN))、2,3−ジフェニルピリド[2,3−b]ピラジン(略称:2PYPR)、2,3−ビス(4−フルオロフェニル)ピリド[2,3−b]ピラジン(略称:F2PYPR)等が挙げられる。
その他にも、7,7,8,8,−テトラシアノキノジメタン(略称:TCNQ)、1,4,5,8,−ナフタレンテトラカルボン酸二無水物(略称:NTCDA)、パーフルオロペンタセン、銅ヘキサデカフルオロフタロシアニン(略称:F16CuPc)、N,N’−ビス(2,2,3,3,4,4,5,5,6,6,7,7,8,8,8−ペンタデカフルオロオクチル)−1,4,5,8−ナフタレンテトラカルボン酸ジイミド(略称:NTCDI−C8F)、3’,4’−ジブチル−5,5’’−ビス(ジシアノメチレン)−5,5’’−ジヒドロ−2,2’:5’,2’’−テルチオフェン)(略称:DCMT)、メタノフラーレン(例えば、[6,6]−フェニルC61酪酸メチルエステル)等を用いることができる。
なお、電子リレー層707にドナー性物質を含ませる場合、電子輸送性の高い物質とドナー性物質との共蒸着などの方法によって電子リレー層707を形成すれば良い。
正孔注入層701、正孔輸送層702、発光層703、及び電子輸送層704は前述の材料を用いてそれぞれ形成すれば良い。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、上記実施の形態で示した表示装置を表示パネルとして含み、三次元(3D)表示が可能な表示装置について、図面を参照して説明する。
図4(A)に示す表示装置は、マトリクス状に配置された複数の画素を一インチあたり350以上含む(水平解像度が350ppi以上である)、さらに好ましくは400以上含む(水平解像度が400ppi以上である)画素部及び画素部に重畳して設けられたカラーフィルタ層を含む表示パネル10と、表示パネル10の光射出側、すなわち表示装置を視認者が視認する側に設けられたシャッターパネル20と、を有している。なお、表示パネル10として、上記実施の形態で示した表示装置を含むものとする。
シャッターパネル20は、複数の光学シャッター領域を有する。光学シャッター領域には、液晶素子と、当該液晶素子の透過状態又は非透過状態を選択するスイッチング素子とを含む。液晶素子を非透過状態とすることによって、表示パネル10からの発光を遮光することが可能である。
表示パネル10からの発光に対して、選択的に遮光領域(バリア領域)を設けることによって、特定の視野角が与えられ、右目用と左目用とで異なる空間領域に発光が得られ、各々の目に対応する像のみが視認者に認識される。これによって、表示装置による表示を三次元表示とすることができる。すなわち、図4(A)において、シャッターパネル20は所謂視差バリアとして機能し、シャッターパネル20を配置することにより、表示パネル10からの発光が視認者に視差をもって認識され、三次元表示を行う表示装置とすることができる。また、シャッターパネル20に遮光領域を設けない場合(シャッターパネル20に含まれる全ての液晶素子を透過状態とする場合)は、二次元表示とすることができ、シャッターパネル20に含まれる液晶素子のスイッチングにより三次元表示又は二次元表示の切り替えを行うことができる。
なお、シャッターパネル20に含まれる複数の光学シャッター領域は、ドット状の光学シャッター領域毎にスイッチング素子が設けられるアクティブマトリクス駆動方式としてもよいし、複数の光学シャッター領域毎にスイッチング素子が設けられるパッシブマトリクス駆動方式としてもよい。
液晶素子の電極は、スイッチング素子と接続する電極をストライプ状とし、他方を平板状とする構成として、ライン状の光学シャッター領域を形成してもよい。また、一対のストライプ状の電極を格子状に液晶を介して重ね合わせる構成、又はスイッチング素子と接続する電極をドット状とする構成を用いることで、ドット状に光学シャッター領域を形成することができ、より精細な遮光領域又は透光領域の制御が可能となる。
光学シャッター領域をアクティブマトリクス駆動方式で駆動させ、表示パネル10が有する複数の画素100毎及びシャッターパネル20が有する光学シャッター領域毎に駆動を制御することによって三次元表示と二次元表示の併存を可能とすることができる。
また、本実施の形態では図示しないが、シャッターパネル20に偏光板、位相差板、反射防止膜などの光学フィルムなどは適宜設ける。シャッターパネル20は、様々な構成の透過型の液晶素子、及び様々な液晶モードを用いることができる。
本実施の形態に係る表示装置は、表示パネル10が有する複数の画素100と、シャッターパネル20が有する複数の光学シャッター領域との駆動をそれぞれ制御することによって三次元表示と二次元表示を可能とする表示装置である。ここで、表示パネル10に要求される駆動周波数と、シャッターパネル20に要求される駆動周波数は異なる。すなわち、表示パネル10には動画表示を行うために定常的に駆動させることが要求されるが、シャッターパネル20には三次元表示または二次元表示の切り替えに併せて定期的又は不定期に駆動することが要求される。この場合、シャッターパネル20の駆動を要求される期間は、シャッターパネル20が状態を保持している期間と比較して著しく短くなる。
図4(A)に示す表示装置は、表示パネル10及びシャッターパネル20の動作を制御する制御部30をさらに有する構成とするのが好ましい。制御部30は、表示パネル10における動画表示を制御する機能と、シャッターパネル20を所望の期間(以下、動作期間とも表記する)のみ動作させ、且つ動作期間以外の期間(以下、保持期間とも表記する)においてはシャッターパネル20の状態を保持させる機能と、を有する。シャッターパネル20の動作において保持期間を設けることで、表示装置の消費電力を低減することが可能となる。
図4(B)に、光学シャッター領域の等価回路図の一例を示す。光学シャッター領域は、トランジスタ107と、トランジスタ107を介して信号が入力される液晶素子106と、当該信号の電位を保持する容量素子108とを有する構成とすることができる。当該信号の電位に応じて液晶素子106が有する液晶の配向が制御されることで光を透過するか否かが選択される。したがって、上述した動作を行うためには、当該信号の電位を長期間に渡って保持することが要求される。当該要求を満たす手段として、トランジスタ107のチャネル領域を酸化物半導体によって形成することが好ましい。これにより、トランジスタ107を介した電荷のリークを抑制し、当該信号の電位の変動を抑制することができるためである。
酸化物半導体は、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低いため、酸化物半導体をトランジスタ107の半導体層に用いることで、通常のシリコンやゲルマニウムなどの半導体を有するトランジスタに比べて、オフ電流が極めて低いトランジスタを実現することができる。
高純度化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。高純度化された酸化物半導体は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)による水素濃度の測定値が、5×1019/cm以下、好ましくは5×1018/cm以下、より好ましくは5×1017/cm以下、更に好ましくは1×1016/cm以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、1×1014/cm未満、好ましくは1×1012/cm未満、更に好ましくは1×1011/cm未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。
なお、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、様々な実験により証明することができる。例えば、チャネル幅が1×10μmでチャネル長が10μmの素子であっても、ソース端子とドレイン端子間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm(「A/μm」は、チャネル幅1μm当たりの電流値を表す)以下であることが分かる。
なお、半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)を用いて測定することができる。SIMS分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値又は極小値を、当該膜中の水素濃度として採用する。更に、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
なお、酸化物半導体は、四元系金属の酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属の酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属の酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体、In−Ga−O系酸化物半導体や、In−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、In−Sn−Ga−Zn−O系酸化物半導体とは、インジウム(In)、錫(Sn)、ガリウム(Ga)、亜鉛(Zn)を有する金属酸化物、という意味であり、その化学量論的組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
また、酸化物半導体は、化学式InMO(ZnO)(m>0、mは自然数であるとは限らない)で表記することができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一又は複数の金属元素を示す。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に換算するとIn:ZnO=1:2〜10:1)、さらに好ましくはIn:Zn=1.5:1〜15:1(モル数比に換算するとIn:ZnO=3:4〜15:2)とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
酸化物半導体膜は、単結晶、多結晶(ポリクリスタルともいう)または非晶質などの状態をとる。
好ましくは、酸化物半導体膜は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
CAAC−OS膜は、非晶質の酸化物半導体膜と比較して、金属と酸素の結合が秩序化している。すなわち、酸化物半導体膜が非晶質の場合は、個々の金属原子によって金属原子に配位している酸素原子の数が異なることも有り得るが、CAAC−OS膜では金属原子に配位している酸素原子の数はほぼ一定となる。そのため、微視的な酸素の欠損が減少し、水素原子(水素イオンを含む)又はアルカリ金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。
従って、CAAC−OS膜を用いてトランジスタを作製することで、トランジスタの可視光または紫外光照射などの光照射や、バイアス−熱ストレス(BT)の付加を行った後に生じる、トランジスタのしきい値電圧変化などの電気特性の変動を低減することができる。よって、安定した電気的特性を有するトランジスタを作製することができる。
図4(C)、(D)は、図4(A)に示す制御部30の動作例を示すフローチャートである。具体的には、図4(C)は、制御部30の表示パネル10に対する制御動作例を示すフローチャートであり、図4(D)は、制御部30のシャッターパネル20に対する制御動作例を示すフローチャートである。
制御部30が動作を開始すると表示パネル10に対して表示制御信号を出力する(図4(C)参照)。ここで、表示制御信号とは、マトリクス状に配設された複数の画素100のそれぞれに対する画像信号、動作を制御するための信号(例えば、クロック信号)などを指す。そして、当該表示制御信号は、制御部30が表示パネル10における表示を継続する限り表示パネル10に対して定常的に供給される。
また、制御部30が動作している状態であって、表示装置において三次元表示を行う場合、制御部30がシャッターパネル20に対して遮光制御信号を出力する(図4(D)参照)。ここで、遮光制御信号とは、トランジスタ107に対する制御信号(液晶素子106を遮光するか否かを決定する信号)、動作を制御するための信号(例えば、クロック信号)などを指す。そして、トランジスタ107に対する制御信号を供給した後に、遮光制御信号の供給を停止する。なお、三次元表示を行う領域を変更する場合は、再度、制御部30がシャッターパネル20に対して遮光制御信号を出力する。このように、当該遮光制御信号は、三次元表示を行う際にシャッターパネル20に対して定期的又は不定期に供給される。
なお、図4(D)に示すフローチャートにおいて、遮光制御信号が長期間に渡ってシャッターパネル20に供給されない場合には、三次元表示を行うための遮光制御信号を再度シャッターパネル20に対して供給する(リフレッシュする)構成とすることもできる。すなわち、表示装置において長期間に渡って三次元表示が行われる場合には、三次元表示を行うための遮光制御信号をシャッターパネル20に対して適宜(定期的又は不定期に)供給する構成とすることもできる。
以上示したように、表示パネル10と、表示パネル10の光射出側に配置されたシャッターパネル20とを有する構成とすることで、三次元表示が可能な表示装置とすることができる。また、当該表示装置に用いられる表示パネルとして、上記実施の形態で示した表示装置を用いることで、高精細な三次元表示が可能となる。
また、本実施の形態の動作を行うことによって、シャッターパネル20を定常的に駆動する必要がなくなるため、表示装置の消費電力を低減することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
本発明の一態様に係る表示装置は、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。本実施の形態においては、これら電子機器の具体例を図5を参照して説明する。これらの電子機器はバッテリを有していてもよい。
図5(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタイラス5008等を有する。表示部5003または表示部5004には、上記実施の形態で示した表示装置を用いることができる。表示部5003または表示部5004に上記実施の形態で示した表示装置を用いることで、高精細な表示を行うことができる携帯型ゲーム機を提供することができる。なお、図5(A)に示した携帯型ゲーム機は、2つの表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図5(B)はノート型パーソナルコンピュータであり、筐体5201、表示部5202、キーボード5203、ポインティングデバイス5204等を有する。表示部5202に上記実施の形態で示した表示装置を用いることができる。表示部5202に上記実施の形態で示した表示装置を用いることで、高精細な表示を行うことができるノート型パーソナルコンピュータを提供することができる。
図5(C)は携帯情報端末であり、筐体5401、表示部5402、操作キー5403等を有する。表示部5402には、上記実施の形態で示した表示装置を用いることができる。表示部5402に上記実施の形態で示した表示装置を用いることで、高精細な表示を行うことができる携帯情報端末を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、実施の形態1にて記載したSOI基板の作製方法の具体例を図6を用いて説明すると共に、当該方法にて作製したSOI基板の半導体層の結晶状態についての評価結果を記載する。
<SOI基板の作製方法>
まず、一辺が126.6mmである正方形状の単結晶シリコン基板6000を準備し、塩素(Cl)が添加された酸化性雰囲気中において、単結晶シリコン基板6000に対して950℃の熱酸化処理を行うことで、単結晶シリコン基板6000表面に100nm程度の塩酸酸化された熱酸化膜6002を形成した(図6(A)参照)。また、熱酸化膜6002の形成後に熱酸化膜6002の表面に対して洗浄処理を行った。
次に、単結晶シリコン基板6000の一面からイオン添加処理6004を行い、単結晶シリコン基板6000の表面から所定の深さに微小気泡領域6006を形成した(図6(B)参照)。なお、イオン添加処理にはイオンドーピング装置を用い、100%水素ガスを50sccmの流量で導入しながら、加速電圧:50[kV]、ビーム電流密度:6.35[μA/cm]、ドーズ量:2.7×1016[ions/cm]の条件で行った。なお、水素イオンにはH、H 及びH が存在するが、本実施例においては、H を主イオンとして用いた。
次に、単結晶シリコン基板6000の一面に対してガラス基板6008(アルミノホウケイ酸ガラス)を貼り合わせた(図6(C)参照)。なお、ガラス基板6008を貼り合わせる前に、単結晶シリコン基板6000の貼り合わせ面に対してUVオゾン処理及び洗浄処理を行った。
次に、単結晶シリコン基板6000に対して加熱処理を行った。これにより、イオン添加処理6004により単結晶シリコン基板6000中に添加されたイオンが微小気泡領域6006に集中し、微小気泡領域6006内にて劈開現象が生じる。なお、当該加熱処理は、まず貼り合わされた単結晶シリコン基板6000及びガラス基板6008を電気炉内に投入して200℃の窒素雰囲気中で120minの加熱処理を行った後、炉内温度を7.2℃/minで昇温させ、600℃の窒素雰囲気で120minの加熱処理を行った。
そして、貼り合わされた単結晶シリコン基板6000及びガラス基板6008を電気炉内から取り出し、ガラス基板6008から単結晶シリコン基板6000を分離した。これにより、ガラス基板6008上に熱酸化膜6002を介してシリコン薄膜6010を備えるSOI基板6020を作製することができる(図6(D)参照)。
その後、シリコン薄膜6010の結晶欠陥の修復および表面平坦性の向上を目的として、シリコン薄膜6010に対してエキシマレーザー照射を行った。レーザー照射は1×10−4Pa以下の高真空状態にて、パルス発振周波数:30[Hz]、スキャンスピード:0.5[mm/sec]の条件で行った。なお、レーザーエネルギー密度については、シリコン薄膜6010の膜厚などにより微妙に変化するため、シリコン薄膜の表面が平坦化される最適条件(100〜700[mJ/cm]、代表的には200〜300[mJ/cm])を予め調査し、当該エネルギー条件にてレーザー照射を行えばよい。
<半導体薄膜の結晶性評価>
上述の方法にて作製したSOI基板6020のシリコン薄膜6010について、ラマン分光測定装置を用いて結晶状態を評価した。また、比較のため、バルクの単結晶シリコンについても同様に、結晶状態を評価した。両者の結果を図7に示す。なお、図7の横軸はラマンシフト[cm−1]、縦軸はラマン強度をノーマライズした値(任意単位)である。
図7より、シリコン薄膜6010およびバルクの単結晶シリコンのラマンシフト値はそれぞれ、520.5[cm−1]および520.6[cm−1]であることが確認された。また、シリコン薄膜6010およびバルクの単結晶シリコンのの半値全幅(FWHM:Full Widht at Half Maximum)値は、それぞれ、2.92[cm−1]および2.77[cm−1]であることが確認された。したがって、シリコン薄膜6010は、バルクの単結晶シリコンと同等の分光特性が得られていることが確認された。
また、電子後方散乱解析像法(EBSP:Electron Backscatter Diffraction Pattern)を用いてシリコン薄膜6010の結晶方位解析を行った結果を図8に示す。
図8より、シリコン薄膜6010は、評価領域内の全ての部位にわたり、結晶が(100)面に配向さていることが確認された。
したがって、上述の方法にて作製したSOI基板6020のシリコン薄膜6010を用いることにより、SOI基板6020上に形成する半導体層のチャネル形成領域を単結晶半導体により構成することができる。
本実施例では、実施例1に記載のSOI基板を用いて作製したTFTの電気特性の評価結果を記載する。
電気特性の評価に用いたTFTは、トップゲート型、チャネル長(L)/チャネル幅(W)=3.4μm/10.2μm(実測値)のシングルドレイン構造である。下地膜および半導体薄膜は、実施の形態1にて記載した方法により形成した、膜厚100nmの酸化珪素膜および膜厚50nmの単結晶シリコン膜を用いた。また、ゲート絶縁膜には膜厚は20nmの酸化窒化珪素膜を、ゲート電極には窒化タンタル膜(膜厚:30nm)およびタングステン膜(膜厚:370nm)が、この順に積層された膜を用いた。
上述のTFTを用いて行ったVg−Id特性および移動度の測定結果を図9に示す。なお、電気特性評価は、上述構造のnチャネル型TFTおよびpチャネル型TFTについて行った。
図9(A)は、nチャネル型TFTの電気特性評価結果である。図9(A)より、S値:71mV/dec、移動度:511cm/Vsの値が得られた。また、オンオフ比は1×10以上の値が得られた。
図9(B)は、pチャネル型TFTの電気特性評価結果である。図9(B)より、S値:72mV/dec、移動度:184cm/Vsの値が得られた。また、オンオフ比は1×10以上の値が得られた。
以上の結果より、実施例1に記載のSOI基板を用いて作製したTFTは、移動度が高く、オン電流が大きく、S値の小さいという特性を備えることが確認された。また、シリコン薄膜6010は単結晶シリコンであり結晶粒界の欠陥が無いため、オフ電流が低いという特性も備えている事が確認された。
また、上述のnチャネル型TFTおよびpチャネル型TFTのVth値バラツキを調べるため、それぞれのTFTについて100ポイント測定し、Vth値の確率統計分布を調査した。なお、確率統計分布図の横軸はVth値(V)、縦軸は累積度数を示し、TFT間でのVth値のバラツキが小さいほど、グラフの傾きが大きくなる(グラフの傾きが垂直に近くなるとも言える。)。
図10は、nチャネル型TFTおよびpチャネル型TFTにおけるVth値の確率統計分布図である。図10より、nチャネル型TFTおよびpチャネル型TFTは共に、Vth値のバラツキが非常に小さいことが確認された。
以上の結果より、実施例1に記載のSOI基板を用いて作製したTFTは、Vth値バラツキが非常に小さいという特性を備えている事が確認された。
10 表示パネル
20 シャッターパネル
30 制御部
100 画素
106 液晶素子
107 トランジスタ
108 容量素子
419 絶縁膜
601 ソース側駆動回路
602 画素部
603 絶縁層
604 封止基板
605 シール材
606 ゲート側駆動回路
607 空間
608 配線
610 素子基板
611 トランジスタ
612 トランジスタ
613 電極
614 絶縁物
615 容量素子
616 EL層
617 電極
618 発光素子
619 絶縁膜
623 トランジスタ
624 トランジスタ
630 画素
634 カラーフィルタ層
635 遮光層
641 走査線
642 容量配線
643 信号線
644 電流供給線
646 半導体層
647 半導体層
648 導電層
649 導電層
650 導電層
701 正孔注入層
702 正孔輸送層
703 発光層
704 電子輸送層
705 電子注入層
706 電子注入バッファー層
707 電子リレー層
708 複合材料層
800 第1EL層
801 第2EL層
802 第3EL層
803 電荷発生層
803a 電荷発生層
803b 電荷発生層
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5201 筐体
5202 表示部
5203 キーボード
5204 ポインティングデバイス
5401 筐体
5402 表示部
5403 操作キー
6000 単結晶シリコン基板
6002 熱酸化膜
6004 イオン添加処理
6006 微小気泡領域
6008 ガラス基板
6010 シリコン薄膜
6020 SOI基板

Claims (1)

  1. 複数の画素を有し、
    前記複数の画素はそれぞれ、第1のトランジスタと、第2のトランジスタと、容量素子と、発光素子と、を有する表示装置であって、
    第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、第6の導電層と、第7の導電層と、第1の半導体層と、第2の半導体層と、を有し、
    前記第1の導電層と、前記第5の導電層とは、第1の方向に延びて設けられた領域を有し、
    前記第1の導電層は、前記第1のトランジスタのゲート電極として機能する領域を有し、
    前記第5の導電層は、前記容量素子の一対の電極のうちの一方として機能する領域を有し、
    前記第2の導電層と、前記第4の導電層とは、第2の方向に延びて設けられた領域を有し、
    前記第2の方向は、前記第1の方向と交差し、
    前記第2の導電層は、前記第1のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
    前記第4の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
    前記第3の導電層は、前記第2のトランジスタのゲート電極として機能する領域を有し、
    前記第6の導電層は、前記第1のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
    前記第6の導電層は、前記第3の導電層と電気的に接続され、
    前記第7の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
    前記第7の導電層は、前記発光素子と電気的に接続され、
    前記第1の半導体層は、前記容量素子の一対の電極のうちの他方として機能する領域を有し、
    前記第1の半導体層は、前記第2の方向に延びて設けられた第1の領域と、前記第1の方向に延びて設けられた第2の領域と、前記第2の方向に延びて設けられた第3領域と、を有し、
    前記第1の領域は、前記第1の導電層と重なる領域を有し、
    前記第3の領域は、前記第1の導電層と重なる領域を有し、
    前記第1の領域と前記第3の領域とは、前記第2の領域を間に挟んで離間して設けられ、
    前記第2の導電層は、前記第1の領域と重なる領域を有し、
    前記第4の導電層は、前記第1の半導体層及び前記第5の導電層と重なる領域を有し、
    前記第2の半導体層は、前記第2の方向に延びて設けられた第4の領域と、前記第1の方向に延びて設けられた第5の領域と、前記第2の方向に延びて設けられた第6の領域と、前記第1の方向に延びて設けられた第7の領域と、前記第2の方向に延びて設けられた第8の領域と、を有し、
    前記第4の領域と前記第6の領域とは、前記第5の領域を間に挟んで離間して設けられ、
    前記第5の領域と前記第7の領域とは、前記第6の領域を間に挟んで離間して設けられ、
    前記第6の領域と前記第8の領域とは、前記第7の領域を間に挟んで離間して設けられ、
    前記第3の導電層は、前記第4の領域と重なる領域と、前記第5の領域と重なる領域と、前記第6の領域と重なる領域と、前記第7の領域と重なる領域と、前記第8の領域と重なる領域と、を有し、
    前記第4の導電層は、前記第4の領域と重なる領域と、前記第5の領域と重なる領域と、前記第6の領域と重なる領域と、前記第7の領域と重なる領域と、前記第8の領域と重なる領域と、を有し、
    前記第2の半導体層は、前記第2の導電層と重なる領域を有さないことを特徴とする表示装置。
JP2012035080A 2011-02-25 2012-02-21 表示装置 Expired - Fee Related JP5917185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012035080A JP5917185B2 (ja) 2011-02-25 2012-02-21 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011040486 2011-02-25
JP2011040486 2011-02-25
JP2011260520 2011-11-29
JP2011260520 2011-11-29
JP2012035080A JP5917185B2 (ja) 2011-02-25 2012-02-21 表示装置

Publications (3)

Publication Number Publication Date
JP2013137484A JP2013137484A (ja) 2013-07-11
JP2013137484A5 JP2013137484A5 (ja) 2015-01-22
JP5917185B2 true JP5917185B2 (ja) 2016-05-11

Family

ID=46718379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012035080A Expired - Fee Related JP5917185B2 (ja) 2011-02-25 2012-02-21 表示装置

Country Status (4)

Country Link
US (1) US8928010B2 (ja)
JP (1) JP5917185B2 (ja)
KR (1) KR20120101997A (ja)
TW (2) TWI582507B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9379169B2 (en) 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
KR102050461B1 (ko) * 2013-06-28 2019-11-29 엘지디스플레이 주식회사 유기 발광 소자
CN107958959B (zh) 2013-08-26 2019-11-12 株式会社半导体能源研究所 发光元件、显示模块、照明模块、发光装置、显示装置、电子设备及照明装置
KR102234236B1 (ko) * 2013-09-13 2021-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
KR101968666B1 (ko) * 2014-09-01 2019-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6432223B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6459315B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6459316B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102294413B1 (ko) 2014-11-18 2021-08-27 삼성디스플레이 주식회사 유기발광 표시장치
US10903440B2 (en) 2015-02-24 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device
WO2017115214A1 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2018141902A (ja) * 2017-02-28 2018-09-13 エルジー ディスプレイ カンパニー リミテッド ゲッター粒状体及び表示装置
CN108630733B (zh) * 2018-05-07 2020-12-25 京东方科技集团股份有限公司 一种显示面板
CN112992960A (zh) * 2019-12-17 2021-06-18 群创光电股份有限公司 电子装置
US20210183833A1 (en) * 2019-12-17 2021-06-17 Innolux Corporation Electronic device
JP2023523481A (ja) * 2020-02-13 2023-06-06 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
KR20230174233A (ko) * 2021-04-23 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195016A (ja) * 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP3939666B2 (ja) * 2002-01-18 2007-07-04 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR101152120B1 (ko) 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101219036B1 (ko) * 2005-05-02 2013-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5147320B2 (ja) * 2006-07-21 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101917753B1 (ko) * 2011-06-24 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Also Published As

Publication number Publication date
US8928010B2 (en) 2015-01-06
TWI582507B (zh) 2017-05-11
JP2013137484A (ja) 2013-07-11
TW201629606A (zh) 2016-08-16
TW201248283A (en) 2012-12-01
TWI542933B (zh) 2016-07-21
KR20120101997A (ko) 2012-09-17
US20120217515A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5917185B2 (ja) 表示装置
US11031439B2 (en) Light-emitting device and display device
JP6619466B2 (ja) 発光素子及び発光装置
US10741619B2 (en) Light-emitting device and display device
US9673264B2 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees