JP5916970B2 - サービス品質を使用して異なるメモリデバイスにメモリを割り振るためのシステムおよび方法 - Google Patents
サービス品質を使用して異なるメモリデバイスにメモリを割り振るためのシステムおよび方法 Download PDFInfo
- Publication number
- JP5916970B2 JP5916970B2 JP2015546477A JP2015546477A JP5916970B2 JP 5916970 B2 JP5916970 B2 JP 5916970B2 JP 2015546477 A JP2015546477 A JP 2015546477A JP 2015546477 A JP2015546477 A JP 2015546477A JP 5916970 B2 JP5916970 B2 JP 5916970B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- qos
- type
- different
- dram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000005457 optimization Methods 0.000 claims description 46
- 238000004891 communication Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 21
- 238000012545 processing Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000007726 management method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000013507 mapping Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 3
- 230000007334 memory performance Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
本出願は、「System and Method for Managing Performance of a Computing Device Having Dissimilar Memory Types」と題する、2012年12月10日に出願され、仮特許番号第61/735,352号(整理番号第123065P1号)が割り当てられた米国仮特許出願に対する米国特許法第119条(e)項に基づく優先権を主張する、「System and Method for Managing Performance of a Computing Device Having Dissimilar Memory Types」と題する、2012年12月24日に出願された同時係属の米国特許出願第13/726,537号(整理番号第123065U1号)の一部継続出願であり、それらの各々は全体が参照により本明細書に組み込まれる。
102 メモリチャネル最適化モジュール
104a DRAMデバイス
104b DRAMデバイス
106 グラフィックス処理装置(GPU)
108 中央処理装置(CPU)
108 タッチスクリーンディスプレイ
110 電気的な接続
112 電気的な接続
114a チャネル
114b チャネル
114c チャネル
114d チャネル
116a 物理/制御接続
116b 物理/制御接続
116c 物理/制御接続
116d 物理/制御接続
118a チャネル
118b チャネル
120a 物理/制御接続
120b 物理/制御接続
200 統合動作モードを実装するための方法
202 ブロック
204 ブロック
206 ブロック
208 ブロック
300 インターリーブ帯域幅比を示す表
302 列
304 行
322 オンチップシステム
328 ディスプレイコントローラ
330 タッチスクリーンコントローラ
334 ビデオエンコーダ
336 ビデオ増幅器
338 ビデオポート
340 ユニバーサルシリアルバス(USB)コントローラ
342 USBポート
346 加入者識別モジュール(SIM)カード
348 デジタルカメラ
350 ステレオオーディオコーダ-デコーダ(コーデック)
352 オーディオ増幅器
354 第1のステレオスピーカ
356 第2のステレオスピーカ
358 マイクロフォン増幅器
360 マイクロフォン
362 周波数変調(FM)ラジオチューナ
364 FMアンテナ
366 ステレオヘッドフォン
368 無線周波(RF)トランシーバ
370 RFスイッチ
372 RFアンテナ
374 キーパッド
376 マイクロフォン付きモノヘッドセット
378 バイブレータデバイス
380 電源
388 ネットワークカード
400 チャネル再マッピングモジュール
402 メモリコントローラ
402A マルチコアCPU
404A メモリ
410 第0のコア
412 第1のコア
414 第Nのコア
500 アドレスマッピングテーブル
502 アドレスブロックのリスト
504 列
506 列
508 列
600 チャネル再マッピングロジック
606 要求
608 要求
610 要求
612 要求
614 要求
616 要求
702 メモリデバイス
704 メモリデバイス
706 メモリデバイス
708 メモリデバイス
710 ゾーン
712 ゾーン
714 ゾーン
800 ポータブルコンピューティングデバイス(PCD)
900 システム
902 高水準オペレーティングシステムHLOS
904 サービス品質(QoS)監視モジュール
906 アプリケーション
1000 統合アドレス空間
1002 アプリケーションプログラマインターフェース(API)
1004 メモリゾーン
1006 メモリゾーン
1008 メモリゾーン
1100 システム
1200 メモリを動的に割り振るための方法
1202 ブロック
1204 ブロック
1206 ブロック
1302 第1のmalloc関数
1304 第2のmalloc関数
1306 第3のmalloc関数
Claims (25)
- 異なるメモリデバイスにメモリを割り振るための方法であって、
2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定するステップと、
前記インターリーブ帯域幅比に従って前記異なるメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するステップであって、前記異なるメモリデバイスが統合アドレス空間によってアドレス指定される、ステップと、
サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振るステップと
を含む、方法。 - 前記異なるメモリデバイスが、第1のタイプのダイナミックランダムアクセスメモリ(DRAM)および第2のタイプのDRAMを備える、請求項1に記載の方法。
- 前記第1のタイプのDRAMまたは前記第2のタイプのDRAMのうちの1つまたは複数が、ダブルデータレート(DDR)メモリを備える、請求項2に記載の方法。
- 前記QoSが、アプリケーションからの宣言されたQoSを含む、請求項1に記載の方法。
- 前記QoSに基づいて前記メモリゾーンに前記メモリアドレス要求を割り振る前記ステップが、前記メモリアドレス要求を受信する高水準オペレーティングシステム(HLOS)を含む、請求項4に記載の方法。
- 前記QoSが、高水準オペレーティングシステム(HLOS)に関連付けられたアプリケーションプログラムインターフェース(API)を介して宣言される、請求項1に記載の方法。
- 前記QoSが、前記メモリゾーンのうちの1つまたは複数の現在のパフォーマンスに基づく推定QoSを含む、請求項1に記載の方法。
- 前記サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振る前記ステップが、前記QoSを推定するメモリチャネル最適化モジュールを含む、請求項1に記載の方法。
- 異なるメモリデバイスにメモリを割り振るためのシステムであって、
2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定するための手段と、
前記インターリーブ帯域幅比に従って前記異なるメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するための手段であって、前記異なるメモリデバイスが統合アドレス空間によってアドレス指定される、手段と、
サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振るための手段と
を備え、
前記インターリーブ帯域幅比を決定するための手段、前記異なるメモリデバイスをインターリーブし、2つ以上のメモリゾーンを定義するための手段、および、前記メモリゾーンにメモリアドレス要求を割り振るための手段は、ハードウェアを含む、システム。 - 前記異なるメモリデバイスが、第1のタイプのダイナミックランダムアクセスメモリ(DRAM)および第2のタイプのDRAMを備える、請求項9に記載のシステム。
- 前記第1のタイプのDRAMまたは前記第2のタイプのDRAMのうちの1つまたは複数が、ダブルデータレート(DDR)メモリを備える、請求項10に記載のシステム。
- 前記QoSが、アプリケーションまたは推定QoSからの宣言されたQoSのうちの1つを含む、請求項9に記載のシステム。
- 前記割り振るための手段が、高水準オペレーティングシステム(HLOS)およびメモリチャネル最適化モジュールのうちの1つを備える、請求項9に記載のシステム。
- コンピュータシステム内のメモリデバイスを管理するためのメモリシステムであって、
第1のタイプのメモリデバイスと、
第2のタイプのメモリデバイスと、
前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスと通信していて、
前記第1のタイプのメモリデバイスと前記第2のタイプのメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定すること、ならびに
前記インターリーブ帯域幅比に従って前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義すること
によって、前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスをインターリーブするように、統合動作モードで動作可能な、メモリチャネル最適化モジュールと、
QoSに基づいて前記メモリゾーンのうちの1つに、1つまたは複数のアプリケーションからのメモリアドレス要求を割り振るための、前記メモリチャネル最適化モジュールと通信している高水準オペレーティングシステム(HLOS)と
を備え、前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスが統合アドレス空間によってアドレス指定される、メモリシステム。 - 前記第1のタイプのメモリデバイスが第1のタイプのダブルデータレート(DDR)メモリを備え、前記第2のタイプのメモリデバイスが第2のタイプのDDRメモリを備える、請求項14に記載のメモリシステム。
- 前記HLOSが、関連するアプリケーションプログラムインターフェース(API)を介して前記QoSを受信する、請求項14に記載のメモリシステム。
- 前記メモリチャネル最適化モジュールが、前記メモリゾーンのうちの1つまたは複数についての現在のパフォーマンスに基づいて、前記QoSを推定するようにさらに動作可能な、請求項14に記載のメモリシステム。
- コンピュータ可読プログラムコードを具現化している非一時的なコンピュータ可読記録媒体であって、前記コンピュータ可読プログラムコードが、異なるメモリデバイスにメモリを動的に割り振るための方法を実施するために実行されるように適合され、前記方法が、
2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定するステップと、
前記インターリーブ帯域幅比に従って前記異なるメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するステップであって、前記異なるメモリデバイスが統合アドレス空間によってアドレス指定される、ステップと、
サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振るステップと
を含む、非一時的なコンピュータ可読記録媒体。 - 前記異なるメモリデバイスが、第1のタイプのダイナミックランダムアクセスメモリ(DRAM)および第2のタイプのDRAMを備える、請求項18に記載の非一時的なコンピュータ可読記録媒体。
- 前記第1のタイプのDRAMまたは前記第2のタイプのDRAMのうちの1つまたは複数が、ダブルデータレート(DDR)メモリを備える、請求項19に記載の非一時的なコンピュータ可読記録媒体。
- 前記QoSが、アプリケーションからの宣言されたQoSを含む、請求項18に記載の非一時的なコンピュータ可読記録媒体。
- 前記宣言されたQoSに基づいて前記メモリゾーンに前記メモリアドレス要求を割り振る前記ステップが、前記メモリアドレス要求を受信する高水準オペレーティングシステム(HLOS)を含む、請求項21に記載の非一時的なコンピュータ可読記録媒体。
- 前記QoSが、高水準オペレーティングシステム(HLOS)に関連付けられたアプリケーションプログラムインターフェース(API)を介して宣言される、請求項18に記載の非一時的なコンピュータ可読記録媒体。
- 前記QoSが、前記メモリゾーンのうちの1つまたは複数の現在のパフォーマンスに基づく推定QoSを含む、請求項18に記載の非一時的なコンピュータ可読記録媒体。
- 前記サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振る前記ステップが、前記QoSを推定するメモリチャネル最適化モジュールを含む、請求項18に記載の非一時的なコンピュータ可読記録媒体。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261735352P | 2012-12-10 | 2012-12-10 | |
US61/735,352 | 2012-12-10 | ||
US13/726,537 US8959298B2 (en) | 2012-12-10 | 2012-12-24 | System and method for managing performance of a computing device having dissimilar memory types |
US13/726,537 | 2012-12-24 | ||
US13/781,366 US9092327B2 (en) | 2012-12-10 | 2013-02-28 | System and method for allocating memory to dissimilar memory devices using quality of service |
US13/781,366 | 2013-02-28 | ||
PCT/US2013/068217 WO2014092883A1 (en) | 2012-12-10 | 2013-11-04 | System and method for allocating memory to dissimilar memory devices using quality of service |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016503911A JP2016503911A (ja) | 2016-02-08 |
JP5916970B2 true JP5916970B2 (ja) | 2016-05-11 |
Family
ID=50882302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015546477A Active JP5916970B2 (ja) | 2012-12-10 | 2013-11-04 | サービス品質を使用して異なるメモリデバイスにメモリを割り振るためのシステムおよび方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US9092327B2 (ja) |
EP (1) | EP2929440A1 (ja) |
JP (1) | JP5916970B2 (ja) |
KR (1) | KR101613826B1 (ja) |
CN (1) | CN104871143B (ja) |
BR (1) | BR112015013487B1 (ja) |
TW (1) | TWI534620B (ja) |
WO (1) | WO2014092883A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9110795B2 (en) | 2012-12-10 | 2015-08-18 | Qualcomm Incorporated | System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components |
US9092327B2 (en) | 2012-12-10 | 2015-07-28 | Qualcomm Incorporated | System and method for allocating memory to dissimilar memory devices using quality of service |
US8959298B2 (en) | 2012-12-10 | 2015-02-17 | Qualcomm Incorporated | System and method for managing performance of a computing device having dissimilar memory types |
US9606916B2 (en) * | 2013-09-13 | 2017-03-28 | Samsung Electronics Co., Ltd. | Semiconductor devices including application processor connected to high-bandwidth memory and low-bandwidth memory, and channel interleaving method thereof |
US20150261662A1 (en) * | 2014-03-12 | 2015-09-17 | Advanced Micro Devices, Inc. | Address-partitioned multi-class physical memory system |
CN104954796B (zh) * | 2014-03-28 | 2019-06-11 | 联咏科技股份有限公司 | 视频处理装置与其视频处理电路 |
US9910767B2 (en) * | 2014-12-15 | 2018-03-06 | Toshiba Memory Corporation | Leveraging instruction RAM as a data RAM extension during use of a modified Harvard architecture processor |
US10491667B1 (en) * | 2015-03-16 | 2019-11-26 | Amazon Technologies, Inc. | Customized memory modules in multi-tenant service provider systems |
KR20170005561A (ko) | 2015-07-06 | 2017-01-16 | 현대자동차주식회사 | 히트석션 언더커버 |
US20170108911A1 (en) * | 2015-10-16 | 2017-04-20 | Qualcomm Incorporated | System and method for page-by-page memory channel interleaving |
US20170109090A1 (en) * | 2015-10-16 | 2017-04-20 | Qualcomm Incorporated | System and method for page-by-page memory channel interleaving |
US20170162235A1 (en) * | 2015-12-02 | 2017-06-08 | Qualcomm Incorporated | System and method for memory management using dynamic partial channel interleaving |
US20180032429A1 (en) * | 2016-07-29 | 2018-02-01 | Intel Corporation | Techniques to allocate regions of a multi-level, multi-technology system memory to appropriate memory access initiators |
US10380342B2 (en) * | 2016-07-29 | 2019-08-13 | Qualcomm Incorporated | Kernel-based detection of target application functionality using virtual address mapping |
US10055158B2 (en) * | 2016-09-22 | 2018-08-21 | Qualcomm Incorporated | Providing flexible management of heterogeneous memory systems using spatial quality of service (QoS) tagging in processor-based systems |
CN107704213B (zh) * | 2017-11-02 | 2021-08-31 | 郑州云海信息技术有限公司 | 一种存储阵列的自动化服务质量管理方法及装置 |
KR102387977B1 (ko) | 2017-11-29 | 2022-04-19 | 삼성전자주식회사 | 적어도 두 개의 채널들을 통해 시스템 온 칩과 통신하는 메모리 장치, 이를 포함하는 전자 장치, 그리고 전자 장치의 동작 방법 |
KR102482896B1 (ko) | 2017-12-28 | 2022-12-30 | 삼성전자주식회사 | 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치 |
KR102149153B1 (ko) * | 2018-10-08 | 2020-08-28 | 울산과학기술원 | 이종 메모리를 활용한 범용 gpu에서의 페이징 방법 및 장치 |
KR102257325B1 (ko) * | 2018-12-10 | 2021-05-27 | 한국과학기술원 | 다중 서비스 요청 및 맥락인지 기반의 IoT 카메라 가상화 장치 및 방법 |
US11726910B2 (en) * | 2019-03-13 | 2023-08-15 | Intel Corporation | Dynamic control of memory bandwidth allocation for a processor |
US11011223B2 (en) | 2019-08-27 | 2021-05-18 | Micron Technology, Inc. | Memory sub-system grading and allocation |
US11782835B2 (en) | 2020-11-30 | 2023-10-10 | Electronics And Telecommunications Research Institute | Host apparatus, heterogeneous system architecture device, and heterogeneous system based on unified virtual memory |
US11789649B2 (en) * | 2021-04-22 | 2023-10-17 | Nvidia Corporation | Combined on-package and off-package memory system |
US11632337B1 (en) | 2021-10-11 | 2023-04-18 | Cisco Technology, Inc. | Compute express link over ethernet in composable data centers |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341486A (en) | 1988-10-27 | 1994-08-23 | Unisys Corporation | Automatically variable memory interleaving system |
US5924117A (en) | 1996-12-16 | 1999-07-13 | International Business Machines Corporation | Multi-ported and interleaved cache memory supporting multiple simultaneous accesses thereto |
US20020065922A1 (en) * | 2000-11-30 | 2002-05-30 | Vijnan Shastri | Method and apparatus for selection and redirection of an existing client-server connection to an alternate data server hosted on a data packet network (DPN) based on performance comparisons |
US20020075844A1 (en) * | 2000-12-15 | 2002-06-20 | Hagen W. Alexander | Integrating public and private network resources for optimized broadband wireless access and method |
US7120727B2 (en) | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
US8407433B2 (en) | 2007-06-25 | 2013-03-26 | Sonics, Inc. | Interconnect implementing internal controls |
EP2375675B1 (en) | 2004-03-10 | 2013-05-01 | Qualcomm Incorporated | High data rate interface apparatus and method |
US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
US7716669B2 (en) | 2004-04-30 | 2010-05-11 | Microsoft Corporation | Concurrent system applications in a multimedia console |
US7680830B1 (en) * | 2005-05-31 | 2010-03-16 | Symantec Operating Corporation | System and method for policy-based data lifecycle management |
US20070083482A1 (en) * | 2005-10-08 | 2007-04-12 | Unmesh Rathi | Multiple quality of service file system |
US7477257B2 (en) | 2005-12-15 | 2009-01-13 | Nvidia Corporation | Apparatus, system, and method for graphics memory hub |
US7793059B2 (en) * | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
US20070180203A1 (en) | 2006-02-01 | 2007-08-02 | Madhusudhan Ramgarajan | Optimizing system performance in flexible interleaving memory mode |
US7707379B2 (en) | 2006-07-13 | 2010-04-27 | International Business Machines Corporation | Dynamic latency map for memory optimization |
US7620793B1 (en) | 2006-08-28 | 2009-11-17 | Nvidia Corporation | Mapping memory partitions to virtual memory pages |
US7768518B2 (en) | 2006-09-27 | 2010-08-03 | Intel Corporation | Enabling multiple instruction stream/multiple data stream extensions on microprocessors |
US20080250212A1 (en) * | 2007-04-09 | 2008-10-09 | Ati Technologies Ulc | Method and apparatus for accessing memory using programmable memory accessing interleaving ratio information |
US8271827B2 (en) | 2007-12-10 | 2012-09-18 | Qimonda | Memory system with extended memory density capability |
US8289333B2 (en) | 2008-03-04 | 2012-10-16 | Apple Inc. | Multi-context graphics processing |
US8099539B2 (en) | 2008-03-10 | 2012-01-17 | Lsi Corporation | Method and system of a shared bus architecture |
US8531471B2 (en) | 2008-11-13 | 2013-09-10 | Intel Corporation | Shared virtual memory |
KR20100100395A (ko) | 2009-03-06 | 2010-09-15 | 삼성전자주식회사 | 복수의 프로세서를 포함하는 메모리 시스템 |
US8266389B2 (en) | 2009-04-29 | 2012-09-11 | Advanced Micro Devices, Inc. | Hierarchical memory arbitration technique for disparate sources |
US8451281B2 (en) | 2009-06-23 | 2013-05-28 | Intel Corporation | Shared virtual memory between a host and discrete graphics device in a computing system |
US8407516B2 (en) | 2009-12-23 | 2013-03-26 | Intel Corporation | Controlling memory redundancy in a system |
US8669990B2 (en) | 2009-12-31 | 2014-03-11 | Intel Corporation | Sharing resources between a CPU and GPU |
US20110242427A1 (en) | 2010-04-01 | 2011-10-06 | Timothy Ramsdale | Method and System for Providing 1080P Video With 32-Bit Mobile DDR Memory |
US20110320751A1 (en) | 2010-06-25 | 2011-12-29 | Qualcomm Incorporated | Dynamic Interleaving Of Multi-Channel Memory |
US20120054455A1 (en) | 2010-08-31 | 2012-03-01 | Qualcomm Incorporated | Non-Uniform Interleaving Scheme In Multiple Channel DRAM System |
US20120066444A1 (en) | 2010-09-14 | 2012-03-15 | Advanced Micro Devices, Inc. | Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation |
US8314807B2 (en) | 2010-09-16 | 2012-11-20 | Apple Inc. | Memory controller with QoS-aware scheduling |
CN105702277B (zh) | 2010-12-17 | 2018-05-08 | 艾沃思宾技术公司 | 存储器系统和存储器控制器 |
US8854387B2 (en) | 2010-12-22 | 2014-10-07 | Advanced Micro Devices, Inc. | Bundle-based CPU/GPU memory controller coordination mechanism |
JP6045567B2 (ja) | 2011-04-26 | 2016-12-14 | シーゲイト テクノロジー エルエルシーSeagate Technology LLC | 不揮発性記憶のための可変オーバープロビジョニング |
CN102426552B (zh) * | 2011-10-31 | 2014-06-04 | 华为数字技术(成都)有限公司 | 存储系统服务质量控制方法、装置和系统 |
US9110795B2 (en) | 2012-12-10 | 2015-08-18 | Qualcomm Incorporated | System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components |
US9092327B2 (en) | 2012-12-10 | 2015-07-28 | Qualcomm Incorporated | System and method for allocating memory to dissimilar memory devices using quality of service |
US8959298B2 (en) | 2012-12-10 | 2015-02-17 | Qualcomm Incorporated | System and method for managing performance of a computing device having dissimilar memory types |
-
2013
- 2013-02-28 US US13/781,366 patent/US9092327B2/en active Active
- 2013-11-04 WO PCT/US2013/068217 patent/WO2014092883A1/en active Application Filing
- 2013-11-04 EP EP13802138.1A patent/EP2929440A1/en not_active Ceased
- 2013-11-04 JP JP2015546477A patent/JP5916970B2/ja active Active
- 2013-11-04 BR BR112015013487-4A patent/BR112015013487B1/pt active IP Right Grant
- 2013-11-04 CN CN201380064062.2A patent/CN104871143B/zh active Active
- 2013-11-04 KR KR1020157017668A patent/KR101613826B1/ko active IP Right Grant
- 2013-11-18 TW TW102141943A patent/TWI534620B/zh active
-
2015
- 2015-06-19 US US14/744,831 patent/US10067865B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI534620B (zh) | 2016-05-21 |
US10067865B2 (en) | 2018-09-04 |
WO2014092883A1 (en) | 2014-06-19 |
JP2016503911A (ja) | 2016-02-08 |
CN104871143A (zh) | 2015-08-26 |
KR20150095725A (ko) | 2015-08-21 |
BR112015013487A2 (pt) | 2017-07-11 |
BR112015013487B1 (pt) | 2023-01-31 |
TW201439760A (zh) | 2014-10-16 |
US20150286565A1 (en) | 2015-10-08 |
EP2929440A1 (en) | 2015-10-14 |
US9092327B2 (en) | 2015-07-28 |
KR101613826B1 (ko) | 2016-04-19 |
CN104871143B (zh) | 2018-04-24 |
US20140164690A1 (en) | 2014-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5916970B2 (ja) | サービス品質を使用して異なるメモリデバイスにメモリを割り振るためのシステムおよび方法 | |
JP5914773B2 (ja) | 非対称のメモリ構成要素を有するメモリサブシステム内でメモリを動的に割り振るためのシステムおよび方法 | |
JP6178512B2 (ja) | 選択的な電力または性能の最適化を伴うメモリチャネルインターリービングのためのシステムおよび方法 | |
EP2929446B1 (en) | System and method for managing performance of a computing device having dissimilar memory types | |
JP6553828B1 (ja) | 奇数モジュラスメモリチャネルインターリービングのためのシステムおよび方法 | |
JP6239130B2 (ja) | 作業負荷に従ってメモリバス帯域幅を低減するためのシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5916970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |