JP5916970B2 - System and method for allocating memory to different memory devices using quality of service - Google Patents
System and method for allocating memory to different memory devices using quality of service Download PDFInfo
- Publication number
- JP5916970B2 JP5916970B2 JP2015546477A JP2015546477A JP5916970B2 JP 5916970 B2 JP5916970 B2 JP 5916970B2 JP 2015546477 A JP2015546477 A JP 2015546477A JP 2015546477 A JP2015546477 A JP 2015546477A JP 5916970 B2 JP5916970 B2 JP 5916970B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- qos
- type
- different
- dram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000005457 optimization Methods 0.000 claims description 46
- 238000004891 communication Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 21
- 238000012545 processing Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000007726 management method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000013507 mapping Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 3
- 230000007334 memory performance Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
優先権および関連出願の陳述
本出願は、「System and Method for Managing Performance of a Computing Device Having Dissimilar Memory Types」と題する、2012年12月10日に出願され、仮特許番号第61/735,352号(整理番号第123065P1号)が割り当てられた米国仮特許出願に対する米国特許法第119条(e)項に基づく優先権を主張する、「System and Method for Managing Performance of a Computing Device Having Dissimilar Memory Types」と題する、2012年12月24日に出願された同時係属の米国特許出願第13/726,537号(整理番号第123065U1号)の一部継続出願であり、それらの各々は全体が参照により本明細書に組み込まれる。
This application was filed on Dec. 10, 2012, entitled `` System and Method for Managing Performance of a Computing Device Having Dissimilar Memory Types '', and provisional patent number 61 / 735,352 No. 123065P1) entitled `` System and Method for Managing Performance of a Computing Device Having Dissimilar Memory Types '' claiming priority under 35 U.S.C. 119 (e) , Continuation-in-part of co-pending U.S. Patent Application No. 13 / 726,537 (Docket No. 123065U1) filed December 24, 2012, each of which is incorporated herein by reference in its entirety It is.
システムのパフォーマンス要件および電力要件は、コンピュータシステムおよびコンピュータデバイスにおいて、特に、携帯電話、携帯情報端末(PDA)、携帯ゲーム機、パームトップコンピュータ、タブレットコンピュータ、および他の携帯型電子デバイスなどのポータブルコンピューティングデバイス(PCD)においてますます厳しくなっている。そのようなデバイスは、特定の目的のために最適化された2つ以上のタイプの処理ユニットを備え得る。たとえば、1つまたは複数の中央処理装置(CPU)は、一般的なシステムレベルのパフォーマンスまたは他の目的のために使用される場合があり、グラフィックス処理装置(GPU)は、ディスプレイデバイスに出力するためのコンピュータグラフィックスを操作するために特に設計される場合がある。各プロセッサはより高いパフォーマンスを必要とするので、各プロセッサの特定の目的を可能にするように設計された、より高速でより特化されたメモリデバイスに対する必要性が存在する。メモリアーキテクチャは、通常、特定の用途向けに最適化される。CPUは、許容できるシステムレベルのパフォーマンスを有する高密度メモリを必要とする場合があり、GPUは、CPUよりも実質的に高いパフォーマンスを有する比較的低い密度のメモリを必要とする場合がある。 System performance and power requirements are particularly relevant to computer systems and computing devices, particularly portable computers such as mobile phones, personal digital assistants (PDAs), handheld game consoles, palmtop computers, tablet computers, and other portable electronic devices. It is becoming more and more strict in the storage device (PCD). Such a device may comprise more than one type of processing unit optimized for a particular purpose. For example, one or more central processing units (CPUs) may be used for general system level performance or other purposes, and graphics processing units (GPUs) output to display devices It may be specially designed for operating computer graphics. As each processor requires higher performance, there is a need for faster and more specialized memory devices designed to enable the specific purpose of each processor. The memory architecture is usually optimized for a specific application. The CPU may require high density memory with acceptable system level performance, and the GPU may require relatively low density memory with substantially higher performance than the CPU.
結果として、PCDなどの単一のコンピュータデバイスは、その特別な目的のために最適化され、特定の処理ユニットと対にされ、特定の処理ユニット専用の各々特化されたメモリデバイスを有する、2つ以上の異なるメモリデバイスを含む場合がある。(「離散」アーキテクチャと呼ばれる)この従来のアーキテクチャでは、各々の専用処理ユニットは、各々が対応するメモリチャネルを有する複数の物理/制御レイヤを介して、異なるタイプのメモリデバイスに物理的に結合される。各々の専用処理ユニットは、その意図された目的のために最適化された異なるデータレートで、対応するメモリデバイスに物理的にアクセスする。たとえば、例示的な一構成では、汎用CPUは、最適化されたデータ帯域幅(たとえば、17Gb/s)で、第1のタイプのダイナミックランダムアクセスメモリ(DRAM)デバイスに物理的にアクセスすることができる。より高いパフォーマンスの専用GPUは、より高いデータ帯域幅(たとえば、34Gb/s)で、第2のタイプのDRAMデバイスに物理的にアクセスすることができる。離散アーキテクチャは、CPUのパフォーマンスとGPUのパフォーマンスを個別に最適化するが、いくつかの重要な欠点が存在する。 As a result, a single computing device, such as a PCD, is optimized for its special purpose, paired with a specific processing unit, and has each specialized memory device dedicated to a specific processing unit. May include more than one different memory device. In this conventional architecture (referred to as a “discrete” architecture), each dedicated processing unit is physically coupled to different types of memory devices via multiple physical / control layers, each having a corresponding memory channel. The Each dedicated processing unit physically accesses the corresponding memory device at a different data rate optimized for its intended purpose. For example, in one exemplary configuration, a general purpose CPU may physically access a first type of dynamic random access memory (DRAM) device with optimized data bandwidth (e.g., 17 Gb / s). it can. Higher performance dedicated GPUs can physically access the second type of DRAM device with higher data bandwidth (eg, 34 Gb / s). While discrete architectures optimize CPU performance and GPU performance separately, there are some important drawbacks.
より高いパフォーマンスを得るためには、GPU専用メモリは、すべての潜在的な使用事例、表示解像度、およびシステム設定を扱うように、サイズ変更および構成されなければならない。その上、GPUだけがより高いデータ帯域幅でGPU専用メモリに物理的にアクセスすることができるので、より高いパフォーマンスは「局所化」される。CPUはGPU専用メモリにアクセスすることができ、GPUはCPU専用メモリにアクセスすることができるが、離散アーキテクチャは、いずれのタイプのメモリデバイス向けに最適化された帯域幅よりも通常小さい、低減されたデータ帯域幅で、GPUとCPUとの間の物理的な相互接続バス(たとえば、周辺構成要素相互接続エクスプレス(PCIE))を介してこのアクセスを提供する。GPUとCPUとの間の物理的な相互接続バスがパフォーマンスの「ボトルネック」として機能しない場合でも、離散アーキテクチャは、GPUまたはCPUのいずれかが2つの異なるタイプのメモリデバイスの合成された合計利用可能帯域幅を利用することを可能にしない。それぞれのメモリデバイスのメモリ空間は、メモリアドレスの別々の連続ブロックに配置される。言い換えれば、メモリマップ全体は、1つの連続ブロックに第1のタイプのメモリデバイスを配置し、異なる連続ブロックに第2のタイプのメモリデバイスを別々に配置することができる。同じ連続ブロック内に存在して物理的なアクセスをサポートする、異なるメモリデバイスのメモリポート間のハードウェア調整は存在しない。 To get higher performance, GPU dedicated memory must be sized and configured to handle all potential use cases, display resolutions, and system settings. Moreover, higher performance is “localized” because only the GPU can physically access the GPU dedicated memory with higher data bandwidth. The CPU can access the GPU dedicated memory and the GPU can access the CPU dedicated memory, but the discrete architecture is reduced, usually less than the bandwidth optimized for any type of memory device This access is provided via a physical interconnect bus (eg, Peripheral Component Interconnect Express (PCIE)) between the GPU and the CPU with a reduced data bandwidth. Even if the physical interconnect bus between the GPU and the CPU does not function as a performance “bottleneck”, the discrete architecture is a combined total utilization of two different types of memory devices, either the GPU or the CPU It does not allow to use the available bandwidth. The memory space of each memory device is arranged in a separate continuous block of memory addresses. In other words, in the entire memory map, the first type memory device can be arranged in one continuous block, and the second type memory device can be arranged separately in a different continuous block. There is no hardware coordination between memory ports of different memory devices that exist in the same contiguous block and support physical access.
したがって、コンピュータシステム内のより特化されたメモリデバイスが、コンピュータデバイス内でますます高いシステムおよび電力のパフォーマンスを実現することに対する需要が高まっているが、異なるメモリデバイスを管理するための改善されたシステムおよび方法に対する必要性が当技術分野に残っている。 Therefore, more specialized memory devices in computer systems are in increasing demand for achieving higher system and power performance in computer devices, but improved to manage different memory devices There remains a need in the art for systems and methods.
異なるメモリデバイスにメモリを割り振るためのシステムおよび方法が提供される。例示的な実施形態は、異なるメモリデバイスにメモリを割り振るための方法を含む。2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比が決定される。様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するために、インターリーブ帯域幅比に従って、異なるメモリデバイスがインターリーブされる。サービス品質(QoS)に基づいて、メモリアドレス要求がメモリゾーンに割り振られる。 Systems and methods are provided for allocating memory to different memory devices. Exemplary embodiments include a method for allocating memory to different memory devices. An interleaved bandwidth ratio is determined that includes a bandwidth ratio for two or more different memory devices. Different memory devices are interleaved according to the interleaved bandwidth ratio to define two or more memory zones having different performance levels. Based on quality of service (QoS), memory address requests are allocated to memory zones.
図の中では、別段に指定されない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。「102A」または「102B」などの文字指定を伴う参照番号の場合、文字指定は、同じ図に存在する2つの同様の部分または要素を区別することができる。参照番号がすべての図において同じ参照番号を有するすべての部分を包含することが意図されるとき、参照番号に対する文字指定は省略される場合がある。 In the figures, like reference numerals refer to like parts throughout the various figures unless otherwise specified. In the case of a reference number with a character designation such as “102A” or “102B”, the character designation can distinguish between two similar parts or elements present in the same figure. When a reference number is intended to encompass all parts having the same reference number in all figures, the character designation for the reference number may be omitted.
「例示的な」という単語は、「例、事例、または例示として機能する」ことを意味するように本明細書で使用される。「例示的な」ものとして本明細書に記載されるいずれの態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるとは限らない。 The word “exemplary” is used herein to mean “serving as an example, instance, or illustration”. Any aspect described herein as "exemplary" is not necessarily to be construed as preferred or advantageous over other aspects.
本明細書では、「アプリケーション」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルを含む場合もある。加えて、本明細書で言及される「アプリケーション」は、開封される必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなどの、本質的に実行可能ではないファイルを含む場合もある。 As used herein, the term “application” may include files with executable content, such as object code, scripts, bytecodes, markup language files, and patches. In addition, an “application” as referred to herein may include files that are not inherently executable, such as documents that may need to be opened or other data files that need to be accessed. is there.
「コンテンツ」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルを含む場合もある。加えて、本明細書で言及される「コンテンツ」は、開封される必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなどの、本質的に実行可能ではないファイルを含む場合もある。 The term “content” may include files with executable content, such as object code, scripts, bytecodes, markup language files, and patches. In addition, “content” as referred to herein may include files that are not inherently executable, such as documents that may need to be opened or other data files that need to be accessed. is there.
本明細書で使用されるように、「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかである、コンピュータ関連のエンティティを指すものとする。たとえば、構成要素は、プロセッサ上で実行されているプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、および/またはコンピュータであり得るが、これらに限定されない。例として、コンピューティングデバイス上で実行されているアプリケーションとコンピューティングデバイスの両方は、構成要素であり得る。1つまたは複数の構成要素は、プロセスおよび/または実行スレッド内に存在する場合があり、1つの構成要素は、1つのコンピュータに局所化され、かつ/または2つ以上のコンピュータ間で分散される場合がある。加えて、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体から実行することができる。構成要素は、1つまたは複数のデータパケット(たとえば、信号によって、ローカルシステム、分散システムにおいて別の構成要素と対話し、かつ/またはインターネットなどのネットワークにわたって他のシステムと対話する、1つの構成要素からのデータ)を有する信号に従うなどする、ローカルプロセスおよび/またはリモートプロセスによって通信することができる。 As used herein, the terms “component”, “database”, “module”, “system”, etc. refer to hardware, firmware, a combination of hardware and software, software, or running software A computer-related entity that is either For example, a component can be, but is not limited to being, a process running on a processor, a processor, an object, an executable, a thread of execution, a program, and / or a computer. By way of illustration, both an application running on a computing device and the computing device can be a component. One or more components may exist within a process and / or thread of execution, and one component is localized on one computer and / or distributed between two or more computers There is a case. In addition, these components can execute from various computer readable media having various data structures stored thereon. A component is one or more data packets (e.g., one component that interacts with another component in a local system, distributed system, and / or interacts with other systems across a network, such as the Internet, by signal Can be communicated by local processes and / or remote processes, such as following a signal having data from
本明細書では、「通信デバイス」、「ワイヤレスデバイス」、「ワイヤレス電話」、「ワイヤレス通信デバイス」、および「ワイヤレスハンドセット」という用語は、互換的に使用される。第3世代(「3G」)ワイヤレス技術および第4世代(「4G」)が出現したことによって、利用可能な帯域幅が拡大されたので、より多様なワイヤレス機能を備えた、より携帯が容易なコンピューティングデバイスが利用可能になっている。したがって、ポータブルコンピューティングデバイスには、携帯電話、ページャ、PDA、スマートフォン、ナビゲーションデバイス、またはワイヤレス接続もしくはワイヤレスリンクを有するハンドヘルドコンピュータが含まれ得る。 As used herein, the terms “communication device”, “wireless device”, “wireless phone”, “wireless communication device”, and “wireless handset” are used interchangeably. The advent of 3rd generation (“3G”) wireless technology and 4th generation (“4G”) has expanded the available bandwidth, making it more portable with more diverse wireless capabilities A computing device is available. Thus, portable computing devices can include cell phones, pagers, PDAs, smartphones, navigation devices, or handheld computers with wireless connections or links.
図1は、(「異なるメモリデバイス」と呼ばれる)異なるデータ帯域幅を有する、異なるタイプまたは同様のタイプのメモリデバイスのうちの2つ以上のメモリデバイスにアクセスするための2つ以上の専用処理ユニットを有する、任意の適切なコンピューティングデバイスに実装され得るメモリ管理アーキテクチャを備えるシステム100を示す。コンピューティングデバイスは、パーソナルコンピュータと、ワークステーションと、サーバと、携帯電話、携帯情報端末(PDA)、携帯ゲーム機、パームトップコンピュータ、またはタブレットコンピュータなどのポータブルコンピューティングデバイス(PCD)と、2つ以上の異なるメモリデバイスを有する任意の他のコンピューティングデバイスとを含む場合がある。下記でより詳細に記載されるように、メモリ管理アーキテクチャは、2つの動作モード、すなわち統合モードおよび離散モードを選択的に提供するように構成される。離散モードでは、メモリ管理アーキテクチャは、上述された従来の方式における「離散アーキテクチャ」として動作し、その中で、各々の専用処理ユニットは、その意図された目的のために最適化された対応するメモリデバイスにアクセスする。たとえば、専用の汎用中央処理装置(CPU)は、最適化されたデータ帯域幅で第1のタイプのメモリデバイスにアクセスすることができ、高パフォーマンスの専用グラフィックス処理装置(GPU)は、より高いデータ帯域幅で第2のタイプのメモリデバイスにアクセスすることができる。統合モードでは、メモリ管理アーキテクチャは、異なるメモリデバイスを統合し、専用処理ユニットが、異なるメモリデバイスまたはそれらの部分の合成された帯域幅で、個別または組合せのいずれかで選択的にアクセスすることを可能にするように構成される。
FIG. 1 illustrates two or more dedicated processing units for accessing two or more memory devices of different or similar types of memory devices having different data bandwidths (referred to as “different memory devices”) 1 illustrates a
図1の実施形態に示されたように、システム100は、2つの異なるタイプのダイナミックランダムアクセスメモリ(DRAM)デバイス104aおよび104b、ならびにDRAMデバイス104aおよび104bにアクセスすることができる2つ以上の専用処理ユニット(たとえば、CPU108およびGPU106)に電気的に接続された、メモリチャネル最適化モジュール102を備える。GPU106は、電気的な接続110を介してメモリチャネル最適化モジュール102に結合される。CPU108は、電気的な接続112を介してメモリチャネル最適化モジュール102に結合される。メモリチャネル最適化モジュール102はさらに、DRAMデバイス104aおよび104bに結合するための複数のハードウェア接続を備える。ハードウェア接続は、メモリデバイスのタイプに応じて異なる場合がある。図1の例では、DRAM104aは、それぞれ物理/制御接続116a、116b、116c、および116dに接続する、4つのチャネル114a、114b、114c、および114dをサポートする。DRAM104bは、それぞれ物理/制御接続120aおよび120bに接続する、2つのチャネル118aおよび118bをサポートする。物理/制御接続の数および構成は、メモリアドレスのサイズ(たとえば、32ビット、64ビットなど)を含む、メモリデバイスのタイプに応じて異なる場合があることを諒解されたい。
As shown in the embodiment of FIG. 1,
図2は、異なるメモリデバイス(たとえば、DRAMデバイス104aおよび104b)をインターリーブすることによって、統合動作モードを実装するためのメモリチャネル最適化モジュール102によって実行される方法200を示す。ブロック202で、メモリチャネル最適化モジュール102は、DRAMデバイス104aおよび104bについてのデータ帯域幅の比を含むインターリーブ帯域幅比を決定する。データ帯域幅は、コンピューティングデバイスの立上げ時に決定される場合がある。
FIG. 2 shows a
一実施形態では、インターリーブ帯域幅比は、図3に示された表300などのデータ構造にアクセスすることによって決定される場合がある。表300は、2つのDRAMデバイス104aおよび104bを実装するための異なるメモリデバイスのタイプの様々な組合せについてのインターリーブ帯域幅比を識別する。列302は、DRAMデバイス104aについての様々な構成を載せる。行304は、DRAMデバイス104bについての様々な構成を載せる。この点について、各数値データフィールドは、対応する行/列構成についてのインターリーブ帯域幅比を識別する。たとえば、表300の上部の第1のデータフィールドは、黒色で強調表示され、DRAMデバイス104aについての12.8GB/sの帯域幅、およびDRAMデバイス104bについての6.4GB/sのデータ帯域幅に対応する、2.00のインターリーブ帯域幅比を載せる。図3では、DRAMデバイス104aおよび104bは、モバイルコンピューティングシステムで使用するために最適化される。DRAMデバイス104bは、低電力ダブルデータレート(LPDDR)メモリデバイスを備え、LPDDRメモリデバイスは、従来、CPU108による専用の使用のための離散モードで使用するために最適化される場合がある。DRAMデバイス104aは、ワイドI/O(ワイドIO)メモリデバイスを備え、ワイドI/Oメモリデバイスは、従来、GPU106による専用の使用のための離散モードで使用するために最適化される場合がある。この点について、数値は、メモリアドレスのビットサイズ(×64、×128、×256、×512)、クロック速度(MHz)、およびデータ帯域幅(GB/s)などの様々なパフォーマンスパラメータに従って、DRAMデバイス104aおよび104bについてのインターリーブ帯域幅比を識別する。メモリチャネル最適化モジュール102は、探索を実行して、DRAMデバイス104aおよび104bに関連付けられたインターリーブ帯域幅比を取得することができる。図2のブロック202で、メモリチャネル最適化モジュール102は、(たとえば、表300から、またはDRAMデバイス104aおよび104bから直接)数値のデータ帯域幅を決定し、次いでこのデータを使用してインターリーブ帯域幅比を計算することもできる。
In one embodiment, the interleaved bandwidth ratio may be determined by accessing a data structure such as the table 300 shown in FIG. Table 300 identifies interleaved bandwidth ratios for various combinations of different memory device types for implementing two
メモリデバイスのタイプおよびパフォーマンスパラメータは、システム100が実装されているコンピューティングデバイス、システムアプリケーションなどの特定のタイプに応じて異なる場合があることを諒解されたい。図3に示された例示的なタイプおよびパフォーマンスパラメータは、本明細書では、モバイルシステム内のメモリチャネル最適化モジュール102によって実行される例示的なインターリーブする方法を記載するために使用されるにすぎない。メモリチャネル最適化モジュール102に適した他のランダムアクセスメモリ技術のいくつかの例には、NORフラッシュ、EEPROM、EPROM、DDR-NVM、PSRAM、SRAM、PROM、およびROMが含まれる。様々な代替のインターリービングの方式および方法が実行され得ることを、当業者なら容易に諒解されよう。
It should be appreciated that the type of memory device and performance parameters may vary depending on the particular type of computing device, system application, etc. in which the
再び図2を参照すると、ブロック204で、メモリチャネル最適化モジュール102は、ブロック202で決定されたインターリーブ帯域幅比に従って、DRAMデバイス104aおよび104bをインターリーブする。インターリービングプロセスは、それぞれDRAMデバイス104aおよび104b用のメモリチャネル114a、114b、114c、114d、ならびに118aおよび118bの各々へのトラフィックを、特定のチャネルの利用可能な帯域幅に適合させる。たとえば、DRAMデバイス104aが34GB/sのデータ帯域幅を有し、DRAMデバイス104bが17GB/sのデータ帯域幅を有する場合、インターリーブ帯域幅比は2:1である。これは、DRAMデバイス104aのデータレートがDRAMデバイス104bのデータレートの2倍速いことを意味する。
Referring back to FIG. 2, at
図4に示されたように、メモリチャネル最適化モジュール102は、インターリーブ帯域幅比に従ってDRAMデバイス104aおよび104bについての仮想アドレスマッピングテーブルを構成および維持し、インターリーブ帯域幅比に従ってDRAMデバイス104aおよび104bにトラフィックを分散させるための、1つまたは複数のチャネル再マッピングモジュール400を備える場合がある。例示的なアドレスマッピングテーブル500が図5に示されている。アドレスマッピングテーブル500は、インターリーブ帯域幅比に基づいて、対応するチャネルおよび/またはメモリデバイスの割当てを有する、(任意のサイズであり得る)アドレスブロックのリスト502を含む。たとえば、図5では、列504は、1:1のインターリーブ帯域幅比に基づいて、DRAMデバイス104a(「wideio2」)とDRAMデバイス104b(「lpddr3e」)との間の交互の割当てを示す。偶数番号のアドレスブロック(N、N+2、N+4、N+6など)はwideio2に割り当てられ、奇数番号のアドレスブロック(N+1、N+3、N+5など)はlpddr3eに割り当てられる。
As shown in FIG. 4, the memory
列506は、2:1のインターリーブ帯域幅比についての別の割当てを示す。DRAMデバイス104a(「wideio2」)がDRAMデバイス104b(「lpddr3e」)の2倍速いレートを有する場合、lpddr3eに割り当てられた1つのアドレスブロックごとに、2つの連続するアドレスブロックがwideio2に割り当てられる。たとえば、アドレスブロックNおよびN+1はwideio2に割り当てられる。ブロックN+2はlpddr3eに割り当てられる。ブロックN+3およびN+4はwideio2に割り当てられる、以下同様。列508は、1:2のインターリーブ帯域幅比についての別の割当てを示し、その中では、DRAMデバイス104b(「lpddr3e」)がDRAMデバイス104a(「wideio2」)の2倍速いので、割当て方式が反転される。
再び図2のフローチャートを参照すると、ブロック206で、GPU106およびCPU108は、メモリチャネル最適化モジュール102にメモリアドレス要求を送ることによって、従来の方式で、インターリーブされたメモリにアクセスすることができる。図6に示されたように、トラフィックは、アドレスブロックN、N+1、N+2、N+3、N+4、N+5などに対応する要求606、608、610、612、614、616などの入力ストリームとして、チャネル再マッピングロジック600によって受信することができる(図5)。チャネル再マッピングロジック600は、インターリーブ帯域幅比およびアドレスマッピングテーブル500に含まれている適切な割当て方式(たとえば、列504、506、508など)に従って、DRAMデバイス104aおよび104bにトラフィックを分散させる(ブロック208-図2)ように構成される。
Referring again to the flowchart of FIG. 2, at
2:1のインターリーブ帯域幅比の上記の例に従って、チャネル再マッピングロジック600は、図6に示されたように要求606、608、610、612、614、および616を導く。それぞれアドレスブロックN、N+1、N+3、およびN+4向けの要求606、608、612、および614は、DRAMデバイス104aに導くことができる。それぞれアドレスブロックN+2およびN+5向けの要求610および616は、DRAMデバイス104bに導くことができる。このようにして、GPU106およびCPU108から入って来るトラフィックは、DRAMデバイス104a用のメモリチャネル114および/またはDRAMデバイス104b用のメモリチャネル118のうちのいずれの利用可能な帯域幅にも最適に適合することができる。この統合動作モードにより、GPU106およびCPU108が、従来の離散動作モードの「局所化された」高パフォーマンス動作に限定されるのではなく、異なるメモリデバイスの合成された帯域幅に、個別に、かつ/または一括してアクセスすることが可能になる。
In accordance with the above example of a 2: 1 interleaved bandwidth ratio,
上述されたように、メモリチャネル最適化モジュール102は、様々な望ましい使用シナリオ、システム設定などに基づいて、統合モードまたは離散モードのいずれかを選択的に有効にするように構成することができる。その上、メモリデバイス全体をインターリーブするのではなく、異なるメモリデバイスの部分をインターリーブすることができることを諒解されたい。図7は、複数の「論理的な」デバイスまたは「論理的な」ゾーンを作成するために、メモリチャネル最適化モジュール102によって実装することができる、マルチレイヤのインターリーブ技法を示す。2:1のインターリーブ帯域幅比を使用する上記の例に従って、DRAMデバイス104aは、従来GPU106向けに最適化された34GB/sの高パフォーマンス帯域幅を有する、0.5GBのメモリデバイス702および704のペアを備える場合がある。DRAMデバイス104bは、従来CPU108向けに最適化された17GB/sのより低い帯域幅を各々が有する、1GBのメモリデバイス706および2GBのメモリデバイス708を備える場合がある。マルチレイヤのインターリーブ技法は、2つのインターリーブされたゾーン710および712、ならびにインターリーブされていないゾーン714を作成することができる。ゾーン710は、4方向にインターリーブされて、102GB/sの合成された帯域幅で合成された1.5GBを提供することができる。ゾーン712は、2方向にインターリーブされて、34GB/sで合成された1.5GBを提供することができる。ゾーン714は、インターリーブされないで、17GB/sで1GBを提供することができる。インターリーブされたゾーン710および712のコンテンツが、駆逐可能または移動可能なデータ構造およびバッファ用に明示的に指定される場合があり、一方インターリーブされていないゾーン714のコンテンツが、カーネル動作および/または他の低メモリプロセスなどの処理向けに指定される場合があるので、システム100のメモリ管理アーキテクチャと組み合わされたマルチレイヤのインターリーブ技法により、インターリーブされた部分とインターリーブされていない部分との間の遷移が容易になる場合がある。
As described above, the memory
上述されたように、メモリチャネル最適化モジュール102は、任意の望ましいコンピューティングシステムの中に組み込まれる場合がある。図8は、例示的なポータブルコンピューティングデバイス(PCD)800に組み込まれたメモリチャネル最適化モジュール102を示す。メモリチャネル最適化モジュール102は、ポータブルコンピューティングデバイス800用の設計物の中に個別に製造され、組み込まれる場合がある、システムオンチップ(SoC)または組込みシステムを備える場合がある。
As described above, the memory
図示されたように、PCD800は、マルチコアCPU402Aを含むオンチップシステム322を含む。マルチコアCPU402Aは、第0のコア410、第1のコア412、および第Nのコア414を含む場合がある。コアのうちの1つは、たとえばGPU106を備え、他のコアのうちの1つまたは複数は、CPU108を備える場合がある。代替の例示的な実施形態によれば、CPU402Aは、単一コアのタイプのコアを備え、複数のコアを有するCPUではない場合もあり、その場合、CPU108およびGPU106は、システム100で示されたような専用プロセッサであり得る。
As shown,
ディスプレイコントローラ328およびタッチスクリーンコントローラ330は、GPU106に結合される場合がある。一方、オンチップシステム322の外部にあるタッチスクリーンディスプレイ108は、ディスプレイコントローラ328およびタッチスクリーンコントローラ330に結合される場合がある。
図8はさらに、ビデオエンコーダ334、たとえば位相反転線(PAL)エンコーダ、順次式カラーメモリ(SECAM)エンコーダ、または全米テレビジョン方式委員会(NTSC)エンコーダがマルチコアCPU402Aに結合されること示す。さらに、ビデオ増幅器336は、ビデオエンコーダ334およびタッチスクリーンディスプレイ108に結合される。また、ビデオポート338はビデオ増幅器336に結合される。図8に示されたように、ユニバーサルシリアルバス(USB)コントローラ340は、マルチコアCPU402Aに結合される。また、USBポート342はUSBコントローラ340に結合される。メモリ404Aおよび加入者識別モジュール(SIM)カード346も、マルチコアCPU402Aに結合される場合がある。メモリ404Aは、上述されたように、2つ以上の異なるメモリデバイス(たとえば、DRAMデバイス104aおよび104b)を備える場合がある。メモリチャネル最適化モジュール102は、(たとえば、CPU108およびGPU106を含む)CPU402Aに結合される場合があり、メモリ404Aは、2つ以上の異なるメモリデバイスを備える場合がある。メモリチャネル最適化モジュール102は、個別のシステムオンチップ(SoC)として、またはSoC322の構成要素として組み込まれる場合がある。
FIG. 8 further illustrates that a video encoder 334, such as a phase inversion line (PAL) encoder, a sequential color memory (SECAM) encoder, or a National Television System Committee (NTSC) encoder, is coupled to the
さらに、図8に示されたように、デジタルカメラ348は、マルチコアCPU402Aに結合される場合がある。例示的な態様では、デジタルカメラ348は、電荷結合デバイス(CCD)カメラまたは相補型金属酸化物半導体(CMOS)カメラである。
Further, as shown in FIG. 8, the
図8にさらに示されたように、ステレオオーディオコーダ-デコーダ(コーデック)350は、マルチコアCPU402Aに結合される場合がある。その上、オーディオ増幅器352は、ステレオオーディオコーデック350に結合される場合がある。例示的な態様では、第1のステレオスピーカ354および第2のステレオスピーカ356は、オーディオ増幅器352に結合される。図8は、マイクロフォン増幅器358がステレオオーディオコーデック350に結合される場合もあることを示す。加えて、マイクロフォン360は、マイクロフォン増幅器358に結合される場合がある。特定の態様では、周波数変調(FM)ラジオチューナ362は、ステレオオーディオコーデック350に結合される場合がある。また、FMアンテナ364は、FMラジオチューナ362に結合される。さらに、ステレオヘッドフォン366は、ステレオオーディオコーデック350に結合される場合がある。
As further shown in FIG. 8, stereo audio coder-decoder (codec) 350 may be coupled to
図8はさらに、無線周波(RF)トランシーバ368がマルチコアCPU402Aに結合される場合があることを示す。RFスイッチ370は、RFトランシーバ368およびRFアンテナ372に結合される場合がある。図8に示されたように、キーパッド374は、マルチコアCPU402Aに結合される場合がある。また、マイクロフォン付きモノヘッドセット376は、マルチコアCPU402Aに結合される場合がある。さらに、バイブレータデバイス378は、マルチコアCPU402Aに結合される場合がある。
FIG. 8 further illustrates that a radio frequency (RF)
図8はまた、電源380がオンチップシステム322に結合される場合があることを示す。特定の態様では、電源380は、電力を必要とするPCD800の様々な構成要素に電力を供給する直流(DC)電源である。さらに、特定の態様では、電源は、充電式DCバッテリ、または交流(AC)電源に接続されたAC-DC変換器から導出されるDC電源である。
FIG. 8 also shows that the
図8はさらに、PCD800がデータネットワーク、たとえばローカルエリアネットワーク、パーソナルエリアネットワーク、または任意の他のネットワークにアクセスするために使用され得るネットワークカード388を含む場合もあることを示す。ネットワークカード388は、Bluetooth(登録商標)ネットワークカード、WiFiネットワークカード、パーソナルエリアネットワーク(PAN)カード、パーソナルエリアネットワーク超低電力技術(PeANUT)ネットワークカード、または当技術分野でよく知られている任意の他のネットワークカードであり得る。さらに、ネットワークカード388は、チップに組み込まれる場合があり、すなわち、ネットワークカード388は、チップ内のフルソリューションであり得るし、個別のネットワークカード388ではない場合がある。
FIG. 8 further illustrates that the
図8に描写されたように、タッチスクリーンディスプレイ108、ビデオポート338、USBポート342、カメラ348、第1のステレオスピーカ354、第2のステレオスピーカ356、マイクロフォン360、FMアンテナ364、ステレオヘッドフォン366、RFスイッチ370、RFアンテナ372、キーパッド374、モノヘッドセット376、バイブレータ378、および電源380は、オンチップシステム322の外部にある場合がある。
As depicted in FIG. 8,
図9〜図13は、高水準オペレーティングシステム(HLOS)環境内の図1〜図8に関して上述された再マッピングおよびインターリービングのソリューションの態様を活用するためのシステムおよび方法の様々な代替の実施形態を示す。HLOS環境は、HSAファウンデーションによって発行されたHSA規格で開示されたものなどの、異種コンピューティングプラットフォームまたは異種システムアーキテクチャ(HSA)を提供することができることを諒解されたい。現在の規格、AMDのI/O仮想化技術(IOMMU)仕様(公開番号第48882号、レビジョン2.00、2011年3月24日発行)は、その全体が参照により本明細書に組み込まれる。 FIGS. 9-13 illustrate various alternative embodiments of systems and methods for exploiting aspects of the remapping and interleaving solutions described above with respect to FIGS. 1-8 within a high level operating system (HLOS) environment. Indicates. It should be appreciated that the HLOS environment can provide heterogeneous computing platforms or heterogeneous system architectures (HSAs), such as those disclosed in the HSA standards issued by the HSA Foundation. The current standard, AMD's I / O virtualization technology (IOMMU) specification (publication number 48882, revision 2.00, issued March 24, 2011) is hereby incorporated by reference in its entirety.
当技術分野で知られているように、HSAに基づくシステムは、システムメモリの統合ビューを提供するように構成することができる。HSAにより、たとえば、主流のプログラミング言語を使用し、開発者からハードウェア特有のものを隔てて抽象化し、ハードウェア特有のコーディングをハードウェアベンダによる実行にまかせることによって、開発者がより高い抽象化レベルでプログラムすることが可能になる。しかしながら、異なるメモリタイプまたはメモリデバイスを有するシステム内でHSAを効率的に実施するための既知のソリューションは存在しない。 As is known in the art, HSA-based systems can be configured to provide an integrated view of system memory. HSA enables developers to achieve higher abstraction by, for example, using mainstream programming languages, abstracting hardware-specific things from developers, and allowing hardware-specific coding to be performed by hardware vendors It becomes possible to program by level. However, there are no known solutions for efficiently implementing HSA in systems with different memory types or memory devices.
図9〜図13に関して下記に記載されるシステムおよび方法は、一般に、上述されたものなどの異なるメモリタイプまたはメモリデバイスを備えるシステム内で、HSAおよび/またはHLOSをサポートするためのユニークかつ望ましいソリューションを提供することを諒解されたい。下記に記載されるシステムおよび方法は、統合されるべきプラットフォーム内のすべてのメモリに対する既存の必要性を排除することによって、高いパフォーマンス、より低い電力、およびより低いコストを実現することができる。その上、ハードウェア開発者は、たとえば、HSA規格に準拠するコンピューティングデバイス内で、高コストと低コストの両方のメモリデバイスおよび/またはメモリタイプを組み合わせる柔軟性をもつことができる。 The systems and methods described below with respect to FIGS. 9-13 are generally unique and desirable solutions for supporting HSA and / or HLOS in systems with different memory types or memory devices, such as those described above. Please be understood to provide. The systems and methods described below can achieve high performance, lower power, and lower cost by eliminating the existing need for all memory in the platform to be integrated. Moreover, hardware developers can have the flexibility to combine both high-cost and low-cost memory devices and / or memory types, for example, in computing devices that comply with the HSA standard.
図9は、異なるメモリデバイスにメモリを動的に割り振るための、メモリチャネル最適化モジュール102および1つまたは複数のアプリケーション906と通信するHLOS902を備えるシステム900を示す。メモリチャネル最適化モジュール102は、一般に、上述された方式で構成され、動作することができる。メモリチャネル最適化モジュール102は、2つ以上の異なるメモリタイプまたはメモリデバイス(たとえば、DRAM104aおよび104b)、ならびに異なるメモリデバイスにアクセスすることができる任意の数の処理ユニットに電気的に結合される。処理ユニットには、専用処理ユニット(たとえば、CPU108およびGPU106)または他のプログラマブルプロセッサが含まれ得ることを諒解されたい。GPU106は、電気的な接続110を介してメモリチャネル最適化モジュール102に結合される。CPU108は、電気的な接続112を介してメモリチャネル最適化モジュール102に結合される。1つまたは複数のプログラマブルプロセッサ(図示せず)は、対応する接続を介してメモリチャネル最適化モジュール102に結合される場合がある。異なるメモリデバイスにアクセスする専用処理ユニット、プログラマブルプロセッサ、および任意のアプリケーション906は、一般に、HLOS902および/またはメモリチャネル最適化モジュール102の「クライアント」と呼ばれる場合がある。
FIG. 9 shows a
プログラマブルプロセッサは、たとえば、ビデオアプリケーション、オーディオアプリケーション、または任意の他のアプリケーション906を含む、専用および/または汎用のアプリケーション用のデジタル信号プロセッサ(DSP)を備える場合がある。上述されたように、専用処理ユニット、アプリケーション906、HLOS902、および/またはプログラマブルプロセッサは、異種システムアーキテクチャ(HSA)をサポートするように構成された異種コンピューティングプラットフォームをサポートすることができる。HSAは、主流のプログラマブルコンピューティング要素の利点および能力をアプリケーション906に公開する、改善されたプロセッサ設計を作成することを諒解されたい。HSAを用いて、アプリケーション906は、単一の統合されたアドレス空間内のデータ構造を作成することができ、所与のタスクに最も適切なハードウェア上で並行して作業項目を開始することができる。コンピューティング要素間でデータを共有することは、ポインタを送ることと同じように簡単である。複数のコンピューティングタスクは、データの同期を維持するために必要なバリアおよび原子メモリ動作を利用して、同じコヒーレントなメモリ領域上で動作することができる。
A programmable processor may comprise a digital signal processor (DSP) for dedicated and / or general purpose applications, including, for example, video applications, audio applications, or any other application 906. As described above, the dedicated processing unit, application 906,
より詳細に上述されたように、メモリチャネル最適化モジュール102はさらに、DRAM104aおよび104bに結合するための複数のハードウェア接続を備える。ハードウェア接続は、メモリデバイスのタイプに応じて異なる場合がある。一実施形態では、異なるメモリデバイスは、メモリチャネル最適化モジュール102上の物理/制御接続に接続する、対応するチャネルを提供するダブルデータレート(DDR)メモリデバイスを備える。物理/制御接続の数および構成は、メモリアドレスのサイズ(たとえば、32ビット、64ビットなど)を含む、メモリデバイスのタイプに応じて異なる場合があることを諒解されたい。
As described in more detail above, the memory
HLOS902は、サービス品質(QoS)監視モジュール904を備える。QoS監視モジュール904は、アプリケーションのメモリ要件を保証および/または適合することによって、アプリケーション906にQoSサービスを提供する。QoSサービスは、たとえば、QoS監視モジュール904に関連付けられたアプリケーションプログラマインターフェース(API)1002を介してHLOS902に提供された、プログラマが宣言したQoSに基づく場合がある。他の実施形態では、HLOS902は、アプリケーション906(たとえば、プロセス、スレッドなど)のメモリアクセスの挙動および/またはパフォーマンスを監視することに基づいて、推定QoSを決定することができる。さらに、例示的なQoS値は、データアクセスを行うアプリケーションが望ましいパフォーマンスおよび品質を満足することができるように、プラットフォームメモリ上に割り振られるべきデータについての、メモリ帯域幅および/もしくは待ち時間の要件、または他のメモリパフォーマンスメトリックであり得る。
The
図10の実施形態に示されたように、HLOS902は、統合アドレス空間1000によってアドレス指定された異なるメモリデバイスへのインターリーブされたメモリアクセスをサポートする。統合アドレス空間1000は、1つまたは複数の論理的なメモリゾーン(たとえば、メモリゾーン1004、1006、および1008)を備える場合がある。統合アドレス空間1000、ならびにメモリゾーン1004、1006、および1008は、上述され、かつ図7に示されたマルチレイヤのインターリーブ技法を使用して、複数の「論理的な」デバイスまたはメモリゾーンを作成するように構成することができることを諒解されたい。たとえば、図7の上記の例を再考すると、2:1のインターリーブ帯域幅比を採用することができる。DRAMデバイス104aは、従来GPU106向けに最適化された34GB/sの高パフォーマンス帯域幅を有する、0.5GBのメモリデバイス702と704のペアを備える場合がある。DRAMデバイス104bは、従来CPU108向けに最適化された17GB/sのより低い帯域幅を各々が有する、1GBのメモリデバイス706および2GBのメモリデバイス708を備える場合がある。マルチレイヤのインターリーブ技法は、2つのインターリーブされたゾーン710および712、ならびにインターリーブされていないゾーン714を作成することができる。ゾーン710は、4方向にインターリーブされて、102GB/sの合成された帯域幅で合成された1.5GBを提供することができる。ゾーン712は、2方向にインターリーブされて、34GB/sで合成された1.5GBを提供することができる。ゾーン714は、インターリーブされないで、17GB/sで1GBを提供することができる。インターリーブされたゾーン710および712のコンテンツが、駆逐可能または移動可能なデータ構造およびバッファ用に明示的に指定される場合があり、一方インターリーブされていないゾーン714のコンテンツが、カーネル動作および/または他の低メモリプロセスなどの処理向けに指定される場合があるので、システム100のメモリ管理アーキテクチャと組み合わされたマルチレイヤのインターリーブ技法により、インターリーブされた部分とインターリーブされていない部分との間の遷移が容易になる場合がある。図10では、メモリゾーン1004、1006、および1008は、図7からのゾーン710、712、および714に対応する場合がある。メモリゾーン1004、1006、および1008は、異なる密度および/またはパフォーマンスレベルを有する場合がある。
As shown in the embodiment of FIG. 10,
メモリチャネル最適化モジュール102と統合されたHLOS902は、効率的なメモリ割振り方式を提供する。HLOS902および/またはメモリチャネル最適化モジュール102は、デバイスを介して、様々なメモリパフォーマンス要件を有する様々なアプリケーションの作業負荷にメモリを割り振ることができる。HLOS902は、ハードウェアプラットフォームを効率的に利用するために、様々なメモリパフォーマンス要件のメモリ構成要素の割振り/割振り解除を適切に管理するように構成される。
The
QoS監視モジュール904により、動的に割り振られ、メモリゾーン1004、1006、および1008のうちの1つまたは複数を使わない仮想メモリが可能になる場合がある。一実施形態では、QoS監視モジュール904は、より高いパフォーマンスを必要とするか、または場合によっては受け取る場合がある、アプリケーション906に関連付けられたタスク/スレッドに、より高い実行ゾーンを割り当てることができる。QoS監視モジュール904は、より高いパフォーマンスを必要としないタスク/スレッドに、より低い実行ゾーンを割り当てることができる。その上、QoS監視モジュール904は、メモリ割振りを動的に制御して、たとえば、第1の要求されたゾーンタイプから第2または第3の選択にフォールバックすることができる。 The QoS monitoring module 904 may allow virtual memory that is dynamically allocated and does not use one or more of the memory zones 1004, 1006, and 1008. In one embodiment, the QoS monitoring module 904 can assign higher execution zones to tasks / threads associated with the application 906 that may require or possibly receive higher performance. The QoS monitoring module 904 can assign lower execution zones to tasks / threads that do not require higher performance. Moreover, the QoS monitoring module 904 can dynamically control memory allocation to fall back from, for example, a first requested zone type to a second or third selection.
QoS監視モジュール904はさらに、そのプロセスの認証情報およびそのプロセスがそのゾーンに存在することがどれほど望ましいことであり得るかに基づいて、プロセスを監査し、より高い実行ゾーンからプロセスを移行または駆逐するように構成することができる。プロセスは監査される場合があり、削除され、電源を切られるなどされる可能性があるゾーンから移行または駆逐される場合があり、それによってスリープモード中のシステム電力の低減がもたらされる。QoS監視モジュール904は、アプリケーション906を周期的に監視し、監視されたパフォーマンスに基づいて、ゾーン化構成に対する修正を評価および推奨することができる。 The QoS monitoring module 904 further audits the process and migrates or destroys the process from a higher execution zone based on the authentication information of the process and how desirable it may be to be in the zone It can be constituted as follows. The process may be audited and may be migrated or expelled from a zone that may be deleted, powered off, etc., thereby resulting in reduced system power during sleep mode. The QoS monitoring module 904 can periodically monitor the application 906 and evaluate and recommend modifications to the zoning configuration based on the monitored performance.
QoS監視モジュール904は、アプリケーションコード用のメモリを割り振るときに、QoS要求またはQoSヒントを提供するように構成することができる。様々なQoSパラメータまたは関連パラメータは、QoS監視モジュール904によって監視することができ、たとえば、割り振られた領域上のパフォーマンスレベルまたはアクセスの特性(たとえば、ストリーミングの高スループットで大きく連続的なアクセス、小さいチャンク内の個別のランダムアクセス、など)を示すことができることを諒解されたい。 The QoS monitoring module 904 can be configured to provide QoS requests or QoS hints when allocating memory for application code. Various QoS parameters or related parameters can be monitored by the QoS monitoring module 904, e.g., performance level or access characteristics over the allocated area (e.g., high throughput large continuous access, small chunks of streaming). It should be appreciated that individual random access within, etc.) can be indicated.
QoS監視モジュール904は、QoSパラメータを解釈し、それらを特定のメモリタイプまたはメモリゾーンにマッピングすることができる。たとえば、ランダムアクセスは、アプリケーションコードを効率的に実施するためのより低いメモリアクセスの待ち時間を使用することができ、ストリーミングの高スループットのアプリケーションコードは、高いメモリ帯域幅を使用することが望ましい場合がある。QoSパラメータは、たとえば、「メモリアクセスの待ち時間<xナノ秒」などの直接的な実時間値を含む場合がある。HLOS902がAPI1002を含む図10の実施形態では、QoSパラメータは、メモリ割振りライブラリへのオプションの引数であり得る。
The QoS monitoring module 904 can interpret QoS parameters and map them to specific memory types or memory zones. For example, random access can use lower memory access latency to efficiently implement application code, and streaming high-throughput application code is desirable to use high memory bandwidth There is. The QoS parameter may include a direct real-time value such as “memory access latency <x nanoseconds”, for example. In the embodiment of FIG. 10 where
QoS監視モジュール904は、カーネル内のメモリ管理モジュールを増強して、様々なタイプの異種メモリの動的な使用を記録するように構成することができる。増強されたメモリ管理モジュールは、QoSヒントに基づいてメモリゾーン1004、1006、および1008のうちの1つに対する要求されたメモリの適切な割振りを決定することができる。 The QoS monitoring module 904 can be configured to augment the memory management module in the kernel to record the dynamic use of various types of heterogeneous memory. The enhanced memory management module can determine an appropriate allocation of the requested memory for one of the memory zones 1004, 1006, and 1008 based on the QoS hint.
QoS値は使用される必要がないことを諒解されたい。いかなるQoS値もない場合、QoS監視モジュール904は、最初のランタイムパフォーマンスに基づいて、アプリケーション要求のメモリを割り振るための適切なメモリゾーンを決定することができる。メモリゾーン1004、1006、および1008は、たとえば、アプリケーション906のランタイムパフォーマンスが現在のメモリゾーンの割振りに基づいて影響される場合、1つのゾーンから別のゾーンに動的にシフトすることができる。QoSパラメータがない場合、QoS監視モジュール904は、アクセスが比較的大きい連続的なチャンクであるか、またはランダムにアクセスされるかを追跡することによって、プロセスおよび/またはスレッドのメモリアクセスパフォーマンスを記録することができる。各アクセスバースト間の時間ギャップは、QoSパラメータを推定するために使用することができる。 It should be appreciated that QoS values need not be used. In the absence of any QoS value, the QoS monitoring module 904 can determine an appropriate memory zone to allocate application requested memory based on the initial runtime performance. Memory zones 1004, 1006, and 1008 can be dynamically shifted from one zone to another if, for example, the runtime performance of application 906 is affected based on the current memory zone allocation. In the absence of QoS parameters, the QoS monitoring module 904 records the memory access performance of processes and / or threads by tracking whether access is a relatively large continuous chunk or is accessed randomly. be able to. The time gap between each access burst can be used to estimate the QoS parameters.
QoS監視モジュール904はさらに、特定のプロセスまたはスレッドが保留/待機段階にあるとき、推定QoSに最適に適合する関連メモリゾーンに特定のプロセスまたはスレッド用に割り振られたメモリをスワップするように構成することができる。アクティブな実行中のオーバーヘッドをトレードオフするために、異なるゾーンに割り振られたメモリをスワップすることを実行状態中は回避することができる。 The QoS monitoring module 904 is further configured to swap memory allocated for a particular process or thread to an associated memory zone that best fits the estimated QoS when the particular process or thread is in a pending / waiting phase be able to. In order to trade off the active running overhead, swapping of memory allocated to different zones can be avoided during the running state.
推定QoSを実装する実施形態では、QoS監視モジュール904は、現在割り振られたメモリゾーンを適合させるように構成することができる。QoS監視モジュール904は、メモリアクセスの挙動内の将来の変化について、スレッド/プロセスを監視することができる。プロセスを監視する頻度は、必要に応じて異なる場合がある。代替として、QoS監視モジュール904は、システム900上の活動全体に基づいてさらなる監視をなくして、監視プロセスのオーバーヘッドを削減することができる。
In embodiments that implement estimated QoS, the QoS monitoring module 904 can be configured to adapt the currently allocated memory zone. QoS monitoring module 904 can monitor threads / processes for future changes in memory access behavior. The frequency of monitoring the process may vary as needed. Alternatively, the QoS monitoring module 904 can eliminate further monitoring based on overall activity on the
推定QoSを決定して適切なメモリゾーンにメモリ割振りをマッピングする目的で、プロセス/スレッドのメモリアクセスの挙動/パターンを抽出するように構成された、様々なハードウェア構造を実装することができることを諒解されたい。その上、特定のプロセス/スレッド内の様々な割振りが、QoSがより広い範囲を満足する様々なメモリゾーンに割り振られる可能性があるとき、メモリゾーンの割振りは、より粒が粗くなり得る。たとえば、いくつかの構成要素は、たとえば、速いランダムアクセスだが低い帯域幅のメモリと比較して、高スループットを必要とすることによってより高い待ち時間を切り抜けることができる高帯域幅のストリーミングデータにより良く適することができる。 Ability to implement various hardware structures configured to extract process / thread memory access behavior / pattern for purposes of determining estimated QoS and mapping memory allocation to appropriate memory zones I want to be understood. Moreover, the allocation of memory zones can be coarser when different allocations within a particular process / thread can be allocated to different memory zones where the QoS satisfies a wider range. For example, some components are better for high-bandwidth streaming data that can break through higher latencies by requiring high throughput compared to, for example, fast random access but low-bandwidth memory. Can be suitable.
図11は、上述されたQoSサービスのうちの1つまたは複数を、メモリチャネル最適化モジュール102と統合するためのシステム1100の別の実施形態を示す。この手法は、HLOS902によって提供されるQoSソリューションに適合しない場合がある従来のアプリケーション906を適応させるために望ましい場合がある。この実施形態では、メモリチャネル最適化モジュール102はさらに、上述されたチャネル再マッピングモジュール400に動作可能に結合された、QoS監視モジュール904を備える。
FIG. 11 illustrates another embodiment of a
図12は、上述されたインターリービング手法および再マッピング手法に従って、システム900(図9)またはシステム1100(図11)のいずれかで、メモリを動的に割り振るための方法1200を示す。ブロック1202で、インターリーブ帯域幅比が決定される。上述されたように、インターリーブ帯域幅比は、2つ以上の異なるメモリタイプまたはメモリデバイスについての帯域幅の比を含む場合がある。ブロック1204で、異なるメモリタイプまたはメモリデバイスは、ブロック1202で決定されたインターリーブ帯域幅比に従ってインターリーブされる。上述または他のインターリービング手法のうちのいずれも、各メモリゾーンが異なるパフォーマンスレベルおよび/または密度レベルを有する、2つ以上のメモリゾーン(たとえば、ゾーン1004、1006、および1008)を定義するために実施することができる。ブロック1206で、HLOS902および/またはメモリチャネル最適化モジュール102は、アプリケーション906(または他のクライアント)からメモリアドレス要求を受信することができる。応答して、メモリは、(たとえば、API1002を介して)宣言されたQoSまたは推定QoSのいずれかに基づいて、適切なメモリゾーンに割り振られる。
FIG. 12 shows a
図13に示された実施形態では、宣言されたQoSは、API1002に対応する「malloc」(すなわち、メモリ割振り)関数を使用して実装することができる。2:1のインターリーブ帯域幅比を使用する上記の例(図7)に従って、DRAMデバイス104aは、従来GPU106向けに最適化された34GB/sの高パフォーマンス帯域幅を有する、0.5GBのメモリデバイス702と704のペアを備える場合がある。DRAMデバイス104bは、従来CPU108向けに最適化された17GB/sのより低い帯域幅を各々が有する、1GBのメモリデバイス706および2GBのメモリデバイス708を備える場合がある。マルチレイヤのインターリーブ技法は、2つのインターリーブされたゾーン710および712、ならびにインターリーブされていないゾーン714を作成することができる。ゾーン710は、4方向にインターリーブされて、102GB/sの合成された帯域幅で合成された1.5GBを提供することができる。ゾーン712は、2方向にインターリーブされて、34GB/sで合成された1.5GBを提供することができる。ゾーン714は、インターリーブされないで、17GB/sで1GBを提供することができる。QoSは、メモリ割振り関数のすべての異なる変形形態に適用することができ、「malloc」は1つの可能な例として使用されるにすぎないことを諒解されたい。
In the embodiment shown in FIG. 13, the declared QoS can be implemented using a “malloc” (ie, memory allocation) function corresponding to
第1のmalloc関数1302は、たとえば、4方向にインターリーブされたメモリゾーン710に関連付けられた第1のQoSを宣言するために使用することができる。第2のmalloc関数1304は、たとえば、2方向にインターリーブされたゾーン712に関連付けられた第2のQoSを宣言するために使用することができる。第3のmalloc関数1306は、たとえば、インターリーブされていないゾーン714に関連付けられた第3のQoSを宣言するために使用することができる。
The
本明細書に記載された方法ステップのうちの1つまたは複数は、上述されたモジュールなどのコンピュータプログラム命令としてメモリに記憶される場合があることを諒解されたい。これらの命令は、本明細に記載された方法を実施するために、対応するモジュールと組合せまたは協働して、任意の適切なプロセッサによって実行される場合がある。 It should be appreciated that one or more of the method steps described herein may be stored in memory as computer program instructions, such as the modules described above. These instructions may be executed by any suitable processor, in combination with or in cooperation with corresponding modules, to implement the methods described herein.
本発明が記載されたように機能するために、本明細書に記載されたプロセスまたはプロセスフロー内のあるステップが他のステップよりも先行するのは当然である。しかしながら、そのような順序またはシーケンスが本発明の機能を変えない場合、本発明は記載されたステップの順序に限定されない。すなわち、本発明の範囲および趣旨から逸脱することなく、あるステップは、他のステップの前に実施されるか、後に実施されるか、または他のステップと並行して(実質的に同時に)実施される場合があることを認識されたい。場合によっては、特定のステップは、本発明から逸脱することなく、省略されるか、または実行されない場合がある。さらに、「その後」、「次いで」、「次に」などの単語は、ステップの順序を限定するものではない。これらの単語は、単に例示的な方法の説明を通して読者を導くために使用される。 Of course, certain steps in the process or process flow described herein precede other steps in order for the present invention to function as described. However, the invention is not limited to the described order of steps if such order or sequence does not change the function of the invention. That is, certain steps may be performed before, after, or performed in parallel (substantially simultaneously) with other steps without departing from the scope and spirit of the present invention. Recognize that there is a case. In some cases, certain steps may be omitted or not performed without departing from the invention. Furthermore, words such as “after”, “next”, “next” do not limit the order of the steps. These words are only used to guide the reader through the description of the exemplary method.
加えて、プログラミングの当業者は、たとえば本明細書内のフローチャートおよび関連する説明に基づいて、コンピュータコードを書くか、または適切なハードウェアおよび/もしくは回路を識別して、開示された発明を容易に実施することができる。 In addition, those skilled in the art of programming can easily write the computer code or identify appropriate hardware and / or circuitry to facilitate the disclosed invention, for example, based on the flowcharts and associated descriptions within this specification. Can be implemented.
したがって、特定の1組のプログラムコード命令または詳細なハードウェアデバイスの開示が、本発明をどのように製作し使用すべきかについて適切に理解するために必要であるとは見なされない。特許請求されるコンピュータ実装の処理の発明性のある機能は、上記の説明において、かつ様々な処理の流れを示すことができる図面とともに、より詳細に説明される。 Thus, disclosure of a particular set of program code instructions or detailed hardware devices is not deemed necessary to properly understand how the present invention should be made and used. Inventive features of the claimed computer-implemented processes are described in more detail in the above description and in conjunction with the drawings, which can show various process flows.
1つまたは複数の例示的な態様では、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せに実装される場合がある。ソフトウェアに実装される場合、機能は、1つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体上で送信される場合がある。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形式で所望のプログラムコードを搬送もしくは記憶するために使用され得るし、コンピュータによってアクセスされ得る任意の他の媒体を含む場合がある。 In one or more exemplary aspects, the functions described may be implemented in hardware, software, firmware, or any combination thereof. If implemented in software, the functions may be stored on or transmitted over as one or more instructions or code on a computer-readable medium. Computer-readable media includes both computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. A storage media may be any available media that can be accessed by a computer. By way of example, and not limitation, such computer readable media may be RAM, ROM, EEPROM, CD-ROM or other optical disk storage, magnetic disk storage or other magnetic storage device, or as desired in the form of instructions or data structures. It may be used to carry or store program code and may include any other medium that can be accessed by a computer.
また、任意の接続はコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(「DSL」)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。 Also, any connection is properly termed a computer-readable medium. For example, the software uses a coaxial cable, fiber optic cable, twisted pair, digital subscriber line (“DSL”), or wireless technology such as infrared, wireless, and microwave to use a website, server, or other remote source Wireless technologies such as coaxial cable, fiber optic cable, twisted pair, DSL, or infrared, radio, and microwave are included in the media definition.
本明細書で使用する場合、ディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザーディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、およびブルーレイディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生するが、ディスク(disc)は、レーザーで光学的にデータを再生する。前述の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。 As used herein, disk and disc are compact disc (CD), laser disc (registered trademark), optical disc, digital versatile disc (DVD), floppy (registered trademark) disc, and Including Blu-ray discs, the disk normally reproduces data magnetically, whereas the disc reproduces data optically with a laser. Combinations of the above should also be included within the scope of computer-readable media.
本発明の趣旨および範囲から逸脱することなく、本発明が関係する代替の実施形態は、当業者には明かになるであろう。したがって、選択された態様が詳細に図示および説明されたが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、各態様において様々な置換および改変を実施できることが理解されよう。 Alternative embodiments to which this invention pertains will be apparent to those skilled in the art without departing from the spirit and scope of this invention. Accordingly, although selected aspects have been shown and described in detail, various substitutions and modifications may be made in each aspect without departing from the spirit and scope of the invention as defined by the following claims. It will be understood that this can be done.
100 システム
102 メモリチャネル最適化モジュール
104a DRAMデバイス
104b DRAMデバイス
106 グラフィックス処理装置(GPU)
108 中央処理装置(CPU)
108 タッチスクリーンディスプレイ
110 電気的な接続
112 電気的な接続
114a チャネル
114b チャネル
114c チャネル
114d チャネル
116a 物理/制御接続
116b 物理/制御接続
116c 物理/制御接続
116d 物理/制御接続
118a チャネル
118b チャネル
120a 物理/制御接続
120b 物理/制御接続
200 統合動作モードを実装するための方法
202 ブロック
204 ブロック
206 ブロック
208 ブロック
300 インターリーブ帯域幅比を示す表
302 列
304 行
322 オンチップシステム
328 ディスプレイコントローラ
330 タッチスクリーンコントローラ
334 ビデオエンコーダ
336 ビデオ増幅器
338 ビデオポート
340 ユニバーサルシリアルバス(USB)コントローラ
342 USBポート
346 加入者識別モジュール(SIM)カード
348 デジタルカメラ
350 ステレオオーディオコーダ-デコーダ(コーデック)
352 オーディオ増幅器
354 第1のステレオスピーカ
356 第2のステレオスピーカ
358 マイクロフォン増幅器
360 マイクロフォン
362 周波数変調(FM)ラジオチューナ
364 FMアンテナ
366 ステレオヘッドフォン
368 無線周波(RF)トランシーバ
370 RFスイッチ
372 RFアンテナ
374 キーパッド
376 マイクロフォン付きモノヘッドセット
378 バイブレータデバイス
380 電源
388 ネットワークカード
400 チャネル再マッピングモジュール
402 メモリコントローラ
402A マルチコアCPU
404A メモリ
410 第0のコア
412 第1のコア
414 第Nのコア
500 アドレスマッピングテーブル
502 アドレスブロックのリスト
504 列
506 列
508 列
600 チャネル再マッピングロジック
606 要求
608 要求
610 要求
612 要求
614 要求
616 要求
702 メモリデバイス
704 メモリデバイス
706 メモリデバイス
708 メモリデバイス
710 ゾーン
712 ゾーン
714 ゾーン
800 ポータブルコンピューティングデバイス(PCD)
900 システム
902 高水準オペレーティングシステムHLOS
904 サービス品質(QoS)監視モジュール
906 アプリケーション
1000 統合アドレス空間
1002 アプリケーションプログラマインターフェース(API)
1004 メモリゾーン
1006 メモリゾーン
1008 メモリゾーン
1100 システム
1200 メモリを動的に割り振るための方法
1202 ブロック
1204 ブロック
1206 ブロック
1302 第1のmalloc関数
1304 第2のmalloc関数
1306 第3のmalloc関数
100 system
102 Memory channel optimization module
104a DRAM device
104b DRAM device
106 Graphics processing unit (GPU)
108 Central processing unit (CPU)
108 touch screen display
110 Electrical connection
112 Electrical connection
114a channel
114b channel
114c channel
114d channel
116a physical / control connections
116b physical / control connections
116c physical / control connections
116d physical / control connections
118a channel
118b channel
120a physical / control connection
120b physical / control connections
200 Methods for Implementing Integrated Operation Mode
202 blocks
204 blocks
206 blocks
208 blocks
Table showing 300 interleaved bandwidth ratios
302 columns
304 lines
322 On-chip system
328 display controller
330 touch screen controller
334 video encoder
336 video amplifier
338 video port
340 Universal Serial Bus (USB) controller
342 USB port
346 Subscriber Identification Module (SIM) card
348 Digital Camera
350 stereo audio coder-decoder (codec)
352 audio amplifier
354 1st stereo speaker
356 Second stereo speaker
358 Microphone Amplifier
360 microphone
362 Frequency Modulation (FM) radio tuner
364 FM antenna
366 stereo headphones
368 radio frequency (RF) transceiver
370 RF switch
372 RF antenna
374 keypad
376 Mono headset with microphone
378 Vibrator Device
380 power supply
388 Network Card
400 channel remapping module
402 Memory controller
402A multi-core CPU
404A memory
410 0th core
412 1st core
414 Nth core
500 address mapping table
List of 502 address blocks
504 columns
506 columns
508 columns
600 channel remapping logic
606 request
608 request
610 request
612 request
614 request
616 request
702 memory device
704 Memory device
706 Memory device
708 memory device
710 zone
712 Zone
714 Zone
800 Portable Computing Device (PCD)
900 system
902 High Level Operating System HLOS
904 Quality of service (QoS) monitoring module
906 Application
1000 unified address space
1002 Application programmer interface (API)
1004 Memory zone
1006 Memory zone
1008 Memory zone
1100 system
How to dynamically allocate 1200 memory
1202 blocks
1204 blocks
1206 blocks
1302 First malloc function
1304 Second malloc function
1306 Third malloc function
Claims (25)
2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定するステップと、
前記インターリーブ帯域幅比に従って前記異なるメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するステップであって、前記異なるメモリデバイスが統合アドレス空間によってアドレス指定される、ステップと、
サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振るステップと
を含む、方法。 A method for allocating memory to different memory devices, comprising:
Determining an interleaved bandwidth ratio including a bandwidth ratio for two or more different memory devices;
Interleaving the different memory devices according to the interleaved bandwidth ratio to define two or more memory zones having various performance levels , wherein the different memory devices are addressed by a unified address space ; ,
Allocating memory address requests to the memory zones based on quality of service (QoS).
2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定するための手段と、
前記インターリーブ帯域幅比に従って前記異なるメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するための手段であって、前記異なるメモリデバイスが統合アドレス空間によってアドレス指定される、手段と、
サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振るための手段と
を備え、
前記インターリーブ帯域幅比を決定するための手段、前記異なるメモリデバイスをインターリーブし、2つ以上のメモリゾーンを定義するための手段、および、前記メモリゾーンにメモリアドレス要求を割り振るための手段は、ハードウェアを含む、システム。 A system for allocating memory to different memory devices,
Means for determining an interleaved bandwidth ratio including a bandwidth ratio for two or more different memory devices;
Means for interleaving the different memory devices according to the interleaved bandwidth ratio and defining two or more memory zones having different performance levels , wherein the different memory devices are addressed by an integrated address space; Means ,
Means for allocating memory address requests to the memory zone based on quality of service (QoS);
Means for determining the interleave bandwidth ratio, means for interleaving the different memory devices and defining two or more memory zones, and means for allocating memory address requests to the memory zones are: System including hardware.
第1のタイプのメモリデバイスと、
第2のタイプのメモリデバイスと、
前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスと通信していて、
前記第1のタイプのメモリデバイスと前記第2のタイプのメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定すること、ならびに
前記インターリーブ帯域幅比に従って前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義すること
によって、前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスをインターリーブするように、統合動作モードで動作可能な、メモリチャネル最適化モジュールと、
QoSに基づいて前記メモリゾーンのうちの1つに、1つまたは複数のアプリケーションからのメモリアドレス要求を割り振るための、前記メモリチャネル最適化モジュールと通信している高水準オペレーティングシステム(HLOS)と
を備え、前記第1のタイプのメモリデバイスおよび前記第2のタイプのメモリデバイスが統合アドレス空間によってアドレス指定される、メモリシステム。 A memory system for managing memory devices in a computer system,
A first type of memory device;
A second type of memory device;
Communicating with the first type memory device and the second type memory device;
Determining an interleave bandwidth ratio including a bandwidth ratio for the first type memory device and the second type memory device; and according to the interleave bandwidth ratio, the first type memory device and Interleave the second type memory device and interleave the first type memory device and the second type memory device by defining two or more memory zones having different performance levels A memory channel optimization module operable in an integrated mode of operation, and
A high level operating system (HLOS) in communication with the memory channel optimization module for allocating memory address requests from one or more applications to one of the memory zones based on QoS; A memory system, wherein the first type memory device and the second type memory device are addressed by an integrated address space .
2つ以上の異なるメモリデバイスについての帯域幅の比を含むインターリーブ帯域幅比を決定するステップと、
前記インターリーブ帯域幅比に従って前記異なるメモリデバイスをインターリーブし、様々なパフォーマンスレベルを有する2つ以上のメモリゾーンを定義するステップであって、前記異なるメモリデバイスが統合アドレス空間によってアドレス指定される、ステップと、
サービス品質(QoS)に基づいて前記メモリゾーンにメモリアドレス要求を割り振るステップと
を含む、非一時的なコンピュータ可読記録媒体。 A non-transitory computer readable recording medium embodying computer readable program code, wherein the computer readable program code is executed to implement a method for dynamically allocating memory to different memory devices. And the method comprises:
Determining an interleaved bandwidth ratio including a bandwidth ratio for two or more different memory devices;
Interleaving the different memory devices according to the interleaved bandwidth ratio to define two or more memory zones having various performance levels , wherein the different memory devices are addressed by a unified address space ; ,
Allocating a memory address request to the memory zone based on quality of service (QoS).
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261735352P | 2012-12-10 | 2012-12-10 | |
US61/735,352 | 2012-12-10 | ||
US13/726,537 | 2012-12-24 | ||
US13/726,537 US8959298B2 (en) | 2012-12-10 | 2012-12-24 | System and method for managing performance of a computing device having dissimilar memory types |
US13/781,366 US9092327B2 (en) | 2012-12-10 | 2013-02-28 | System and method for allocating memory to dissimilar memory devices using quality of service |
US13/781,366 | 2013-02-28 | ||
PCT/US2013/068217 WO2014092883A1 (en) | 2012-12-10 | 2013-11-04 | System and method for allocating memory to dissimilar memory devices using quality of service |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016503911A JP2016503911A (en) | 2016-02-08 |
JP5916970B2 true JP5916970B2 (en) | 2016-05-11 |
Family
ID=50882302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015546477A Active JP5916970B2 (en) | 2012-12-10 | 2013-11-04 | System and method for allocating memory to different memory devices using quality of service |
Country Status (8)
Country | Link |
---|---|
US (2) | US9092327B2 (en) |
EP (1) | EP2929440A1 (en) |
JP (1) | JP5916970B2 (en) |
KR (1) | KR101613826B1 (en) |
CN (1) | CN104871143B (en) |
BR (1) | BR112015013487B1 (en) |
TW (1) | TWI534620B (en) |
WO (1) | WO2014092883A1 (en) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9110795B2 (en) | 2012-12-10 | 2015-08-18 | Qualcomm Incorporated | System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components |
US8959298B2 (en) | 2012-12-10 | 2015-02-17 | Qualcomm Incorporated | System and method for managing performance of a computing device having dissimilar memory types |
US9092327B2 (en) | 2012-12-10 | 2015-07-28 | Qualcomm Incorporated | System and method for allocating memory to dissimilar memory devices using quality of service |
US9606916B2 (en) * | 2013-09-13 | 2017-03-28 | Samsung Electronics Co., Ltd. | Semiconductor devices including application processor connected to high-bandwidth memory and low-bandwidth memory, and channel interleaving method thereof |
US20150261662A1 (en) * | 2014-03-12 | 2015-09-17 | Advanced Micro Devices, Inc. | Address-partitioned multi-class physical memory system |
CN104954796B (en) * | 2014-03-28 | 2019-06-11 | 联咏科技股份有限公司 | Video processing device and video processing circuit thereof |
US9910767B2 (en) * | 2014-12-15 | 2018-03-06 | Toshiba Memory Corporation | Leveraging instruction RAM as a data RAM extension during use of a modified Harvard architecture processor |
US10491667B1 (en) * | 2015-03-16 | 2019-11-26 | Amazon Technologies, Inc. | Customized memory modules in multi-tenant service provider systems |
KR20170005561A (en) | 2015-07-06 | 2017-01-16 | 현대자동차주식회사 | Under cover for heat suction |
US20170108911A1 (en) * | 2015-10-16 | 2017-04-20 | Qualcomm Incorporated | System and method for page-by-page memory channel interleaving |
US20170109090A1 (en) * | 2015-10-16 | 2017-04-20 | Qualcomm Incorporated | System and method for page-by-page memory channel interleaving |
US20170162235A1 (en) * | 2015-12-02 | 2017-06-08 | Qualcomm Incorporated | System and method for memory management using dynamic partial channel interleaving |
US20180032429A1 (en) * | 2016-07-29 | 2018-02-01 | Intel Corporation | Techniques to allocate regions of a multi-level, multi-technology system memory to appropriate memory access initiators |
US10289847B2 (en) * | 2016-07-29 | 2019-05-14 | Qualcomm Incorporated | Updating virtual memory addresses of target application functionalities for an updated version of application binary code |
US10055158B2 (en) * | 2016-09-22 | 2018-08-21 | Qualcomm Incorporated | Providing flexible management of heterogeneous memory systems using spatial quality of service (QoS) tagging in processor-based systems |
CN107704213B (en) * | 2017-11-02 | 2021-08-31 | 郑州云海信息技术有限公司 | Automatic service quality management method and device for storage array |
KR102387977B1 (en) | 2017-11-29 | 2022-04-19 | 삼성전자주식회사 | Memory device communicating with system on chip through at least two channels, electronic device including the same, and operating method of electronic device |
KR102482896B1 (en) | 2017-12-28 | 2022-12-30 | 삼성전자주식회사 | Memory device including heterogeneous volatile memory chips and electronic device including the same |
KR102149153B1 (en) * | 2018-10-08 | 2020-08-28 | 울산과학기술원 | Page placement method and apparatus for gpgpu with heterogeneous memory |
KR102257325B1 (en) * | 2018-12-10 | 2021-05-27 | 한국과학기술원 | Method and Apparatus for IoT Camera Virtualization Based on Multiple Service Request and Context-awareness |
US11726910B2 (en) * | 2019-03-13 | 2023-08-15 | Intel Corporation | Dynamic control of memory bandwidth allocation for a processor |
US11011223B2 (en) | 2019-08-27 | 2021-05-18 | Micron Technology, Inc. | Memory sub-system grading and allocation |
US11782835B2 (en) | 2020-11-30 | 2023-10-10 | Electronics And Telecommunications Research Institute | Host apparatus, heterogeneous system architecture device, and heterogeneous system based on unified virtual memory |
US11789649B2 (en) | 2021-04-22 | 2023-10-17 | Nvidia Corporation | Combined on-package and off-package memory system |
US11632337B1 (en) * | 2021-10-11 | 2023-04-18 | Cisco Technology, Inc. | Compute express link over ethernet in composable data centers |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341486A (en) | 1988-10-27 | 1994-08-23 | Unisys Corporation | Automatically variable memory interleaving system |
US5924117A (en) | 1996-12-16 | 1999-07-13 | International Business Machines Corporation | Multi-ported and interleaved cache memory supporting multiple simultaneous accesses thereto |
US20020065922A1 (en) * | 2000-11-30 | 2002-05-30 | Vijnan Shastri | Method and apparatus for selection and redirection of an existing client-server connection to an alternate data server hosted on a data packet network (DPN) based on performance comparisons |
US20020075844A1 (en) * | 2000-12-15 | 2002-06-20 | Hagen W. Alexander | Integrating public and private network resources for optimized broadband wireless access and method |
US7120727B2 (en) | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
CA2775734C (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
US7716669B2 (en) | 2004-04-30 | 2010-05-11 | Microsoft Corporation | Concurrent system applications in a multimedia console |
US7680830B1 (en) * | 2005-05-31 | 2010-03-16 | Symantec Operating Corporation | System and method for policy-based data lifecycle management |
US20070083482A1 (en) * | 2005-10-08 | 2007-04-12 | Unmesh Rathi | Multiple quality of service file system |
US7477257B2 (en) | 2005-12-15 | 2009-01-13 | Nvidia Corporation | Apparatus, system, and method for graphics memory hub |
US7793059B2 (en) * | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
US20070180203A1 (en) | 2006-02-01 | 2007-08-02 | Madhusudhan Ramgarajan | Optimizing system performance in flexible interleaving memory mode |
US7707379B2 (en) | 2006-07-13 | 2010-04-27 | International Business Machines Corporation | Dynamic latency map for memory optimization |
US7620793B1 (en) | 2006-08-28 | 2009-11-17 | Nvidia Corporation | Mapping memory partitions to virtual memory pages |
US7768518B2 (en) | 2006-09-27 | 2010-08-03 | Intel Corporation | Enabling multiple instruction stream/multiple data stream extensions on microprocessors |
US20080250212A1 (en) * | 2007-04-09 | 2008-10-09 | Ati Technologies Ulc | Method and apparatus for accessing memory using programmable memory accessing interleaving ratio information |
US9495290B2 (en) | 2007-06-25 | 2016-11-15 | Sonics, Inc. | Various methods and apparatus to support outstanding requests to multiple targets while maintaining transaction ordering |
US8271827B2 (en) | 2007-12-10 | 2012-09-18 | Qimonda | Memory system with extended memory density capability |
US8289333B2 (en) | 2008-03-04 | 2012-10-16 | Apple Inc. | Multi-context graphics processing |
US8099539B2 (en) | 2008-03-10 | 2012-01-17 | Lsi Corporation | Method and system of a shared bus architecture |
US8397241B2 (en) | 2008-11-13 | 2013-03-12 | Intel Corporation | Language level support for shared virtual memory |
KR20100100395A (en) | 2009-03-06 | 2010-09-15 | 삼성전자주식회사 | Memory system having multiple processors |
US8266389B2 (en) | 2009-04-29 | 2012-09-11 | Advanced Micro Devices, Inc. | Hierarchical memory arbitration technique for disparate sources |
US8451281B2 (en) | 2009-06-23 | 2013-05-28 | Intel Corporation | Shared virtual memory between a host and discrete graphics device in a computing system |
US8407516B2 (en) | 2009-12-23 | 2013-03-26 | Intel Corporation | Controlling memory redundancy in a system |
US8669990B2 (en) | 2009-12-31 | 2014-03-11 | Intel Corporation | Sharing resources between a CPU and GPU |
US20110242427A1 (en) | 2010-04-01 | 2011-10-06 | Timothy Ramsdale | Method and System for Providing 1080P Video With 32-Bit Mobile DDR Memory |
US20110320751A1 (en) | 2010-06-25 | 2011-12-29 | Qualcomm Incorporated | Dynamic Interleaving Of Multi-Channel Memory |
US20120054455A1 (en) | 2010-08-31 | 2012-03-01 | Qualcomm Incorporated | Non-Uniform Interleaving Scheme In Multiple Channel DRAM System |
US20120066444A1 (en) | 2010-09-14 | 2012-03-15 | Advanced Micro Devices, Inc. | Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation |
US8314807B2 (en) | 2010-09-16 | 2012-11-20 | Apple Inc. | Memory controller with QoS-aware scheduling |
CN105702277B (en) | 2010-12-17 | 2018-05-08 | 艾沃思宾技术公司 | Accumulator system and Memory Controller |
US8854387B2 (en) | 2010-12-22 | 2014-10-07 | Advanced Micro Devices, Inc. | Bundle-based CPU/GPU memory controller coordination mechanism |
KR101467941B1 (en) | 2011-04-26 | 2014-12-02 | 엘에스아이 코포레이션 | Variable overprovisioning for nonvolatile storage |
CN102426552B (en) * | 2011-10-31 | 2014-06-04 | 华为数字技术(成都)有限公司 | Storage system service quality control method, device and system |
US9092327B2 (en) | 2012-12-10 | 2015-07-28 | Qualcomm Incorporated | System and method for allocating memory to dissimilar memory devices using quality of service |
US9110795B2 (en) | 2012-12-10 | 2015-08-18 | Qualcomm Incorporated | System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components |
US8959298B2 (en) | 2012-12-10 | 2015-02-17 | Qualcomm Incorporated | System and method for managing performance of a computing device having dissimilar memory types |
-
2013
- 2013-02-28 US US13/781,366 patent/US9092327B2/en active Active
- 2013-11-04 EP EP13802138.1A patent/EP2929440A1/en not_active Ceased
- 2013-11-04 BR BR112015013487-4A patent/BR112015013487B1/en active IP Right Grant
- 2013-11-04 KR KR1020157017668A patent/KR101613826B1/en active IP Right Grant
- 2013-11-04 CN CN201380064062.2A patent/CN104871143B/en active Active
- 2013-11-04 WO PCT/US2013/068217 patent/WO2014092883A1/en active Application Filing
- 2013-11-04 JP JP2015546477A patent/JP5916970B2/en active Active
- 2013-11-18 TW TW102141943A patent/TWI534620B/en active
-
2015
- 2015-06-19 US US14/744,831 patent/US10067865B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2014092883A1 (en) | 2014-06-19 |
TWI534620B (en) | 2016-05-21 |
US9092327B2 (en) | 2015-07-28 |
KR20150095725A (en) | 2015-08-21 |
US10067865B2 (en) | 2018-09-04 |
US20150286565A1 (en) | 2015-10-08 |
US20140164690A1 (en) | 2014-06-12 |
JP2016503911A (en) | 2016-02-08 |
CN104871143A (en) | 2015-08-26 |
TW201439760A (en) | 2014-10-16 |
BR112015013487A2 (en) | 2017-07-11 |
BR112015013487B1 (en) | 2023-01-31 |
KR101613826B1 (en) | 2016-04-19 |
EP2929440A1 (en) | 2015-10-14 |
CN104871143B (en) | 2018-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5916970B2 (en) | System and method for allocating memory to different memory devices using quality of service | |
JP5914773B2 (en) | System and method for dynamically allocating memory in a memory subsystem having an asymmetric memory component | |
JP6178512B2 (en) | System and method for memory channel interleaving with selective power or performance optimization | |
EP2929446B1 (en) | System and method for managing performance of a computing device having dissimilar memory types | |
JP6553828B1 (en) | System and method for odd modulus memory channel interleaving | |
JP6239130B2 (en) | System and method for reducing memory bus bandwidth according to workload | |
WO2013167970A1 (en) | Computer system and method of memory management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5916970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |