JP5915265B2 - Electronic component and method for manufacturing electronic component - Google Patents
Electronic component and method for manufacturing electronic component Download PDFInfo
- Publication number
- JP5915265B2 JP5915265B2 JP2012046563A JP2012046563A JP5915265B2 JP 5915265 B2 JP5915265 B2 JP 5915265B2 JP 2012046563 A JP2012046563 A JP 2012046563A JP 2012046563 A JP2012046563 A JP 2012046563A JP 5915265 B2 JP5915265 B2 JP 5915265B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive cap
- circuit board
- electronic component
- hollow chamber
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明は、回路基板および導電性キャップに囲まれた中空室内に設けられた素子を備えた電子部品およびその製造方法に関する。 The present invention relates to an electronic component including an element provided in a hollow chamber surrounded by a circuit board and a conductive cap, and a manufacturing method thereof.
近年、マイクロ波通信機やレーダー装置など、高周波帯域で使用する通信機器が開発されている。これら通信機器で使用される電子部品では、高周波特性を十分に引き出すため、電子部品に搭載された半導体素子の周囲に、比誘電率の低い空気層を有する気密な中空室が形成される。 In recent years, communication devices used in a high frequency band such as a microwave communication device and a radar device have been developed. In electronic components used in these communication devices, an airtight hollow chamber having an air layer with a low relative dielectric constant is formed around a semiconductor element mounted on the electronic component in order to sufficiently extract high frequency characteristics.
特許文献1は、有機材料で構成された基板と、基板上の素子搭載領域と、少なくとも素子搭載領域を覆う導電性キャップと、を備えた電子部品を開示している。この導電性キャップは、半田によって基板上の接地導体と固定されている。
特許文献2は、回路基板に搭載された半導体素子を含む回路構成部品を気密に封止する気密封止構造を開示している。気密封止構造としては、金属部分と樹脂部分とからなる封止キャップが用いられる。封止キャップの金属部分は、回路基板に設けられた接地された環状の導電性回路パターンに、半田若しくは溶接によって接続されている。
特許文献3は、実装基板に実装された電子部品を保護すると共に当該電子部品を含む空間を電磁気的にシールドするための電子部品保護用キャップを開示している。このキャップは、樹脂層と導電性を有する導電層とを含むフィルムから構成されている。導電層は、実装基板に設けられた接地用導体部に電気的に接続されている。 Patent Document 3 discloses an electronic component protection cap for protecting an electronic component mounted on a mounting substrate and electromagnetically shielding a space including the electronic component. This cap is comprised from the film containing the resin layer and the conductive layer which has electroconductivity. The conductive layer is electrically connected to a grounding conductor provided on the mounting board.
特許文献4は、メタルコア基板と、コアメタル層上に固定された角速度を検出するための半導体素子と、メタルコア基板の配線層に固定されたキャップと、を備えた角速度検出装置を開示している。半導体素子は、キャップとメタルコア基板とで形成される中空室内に配設されている。キャップは、メタルコア基板上の配線層に固定されている。メタルコア基板およびキャップは樹脂により封止されている。
特許文献1〜4に開示された導電性キャップは、例えば半田によって基板上に実装される。キャップを基板に実装する際、実装時の熱により導電性キャップの内側の空間(中空室)と外側の空間との間で圧力差が生じる。この圧力差により、半田が導電性キャップの外部に向けて飛び出すことがある。その結果、基板に設けられた導電性パターンと導電性キャップとの接続性が低下したり、中空室の気密性が低下したりすることがある。
The conductive cap disclosed in
本発明の目的は上記問題のいずれかを解決する電子部品を提供することにある。その目的の一例は、基板に設けられた導電性パターンと導電性キャップとの接続性を向上させること、および/または中空室内の気密性を向上させることができる電子部品またはその製造方法を提供することにある。 An object of the present invention is to provide an electronic component that solves any of the above problems. An example of the object is to provide an electronic component that can improve the connectivity between a conductive pattern provided on a substrate and a conductive cap and / or improve the airtightness of a hollow chamber, or a method for manufacturing the same. There is.
電子部品は、回路基板と、回路基板とともに中空室を形成する導電性キャップと、中空室内で回路基板に設けられた素子と、導電性キャップと電気的に接続されたグランド電極と、導電性キャップと回路基板との間に形成され、または導電性キャップに形成された隙間部と、少なくとも隙間部を覆い、中空室を気密に封止する封止体と、を備えている。 The electronic component includes a circuit board, a conductive cap that forms a hollow chamber together with the circuit board, an element provided on the circuit board in the hollow chamber, a ground electrode that is electrically connected to the conductive cap, and a conductive cap. And a circuit board, or a gap formed in the conductive cap, and a sealing body that covers at least the gap and hermetically seals the hollow chamber.
電子部品の製造方法は、素子が設けられた回路基板と、回路基板とともに中空室を形成し、該中空室の内部と外部とを連通する隙間部を形成する導電性キャップと、を準備する工程と、素子が中空室内に配置されるように導電性キャップを回路基板に配置する工程と、導電性キャップをグランド電極に電気的に接続する工程と、少なくとも隙間部を覆い、中空室を気密に封止する封止体を形成する工程と、を含む。 A method of manufacturing an electronic component includes a step of preparing a circuit board provided with an element, and a conductive cap that forms a hollow chamber together with the circuit board and forms a gap that communicates the inside and the outside of the hollow chamber. And a step of arranging the conductive cap on the circuit board so that the element is arranged in the hollow chamber, a step of electrically connecting the conductive cap to the ground electrode, covering at least the gap portion, and making the hollow chamber airtight Forming a sealing body to be sealed.
回路基板に設けられたグランド電極と導電性キャップとの接続性を向上させることができ、また回路基板と導電性キャップとにより形成される中空室の気密性を向上させることができる。 The connectivity between the ground electrode provided on the circuit board and the conductive cap can be improved, and the airtightness of the hollow chamber formed by the circuit board and the conductive cap can be improved.
以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
[第1の実施形態]
図1〜図3は、第1の実施形態における電子部品の構成を示している。図2は、図1のA−A線に沿った電子部品の断面を示している。電子部品は、回路基板1と、回路基板1上に実装された素子3と、導電性キャップ7と、封止体12と、を備えている。なお、図3は、導電性キャップ7、接続材料9および封止体12を取り除いたときの電子部品を示している。
[First Embodiment]
1 to 3 show the configuration of the electronic component in the first embodiment. FIG. 2 shows a cross section of the electronic component along the line AA in FIG. The electronic component includes a
回路基板1は、例えば配線層が形成された有機材料によって構成される。素子3は、回路基板1の素子実装領域2に銀ペースト等によって実装されている。素子3に設けられた端子15と回路基板1に設けられた接続端子5とが、例えば金のような金属ワイヤ4等によって電気的に接続されている。この接続端子5は、回路基板1の内層に形成されたビアまたはスルーホール6を介して、回路基板1の反対面に形成された接続端子15に接続されている。
The
回路基板1上には素子実装領域2を含む領域を覆う導電性キャップ7が設けられている。導電性キャップ7は、回路基板1とともに中空室13を形成している。回路基板1の素子実装領域2に設けられた素子3は、中空室13内に配置されている。導電性キャップ7は、導電性の接続材料9によって回路基板1に設けられたグランド電極8と電気的に接続されている。接続材料9は、Snを主成分とした半田や導電性樹脂であって良い。
A conductive cap 7 is provided on the
導電性キャップ7の材質は、ステンレス、銅またはニッケルや、これらを積層したもの等であって良い。また、導電性キャップ7は、表面に錫や金等がコーティングされたものであってもよい。この場合、導電性キャップ7の表面の酸化を抑制することができ、更には、接続材料9としての半田と導電性キャップ7とを良好に接続することができる。 The material of the conductive cap 7 may be stainless steel, copper, nickel, or a laminate of these. Further, the conductive cap 7 may have a surface coated with tin, gold, or the like. In this case, oxidation of the surface of the conductive cap 7 can be suppressed, and furthermore, the solder as the connection material 9 and the conductive cap 7 can be connected well.
図2に示すように、導電性キャップ7には、導電性キャップ7を貫通する隙間部10が形成されている。これに代えて、隙間部10は、導電性キャップ7と回路基板1との間に形成されていても良い。隙間部10は少なくとも1つ形成されていれば良い。隙間部10は、グランド電極8と導電性キャップ7との接続部以外の部分であれば、どこに形成されていても良い。
As shown in FIG. 2, the conductive cap 7 is formed with a gap 10 that penetrates the conductive cap 7. Instead of this, the gap 10 may be formed between the conductive cap 7 and the
回路基板1上には、モールド樹脂層のような封止体12が設けられている。封止体12は、少なくとも隙間部10を覆い、中空室13を気密に封止している。この封止体12は、導電性キャップ7とグランド電極8との接続部と、導電性キャップ7と、を覆っていても良い。
On the
導電性キャップ7は、電磁シールドとして機能し、電子部品のノイズを改善する。また、封止体12は、素子3が収容された中空室13の気密性を向上させる。これにより、高い品質の電子部品が得られる。 The conductive cap 7 functions as an electromagnetic shield and improves noise of electronic components. Moreover, the sealing body 12 improves the airtightness of the hollow chamber 13 in which the element 3 is accommodated. Thereby, a high quality electronic component is obtained.
隙間部10の大きさは、封止体12の形成時に、封止体12が隙間部10を通って中空室13内に入り込まない程度であることが望ましい。例えば、隙間部10は、導電性キャップ7の外側位置で、好ましくは直径70μm以下、より好ましくは直径40μm以下の大きさである。 It is desirable that the size of the gap 10 is such that the sealing body 12 does not enter the hollow chamber 13 through the gap 10 when the sealing body 12 is formed. For example, the gap portion 10 is preferably outside the conductive cap 7 and has a diameter of 70 μm or less, more preferably a diameter of 40 μm or less.
本実施形態の電子部品では、隙間部10が形成されていることにより、導電性キャップ7を回路基板1に実装する時の熱によって、中空室13の内部と外部との間で圧力差が生じにくい。したがって、例えば半田のような接続材料9が飛び散ることを防止することができる。その結果、グランド電極8と導電性キャップ7との接続性を向上させることができ、更には回路基板1と導電性キャップ7とにより形成される中空室13の気密性を向上させることができる。
In the electronic component of the present embodiment, since the gap 10 is formed, a pressure difference is generated between the inside and the outside of the hollow chamber 13 due to heat when the conductive cap 7 is mounted on the
封止体12は、導電性キャップ7と回路基板1との接続部全体を覆っていることが好ましい。これにより、電子部品を別のメイン基板に実装する際に、実装時の熱により中空室13の内部と外部との間で圧力差が生じたとしても、封止体12によって接続材料9の飛び出しが防止される。したがって、中空室13の気密性を維持することができる。
It is preferable that the sealing body 12 covers the entire connection portion between the conductive cap 7 and the
グランド電極8は、回路基板1上に形成されており、導電性キャップ7を囲む環形状をしていることが好ましい。環状のグランド電極8は導電性キャップ7よりも外側に配置されており、導電性キャップ7は回路基板1の表面と隙間なく接していることが好ましい。
The
環状のグランド電極8の外周にはレジスト11が設けられていて良い。レジスト11は、回路基板1の表面から上方に突出している。このレジスト11により、導電性キャップ7とグランド電極8とを接続する接続材料9がグランド電極8の外側へ広がることを抑制することができる。
A resist 11 may be provided on the outer periphery of the
図3では、レジスト11がグランド電極8の外周部の一部を覆う形状となっている。これに限らず、レジスト11はグランド電極8の外側に配置されていれば良い。グランド電極8と導電性キャップ7との接続部は、レジスト11から露出したグランド電極8の表面と、導電性キャップ7の外周側の表面の一部と、接続材料9と、によって形成されている。
In FIG. 3, the resist 11 has a shape covering a part of the outer peripheral portion of the
図3では、グランド電極8は、素子実装領域2を囲む閉じた環の形状となっており、隙間部10は導電性キャップ7の上面に形成されている。しかしながら、グランド電極8の一部を開口し、この開口部分に導電性キャップ7の隙間部10を形成しても良い。
In FIG. 3, the
導電性キャップ7は回路基板1と隙間なく接しており、グランド電極8は導電性キャップ7の外側に配置されていることが好ましい。この場合、導電性キャップ7の外側に導電性の接続材料9を供給することにより、導電性キャップ7とグランド電極8とを電気的に接続することができる。これにより、接続材料9が中空室13内に侵入することが抑制される。その結果、導電性キャップ7の実装時に、導電性キャップ7と素子実装領域2に配置された素子3等との間でショートが生じることを防止することができる。
It is preferable that the conductive cap 7 is in contact with the
上記例の他、導電性キャップ7の縁部に合わせて、回路基板1上にグランド電極8が配置されていても良い。この場合、回路基板1に設けられたグランド電極8上に接続材料9を供給した状態で、導電性キャップ7をグランド電極8に押し付けて、導電性キャップ7とグランド電極8とを電気的に接続することができる。ただし、この場合、導電性キャップ7を回路基板1に実装する際に、例えば半田からなる接続材料9が中空室13内へ流動し、ショートを引き起こす可能性がある。接続材料9が中空室13内に侵入することを抑制するという観点からは、グランド電極8は導電性キャップ7の外側に配置されていることが好ましい。
In addition to the above example, the
上記の電子部品は、例えば、マイクロ波通信機やレーダー装置など高周波帯域で使用する通信機器に用いることができる。 Said electronic component can be used for the communication apparatus used in a high frequency band, such as a microwave communication apparatus and a radar apparatus, for example.
図4(a)〜図4(c)は上記の電子部品を製造する方法の一例を示す断面図である。まず、回路面を上にした状態で素子3を回路基板1の素子実装領域2に実装する。素子3は、銀ペースト等を用いて実装することができる。素子3に設けられた端子15は、回路基板1に設けられた接続端子5に、金などの金属ワイヤ4を用いて接続される(図4(a)参照)。
FIG. 4A to FIG. 4C are cross-sectional views illustrating an example of a method for manufacturing the electronic component. First, the element 3 is mounted on the
次に、素子3を覆うように、導電性キャップ7を回路基板1に配置する。このとき、導電性キャップ7は、回路基板1とともに中空室13を形成し、素子3はこの中空室13内に収容される。導電性キャップ7は、錫メッキされたステンレスを用いることができる。導電性キャップ7の厚みは、0.1mm程度であって良い。
Next, the conductive cap 7 is disposed on the
また、この導電性キャップ7には、中空室13の内部と外部とを連通する隙間部10が形成されている。これに代えて、隙間部10は、導電性キャップ7と回路基板1との間に形成されても良い。隙間部10は、後に形成する封止体12が中空室13内に入り込まない大きさであることが好ましい。隙間部10は、例えば40μmの直径の大きさであって良い。
The conductive cap 7 is formed with a gap portion 10 that communicates the inside and the outside of the hollow chamber 13. Instead, the gap 10 may be formed between the conductive cap 7 and the
また、回路基板1上に配置されたグランド電極8は導電性キャップ7より外側に位置することが好ましい。
The
次に、グランド電極8から導電性キャップ7の外周側面の一部までを覆うように導電性の接続材料9を供給し、導電性キャップ7とグランド電極8とを電気的に接続する(図4(b)参照)。ここで、接続材料9によって隙間部10が塞がれないようにする。
Next, a conductive connection material 9 is supplied so as to cover from the
接続材料9の供給方法として、ディスペンス法などを適用することができる。接続材料9として半田を用いた場合、半田の融点以上に加熱して、導電性キャップ7とグランド電極8との接続を行う。接続材料9は、錫(Sn)を主成分とする材料を用いることができる。必要に応じ、隙間部10を塞がないように、導電性キャップ7に錘を載せて圧力をかけた状態で接続を行ってもかまわない。
As a method for supplying the connection material 9, a dispensing method or the like can be applied. When solder is used as the connection material 9, the conductive cap 7 and the
接続材料9として銀ペーストを用いることもできる。この場合も同様に、銀ペーストの硬化温度まで銀ペーストを加熱して、導電性キャップ7とグランド電極8との接続を行う。
A silver paste can also be used as the connection material 9. In this case as well, the silver paste is heated to the curing temperature of the silver paste, and the conductive cap 7 and the
隙間部10が形成されていることにより、導電性キャップ7をグランド電極8に接続する時の熱によっても、中空室13の内部と外部との間で圧力差が生じにくい。したがって、接続材料9が飛び散ることを防止することができる。その結果、グランド電極8と導電性キャップ7との接続性を向上させることができ、更には回路基板1と導電性キャップ7とにより形成される中空室13の気密性を向上させることができる。
Since the gap 10 is formed, a pressure difference is hardly generated between the inside and the outside of the hollow chamber 13 even by heat when the conductive cap 7 is connected to the
また、上記のように、グランド電極8より内側に導電性キャップ7を配置した後に、導電性キャップ7の外側に接続材料9を供給することにより、導電性キャップ7の内部への接続材料9の侵入を抑制することができる。
Further, as described above, after the conductive cap 7 is disposed inside the
環状のグランド電極8の外周にはレジスト11が設けられていることが好ましい。この場合、レジスト11により、接続材料9がグランド電極8の外側へ広がることを抑制することができる。
A resist 11 is preferably provided on the outer periphery of the
次に、少なくとも隙間部10を覆い、中空室13を気密に封止する封止体12を形成する(図4(c)参照)。具体的には、導電性キャップ7が実装された電子部品をモールド型の中に配置し、トランスファーモールド法等を用いて封止体12としてのモールド樹脂層を形成する。 Next, a sealing body 12 that covers at least the gap 10 and hermetically seals the hollow chamber 13 is formed (see FIG. 4C). Specifically, the electronic component on which the conductive cap 7 is mounted is placed in a mold, and a mold resin layer as the sealing body 12 is formed using a transfer molding method or the like.
封止体12は、グランド電極8と導電性キャップ7との接続部全体を覆うように形成されることが好ましい。これにより、電子部品を別のメイン基板に実装する際に、実装時の熱により中空室13の内部と外部との間で圧力差が生じたとしても、封止体12によって接続材料9の飛び出しが防止される。したがって、中空室13の気密性を維持することができる。
The sealing body 12 is preferably formed so as to cover the entire connection portion between the
図示はしていないが、複数の回路基板1がマトリックス状に配列した集合基板に対しても上記の製造方法を適用することが可能である。この場合、最後に、集合基板を個々の基板に分割することで、本実施形態の電子部品が得られる。
Although not shown, the above manufacturing method can also be applied to a collective substrate in which a plurality of
[第2の実施形態]
第2の実施形態における電子部品ついて図5〜図8を用いて説明する。図5は、第2の実施形態における電子部品の概略上面図である。図6は図5の6A−6A線に沿った電子部品の概略断面図であり、図7は図5の7A−7A線に沿った電子部品の概略断面図である。図8は、導電性キャップ、接続材料および封止体を取り除いたときの第2の実施形態における電子部品の概略上面図である。
[Second Embodiment]
An electronic component according to the second embodiment will be described with reference to FIGS. FIG. 5 is a schematic top view of an electronic component according to the second embodiment. 6 is a schematic cross-sectional view of the electronic component taken along
この電子部品は、回路基板1と、素子3と、導電性キャップ7と、グランド電極8と、封止体12と、を備えている。素子3は、回路基板1および導電性キャップ7により囲まれた中空室13内に設けられている。
This electronic component includes a
回路基板1の、素子3が実装されている面に、接続端子5が設けられている。接続端子5は、中空室13の内部から外部へ引き出されている。導電性キャップ7は、接続端子5を中空室13の外部に引き出すことができるように、回路基板1の表面から退避した形状となっている(図7参照)。つまり、導電性キャップ7は、接続端子5やレジスト11などにより形成された段差に応じた段差を有する形状となっている。
A
導電性キャップ7と接続端子5とが短絡しないように、この隙間部10付近で、接続端子5の少なくとも一部が絶縁性のレジスト11に覆われていることが好ましい。また、グランド電極8は接続端子5と接しないパターン形状となっている。グランド電極8は、接続材料9によって導電性キャップ7の外周の一部と電気的に接続されている。
It is preferable that at least a part of the
また、図7に示すように、導電性キャップ7と回路基板1との間には隙間部10が形成されている。本実施形態では、隙間部10は、接続端子5やレジスト11が設けられている位置にある。つまり、接続端子5は、この隙間部10を通って中空室13から外部へ引き出されている。導電性キャップ7と接続端子5やレジスト11との間の間隔は、好ましくは70μm以下、より好ましくは40μm以下である。隙間部10の大きさがこの程度であれば、封止体12が中空室13内に進入することを防止することができる。
As shown in FIG. 7, a gap 10 is formed between the conductive cap 7 and the
導電性キャップ7の、回路基板1と接する面が、回路基板1の表面に形成されている段差を回避する形状となっているため、接続端子5などによって段差が形成された回路基板1においても、中空部13の気密性および導電性キャップ7の電磁シールド特性を維持することができる。
Since the surface of the conductive cap 7 that is in contact with the
[第3の実施形態]
第3の実施形態における電子部品ついて図9および図10を用いて説明する。図9は、第3の実施形態における電子部品の概略上面図である。図10は、図9の10A−10A線に沿った電子部品の概略断面図である。この電子部品は、回路基板1と、素子3と、導電性キャップ7と、グランド電極8と、封止体12と、を備えている。
[Third Embodiment]
An electronic component according to the third embodiment will be described with reference to FIGS. 9 and 10. FIG. 9 is a schematic top view of the electronic component according to the third embodiment. 10 is a schematic cross-sectional view of the electronic component taken along
本実施形態では、封止体12は、導電性キャップ7とグランド電極8との接続部と、導電性キャップ7の側面の一部と、を覆っている。つまり、導電性キャップ7の上面、つまり回路基板1と対向する面は、封止体12から露出している。そして、封止体12は導電性キャップ7の上面よりも低い位置に設けられている。これにより、電子部品の薄型化を図ることができる。
In the present embodiment, the sealing body 12 covers the connection portion between the conductive cap 7 and the
また、導電性キャップ7の側面に、導電性キャップ7を貫通する隙間部10が形成されている。隙間部10は封止体12によって覆われており、中空室13が気密に封止されている。ここで、導電性キャップ7に形成された隙間部10は、グランド電極8と導電性キャップ7との接続部以外の位置で、且つ、封止体12によって覆われる位置であれば、どこに配置されていても良い。封止体12は、トランスファーモールド法やディスペンス法などにより形成することができる。
In addition, a gap 10 that penetrates the conductive cap 7 is formed on the side surface of the conductive cap 7. The gap 10 is covered with a sealing body 12, and the hollow chamber 13 is hermetically sealed. Here, the gap portion 10 formed in the conductive cap 7 is located at any position other than the connection portion between the
その他の構成は、第1の実施形態における電子部品と同様であるため、その説明を省略する。 Other configurations are the same as those of the electronic component according to the first embodiment, and thus the description thereof is omitted.
以上、本発明の望ましい実施形態について提示し、詳細に説明したが、本発明は上記実施形態に限定されるものではなく、要旨を逸脱しない限り、さまざまな変更及び修正が可能であることを理解されたい。 Although the preferred embodiments of the present invention have been presented and described in detail above, the present invention is not limited to the above-described embodiments, and it is understood that various changes and modifications can be made without departing from the gist. I want to be.
1 回路基板
2 素子実装領域
3 素子
4 導電性ワイヤ
5 接続端子
6 ビア
7 導電性キャップ
8 グランド電極
9 導電性の接続材料
10 隙間部
11 レジスト
12 封止体
13 中空室
15 端子
DESCRIPTION OF
Claims (8)
前記回路基板とともに中空室を形成する導電性キャップと、
前記中空室内で前記回路基板に設けられた素子と、
前記導電性キャップと電気的に接続されたグランド電極と、
前記導電性キャップと前記回路基板との間に形成され、または前記導電性キャップに形成された隙間部と、
少なくとも前記隙間部を覆い、前記中空室を気密に封止する封止体と、を備え、
前記封止体は、前記導電性キャップと前記回路基板との接続部全体を覆っている、電子部品。 A circuit board;
A conductive cap that forms a hollow chamber with the circuit board;
An element provided on the circuit board in the hollow chamber;
A ground electrode electrically connected to the conductive cap;
A gap formed between the conductive cap and the circuit board or formed in the conductive cap; and
A sealing body that covers at least the gap and hermetically seals the hollow chamber ,
The said sealing body is an electronic component which has covered the whole connection part of the said electroconductive cap and the said circuit board .
前記隙間部は前記封止体が前記中空室内に入り込まない大きさである、電子部品。 The electronic component according to claim 1,
The gap is an electronic component having a size that prevents the sealing body from entering the hollow chamber.
前記グランド電極は、前記導電性キャップの外側の前記回路基板上に位置しており、前記導電性キャップの外側に設けられた導電性の接続材料によって前記導電性キャップと電気的に接続されている、電子部品。 The electronic component according to claim 1 or 2,
The ground electrode is located on the circuit board outside the conductive cap, and is electrically connected to the conductive cap by a conductive connection material provided outside the conductive cap. , Electronic components.
前記導電性キャップの上面は前記封止体から露出しており、
前記封止体は前記導電性キャップの上面よりも低い位置に設けられている、電位部品。 The electronic component according to any one of claims 1 to 3 ,
The upper surface of the conductive cap is exposed from the sealing body,
The said sealing body is an electrical potential component provided in the position lower than the upper surface of the said conductive cap.
前記回路基板の、前記素子が設けられた表面には、段差が形成されており、
前記導電性キャップは、前記回路基板の前記段差に応じた段差を有する形状となっている、電子部品。 The electronic component according to any one of claims 1 to 4 ,
A step is formed on the surface of the circuit board on which the element is provided,
The conductive cap is an electronic component having a shape corresponding to the step of the circuit board.
前記素子が前記中空室内に配置されるように前記導電性キャップを前記回路基板に配置する工程と、
前記導電性キャップをグランド電極に電気的に接続する工程と、
少なくとも前記隙間部を覆い、前記中空室を気密に封止する封止体を形成する工程と、を含み、
前記封止体が、前記導電性キャップと前記回路基板との接続部全体を覆うように形成される、電子部品の製造方法。 Preparing a circuit board provided with an element, and a conductive cap that forms a hollow chamber together with the circuit board, and forms a gap that communicates the inside and outside of the hollow chamber;
Disposing the conductive cap on the circuit board so that the element is disposed in the hollow chamber;
Electrically connecting the conductive cap to a ground electrode;
It covers at least the gap portion, seen including a step of forming a sealing body for sealing the hollow chamber airtight,
The manufacturing method of an electronic component, wherein the sealing body is formed so as to cover an entire connection portion between the conductive cap and the circuit board .
前記隙間部は前記封止体が前記中空室内に入り込まない大きさである、電子部品の製造方法。 It is a manufacturing method of the electronic component of Claim 6 , Comprising:
The said clearance gap is a manufacturing method of an electronic component which is the magnitude | size which the said sealing body does not enter into the said hollow chamber.
前記導電性キャップは、前記中空室の外側に前記グランド電極が位置するように前記回路基板上に配置され、
前記導電性キャップは、該導電性キャップの外側に導電性の接続材料を形成することによって前記グランド電極と電気的に接続される、電子部品の製造方法。 A method of manufacturing an electronic component according to claim 6 or 7 ,
The conductive cap is disposed on the circuit board such that the ground electrode is positioned outside the hollow chamber,
The method of manufacturing an electronic component, wherein the conductive cap is electrically connected to the ground electrode by forming a conductive connection material outside the conductive cap.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012046563A JP5915265B2 (en) | 2012-03-02 | 2012-03-02 | Electronic component and method for manufacturing electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012046563A JP5915265B2 (en) | 2012-03-02 | 2012-03-02 | Electronic component and method for manufacturing electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013183069A JP2013183069A (en) | 2013-09-12 |
JP5915265B2 true JP5915265B2 (en) | 2016-05-11 |
Family
ID=49273509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012046563A Active JP5915265B2 (en) | 2012-03-02 | 2012-03-02 | Electronic component and method for manufacturing electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5915265B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022046920A (en) | 2020-09-11 | 2022-03-24 | セイコーエプソン株式会社 | Electronic device |
JP2022046922A (en) | 2020-09-11 | 2022-03-24 | セイコーエプソン株式会社 | Electronic device |
JP2022046921A (en) | 2020-09-11 | 2022-03-24 | セイコーエプソン株式会社 | Method for manufacturing electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243411A (en) * | 1992-03-02 | 1993-09-21 | Hitachi Ltd | Sealing method, member and device |
JP2005039152A (en) * | 2003-07-18 | 2005-02-10 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2007208671A (en) * | 2006-02-02 | 2007-08-16 | Mitsubishi Electric Corp | Package for microwave module |
JP2008137139A (en) * | 2006-12-05 | 2008-06-19 | Toshiba Corp | Micro electro-mechanical system and its manufacturing method |
JP5277755B2 (en) * | 2008-07-01 | 2013-08-28 | オムロン株式会社 | Electronic components |
-
2012
- 2012-03-02 JP JP2012046563A patent/JP5915265B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013183069A (en) | 2013-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505434B (en) | Semiconductor chip package and method therefor | |
KR101616625B1 (en) | Semiconductor package and method of manufacturing the same | |
JP5512566B2 (en) | Semiconductor device | |
KR101676934B1 (en) | Low profile, space efficient circuit shields | |
US8772088B2 (en) | Method of manufacturing high frequency module and high frequency module | |
US9055682B2 (en) | Circuit module | |
US9144183B2 (en) | EMI compartment shielding structure and fabricating method thereof | |
US20180197824A1 (en) | Anti-emi shielding package and method of making same | |
US20150235966A1 (en) | Wiring board and semiconductor device using the same | |
CN104425461B (en) | Circuit module | |
TWI605564B (en) | Package structure and method for fabricating the same | |
CN110073488A (en) | Module | |
US9484311B2 (en) | Chip package and packaging method | |
US9209053B2 (en) | Manufacturing method of a conductive shield layer in semiconductor device | |
JP5915265B2 (en) | Electronic component and method for manufacturing electronic component | |
CN106711123A (en) | Semiconductor package and method of manufacturing the same | |
US10916520B2 (en) | Semiconductor device, and method of manufacturing the same | |
JP2005019900A (en) | Electronic device | |
JP6971594B2 (en) | High frequency module | |
CN112533351B (en) | Circuit board and manufacturing method thereof | |
JP6793061B2 (en) | High frequency module | |
JP2011091451A (en) | Electronic apparatus | |
JP2009111428A (en) | Electronic device | |
KR20100118349A (en) | Electronic apparatus having electro-magnetic interference shielding | |
JP5779265B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5915265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |