JP5914243B2 - Circuit module manufacturing method - Google Patents
Circuit module manufacturing method Download PDFInfo
- Publication number
- JP5914243B2 JP5914243B2 JP2012175941A JP2012175941A JP5914243B2 JP 5914243 B2 JP5914243 B2 JP 5914243B2 JP 2012175941 A JP2012175941 A JP 2012175941A JP 2012175941 A JP2012175941 A JP 2012175941A JP 5914243 B2 JP5914243 B2 JP 5914243B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- parallel grooves
- circuit module
- insulating layer
- shield layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電子部品の回路モジュールに関し、特に、電子部品を覆う絶縁層の表面にシールド層が形成された回路モジュールの製造方法に関する。
The present invention relates to a circuit module of the electronic components, more particularly to a method of manufacturing a circuit module which shielding layer is formed on the surface of the insulating layer covering the electronic components.
従来、回路モジュールとして、シールド層によって外来ノイズを遮断するものが知られている(例えば、特許文献1、2参照)。特許文献1、2に記載の回路モジュールの製造工程では、複数の回路基板からなる集合基板上に絶縁層が積層され、集合基板の分割ラインに沿って絶縁層側からハーフカットされる。続いて、集合基板の絶縁層側から導電性材料が塗布され、絶縁層の表面及びハーフカット溝内にシールド層が形成される。そして、シールド層が形成されたハーフカット溝の幅方向における中間位置が薄型ブレードでフルカットされることで、絶縁層の上面及び側面がシールド層で被覆された回路モジュールが形成される。
2. Description of the Related Art Conventionally, as a circuit module, one that blocks external noise by a shield layer is known (see, for example, Patent Documents 1 and 2). In the circuit module manufacturing process described in
しかしながら、上記した製造方法で形成された回路モジュールでは、回路モジュールからシールド層が露出しているため、シールド層の側面において、シールド層内の金属成分が実装基板側に移動すること(以下マイグレーション)により、回路モジュールのシールド層と実装基板(マザーボード)の導体パターンが短絡等の不具合が生じる可能性がある。このマイグレーション対策としてシールド層を無くすことも考えられるが、シールド層が形成されない分だけ外来ノイズの影響を受け易くなるという問題があった。 However, in the circuit module formed by the manufacturing method described above, the shield layer is exposed from the circuit module, so that the metal component in the shield layer moves to the mounting substrate side on the side surface of the shield layer (hereinafter referred to as migration). Therefore, there is a possibility that a problem such as a short circuit occurs between the shield layer of the circuit module and the conductor pattern of the mounting board (motherboard). Although it is conceivable to eliminate the shield layer as a countermeasure against the migration, there is a problem that the shield layer is easily affected by external noise as much as the shield layer is not formed.
本発明はこのような実情に鑑みてなされたものであり、外来ノイズの影響を低減すると共に、マイグレーションを抑制できる回路モジュールの製造方法を提供することを目的とする。
The present invention has been made in view of such circumstances, while reducing the influence of external noise, and an object thereof is to provide a method of manufacturing a circuit module capable of suppressing migration.
本発明の回路モジュールの製造方法は、部品が配置された集合基板の一面に絶縁層を積層する工程と、前記集合基板の各分割ラインに沿って前記絶縁層に一対の平行溝を形成する工程と、前記一対の平行溝に充填されるように前記絶縁層に導電性材料を塗布してシールド層を形成する工程と、前記集合基板の各分割ラインに沿って前記一対の平行溝の間を分割する工程とを有することを特徴とする。この構成によれば、一対の平行溝に導電性材料が充填されることで、部品の周囲を囲むシールド層の側面が形成される。また、一対の平行溝の間で分割されることで、シールド層の側面が絶縁層に被覆された回路モジュールが形成される。このため、シールド層によって外来ノイズを遮断することができると共に、シールド層の側面におけるマイグレーションを抑制できる。よって、回路モジュールが実装基板に実装されても、実装基板で短絡等の不具合を防止できる。 The method for manufacturing a circuit module of the present invention includes a step of laminating an insulating layer on one surface of a collective substrate on which components are arranged, and a step of forming a pair of parallel grooves in the insulating layer along each division line of the collective substrate A step of applying a conductive material to the insulating layer so as to fill the pair of parallel grooves to form a shield layer, and between the pair of parallel grooves along each dividing line of the collective substrate And a step of dividing. According to this configuration, the side surface of the shield layer surrounding the part is formed by filling the pair of parallel grooves with the conductive material. Moreover, the circuit module by which the side surface of the shield layer was coat | covered with the insulating layer by dividing | segmenting between a pair of parallel grooves is formed. Therefore, external noise can be blocked by the shield layer, and migration on the side surface of the shield layer can be suppressed. Therefore, even when the circuit module is mounted on the mounting board, it is possible to prevent problems such as a short circuit on the mounting board.
本発明の回路モジュールの製造方法において、前記シールド層を形成する工程では、前記一対の平行溝の間をマスクして前記導電性材料を塗布する。この構成によれば、一対の平行溝の間にシールド層が形成されることがない。よって、一対の平行溝の間で分割された場合に、回路モジュールの側面となる分割面からシールド層が露出することがない。 In the circuit module manufacturing method of the present invention, in the step of forming the shield layer, the conductive material is applied while masking between the pair of parallel grooves. According to this configuration, the shield layer is not formed between the pair of parallel grooves. Therefore, when it divides | segments between a pair of parallel grooves, a shield layer is not exposed from the division surface used as the side surface of a circuit module.
本発明の回路モジュールの製造方法において、前記一対の平行溝を形成する工程では、前記集合基板に達する一対の平行溝を形成し、前記集合基板に形成された導体パターンと前記シールド層とが導通するように、前記一対の平行溝に導電性材料を塗布する。この構成によれば、一対の平行溝に充填された導電性材料により、シールド層を介して導体パターンを実装基板のグランドに接続させることができる。 In the circuit module manufacturing method of the present invention, in the step of forming the pair of parallel grooves, a pair of parallel grooves reaching the collective substrate is formed, and the conductor pattern formed on the collective substrate and the shield layer are electrically connected. Thus, a conductive material is applied to the pair of parallel grooves. According to this configuration, the conductive pattern can be connected to the ground of the mounting substrate via the shield layer by the conductive material filled in the pair of parallel grooves.
本発明の回路モジュールの製造方法において、前記一対の平行溝を形成する工程では、前記一対の平行溝の上端に面取り部を形成する。この構成によれば、回路モジュールの製造途中で、一対の平行溝によって形成される絶縁層の角部が欠けることを防止できる。 In the circuit module manufacturing method of the present invention, in the step of forming the pair of parallel grooves, a chamfered portion is formed at the upper ends of the pair of parallel grooves. According to this configuration, it is possible to prevent the corners of the insulating layer formed by the pair of parallel grooves from being lost during the manufacturing of the circuit module.
本発明の回路モジュールの製造方法において、前記一対の平行溝の間を分割する工程では、前記一対の平行溝の間よりも薄幅の切削ブレードを用いて前記一対の平行溝の間を分割する。この構成によれば、回路モジュールの外側面が絶縁層になるように分割され、シールド層の側面の外側に絶縁層を残すことができる。 In the circuit module manufacturing method of the present invention, in the step of dividing between the pair of parallel grooves, the gap between the pair of parallel grooves is divided by using a cutting blade that is thinner than between the pair of parallel grooves. . According to this configuration, the outer surface of the circuit module is divided so as to be an insulating layer, and the insulating layer can be left outside the side surface of the shield layer.
本発明によれば、部品の周囲を囲むシールド層の側面を絶縁層で被覆することで、外来ノイズの影響を低減すると共に、マイグレーションを抑制できる。 According to the present invention, by covering the side surface of the shield layer surrounding the periphery with the insulating layer, the influence of external noise can be reduced and migration can be suppressed.
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図1を参照して回路モジュールについて説明する。図1は、本実施の形態に係る回路モジュールの全体図である。なお、図1Aは回路モジュールの斜視図であり、図1Bは回路モジュールの断面図である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The circuit module will be described with reference to FIG. FIG. 1 is an overall view of a circuit module according to the present embodiment. 1A is a perspective view of the circuit module, and FIG. 1B is a cross-sectional view of the circuit module.
図1A及び図1Bに示すように、回路モジュール1は、回路基板2上に絶縁層3が積層され、絶縁層3の上面からシールド層4を露出させている。回路基板2は、ガラスエポキシ樹脂等の絶縁性樹脂で薄板状に形成されている。回路基板2の一面11には、IC等の部品5が搭載されており、ワイヤボンディング等によって一面11に形成された電極6に接続されている。回路基板2の内部には、電極6に接続された導体パターン7が設けられている。導体パターン7は、回路基板2の側面12から露出しないように回路基板2内に埋設されている。
As shown in FIGS. 1A and 1B, in the circuit module 1, an
絶縁層3は、絶縁性樹脂によって回路基板2に搭載された部品5の隙間を固めるように、回路基板2の一面11に積層されている。絶縁層3の側面13は、回路基板2の側面12と面一に形成されている。このように、回路モジュール1の側面は、回路基板2及び絶縁層3の絶縁性樹脂によって形成されている。シールド層4は、銀ペースト等の導電性材料によって絶縁層3内の部品5を覆うように絶縁層3に設けられている。シールド層4は、絶縁層3の上面を覆う一面14と部品5の周囲を囲む側面15とにより、下面を開放したボックス状に形成されている。
The insulating
シールド層4の一面14は、絶縁層3の上面に導電性材料が積層されることで形成され、シールド層4の側面15は、絶縁層3に形成された溝内に導電性材料が充填されることで形成される(図3D参照)。このため、シールド層4の一面14によって上方からの外来ノイズが遮断され、シールド層4の側面15によって側方からの外来ノイズが遮断される。また、シールド層4の一面14は絶縁層3から露出され、シールド層4の側面15は絶縁層3によって被覆される。この場合、シールド層4の側面15は回路基板2まで達しており、シールド層4と導体パターン7とが接続されている。
One
このように構成された回路モジュール1は、マザーボード等の実装基板27上に設置される。このとき、回路モジュール1のシールド層4が実装基板27のグランドパターンに接続される。よって、シールド層4を介して回路基板2内の導体パターン7も実装基板27のグランドパターンに導通され、回路基板2内の導体パターン7がグランド電位に設定される。また、回路モジュール1では、シールド層4の側面15が絶縁層3に被覆され、導体パターン7が回路基板2に埋設されており、回路モジュール1の側面からの金属部分の露出が抑えられている。
The circuit module 1 configured as described above is installed on a
本実施の形態の回路モジュール1では、シールド層4の側面15を絶縁性樹脂で被覆し、導体パターン7を露出しないように回路基板2内に埋設することでマイグレーションを対策している。実装基板27の設置面から近いシールド層4及び導体パターン7でマイグレーションが抑制されることで、実装基板27における短絡等の不具合が防止される。なお、シールド層4の一面14は、絶縁層3の上面から露出しているが、実装基板27の設置面から十分に離れている。よって、マイグレーションによって引き起こされる実装基板27での不具合が起こり難くなっている。
In the circuit module 1 according to the present embodiment, the
図2及び図3を参照して、比較例に係る回路モジュールと比較しつつ回路モジュールの製造方法について説明する。図2は、比較例に係る回路モジュールの製造方法の一例を示す図である。図3は、本実施の形態に係る回路モジュールの製造方法の一例を示す図である。なお、比較例に係る回路モジュールは、シールド層の側面が絶縁性樹脂で覆われず、外部に露出している点で本実施の形態に係る回路モジュールと相違している。 With reference to FIG.2 and FIG.3, the manufacturing method of a circuit module is demonstrated, comparing with the circuit module which concerns on a comparative example. FIG. 2 is a diagram illustrating an example of a circuit module manufacturing method according to a comparative example. FIG. 3 is a diagram illustrating an example of a circuit module manufacturing method according to the present embodiment. The circuit module according to the comparative example is different from the circuit module according to the present embodiment in that the side surface of the shield layer is not covered with the insulating resin and is exposed to the outside.
最初に比較例に係る回路モジュールの製造方法について説明する。図2Aに示すように、先ず、部品設置工程が実施される。部品設置工程では、複数の回路基板62からなる集合基板69が用意され、回路基板62毎に集合基板69の一面71に部品65が設置される。各部品65は、集合基板69の一面71から露出した電極66にワイヤボンディング等によって接続される。次に、図2Bに示すように、絶縁層形成工程が実施される。絶縁層形成工程では、集合基板69の一面71に絶縁層63が積層される。これにより、集合基板69上の部品65やワイヤ等が絶縁性樹脂で封止され、衝撃や湿気等から部品65が保護される。
First, a method for manufacturing a circuit module according to a comparative example will be described. As shown in FIG. 2A, first, a component installation process is performed. In the component installation step, a
次に、図2Cに示すように、第1のハーフカット工程が実施される。第1のハーフカット工程では、集合基板69に設定された分割ラインLに沿って、切削ブレード81で集合基板69が絶縁層63側からハーフカットされる。分割ラインLは、集合基板69に格子状に設定された個々の回路基板62の境界を示している。切削ブレード81としては、厚幅の切削砥石のブレードが用いられる。この切削ブレード81で絶縁層63側から集合基板69に向けて切り込まれることで、絶縁層63から集合基板69に達する太幅の溝77が形成される。太幅の溝77内には、集合基板69の内部に設けられた導体パターン67が露出される。
Next, as shown to FIG. 2C, a 1st half cut process is implemented. In the first half-cut process, the
次に、図2Dに示すように、シールド層形成工程が実施される。シールド層形成工程では、絶縁層63側から銀ペースト等の導電性材料が塗布される。これにより、絶縁層63の上面が導電性材料によって被覆され、太幅の溝77内に導電性材料が充填されることで、絶縁層63内の部品65の上方及び側方を覆うようにシールド層64が形成される。このとき、太幅の溝77内に導体パターン67が露出しているため、太幅の溝77内に充填された導電性材料によって導体パターン67とシールド層64とが接続する。
Next, as shown in FIG. 2D, a shield layer forming step is performed. In the shield layer forming step, a conductive material such as silver paste is applied from the insulating
次に、図2Eに示すように、第2のハーフカット工程が実施される。第2のハーフカット工程では、集合基板69側を上向きにして、分割ラインLに沿って切削ブレード82で上方からハーフカットされる。この場合、切削ブレード82としては、切削ブレード81よりも薄幅である中幅の切削砥石のブレードが用いられる。この中幅の切削ブレード82で集合基板69の裏面側から切り込まれることで、集合基板69に中幅の溝78が形成される。
Next, as shown in FIG. 2E, a second half-cut process is performed. In the second half-cut process, half-cut is performed from above by the
次に、図2Fに示すように、分割工程が実施される。分割工程では、絶縁層63側を上向きにして、分割ラインLに沿って切削ブレード83で上方からフルカットされる。この場合、切削ブレード83としては、最も薄幅の切削砥石のブレードが用いられる。この薄幅の切削ブレード83で、部品65の側方を覆うシールド層64の側壁部分が上方から中幅の溝78に向けて切り込まれることで、集合基板69が個々の回路モジュール61に分割される。
Next, as shown in FIG. 2F, a dividing step is performed. In the dividing step, the insulating
比較例に係る個々の回路モジュール61は、絶縁層63の上面及び側面がシールド層64によって被覆されているため、絶縁層63内の部品65に対する外来ノイズを効果的に遮断できる。しかしながら、シールド層64の側面75が外部に露出しているため、シールド層64の側面75のマイグレーションによって実装基板で短絡等の不具合が生じる可能性がある。このように、比較例に係る回路モジュール61では、シールド性を高めることができるものの、マイグレーションを抑制することができない。
In each
続いて、本実施の形態に係る回路モジュールの製造方法について説明する。図3Aに示すように、先ず、部品設置工程が実施される。部品設置工程では、複数の回路基板2からなる集合基板9が用意され、回路基板2毎に集合基板9の一面11に部品5が設置される。各部品5は、集合基板9の一面11から露出した電極6にワイヤボンディング等によって接続される。また、集合基板9内には回路基板2に対応して導体パターン7が部分的に設けられている。次に、図3Bに示すように、絶縁層形成工程が実施される。絶縁層形成工程では、集合基板9の一面11に絶縁層3が積層される。これにより、集合基板9上の部品5やワイヤ等が絶縁性樹脂で封止され、衝撃や湿気等から部品5が保護される。
Then, the manufacturing method of the circuit module which concerns on this Embodiment is demonstrated. As shown in FIG. 3A, first, a component installation process is performed. In the component installation step, a
次に、図3Cに示すように、ハーフカット工程が実施される。ハーフカット工程では、集合基板9に設定された分割ラインLに沿って、切削ブレード21で集合基板9が絶縁層3側からハーフカットされる。分割ラインLは、集合基板9に格子状に設定された個々の回路基板2の境界を示している。切削ブレード21としては、一対の切削砥石22を平行に取り付けたブレードが用いられる。この切削ブレード21で絶縁層3側から集合基板9に向けて切り込まれることで、絶縁層3から集合基板9に達する一対の平行溝17が形成される。一対の平行溝17内には、平行溝17の側面から導体パターン7の一部が露出される。
Next, as shown in FIG. 3C, a half-cut process is performed. In the half-cut process, the
次に、図3Dに示すように、シールド層形成工程が実施される。シールド層形成工程では、絶縁層3側から銀ペースト等の導電性材料が塗布される。このとき、一対の平行溝17の間がメタルマスク26によってマスクされた状態で導電性材料が絶縁層3に塗布される。よって、絶縁層3の上面は一対の平行溝17の間を除いて導電性材料で被覆される。絶縁層3の上面が導電性材料で被覆され、一対の平行溝17内に導電性材料が充填されることで、絶縁層3内の部品5の上方及び側方を覆うようにシールド層4が形成される。このとき、一対の平行溝17内に導体パターン7の一部が露出しているため、一対の平行溝17内に充填された導電性材料によって導体パターン7とシールド層4とが接続する。
Next, as shown in FIG. 3D, a shield layer forming step is performed. In the shield layer forming step, a conductive material such as silver paste is applied from the insulating
次に、図3Eに示すように、分割工程が実施される。分割工程では、分割ラインLに沿って切削ブレード23で上方からフルカットされる。切削ブレード23としては、切削ブレード21とは異なり、一対の平行溝17の間よりも薄幅の切削砥石24のブレードが用いられる。この切削ブレード23で、一対の平行溝17の間が絶縁層3側から切り込まれることで、集合基板9が個々の回路モジュール1に分割される。この場合、回路モジュール1の外側面が絶縁層3及び回路基板2で形成されるように、シールド層4の側面15の外側に絶縁性樹脂を残して分割される。また、一対の平行溝17の間にシールド層4が形成されていないため、樹脂の切削に適した切削ブレード21を用いればよい。
Next, as shown in FIG. 3E, a dividing step is performed. In the dividing step, the
このように形成された個々の回路モジュール1は、実装基板27(図1B参照)に設置される。回路モジュール1は、実装基板27において、実装基板27のグランドパターンにシールド層4が接続される。この構成により、シールド層4を介して導体パターン7とグランドパターンが導通され、導体パターン7がグランド電位に設定される。本実施の形態に係る回路モジュール1では、比較例に係る回路モジュール61と同様に、絶縁層3の上面及び側面がシールド層4によって被覆されるため、部品5に対する外来ノイズを効果的に遮断できる。
The individual circuit modules 1 formed in this way are installed on the mounting board 27 (see FIG. 1B). In the circuit module 1, the
また、本実施の形態に係る回路モジュール1では、比較例に係る回路モジュール61とは異なり、シールド層4の側面15及び導体パターン7の周囲が絶縁樹脂によって外部から遮断されるため、シールド層4の側面15のマイグレーションを効果的に抑制できる。よって、回路モジュール1が実装基板27(図1B参照)に設置されても、実装基板27での短絡等の不具合を防止できる。なお、シールド層4の一面14が外部に露出しているが、シールド層4の一面14から実装基板27の設置面までの距離が長くとられているため、マイグレーションで引き起こされる実装基板27での不具合を抑制できる。さらに、本実施の形態では、回路基板2の側面12と絶縁層3の側面13とが面一になるように1度の加工で分割されるため、比較例よりも製造工数を減らすことが可能である(図1参照)。
Also, in the circuit module 1 according to the present embodiment, unlike the
以上のように、本実施の形態に係る回路モジュール1によれば、一対の平行溝17に導電性材料が充填されることで、部品5の周囲を囲むシールド層4の側面15が形成される。また、一対の平行溝17の間で分割されることで、シールド層4の側面15が絶縁性樹脂に被覆された回路モジュール1が形成される。このため、実装基板27に近いシールド層4の側面15におけるマイグレーションを抑制できる。よって、シールド性を高めつつ、マイグレーションを効果的に抑制して、実装基板27での短絡等の不具合を防止できる。
As described above, according to the circuit module 1 according to the present embodiment, the
なお、本発明は上記した本実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 The present invention is not limited to the above-described embodiment, and can be implemented with various modifications. In the above-described embodiment, the size, shape, and the like illustrated in the accompanying drawings are not limited to this, and can be appropriately changed within a range in which the effects of the present invention are exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.
例えば、一対の平行溝の上端部を面取りするようにしてもよい。以下、図4を参照して、変形例に係る回路モジュールの製造方法について説明する。なお、変形例に係る回路モジュールの製造方法は、ハーフカット工程において、一対の平行溝の上端部に面取り部を形成する点において、本実施の形態に係る回路モジュールの製造方法と相違する。したがって、相違点以外については詳しい説明は省略する。図4は、変形例に係る回路モジュールの製造方法の一例を示す図である。 For example, the upper ends of the pair of parallel grooves may be chamfered. Hereinafter, with reference to FIG. 4, the manufacturing method of the circuit module which concerns on a modification is demonstrated. Note that the circuit module manufacturing method according to the modification is different from the circuit module manufacturing method according to the present embodiment in that a chamfered portion is formed at the upper ends of the pair of parallel grooves in the half-cut process. Therefore, detailed explanations other than the differences will be omitted. FIG. 4 is a diagram illustrating an example of a circuit module manufacturing method according to a modification.
図4Aに示すように、先ず、部品設置工程が実施される。部品設置工程では、集合基板39上に部品35が設置され、各部品35が回路基板32の一面41から露出した電極36にワイヤボンディング等によって接続される。変形例に係る集合基板39では、導体パターン37が部分的に設けられている。次に、図4Bに示すように、絶縁層形成工程が実施される。絶縁層形成工程では、集合基板39の一面41に絶縁層33が積層され、集合基板39上の部品35やワイヤ等が絶縁性樹脂で封止される。
As shown to FIG. 4A, a component installation process is first implemented. In the component installation process,
次に、図4Cに示すように、ハーフカット工程が実施される。ハーフカット工程では、切削ブレード51で絶縁層33側から集合基板39に向けて切り込まれることで、絶縁層33から集合基板39に達する一対の平行溝47が形成される。一対の平行溝47内には、集合基板39の内部に設けられた導体パターン37の一部が露出される。切削ブレード51としては、一対の大径砥石52を平行に取り付け、一対の大径砥石52の外側に一対の小径砥石53を設けたブレードが用いられる。この切削ブレード51を用いることで、一対の大径砥石52によって一対の平行溝47が形成されると同時に、一対の小径砥石53によって一対の平行溝47の外側の上端に段状の面取り部48が形成される。このように、一対の平行溝47によって形成される絶縁層33の角部が面取りされることで、回路モジュール31の製造途中での角部の欠けが防止される。なお、面取り部48は、本実施の形態のように段状に形成されてもよいし、テーパ状に形成されてもよい。
Next, as shown in FIG. 4C, a half-cut process is performed. In the half-cut process, a pair of
次に、図4Dに示すように、シールド層形成工程が実施される。シールド層形成工程では、一対の平行溝47の間がメタルマスク59によってマスクされた状態で導電性材料が絶縁層33に塗布される。絶縁層33の上面が導電性材料で被覆され、一対の平行溝47内に導電性材料が充填されることで、絶縁層33内の部品35の上方及び側方を覆うようにシールド層34が形成される。次に、図4Eに示すように、分割工程が実施される。分割工程では、薄幅の切削砥石56のブレード55で、一対の平行溝47の間が絶縁層33側から切り込まれることで、集合基板39が個々の回路モジュール31に分割される。この場合、回路モジュール31の外側面が絶縁層33及び回路基板32で形成されるように、シールド層34の側面45の外側に絶縁性樹脂を残して分割される。
Next, as shown in FIG. 4D, a shield layer forming step is performed. In the shield layer forming step, the conductive material is applied to the insulating
また、上記した本実施の形態及び変形例のハーフカット工程では、一対の研削砥石を平行に取り付けた切削ブレードで一対の平行溝を同時に形成する構成としたが、この構成に限定されない。ハーフカット工程では、単一の研削砥石を有する切削ブレードで一対の平行溝を個々に形成してもよい。 In the half-cut process of the present embodiment and the modification described above, the pair of parallel grooves are formed simultaneously with a cutting blade having a pair of grinding wheels attached in parallel. However, the present invention is not limited to this structure. In the half-cut process, a pair of parallel grooves may be individually formed with a cutting blade having a single grinding wheel.
また、上記した本実施の形態及び変形例のハーフカット工程では、切削ブレードを用いたメカニカルダイシングにより一対の平行溝を形成する構成としたが、この構成に限定されない。ハーフカット工程では、一対の平行溝を形成可能であればよく、例えば、絶縁層や集合基板に対して吸収性を有する波長のレーザー光を用いたレーザーダイシング(アブレーション加工)により一対の平行溝を形成してもよい。 Further, in the above-described half-cut process of the present embodiment and the modification, the pair of parallel grooves is formed by mechanical dicing using a cutting blade, but the present invention is not limited to this configuration. In the half-cut process, it is only necessary to be able to form a pair of parallel grooves. For example, the pair of parallel grooves is formed by laser dicing (ablation processing) using a laser beam having a wavelength that is absorptive with respect to the insulating layer or the aggregate substrate. It may be formed.
また、上記した本実施の形態及び変形例のシールド層形成工程では、導電性材料として銀ペーストを塗布してシールド層を形成したが、この構成に限定されない。シールド層形成工程では、導電性材料として金属ペーストに限らず、導電性樹脂を用いてもよい。 Further, in the shield layer forming process of the present embodiment and the modification described above, the shield layer is formed by applying silver paste as the conductive material, but the present invention is not limited to this configuration. In the shield layer forming step, the conductive material is not limited to the metal paste, and a conductive resin may be used.
また、上記した本実施の形態及び変形例のシールド層形成工程では、一対の平行溝の間がマスクされた状態で導電性材料が塗布されたが、この構成に限定されない。シールド層形成工程では、一対の平行溝の間がマスクされない状態で導電性材料が塗布されてもよい。この場合、集合基板を分割した回路モジュールの上面全域でシールド層が露出される。しかしながら、回路モジュールの上面において露出したシールド層が実装基板から十分に離れているため、マイグレーションによる不具合が起こり難い。 In the shield layer forming process of the present embodiment and the modification described above, the conductive material is applied in a state where the space between the pair of parallel grooves is masked. However, the present invention is not limited to this configuration. In the shield layer forming step, the conductive material may be applied in a state where the space between the pair of parallel grooves is not masked. In this case, the shield layer is exposed over the entire upper surface of the circuit module obtained by dividing the aggregate substrate. However, since the shield layer exposed on the upper surface of the circuit module is sufficiently separated from the mounting substrate, problems due to migration hardly occur.
また、上記した本実施の形態及び変形例のシールド層形成工程では、導電性材料を塗布方法は、特に限定されない。シールド層形成工程では、導電性材料は印刷によって絶縁層に塗布されてもよいし、スプレー法やスピンコート法で絶縁層に塗布されてもよい。 In the shield layer forming process of the present embodiment and the modification described above, the method for applying the conductive material is not particularly limited. In the shield layer forming step, the conductive material may be applied to the insulating layer by printing, or may be applied to the insulating layer by a spray method or a spin coat method.
また、上記した本実施の形態及び変形例の分割工程では、1度のフルカットにより集合基板を分割する構成としたが、この構成に限定されない。分割工程では、2回に分けて集合基板に切り込みを入れて分割してもよい。 Further, in the dividing process of the present embodiment and the modification described above, the collective substrate is divided by one full cut. However, the present invention is not limited to this structure. In the dividing step, the aggregate substrate may be divided by dividing it into two times.
また、上記した本実施の形態及び変形例の分割工程では、切削ブレードを用いたメカニカルダイシングにより分割する構成としたが、この構成に限定されない。分割工程では、分割可能であればよく、例えば、絶縁層や集合基板に対して吸収性を有する波長のレーザー光を用いたレーザーダイシング(アブレーション加工)により分割してもよい。 Further, in the dividing process of the present embodiment and the modification described above, the structure is divided by mechanical dicing using a cutting blade, but is not limited to this structure. In the dividing step, it is only necessary to be able to divide, and for example, the dividing may be performed by laser dicing (ablation processing) using a laser beam having a wavelength that is absorptive with respect to the insulating layer or the collective substrate.
また、上記した本実施の形態及び変形例では、部品と電極がワイヤボンディングで接続される構成としたが、この構成に限定されない。部品は、回路基板に対して、どのように回路基板に実装されてもよく、例えば、部品がBGA(Ball Grid Array)やLGA(Land Grid Array)のパッケージであり、回路基板に面実装されてもよい。 Moreover, in the above-described embodiment and modification, the component and the electrode are connected by wire bonding, but the present invention is not limited to this configuration. The component may be mounted on the circuit board in any manner with respect to the circuit board. For example, the component is a BGA (Ball Grid Array) or LGA (Land Grid Array) package and is surface-mounted on the circuit board. Also good.
以上説明したように、本発明は、外来ノイズの影響を低減すると共に、マイグレーションを抑制できるという効果を有し、特に、電子部品の回路モジュール及び回路モジュールの製造方法に有用である。 As described above, the present invention has the effect of reducing the influence of external noise and suppressing migration, and is particularly useful for electronic component circuit modules and circuit module manufacturing methods.
1、31 回路モジュール
2、32 回路基板
3、33 絶縁層
4、34 シールド層
5、35 部品
7、37 導体パターン
9、39 集合基板
15、45 シールド層の側面
17、47 平行溝
26、59 メタルマスク
27 実装基板
48 面取り部
1, 31
Claims (5)
前記集合基板の各分割ラインに沿って前記絶縁層に一対の平行溝を形成する工程と、
前記一対の平行溝に充填されるように前記絶縁層に導電性材料を塗布してシールド層を形成する工程と、
前記集合基板の各分割ラインに沿って前記一対の平行溝の間を分割する工程とを有することを特徴とする回路モジュールの製造方法。 Laminating an insulating layer on one surface of a collective substrate on which components are arranged;
Forming a pair of parallel grooves in the insulating layer along each dividing line of the aggregate substrate;
Applying a conductive material to the insulating layer to fill the pair of parallel grooves to form a shield layer;
And a step of dividing the pair of parallel grooves along each dividing line of the collective substrate.
前記集合基板に形成された導体パターンと前記シールド層とが導通するように、前記一対の平行溝に導電性材料を充填することを特徴とする請求項1又は請求項2に記載の回路モジュールの製造方法。 In the step of forming the pair of parallel grooves, a pair of parallel grooves reaching the collective substrate is formed,
As the conductor pattern formed on the assembly substrate and the shield layer are conductive, the circuit module according to claim 1 or claim 2, characterized in that filling the conductive material into the pair of parallel grooves Production method.
In the step of dividing between the pair of parallel grooves, wherein claim 1, wherein the dividing between said pair of parallel grooves with a cutting blade of the thin width than between the pair of parallel grooves Item 5. A method for manufacturing a circuit module according to Item 4 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012175941A JP5914243B2 (en) | 2012-08-08 | 2012-08-08 | Circuit module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012175941A JP5914243B2 (en) | 2012-08-08 | 2012-08-08 | Circuit module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014036087A JP2014036087A (en) | 2014-02-24 |
JP5914243B2 true JP5914243B2 (en) | 2016-05-11 |
Family
ID=50284899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012175941A Expired - Fee Related JP5914243B2 (en) | 2012-08-08 | 2012-08-08 | Circuit module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5914243B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4020874B2 (en) * | 2003-03-13 | 2007-12-12 | 三洋電機株式会社 | Semiconductor device and manufacturing method thereof |
JP4650244B2 (en) * | 2005-12-02 | 2011-03-16 | 株式会社村田製作所 | Circuit module and manufacturing method thereof |
JP2011138963A (en) * | 2009-12-28 | 2011-07-14 | Tdk Corp | Circuit module and method of manufacturing the circuit module |
-
2012
- 2012-08-08 JP JP2012175941A patent/JP5914243B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014036087A (en) | 2014-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7120295B2 (en) | high frequency module | |
JP5400094B2 (en) | Semiconductor package and mounting method thereof | |
US8772088B2 (en) | Method of manufacturing high frequency module and high frequency module | |
TWI699159B (en) | Molded circuit module and manufacturing method thereof | |
KR101332332B1 (en) | Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same | |
KR100824562B1 (en) | Overmolded semiconductor package with an integrated emi and rfi shield | |
JP6571124B2 (en) | Manufacturing method of electronic component module | |
TWI691260B (en) | Molded circuit module and manufacturing method thereof | |
US20150340248A1 (en) | Fabrication method of package having esd and emi preventing functions | |
WO2010106599A1 (en) | Circuit module and electronic device | |
CN102760667B (en) | Semiconductor packaging method for forming two-sided electromagnetic shielding layer as well as construction thereof | |
US20110006408A1 (en) | Chip package and manufacturing method thereof | |
US20160093576A1 (en) | Semiconductor package and related method | |
US20110175210A1 (en) | Emi shielding package structure and method for fabricating the same | |
JP7046723B2 (en) | Wireless modules and their manufacturing methods and electronic devices | |
US20150008571A1 (en) | Substrate warpage control using external frame stiffener | |
US20130234337A1 (en) | Semiconductor package and fabrication method thereof | |
JP2009105362A (en) | Semiconductor device, method of manufacturing the same, and semiconductor substrate | |
KR101563910B1 (en) | EMI shielding device for semiconductor package and method for manufacturing the same | |
JP2013197209A (en) | Semiconductor device and method for manufacturing the same | |
JPWO2015194435A1 (en) | Circuit module and manufacturing method thereof | |
JP6797234B2 (en) | Semiconductor package structure and its manufacturing method | |
TWI447888B (en) | Semiconductor structure with recess and manufacturing method thereof | |
TW201605001A (en) | Method of manufacturing electronic package module and electronic package module manufactured by the same | |
US9257394B2 (en) | Shield, package structure and semiconductor package having the shield and fabrication method of the semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5914243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |