JP5907464B2 - ブラシレスｄｃモータのロータ始動方法及びそのシステム - Google Patents

Description

本発明は、ブラシレスＤＣモータのロータ始動方法及びそのシステム、特にセンサを使用せずにロータを停止状態から所望の回転速度域へ安定して始動させることが出来るブラシレスＤＣモータのロータ始動方法及びそのシステムに関するものである。

ブラシ付きＤＣモータの場合、一般に、磁束を形成するステータとしての永久磁石と、通電されるコイルを例えば１２０°の電気角で配置したロータとしての電機子と、電機子のコイルに電流を通電する整流子およびブラシとから構成され、構造がシンプルなため比較的安価で、なお且つ小型化が容易であり、更には正転／逆転および速度調整等の制御性に優れている。その反面、ブラシと整流子は常に接触しブラシが摩耗するため、耐久性、騒音および耐ノイズ性において欠点を有している。

ところで、磁束を形成する界磁をロータとしての永久磁石で構成すると共に、通電されるコイルを１２０°の電気角で配置したステータとしての電機子で構成し、更にブラシと整流子に相当するスイッチング手段を半導体回路（パワートランジスタ等）で構成し、その結果、ブラシ付きＤＣモータの欠点（低耐久性、騒音およびノイズ）を解消したブラシレスＤＣモータが様々な分野で広く利用されている。

ブラシレスＤＣモータでは、停止状態にあるロータをある一定方向に回転させるには、ステータに対するロータ磁極の位置を把握する必要がある。例えば、図９（ａ）に示すようにロータ１ｂの磁極がステータのｕ相コイルの左上部近傍にある場合、ｕ相近傍がＮ極に磁化されることによりロータ１ｂは反時計方向（CCW）に回転することになる。一方、図９（ｂ）に示すようにロータ１ｂの磁極がｕ相コイルの右上部近傍にある場合、ｕ相近傍がＮ極に磁化されることによりロータ１ｂは時計方向（CW）に回転することになる。

そして、ロータ１ｂがある一定方向に回転し始めた後、ロータ１ｂをある一定速度で回転させるためには、ステータ１ａの各コイルに流す電流の向きをロータ磁極の位置に応じて順に切り替える必要がある。このように、ロータ１ｂをステータ１ａに対し、ある一定方向に一定速度で回転させるには、ステータ１ａの各相のコイルに対するロータ磁極の相対位置を検出する必要がある。各相のコイルに対するロータ磁極の相対位置を検出する手段として、ロータが回転することによりステータコイルに誘起する逆起電力（BEMF=Back ElectroMotive Force）を利用した検出方法が知られている。しかし、この逆起電力を利用した検出方法では、ロータが停止している場合、逆起電力がステータコイルに誘起されないため、各相のコイルに対するロータ磁極の相対位置を検出することが出来ないという欠点がある。

他方、ロータ１ｂが停止している場合でも、ロータ磁極の相対位置を検出する検出手段としてホールセンサを利用した検出方法が知られている。ホールセンサは磁場の大きさに応じた信号（電圧）を出力する磁場検出センサである。

また、ホールセンサ等の磁場検出センサを使用しないセンサレスなブラシレスモータが知られている（例えば、特許文献１を参照。）。
このブラシレスモータでは、先ず、各相間の巻線コイルに逆方向および順方向の２種類のパルス電圧をそれぞれ印加し、各相間に流れる各相電流を計測する。各相電流の値からロータが電気角０°〜１８０°のどの区分に属するかの大体の初期位置の当たりを付け、各パルス電圧の立ち上がり時から相電流が所定の電流変化分（ε）に達するまでに要する順方向立ち上がり時間Ｔ１、および逆方向立ち上がり時間Ｔ２をそれぞれ計測することにより、ロータの初期位置（停止位置）を決定することとしている。

他方、これとは異なり、各パルス電圧の立ち下がり時から、相電流が所定の電流値（ゼロ）に達するまでに要する立ち下がり時間を計測することにより、ロータの初期位置を決定する、こととしているブラシレスモータが知られている（例えば、特許文献２を参照。）。

特開平１１−５５９８８号公報 米国公開公報２０１０／０１８１９５２号明細書

上記特許文献１に記載されているように、相電流が所定の電流変化分（ε）に達するまでに要する立ち上がり時間を利用することによりロータの初期位置を検出する場合、相電流が極めて短時間の間に最下点から電流変化分（ε）まで急峻に立ち上がることになり、その結果、発生するノイズが大きく、上記特許文献１の方法では相電流を精度良く計測することは難しいという問題がある。

他方、上記特許文献２に記載されているように、相電流が最高点（最大値）からゼロに達するまでに要する立ち下がり時間を利用することによりロータの停止位置を検出する場合、コイル間電圧をゼロにした時に、コイル間には電流を流し続けようとする逆起電力が発生するため、相電流がゼロに達するまでの時間については、各相のコイル間において有意な差はなく、明確にロータの停止位置を決定するには更なる改良の余地があった。

そこで、本発明は、上記従来技術の課題に鑑みなされたものであって、センサを使用せずにロータを停止状態から所望の回転速度域へ安定して始動させることが出来るブラシレスＤＣモータのロータ始動方法及びシステムを提供することを目的とする。

上記技術的課題を解決するための本発明のうち、請求項１記載の発明の手段は、磁束を形成する回転子としてのロータと、トルクを発生させる電機子としてのステータとから成るブラシレスＤＣモータにおいて、
ステータの一つのコイル間に、パルス高さ、パルス幅、周波数、パルス数を定めた所定のパルス列（Ｐ(ｋ)）を印加し、このパルス列（Ｐ(ｋ)）の第１パルスの印加から最終パルスの印加までのパルス列印加時間(ΔＴ(ｋ))の間に、このコイル間に流れる相電流を計測し、計測した相電流の内で相電流が最大となる最大相電流値(Ｉｐ)、始動時の回転及び回転位置を知ることのできる目標回転速度に到達するために定めた規定個数のパルス数を印加した時に計測される基準相電流値(Ｉｒ)、最終パルスを印加した時に計測される最終相電流値(Ｉｅ)をそれぞれ求め、次に最大相電流値(Ｉｐ)に係る時刻から最終パルスに係る時刻までの時間幅であるポストピーク時間(Ｔｐｐ)を算出し、次にこのポストピーク時間(Ｔｐｐ)、パルス列印加時間(ΔＴ(ｋ))、最大相電流値(Ｉｐ)、基準相電流値(Ｉｒ)および最終相電流値(Ｉｅ)に基づいて、ロータの回転に対するステータコイル間の励磁切替タイミングの進み・遅れを判定し、このコイル間の励磁切替タイミングが適正であると云う判定に従って、ロータを停止状態から目標速度の回転速度域へ始動させることを特徴とする。

本願発明者は、ロータが停止状態から所定の方向へ回転し始めた後、ステータの各相のコイル間に、所定のパルス列Ｐ(k)を所定のタイミングで順次印加した時の、ステータの各相のコイル間を流れる相電流の時系列波形を鋭意調査した結果、ロータの回転に対してステータのコイル間の励磁切替タイミングが適正でない場合、例えばコイル間の励磁切替タイミングが早い場合（切り替えるべき時よりも早めに切り替わっている場合）、ロータがコイルに近づきコイルのインダクタンス（又は誘導リアクタンス）が増大するため電流波形はピークに到達した後下降する挙動を示すことを見出した。他方、コイル間の励磁切替タイミングが遅い場合（切り替えるべき時よりも遅めに切り替わっている場合）、ロータがコイルから遠ざかりコイルのインダクタンス（又は誘導リアクタンス）が減少するため電流波形は上昇し続ける挙動を示すことを見出した。つまり、相電流の時系列波形から、コイル間の励磁切替タイミングが適正か否かを判定することが出来ることを見出した。

そして、本願発明者はコイル間に流れる相電流に係る信号を、センサを使用せずに取り出す方法・手段を創作し、更にその方法によって得られた相電流の内で、上記の通り定義される特有電流値および特有時間を導入することにより、ロータ回転に対するステータコイル間の励磁切替タイミングの進み・遅れを判定することが出来ることを見出した。

そこで、上記特有電流値として、相電流が最大となる最大相電流値(Ip)、規定個数のパルス数を印加した時に計測される基準相電流値(Ir)、並びに最終パルスを印加した時に計測される最終相電流値(Ie)をそれぞれ導入すると共に、さらに上記特有時間として、最大相電流値(Ip)に係る時刻から最終パルスに係る時刻までの時間幅であるポストピーク時間(Tpp)、並びにパルス列（Ｐ(k)）の第１パルスの印加から最終パルスの印加までのパルス列印加時間(ΔT(k))をそれぞれ導入することにより、センサを使用せずにロータ回転に対するステータコイル間の励磁切替タイミングの進み・遅れを判定し、必要に応じステータコイル間の励磁切替タイミングを補正し、ロータを停止状態から所望の回転速度域へセンサを使用せずに安定に始動させることが出来るようにした。

請求項２記載の発明の手段は、コイル間の励磁切替タイミングが早いと云う判定に従って励磁切替タイミングを、パルス列印加時間(ΔT(k))に対するポストピーク時間(Tpp)の比が、回転を維持することができる第１閾値以上であり且つ、最大相電流値(Ip)と最終相電流値(Ie)との差が、回転を維持することができる第２閾値以上であれば、次のコイル間に印加するパルス列印加時間(Δ*T(k+1))を、予め設定されたパルス列印加時間(ΔT(k+1))よりも長めに設定する補正を行う、ことにある。

上記構成では、先ずポストピーク時間(Tpp)とパルス列印加時間(ΔT(k))との相関関係によって、次に最大相電流値(Ip)と最終相電流値(Ie)との相関関係によって、ロータ回転に対してステータコイル間の励磁切替タイミングが早い状態（切り替えるべき時よりも早めに切り替わっている状態）にあることを、第１閾値と第２閾値により２段階で判定する。そして、ロータ回転に対して、ステータコイル間の励磁切替タイミングが早い状態にあると判定された場合は、次のコイル間に印加されるパルス列の印加時間(Δ*T(k+1))を、予め設定されたパルス列の印加時間(ΔT(k))よりも長めに設定することにより、次のコイル間の励磁切替タイミングを遅らせ、ロータ回転に対するステータコイル間の励磁タイミングが適正となるようにした。

請求項３記載の発明の手段は、コイル間の励磁切替タイミングが遅いと云う判定に従って、励磁切替タイミングをパルス列印加時間（ΔT(k)）に対するポストピーク時間(Tpp)の比が第１閾値未満であり且つ、最大相電流値(Ip)と基準相電流値(Ir)との差が、回転を持続させることができる第３閾値以上であれば、次のコイル間に印加するパルス列印加時間(Δ*T(k+1))を、予め設定されたパルス列印加時間(ΔT(k+1))よりも短めに設定する補正を行う、ことにある。

上記構成では、先ずポストピーク時間(Tpp)とパルス列印加時間(ΔT(k))との相関関係によって、次に最大相電流値(Ip)と基準相電流値(Ir)との相関関係によって、ステータコイル間の励磁切替タイミングが遅すぎる状態（切り替えるべき時よりも遅めに切り替わっている状態）にあることを、第１閾値と第３閾値により２段階で判定する。そして、コイル間の励磁切替タイミングが遅すぎる状態にあると判定された場合は、次のコイル間に印加されるパルス列（Ｐ(k)）の印加時間(ΔT(k+1))を、その一つ前のコイル間に印加されたパルス列（Ｐ(k)）の印加時間(ΔT(k))よりも短めに設定することにより、次のコイル間の励磁切替タイミングを早め、ロータ回転に対するステータコイル間の励磁タイミングが適正となるようにした。

請求項４記載の発明の手段は、磁束を形成する回転子としてのロータと、トルクを発生させる電機子としてのステータとから成るブラシレスＤＣモータと、ステータの各相のコイルに上部と下部の２つの半導体スイッチング素子を接続して構成され、ブラシレスＤＣモータを駆動するモータ駆動部と、このモータ駆動部を構成する半導体スイッチング素子を駆動制御する半導体スイッチング素子駆動部と、モータ駆動部の下部半導体スイッチング素子おける電圧降下に従って取出される相電流を整形する第１フィルタと、コイルに誘起された逆電圧信号を整形する第２フィルタを有するフィルタ部と、計測した相電流に基づいて回転及び回転位置を知ることができる目標回転速度まで始動させる演算処理部とを備えたブラシレスＤＣモータシステムであって、
演算処理部の演算部は、ステータの一つのコイル間に、パルス高さ、パルス幅、周波数、パルス数が定められた所定のパルス列（Ｐ(ｋ)）を印加し、フィルタ部からの電流信号に従って、このパルス列（Ｐ(ｋ)）の第１パルスの印加から最終パルスの印加までのパルス列印加時間(ΔＴ(ｋ))の間に流れる相電流を計測し、計測した相電流が最大となる最大相電流値(Ｉｐ)、始動時の目標速度である、回転及び回転位置を知ることができる回転速度に従って定められる規定個数のパルス数を印加した時に計測される基準相電流値(Ｉｒ)、最終パルスを印加した時に計測される最終相電流値(Ｉｅ)をそれぞれ求め、次に最大相電流値(Ｉｐ)を得た時刻から最終パルスが出力された時刻までの時間幅であるポストピーク時間(Ｔｐｐ)を算出し、次にポストピーク時間(Ｔｐｐ)、パルス列印加時間(ΔＴ(ｋ))、最大相電流値(Ｉｐ)、基準相電流値(Ｉｒ)および最終相電流値(Ｉｅ)に従って、ロータの回転に対するステータコイル間の励磁切替タイミングの進み・遅れを判定し、この判定に従ってコイル間の励磁切替タイミングを適正に補正する構成であることを特徴とする。

上記構成では、請求項１記載のブラシレスＤＣモータのロータ始動方法を好適に実施することが出来る。すなわち、ブラシレスＤＣモータを、センサを使用せずに安定に始動させることができ、またモータ駆動部の下部半導体スイッチィング素子における電圧降下を利用して電流信号を取出すので、電流信号取出しのための専用のシャント抵抗等の部品を不要とし、これにより全体構成の簡素化を得ることができる。

本発明のブラシレスＤＣモータのロータ始動方法によれば、センサを使用せずにロータを停止状態から所望の回転速度域へ安定して始動させることが出来るようになる。
また、本発明のブラシレスＤＣモータのシステムによれば、上記ロータ始動方法を好適に実施することが出来ると共に、その実施を容易とすることができる。

本発明のブラシレスＤＣモータのシステムの構成を示すブロック図である。 本発明に係るブラシレスＤＣモータの概略を示す説明図である。 ステータコイル間にパルス列を印加した時のコイル間を流れる相電流の時系列波形を示す説明図である。 本発明に係るブラシレスＤＣモータのロータ始動方法を示すフロー図である。 ステータコイル間に印加されるパルス列ならびにそのパルス列に係るFET制御信号および相電流を示す説明図である。 本発明に係る最大相電流値、基準相電流値および最終相電流値ならびにポストピーク時間およびパルス列印加時間を示す説明図である。 ロータの回転に対しステータの相切替タイミングが早い場合の相切替タイミングの補正を示す説明図である。 ロータの回転に対しステータの相切替タイミングが遅い場合の相切替タイミングの補正を示す説明図である。 ロータの停止位置によるロータ回転方向を示す説明図である。

以下、図に示す実施の形態により本発明をさらに詳細に説明する。

図１は、本発明のブラシレスＤＣモータのシステム１００の構成を示すブロック図である。
このブラシレスＤＣモータのシステム１００は、電機子としてのステータ１ａと回転子としてのロータ１ｂから成るブラシレスＤＣモータ１と、ブラシレスＤＣモータ１のステータ１ａの各相のコイル（ｕ相コイル、ｖ相コイル、ｗ相コイル）に電流を通電するモータ駆動部２と、モータ駆動部２を構成する半導体スイッチング素子を駆動するための半導体スイッチング素子駆動部３（図示実施例では、半導体スイッチング素子としてＦＥＴを使用しているので、以下の説明においては、ＦＥＴ駆動部３と記す）と、ロータ１ｂの回転に対するステータコイル間の励磁切替タイミングが適正か否かを検出するためのパルス列Ｐ(k)を、コイル間に印加した時に、コイル間に流れる相電流に係る信号、ならびにロータ１ｂが回転することによりステータ１ａの各相のコイルに誘起される逆起電力（BEMF=Back Electromotive Force）に係る信号を整形するフィルタ部４と、ロータ１ｂを停止状態から目標の回転速度域（例えば、逆起電力を検知することが出来る回転速度域）へ安定に始動させるために、計測した相電流に基づいてステータ１ａのコイル間の励磁切替タイミング（以下、「相切替タイミング」という。）が適切か否かを判定し必要に応じ相切替タイミングを補正する演算処理部５と、ブラシレスＤＣモータ１と各モジュールに電力を供給する電源部６とを具備して構成される。

ブラシレスＤＣモータ１は、図２に示す通り、ステータ１ａのｕ相コイル、ｖ相コイル及びｗ相コイルが一定の機械角を隔ててそれぞれ配置され、その回りをロータ１ｂとしての永久磁石が回転する、いわゆるアウターロータ型のブラシレスＤＣモータである。また、ステータ１ａの各相のコイルのロータ１ｂに対する電磁的位相はそれぞれ異なる（例えば１２０°）。

なお、詳細については省略するが、ステータ１ａの各相のコイル間へ所定の単一パルス電圧（例えばバルス高さ３６Ｖ、パルス幅４２．５μ秒）を、それぞれ印加した際、各パルス電圧の立ち下がり時から所定時間経過後の相電流の減衰量をそれぞれ計測し、次に計測した相電流の減衰量の内で最大値と準最大値をもたらしたパルス電圧印加方向のペア（対）を調べることにより、センサを使用せずにロータ１ｂの停止区間（図２の(1)から(12)の何れかに停止していること）を検出することが出来る。従って、以降の説明では、上記方法によってロータ１ｂの停止区間は予め既知であり、最初に励磁すべきコイル間、並びに切り替える方向（順番）についても既知とする。

再び図１に戻り、モータ駆動部２は、ステータ１ａの各相のコイルに電流を流すための半導体スイッチング素子であるＦＥＴ６個により構成され、ステータ１ａの各相のコイルには２個ずつ｛（ｕ相上部ＦＥＴ２uU、ｕ相下部ＦＥＴ２uL）、（ｖ相上部ＦＥＴ２vU、ｖ相下部ＦＥＴ２vL）又は（ｗ相上部ＦＥＴ２wU、ｗ相下部ＦＥＴ２wL）｝配置されている。なお、本実施例では、半導体スイッチング素子としてＦＥＴを使用しているが、その他の半導体スイッチング素子、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を使用することも可能である。

ＦＥＴ駆動部３は、モータ駆動部２を構成するＦＥＴをオン（ＯＮ）／オフ（ＯＦＦ）する制御信号を出力する。なお、図示の都合上、ＦＥＴ駆動部３としてｕ相のＦＥＴ（ｕ相上部ＦＥＴ２uU、ｕ相下部ＦＥＴ２uL）を駆動するＦＥＴ駆動部３のみ図示されているが、ＦＥＴ駆動部３は各相のＦＥＴ毎に全部で３個配置されている（残りの２個のＦＥＴ駆動部３は図示省略されている。）。

フィルタ部４は、第１フィルタ４ａと第２フィルタ４ｃから構成されている。第１フィルタ４ａは相電流に係る信号を整形する一方、第２フィルタ４ｃはロータ１ｂが回転することにより各相のコイルに誘起される逆起電力に係る信号を整形する。なお、相電流に係る信号強度は微弱であるため、第１フィルタ４ａの後段には、その信号を増幅する増幅部４ｂが設けられている。また、ＦＥＴ駆動部３と同様に、図示の都合上、フィルタ部としてｕ相から取り出される相電流または逆起電力に係る信号を整形するフィルタ部４のみ図示されているが、フィルタ部４は各相のコイル毎に全部で３個配置されている（残りの２個のフィルタ部４は図示省略されている。）。

また、相電流に係る信号は、相電流が各相のコイルの端子に接続された下部ＦＥＴを流れる際に生じる電圧降下を計測することにより取り出される。例えばｖ相コイル→ｕ相コイルに流れる相電流に係る信号は相電流がｕ相下部ＦＥＴ２uLを流れる際に生じる電圧降下を計測することにより取り出される。

演算処理部５は、所定のパルス列（パルス高さ、パルス幅、周波数、パルス数等）を生成するPWM生成部５ａと、第１フィルタ４ａ後段に設けられた増幅部４ｂから出力されるアナログ信号を所定のディジタル信号に変換する電流検出部５ｂと、第２フィルタ４ｃから出力されるアナログ信号を所定のディジタル信号に変換するBEMF検出部５ｃと、電流検出部５ｂまたはBEMF検出部５ｃから出力される信号を基に、ロータ１ｂの停止区間または回転位置を検出する位置検出部５ｄと、相電流値に基づいて相切替タイミングを補正する演算部５ｅとから成る。なお、詳細については図４を参照しながら後述するが、相切替タイミングの補正は予め設定されたパルス列印加時間を増減（長短）することにより行われる。

電源部６は、モータ駆動部２を構成する各相上部FET２uU,２wU,２vUの電源側端子を所定の電圧、例えば３６Ｖ近傍にプルアップすると共に各相下部FET２uL,２wL,２vLの各グランド側端子をグランドレベルに設定している。

図３は、ステータコイル間にパルス列Ｐ(k)を印加した時のコイル間を流れる相電流の時系列波形を示す説明図である。なお、図３（ａ）はステータ１ａのコイル間に印加されるパルス列Ｐ(k)の一例を示し、同（ｂ）〜（ｄ）は、各相切替タイミングに応じてコイル間に流れる相電流の時系列波形の一例をそれぞれ示すものである。

図３（ａ)は、時刻Ｔ(k)_sにコイル間（例えばｕ相−ｖ相コイル間）に印加されるパルス列Ｐ(k)、時刻Ｔ(k+1)_sに次のコイル間（例えばｕ相−w相コイル間）に印加されるパルス列Ｐ(k+1)をそれぞれ示している。
図３（ｂ）に示すように、相切替タイミングが適切である場合、相電流は先ずパルス列Ｐ(k)が印加された時刻Ｔ(k)_sに急激に立ち上がり、最大相電流値Ipに到達後、所定の振幅でほぼ一定に推移し、パルス列終了時刻Ｔ(k)_eにいったん立ち下がるが、次のパルス列Ｐ(k+1)が印加される切替時刻Ｔ(k+1)_sに再び急激に立ち上がり、次の最大相電流値Ipに到達後、所定の振幅でほぼ一定に推移しパルス列終了時刻Ｔ(k+1)_eに再び立ち下がり、以後同様な挙動を繰り返す。

これに対し、図３（ｃ）に示すように、相切替タイミングが早い（切り替えるべき時よりも早めに切り替わっている）場合、相電流は先ず時刻Ｔ(k)_sに急激に立ち上がるが、最大相電流値Ipに到達後下降する。そして、次のパルス列Ｐ(k+1)が印加される切替時刻Ｔ(k+1)_sに再び急激に立ち上がるが、次の最大相電流値Ipに到達後、再び減少し、以後同様な挙動を繰り返す。

他方、図３（ｄ）に示すように、相切替タイミングが遅い（切り替えるべき時よりも遅めに切り替わっている）場合、相電流は先ず切替時刻Ｔ(k)_sに急激に立ち上がり、パルス列終了時刻Ｔ(k)_ｅまで増加し続け、パルス列終了時刻Ｔ(k)_eにいったん立ち下がるが、次のパルス列Ｐ(k+1)が印加される切替時刻Ｔ(k+1)_sに再び増加し続け、パルス列終了時刻Ｔ(k+1)_eに再び立ち下がり、以後同様な挙動を繰り返す。

以上の通り、コイル間にパルス列Ｐ(k)を印加した時にコイル間に流れる相電流の時系列波形（挙動）をチェックすることにより、ステータ１ａの相切替タイミングが適か否かを判定することが出来る。具体的に相電流の時系列波形をどのようにチェックするかは図４を参照しながら後述する。

図４は、本発明に係るブラシレスＤＣモータ１のロータ始動方法を示すフロー図である。
このロータ始動方法は、ステータ１ａの相切替タイミングが適切か否かを判定し、その結果相切替タイミングが適切でない場合は、相切替タイミングを補正することにより、ロータ１ｂを停止状態から所望の回転速度域、例えばステータ１ａの各相のコイルに誘起される逆起電力（BEMF）を検知することが可能な回転速度域へ、センサを使用せずに、安定して始動させるためのプロセスであり、以下のステップから構成されている。

先ず、ステップＳ１では、ロータ１ｂの停止位置に従って決まるコイル間（例えばｕ相−ｖ相コイル間）に所定のパルス列Ｐ(k)を印加する。このパルス列Ｐ(k)は、例えば図５（ａ）に示すように、パルス周期Ｔcを６２．５μ秒とし、パルス幅Wについては、１パルス目(P1)のパルス幅W1を２．８６μ秒とし、以降１パルス毎にΔＴ＝６２．５μ秒×2/32767増加するものとしている。

それゆえ、例えば１００パルス目(P100)のパルス幅W100は２．８６μ秒＋（１００−１）ΔＴ＝２．８６μ秒＋９９×６２．５μ×2/32767秒＝３．２４μ秒となる。また、この場合、ｕ相上部FET２uU、ｕ相下部FET２uL、ｖ相上部FET２vUおよびｖ相下部FET２vLに対する制御信号については、図５（ｂ）に示すように、ｕ相上部FET２uUについてはパルス列Ｐ(k)と同じパルス幅でオン／オフとし、ｕ相下部FET２uLについてはｕ相上部FET２uUがオフの間オンとし、ｖ相上部FET２vUについては常時オフとし、ｖ相下部FET２vLについては常時オンとする制御信号である。なお、図示されていないが、この場合ｗ相上部FET２wUおよびｗ相下部２wLについての制御信号はオフの状態にある。

また、パルス列Ｐ(k)のパルス数については、一例を挙げると、例えばパルス列印加時間ΔＴ(k)＝１００ｍ秒ならば、図５（ａ）の場合パルスの個数＝１００ｍ秒÷６２．５μ秒／個＝１６００（個）となる。

次に、ステップＳ２では、相電流を逐次取り込みながら最大相電流値Ip、基準相電流値Ir、最終相電流値Ieをそれぞれ求める。なお、相電流値のデータ取込み点については、例えば図５（ｃ）に示すように、パルス幅Wの中間点から一定時間（例えば２．３μ秒）経過した点とする。また、相電流値のデータ取込み開始時刻Ｔ(k)_rは、図６に示すように、最初のパルスが印加された切替時刻Ｔ(k)_sから、実施経験から得られた規定数（例えば１２個）のパルスが印加されたデータ取込み開始時刻Ｔ(k)_rとし、相電流値のデータ取込み開始時Ｔ(k)_rの相電流を基準相電流値Irとする。そして、各パルス幅Wの中間点から一定時間（例えば、２．３μ秒）経過する毎に相電流値を取り込み、取り込まれた相電流値と基準相電流値Irとの大小を比較し、取り込まれた相電流値が基準相電流値Irより大きい場合は、その相電流値を最大相電流値Ipとし、他方その逆の場合は、基準相電流値Irを最大相電流値Ipとする。

以降同様に、次に取り込まれた相電流値と最大相電流値Ipとの大小を比較し、取り込まれた相電流値が最大相電流値Ipより大きい場合は、最大相電流値Ipを更新し、他方その逆の場合は更新しないこととし、パルス印加終了時刻Ｔ(k)_eまでの最大相電流値Ipが、パルス列Ｐ(k)を印加した時の最大相電流値Ipとなる。なお、最終パルスを印加した時、すなわちパルス列終了時刻Ｔ(k)_ｅに、コイル間に流れる相電流値を最終相電流値Ieとする。

次に、ステップＳ３では、ポストピーク時間Ｔppを算出する。ポストピーク時間Tppとは、図６に示すように、相電流が最大となる時刻Ｔ(k)_pから最終パルスが印加されたパルス列終了時刻Ｔ(k)_eまでの時間幅、すなわちTpp＝Ｔ(k)_e−Ｔ(k)_pとして定義される。

再び図４に戻り、ステップＳ２で得られた最大相電流値Ip、基準相電流値Irおよび最終相電流値Ieと、ステップＳ３で得られたポストピーク時間Tpp、パルス列印加時間ΔＴ(k)とに基づいてロータ１ｂの回転に対するステータ１ａの相切替タイミングが適切か否かを判定する。

ステップＳ４では、ステップＳ３で得られたポストピーク時間Tppのパルス列印加時間ΔＴ(k)（＝パルス列印加時間）に対する相関関係からステータ１ａの相切替タイミングが適切か否かを判定する。すなわち、ポストピーク時間Tppのパルス列印加時間ΔＴ(k)に対する比が回転を持続することができる第１閾値（例えば3/16）以上ならばロータ１ｂの回転に対しステータ１ａの相切替タイミングは早い可能性があるとして、ステップＳ５へ進む。なお、上記第１閾値は一例であり、ブラシレスＤＣモータ１の仕様によって変わるものである。

ステップＳ５では、最大相電流値Ipの最終相電流値Ieに対する相関関係からロータ１ｂの回転に対するステータ１ａの相切替タイミングが早いか否かを判定する。すなわち、最大相電流値Ipが最終相電流値Ieよりも回転を持続することができる第２閾値（例えば１．５Ａ）以上ならば、ロータ１ｂの回転に対するステータ１ａの相切替タイミングは早いと判定する。なお、上記第２閾値は一例であり、ブラシレスＤＣモータ１の仕様によって変わるものである。

そして、ステップＳ６へ進み、次に印加されるパルス列Ｐ(k)のパルス列印加時間ΔＴ(k+1)に、これを少し大きくする所定の補正係数（例えば５/４）を乗じたものを新たなパルス列印加時間Δ＊Ｔ(k+1)としステップＳ９へ進む。なお、この補正の詳細については図７を参照しながら後述する。他方、最大相電流値Ipが最終相電流値Ieよりも第２閾値未満ならばロータ１ｂの回転に対するステータ１ａの相切替タイミングは適切であると判定し、パルス列印加時間ΔＴ(k+1)はそのままとしステップＳ９へ進む。

一方、上記ステップＳ４において、ポストピーク時間Tppのパルス列印加時間ΔＴ(k)に対する比が第１閾値未満である場合はロータ１ｂの回転に対しステータ１ａの相切替タイミングは遅い可能性があるとして、ステップＳ７へ進む。

ステップＳ７では、最大相電流値Ipの基準相電流値Irに対する相関関係からロータ１ｂの回転に対するステータ１ａの相切替タイミングは遅いか否かを判定する。すなわち、最大相電流値Ipが基準相電流値Irよりも回転を維持することができる第３閾値(例えば２０Ａ）超過ならばロータ１ｂの回転に対する相切替は遅いと判定する。なお、上記第３閾値は一例であり、ブラシレスＤＣモータ１の仕様によって変わるものである。

そして、ステップＳ８へ進み、次に印加されるパルス列Ｐ(k)のパルス列印加時間ΔＴ(k+1)に、これを少し小さくする所定の補正係数（例えば３/４）を乗じたものを新たなパルス列印加時間Δ＊Ｔ(k+1)としステップＳ９へ進む。なお、この補正の詳細については図８を参照しながら後述する。他方、最大相電流値Ipが基準相電流値Irよりも第３閾値以下ならばロータ１ｂの回転に対するステータ１ａの相切替タイミングは適切であると判定し、パルス列印加時間ΔＴ(k+1)はそのままとしステップＳ９へ進む。

ステップＳ９では、ロータ１ｂの回転速度が所望の回転速度域に到達したか否かを判定する。そしてロータ１ｂの回転速度域が所望の回転速度域に到達していない場合は、ｋを１つ増加（インクリメント）しステップＳ１へ戻り、新たなコイル間に次のパルス列Ｐ(k+1)を印加する。他方、ロータ１ｂの回転速度域が所望の回転速度域に到達している場合は、本センサレス始動方法を終了する。

図７は、ロータ１ｂの回転に対しステータ１ａの相切替タイミングが早い場合の相切替タイミングの補正を示す説明図である。
今、パルス列Ｐ(k)（図７（ａ）の左端のパルス列）をコイル間に印加した時の相電流(図７（ｂ）の左端の相電流)について上記ステップＳ３及びＳ４を実施した結果、ロータ１ｂの回転に対しステータ１ａの相切替タイミングが早いと判定されたとする。この場合、次に印加されるパルス列Ｐ(k+1)（図７（ａ）の中央のパルス列）のパルス列印加時間は予め設定されたΔＴ(k+1)ではなく、ΔＴ(k+1)に実施経験から得られた補正係数（例えば、５／４）を掛けた値（Δ＊Ｔ(k+1)＝ΔＴ(k+1)×５／４）（図7（ａ）の中央のパルス列を参照）となる。つまり、この補正係数を掛けることにより、相切替時間を１／４×ΔＴ(k+1)だけ遅らせ、早い相切替タイミングを補正している。そして、補正されたパルス列Ｐ(k+1)を印加した時の相電流について、上記ステップＳ３及びＳ４を実施した結果、ロータ１ｂの回転に対してステータ１ａの相切替タイミングが適正であると判定された場合には、次に印加されるパルス列印加時間は、補正係数を掛けない、予め設定されたΔＴ(k+2)（図７右端のパルス列Ｐ(k+2)及び相電流波形参照）となる。

また、補正されたパルス列Ｐ(k+1)を印加した時の相電流について上記ステップＳ３及びＳ４を実施した結果、依然としてロータ１ｂの回転に対しステータ１ａの相切替タイミングが早いと判定された場合は、次に印加されるパルス列印加時間は予め設定されたΔＴ(k+2)ではなく、ΔＴ(k+2)に補正係数（例えば、５／４）を掛けた値（Δ＊Ｔ(k+2)＝ΔＴ(k+2)×５／４）となる。以後、同様にして早い相切替タイミングを補正して相切替タイミングが適切になるようにする。

図８は、ロータ１ｂの回転に対しステータ１ａの相切替タイミングが遅い場合の相切替タイミングの補正を示す説明図である。
今、パルス列Ｐ(k)（図８（ａ）の左端のパルス列）をコイル間に印加した時の相電流（図８（ｂ）の左端の相電流）について上記ステップＳ３及びＳ４を実施した結果、ロータ１ｂの回転に対しステータ１ａの相切替タイミングが遅いと判定されたとする。この場合、次に印加されるパルス列Ｐ(k+1)（図８（ａ）の中央のパルス列）のパルス列印加時間は予め設定されたΔＴ(k+1)ではなく、ΔＴ(k+1)に実施経験から得られた補正係数（例えば、３／４）を掛けた値（Δ＊Ｔ(k+1)＝ΔＴ(k+1)×３／４）（図８（ａ）の中央のパルス列を参照）となる。つまり、この補正係数を掛けることにより、相切替時間を１／４×ΔＴ(k+1)だけ早め、遅い相切替タイミングを補正している。そして、補正されたパルス列Ｐ(k+1)を印加した時の相電流について、上記ステップＳ３及びＳ４を実施した結果、ロータ１ｂの回転に対してステータ１ａの相切替タイミングが適正であると判定された場合には、次に印加されるパルス列印加時間は、補正係数を掛けない、予め設定されたΔＴ(k+2)（図８右端のパルス列Ｐ(k+2)及び相電流波形参照）となる。

また、補正されたパルス列Ｐ(k+1)を印加した時の相電流について上記ステップＳ３及びＳ４を実施した結果、依然としてロータ１ｂの回転に対しステータ１ａの相切替タイミングが早いと判定された場合は、次に印加されるパルス列印加時間は予め設定されたΔＴ(k+2)ではなく、ΔＴ(k+2)に補正係数３／４を掛けた値（Δ＊Ｔ(k+2)＝ΔＴ(k+2)×３／４）となる。以後、同様にして遅い相切替タイミングを補正して相切替タイミングが適切になるようにする。

このように、相切替タイミングの補正は、補正を要すると判断されたパルス列Ｐ(k)の次のパルス列Ｐ(k+1)に対して行われ、その補正効果は、さらに次のパルス列Ｐ(k+2)で現れることになる。このため、適正な補正を施したパルス列に対して、さらに補正が加えられることになる。それゆえ、前回の補正に続いて同じ補正が加えられても、この補正が過剰とならないように、補正係数の大きさが決められている。この一連の補正処理における補正量が過剰でないため、早い切替タイミングと遅い切替タイミングの繰り返しを防ぐことができる。ただし、回転対象の状況（例えば、モーターに回転負荷が加わる）によって、早い切替タイミングと遅い切替タイミングの繰り返しとなる可能性があるが、状況が一定であれば、前記した補正の繰り返しにより、適正な相切替タイミングを得ることになる。

以上、本発明のブラシレスＤＣモータ１のロータ始動方法によれば、センサを使用せずにロータ１ｂを停止状態から所望の回転速度域へ安定して始動させることが出来るようになる。
また、本発明のブラシレスＤＣモータ１のシステム１００によれば、簡単な構成で上記ロータ始動方法を好適に実施することが出来る。

以上、本発明の実施例について説明したが、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の変更を加えることが可能である。例えば、上記ステップＳ４における第１閾値としての３／１６、上記ステップＳ５における第２閾値としての１．５Ａ、および上記ステップＳ７の第３閾値としての２０Ａは、ブラシレスＤＣモータ１の仕様によって変わり、上記実施例に限定されるものではない。また、上記ステップＳ６における補正係数としての（５／４）、および上記ステップＳ８における補正係数としての（３／４）についても上記実施例に限定されるものではない。また、上記実施例に係るブラシレスＤＣモータ１はアウターロータ型であったが、本発明はこれに限らずインナーロータ型のブラシレスＤＣモータ１に対しても適用可能である。

本発明のブラシレスＤＣモータのロータ始動方法およびそのシステムは、センサレスブラシレスＤＣモータに対し好適に適用される。

１ ブラシレスＤＣモータ
１ａ ステータ
１ｂ ロータ
２ モータ駆動部
３ ＦＥＴ駆動部
４ フィルタ部
４ａ 第１フィルタ
４ｂ 増幅部
４ｃ 第２フィルタ
５ 演算処理部
５ａ PWM生成部
５ｂ 電流検出部
５ｃ BEMF検出部
５ｄ 位置検出部
５ｅ 演算部
６ 電源部
１００ ブラシレスＤＣモータのシステム
Ｐ(k) パルス列
ΔＴ(ｋ) パルス列印加時間
Ｉp 最大相電流値
Ｉr 基準相電流値
Ｉe 最終相電流値
Ｔpp ポストピーク時間
Ｔ(k)_s 切替時刻
Ｔ(k)_e パルス列終了時刻
Ｔ(k)_r データ取込み開始時刻
Ｔ(k)_p 相電流が最大となる時刻

Claims (4)

1. 磁束を形成する回転子としてのロータと、トルクを発生させる電機子としてのステータとから成るブラシレスＤＣモータにおいて、
   前記ステータの一つのコイル間に、パルス高さ、パルス幅、周波数、パルス数を定めた所定のパルス列（Ｐ(ｋ)）を印加し、該パルス列（Ｐ(ｋ)）の第１パルスの印加から最終パルスの印加までのパルス列印加時間(ΔＴ(ｋ))の間に該コイル間に流れる相電流を計測し、計測した相電流の内で相電流が最大となる最大相電流値(Ｉｐ)、始動時の回転及び回転位置を知ることのできる目標回転速度に到達するために定めた規定個数のパルス数を印加した時に計測される基準相電流値(Ｉｒ)、前記最終パルスを印加した時に計測される最終相電流値(Ｉｅ)をそれぞれ求め、次に前記最大相電流値(Ｉｐ)に係る時刻から前記最終パルスに係る時刻までの時間幅であるポストピーク時間(Ｔｐｐ)を算出し、次に該ポストピーク時間(Ｔｐｐ)、前記パルス列印加時間(ΔＴ(ｋ))、前記最大相電流値(Ｉｐ)、前記基準相電流値(Ｉｒ)および前記最終相電流値(Ｉｅ)に基づいて、前記ロータの回転に対するステータコイル間の励磁切替タイミングの進み・遅れを判定し、該コイル間の励磁切替タイミングが適正であると云う判定に従って、前記ロータを停止状態から前記目標速度の速度域へ始動させることを特徴とするブラシレスＤＣモータのロータ始動方法。
   
2. コイル間の励磁切替タイミングが早いと云う判定に従って、前記励磁切替タイミングを、パルス列印加時間(ΔT(k))に対するポストピーク時間(Tpp)の比が、回転を持続することができる第１閾値以上であり且つ、最大相電流値(Ip)と最終相電流値(Ie)との差が回転を持続することができる第２閾値以上であれば、次のコイル間に印加するパルス列印加時間(Δ^*T(k+1))を予め設定されたパルス列印加時間(ΔT(k+1))よりも長めに設定する補正を行う請求項１記載のブラシレスＤＣモータのロータ始動方法。
3. コイル間の励磁切替タイミングが遅いと云う判定に従って、前記励磁切替タイミングを、パルス列印加時間（ΔT(k)）に対するポストピーク時間(Tpp)の比が第１閾値未満であり且つ、最大相電流値(Ip)と基準相電流値(Ir)との差が回転を持続させることができる第３閾値以上であれば、次のコイル間に印加するパルス列印加時間(Δ^*T(k+1))を予め設定されたパルス列印加時間(ΔT(k+1))よりも短めに設定する補正を行う請求項１記載のブラシレスＤＣモータのロータ始動方法。
4. 磁束を形成する回転子としてのロータとトルクを発生させる電機子としてのステータとから成るブラシレスＤＣモータと、前記ステータの各相のコイルに上部と下部の２つの半導体スイッチング素子を接続して構成され、前記ブラシレスＤＣモータを駆動するモータ駆動部と、該モータ駆動部を構成する半導体スイッチィング素子を駆動制御するための半導体スイッチィング素子駆動部と、前記モータ駆動部の下部半導体スイッチング素子における電圧降下に従って取出される相電流を整形する第１フィルタと、各相のコイルに誘起された逆起電圧信号を整形する第２フィルタを有するフィルタ部と、計測した相電流に基づいて回転および回転位置を知ることができる目標回転速度まで始動させる演算処理部とを備えたブラシレスＤＣモータシステムであって、
   前記演算処理部の演算部は、ステータの一つのコイル間に、パルス高さ、パルス幅、周波数、パルス数が定められた所定のパルス列（Ｐ(ｋ)）を印加し、前記フィルタ部からの電流信号に従って、前記パルス列（Ｐ(ｋ)）の第１パルスの印加から最終パルスの印加までのパルス列印加時間(ΔＴ(ｋ))の間に流れる相電流を計測し、計測した該相電流が最大となる最大相電流値(Ｉｐ)、始動時の目標速度である、回転及び回転位置を知ることができる回転速度に従って定められる規定個数のパルス数を印加した時に計測される基準相電流値(Ｉｒ)、前記最終パルスを印加した時に計測される最終相電流値(Ｉｅ)をそれぞれ求め、次に前記最大相電流値(Ｉｐ)を得た時刻から最終パルスが出力された時刻までの時間幅であるポストピーク時間(Ｔｐｐ)を演算し、次に該ポストピーク時間(Ｔｐｐ)、パルス列印加時間(ΔＴ(ｋ))、最大相電流値(Ｉｐ)、基準相電流値(Ｉｒ)および最終相電流値(Ｉｅ)に従って、前記ロータの回転に対するステータのコイル間の励磁切替タイミングの進み・遅れの有無を判定し、該判定に従って前記コイル間の励磁切替タイミングを適正に補正する構成であることを特徴とするブラシレスＤＣモータのシステム。