JP5905595B2 - 少なくとも１個の多孔質多結晶基板を有するエネルギー貯蔵デバイス - Google Patents

Description

技術分野：
本発明の開示された実施形態は概してエネルギー貯蔵デバイスに係り、特に多孔質キャパシタプレートを有するキャパシタに係る。

背景：
バッテリー及びキャパシタを包含するエネルギー貯蔵デバイスは、電子デバイス内で広範に使用される。特に、キャパシタは、電気回路及び電力供給から電圧調整及びバッテリー交換までの用途に広く使われる。キャパシタの技術が発展し続けるにつれ、いくつかのタイプが現れた。例えば、電気二重層キャパシタ（ＥＤＬＣ）（別名ウルトラキャパシタとも呼ばれる）は、高エネルギー貯蔵、高電力密度、小型及び低重量を特徴とし、よっていくつかの用途における使用のための有望な候補となった。一つのアプローチにおいて、これらのウルトラキャパシタは炭素系であり、従来の加工オプションは利用できないので開気孔構造を欠く。

開示される実施形態は、添付の図面と合わせて以下の詳細説明を読むことによりよく理解できる。図面中：
図１は、本発明の実施形態による多孔質構造体の断面図である。 図２は、本発明の実施形態による多孔質シリコンの１個の走査型電子顕微鏡地形画像である。 図３は、本発明の実施形態による大きな粒径を有する多結晶基板を有する多孔質キャパシタプレートの断面図である。 図４は、本発明の実施形態による最適な粒径を有する多結晶基板を有する多孔質キャパシタプレートの断面図である。 図５は、本発明の実施形態による最適な多孔質多結晶基板を構築する方法を表すフロー図である。 図６は、本発明の実施形態による最適な粒径を有する多結晶基板を製造するための一実施形態の図である。 図７は、本発明の実施形態によるエネルギー貯蔵デバイスの断面図である。 図８は、本発明の実施形態によるエネルギー貯蔵デバイスの断面図である。 図９は、本発明の実施形態によるエネルギー貯蔵デバイスのチャネル内の電気二重層の断面描写である。 図１０は、本発明の実施形態によるマイクロ電子デバイスを表すブロック図である。 図１１は、本発明の実施形態によるモバイル電子デバイスを表すブロック図である。

説明の簡単及び明快さのため、図面は構築の通常のやり方を説明し、周知の特徴及びテクニックの説明及び詳細は、本発明の記載された実施形態の考察を無用に不明瞭にすることを避けるため、省略されてよい。加えて、図面中の要素は必ずしも縮尺どおりではない。例えば、本発明の実施形態の理解向上を助けるため、図面中の要素のあるものの寸法は、他の要素と比べて誇張されてよい。異なる図における同じ参照数字は同じ要素を意味し、一方同様な参照数字は同様な要素を意味する（ただし必ずというわけではない）。
詳細な説明：
一実施形態において、エネルギー貯蔵デバイスの構造体は多結晶基板を包含してよい。その粒径は、少なくとも、多結晶基板内でフォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズであるように設計されてよい。当該構造体は、多結晶基板内に多様なチャネルを含む多孔質構造をも包含する。電気化学ウルトラキャパシタの製造において、費用効果のある大量生産用のキャパシタプレートを作り出す必要が存在する。４００℃を超える高温で多孔質材料を加工することは、原子層堆積（ＡＬＤ）の使用にポア内（例えば４０ｎｍ幅のポア）の数百ミクロンの深さを被覆することを許す。しかしながら、現在知られている基板材料の数々の欠点を考えれば、費用効果のあるキャパシタプレートは現在のところ達成できない。

一つの欠点は、十分に深いポアに関して層間剥離をもたらす水素脱離である。別の欠点は、高温加工による塑性流動及びナノポアの閉鎖であり、これは立法センチメートル当たりの表面積の減少をもたらし得る。さらに別の欠点は、電圧充電下で電気化学的反応が生じるのを止めるため、多孔質シリコンの表面は不動態化を必要とすることである。不動態化処理しなかったシリコンは高度に反応性の材料で、表面トラップのせいで非常に抵抗性である。非不動態化処理シリコンのこれらの特徴は、ポリシリコンプレートにおける大きな直列抵抗の原因となり、これはウルトラキャパシタの充放電中に抵抗損失という結果をもたらす。

現在のところ、導電性で化学的に安定な層をつくるためのアプローチは、ＡＬＤを利用する。しかしながら、この戦略は、先に述べた温度制限に悩まされるし、基板のシリコン以降の追加の材料を必要とし、それは高くつくことがあり得る。先に述べた不動態化及び表面導電性の欠点を克服するための現在のアプローチはまた、炭素を利用する。炭素を利用することについてのいくつかの利点は、炭素は化学的に安定なこと、及び一般にポア内部のグラフェン層の存在のおかげで炭素は高導電性を有することである。しかしながら、商用の炭素系ウルトラキャパシタは、シリコンのような電気エッチングされた固体半導体の開気孔構造及び加工オプションに欠ける。

エネルギー貯蔵デバイス用構造体は少なくとも１個の多結晶基板を包含してよい。粒径は、少なくとも、多結晶基板内でフォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズであるように設計されてよい。前記構造体は、多結晶基板内に多様なチャネルを含む多孔質構造体をも包含する。

ここで図面を参照すると、図１は本発明の実施形態による多孔質構造体１００の断面図である。多孔質構造体１００は、多結晶基板１１０内に多様なチャネルを有する１１１多孔質層１２０を包含する。影をつけられた領域１２０は、多孔質層を非多孔質層１２１から区別する。影をつけられた領域１２０内の基板材料は、影をつけられていない領域１２１と同じ材料でよい。一実施形態において、小型デバイス内に埋め込むためそのサイズを最小化するため、影をつけられていない領域を除去もしくはその厚さを減らすかもしれない。多孔質層境界１２５は、多結晶基板内のチャネルのアレイの平均ポア深さを表す。一実施形態において、各チャネルは多結晶基板１１０の多孔質表面１１５に対して開口１１２を有しているかもしれない。他の実施形態において、基板は異なる製造テクニックで形成され、異なる材料（例えば炭素）を包含するかもしれない。各チャネルは、基板の多孔質表面に対して開口を有しないかもしれない。多結晶基板１１０は、ここでさらに詳細に説明される、ある特定の粒径で設計されるかもしれない。

一実施形態において、設計され最適化された粒径を有する多結晶基板は、ケイ素、炭化ケイ素、ゲルマニウム、炭素、スズもしくは大きな表面積を有する多孔質材料を作成するためにエッチング可能であるいずれか他の材料を包含するかもしれない。シリコンを使用する可能な利点は、現存するシリコン技術とのそれの互換性を包含する。ゲルマニウムは、その材料に関して現存する技術の結果として同様の利点を享受し、そしてシリコンと比較して、その自然酸化物（酸化ゲルマニウム）は水溶性であるので、容易に除去されるという、さらに可能な優位性を享受する。（シリコンの表面に生じるその自然酸化物は電荷をトラップするかもしれないし、それは望ましくない結果である。）ゲルマニウムはまた、シリコン技術との互換性が高い。ゼロバンドギャップ材料であるスズを使用する可能な利点は、特定の他の導体及び半導体材料に関してその増強された導電性を包含する。炭化ケイ素、合金（例えばケイ素及びゲルマニウムの合金）、及び金属（例えば銅、アルミニウム、ニッケル、カルシウム、タングステン、モリブデン、及びマンガン）を包含する他の材料もまた、多孔質構造体に使用してよい。例えばシリコン−ゲルマニウム合金は、有利には純粋なゲルマニウム構造よりももっと小さい体積差を示すことになろう。

上に開示した材料のグループのうち、炭化ケイ素はそれから多結晶基板を形成するのに望ましい材料かもしれない。炭化ケイ素は多結晶形態の低コスト材料であり、ケイ素の融点より約１，０００℃高い温度で溶ける。炭化ケイ素はまた、法外に大きな構造的及び熱的強度を有し、ケイ素と同様のやり方でアノードエッチングにより多孔質にすることができる。数百℃で炭素含有ガスをポア内部へ導入することにより、炭化ケイ素基板内ポアの表面をある厚み（例えばナノメートルの厚み）のグラフェンプレートで被覆してよい。このポア内部におけるグラフェン形成は、ポアの表面を不動態化し、ポアの壁を高導電性プレートへ変換するかもしれない。さらに、炭化ケイ素の高温安定性は、ケイ素のプロセス温度よりも数百℃高いプロセス温度を必要とするかもしれないＡＬＤプロセスの使用を許すかもしれない。これは、深いポア内へのもっと速い拡散速度を許し及び表面化合物のそれらの平衡状態への完全な変換を可能にするかもしれない。

図２は、本発明の実施形態による多孔質シリコン２００の１個を示す走査型電子顕微鏡（ＳＥＭ）地形画像である。図示のように、多孔質シリコン２００は多様なチャネル２１１を含み、前記チャネルのあるものは上下に延びるように見え、及びあるものはおおよそ円孔に見えるかもしれない。後者のグループは、見える部分は水平に方向づけられているチャネルを表す。単一のチャネルは垂直及び水平の両方の部分の両方、並びに完全に水平度も完全に水平でもなくその中間のどこかに該当する部分を有するかもしれないので、チャネル２１１はその長さにわたり捩じれ曲がっているように見られることを理解すべきである。

正しいエッチング液により、幅広い種類の材料由来の記載された特徴を有する多孔質構造体を製造可能であるべきである。一例として、フッ化水素酸（ＨＦ）及びアルコール（エタノール，メタノール，イソプロピル，等）の混合物でシリコン基板をエッチングすることにより、多孔質シリコン構造体を作成してよい。より一般的には、多孔質シリコン及び他の多孔質構造体を、アノード酸化及び染色エッチングのようなプロセスにより形成してよい。

ある実施形態において、チャネルの各１個の最小寸法は１マイクロメートル（μｍ）以下である。特定の実施形態に関して、チャネル最小寸法の上限サイズは、これらの実施形態の多孔質構造体の表面積を最大化するために、チャネルの最小寸法の上限サイズを選択してよい。より小さい（例えばより狭い）チャネルは、各導電体構造について増加した表面積全体へと導く。なぜなら多数のこのような狭いチャネルは所定サイズの導電体構造内へはめ込み可能だからである。静電容量は表面積に比例するので、記載のやり方でサイズに制約されたチャネルは、おそらく及び有利には増大した静電容量を有するキャパシタをもたらしそうである。（表面積を増やすために（もしくは何か他の結果を達成するため）、チャネルの他の寸法、例えばその長さもまた操作されるかもしれない。即ち短いチャネルよりも長いチャネルが好まれるかもしれないが、それ以外はおそらく上に考察した最小寸法ほど厳密ではない。）他の実施形態において、チャネルの最小寸法は１μｍより大きく、もしかしたら１０μｍ以上かもしれない。これらは表面積を減ずることになるにもかかわらず、これらの大きいチャネルは、所望により内部で追加の構造体を成長もしくは形成するため、より大きな内部空間をもたらす。そのような実施形態少なくとも１個を下に考察する。

図３は、本発明の実施形態による大きな粒径を有する多結晶基板３００の断面図である。図３に示すように、多孔質多結晶基板３００は、結晶粒界３０８により定義される大きな粒径を包含する。粒径が大きすぎる場合、ポアのアノードエッチングはいろいろな問題を被るかもしれないことに留意すべきである。一つの問題は、大きな結晶の配向が強いマイナスの効果をポア形成のプロセスに及ぼすことかもしれない。別の問題は、結晶粒界３０８における物理的な違い（例えば増強された拡散率及び低い化学安定性）が多結晶基板の特定のエリアに優先的なエッチングをもたらすということかもしれない。もう一つ別の問題は、結晶粒界３０８に位置する大多数のキャリアは使い果たされて、結晶粒界３０８におけるエッチング速度に大きな影響を及ぼすことかもしれない。その結果、多孔質層３０２（結晶粒界３０８により定義される大きな粒径を有する多孔質基板３００に表される）が、深さ３０６と３０４と高さの差により表される大きなポア深さのバリエーション３１０を有するように図示される。多孔質層３０２を表す影をつけられたセクションは図１で描かれたチャネル１１１のアレイを包含するかもしれないことに注意すべきである。ポア深さの大きいバリエーションは、ウルトラキャパシタの全静電容量を決定する際の予測不可能性のせいで望ましくないかもしれない、信頼性に欠けるウルトラキャパシタをもたらす。

他方、アモルファスシリコン基板はポアを形成するためのオプションであってよい。なぜならアモルファスシリコン基板は粒子配向及び大きな結晶粒界の問題を回避するからである。しかしながら、アモルファスシリコンは電気化学的不安定性を有するという事実（これが多孔質材料の得られる最大厚さを制限するかもしれない）のせいで、これを利用するのは難しいかもしれない。その結果、アモルファスシリコンは、２００ｎｍを超えるプレート厚さについてエッチングが十分でないかもしれない。この制限のせいで、アモルファスシリコンは実行不可能かもしれない。なぜなら、実際のウルトラキャパシタは数百ミクロンの深さのポアを必要とするかもしれないからである。

図４は、本発明の実施形態による望ましい粒径を有する構造化されている多孔質多結晶基板４００の断面図である。図４に図示されるように、多孔質多結晶基板４００（例えば多孔質キャパシタプレート）は、結晶粒界４０８に定義される望ましい粒径を包含するかもしれない。結晶粒界４０８により定義される望ましい粒径は、もっと均一な多孔質層４０２を提供するように設計されるかもしれない。なぜなら最適結晶粒界４０８は多結晶基板全体に均一に分布しているかもしれず、それによりポア深さバリエーションを平均化するからである。ポア深さバリエーションは、基板４００の深さ４０４と深さ４０６との間の最小深さバリエーション４１０により表されるかもしれない。

一実施形態において、多孔質多結晶基板の粒径はフォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズ周辺かもしれない。半導体材料内の正孔移動度は約４８０ｃｍ^２／ボルト・秒であり、これはフォノン散乱時間０．２７ピコ秒を意味する。フェルミ海の最上部における典型的正孔キャリア速度を仮定するならば、この散乱時間は平均自由工程２７３ナノメートル（ｎｍ）を意味する。従って一実施形態において、フォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズは、約２７３ｎｍかもしれない。特定の実施形態によると多結晶基板は、粒径約２００乃至５００ｎｍ、約２５０乃至３５０ｎｍもしくは約３００ｎｍを包含するかもしれない。結晶配向及び境界層エッチングバリエーションにわたり十分な平均化がされるので、基板内にエッチングされた２０ｎｍ幅のポアを有する、１００ミクロンの厚さのプレート上に好レベルの表面積のばらつき（ｖａｒｉａｎｃｅ）のない、高表面積（例えば数百平方メートルの表面積／リップセンチメートル）材料が製造されるかもしれない。

図５は、本発明の実施形態による多孔質多結晶基板５００を構築する方法を表すフロー図５００である。ブロック５０２において、方法５００は少なくとも、フォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズである結晶粒径を識別するステップを包含するかもしれない。その粒径は、基板抵抗を大きく増加させるほど小さくてはいけないし、また粒径は前述の大きな粒径を有する多結晶基板の欠点を被るほど大きくてもいけないことに注意すべきである。本質的に、本発明の実施形態によれば、両方の好ましくない状況を最小にする粒径が識別され得る。

ブロック５０４において、方法５００はブロック５０２で識別された結晶粒径を有する多結晶基板材料を得るステップを包含するかもしれない。基板材料を得るステップは、製造設備で基板を製造するステップを含む（ただしそれに限定されない）様々な形態を包含し得る。本発明の一実施形態に付随する製造方法は、以下の図６に開示される方法を包含するかもしれない。

ブロック５０６において、方法５００は前記多結晶基板内に多様なチャネルを含む多孔質層を形成するステップを包含するかもしれない。一実施形態において、一実施形態において、各チャネルは、前記多結晶基板の多孔質表面に対して開口を有し得る。前記多孔質層内にチャネルを形成するステップは、アノードエッチングもしくはナノメートル幅の直径を有するミクロン深さのポアを形成する分野で知られたいずれか他のプロセスにより加工されるかもしれない。

ブロック５０８において、方法５００は、前記多孔質層を４００℃よりも高い温度で加工するステップを包含するかもしれない。基板材料は炭化ケイ素を包含し得るので、前記基板は高温耐性かもしれない。その高温耐性は、水素脱離もしくは塑性流動のような問題を被ることなしに、高温を必要とするプロセス（例えばＡＬＤプロセス）が基板上に材料を堆積することを可能にする。

図６は、本発明の実施形態による最適な粒径を有する多結晶基板を製造するための一実施形態６００の図である。溶融材料６０２（例えばホウ素をドープしたシリコン）のボディは、２個のローラー６０４ａ及び６０４ｂの間からシリコン押し出し物の薄板６０８へと押し出されるかもしれない。ローラー６０４ａ及び６０４ｂは炭化ケイ素ローラーからなっていてよく、該ローラーはそれぞれ６０６ａ及び６０６ｂの方向に回転してよい。前記シリコン押し出し物の薄板は、方向６１０に押し出されるかもしれない炭化ケイ素を包含し得る。シリコンがローラーから押し出されると、該シリコンは冷却速度により確立される特定の粒径を有する多結晶形態に冷却される。

一実施形態において、シリコンの薄板を水冷銅に当てて冷却することによりシリコンのスプラット冷却を１０^６Ｋ／秒で行う。この非常に速い冷却は、アモルファス材料を生成する。他方、非常に遅い冷却は直径数ミクロンを上回る粒径を生成する。ローラーを通してシリコンを押し出すことにより、該シリコンが適正な冷却スケジュールで冷却され、それにより本発明の実施形態による所望の粒径を生成するように、該シリコンが引っ張られる速度がシリコンの冷却を制御し得る。冶金学の他のテクニック（例えば端末支持ストリングリボンシリコン）も同様にうまくいくかもしれない。本発明の一実施形態によると、板の厚さは数百ミクロンで、長さと幅は数メートルであってもよい。

図７及び８は、本発明の実施形態によるエネルギー貯蔵デバイスの断面図である。図７及び８に図示されるように、エネルギー貯蔵デバイス７００は、電気絶縁体により互いに分離した多結晶基板７１０及び多結晶基板７２０を含む。この電気絶縁体は、下でより詳しく考察するように多様な形態の一つを取り得る。多結晶基板７１０及び７２０の少なくとも一方は、多様なチャネル７１１を含む多孔質構造体１００（図１に示す。ただし、非多孔質層１２１の大部分は除去される）を包含する。図示される実施形態において、多結晶基板７１０及び多結晶基板７２０は両方ともこのような多孔質構造体を含む。従って、多結晶基板７１０は、対応する多孔質構造体の表面７１５に対して開口７１２を有するチャネル７１１を包含し、及び多結晶基板７２０は、対応する多孔質構造体の表面７２５に対して開口７２２を有するチャネル７２１を包含する。多結晶基板７１０及び７２０の一方のみが多様なチャネルを有する多孔質構造体を包含する一実施形態において、他方の導電性構造体は例えば金属電極もしくは非多孔質多結晶基板であり得る。

エネルギー貯蔵デバイス７００の様々な構成が可能である。図７の実施形態において、例えばエネルギー貯蔵デバイス７００は、介在セパレータ７３０により向かい合わせに結合された２つの異なる多孔質構造体（多結晶基板７１０及び多結晶基板７２０）を包含する。別の例として、図８の実施形態においてエネルギー貯蔵デバイス８００は、単一の平坦な多孔質構造体を包含する。構造体中、第１のセクション（多結晶基板８１０）は、セパレータ８３０を収容するトレンチ８３１により第２のセクション（多結晶基板８２０）と分離している。導電性構造体の一方は正側となり、他方の導電性構造体は負側となる。セパレータ８３０はイオンの移動は許すが、電解質中に存在するであろう流体の移動は許さない。特定の実施形態による図７及び８の多結晶基板は、少なくとも、フォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズである粒径（例えば約２００乃至５００ｎｍ，約２５０乃至３５０ｎｍ，約３００ｎｍ，約２７３ｎｍ）を包含し得る。

図８は、多結晶基板８１０と多結晶基板８２０とを接続する材料の小さなブリッジを示す。もし放置されたままならば、このブリッジは導電性構造体どうしで電気的短絡としてふるまうかもしれない。しかししながら、いくつかの可能な解決策がある。例えば、研磨作業を使用してブリッジを除去するかもしれない。あるいは、導電性構造体を重度にドープした最上部層もしくはウエハの領域内に形成する一方で、トレンチは、あまり良い導体ではない下にある軽度にドープされた基板まで下方に延びる。別の実施形態において、シリコン・オン・インシュレータ構造を使用してよい。

一例として、多結晶基板８１０及び８２０は、ウェットエッチプロセスにより作成可能である。該プロセスにおいて、導電性構造体の表面に適用されたエッチング液は、水が岩石内のチャネルを侵食して形成できるのと少なくとも幾分類似したやり方で、導電性構造体の一部をエッチング除去する。これが、このやり方で形成されたチャネルの各１個が導電性構造体の表面に向かって開口を有する理由であり；ウェットエッチ方法は、岩石内にトラップされた気泡みたいな完全に閉塞したキャビティ（即ち、表面に対して開口を有しないキャビティ）を、多孔質構造体内に形成するのは不可能である。これらの開口はほかの材料により被覆できない、あるいは他の材料の存在もしくは追加のおかげで塞がれ（実際にいくつかの実施形態において起こりそうなことである）得ないということは言うまでもないが、被覆されても、いなくても、表面に対する記載された開口は、本発明の少なくとも一実施形態による各多孔質構造体内の各チャネルの特徴である。（開口がすっかり覆われていてよい一実施形態は、回路もしくは他の配線用の場所としてのエピタキシャルシリコンの層がチャネルの最上部に成長している実施形態である。）本発明の実施形態による多孔質構造体は、（活性炭とは対照的に）非常に正確な且つ均一なポアサイズ制御で作成可能である。これは、迅速な充電を可能にし（ポアサイズは、イオンのサイズに対応するように最適化されてよい）、また静電容量を改善する（機能不良のエリアがない）。これはまた、電圧変動の狭い分布を可能にする。

この考察に関連して、上記とは異なるやり方で形成される多孔質カーボンは異なる構造を有する（表面開口を有しない完全に閉塞キャビティを特徴とする構造）ことに注意すべきである。その結果、（特定の他の実施形態（例えば下に記載した厚い導電性構造体）は完全に閉塞したキャビティを含有し得ることをここで述べておくべきであるにも関わらず）多孔質カーボンは、少なくとも本発明の特定の実施形態に適さない（もしくは少なくとも望ましいものとしてではない）。また、図７及び図８の多孔質構造体についての記載は、ただ一つの例を述べるために、チャネル８１１及び８２１の全てが垂直にだけ伸びているものとして示されているように、非常に理想化されていることに注意すべきである。現実には、チャネルは、もつれて、図２に示される多孔質構造体に似た何かに見えるような無秩序なパターンを作るように様々な方向に枝分かれしているはずである。

一実施形態において、エネルギー貯蔵デバイス７００はさらに、多孔質構造体の少なくとも一部の上、及びチャネル７１１の少なくともいくつかの中に、導電性被覆を包含する。このような導電性被覆は、多孔質構造体の導電率を維持もしくは増強するために必要である。一例として、導電性被覆７４０は、本発明の一実施形態におけるグラフェンを包含してよい。この材料を、ＡＬＤのようなプロセスを使用して塗布してよい。グラフェンの層は、ポアチャネルの表面を不動態化し、該表面を高導電率プレートに変換するかもしれない。エネルギー貯蔵デバイス８００は、多孔質構造体の少なくとも一部の上、及びチャネル８１１の少なくともいくつかの中に導電性被覆８４０を包含するかもしれない。

別の例として、導電性被覆７４０は、例えばアルミニウム、銅及びタングステンもしくは他の導電体（例えば窒化タングステン、窒化チタン、及び窒化タンタル）のような金属の被覆かもしれない。列挙した材料のそれぞれは、現存するＣＭＯＳテクノロジーで使用されるという利点を有する。ニッケル及びカルシウムのような他の金属もまた導電性被覆７４０もしくは８４０として使用してよい。これらの材料は、様々なプロセス、例えば電気メッキ、化学蒸着（ＣＶＤ）及び／又は原子層堆積（ＡＬＤ）を使用して塗布してよい。タングステンのＣＶＤプロセスは自己制限型（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ）であることに、すなわちタングステンはいくらかの単層を形成するが、その後成長を止めてしまうことにここで注意すべきである。得られる薄い導電性被覆は、まさにエネルギー貯蔵デバイス７００もしくは８００の実施形態に必要とされるものである。なぜなら、得られる被覆は、チャネルを封鎖したり、ＣＶＤガスがチャネル内へ深く浸透することを妨げるような厚さになることはないからである。所望により、多孔質構造体はまた、構造体の導電性を向上させるように設計されたドーパントでドープされてよい（例えば多孔質シリコンのためにはホウ素、ヒ素もしくはリン；例えば多孔質ゲルマニウムのためにはヒ素もしくはガリウム）。

一実施形態において、導電性構造体７１０を多結晶基板７２０から分離する電気絶縁体は、誘電体材料を包含する。例えば、二酸化ケイ素（ＳｉＯ_２）で酸化した多孔質シリコン電極を、もう一方の電極として金属もしくは多結晶構造体と一緒に使用して、高静電容量キャパシタを作成できる。多孔質シリコンの非常に高い表面積が、このようなキャパシタにより達成できるその高静電容量に対する主要な要因であろう。

多孔質構造体と物理的に接触した電解質７５０を置くことにより、静電容量はまださらに、それも顕著に向上可能である。電解質７５０（並びにここに記載の他の電解質）は、複数の円をランダムに配置することにより図面中に表される。この表示は、電解質が自由イオンを含有する物質（液体もしくは固体）であるというアイデアを伝えることを意図している。前記円は便宜上選ばれたのであって、電解質成分もしくは品質についていずれの限定、例えばサイズ、形状、もしくはイオンの数に関するいずれの限定を伴うことを意図していない。本発明の実施形態により使用してもよい電解質の典型的な（ただし唯一ではない）タイプは、イオン溶液である。

電解質７５０が使用される一実施形態において、多結晶基板７１０を多結晶基板７２０から分離する電気絶縁体は、電解質の存在により作り出される電気二重層であり得る。図９に模式的に描かれるこの電気二重層は、上記の誘電体材料を補完もしくは置換し得る。図９に図示されるように、電気二重層（ＥＤＬ）９０２はチャネル７１１の１個内に形成された。ＥＤＬ９０２は、イオンの２つの層からなり、前記２つの層の一方の層はチャネル７１１の側壁の電荷であり（図９においてプラスとして描かれるが、マイナスでもあり得る）、他方の層は電解質中の遊離イオンにより形成される。ＥＤＬ９０２は、表面を電気絶縁し、従ってキャパシタが機能するのに必要な電荷分離をもたらす。電解質イオンと電極との間の小さな間隔（約１ｎｍ）のおかげで、電解ウルトラキャパシタの大容量及びエネルギーポテンシャルが生じる。

エネルギー貯蔵デバイス７００が放電されると、ＥＤＬが消失することを注意すべきである。これは、ある状況においては（ここでＥＤＬは例えば誘電体層と取って替わる）、多結晶基板７１０及び７２０は一時、電気絶縁体により互いに分離しないかもしれない（少なくともＥＤＬに具体化されたものではない）ことを意味する。ここで「電気絶縁体により互いに分離した第１の導電性構造体及び第２の導電性構造体」への言及は、上記のように、エネルギー貯蔵デバイスが充電されるときだけ、電気絶縁体は存在する状態を具体的に包含する。

いくつかの実施形態において、電解質７５０は有機電解質である。一例として、電解質は液体もしくは有機材料の液体溶液もしくは固溶体（例えばアセトニトリル中のテトラフルオロホウ酸テトラエチルアンモニウム）であり得る。他の例は、ホウ酸、ホウ酸ナトリウム、もしくは弱有機酸系の溶液を包含する。あるいは、（非有機）水を電解質として使用し得るが、キャパシタが一定の温度を超えると、水が沸騰してガスを形成するかもしれないし、もしかしたらキャパシタが爆発するというな、安全性に対するリスクをもたらすかもしれない。

図１０は、本発明の実施形態によるマイクロ電子デバイス１０００を表すブロック図である。図１０に図示されるように、マイクロ電子デバイス１０００は基板１００２、基板１００２の上のマイクロプロセッサ１００４、及びマイクロプロセッサ１００４と関連したエネルギー貯蔵デバイス１００６を包含し得る。エネルギー貯蔵デバイス１００６は、実線で描かれるようにマイクロプロセッサ１００４から離れて基板１００２上に位置していても（例えばダイ側に搭載されたキャパシタ（ｄｉｅ−ｓｉｄｅ ｃａｐａｃｉｔｏｒ））、あるいは破線で描かれるようにマイクロプロセッサ１００４自体に搭載されていてもよい（例えばミクロプロセッサの上のビルドアップ層内に）。一実施形態において、エネルギー貯蔵デバイス１００６は、電気絶縁体により互いに分離した第１の導電性構造体及び第２の導電性構造体を包含し、ここで前記第１及び第２の導電性構造体の少なくとも一方は、少なくとも、フォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズの粒径を有する多結晶基板、及び前記多結晶基板内に多様なチャネルを含む多孔質構造体を包含する。一実施形態において、各チャネルは多結晶基板の多孔質表面に対して開口を有する。一例として、この実施形態は図７乃至９に示した実施形態の１個以上に類似しているかもしれないし、付随するテキストに記載されるかもしれない。別の実施形態において、エネルギー貯蔵デバイス１００６は、複数のナノ構造体（例えば個別のナノ構造体）及び前記ナノ構造体の少なくともいくつかと物理的に接触した電解質を包含する。

いくつかの実施形態において、ここに開示されるエネルギー貯蔵デバイスは、マイクロ電子デバイス１０００内でバイパスコンデンサ（このバイパスコンデンサは、既存のバイパスコンデンサよりも小さく、ここのどこか他の所で記載した理由により、もっと高い静電容量及びもっと低いインピーダンスを与える）として使用してよい。すでに述べたように、エネルギー貯蔵デバイス１００６はサポート集積回路（ＩＣ）もしくはチップの一部であってよく、あるいはマイクロプロセッサのダイ自体の上に位置してよい。一例として、本発明の実施形態によると、マイクロプロセッサダイの上に多孔質シリコン（もしくは上記のような類似物）の領域を形成し、それからマイクロプロセッサダイの基板の真上に高表面積の埋め込まれたバイパスコンデンサを形成可能かもしれない。シリコンの多孔性のおかげで、その埋め込みキャパシタは非常に高い表面積を有する。開示されるエネルギー貯蔵デバイスのための他の可能な使用は、エネルギー貯蔵素子としての使用（埋め込みＤＲＡＭアプローチのｚ方向サイズの問題は、単位面積当たりのファラドを大幅に高めることにより解決し得る）もしくはことによると回路ブロック、各マイクロプロセッサコア等用の電圧ブースト回路内の電圧コンバータの部品としての使用を包含する。

一例として、この文脈において高静電容量値は有利であり得る。なぜなら回路の一部は特定の（比較的低い）電圧において名目上動作し得るが、しかし一方においてはスピード（例えばキャッシュメモリ、入力／出力（Ｉ／Ｏ）アプリケーション）を増すためにより高い電圧が必要とされる所々において、電圧はより高い値まで昇圧され得るからである。この種の運用スキームのほうが、至る所でより高い電圧が使用されるものよりもたぶん好まれる。即ち、回路の少量のみが高電圧を必要とする場合において、回路の大部分について高いベースラインから電圧を落とすよりも、回路のその小さな部分について低いベースライン電圧から電圧を昇圧することがおそらく好ましい。未来のマイクロプロセッサ世代はまた、ここに記載のタイプの電圧コンバータを活用するかもしれない。より多くのパッケージ周辺もしくはマイクロプロセッサダイ周辺により大きい静電容量を配置することは、回路周辺の電圧を伝達するトランジスタどうしの耐え難い高いインダクタンスという目下の問題を解決するのに役立つかもしれない。

図１１は、本発明の実施形態によるモバイル電子デバイス１１００を表すブロック図である。図１１に図示されるように、モバイル電子デバイス１１００は基板１１１０を有し、その基板１１１０上にマイクロプロセッサ１１２０及びマイクロプロセッサ１１２０と関連したエネルギー貯蔵デバイス１１３０が配置される。エネルギー貯蔵デバイス１１３０は、実線で描かれるようにマイクロプロセッサ１１２０から離れて基板１１１０上に位置していても、あるいは破線で描かれるようにマイクロプロセッサ１１２０自体に搭載されていてもよい。一実施形態において、エネルギー貯蔵デバイス１１３０は、電気絶縁体により互いに分離した第１の導電性構造体及び第２の導電性構造体を包含し、ここで前記第１及び第２の導電性構造体の少なくとも一方は、多様なチャネルを含む多孔質構造体を包含する。一例として、この実施形態はここに図示及び記載される実施形態の１個以上と類似であってよい。

少なくともいくつかの実施形態において、エネルギー貯蔵デバイス１１３０は、モバイル電子デバイス１１００内に収容される複数のエネルギー貯蔵デバイス（これらのうち全てが図１１中にブロック１１３０により表される）のうちの１個である。これらの実施形態の１個以上において、モバイル電子デバイス１１００は、エネルギー貯蔵デバイスと関連したスイッチングネットワーク１１４０をさらに包含する。キャパシタが放電される場合、該キャパシタは定電圧を維持せず、その代わりに指数的に低下する（放電中に電圧は比較的一定に留まる電池とは異なる）。スイッチングネットワーク１１４０は、比較的定電圧が維持されるように回路もしくはキャパシタ内及び外で切り替わる何か他のメカニズムを包含する。例えば、エネルギー貯蔵デバイスは最初に互いに並列に接続可能であり、それから電圧の一定量が低下した後、エネルギー貯蔵デバイスのサブセットは、スイッチングネットワークにより、これらの各電圧寄与が低下総電圧をブースト可能であるように直列接続に変更可能である。一実施形態において、スイッチングネットワーク１１４０は、当該技術において使用されるような既存のシリコンデバイステクノロジー（トランジスタ、シリコン制御整流子（ＳＣＲ）、等）を使用して実行可能である一方で、他の実施形態においてスイッチングネットワーク１１４０は微小な電気機械システム（ＭＥＭＳ）リレーもしくはスイッチ（おそらく、これらは非常に低い抵抗を有する傾向にある）を使用して実行可能である。

いくつかの実施形態において、モバイル電子デバイス１１００は、エネルギー貯蔵デバイス１１３０と関連したセンサネットワーク１１５０をさらに包含する。少なくともいくつかの実施形態において、複数のエネルギー貯蔵デバイスのうちの各１個は、エネルギー貯蔵デバイスの特定の行動パラメータを示す各自のセンサを有する。例えば、特に使用される誘電体材料（もしくは他の電気絶縁体）が線形ではなく、むしろ電圧によって変化する比誘電率を有する場合において、前記センサは既存の電圧レベル並びに進行中の放電応答（これらは両方ともスイッチングネットワークにより使用され得るパラメータである）を示す。これらの場合、センサネットワークと一緒に有限状態機械（例えば、誘電体の挙動が何であるか識別し、それに従って応答する電圧制御ユニット１１６０）を包含するのが有利かもしれない。誘電体がどのように振る舞うかを識別する電圧制御ユニットは、いずれの非線形性を補填し得る。エネルギー貯蔵デバイス１１３０と関連した温度センサ１１７０がまた、温度（もしくは他の安全関連のパラメータ）を感知するために含まれていてよい。本発明のある実施形態において、モバイル電子デバイス１１００は、ディスプレイ１１８１、アンテナ／ＲＦ素子１１８２、ネットワークインターフェース１１８３、データ入力デバイス１１８４（例えばキーパッドもしくはタッチスクリーン）、マイクロフォン１１８５、カメラ１１８６、ビデオプロジェクタ１１８７、全地球測位システム（ＧＰＳ）レシーバ１１８８、その他の１個以上をさらに包含する。

一実施形態において、デバイス（例えばマイクロ電子デバイス、モバイル電子デバイス）は、基板、前記基板の上のマイクロプロセッサ、及び前記マイクロプロセッサと関連したエネルギー貯蔵デバイスを包含する。エネルギー貯蔵デバイスは、第１の導電性構造体、第２の導電性構造体、及び前記導電性構造体を互いに分離するための電気絶縁体を包含する。前記第１の導電性構造体及び第２の導電性構造体の少なくとも一方は、少なくとも、フォノン散乱が結晶粒界散乱に対して優勢になり始めるサイズの粒径を有する多結晶基板を包含し得る。ある実施形態において、サイズは約２００乃至５００ｎｍ、約２５０乃至３５０ｎｍ、約３００ｎｍ、もしくは約２７３ｎｍである。一実施形態において、多様なチャネルを有する多結晶基板は多孔質層を包含し得、各チャネルは多結晶基板の多孔質表面に対して開口を有する。多結晶基板は、ケイ素、炭化ケイ素、ゲルマニウム、炭素、スズ及び材料内に多孔質構造体を作成するためにアノードエッチング可能であるいずれか他の材料の少なくとも１個を有する。多結晶基板は、厚さ１ミリメートル未満であってよい。

詳細説明中及び請求項中の用語「第１の」、「第２の」、「第３の」、「第４の」等は（もしあるならば）、類似の要素どうしを区別するために使用されるのであり、必ずしも特有の連続的順序もしくは時系列順序を記載するためではない。そのように使用される用語は適当な事情において相互交換可能であると理解すべきである。ここに記載の本発明の実施形態は、例えば説明されたものあるいはここに記載されたもの以外の順序で操作可能である。同様に、方法が一連のステップを有するものとしてここに記載されるならば、ここに示されるこのようなステップの順番は、必ずしもこのようなステップが実施され得る唯一の順番ではない。定められたステップのあるものはことによると省略され得、及び／又はここに記載されない他のあるステップをことによると方法に追加し得る。さらに、用語「を有する（ｃｏｍｐｒｉｓｅ）」，「包含する（ｉｎｃｌｕｄｅ）」，「有する（ｈａｖｅ）」及びそれらのいずれの変種は、非排他的包含を扱うように意図されており、要素の一覧を有する（ｃｏｍｐｒｉｓｅ）プロセス、方法、品物もしくは装置は必ずしもこれらの要素に限定されないが、明確にリストされない、もしくはこのようなプロセス、方法、品物もしくは装置に固有の他の要素を包含（ｉｎｃｌｕｄｅ）してよい。

詳細説明及び請求項における用語「左（ｌｅｆｔ）」，「右（ｒｉｇｈｔ）」，「前（ｆｒｏｎｔ）」，「後ろ（ｂａｃｋ）」，「上（ｔｏｐ）」，「下（ｂｏｔｔｏｍ）」，「上（ｏｖｅｒ）」，「下（ｕｎｄｅｒ）」及び類似用語は（もしあれば）、説明目的に使用され、必ずしも永続的相対的位置を記載するためではない。そのように使用される用語は適当な事情において相互交換可能であると理解すべきである。ここに記載の本発明の実施形態は、例えば説明したもの以外の向きでもしくはここに記載した別のやり方で操作可能である。ここで使用されるような用語「結合（ｃｏｕｐｌｅｄ）」は、電気的もしくは非電気的に直接もしくは間接的に接続されたとして、定義される。互いに「隣接」しているとしてここに記載された対象は、その語句が使用される文脈に応じて、互いに物理的接触していても、互いに近接していても、又は互いと同じ一般領域もしくはエリアにあってもよい。ここでの語句「一実施態様において」の出現は、必ずしもすべて同じ実施態様を意味するのではない。

具体的実施形態を参照することにより本発明を説明したが、本発明の精神もしくは範囲から逸脱しなければ様々な変更をしてよいことは、当業者には明らかである。従って、本発明の実施形態の開示は、本発明の範囲の説明を意図しているのであり、限定を意図しているのではない。意図されているのは、本発明の範囲は付属の請求項により要求される程度までのみ限定されることである。例えば、ここで考察されたエネルギー貯蔵デバイス及び関連した構造体及び方法は、様々な実施形態において実施してよいこと、及びこれら実施形態のあるものについてのこれまでの考察は必ずしもすべての可能な実施形態の完全な説明を表しているのではないことは、当業者にすぐにわかることである。

さらに、具体的実施形態について、利点、他の有利な点、及び問題の解決策を記載した。当該利点、他の有利な点、及び問題の解決策、及びいずれかの要素又は見出されるもしくより明白になるべきいずれかの利点、他の有利な点、及び解決策をもたらし得る要素は、請求項のいずれかもしくはすべての決定的な、必須のもしくは不可欠の特徴と解釈してはならない。

さらに、
（１）もし実施形態及び／限定が請求項に明確に請求されていなければ、及び
（２）実施形態及び／限定が、均等論における請求項の明白な要素及び／又は限定であるなら、もしくはその潜在的同等物であるならば、
ここに開示される実施形態及び限定は、貢献理論において公共に提供されていない。

Claims (24)

1. ２００乃至５００ナノメートル（ｎｍ）の粒径を有する第１の多結晶基板；及び
   前記第１の多結晶基板内に形成された第１の多孔質層であって、前記第１の多孔質層は多様なチャネルを含む、第１の多孔質層；
   を有する構造体であって、
   前記多様なチャネルは、グラフェンで被覆されている、構造体。
2. ２００乃至５００ナノメートル（ｎｍ）の粒径を有する第２の多結晶基板;
   前記第２の多結晶基板内に形成された第２の多孔質層であって、前記第２の多孔質層は多様なチャネルを含み、各チャネルは前記第２の多結晶基板の多孔質表面に対して開口を有する第２の多孔質層；及び
   前記第１の多結晶基板と第２の多結晶基板との間に形成された絶縁材料であって、前記第１の多孔質層の各チャネルは前記第１の多結晶基板の多孔質表面に対して開口を含む絶縁材料、
   をさらに有する請求項１に記載の構造体。
3. 前記第１及び第２の多結晶基板の少なくとも１個は、ケイ素、炭化ケイ素、ゲルマニウム、炭素、スズ及び多孔質材料を作成するためにエッチング可能であるいずれか他の材料の少なくとも１個を有する、請求項２に記載の構造体。
4. 前記第１及び第２の多結晶基板の少なくとも１個はケイ素及び炭化ケイ素の少なくとも１個を有する、請求項２に記載の構造体。
5. 前記第１及び第２の多結晶基板はそれぞれ厚さ１ミリメートル未満である、請求項２に記載の構造体。
6. 前記第１の多孔質層はポアサイズ約２０ナノメートル（ｎｍ）を有する、請求項１に記載の構造体。
7. 前記第１及び第２の多結晶基板の粒径は２５０乃至３５０ナノメートル（ｎｍ）である、請求項２に記載の構造体。
8. フォノン散乱が結晶粒界散乱に対して優勢になる、２００乃至５００ナノメートル（ｎｍ）の結晶粒径を識別するステップ；
   前記結晶粒径を有する多結晶基板を得るステップ：
   前記多結晶基板内に多孔質層を形成するステップであって、前記多孔質層は多様なチャネルを含むステップ；及び
   前記多孔質層を４００℃よりも高い温度で処理するステップであって、これにより、前記多孔質層の各チャネルに、グラフェンが被覆されるステップ
   を有する、エネルギー貯蔵デバイスを構築する方法。
9. 前記多結晶基板内に多孔質層を形成するステップは、前記多結晶基板をアノードエッチングすることにより行われ、前記多孔質層の各チャネルは前記多結晶基板の多孔質表面に対して開口を有する、請求項８に記載の方法。
10. 多結晶基板材料を得る前記ステップは、溶融基板材料を炭化ケイ素ローラーを通して押し出すステップを包含し、前記溶融基板材料はホウ素をドープしたシリコンを有する、請求項８に記載の方法。
11. 前記押し出すステップは、前記基板に、フォノン散乱が結晶粒界散乱に対して優勢になる粒径を有する多結晶構造が得られるような冷却速度で、実施される請求項１０に記載の方法。
12. 第１の導電性構造体；
    第２の導電性構造体；および
    前記第１の導電性構造体を前記第２の導電性構造体から分離する電気絶縁体、
    を有するエネルギー貯蔵デバイスであって、
    前記第１の導電性構造体及び第２の導電性構造体の少なくとも１つは、２００乃至５００ナノメートル（ｎｍ）の粒径を有する多結晶基板を有し、
    前記多結晶基板内には多孔質層が形成され、該多孔質層は、多様なチャネルを含み、各チャネルは前記多結晶基板の多孔質表面に対して開口を有し、
    前記多様なチャネルは、グラフェンで被覆されている、エネルギー貯蔵デバイス。
13. 前記多結晶基板は、ケイ素、炭化ケイ素、ゲルマニウム、炭素、スズ及び多孔質材料を作成するためにエッチング可能であるいずれか他の材料の少なくとも１個を有する、請求項１２に記載のエネルギー貯蔵デバイス。
14. 前記多結晶基板は厚さ１ミリメートル未満である、請求項１２に記載のエネルギー貯蔵デバイス。
15. 前記多結晶基板はケイ素を有する、請求項１２に記載のエネルギー貯蔵デバイス。
16. 前記多結晶基板は炭化ケイ素を有する、請求項１２に記載のエネルギー貯蔵デバイス。
17. 前記多結晶基板の粒径は２５０乃至３５０ナノメートル（ｎｍ）である、請求項１２に記載のエネルギー貯蔵デバイス。
18. 基板；
    前記基板の上のマイクロプロセッサ；及び
    前記マイクロプロセッサと関連したエネルギー貯蔵デバイスであって、前記貯蔵デバイスは第１の導電性構造体；第２の導電性構造体；前記両構造体を互いに分離する電気絶縁体を有し、前記第１の導電性構造体及び第２の導電性構造体の少なくとも１つは、２００乃至５００ナノメートル（ｎｍ）の粒径を有する多結晶基板を有する、エネルギー貯蔵デバイス；
    を有し、
    前記多結晶基板は多孔質層を有し、前記多孔質層は多様なチャネルを含み、各チャネルは前記多結晶基板の多孔質表面に対して開口を有し、
    前記多様なチャネルは、グラフェンで被覆されている、デバイス。
19. 前記多結晶基板は、ケイ素、炭化ケイ素、ゲルマニウム、炭素、スズ及び材料内に多孔質構造体を作成するためにアノードエッチング可能であるいずれか他の材料の少なくとも１個を有する、請求項１８に記載のデバイス。
20. 前記多結晶基板は厚さ１ミリメートル未満である、請求項１８に記載のデバイス。
21. 前記多孔質層は、前記基板の側面から前記基板の一部内へと延びる多様なチャネルを含む、請求項１８に記載のデバイス。
22. 前記多結晶基板はケイ素を有する、請求項１８に記載のデバイス。
23. 前記多結晶基板は炭化ケイ素を有する、請求項１８に記載のデバイス。
24. 前記多結晶基板の粒径は２５０乃至３５０ナノメートル（ｎｍ）である、請求項１８に記載のデバイス。

Images