JP5899609B2 - Multilayer ceramic capacitor and manufacturing method thereof - Google Patents

Multilayer ceramic capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP5899609B2
JP5899609B2 JP2010177652A JP2010177652A JP5899609B2 JP 5899609 B2 JP5899609 B2 JP 5899609B2 JP 2010177652 A JP2010177652 A JP 2010177652A JP 2010177652 A JP2010177652 A JP 2010177652A JP 5899609 B2 JP5899609 B2 JP 5899609B2
Authority
JP
Japan
Prior art keywords
conductive layer
ceramic
pair
ceramic body
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010177652A
Other languages
Japanese (ja)
Other versions
JP2012038917A (en
Inventor
堤野 正視
正視 堤野
岩永 俊之
俊之 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010177652A priority Critical patent/JP5899609B2/en
Publication of JP2012038917A publication Critical patent/JP2012038917A/en
Application granted granted Critical
Publication of JP5899609B2 publication Critical patent/JP5899609B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、積層セラミックコンデンサ等のセラミック電子部品およびその製造方法に関する。   The present invention relates to a ceramic electronic component such as a multilayer ceramic capacitor and a manufacturing method thereof.

セラミック電子部品の外部電極は、通常セラミック素体の端面を外部電極用導電性ペースト中にディッピングすることにより形成される。この場合、外部電極用導電性ペーストのレオロジー等の影響で、外部電極のe寸部分(セラミック素体の主面と側面に回りこんだ部分)の中央部が厚く盛り上がった形状になる。
このような形状の外部電極を有するセラミック電子部品に熱衝撃が加わると、外部電極の熱収縮の応力がセラミック素体から外部電極を引き剥がすように作用し、e寸端部からセラミック素体内部に向けてクラックが発生するおそれがある。
The external electrode of the ceramic electronic component is usually formed by dipping the end face of the ceramic body into the external electrode conductive paste. In this case, due to the influence of the rheology and the like of the conductive paste for external electrodes, the central portion of the e dimension portion of the external electrode (the portion that wraps around the main surface and the side surface of the ceramic body) is thickly raised.
When a thermal shock is applied to a ceramic electronic component having such an external electrode, the thermal contraction stress of the external electrode acts to peel the external electrode from the ceramic body, There is a risk that cracks will occur.

上記の問題を解決するために、例えば、特許文献1では、端面のみに外部電極を形成することにより、上記応力によるクラックの発生を防止することが提案されている。
しかしながら、特許文献1に開示されたセラミック電子部品の構造では、実装面に外部電極が回り込まないため、半田付け性が悪くなるという問題があった。
そこで、この問題を解決するために、特許文献2に示されるように、端面の厚膜電極を覆うようにしてめっき膜を形成したセラミック電子部品が提案されている。
In order to solve the above problem, for example, in Patent Document 1, it is proposed to prevent the occurrence of cracks due to the stress by forming an external electrode only on the end face.
However, the structure of the ceramic electronic component disclosed in Patent Document 1 has a problem that solderability is deteriorated because the external electrode does not go around the mounting surface.
In order to solve this problem, as disclosed in Patent Document 2, a ceramic electronic component in which a plating film is formed so as to cover the thick film electrode on the end face has been proposed.

特開平10−199752号公報Japanese Patent Laid-Open No. 10-199752 特開平11−026284号公報JP-A-11-026284

しかしながら、特許文献2において提案されたセラミック電子部品の構造では、e寸部分に回り込んだめっき膜が一定の厚みで形成されているため、セラミック電子部品に熱衝撃が加わった際、e寸端部において熱収縮応力が低減されず、再びセラミック電子部品に対してクラックが発生するといった問題が生じた。   However, in the structure of the ceramic electronic component proposed in Patent Document 2, since the plating film that wraps around the e-dimension portion is formed with a certain thickness, when the thermal shock is applied to the ceramic electronic component, the e-dimension end The heat shrinkage stress was not reduced in the part, and there was a problem that cracks occurred again in the ceramic electronic component.

それゆえに、この発明の主たる目的は、セラミック電子部品の製造時において、クラックの発生を防止するセラミック電子部品およびその製造方法を提供することである。   SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a ceramic electronic component that prevents the occurrence of cracks during the manufacture of the ceramic electronic component and a method for manufacturing the same.

この発明にかかる積層セラミックコンデンサは、互いに対向する一対の主面と、互いに対向する一対の側面と、誘電体からなる複数のセラミック層及び複数のセラミック層に挟まれるように交互に形成される少なくとも一対の内部電極と、を備えるセラミック素体と、セラミック素体の端面上に内部電極に接続されるように形成された一対の外部電極とを備えるセラミック電子部品であって、少なくとも一対の内部電極の各対は、それぞれ、一方の内部電極の一端部がセラミック素体の一方端面に延びて形成されるとともに、他方の内部電極の一端部がセラミック素体の他方端面に延びて形成され、外部電極は、端面上に形成され、かつ、主面上および側面上のいずれにも回り込まない第1の導電層と、第1の導電層を被覆するようにして端面上に形成され、かつ、主面上および側面上に回り込んだ第2の導電層とを有し、第1の導電層はNi焼結金属を含み、第2の導電層はCuめっき金属を含み、第2の導電層は、主面上および側面上において、端面から遠ざかるにつれて薄くなるように形成されており、主面上および側面上に接触するように形成されている第2の導電層の一対の端面を結ぶ方向の長さは、第1の導電層上に形成されている第2の導電層の一対の端面を結ぶ方向の厚みよりも長く、セラミック素体を積層方向から見たときに、第2の導電層と内部電極とがオーバーラップする領域では前記第2の導電層と前記セラミック素体とが直接接触し、セラミック素体を積層方向から見たときに、第2の導電層の端部は、端面には引き出されていない側の内部電極に架かるように形成されていることを特徴とする、セラミック電子部品である。
また、この発明にかかる積層セラミックコンデンサでは、第1の導電層に含まれる焼結金属と、第2の導電層に含まれるめっき金属とが同じ金属であることが好ましい。
この発明にかかる積層セラミックコンデンサの製造方法は、互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、誘電体からなる複数のセラミック層及び複数のセラミック層に挟まれるように交互に形成される少なくとも一対の内部電極と、を備えるセラミック素体を準備する工程と、主面上および側面上のいずれにも回り込まないようにして、端面上に内部電極に接続されるようにNiを含む導電性ペーストを塗布し、焼き付けることにより、第1の導電層を形成する工程と、セラミック素体にめっき処理を施し、第1の導電層を被覆するようにして、かつ、主面上および側面上に回り込むようにして、かつ、端面から遠ざかるにつれて薄くなるようにして、Cuを含むストライクめっきにより第2の導電層を形成する工程とを備え、第2の導電層を形成する工程は、主面上および側面上に接触するように形成されている第2の導電層の一対の端面を結ぶ方向の長さが、セラミック素体の一方端面からセラミック素体の一方端面には引き出されていない内部電極の一端部までの一対の端面を結ぶ方向の長さよりも長く、セラミック素体を積層方向から見たときに、第2の導電層と内部電極とがオーバーラップする領域では前記第2の導電層と前記セラミック素体とが直接接触し、セラミック素体を積層方向から見たときに、第2の導電層の端部は、端面には引き出されていない側の内部電極に架かるように形成されることを特徴とする、セラミック電子部品の製造方法である。
また、この発明にかかる積層セラミックコンデンサの製造方法では、第1の導電層が焼結金属を含み、第2の導電層がめっき金属を含み、第1の導電層に含まれる焼結金属と、第2の導電層に含まれるめっき金属とが同じ金属により形成され、第2の導電層を熱処理する工程を含むことが好ましい。
The multilayer ceramic capacitor according to the present invention is formed at least alternately so as to be sandwiched between a pair of main surfaces facing each other, a pair of side surfaces facing each other, a plurality of ceramic layers made of a dielectric, and a plurality of ceramic layers. A ceramic electronic component comprising: a ceramic body comprising a pair of internal electrodes; and a pair of external electrodes formed on the end face of the ceramic body so as to be connected to the internal electrodes, wherein at least a pair of internal electrodes Each pair is formed by extending one end of one internal electrode to one end surface of the ceramic body and extending one end of the other internal electrode to the other end surface of the ceramic body. The electrode is formed on the end surface and does not wrap around the main surface or the side surface, and the electrode covers the first conductive layer. And a second conductive layer formed on the main surface and on the side surface. The first conductive layer includes Ni sintered metal, and the second conductive layer includes Cu plated metal. The second conductive layer is formed on the main surface and the side surface so as to become thinner as the distance from the end surface increases, and is formed so as to be in contact with the main surface and the side surface. The length in the direction connecting the pair of end faces is longer than the thickness in the direction connecting the pair of end faces of the second conductive layer formed on the first conductive layer, and the ceramic body is viewed from the stacking direction. Sometimes, in the region where the second conductive layer and the internal electrode overlap, the second conductive layer and the ceramic body are in direct contact, and when the ceramic body is viewed from the stacking direction , end portions of the conductive layer is either rack to the internal electrode on the side not drawn to the end face Characterized in that it is formed as a ceramic electronic component.
In the multilayer ceramic capacitor according to the present invention, the sintered metal contained in the first conductive layer and the plating metal contained in the second conductive layer are preferably the same metal.
A method of manufacturing a multilayer ceramic capacitor according to the present invention includes a pair of main surfaces facing each other, a pair of side surfaces facing each other, a pair of end surfaces facing each other, a plurality of ceramic layers and a plurality of ceramic layers made of a dielectric. A step of preparing a ceramic body comprising at least a pair of internal electrodes alternately formed so as to be sandwiched between the inner surface and the internal electrode on the end surface so as not to wrap around the main surface and the side surface By applying and baking a conductive paste containing Ni so as to be connected, a process of forming the first conductive layer, and a plating process is performed on the ceramic body so as to cover the first conductive layer In addition, the second plating is performed by strike plating containing Cu so as to wrap around the main surface and the side surface and to become thinner as the distance from the end surface increases. Forming a conductive layer, and the step of forming the second conductive layer includes a length in a direction connecting a pair of end surfaces of the second conductive layer formed in contact with the main surface and the side surface. Is longer than the length in the direction connecting the pair of end faces from one end face of the ceramic element body to one end face of the internal electrode that is not drawn to the one end face of the ceramic element body , and the ceramic element body is viewed from the stacking direction. Sometimes, in the region where the second conductive layer and the internal electrode overlap, the second conductive layer and the ceramic body are in direct contact, and when the ceramic body is viewed from the stacking direction , An end portion of a conductive layer is formed so as to span an internal electrode on a side not drawn out on an end face.
In the method for manufacturing a multilayer ceramic capacitor according to the present invention, the first conductive layer includes a sintered metal, the second conductive layer includes a plated metal, and the sintered metal included in the first conductive layer; It is preferable that the plating metal contained in the second conductive layer is formed of the same metal and includes a step of heat-treating the second conductive layer.

この発明にかかる積層セラミックコンデンサによれば、主面上および側面上に形成される第2の導電層の厚みが一対の端面から遠ざかるにつれて薄くなるため、第2の導電層の先端部が最も薄く形成されているので、セラミック電子部品の製造時において、セラミック電子部品に熱衝撃が加わった場合でも、第2の導電層の先端部に加わる熱収縮応力が小さくなり、セラミック電子部品に対するクラックの発生を防止することができるセラミック電子部品を得ることができる。
また、この発明にかかる積層セラミックコンデンサでは、第1の導電層に含まれる焼結金属と第2の導電層に含まれるめっき金属とが同じ金属とした上で、第2の導電層の形成後に熱処理を加えることで、層間において金属どうしが拡散し合うことから、第1の導電層と第2の導電層との固着力を高めることができる。
さらに、この発明にかかる積層セラミックコンデンサの製造方法によれば、主面上および側面上に形成される第2の導電層の厚みが一対の端面から遠ざかるにつれて薄くなるようにストライクめっきにより形成され、第2の導電層の先端部が最も薄く形成されるので、セラミック電子部品の製造時において、セラミック電子部品に熱衝撃が加わった場合でも、第2の導電層の先端部に加わる熱収縮応力が小さくなることから、セラミック電子部品に対するクラックの発生を防止しうる、セラミック電子部品を製造することができる。
また、この発明にかかる積層セラミックコンデンサの製造方法によれば、第1の導電層に含まれる焼結金属と、第2の導電層に含まれるめっき金属とが同じ金属により形成され、第2の導電層の形成後に熱処理する工程を含めることで、第1の導電層と第2の導電層との間において金属どうしが拡散し合うことから、第1の導電層と第2の導電層との固着力を高めたセラミック電子部品を製造することができる。
According to the multilayer ceramic capacitor according to the present invention, the thickness of the second conductive layer formed on the main surface and the side surface decreases as the distance from the pair of end surfaces increases, so the tip of the second conductive layer is the thinnest. Therefore, even when a thermal shock is applied to the ceramic electronic component during the manufacture of the ceramic electronic component, the thermal contraction stress applied to the tip of the second conductive layer is reduced, and cracks are generated in the ceramic electronic component. Thus, a ceramic electronic component capable of preventing the above can be obtained.
In the multilayer ceramic capacitor according to the present invention, the sintered metal contained in the first conductive layer and the plated metal contained in the second conductive layer are made the same metal, and then the second conductive layer is formed. By applying the heat treatment, the metals diffuse between the layers, so that the adhesion between the first conductive layer and the second conductive layer can be increased.
Furthermore, according to the method for manufacturing a multilayer ceramic capacitor according to the present invention, the thickness of the second conductive layer formed on the main surface and the side surface is formed by strike plating so that the thickness decreases as the distance from the pair of end surfaces increases. Since the tip of the second conductive layer is formed to be the thinnest, even when a thermal shock is applied to the ceramic electronic component during the manufacture of the ceramic electronic component, the thermal contraction stress applied to the tip of the second conductive layer is Therefore, it is possible to manufacture a ceramic electronic component that can prevent generation of cracks in the ceramic electronic component.
According to the method for manufacturing a multilayer ceramic capacitor according to the present invention, the sintered metal contained in the first conductive layer and the plating metal contained in the second conductive layer are formed of the same metal, By including a heat treatment step after the formation of the conductive layer, the metals diffuse between the first conductive layer and the second conductive layer, so that the first conductive layer and the second conductive layer It is possible to manufacture a ceramic electronic component with increased adhesion.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明にかかるセラミック電子部品の外観の一例を示す一部を切り欠いた概略斜視図である。It is the schematic perspective view which notched a part which shows an example of the external appearance of the ceramic electronic component concerning this invention. この発明にかかる図1に記載のセラミック電子部品のA−A線における断面を示す断面図解図である。FIG. 2 is an illustrative sectional view showing a section taken along line AA of the ceramic electronic component shown in FIG. 1 according to the present invention. この発明にかかるセラミック電子部品の一例を示す図2の断面図解図の部分拡大図である。It is the elements on larger scale of the cross-section figure of FIG. 2 which shows an example of the ceramic electronic component concerning this invention.

本発明にかかるセラミック電子部品の一実施形態について説明する。図1は、電子部品素体であるセラミック素体と外部電極とにより構成されたセラミック電子部品の外観の一例である概略斜視図を示し、図2は、図1に示されるセラミック電子部品のA−A線における断面を示す断面図解図を示す。また、図3は、この実施形態にかかるセラミック電子部品の一例の図2の断面図解図の部分拡大図を示す。なお、図1に記載のセラミック電子部品の概略斜視図においては、その一部を切り欠いて表示しているが、本実施形態におけるセラミック電子部品は実際には切り欠かれていない。   An embodiment of a ceramic electronic component according to the present invention will be described. FIG. 1 is a schematic perspective view showing an example of the appearance of a ceramic electronic component constituted by a ceramic element body that is an electronic component element body and external electrodes, and FIG. 2 is an A of the ceramic electronic component shown in FIG. The cross-section solution figure which shows the cross section in the -A line | wire is shown. Moreover, FIG. 3 shows the elements on larger scale of the cross-section figure of FIG. 2 of an example of the ceramic electronic component concerning this embodiment. In the schematic perspective view of the ceramic electronic component shown in FIG. 1, a part of the ceramic electronic component is notched, but the ceramic electronic component in the present embodiment is not actually cut away.

この実施形態にかかるセラミック電子部品10は、電子部品素体である積層セラミックコンデンサのセラミック素体12(積層体)と、セラミック素体12の表面に形成される外部電極14aおよび14bとを含む。   A ceramic electronic component 10 according to this embodiment includes a ceramic body 12 (laminated body) of a multilayer ceramic capacitor, which is an electronic component body, and external electrodes 14 a and 14 b formed on the surface of the ceramic body 12.

この実施形態にかかるセラミック電子部品10に用いられるセラミック素体12は、例えば、略直方体に形成され、互いに対向する一方主面26aおよび他方主面26bと、互いに対向する一方側面28aおよび他方側面28bと、互いに対向する一方端面30aおよび他方端面30bとを有する。なお、セラミック素体12は、角部32および稜部34に丸みがつけられていることが好ましい。   The ceramic body 12 used in the ceramic electronic component 10 according to this embodiment is formed in, for example, a substantially rectangular parallelepiped shape, and has one main surface 26a and the other main surface 26b facing each other, and one side surface 28a and the other side surface 28b facing each other. And one end face 30a and the other end face 30b facing each other. The ceramic body 12 preferably has rounded corners 32 and ridges 34.

セラミック素体12は、誘電体からなる多数のセラミック層22を含む。
セラミック層22には、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。その他、PZT系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックを用いることもできる。
The ceramic body 12 includes a number of ceramic layers 22 made of a dielectric.
For the ceramic layer 22, for example, a dielectric ceramic composed of main components such as BaTiO 3 , CaTiO 3 , SrTiO 3 , and CaZrO 3 can be used. Moreover, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components. In addition, piezoelectric ceramics such as PZT ceramics, semiconductor ceramics such as spinel ceramics, and magnetic ceramics such as ferrite can also be used.

また、焼成後のセラミック層22の厚みは、0.5〜10μmであることが好ましい。   Moreover, it is preferable that the thickness of the ceramic layer 22 after baking is 0.5-10 micrometers.

セラミック素体12は、複数のセラミック層22に挟まれるように内部電極24aおよび24bを有する。内部電極24aおよび24bは、そのセラミック素体12を構成するセラミック層22に挟まれるように、交互に形成される。この場合、内部電極24aは一端部がセラミック素体12の一方端面30aに延びて形成され、内部電極24bは一端部がセラミック素体12の他方端面30bに延びて形成される。また、内部電極24aおよび24bは、中間部および他端部がセラミック層22を介して重なり合うように形成される。したがって、このセラミック素体12は、内部にセラミック層22を介して複数の内部電極24aおよび24bが設けられた積層構造を有する。
内部電極24aおよび24bには、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。焼成後の内部電極24aおよび24bの厚みは、0.3〜2.0μmであることが好ましい。
The ceramic body 12 has internal electrodes 24 a and 24 b so as to be sandwiched between a plurality of ceramic layers 22. The internal electrodes 24 a and 24 b are alternately formed so as to be sandwiched between the ceramic layers 22 constituting the ceramic body 12. In this case, the internal electrode 24 a is formed with one end extending to one end face 30 a of the ceramic body 12, and the internal electrode 24 b is formed with one end extending to the other end face 30 b of the ceramic body 12. The internal electrodes 24 a and 24 b are formed so that the intermediate portion and the other end portion overlap with each other with the ceramic layer 22 interposed therebetween. Therefore, the ceramic body 12 has a laminated structure in which a plurality of internal electrodes 24 a and 24 b are provided via the ceramic layer 22.
For the internal electrodes 24a and 24b, for example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used. The thickness of the internal electrodes 24a and 24b after firing is preferably 0.3 to 2.0 μm.

セラミック素体12の一方端面30aには、外部電極14aが内部電極24aに接続されるように形成される。同様に、セラミック素体12の他方端面30bには、外部電極14bが内部電極24bに接続されるように形成される。
外部電極14aは、第1の導電層16a、第2の導電層18aおよび第3の導電層20aを有し、外部電極14bは、第1の導電層16b、第2の導電層18bおよび第3の導電層20bを有する。
The external electrode 14a is formed on one end face 30a of the ceramic body 12 so as to be connected to the internal electrode 24a. Similarly, the external electrode 14b is formed on the other end surface 30b of the ceramic body 12 so as to be connected to the internal electrode 24b.
The external electrode 14a includes a first conductive layer 16a, a second conductive layer 18a, and a third conductive layer 20a, and the external electrode 14b includes a first conductive layer 16b, a second conductive layer 18b, and a third conductive layer. The conductive layer 20b is provided.

第1の導電層16aは、セラミック素体12の一方端面30a上に形成され、第1の導電層16bは、セラミック素体12の他方端面30b上に形成される。これにより、一方端面30aに引き出されている内部電極24aと第1の導電層16aとが導通し、他方端面30bに引き出されている内部電極24bと第1の導電層16bとが導通する。また、第1の導電層16aは、一方主面26a上および一方側面28a上に回り込まないように形成され、第1の導電層16bは、他方主面26bおよび他方側面28b上に回り込まないように形成される。なお、第1の導電層16aは、一方端面30a上にのみに形成されていてもよく、一方端面30aに隣接する角部26や稜部28にかかるように形成されていてもよい。同様に、第1の導電層16bは、他方端面30b上にのみ形成されていてもよく、他方端面30bに隣接する角部26や稜部28にかかるように形成されていてもよい。   The first conductive layer 16 a is formed on one end face 30 a of the ceramic body 12, and the first conductive layer 16 b is formed on the other end face 30 b of the ceramic body 12. As a result, the internal electrode 24a drawn to the one end face 30a and the first conductive layer 16a are electrically connected, and the internal electrode 24b drawn to the other end face 30b and the first conductive layer 16b are electrically connected. The first conductive layer 16a is formed so as not to wrap around the one main surface 26a and the one side surface 28a, and the first conductive layer 16b does not wrap around the other main surface 26b and the other side surface 28b. It is formed. The first conductive layer 16a may be formed only on the one end surface 30a, or may be formed so as to cover the corner portion 26 or the ridge portion 28 adjacent to the one end surface 30a. Similarly, the first conductive layer 16b may be formed only on the other end surface 30b, or may be formed so as to cover the corner portion 26 or the ridge portion 28 adjacent to the other end surface 30b.

第1の導電層16aおよび16bは、焼結金属を含む。この焼結金属としては、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等が用いられる。第1の導電層16aおよび16bは、ガラスを含むことが好ましい。
なお、第1の導電層16aおよび16bは、セラミック素体12、内部電極24aおよび24bと同時焼成したコファイア法により形成されてもよく、既に焼成したセラミック素体上に導電性ペーストを塗布して焼き付けたポストファイア法により形成されてもよい。
第1の導電層16aおよび16bの厚みは、3〜20μmであることが好ましい。
The first conductive layers 16a and 16b include a sintered metal. As this sintered metal, Cu, Ni, Ag, Pd, Ag—Pd alloy, Au, or the like is used. The first conductive layers 16a and 16b preferably include glass.
The first conductive layers 16a and 16b may be formed by a cofire method in which the ceramic body 12 and the internal electrodes 24a and 24b are simultaneously fired, and a conductive paste is applied on the already fired ceramic body. It may be formed by a baked postfire method.
The thickness of the first conductive layers 16a and 16b is preferably 3 to 20 μm.

第2の導電層18aは、第1の導電層16aを被覆するようにして、一方端面30a上に形成され、第2の導電層18bは、第1の導電層16bを被覆するようにして、他方端面30b上に形成される。また、第2の導電層18aは、一方主面26a上および一方側面28a上に回り込むように形成され、第2の導電層18bは、他方主面26b上および他方側面28b上に回り込むように形成される。
第2の導電層18aは、一方主面26a上および一方側面28a上において、一方端面30aから遠ざかるにつれて薄くなるように形成され、第2の導電層18bは、他方主面26b上および他方側面28b上において、他方端面30bから遠ざかるにつれて薄くなるように形成される。
上記のように、第2の導電層18aは、一方端面30aから遠ざかるにつれてその厚みが薄くなっており、第2の導電層18bは、他方端面30bから遠ざかるにつれてその厚みが薄くなっていくため、図3に示すように、第2の導電層18aおよび18bは、その先端おいて鋭利な断面形状になりうる。
The second conductive layer 18a is formed on one end face 30a so as to cover the first conductive layer 16a, and the second conductive layer 18b is formed so as to cover the first conductive layer 16b. It is formed on the other end face 30b. The second conductive layer 18a is formed so as to wrap around the one main surface 26a and the one side surface 28a, and the second conductive layer 18b is formed so as to wrap around the other main surface 26b and the other side surface 28b. Is done.
Second conductive layer 18a is formed on one main surface 26a and one side surface 28a so as to become thinner as it goes away from one end surface 30a. Second conductive layer 18b is formed on the other main surface 26b and the other side surface 28b. On the upper side, it is formed so as to become thinner as it goes away from the other end face 30b.
As described above, the thickness of the second conductive layer 18a decreases as it moves away from the one end face 30a, and the thickness of the second conductive layer 18b decreases as it moves away from the other end face 30b. As shown in FIG. 3, the second conductive layers 18a and 18b can have a sharp cross-sectional shape at their tips.

第2の導電層18aおよび18bはめっき金属を含む。このめっき金属としては、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等が用いられる。
なお、第1の導電層16aおよび16bに含まれる焼結金属と、第2の導電層18aおよび18bに含まれるめっき金属とは、同じ金属であることが好ましい。なぜなら、同じ金属により形成される方が、なじみがよく、例えば、第2の導電層18aおよび18bの形成後に熱処理を加える場合等において、第1の導電層16aと第2の導電層18aおよび第1の導電層16bと第2の導電層18bのそれぞれの層の間において金属どうしが拡散し合い、第1の導電層16aと第2の導電層18aとの固着力、および第1の導電層16bと第2の導電層18bとの固着力が高められるからである。
第2の導電層18aおよび18bの厚みは、1〜10μmであることが好ましい。
The second conductive layers 18a and 18b include a plating metal. As the plating metal, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like is used.
The sintered metal contained in the first conductive layers 16a and 16b and the plated metal contained in the second conductive layers 18a and 18b are preferably the same metal. This is because it is better to be formed of the same metal. For example, when heat treatment is performed after the formation of the second conductive layers 18a and 18b, the first conductive layer 16a, the second conductive layer 18a, and the second conductive layer 18a Metals diffuse between each of the first conductive layer 16b and the second conductive layer 18b, the adhesion between the first conductive layer 16a and the second conductive layer 18a, and the first conductive layer This is because the adhesive force between 16b and the second conductive layer 18b is increased.
The thickness of the second conductive layers 18a and 18b is preferably 1 to 10 μm.

第3の導電層20aおよび20bは、実装基板に対するセラミック電子部品10の実装性を考慮すると形成されているのが好ましい。
この場合、第3の導電層20aは、第2の導電層18aを被覆するようにして、一方端面30a上に形成され、第3の導電層20bは、第2の導電層18bを被覆するようにして、他方端面30b上に形成される。また、第3の導電層20aは、一方主面26a上および一方側面28a上に回りこむように形成され、第3の導電層20bは、他方主面26b上および他方側面28b上に回り込むように形成される。
The third conductive layers 20a and 20b are preferably formed in consideration of the mountability of the ceramic electronic component 10 on the mounting substrate.
In this case, the third conductive layer 20a is formed on the one end face 30a so as to cover the second conductive layer 18a, and the third conductive layer 20b is covered with the second conductive layer 18b. Thus, it is formed on the other end face 30b. The third conductive layer 20a is formed so as to wrap around the one main surface 26a and the one side surface 28a, and the third conductive layer 20b is formed so as to wrap around the other main surface 26b and the other side surface 28b. Is done.

第3の導電層20aおよび20bは、めっき金属を含む。めっき金属としては、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金等が用いられる。
また、第3の導電層20aおよび20bは、複数の層から構成されていてもよい。例えば、下層がNi、上層がSnの2層構造等を採用することができる。
The third conductive layers 20a and 20b include a plated metal. As the plating metal, one kind of metal selected from the group consisting of Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, and Zn or an alloy containing the metal is used.
The third conductive layers 20a and 20b may be composed of a plurality of layers. For example, a two-layer structure in which the lower layer is Ni and the upper layer is Sn can be employed.

続いて、本発明にかかるセラミック電子部品10の製造方法の一実施形態について説明する。
まず、セラミックグリーンシート、内部電極用導電性ペーストおよび第1の導電層となる第1の外部電極用導電性ペーストを準備する。セラミックグリーンシートや各種導電性ペーストには、バインダ樹脂および溶剤が含まれるが、公知のバインダ樹脂や有機溶剤を用いることができる。また、第1の外部電極用導電性ペーストには、ガラス成分が含まれることが好ましい。
そして、セラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極のパターンが形成される。それから、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に内部電極のパターンが印刷されたセラミックグリーンシートが順次所定枚数積層され、その上に内部電極のパターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、生のマザー積層体が作製される。このマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
その後、生のマザー積層体が所定のサイズにカットされ、生の積層体が切り出される。このとき、バレル研磨などにより積層体の角部や稜部に丸みをつけてもよい。
続いて、切り出された生の積層体が焼成され、積層体であるセラミック素体が生成される。なお、焼成温度は、セラミックの材料や内部電極の材料に依存するが、900〜1300℃であることが好ましい。
そして、セラミック素体の両端面に外部電極用導電性ペーストをディップ工法によって塗布し、焼き付け、第1の導電層を形成する。このとき、一方端面に塗布される導電性ペーストは、セラミック素体の一方主面および一方側面に回り込まないように塗布され、他方端面に塗布される導電性ペーストは、セラミック素体の他方主面および他方側面に回り込まないように塗布される。焼き付け温度は、700〜900℃であることが好ましい。
Then, one Embodiment of the manufacturing method of the ceramic electronic component 10 concerning this invention is described.
First, a ceramic green sheet, a conductive paste for internal electrodes, and a first conductive paste for external electrodes to be a first conductive layer are prepared. The ceramic green sheet and various conductive pastes include a binder resin and a solvent, and a known binder resin or organic solvent can be used. Further, the first external electrode conductive paste preferably contains a glass component.
Then, the internal electrode conductive paste is printed in a predetermined pattern on the ceramic green sheet by, for example, screen printing, and the internal electrode pattern is formed on the ceramic green sheet. Then, a predetermined number of ceramic green sheets for outer layers on which no internal electrode pattern is printed are stacked, and a predetermined number of ceramic green sheets on which the pattern of internal electrodes is printed are sequentially stacked. A predetermined number of unprinted outer layer ceramic green sheets are laminated to produce a raw mother laminate. This mother laminated body is pressure-bonded in the laminating direction by means such as an isostatic press as required.
Thereafter, the raw mother laminate is cut into a predetermined size, and the raw laminate is cut out. At this time, the corners and ridges of the laminate may be rounded by barrel polishing or the like.
Subsequently, the cut raw laminate is fired to produce a ceramic body that is a laminate. The firing temperature depends on the ceramic material and the internal electrode material, but is preferably 900 to 1300 ° C.
Then, a conductive paste for external electrodes is applied to both end faces of the ceramic body by a dip method, and baked to form a first conductive layer. At this time, the conductive paste applied to one end surface is applied so as not to wrap around the one main surface and one side surface of the ceramic body, and the conductive paste applied to the other end surface is the other main surface of the ceramic body. And it is applied so as not to wrap around the other side. The baking temperature is preferably 700 to 900 ° C.

そして、電解めっきを施し、第1の導電層を被覆するようにして、第2の導電層を形成する。第1の導電層を核としてめっきが成長し、第2の導電層が一方主面および他方主面ならびに一方側面および他方側面に回り込む。
なお、電解めっきの中でも、ストライクめっきを用いると、横方向(すなわち、一方端面および他方端面から遠ざかる方向)のめっき成長が促進されやすく、一方端面および他方端面から遠ざかるにつれて厚みが薄くなる。
Then, electrolytic plating is performed to form the second conductive layer so as to cover the first conductive layer. Plating grows using the first conductive layer as a nucleus, and the second conductive layer wraps around one main surface and the other main surface, one side surface and the other side surface.
Of the electrolytic plating, when strike plating is used, the growth of plating in the lateral direction (that is, the direction away from the one end face and the other end face) is easily promoted, and the thickness decreases as the distance from the one end face and the other end face increases.

ここで、本実施形態におけるストライクめっきの条件の一例を表1に示す。   Here, Table 1 shows an example of the strike plating conditions in the present embodiment.

Figure 0005899609
Figure 0005899609

なお、本発明においては、無電解めっきは適切ではない。なぜなら、無電解めっきの場合、セラミック素体の一方主面および他方主面ならびに一方側面および他方側面の回り込み部分に触媒を付与してからめっきを成長させることになるが、一方端面側および他方端面側から先端にかけて一律の厚みでめっきが成長するため、一方端面および他方端面から遠ざかるにつれて厚みが薄くなる形状を実現することが困難となるからである。   In the present invention, electroless plating is not appropriate. This is because, in the case of electroless plating, the first main surface and the other main surface of the ceramic body and the plating are grown after applying a catalyst to the wraparound portion of the one side surface and the other side surface. This is because, since the plating grows with a uniform thickness from the side to the tip, it becomes difficult to realize a shape in which the thickness decreases as the distance from the one end surface and the other end surface increases.

また、第2の導電層の形成後、第2の導電層を熱処理してもよい。この熱処理を行うことにより、第1の導電層と第2の導電層との固着力が向上し、また、第2の導電層とセラミック素体との固着力が向上しうる。さらに、この熱処理を行うことにより、第2の導電層の形成時に、セラミック素体に侵入した、あるいは第2の導電層とセラミック素体との界面に残留しためっき液の残渣を除去することができる。これにより、セラミック電子部品の信頼性を向上させることができる。この熱処理の温度は、500℃以上であることが好ましい。また、熱処理の温度の上限は、内部電極、第1の導電層および第2の導電層の溶融し始める温度のうち、最も低いものが選択される。例えば、内部電極にNi、第1の導電層および第2の導電層にCuを用いた場合、Cuの融点(1083℃)を考慮して、1065℃等が選択される。
そして、必要に応じて、さらにめっき処理が施され、第3の導電層が形成される。
Further, after the second conductive layer is formed, the second conductive layer may be heat-treated. By performing this heat treatment, the adhesion between the first conductive layer and the second conductive layer can be improved, and the adhesion between the second conductive layer and the ceramic body can be improved. Further, by performing this heat treatment, it is possible to remove the plating solution residue that has entered the ceramic body or remained at the interface between the second conductive layer and the ceramic body during the formation of the second conductive layer. it can. Thereby, the reliability of a ceramic electronic component can be improved. The temperature of this heat treatment is preferably 500 ° C. or higher. Further, the upper limit of the temperature of the heat treatment is selected as the lowest temperature among the temperatures at which the internal electrode, the first conductive layer, and the second conductive layer start to melt. For example, when Ni is used for the internal electrode and Cu is used for the first conductive layer and the second conductive layer, 1065 ° C. or the like is selected in consideration of the melting point of Cu (1083 ° C.).
And if necessary, a plating process is further performed to form a third conductive layer.

本発明にかかるセラミック電子部品によれば、一方主面26a上および一方側面28a上に形成される第2の導電層18aの厚みが、一方端面30aから遠ざかるにつれて薄くなるように形成され、他方主面26b上および他方側面28b上に形成される第2の導電層18bの厚みが、他方端面30bから遠ざかるにつれて薄くなるように形成されるため、セラミック電子部品10の製造時において、セラミック電子部品10に熱衝撃が加わった場合でも、第2の導電層18aおよび18bの先端部に加わる熱収縮応力が小さくなり、セラミック電子部品10におけるクラックの発生を防止することができるセラミック電子部品を得ることができる。   According to the ceramic electronic component of the present invention, the thickness of the second conductive layer 18a formed on the one main surface 26a and the one side surface 28a is formed so as to become thinner as the distance from the one end surface 30a increases. Since the thickness of the second conductive layer 18b formed on the surface 26b and the other side surface 28b is formed so as to become thinner from the other end surface 30b, the ceramic electronic component 10 is manufactured at the time of manufacturing the ceramic electronic component 10. Even when a thermal shock is applied to the ceramic electronic component 10, the thermal contraction stress applied to the tip portions of the second conductive layers 18 a and 18 b is reduced, and a ceramic electronic component capable of preventing the occurrence of cracks in the ceramic electronic component 10 can be obtained. it can.

また、本発明にかかるセラミック電子部品によれば、第1の導電層16aおよび16bに含まれる焼結金属と第2の導電層18aおよび18bに含まれるめっき金属が同じ金属により形成され、さらに、第2の導電層18aおよび18bの形成後に熱処理を加えることで、層間において金属同士が拡散し合うことから、第1の導電層16aと第2の導電層18aとの固着力、および第1の導電層16bと第2の導電層18bとの固着力を高めることができる。   According to the ceramic electronic component of the present invention, the sintered metal contained in the first conductive layers 16a and 16b and the plated metal contained in the second conductive layers 18a and 18b are formed of the same metal, and By applying a heat treatment after the formation of the second conductive layers 18a and 18b, the metals diffuse between each other, so that the adhesion between the first conductive layer 16a and the second conductive layer 18a, and the first The adhesion between the conductive layer 16b and the second conductive layer 18b can be increased.

さらに、本発明にかかるセラミック電子部品の製造方法によれば、一方主面26a上および一方側面28a上に形成される第2の導電層18aの厚みが、一方端面30aから遠ざかるにつれて薄くなるように形成され、他方主面26b上および他方側面28b上に形成される第2の導電層18bの厚みが、他方端面30bから遠ざかるにつれて薄くなるように形成されることから、第2の導電層18aおよび18bの先端部が最も薄く形成されるので、セラミック電子部品10の製造時において、セラミック電子部品10に熱衝撃が加わった場合でも、第2の導電層18aおよび18bの先端部に加わる熱収縮応力が小さくなることから、セラミック電子部品10に対するクラックの発生を防止し、セラミック電子部品10を製造することができる。   Furthermore, according to the method for manufacturing a ceramic electronic component according to the present invention, the thickness of the second conductive layer 18a formed on the one main surface 26a and the one side surface 28a is reduced as the distance from the one end surface 30a increases. The thickness of the second conductive layer 18b formed on the other main surface 26b and the other side surface 28b is formed so as to become thinner from the other end surface 30b. Therefore, the second conductive layer 18a and Since the tip portion of 18b is formed to be the thinnest, even when a thermal shock is applied to the ceramic electronic component 10 during the manufacture of the ceramic electronic component 10, the thermal contraction stress applied to the tip portions of the second conductive layers 18a and 18b. Therefore, the generation of cracks in the ceramic electronic component 10 can be prevented and the ceramic electronic component 10 can be manufactured. Kill.

なお、本発明にかかるセラミック電子部品10の外部電極14aおよび14bにおける第2の導電層18aおよび18bを被覆するように、第3の導電層20aおよび20bが形成されているが、必ずしも形成されていなくてもよい。   Although the third conductive layers 20a and 20b are formed so as to cover the second conductive layers 18a and 18b in the external electrodes 14a and 14b of the ceramic electronic component 10 according to the present invention, they are not necessarily formed. It does not have to be.

また、本発明にかかる実施形態においては、セラミック電子部品として積層セラミックコンデンサとしたが、これに限られるものではなく、本発明にかかるセラミック電子部品は、その他、インダクタ、積層セラミックLCフィルタ、サーミスタにも用いることができる。すなわち、セラミック素体12について、誘電体セラミックを用いた場合はコンデンサとして機能し、圧電体セラミックを用いた場合は圧電部品として機能し、半導体セラミックを用いた場合はサーミスタとして機能し、磁性体セラミックを用いた場合は、インダクタとして機能する。   In the embodiment according to the present invention, the multilayer ceramic capacitor is used as the ceramic electronic component. However, the present invention is not limited to this, and the ceramic electronic component according to the present invention can be used for an inductor, a multilayer ceramic LC filter, and a thermistor. Can also be used. That is, the ceramic body 12 functions as a capacitor when a dielectric ceramic is used, functions as a piezoelectric component when a piezoelectric ceramic is used, and functions as a thermistor when a semiconductor ceramic is used. When is used, it functions as an inductor.

この発明にかかるセラミック電子部品およびその製造方法は、例えば、積層セラミックコンデンサなどのセラミック電子部品を製造する際に好適に用いられる。   The ceramic electronic component and the manufacturing method thereof according to the present invention are suitably used when manufacturing a ceramic electronic component such as a multilayer ceramic capacitor.

10 セラミック電子部品
12 セラミック素体
14a,14b 外部電極
16a,16b 第1の導電層
18a,18b 第2の導電層
20a,20b 第3の導電層
22 セラミック層
24a,24b 内部電極
26a 一方主面
26b 他方主面
28a 一方側面
28b 他方側面
30a 一方端面
30b 他方端面
32 角部
34 稜部
DESCRIPTION OF SYMBOLS 10 Ceramic electronic component 12 Ceramic body 14a, 14b External electrode 16a, 16b 1st conductive layer 18a, 18b 2nd conductive layer 20a, 20b 3rd conductive layer 22 Ceramic layer 24a, 24b Internal electrode 26a One main surface 26b Other main surface 28a One side surface 28b The other side surface 30a One end surface 30b The other end surface 32 Corner portion 34 Ridge portion

Claims (4)

互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、誘電体からなる複数のセラミック層及び前記複数のセラミック層に挟まれるように交互に形成される少なくとも一対の内部電極と、を備えるセラミック素体と、前記セラミック素体の前記端面上に前記内部電極に接続されるように形成された一対の外部電極と、
を備えるセラミック電子部品であって、
前記少なくとも一対の内部電極を構成する各対は、それぞれ、一方の内部電極の一端部が前記セラミック素体の一方端面に延びて形成されるとともに、他方の内部電極の一端部が前記セラミック素体の他方端面に延びて形成され、
前記外部電極は、
前記端面上に形成され、かつ、前記主面上および前記側面上のいずれにも回り込まない第1の導電層と、
前記第1の導電層を被覆するようにして前記端面上に形成され、かつ、前記主面上および前記側面上に回り込んだ第2の導電層と、
を有し、
前記第1の導電層はNi焼結金属を含み、
前記第2の導電層はCuめっき金属を含み、
前記第2の導電層は、前記主面上および前記側面上において、前記端面から遠ざかるにつれて薄くなるように形成されており、
前記主面上および前記側面上に接触するように形成されている前記第2の導電層の前記一対の端面を結ぶ方向の長さは、前記第1の導電層上に形成されている前記第2の導電層の前記一対の端面を結ぶ方向の厚みよりも長く、
前記セラミック素体を積層方向から見たときに、前記第2の導電層と前記内部電極とがオーバーラップする領域では前記第2の導電層と前記セラミック素体とが直接接触し、
前記セラミック素体を前記積層方向から見たときに、前記第2の導電層の端部は、前記端面には引き出されていない側の前記内部電極に架かるように形成されていることを特徴とする、積層セラミックコンデンサ。
A pair of main surfaces facing each other, a pair of side surfaces facing each other, a pair of end surfaces facing each other, a plurality of ceramic layers made of a dielectric, and at least alternately formed between the plurality of ceramic layers A pair of internal electrodes; a ceramic body comprising: a pair of external electrodes formed on the end face of the ceramic body to be connected to the internal electrodes;
A ceramic electronic component comprising:
Each pair constituting the at least one pair of internal electrodes is formed such that one end portion of one internal electrode extends to one end surface of the ceramic body, and one end portion of the other internal electrode is the ceramic body. Extending to the other end surface of the
The external electrode is
A first conductive layer that is formed on the end surface and does not wrap around any of the main surface and the side surface;
A second conductive layer formed on the end surface so as to cover the first conductive layer and wrapping around the main surface and the side surface;
Have
The first conductive layer includes Ni sintered metal;
The second conductive layer includes a Cu-plated metal;
The second conductive layer is formed on the main surface and the side surface so as to become thinner as the distance from the end surface increases.
The length of the second conductive layer formed so as to contact the main surface and the side surface in the direction connecting the pair of end surfaces is the first length formed on the first conductive layer. Longer than the thickness in the direction connecting the pair of end faces of the two conductive layers,
When the ceramic body is viewed from the stacking direction, the second conductive layer and the ceramic body are in direct contact with each other in a region where the second conductive layer and the internal electrode overlap.
When viewed said ceramic body from said stacking direction, end of the second conductive layer, and characterized in that it is formed to span the internal electrodes on the side not is drawn to the end face Multilayer ceramic capacitor.
前記第1の導電層に含まれる焼結金属と、前記第2の導電層に含まれるめっき金属と、が同じ金属であることを特徴とする、請求項1に記載の積層セラミックコンデンサ。   2. The multilayer ceramic capacitor according to claim 1, wherein the sintered metal contained in the first conductive layer and the plated metal contained in the second conductive layer are the same metal. 互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面と、誘電体からなる複数のセラミック層及び前記複数のセラミック層に挟まれるように交互に形成される少なくとも一対の内部電極と、を備えるセラミック素体を準備する工程と、
前記主面上および前記側面上のいずれにも回り込まないようにして、前記端面上に前記内部電極に接続されるようにNiを含む導電性ペーストを塗布し、焼き付けることにより、第1の導電層を形成する工程と、
前記セラミック素体にめっき処理を施し、前記第1の導電層を被覆するようにして、かつ、前記主面上および前記側面上に回り込むようにして、かつ、前記端面から遠ざかるにつれて薄くなるようにして、Cuを含むストライクめっきにより第2の導電層を形成する工程と、
を備え、
前記セラミック素体を積層方向から見たときに、前記第2の導電層と前記内部電極とがオーバーラップする領域では前記第2の導電層と前記セラミック素体とが直接接触し、前記セラミック素体を前記積層方向から見たときに、前記第2の導電層の端部は、前記端面には引き出されていない側の前記内部電極に架かるように形成されることを特徴とする、積層セラミックコンデンサの製造方法。
A pair of main surfaces facing each other, a pair of side surfaces facing each other, a pair of end surfaces facing each other, a plurality of ceramic layers made of a dielectric, and at least alternately formed between the plurality of ceramic layers Preparing a ceramic body including a pair of internal electrodes;
A first conductive layer is formed by applying and baking a conductive paste containing Ni so as to be connected to the internal electrode on the end surface so as not to wrap around the main surface and the side surface. Forming a step;
The ceramic body is plated so as to cover the first conductive layer, to wrap around the main surface and the side surface, and to become thinner as the distance from the end surface increases. Forming a second conductive layer by strike plating containing Cu;
With
When the ceramic body is viewed from the stacking direction, the second conductive layer and the ceramic body are in direct contact with each other in a region where the second conductive layer and the internal electrode overlap, and the ceramic body when viewed the body from the stacking direction, end portions of the second conductive layer, characterized in that it is formed to span the inner electrode of said end not drawn to surface side, the laminated ceramic Capacitor manufacturing method.
前記第1の導電層は焼結金属を含み、
前記第2の導電層はめっき金属を含み、
前記第1の導電層に含まれる焼結金属と、前記第2の導電層に含まれるめっき金属とが同じ金属により形成され、
前記第2の導電層を熱処理する工程を含む、請求項3に記載の積層セラミックコンデンサの製造方法。
The first conductive layer includes a sintered metal;
The second conductive layer includes a plated metal;
The sintered metal contained in the first conductive layer and the plating metal contained in the second conductive layer are formed of the same metal,
The method for manufacturing a multilayer ceramic capacitor according to claim 3, comprising a step of heat-treating the second conductive layer.
JP2010177652A 2010-08-06 2010-08-06 Multilayer ceramic capacitor and manufacturing method thereof Active JP5899609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177652A JP5899609B2 (en) 2010-08-06 2010-08-06 Multilayer ceramic capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177652A JP5899609B2 (en) 2010-08-06 2010-08-06 Multilayer ceramic capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012038917A JP2012038917A (en) 2012-02-23
JP5899609B2 true JP5899609B2 (en) 2016-04-06

Family

ID=45850590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177652A Active JP5899609B2 (en) 2010-08-06 2010-08-06 Multilayer ceramic capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5899609B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7040061B2 (en) 2018-01-31 2022-03-23 Tdk株式会社 Electronic components
JP7363654B2 (en) * 2020-04-20 2023-10-18 株式会社村田製作所 Multilayer ceramic electronic components

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967660B2 (en) * 1992-11-19 1999-10-25 株式会社村田製作所 Electronic components
JPH0790675A (en) * 1993-09-21 1995-04-04 Murata Mfg Co Ltd Production of electronic parts
JP3254927B2 (en) * 1994-10-06 2002-02-12 株式会社村田製作所 Ceramic electronic components
JPH09134844A (en) * 1995-11-10 1997-05-20 Matsushita Electric Ind Co Ltd Manufacture of chip type laminated ceramic capacitor
JP3679529B2 (en) * 1996-11-15 2005-08-03 松下電器産業株式会社 Terminal electrode paste and multilayer ceramic capacitor
JPH10199752A (en) * 1997-01-14 1998-07-31 Matsushita Electric Ind Co Ltd Multilayer ceramic electronic part
JP2000114097A (en) * 1998-09-30 2000-04-21 Kyocera Corp Multilayer ceramic capacitor
JP3633805B2 (en) * 1998-12-14 2005-03-30 株式会社村田製作所 Ceramic electronic components
JP4106813B2 (en) * 1999-06-15 2008-06-25 三菱マテリアル株式会社 Chip-type electronic components
JP4409209B2 (en) * 2002-05-30 2010-02-03 パナソニック株式会社 Manufacturing method of circuit component built-in module
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
JP2004039937A (en) * 2002-07-04 2004-02-05 Tdk Corp Ceramic electronic part
JP4544825B2 (en) * 2003-03-11 2010-09-15 太陽化学工業株式会社 Method for forming external electrode of electronic component
JP5118291B2 (en) * 2004-05-27 2013-01-16 京セラ株式会社 Chip-type electronic components
JP2006128385A (en) * 2004-10-28 2006-05-18 Kyocera Corp Ceramic electronic componentt and stacked ceramic capacitor
JP5000912B2 (en) * 2006-03-29 2012-08-15 Tdk株式会社 Chip varistor
JP2008112758A (en) * 2006-10-27 2008-05-15 Tdk Corp Electronic component and its manufacturing process
JP2008205073A (en) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd Ceramic capacitor
JP4957394B2 (en) * 2007-06-04 2012-06-20 株式会社村田製作所 Ceramic electronic component and method for manufacturing the same
JP5245611B2 (en) * 2008-07-28 2013-07-24 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
JP2011192968A (en) * 2010-02-19 2011-09-29 Murata Mfg Co Ltd Capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
JP2012038917A (en) 2012-02-23

Similar Documents

Publication Publication Date Title
JP6978163B2 (en) Multilayer ceramic capacitors and their manufacturing methods
JP5483498B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5313289B2 (en) Multilayer ceramic capacitor
JP5870895B2 (en) Ceramic electronic component and method for manufacturing the same
JP5632046B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP5654102B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP5206440B2 (en) Ceramic electronic components
US9552927B2 (en) Ceramic electronic component
JP5532581B2 (en) Ceramic electronic components
KR101444536B1 (en) Multi-Layered Ceramic Electronic Component And Manufacturing Method Thereof
JP4962536B2 (en) Electronic components
JP2014204113A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2008091400A (en) Laminated ceramic capacitor and its manufacturing method
JP2018067568A (en) Method of manufacturing multilayer ceramic capacitor
CN113539683B (en) Laminated ceramic capacitor
CN113555216B (en) Laminated ceramic capacitor
US9305707B2 (en) Method for manufacturing ceramic electronic component and ceramic electronic component including cross-linked section
JP2013098533A (en) Manufacturing method for multilayer ceramic electronic component
JP2013128090A (en) Electronic component and manufacturing method thereof
JP2014078674A (en) Multilayered ceramic electronic component and method of manufacturing the same
JP5899609B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2020161785A (en) Multilayered capacitor
JP2012134286A (en) Electronic component
JP6029491B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2014013872A (en) Laminated ceramic electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5899609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150