JP5892655B2 - Power module design method - Google Patents
Power module design method Download PDFInfo
- Publication number
- JP5892655B2 JP5892655B2 JP2012138761A JP2012138761A JP5892655B2 JP 5892655 B2 JP5892655 B2 JP 5892655B2 JP 2012138761 A JP2012138761 A JP 2012138761A JP 2012138761 A JP2012138761 A JP 2012138761A JP 5892655 B2 JP5892655 B2 JP 5892655B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal expansion
- expansion coefficient
- substrate
- power module
- elastic modulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 92
- 229920005989 resin Polymers 0.000 claims description 76
- 239000011347 resin Substances 0.000 claims description 76
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 56
- 230000014509 gene expression Effects 0.000 claims description 27
- 230000007423 decrease Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 230000035882 stress Effects 0.000 description 50
- 239000003822 epoxy resin Substances 0.000 description 18
- 229920000647 polyepoxide Polymers 0.000 description 18
- 230000005855 radiation Effects 0.000 description 13
- 239000004020 conductor Substances 0.000 description 8
- 239000000945 filler Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002110 ceramic alloy Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
本発明は、半導体チップの表裏面にそれぞれ基板を半田接続したパワーモジュールの設計方法に関する。 The present invention relates to a method for designing a power module in which substrates are solder-connected to front and back surfaces of a semiconductor chip.
従来の一般的なパワーモジュールとしては、例えば図８に記載のものが知られている。同図に示すように、従来のパワーモジュール１００は、基板１０１と、該基板１０１表面の金属配線層１０２に半田接続された複数の半導体チップ１０３（一例として、ＩＧＢＴ１０３ａ、ダイオード１０３ｂ）と、基板１０１の裏面側に設けられた放熱フィン１０８と、基板１０１を収容するハウジングとしての樹脂ケース１０４を備えている。 As a conventional general power module, for example, the one shown in FIG. 8 is known. As shown in the figure, a conventional power module 100 includes a substrate 101, a plurality of semiconductor chips 103 (for example, an IGBT 103a and a diode 103b) solder-connected to a metal wiring layer 102 on the surface of the substrate 101, and a substrate 101. And a resin case 104 serving as a housing for housing the substrate 101.
各半導体チップ１０３の表面電極は、金属配線層１０２の電極部１０５、他の半導体チップ１０３の表面電極または樹脂ケース１０４に設けられた電極部１０６にアルミニウムワイヤ（ＡＬワイヤ）でボンディングされている。樹脂ケース１０４にはリードがインサート成形されており、これにより樹脂ケース１０４の電極部１０６が外部に引き出されている。また、樹脂ケース１０４内は、硬化した後も柔軟な充填樹脂１０７（例えば、シリコンゲル）が充填されている。充填樹脂１０７を充填するのは、耐環境性能を高めるためである。充填樹脂１０７の充填は、上記ＡＬワイヤボンディングの後に行われる。 The surface electrode of each semiconductor chip 103 is bonded to the electrode portion 105 of the metal wiring layer 102, the surface electrode of another semiconductor chip 103, or the electrode portion 106 provided on the resin case 104 with an aluminum wire (AL wire). Leads are insert-molded in the resin case 104, whereby the electrode portion 106 of the resin case 104 is drawn out. The resin case 104 is filled with a flexible filling resin 107 (for example, silicon gel) even after being cured. The reason why the filling resin 107 is filled is to improve environmental resistance. The filling resin 107 is filled after the AL wire bonding.
ところで、このパワーモジュール１００では、主に放熱フィン１０８により半導体チップ１０３の放熱が行われるが、半導体チップ１０３と放熱フィン１０８の間には基板１０１が存在しているため放熱効率が悪いという問題があった。なお、半導体チップ１０３の放熱はＡＬワイヤを介しても行われるが、その放熱量は微量である。 By the way, in this power module 100, the semiconductor chip 103 is radiated mainly by the radiating fins 108. However, since the substrate 101 exists between the semiconductor chip 103 and the radiating fins 108, there is a problem that the radiating efficiency is poor. there were. The semiconductor chip 103 is radiated through the AL wire, but the amount of radiated heat is very small.
また、このパワーモジュール１００では、ボンディング性を考慮して線径１００〜５００μｍのＡＬワイヤが用いられるが、該ＡＬワイヤの許容電流条件を満たし、かつ半導体チップ１０３に必要な電流を供給するためには、１電極あたりのワイヤ本数を複数本にしなければならず、生産性が低いという問題もあった。 Further, in this power module 100, an AL wire having a wire diameter of 100 to 500 μm is used in consideration of bonding properties. In order to satisfy the allowable current condition of the AL wire and supply a necessary current to the semiconductor chip 103. Has a problem that the number of wires per electrode must be plural, and the productivity is low.
そこで、図９に示すように、特許文献１に記載のパワーモジュール２００は、第１の基板２０１と、第１の基板２０１に対向する第２の基板２０２と、第１の基板２０１上に接続された半導体チップ２０４と、半導体チップ２０４の表面電極と第２の基板２０２に設けられた回路パターンとを接続する球状の接続導体２０３と、第１の基板２０１および第２の基板２０２の間に充填されたゲル状絶縁耐熱性充填材（不図示）とを備えている。 Therefore, as illustrated in FIG. 9, the power module 200 described in Patent Document 1 is connected to the first substrate 201, the second substrate 202 facing the first substrate 201, and the first substrate 201. Between the first semiconductor substrate 204, the spherical connection conductor 203 that connects the surface electrode of the semiconductor chip 204 and the circuit pattern provided on the second substrate 202, and the first substrate 201 and the second substrate 202. And a filled gel-like insulating heat-resistant filler (not shown).
このようなサンドイッチ型のパワーモジュール２００によれば、複数本のＡＬワイヤをボンディングしなくても接続導体２０３を通じて十分な電流を供給することができるので、生産性を向上させることができる。また、このパワーモジュール２００によれば、第１の基板２０１および第２の基板２０２の両方に放熱フィンを取り付けることにより、放熱効率を高めることもできる。 According to such a sandwich-type power module 200, a sufficient current can be supplied through the connection conductor 203 without bonding a plurality of AL wires, so that productivity can be improved. Further, according to the power module 200, the heat radiation efficiency can be enhanced by attaching the heat radiation fins to both the first substrate 201 and the second substrate 202.
ところで、サンドイッチ型のパワーモジュール２００では、該パワーモジュール２００を構成する部材の熱膨張係数の違い、より具体的には、基板２０１、２０２、半導体チップ２０４および充填樹脂（不図示）の熱膨張係数の違いにより、半導体チップ２０４と第２の基板２０２とを接続する接続導体２０３に応力が集中し、クラック等の異常が発生することがしばしば問題になる。また、近年では、上記接続導体２０３が接続される半導体チップ２０４上の電極（例えば、ＡＬ−１．２％Ｓｉパッド）が熱疲労により損傷し、半導体チップ２０４の機能が損なわれることも問題視され始めている。 By the way, in the sandwich type power module 200, the difference in thermal expansion coefficients of the members constituting the power module 200, more specifically, the thermal expansion coefficients of the substrates 201 and 202, the semiconductor chip 204 and the filling resin (not shown). Due to the difference, stress concentrates on the connection conductor 203 that connects the semiconductor chip 204 and the second substrate 202, and abnormalities such as cracks often occur. In recent years, it has also been a problem that an electrode (for example, AL-1.2% Si pad) on the semiconductor chip 204 to which the connection conductor 203 is connected is damaged due to thermal fatigue, and the function of the semiconductor chip 204 is impaired. Being started.
この点、従来のパワーモジュール２００では、接続導体２０３に可撓性をもたせることで、１つ目の問題である接続導体２０３におけるクラックの発生を防いでいる。しかしながら、２つ目の問題である電極の損傷に対しては、別途対策が必要であるにもかかわらず、有効な対策が講じられているとはいえなかった。したがって、従来のパワーモジュール２００では、電極に熱疲労が蓄積した結果、半導体チップ２０４が損傷するおそれがあった。 In this regard, in the conventional power module 200, the connection conductor 203 is provided with flexibility to prevent cracks in the connection conductor 203, which is the first problem. However, effective measures have not been taken for the second problem of electrode damage, although separate measures are required. Therefore, in the conventional power module 200, the semiconductor chip 204 may be damaged as a result of the thermal fatigue accumulated in the electrodes.
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、接続導体にクラック等の異常が発生するのを防ぐだけでなく、熱疲労による半導体チップの損傷をも防ぐことができるパワーモジュールの設計方法を提供することにある。 The present invention has been made in view of the above circumstances, and the problem is not only to prevent abnormalities such as cracks in the connection conductor but also to prevent damage to the semiconductor chip due to thermal fatigue. It is to provide a power module design method capable of performing
上記課題を解決するために、本発明に係るパワーモジュールの設計方法は、第１金属配線層が設けられた第１基板と、第１金属配線層に対向配置された第２金属配線層が設けられた、第１基板と同一の材料からなる第２基板と、表面側電極が第２金属配線層に半田接続され、かつ裏面側電極が第１金属配線層に半田接続された半導体チップと、第１基板と第２基板との間に充填された充填樹脂とを備えたパワーモジュールの設計方法であって、（ｉ）充填樹脂の弾性率ＥＣおよび熱膨張係数αＣの関係を示す関係式を求める第１ステップと、（ｉｉ）第１および第２基板を構成する基板材料の熱膨張係数αＡ、および充填樹脂の弾性率ＥＣ並びに熱膨張係数αＣで表された、充填樹脂における応力σＣの単位温度変化あたりの増減を示す式を求める第２ステップと、（ｉｉｉ）第２ステップで求めた式および第１ステップで求めた関係式に基づいて、応力σＣが最大となる熱膨張係数αＣまたは弾性率ＥＣを求める第３ステップと、を実行することにより、半導体チップの損傷を防ぐのに好適な熱膨張係数αＣまたは弾性率ＥＣを決定することを特徴とする。 In order to solve the above-described problems, a power module design method according to the present invention includes a first substrate on which a first metal wiring layer is provided, and a second metal wiring layer disposed opposite to the first metal wiring layer. A second substrate made of the same material as the first substrate, a semiconductor chip in which the front-side electrode is solder-connected to the second metal wiring layer and the back-side electrode is solder-connected to the first metal wiring layer; A power module design method including a filled resin filled between a first substrate and a second substrate, wherein (i) a relationship indicating a relationship between an elastic modulus E C and a thermal expansion coefficient α C of the filled resin A first step of obtaining an equation; (ii) a filled resin represented by a thermal expansion coefficient α A of the substrate material constituting the first and second substrates, an elastic modulus E C of the filled resin, and a thermal expansion coefficient α C expression that indicates the increase or decrease per unit change in temperature of the stress sigma C in A second step of obtaining, (iii) a second at on the basis of the relationship obtained by the formula and the first step determined step, the stress σ 3 where C is determined thermal expansion coefficient alpha C or elastic modulus E C becomes maximum And determining a coefficient of thermal expansion α C or a modulus of elasticity E C suitable for preventing damage to the semiconductor chip.
上記のようなサンドイッチ型のパワーモジュールでは、半導体チップの裏面側電極が第１基板に形成された第１金属配線層に半田接続され、半導体チップの表面側電極が第２基板に形成された第２金属配線層に半田接続されている。このため、半導体チップからの発熱をその表裏面から第１基板および第２基板に効率良く伝導させ、放熱させることができる。一方、サンドイッチ型のパワーモジュールでは、「発明が解決しようとする課題」の項で説明したように、熱疲労による半導体チップの損傷が問題となる。 In the sandwich type power module as described above, the back side electrode of the semiconductor chip is solder-connected to the first metal wiring layer formed on the first substrate, and the front side electrode of the semiconductor chip is formed on the second substrate. Soldered to two metal wiring layers. For this reason, the heat generated from the semiconductor chip can be efficiently conducted from the front and back surfaces to the first substrate and the second substrate to dissipate heat. On the other hand, in the sandwich type power module, as described in the section “Problems to be Solved by the Invention”, damage to the semiconductor chip due to thermal fatigue becomes a problem.
そこで、本発明に係るパワーモジュールの設計方法では、第１基板と第２基板との間に充填されている充填樹脂の熱膨張係数αＣまたは弾性率ＥＣを、上記第１ステップ〜第３ステップを実行することにより決定する。言い換えると、本発明に係るパワーモジュールの設計方法では、充填樹脂における応力が最大となるような熱膨張係数αＣまたは弾性率ＥＣが選ばれるので、高温時における半導体チップの膨張を充填樹脂の膨張によって抑え込み（押し戻し）、半導体チップにおける応力を低減することができる。すなわち、本発明に係るパワーモジュールの設計方法によれば、熱疲労による半導体チップの損傷を回避可能なパワーモジュールを提供することができる。 Therefore, in the method for designing a power module according to the present invention, the thermal expansion coefficient α C or the elastic modulus E C of the filled resin filled between the first substrate and the second substrate is set to the first to third steps. Determine by executing the steps. In other words, in the power module design method according to the present invention, the thermal expansion coefficient α C or the elastic modulus E C is selected so that the stress in the filling resin is maximized. It is suppressed (push-backed) by expansion, and the stress in the semiconductor chip can be reduced. That is, according to the power module design method of the present invention, it is possible to provide a power module capable of avoiding damage to a semiconductor chip due to thermal fatigue.
ここで、上記設計方法の第１ステップにおいて求められる、充填樹脂の弾性率ＥＣと熱膨張係数αＣとの好適な関係式は“ＥＣ＝−Ａ・αＣ＋Ｂ”（ただし、定数Ａ＞０、定数Ｂ＞０）である。 Here, a suitable relational expression between the elastic modulus E C of the filled resin and the thermal expansion coefficient α C obtained in the first step of the design method is “E C = −A · α C + B” (where the constant A > 0, constant B> 0).
第１ステップで求めた関係式が上記のような一次式であれば、第３ステップの計算が容易になるという利点がある。ただし、熱膨張係数αＣと弾性率ＥＣとの間に線形関係がないにもかかわらず両者の関係を一次式で近似すると、第３ステップで求める熱膨張係数αＣまたは弾性率ＥＣが好適とはいえないものになってしまうので、注意が必要である。 If the relational expression obtained in the first step is a linear expression as described above, there is an advantage that the calculation in the third step becomes easy. However, when there is no linear relationship between the thermal expansion coefficient α C and the elastic modulus E C , if the relationship between them is approximated by a linear expression, the thermal expansion coefficient α C or the elastic modulus E C obtained in the third step is Careful attention is required because it is not suitable.
また、上記設計方法は、半導体チップの限界応力σＭＡＸに基づいて、第３ステップで求めた熱膨張係数αＣまたは弾性率ＥＣの上限および下限を決定する第４ステップをさらに実行し、上限および下限の範囲内で半導体チップの損傷を防ぐのに好適な熱膨張係数αＣまたは弾性率ＥＣを決定することがさらに好ましい。 The design method further executes a fourth step of determining the upper and lower limits of the thermal expansion coefficient α C or the elastic modulus E C obtained in the third step based on the limit stress σ MAX of the semiconductor chip, It is further preferable to determine a thermal expansion coefficient α C or elastic modulus E C suitable for preventing damage to the semiconductor chip within the range of the lower limit.
この設計方法によれば、半導体チップの限界応力に基づいて決定された上限および下限の範囲内で熱膨張係数αＣまたは弾性率ＥＣを決定することができるので、設計に自由度を持たせつつ、半導体チップの損傷を確実に防ぐことができる。 According to this design method, the thermal expansion coefficient α C or the elastic modulus E C can be determined within the upper and lower limits determined on the basis of the critical stress of the semiconductor chip. However, damage to the semiconductor chip can be reliably prevented.
なお、本発明の「充填樹脂」には、弾性率が１［ＧＰａ］以上である樹脂が好適に用いられる。このような樹脂としては、汎用のエポキシ樹脂を用いることができる。 For the “filling resin” of the present invention, a resin having an elastic modulus of 1 [GPa] or more is preferably used. A general-purpose epoxy resin can be used as such a resin.
本発明によれば、接続導体にクラック等の異常が発生するのを防ぐだけでなく、熱疲労による半導体チップの損傷をも防ぐことができるパワーモジュールを提供することができる。 According to the present invention, it is possible to provide a power module capable of preventing not only an abnormality such as a crack from occurring in a connection conductor but also preventing a semiconductor chip from being damaged due to thermal fatigue.
以下、添付図面を参照しながら、本発明に係るパワーモジュールの設計方法の実施形態について説明する。 Hereinafter, embodiments of a power module design method according to the present invention will be described with reference to the accompanying drawings.
［パワーモジュールの全体構成］ [Overall configuration of power module]
図１（Ａ）に本発明の一実施形態に係る設計方法で設計されたパワーモジュールの平面図、図１（Ｂ）に断面図を示す。ただし、図１（Ａ）では理解を容易にするために一部の部材（後述する第２基板４、第２金属配線層５、第２放熱フィン９、金属層１６）を省略している。また、図１（Ｂ）は図１（Ａ）のＡ−Ａ’断面図である。 FIG. 1A is a plan view of a power module designed by a design method according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view. However, in FIG. 1A, some members (a second substrate 4, a second metal wiring layer 5, a second heat radiation fin 9, and a metal layer 16 described later) are omitted for easy understanding. FIG. 1B is a cross-sectional view taken along the line A-A ′ of FIG.
図１に示すように、パワーモジュール１は、表面に第１金属配線層３が形成された第１基板２と、表面に第２金属配線層５が形成された第２基板４と、表面側電極が第２金属配線層５に半田接続され、かつ裏面側電極が第１金属配線層３に半田接続された複数の半導体チップ６と、第１基板２および第２基板４を収容するハウジングとしての樹脂ケース７と、金属層１５を介して第１基板２の裏面に取り付けられた第１放熱フィン８と、金属層１６を介して第２基板４の裏面に取り付けられた第２放熱フィン９と備えている。 As shown in FIG. 1, the power module 1 includes a first substrate 2 having a first metal wiring layer 3 formed on the surface, a second substrate 4 having a second metal wiring layer 5 formed on the surface, and a surface side. As a housing for housing a plurality of semiconductor chips 6 whose electrodes are solder-connected to the second metal wiring layer 5 and whose back-side electrodes are solder-connected to the first metal wiring layer 3, and the first substrate 2 and the second substrate 4 The resin case 7, the first heat radiation fin 8 attached to the back surface of the first substrate 2 via the metal layer 15, and the second heat radiation fin 9 attached to the back surface of the second substrate 4 via the metal layer 16. It is equipped with.
半導体チップ６は、ＩＧＢＴ６ａおよびダイオード６ｂを含んでいる。このうち、ＩＧＢＴ６ａは、表面側電極としてのエミッタ端子およびゲート端子が第２金属配線層５に接続され、裏面側電極としてのコレクタ端子が第１金属配線層３に接続されている。また、ダイオード６ｂは、表面側電極としてのアノード端子が第２金属配線層５に接続され、裏面側電極としてのカソード端子が第１金属配線層３に接続されている。半導体チップ６としては、この他、ＭＯＳＦＥＴ等を使用することができる。使用する半導体チップ６の種別は、パワーモジュール１の特性等に応じて適宜決定される。 The semiconductor chip 6 includes an IGBT 6a and a diode 6b. Among these, the IGBT 6 a has an emitter terminal and a gate terminal as front surface side electrodes connected to the second metal wiring layer 5, and a collector terminal as a back surface side electrode connected to the first metal wiring layer 3. The diode 6 b has an anode terminal as a front side electrode connected to the second metal wiring layer 5 and a cathode terminal as a back side electrode connected to the first metal wiring layer 3. In addition, a MOSFET or the like can be used as the semiconductor chip 6. The type of the semiconductor chip 6 to be used is appropriately determined according to the characteristics of the power module 1 and the like.
第１基板２および第２基板４は、例えば、アルミナ系セラミック、窒化アルミニウム、窒化珪素等の同一のセラミック材料からなり、平面視矩形状を有している。樹脂ケース７との接続部を設けるために、第２基板４は第１基板２より長辺寸法が大きくなっている。 The first substrate 2 and the second substrate 4 are made of, for example, the same ceramic material such as alumina-based ceramic, aluminum nitride, or silicon nitride, and have a rectangular shape in plan view. In order to provide a connection portion with the resin case 7, the second substrate 4 has a longer side dimension than the first substrate 2.
第１金属配線層３は、第１基板２の表面に銅、アルミニウム等の金属をメタライズすることにより形成したもので、その最表面には、半田に対する濡れ性を向上させるためのＮｉめっきまたはＡｕめっきが施されている。また、第１金属配線層３には、ＩＧＢＴ６ａを接続するための電極パッド３ａ、ダイオード６ｂを接続するための電極パッド３ｂ、金属球１０を接続するための第１電極パッド３ｃおよび各電極パッドを相互に接続する配線部（不図示）が含まれている。 The first metal wiring layer 3 is formed by metallizing a metal such as copper or aluminum on the surface of the first substrate 2, and the outermost surface thereof is Ni-plated or Au for improving the wettability with respect to solder. Plating is applied. The first metal wiring layer 3 includes an electrode pad 3a for connecting the IGBT 6a, an electrode pad 3b for connecting the diode 6b, a first electrode pad 3c for connecting the metal ball 10, and each electrode pad. Wiring portions (not shown) that are connected to each other are included.
第２金属配線層５は、第１金属配線層３と同様に形成される。また、第２金属配線層５には、ＩＧＢＴ６ａを接続するための電極パッド５ａ、ダイオード６ｂを接続するための電極パッド５ｂ、金属球１０を接続するための第２電極パッド５ｃ、各電極パッドを相互に接続する配線部（不図示）、および外部引出パッド５ｄが含まれている。このうち、第２電極パッド５ｃは第１電極パッド３ｃに対向した位置に設けられ、その形状および寸法は第１電極パッド３ｃの形状および寸法と同一である。 The second metal wiring layer 5 is formed in the same manner as the first metal wiring layer 3. The second metal wiring layer 5 includes an electrode pad 5a for connecting the IGBT 6a, an electrode pad 5b for connecting the diode 6b, a second electrode pad 5c for connecting the metal ball 10, and each electrode pad. A wiring portion (not shown) connected to each other and an external lead pad 5d are included. Among these, the 2nd electrode pad 5c is provided in the position facing the 1st electrode pad 3c, The shape and dimension are the same as the shape and dimension of the 1st electrode pad 3c.
第１基板２および第２基板４の間には、充填樹脂１１が充填されている。このパワーモジュール１では、フィラーを添加することにより熱膨張係数αＣが調整されたエポキシ樹脂を充填樹脂１１とした。熱膨張係数αＣの決定方法については、後で詳細に説明する。 A filling resin 11 is filled between the first substrate 2 and the second substrate 4. In this power module 1, an epoxy resin whose thermal expansion coefficient α C was adjusted by adding a filler was used as the filling resin 11. A method for determining the thermal expansion coefficient α C will be described later in detail.
樹脂ケース７は、外部接続リード１２をインサート成型した樹脂ケースとなっており、図１（Ｂ）に示すように、樹脂ケース７の内側に設けられた内部接続端子１３（外部接続リード１２の一端）および第２基板４に形成された外部引出パッド５ｄは、屈曲部を有する接続ダンパリード１４により接続されている。また、接続ダンパリード１４周辺には、エポキシ樹脂ではなく柔軟性の高いシリコン樹脂が充填されている。屈曲部を有する接続ダンパリード１４で接続を行ったのは、樹脂ケース７とセラミック材料からなる第１基板２および第２基板４の熱膨張係数差に起因する応力を吸収させるためである。 The resin case 7 is a resin case in which the external connection lead 12 is insert-molded. As shown in FIG. 1B, the internal connection terminal 13 (one end of the external connection lead 12) provided inside the resin case 7 is provided. ) And the external lead pad 5d formed on the second substrate 4 are connected by a connection damper lead 14 having a bent portion. Further, the periphery of the connection damper lead 14 is filled with a highly flexible silicon resin instead of an epoxy resin. The connection is made with the connection damper lead 14 having the bent portion in order to absorb the stress caused by the difference in thermal expansion coefficient between the resin case 7 and the first substrate 2 and the second substrate 4 made of the ceramic material.
第１放熱フィン８および第２放熱フィン９は、放熱接着剤により第１基板２および第２基板４の裏面に形成された金属層１５、１６にそれぞれ接続されている。第１放熱フィン８および第２放熱フィン９の材料は、ＡＬ系合金、銅系合金、セラミック系合金から適宜選択することができる。特に、セラミック系合金を選択した場合は、第１基板２および第２基板４との熱膨張係数差が少なく、接続部にかかる応力が低くなるという利点がある。放熱接着剤としてはシリコングリースを使用するのが一般的であるが、これには限定されない。 The first radiating fins 8 and the second radiating fins 9 are respectively connected to metal layers 15 and 16 formed on the back surfaces of the first substrate 2 and the second substrate 4 by a radiating adhesive. The material of the 1st radiation fin 8 and the 2nd radiation fin 9 can be suitably selected from AL type alloy, copper type alloy, and ceramic type alloy. In particular, when a ceramic alloy is selected, there is an advantage that the difference in thermal expansion coefficient between the first substrate 2 and the second substrate 4 is small, and the stress applied to the connection portion is reduced. Silicon grease is generally used as the heat dissipation adhesive, but is not limited thereto.
第１基板２と第１放熱フィン８の間に金属層１５を配置したのは、半導体チップ６から発せられた熱を面内方向に素早く拡散させるためである。第２基板４と第２放熱フィン９の間に金属層１６を配置したのも同じ理由からである。 The reason why the metal layer 15 is disposed between the first substrate 2 and the first heat radiation fin 8 is to quickly diffuse the heat generated from the semiconductor chip 6 in the in-plane direction. The metal layer 16 is disposed between the second substrate 4 and the second heat radiation fin 9 for the same reason.
第１電極パッド３ｃおよび第２電極パッド５ｃの間には、双方に接する金属球１０が備えられている。パワーモジュール１は、この金属球１０を備えたことにより、第１電極パッド３ｃと第２電極パッド５ｃとの間で数１０Ａオーダーの大電流を通流させることが可能である。 Between the 1st electrode pad 3c and the 2nd electrode pad 5c, the metal ball | bowl 10 which contact | connects both is provided. Since the power module 1 includes the metal ball 10, a large current of the order of several tens of A can be passed between the first electrode pad 3c and the second electrode pad 5c.
大電流を通流させた際の発熱を抑えるために、電気伝導率が高い銅を金属球１０の主材料とすることが好ましいが、金属球１０を構成する金属は、銀（Ａg）または高純度アルミニウムを主材料としたものであってもよい。なお、金属球１０は、半田との濡れ性を向上させるための表面処理がなされていることが好ましい。このような表面処理としては、例えば、Ｓｎ系メッキ、Ａｇ系メッキ等がある。 In order to suppress heat generation when a large current is passed, copper having high electrical conductivity is preferably used as the main material of the metal sphere 10, but the metal constituting the metal sphere 10 may be silver (Ag) or high The main material may be pure aluminum. The metal ball 10 is preferably subjected to a surface treatment for improving wettability with solder. Examples of such surface treatment include Sn-based plating and Ag-based plating.
第１電極パッド３ｃおよび第２電極パッド５ｃは半田でも接続されており、図１（Ｂ）に示すように、金属球１０はこの半田の内部に収容されている。 The first electrode pad 3c and the second electrode pad 5c are also connected by solder. As shown in FIG. 1B, the metal ball 10 is accommodated in the solder.
［熱膨張係数αＣの決定方法］
上記の通り、図１のパワーモジュール１では、充填樹脂１１として、フィラーを添加することにより熱膨張係数αＣが調整されたエポキシ樹脂が使用される。また、パワーモジュール１では、高温時における半導体チップ６の膨張をエポキシ樹脂１１の膨張によって抑え込むことにより、半導体チップ６における応力を低減し、半導体チップ６の損傷が防がれる。すなわち、本発明においては、エポキシ樹脂１１の熱膨張係数αＣをどのような値にするのかが非常に重要である。以下、本発明に係る設計方法における好適な熱膨張係数αＣの決定手順について順を追って説明する。
[Method of determining thermal expansion coefficient α C ]
As described above, in the power module 1 of FIG. 1, an epoxy resin whose thermal expansion coefficient α C is adjusted by adding a filler is used as the filling resin 11. In the power module 1, the expansion of the semiconductor chip 6 at a high temperature is suppressed by the expansion of the epoxy resin 11, thereby reducing the stress in the semiconductor chip 6 and preventing the semiconductor chip 6 from being damaged. That is, in the present invention, it is very important what value the coefficient of thermal expansion α C of the epoxy resin 11 should be. Hereinafter, a procedure for determining a suitable thermal expansion coefficient α C in the design method according to the present invention will be described step by step.
まず、図２を参照して、エポキシ樹脂１１の熱膨張係数αＣが半導体チップ６の膨張にどのように影響するのかについて説明する。 First, how the thermal expansion coefficient α C of the epoxy resin 11 affects the expansion of the semiconductor chip 6 will be described with reference to FIG.
図２（Ｂ）は、図２（Ａ）に示されているパワーモジュール１の一部分を抽象化した図である。図２（Ｂ）に示すように、パワーモジュール１は、第１基板２および第２基板４に相当する２つの基板部Ａと、半導体チップ６に相当するチップ部Ｂと、エポキシ樹脂１１に相当する樹脂部Ｃとに分かれている。 FIG. 2B is an abstraction of a part of the power module 1 shown in FIG. As shown in FIG. 2B, the power module 1 corresponds to two substrate portions A corresponding to the first substrate 2 and the second substrate 4, a chip portion B corresponding to the semiconductor chip 6, and an epoxy resin 11. It is divided into the resin part C.
図２（Ｃ）は、樹脂部Ｃが存在しないと仮定した場合の図である。この場合、チップ部Ｂにおける応力（以下、チップ応力という）σＢは、次式で表される。
σＢ［ＭＰａ］＝ＥＢ・（αＢ−αＡ）・ΔＴ ・・・（１）
ここで、ＥＢはチップ部Ｂの弾性率、αＡは基板部Ａの熱膨張係数（通常、５〜８［ｐｐｍ／℃］）、αＢはチップ部Ｂの熱膨張係数（通常、２〜４［ｐｐｍ／℃］）である。
FIG. 2C is a diagram when it is assumed that the resin portion C does not exist. In this case, stress (hereinafter referred to as chip stress) σ B in the chip portion B is expressed by the following equation.
σ B [MPa] = E B · (α B -α A) · ΔT ··· (1)
Here, E B is the elastic modulus of the tip portion B, α A is the thermal expansion coefficient of the substrate portion A (usually 5 to 8 [ppm / ° C.]), and α B is the thermal expansion coefficient of the tip portion B (usually 2 -4 [ppm / ° C]).
基板部Ａの熱膨張係数αＡは、チップ部Ｂの熱膨張係数αＢよりも大きい。したがって、高温になると、チップ部Ｂは基板部Ａによって強制的に引っ張られ、横方向に延びる。これにより、チップ部Ｂに上記チップ応力σＢが発生する。 Thermal expansion coefficient alpha A of the substrate portion A is larger than the thermal expansion coefficient alpha B of the tip B. Therefore, when the temperature becomes high, the chip portion B is forcibly pulled by the substrate portion A and extends in the lateral direction. As a result, the chip stress σ B is generated in the chip portion B.
高温になると、樹脂部Ｃにも応力が発生する。すなわち、チップ部Ｂが存在しないと仮定すると（図２（Ｄ）参照）、樹脂部Ｃには、次式で表される応力（以下、樹脂応力という）σＣが発生する。
σＣ［ＭＰａ］＝ＥＣ・（αＣ−αＡ）・ΔＴ ・・・（２）
ここで、ＥＣは樹脂部Ｃの弾性率、αＡは基板部Ａの熱膨張係数（通常、５〜８［ｐｐｍ／℃］）、αＣは樹脂部Ｃの熱膨張係数（通常、１０〜２０［ｐｐｍ／℃］）である。
When the temperature rises, stress is also generated in the resin portion C. That is, assuming that the chip portion B does not exist (see FIG. 2D), the resin portion C generates stress (hereinafter referred to as resin stress) σ C expressed by the following equation.
σ C [MPa] = E C · (α C −α A ) · ΔT (2)
Here, E C is the elastic modulus of the resin part C, α A is the thermal expansion coefficient of the substrate part A (usually 5 to 8 ppm / ° C.), and α C is the thermal expansion coefficient of the resin part C (usually 10 -20 [ppm / ° C]).
基板部Ａの熱膨張係数αＡは、樹脂部Ｃの熱膨張係数αＣよりも小さい。したがって、高温になると、樹脂部Ｃは基板部Ａによって膨張が制限される。これにより、樹脂部Ｃに上記樹脂応力σＣが発生する。 Thermal expansion coefficient alpha A of the substrate portion A is smaller than the thermal expansion coefficient alpha C of the resin portion C. Therefore, the expansion of the resin part C is restricted by the substrate part A when the temperature becomes high. Thereby, the resin stress σ C is generated in the resin portion C.
なお、チップ部Ｂおよび樹脂部Ｃは、第１基板２に相当する基板部Ａと第２基板４に相当する基板部Ａとによって挟み込まれているので、上下方向にはほとんど延びない。すなわち、本発明では、横方向への延びだけを考慮すればよい。 The chip part B and the resin part C are sandwiched between the substrate part A corresponding to the first substrate 2 and the substrate part A corresponding to the second substrate 4, and therefore hardly extend in the vertical direction. That is, in the present invention, only the lateral extension needs to be considered.
図２（Ａ）に示す、２つの基板部Ａの間にチップ部Ｂおよび樹脂部Ｃが挟み込まれた実際のモデルにおいては、チップ部Ｂおよび樹脂部Ｃが互いに影響を及ぼし合うので、チップ応力σＢは（１）式の通りにはならない。すなわち、図２（Ａ）に示す実際のモデルでは、基板部Ａに引っ張られることによる半導体チップ部Ｂの延びが樹脂部Ｃの膨張によって抑え込まれ（押し戻され）、その結果、実際のチップ応力σＢ’は、（１）式に示すσＢよりも小さくなる。 In the actual model in which the chip part B and the resin part C are sandwiched between the two substrate parts A shown in FIG. 2A, the chip part B and the resin part C influence each other. σ B does not follow the equation (1). That is, in the actual model shown in FIG. 2A, the extension of the semiconductor chip portion B caused by being pulled by the substrate portion A is suppressed (pushed back) by the expansion of the resin portion C, and as a result, the actual chip stress is increased. σ B ′ is smaller than σ B shown in the equation (1).
次に、実際のチップ応力σＢ’を最小化するための条件について検討する。 Next, the conditions for minimizing the actual chip stress σ B ′ will be examined.
実際のチップ応力σＢ’を最小化するためには、（２）式の右辺からΔＴを除いた、単位温度変化あたりの樹脂応力σＣの増減を示す部分、つまり“ＥＣ・（αＣ−αＡ）”を最大にする必要があると考えられる。この部分には、樹脂部Ｃの弾性率ＥＣ、樹脂部Ｃの熱膨張係数αＣおよび基板部Ａの熱膨張係数αＡが含まれているが、このうち、基板部Ａの熱膨張係数αＡは選定した基板の材料によって決定されるので、結局、実際のチップ応力σＢ’を最小化するためには、樹脂部Ｃの弾性率ＥＣおよび熱膨張係数αＣを大きくする必要がある。ただし、弾性率ＥＣおよび熱膨張係数αＣは大きければよいという訳でなく、後述するように、最適値が存在する。 In order to minimize the actual chip stress σ B ′, a portion indicating the increase or decrease of the resin stress σ C per unit temperature change, excluding ΔT from the right side of the equation (2), that is, “E C · (α C It is thought that -α A ) "needs to be maximized. This portion includes the elastic modulus E C of the resin portion C, the thermal expansion coefficient α C of the resin portion C, and the thermal expansion coefficient α A of the substrate portion A. Of these, the thermal expansion coefficient of the substrate portion A is included. Since α A is determined by the material of the selected substrate, eventually, in order to minimize the actual chip stress σ B ′, it is necessary to increase the elastic modulus E C and the thermal expansion coefficient α C of the resin portion C. is there. However, the elastic modulus E C and the thermal expansion coefficient α C are not necessarily large, and optimum values exist as described later.
樹脂部Ｃの弾性率ＥＣおよび熱膨張係数αＣは、フィラーの添加量によって調整することができる。しかしながら、図３に示すように、熱膨張係数αＣおよび弾性率ＥＣはトレードオフの関係にあり、フィラーの添加量を減らして熱膨張係数αＣを大きくすると弾性率ＥＣが下がり、反対に、フィラーの添加量を増やして弾性率ＥＣを大きくすると熱膨張係数αＣが下がってしまう。したがって、実際のチップ応力σＢ’を最小化するためには、最適な熱膨張係数αＣまたは弾性率ＥＣを見つけ出さなければならない。 The elastic modulus E C and the thermal expansion coefficient α C of the resin part C can be adjusted by the amount of filler added. However, as shown in FIG. 3, the thermal expansion coefficient α C and the elastic modulus E C are in a trade-off relationship. When the amount of filler added is reduced and the thermal expansion coefficient α C is increased, the elastic modulus E C decreases, and the opposite In addition, when the amount of filler added is increased to increase the elastic modulus E C , the thermal expansion coefficient α C decreases. Therefore, in order to minimize the actual chip stress σ B ′, the optimum coefficient of thermal expansion α C or elastic modulus E C must be found.
最適な熱膨張係数αＣは、以下のステップにより求めることができる。 The optimum coefficient of thermal expansion α C can be obtained by the following steps.
まず、熱膨張係数αＣと弾性率ＥＣの関係を表す関係式を求める。例えば、図３に示すグラフからは、次の一次の関係式が求められる。
ＥＣ［ＭＰａ］＝−１０７５．８・αＣ＋３３５８８ ・・・（３）
上式を定数Ａ、Ｂを用いて書き換えると、次式となる。
ＥＣ［ＭＰａ］＝−Ａ・αＣ＋Ｂ ・・・（４）
First, a relational expression representing the relationship between the thermal expansion coefficient α C and the elastic modulus E C is obtained. For example, the following linear relational expression is obtained from the graph shown in FIG.
E C [MPa] = − 1075.8 · α C +33588 (3)
When the above equation is rewritten using the constants A and B, the following equation is obtained.
E C [MPa] = − A · α C + B (4)
次に、樹脂応力σＣの単位温度変化あたりの増減を示す式“ＥＣ・（αＣ−αＡ）”に（４）式を代入し、次式を得る。
ＥＣ・（αＣ−αＡ）
＝（−Ａ・αＣ＋Ｂ）・（αＣ−αＡ）
＝−Ａ・αＣ ２＋（Ｂ＋αＡ・Ａ）・αＣ−αＡ・Ｂ ・・・（５）
Next, the equation (4) is substituted into the equation “E C · (α C −α A )” indicating the increase / decrease per unit temperature change of the resin stress σ C to obtain the following equation.
E C · (α C -α A )
= (− A · α C + B) · (α C −α A )
= −A · α C 2 + (B + α A · A) · α C −α A · B (5)
（５）式が最大値をとるのは、（５）式を微分したものが“０”になるときである。すなわち、次式が成立するときである。
−２Ａ・αＣ＋Ｂ＋αＡ・Ａ＝０ ・・・（６）
これを、樹脂部Ｃの熱膨張係数αＣについて解くと、次式が得られる。
αＣ＝αＡ／２＋Ｂ／２Ａ ・・・（７）
すなわち、樹脂部Ｃの熱膨張係数αＣが“αＡ／２＋Ｂ／２Ａ”であるとき、実際のチップ応力σＢ’は最小となる。
The expression (5) takes the maximum value when the derivative of the expression (5) becomes “0”. That is, when the following equation holds.
-2A · α C + B + α A · A = 0 (6)
When this is solved for the thermal expansion coefficient α C of the resin part C, the following equation is obtained.
α C = α A / 2 + B / 2A (7)
That is, when the thermal expansion coefficient alpha C of the resin portion C is "α A / 2 + B / 2A", the actual chip stress sigma B 'is minimized.
具体的には、基板部Ａの熱膨張係数αＡが５［ｐｐｍ／℃］である場合は、定数Ａ＝１０７５．８、定数Ｂ＝３３５８８なので、樹脂部Ｃの最適な熱膨張係数αＣは、１８．１［ｐｐｍ／℃］となる。一方、基板部Ａの熱膨張係数αＡが８［ｐｐｍ／℃］である場合は、熱膨張係数αＣの最適値は１９．６［ｐｐｍ／℃］となる。 Specifically, when the thermal expansion coefficient α A of the substrate part A is 5 [ppm / ° C.], since the constant A = 1075.8 and the constant B = 33588, the optimal thermal expansion coefficient α C of the resin part C Is 18.1 [ppm / ° C.]. On the other hand, if the thermal expansion coefficient alpha A of the substrate portion A is 8 [ppm / ℃], the optimal value of the thermal expansion coefficient alpha C becomes 19.6 [ppm / ℃].
続いて、上記方法で決定した熱膨張係数αＣにより、実際のチップ応力σＢ’を最小化することができるのかについて検証した結果について説明する。なお、以下の検証では、有限要素法によるＣＡＥ解析を用いた。また、基板部Ａの熱膨張係数αＡは５［ｐｐｍ／℃］とした。 Next, the result of verifying whether the actual chip stress σ B ′ can be minimized by the thermal expansion coefficient α C determined by the above method will be described. In the following verification, CAE analysis by the finite element method was used. The thermal expansion coefficient alpha A of the substrate portion A is set to 5 [ppm / ℃].
図４に、樹脂部Ｃの熱膨張係数αＣを８〜２１［ｐｐｍ／℃］まで変化させたときのチップ応力σＢ’の検証結果を示す。同図に示すように、横軸である“ＥＣ・（αＣ−αＡ）”が最大となるところでチップ応力σＢ’は最小に近い値を示し、樹脂部Ｃの熱膨張係数αＣをさらに大きくしていくと、チップ応力σＢ’が増大していくことが分かる。すなわち、チップ応力σＢ’は、樹脂部Ｃの熱膨張係数αＣの増加に伴って初めのうちは減少していくが、“ＥＣ・（αＣ−αＡ）”がほぼ最大となるあるポイント（変曲点）を境に増大に転じることが明らかになった。また、チップ応力σＢ’が最小となるとき、樹脂部Ｃの熱膨張係数αＣは約１８［ｐｐｍ／℃］であり、上記計算の結果とほぼ一致した。 FIG. 4 shows the verification result of the chip stress σ B ′ when the thermal expansion coefficient α C of the resin part C is changed from 8 to 21 [ppm / ° C.]. As shown in the figure, a horizontal axis "E C · (α C -α A)" chip stress sigma B where the maximum 'has a value close to the minimum, the thermal expansion coefficient of the resin portion C alpha C It can be seen that the chip stress σ B ′ increases as the value is further increased. That is, the chip stress σ B ′ initially decreases with an increase in the thermal expansion coefficient α C of the resin portion C, but “E C · (α C −α A )” is almost maximized. It became clear that a certain point (inflection point) started to increase. Further, when the chip stress σ B ′ is minimized, the thermal expansion coefficient α C of the resin portion C is about 18 [ppm / ° C.], which almost coincides with the result of the above calculation.
図５（Ｂ）は、樹脂部Ｃとして熱膨張係数αＣが１８．１［ｐｐｍ／℃］のエポキシ樹脂を設定し、１２５℃まで昇温させたときの応力マップである。この応力マップでは、応力の高い部分が白っぽく表され、反対に、応力の低い部分が黒っぽく表されている。同図に示すように、第１基板２、第２基板４およびエポキシ樹脂１１は白っぽい部分が多く、応力が高いが、半導体チップ６は黒っぽい部分が多く、応力が低かった。これは、樹脂部Ｃの熱膨張係数αＣを上記方法で最適化したことにより、半導体チップ６における実際のチップ応力σＢ’が低減されたことを示している。一方、熱膨張係数αＣを１８．１［ｐｐｍ／℃］よりも小さくした場合（図５（Ａ）参照）および大きくした場合（図５（Ｃ）参照）は、図５（Ｂ）に比べて半導体チップ６が白っぽくなった。これは、半導体チップ６における実際のチップ応力σＢ’が、熱膨張係数αＣを１８．１［ｐｐｍ／℃］に設定した場合よりも高いことを示している。 FIG. 5B is a stress map when an epoxy resin having a thermal expansion coefficient α C of 18.1 [ppm / ° C.] is set as the resin portion C and the temperature is raised to 125 ° C. In this stress map, the high stress portion is represented as whitish, and the low stress portion is represented as black. As shown in the figure, the first substrate 2, the second substrate 4 and the epoxy resin 11 have many whitish portions and high stress, but the semiconductor chip 6 has many dark portions and low stress. This indicates that the actual chip stress σ B ′ in the semiconductor chip 6 is reduced by optimizing the thermal expansion coefficient α C of the resin portion C by the above method. On the other hand, when the thermal expansion coefficient α C is smaller than 18.1 [ppm / ° C.] (see FIG. 5A) and larger (see FIG. 5C), the thermal expansion coefficient α C is compared with FIG. The semiconductor chip 6 became whitish. This indicates that the actual chip stress σ B ′ in the semiconductor chip 6 is higher than when the thermal expansion coefficient α C is set to 18.1 [ppm / ° C.].
最後に、樹脂部Ｃの熱膨張係数αＣの好適な範囲について検討する。 Finally, a suitable range of the thermal expansion coefficient α C of the resin part C will be examined.
図６は、岡山理科大学工学部の金谷輝人氏らが作成した、半導体チップ６の電極に使用されるＡＬ−１．２％ＳｉのＳ−Ｎ曲線である（「ＡＬ−１．２％合金の時効処理による粒界近傍の組織変化と疲労強度」、軽金属、巻５０、号１２、頁６５０−６５４より引用）。この曲線は、温度サイクル（横軸）と限界応力σＭＡＸ（縦軸）の関係を示している。熱疲労による半導体チップ６の電極の損傷を防ぐためには、実際のチップ応力σＢ’がこの曲線で示されている限界応力σＭＡＸを超えないようする必要がある。一般に、半導体機器では、−４０℃〜１２５℃の温度サイクルを想定した場合、１千回の温度サイクルに耐え得ることが求められている。しかし、パワーモジュールの場合、さらに上限温度が１７５℃までの過酷な環境が要求され、コフィン・マンソンの寿命予測式からは、−４０℃〜１７５℃の１千回の温度サイクルは、−４０℃〜１２５℃の１万回の温度サイクルに相当する。このため、上限温度１７５℃の使用環境を想定した場合は、−４０℃〜１２５℃で１万回の温度サイクルに耐え得ることが求められる。したがって、本実施形態に係る設計方法では、実際のチップ応力σＢ’が４８［ＭＰａ］を超えないようにしなければならない。 FIG. 6 is an SN curve of AL-1.2% Si used for the electrode of the semiconductor chip 6 created by Mr. Teruhito Kanaya of the Faculty of Engineering of Okayama University of Science ("AL-1.2% alloy"). "Structure change and fatigue strength in the vicinity of grain boundary due to aging treatment", quoted from Light Metal, Vol. 50, No. 12, pp. 650-654). This curve shows the relationship between the temperature cycle (horizontal axis) and the critical stress σ MAX (vertical axis). In order to prevent damage to the electrodes of the semiconductor chip 6 due to thermal fatigue, it is necessary that the actual chip stress σ B ′ does not exceed the limit stress σ MAX indicated by this curve. In general, in a semiconductor device, when a temperature cycle of −40 ° C. to 125 ° C. is assumed, it is required to withstand 1000 temperature cycles. However, in the case of a power module, a severe environment where the upper limit temperature is further up to 175 ° C. is required, and from Coffin Manson's life prediction formula, a temperature cycle of −40 ° C. to 175 ° C. is Corresponds to 10,000 temperature cycles of ˜125 ° C. For this reason, when the use environment of the upper limit temperature of 175 ° C. is assumed, it is required to withstand 10,000 temperature cycles at −40 ° C. to 125 ° C. Therefore, in the design method according to the present embodiment, the actual chip stress σ B ′ must not exceed 48 [MPa].
図７は、図４に４８［ＭＰａ］を示すラインを書き加えたものである。上記の通り、実際のチップ応力σＢ’が最も低くなる熱膨張係数αＣの最適値は約１８［ｐｐｍ／℃］であるが、図７に示すように、この値に±３［ｐｐｍ／℃］を加えた１５〜２１［ｐｐｍ／℃］の範囲内であれば、実際のチップ応力σＢ’が４８［ＭＰａ］を超えるのを防ぐことができる。すなわち、樹脂部Ｃの熱膨張係数αＣが“αＡ／２＋Ｂ／２Ａ−３”以上、かつ“αＡ／２＋Ｂ／２Ａ＋３”以下であれば、熱疲労による半導体チップ６の損傷を防ぐことができる。 FIG. 7 is obtained by adding a line indicating 48 [MPa] to FIG. As described above, the optimum value of the thermal expansion coefficient α C at which the actual chip stress σ B ′ is the lowest is about 18 [ppm / ° C.], but as shown in FIG. In the range of 15 to 21 [ppm / ° C.] plus [° C.], the actual chip stress σ B ′ can be prevented from exceeding 48 [MPa]. That is, the thermal expansion coefficient of the resin portion C alpha C is "α A / 2 + B / 2A-3" or more, if Katsu "α A / 2 + B / 2A + 3" or less, prevent damage of the semiconductor chip 6 by thermal fatigue it can.
［変形例］
以上、本発明の好ましい実施形態について説明したが、本発明はこの構成に限定されるものではない。
[Modification]
As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to this structure.
例えば、上記実施形態では、半導体チップ６の損傷を防ぐのに好適な熱膨張係数αＣの値（範囲）を決定したが、図３に示すように、熱膨張係数αＣと弾性率ＥＣとは１対１の関係にあるので、弾性率ＥＣの好適な値（範囲）を決定することにより半導体チップ６の損傷を防ぐこともできる。この場合は、図３から（８）式の関係式を求める。
αＣ［ｐｐｍ／℃］＝（Ｂ−ＥＣ）／Ａ ・・・（８）
次に、樹脂応力σＣの単位温度変化あたりの増減を示す式“ＥＣ・（αＣ−αＡ）”に（８）式を代入し、次式を得る。
ＥＣ・（αＣ−αＡ）
＝−ＥＣ ２／Ａ＋（Ｂ／Ａ−αＡ）・ＥＣ ・・・（９）
（９）式が最大値をとるのは、（９）式を微分したものが“０”になるときである。すなわち、次式が成立するときである。
−２ＥＣ／Ａ＋Ｂ／Ａ−αＡ＝０
ＥＣ＝（Ｂ−Ａ・αＡ）／２ ・・・（１０）
すなわち、樹脂部Ｃの弾性率ＥＣが“（Ｂ−Ａ・αＡ）／２”であるとき、実際のチップ応力σＢ’は最小となる。
For example, in the above embodiment, the value (range) of the thermal expansion coefficient α C suitable for preventing damage to the semiconductor chip 6 is determined. However, as shown in FIG. 3, the thermal expansion coefficient α C and the elastic modulus E C Therefore, the damage of the semiconductor chip 6 can be prevented by determining a suitable value (range) of the elastic modulus E C. In this case, the relational expression (8) is obtained from FIG.
α C [ppm / ° C.] = (B−E C ) / A (8)
Next, the equation (8) is substituted into the equation “E C · (α C −α A )” indicating the increase / decrease per unit temperature change of the resin stress σ C to obtain the following equation.
E C · (α C -α A )
= −E C 2 / A + (B / A−α A ) · E C (9)
The expression (9) takes the maximum value when the derivative of the expression (9) becomes “0”. That is, when the following equation holds.
-2E C / A + B / A-α A = 0
E C = (B−A · α A ) / 2 (10)
That is, when the elastic modulus of the resin portion C E C is "(B-A · α A ) / 2", the actual chip stress sigma B 'is minimized.
また、上記実施形態では、熱膨張係数αＣと弾性率ＥＣに図３に示す関係があるエポキシ樹脂、すなわち、定数Ａが１０７５．８であり、かつ定数Ｂが３３５８８であるエポキシ樹脂を用いたが、定数Ａと定数Ｂの値はこれに限定されない（ただし、エポキシ樹脂では、定数Ａおよび定数Ｂが０以下となることはあり得ない）。また、熱膨張係数αＣと弾性率ＥＣの関係式は、（４）式および（８）式のような一次式に限定されない。さらに、本発明の「充填樹脂」はエポキシ樹脂に限定されず、弾性率が１［ＧＰａ］以上である樹脂を用いることができる。 In the above embodiment, an epoxy resin having the relationship shown in FIG. 3 between the thermal expansion coefficient α C and the elastic modulus E C , that is, an epoxy resin having a constant A of 1075.8 and a constant B of 33588 is used. However, the values of the constant A and the constant B are not limited to this (however, in the epoxy resin, the constant A and the constant B cannot be 0 or less). Further, the relational expression between the thermal expansion coefficient α C and the elastic modulus E C is not limited to a linear expression such as the expressions (4) and (8). Furthermore, the “filling resin” of the present invention is not limited to an epoxy resin, and a resin having an elastic modulus of 1 [GPa] or more can be used.
この他、上記実施形態では、金属層１５、１６を介して第１基板２および第２基板４の裏面に第１放熱フィン８および第２放熱フィン９が設けられ、第１基板２と第２基板４とが金属球１０で接続されたパワーモジュール１の設計方法について説明したが、金属層１５、１６、第１放熱フィン８、第２放熱フィン９、および金属球１０は適宜省略することができる。 In addition, in the said embodiment, the 1st radiation fin 8 and the 2nd radiation fin 9 are provided in the back surface of the 1st board | substrate 2 and the 2nd board | substrate 4 through the metal layers 15 and 16, and the 1st board | substrate 2 and the 2nd Although the design method of the power module 1 in which the substrate 4 is connected to the metal ball 10 has been described, the metal layers 15 and 16, the first heat radiation fin 8, the second heat radiation fin 9, and the metal ball 10 may be omitted as appropriate. it can.
また、本発明では、第１基板２および第２基板４に挟まれた半導体チップ６の数は特に限定されず、任意の数とすることができる。 In the present invention, the number of semiconductor chips 6 sandwiched between the first substrate 2 and the second substrate 4 is not particularly limited, and can be any number.
１ パワーモジュール
２ 第１基板
３ 第１金属配線層
３ａ 電極パッド（ＩＧＢＴ用）
３ｂ 電極パッド（ダイオード用）
３ｃ 第１電極パッド（金属球用）
４ 第２基板
５ 第２金属配線層
５ａ 電極パッド（ＩＧＢＴ用）
５ｂ 電極パッド（ダイオード用）
５ｃ 第２電極パッド（金属球用）
５ｄ 外部引出パッド
６ 半導体チップ
６ａ ＩＧＢＴ
６ｂ ダイオード
７ 樹脂ケース
８ 第１放熱フィン
９ 第２放熱フィン
１０ 金属球
１１ 充填樹脂（エポキシ樹脂）
１２ 外部接続リード
１３ 内部接続端子
１４ 接続ダンパリード
１５ 金属層
１６ 金属層
DESCRIPTION OF SYMBOLS 1 Power module 2 1st board | substrate 3 1st metal wiring layer 3a Electrode pad (for IGBT)
3b Electrode pad (for diode)
3c 1st electrode pad (for metal ball)
4 Second substrate 5 Second metal wiring layer 5a Electrode pad (for IGBT)
5b Electrode pad (for diode)
5c Second electrode pad (for metal balls)
5d External lead pad 6 Semiconductor chip 6a IGBT
6b Diode 7 Resin case 8 First radiating fin 9 Second radiating fin 10 Metal ball 11 Filling resin (epoxy resin)
12 External connection lead 13 Internal connection terminal 14 Connection damper lead 15 Metal layer 16 Metal layer
Claims (5)
前記充填樹脂の弾性率ＥＣおよび熱膨張係数αＣの関係を示す関係式を求める第１ステップと、
前記第１および第２基板を構成する基板材料の熱膨張係数αＡ、および前記充填樹脂の弾性率ＥＣ並びに熱膨張係数αＣで表された、前記充填樹脂における応力σＣの単位温度変化あたりの増減を示す式を求める第２ステップと、
前記第２ステップで求めた式および前記第１ステップで求めた関係式に基づいて、前記応力σＣが最大となる熱膨張係数αＣまたは弾性率ＥＣを求める第３ステップと、
を実行することにより、前記半導体チップの損傷を防ぐのに好適な熱膨張係数αＣまたは弾性率ＥＣを決定することを特徴とするパワーモジュールの設計方法。 A first substrate provided with a first metal wiring layer, a second substrate made of the same material as the first substrate, provided with a second metal wiring layer disposed opposite to the first metal wiring layer; Filled between the first substrate and the second substrate, the semiconductor chip having the front-side electrode solder-connected to the second metal wiring layer and the back-side electrode solder-connected to the first metal wiring layer A method for designing a power module with a filled resin,
A first step for obtaining a relational expression showing a relation between an elastic modulus E C and a thermal expansion coefficient α C of the filled resin;
Unit temperature change of stress σ C in the filled resin represented by the thermal expansion coefficient α A of the substrate material constituting the first and second substrates, the elastic modulus E C of the filled resin, and the thermal expansion coefficient α C A second step for obtaining a formula indicating an increase or decrease per unit,
A third step for obtaining a thermal expansion coefficient α C or an elastic modulus E C at which the stress σ C is maximized based on the equation obtained in the second step and the relational equation obtained in the first step;
To determine a thermal expansion coefficient α C or an elastic modulus E C suitable for preventing damage to the semiconductor chip.
“ＥＣ＝−Ａ・αＣ＋Ｂ” ・・・（Ａ）
（ただし、定数Ａ＞０、定数Ｂ＞０）であることを特徴とする請求項１に記載のパワーモジュールの設計方法。 The relational expression (A) obtained in the first step is
“E C = −A · α C + B” (A)
The power module design method according to claim 1, wherein (constant A> 0, constant B> 0).
前記式（Ｂ）中の弾性率ＥＣに前記関係式（Ａ）を代入して得られた式（Ｃ）が最大となる条件式（Ｄ）によって、前記充填樹脂の熱膨張係数αＣを決定することを特徴とする請求項２記載のパワーモジュールの設計方法。
ＥＣ・（αＣ−αＡ） ・・・（Ｂ）
−Ａ・αＣ ２＋（Ｂ＋αＡ・Ａ）・αＣ−αＡ・Ｂ ・・・（Ｃ）
αＣ＝αＡ／２＋Ｂ／２Ａ ・・・（Ｄ） In the formula (B) showing the increase / decrease per unit temperature change of the stress σ C in the filled resin obtained in the second step,
The thermal expansion coefficient α C of the filled resin is expressed by the conditional expression (D) that maximizes the expression (C) obtained by substituting the relational expression (A) into the elastic modulus E C in the expression (B). The power module design method according to claim 2, wherein the power module is determined.
E C · (α C −α A ) (B)
−A · α C 2 + (B + α A · A) · α C −α A · B (C)
α C = α A / 2 + B / 2A (D)
関係式（Ａ）を式（Ａ’）に示すように変形したとき、
αＣ＝（Ｂ−ＥＣ）／Ａ ・・・（Ａ’）
前記式（Ｂ）中の熱膨張係数αＣに前記式（Ａ’）を代入して得られた式（Ｅ）が最大となる条件式（Ｆ）によって、前記充填樹脂の弾性率ＥＣを決定することを特徴とする請求項２記載のパワーモジュールの設計方法。
ＥＣ・（αＣ−αＡ） ・・・（Ｂ）
−ＥＣ ２／Ａ＋（Ｂ／Ａ−αＡ）・ＥＣ ・・・（Ｅ）
ＥＣ＝（Ｂ−Ａ・αＡ）／２ ・・・（Ｆ） In the formula (B) showing the increase / decrease per unit temperature change of the stress σ C in the filled resin obtained in the second step,
When the relational expression (A) is transformed as shown in the expression (A ′),
α C = (B−E C ) / A (A ′)
The elastic modulus E C of the filled resin is expressed by the conditional expression (F) that maximizes the expression (E) obtained by substituting the expression (A ′) for the thermal expansion coefficient α C in the expression (B). The power module design method according to claim 2, wherein the power module is determined.
E C · (α C −α A ) (B)
−E C 2 / A + (B / A−α A ) · E C (E)
E C = (BA−α A ) / 2 (F)
前記上限および前記下限の範囲内で前記半導体チップの損傷を防ぐのに好適な熱膨張係数αＣまたは弾性率ＥＣを決定することを特徴とする請求項１〜４のいずれかに記載のパワーモジュールの設計方法。 Based on the limit stress σ MAX of the semiconductor chip, further executes a fourth step that defines an upper limit and a lower limit of the thermal expansion coefficient α C or the elastic modulus E C obtained in the third step,
5. The power according to claim 1, wherein a thermal expansion coefficient α C or an elastic modulus E C suitable for preventing damage to the semiconductor chip is determined within the range between the upper limit and the lower limit. How to design a module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012138761A JP5892655B2 (en) | 2012-06-20 | 2012-06-20 | Power module design method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012138761A JP5892655B2 (en) | 2012-06-20 | 2012-06-20 | Power module design method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014003219A JP2014003219A (en) | 2014-01-09 |
| JP5892655B2 true JP5892655B2 (en) | 2016-03-23 |
Family
ID=50036104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012138761A Active JP5892655B2 (en) | 2012-06-20 | 2012-06-20 | Power module design method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5892655B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4030930B2 (en) * | 2003-08-01 | 2008-01-09 | 株式会社日立製作所 | Semiconductor power module |
| JP4972503B2 (en) * | 2007-09-11 | 2012-07-11 | 株式会社日立製作所 | Semiconductor power module |
| JP2009285810A (en) * | 2008-05-30 | 2009-12-10 | Toshiba Corp | Semiconductor device and manufacturing method for the same |
| JP2010034238A (en) * | 2008-07-28 | 2010-02-12 | Shin Kobe Electric Mach Co Ltd | Wiring board |
| JP2011195742A (en) * | 2010-03-23 | 2011-10-06 | Sumitomo Bakelite Co Ltd | Liquid resin composition, semiconductor package, and method for manufacturing semiconductor package |
-
2012
- 2012-06-20 JP JP2012138761A patent/JP5892655B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014003219A (en) | 2014-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492448B2 (en) | Semiconductor power module | |
| JP5528900B2 (en) | Light emitting element module | |
| US9881846B2 (en) | Semiconductor device | |
| JP2008277817A (en) | Heat dissipation module and method for fabricating the same | |
| KR101278393B1 (en) | Power package module and a fabricating mothod the same | |
| CN1213173A (en) | Semiconductor integrated circuit device | |
| JP2014003095A (en) | Semiconductor device | |
| JP2006179538A (en) | Semiconductor power module | |
| US20120018884A1 (en) | Semiconductor package structure and forming method thereof | |
| JP2005116702A (en) | Power semiconductor module | |
| JP2021068783A (en) | Semiconductor device | |
| CN109698179A (en) | The manufacturing method of semiconductor device and semiconductor device | |
| US20070252133A1 (en) | Light emitting apparatus | |
| US7763959B2 (en) | Heat slug for package structure | |
| US20180076149A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2012099814A (en) | Light-emitting device | |
| JP5892655B2 (en) | Power module design method | |
| JP5946128B2 (en) | Power module | |
| JP2007227762A (en) | Semiconductor device and semiconductor module equipped therewith | |
| KR20130104430A (en) | Multi-chip package and method of manufacturing the same | |
| JP5777203B2 (en) | Power module | |
| JP4929919B2 (en) | Semiconductor integrated circuit device | |
| JP2006237464A (en) | Semiconductor light emitting device | |
| JP2010219554A (en) | Semiconductor device and electronic controller using the same | |
| JP4797492B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150515 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20151026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5892655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |