JP5886522B2 - Wafer production method - Google Patents
Wafer production method Download PDFInfo
- Publication number
- JP5886522B2 JP5886522B2 JP2010277929A JP2010277929A JP5886522B2 JP 5886522 B2 JP5886522 B2 JP 5886522B2 JP 2010277929 A JP2010277929 A JP 2010277929A JP 2010277929 A JP2010277929 A JP 2010277929A JP 5886522 B2 JP5886522 B2 JP 5886522B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- forming
- ingot
- groove
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 235000012431 wafers Nutrition 0.000 claims description 58
- 239000013078 crystal Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 31
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、円柱状の結晶インゴットから、外周部の面取り加工と結晶方位を示す印を形成する加工とが施されたウェーハを作製するウェーハの生産方法に関する。 The present invention relates to a wafer production method for producing a wafer on which a chamfering process of an outer peripheral portion and a process of forming a mark indicating a crystal orientation are performed from a cylindrical crystal ingot.
IC,LSI等の半導体デバイスの一般的な製造プロセスでは、インゴットをスライスすることによってベースとなるウェーハを形成し、その後、ウェーハの外周部に面取り加工を施したり、オリエンテーションフラットやノッチといった結晶方位を示す印を形成する加工を行ったりする。そして、ウェーハ両面の鏡面加工、ウェーハ表面への回路の形成を経た後、ダイシングにより個々のデバイスチップが形成される。近年は、多品種少数生産の要望に応じるために、小径ウェーハによるデバイスチップの生産が求められている。 In a general manufacturing process of semiconductor devices such as IC and LSI, a wafer serving as a base is formed by slicing an ingot, and then the outer peripheral portion of the wafer is chamfered or crystal orientation such as an orientation flat or notch is formed. The process which forms the mark to show is performed. Then, after mirror processing on both surfaces of the wafer and formation of circuits on the wafer surface, individual device chips are formed by dicing. In recent years, production of device chips using small-diameter wafers has been demanded in order to meet the demand for production of a small variety of products.
しかし、インゴットからスライスされたウェーハ1枚1枚に対し、個別に面取り加工を行ったりオリエンテーションフラットやノッチといった結晶方位を示す印を形成する加工を行ったりすると、作業が煩雑となり、生産性が低いという問題があった。特に、小径ウェーハについてはかかる問題が顕著である。 However, if each wafer sliced from an ingot is individually chamfered or processed to form a crystal orientation mark such as an orientation flat or notch, the work becomes complicated and the productivity is low. There was a problem. This problem is particularly noticeable for small diameter wafers.
本発明は、このような問題を解決するためになされたもので、その技術的課題は、ウェーハに対する外周部の面取りや結晶方位を示す印を形成する加工を、効率よく行うことにある。 The present invention has been made to solve such a problem, and a technical problem thereof is to efficiently perform processing for forming a chamfer of the outer peripheral portion of the wafer and a mark indicating a crystal orientation.
本発明は、円柱状の結晶インゴットから、外周部の面取りと結晶方位を示す印を形成する加工とが施されたウェーハを作製するウェーハ生産方法に関するもので、端面が1.0インチ以下の直径の円である円柱状の結晶インゴットを形成するインゴット形成工程と、インゴット形成工程の後に、一枚のウェーハの厚みに応じた間隔ごとに結晶インゴットの外周に面取り溝を形成する面取り溝形成工程と、インゴット形成工程及び面取り溝形成工程の後に、結晶インゴットの外周に結晶インゴットの外周の接線面に平行な面を、結晶方位を示す印として形成するマーキング工程と、面取り溝形成工程とマーキング工程との後に、面取り溝に沿ってワイヤーソーを該結晶インゴットに切り込ませて、結晶インゴットをウェーハにスライスするスライス工程とを含み、マーキング工程において形成される面は、面取り溝の水平方向の深さよりも浅い位置に形成される。
このウェーハ生産方法において、面取り溝形成工程では、先端がV字状に尖って形成されたブレードが用いられ、面取り溝の幅がワイヤーソーの断面直径よりも大きく、面取り溝の側面とインゴットの外周の接線面との角度が鈍角になるように面取り溝を形成することが好ましい。
The present invention relates to a wafer production method for producing a wafer having a chamfered outer periphery and a process for forming a mark indicating a crystal orientation from a cylindrical crystal ingot. The diameter of the end face is 1.0 inch or less. An ingot forming step of forming a cylindrical crystal ingot that is a circle of the chamfer, and a chamfered groove forming step of forming a chamfered groove on the outer periphery of the crystal ingot at intervals corresponding to the thickness of one wafer after the ingot forming step, and After the ingot forming step and the chamfered groove forming step, a marking step for forming a plane parallel to the outer tangent surface of the crystal ingot on the outer periphery of the crystal ingot as a mark indicating the crystal orientation, a chamfered groove forming step and a marking step After that, a wire saw is cut into the crystal ingot along the chamfering groove, and a slice for slicing the crystal ingot into a wafer is obtained. And a scan step, the surface to be formed in the marking step is formed in a position shallower than the horizontal depth of the chamfered groove.
In this wafer production method, in the chamfering groove forming step, a blade whose tip is sharpened in a V shape is used, the width of the chamfering groove is larger than the cross-sectional diameter of the wire saw, the side surface of the chamfering groove and the outer periphery of the ingot It is preferable to form a chamfered groove so that the angle with respect to the tangential surface is an obtuse angle.
また、本発明は、上記生産方法により生産されたウェーハにデバイスを形成するデバイス形成工程と、デバイス形成工程の後に複数のウェーハをそれぞれ外形基準で位置合わせして多重に貼り合わせる積層工程とを含む積層デバイスの形成方法である。 The present invention also includes a device forming process for forming a device on a wafer produced by the above production method, and a laminating process for aligning a plurality of wafers on the basis of the external shape after the device forming process and bonding them in multiple layers. This is a method for forming a laminated device .
本発明では、スライス工程の前に面取り溝形成工程及びマーキング工程を行うため、ウェーハにスライスする前の状態で面取り加工及びマーキング加工を行うことができる。したがって、1枚1枚のウェーハに個別に面取り加工及びマーキング加工を行う必要がないため、作業が煩雑とならず、生産性を向上させることができる。 In the present invention, since the chamfering groove forming process and the marking process are performed before the slicing process, the chamfering process and the marking process can be performed in a state before slicing the wafer. Therefore, since it is not necessary to perform chamfering and marking individually on each wafer, the work is not complicated and productivity can be improved.
また、例えば直径が12インチのウェーハのような従来の大型ワークを複数積層させようとすると、外形のブレが大きく外形基準で位置合わせを行うことができなかったが、本発明が対象とする小径ウェーハであれば、外形のブレを許容内とすることができるため、外形基準で位置合わせを複数のウェーハに対して一括で行うことができ、複数ウェーハの積層の生産性を向上させることができる。 In addition, when trying to stack a plurality of conventional large workpieces such as wafers having a diameter of 12 inches, for example, the outline blurring was large and alignment could not be performed on the basis of the outline. If it is a wafer, it is possible to make the outer shape blur within an allowable range. Therefore, it is possible to perform alignment on a plurality of wafers at the same time on the basis of the outer shape, and to improve the productivity of stacking a plurality of wafers. .
さらに、マーキング工程において形成される面である結晶方位を示す印がインゴットの外周の面取り溝内において形成されるようにすると、この印が従来のオリエンテーションフラットやノッチのようにウェーハの平坦面にまで及ぶことがないため、ウェーハの平坦面全てをデバイスの形成に使用することができる。 Furthermore, when a mark indicating the crystal orientation, which is a surface formed in the marking process, is formed in a chamfer groove on the outer periphery of the ingot, this mark is formed even on the flat surface of the wafer like a conventional orientation flat or notch. As such, the entire flat surface of the wafer can be used to form the device.
(1)インゴット形成工程
図1に示す結晶インゴット1は、例えばチョクラルスキー法などにより結晶を成長させて製造されるものであり、円柱状に形成されている。結晶インゴット1の端面10は、円形に形成され、その直径は1.0インチ以下である。結晶インゴット1は特に限定されないが、例えば、シリコンインゴット、ガリウム砒素インゴット、シリコンカーバイドインゴット、サファイアインゴットなどがある。
(1) Ingot forming step A crystal ingot 1 shown in FIG. 1 is manufactured by growing a crystal by, for example, the Czochralski method, and is formed in a cylindrical shape. The
(2)面取り溝形成工程
インゴット形成工程の後に、結晶インゴット1の外周面11に対し、図2に示すように、回転する切削ブレード2を接触させ、面取り加工を行う。切削ブレード2は、先端の断面がV字状に尖って形成されたベベルブレードである。
(2) Chamfering groove forming process After the ingot forming process, the rotating
鉛直軸を中心として結晶インゴット1を回転させるとともに、鉛直軸を中心として切削ブレード2を回転させながら結晶インゴット1の径方向(矢印A方向)に移動させて結晶インゴット11に接近させていき、切削ブレード2の刃先を外周面11に対して接触させて切削を行うと、外周面11に断面が三角形状の面取り溝12が形成される。
The crystal ingot 1 is rotated about the vertical axis, and the
この面取り溝12は、一枚のウェーハの厚みに応じた間隔ごとに形成する。例えば、後に厚みが1mmのウェーハを切り出す場合は、切削ブレード2を鉛直方向に1mmずつ送り出しながら切削を行うことにより、1mmおきに面取り溝12を順次形成していく。
The
(3)マーキング工程
インゴット形成工程の後に、結晶インゴット1の外周面11に対し、結晶方位を示す印を形成する。例えば、図3に示すように、結晶方位を示す印として平面状のマーク13を形成する場合は、円柱状に形成された研削砥石3を図3において左右方向に延びる水平軸を中心として回転させながら結晶インゴット1の径方向(矢印B方向)に接近させて外周面11に接触させることにより、外周面11の接線面に平行な面であるマーク13を形成する。このマーク13は、面取り溝12の水平方向の深さよりも浅く形成することが望ましい。すなわち、マーク13は、結晶インゴット1の外周面11の面取り溝12内において形成されることが望ましく、このようにしてマーク13を形成することにより、後のスライス工程により切り出されるウェーハの端面10のうち面取りされていない平坦面をマーク13が侵食しないため、後のデバイス形成工程において当該平坦面をすべてデバイスの形成に使用することができる。
(3) Marking Step After the ingot forming step, a mark indicating the crystal orientation is formed on the outer
なお、面取り溝形成工程及びマーキング工程は、インゴット形成工程の後であれば、どちらを先に実行してもよい。 In addition, as long as a chamfering groove formation process and a marking process are after an ingot formation process, whichever may be performed first.
(4)スライス工程
面取り溝形成工程とマーキング工程との後に、図4に示すように、面取り溝12に沿ってワイヤーソー4を水平方向(矢印C方向)に結晶インゴット1に切り込ませることにより、図5に示すように、結晶インゴット1を複数のウェーハWにスライスする。図4に示すように、面取り溝12の溝幅Yがワイヤーソー4の断面の直径Xよりも大きくなるように面取り溝12を形成しておくと、図5に示すように、切り出された個々のウェーハWの外周部には面取り部120が形成される。また、面取り溝12は、ワイヤーソー4のガイドとしての役割も果たす。特に、図4のように面取り溝12の溝幅Yがワイヤーソー4の断面の直径Xよりも大きくなるように面取り溝12を形成しておくことにより、より一層ワイヤーソー4のガイドとしての機能が向上する。
(4) Slicing step After the chamfering groove forming step and the marking step, as shown in FIG. 4, the wire saw 4 is cut into the crystal ingot 1 in the horizontal direction (arrow C direction) along the
このようにして、円柱状の結晶インゴット1から、外周部に面取り部120が形成されるとともに結晶方位を示す印であるマーク13が形成されたウェーハWが複数生産される。面取り溝形成工程では、V字状に尖って形成されたベベルブレードを使用したため、図4に示すように、面取り溝12の側面である面取り部120と外周面11の接線面とがなす角θは鈍角となる。したがって、切り出された個々のウェーハWの強度が高い。
In this manner, a plurality of wafers W on which the
なお、ウェーハWは特に限定はされないが、結晶インゴットの種類に応じて、例えばシリコンウェーハ、ガリウム砒素、シリコンカーバイド等の半導体ウェーハや、サファイア系の無機材料基板などが挙げられる。 The wafer W is not particularly limited, and examples thereof include a semiconductor wafer such as a silicon wafer, gallium arsenide, and silicon carbide, and a sapphire inorganic material substrate, depending on the type of crystal ingot.
(5)デバイス形成工程
スライス工程の後に、各ウェーハWの表面W1を鏡面加工し、図6に示すように、複数のデバイスDを形成する。デバイスDは、例えばフォトリソグラフィなどの技術によって形成される。複数のデバイスDは、ストリートSによって区画された領域に形成される。
(5) Device Formation Step After the slicing step, the surface W1 of each wafer W is mirror-finished to form a plurality of devices D as shown in FIG. The device D is formed by a technique such as photolithography, for example. The plurality of devices D are formed in an area partitioned by the street S.
(6)積層工程
デバイス形成工程の後に、図7に示すように、複数のウェーハWを積層して多重に貼り合わせることにより、図8に示す積層体5を形成することができる。積層にあたっては、ウェーハWをそれぞれ外形基準で位置合わせすることにより、デバイスD及びストリートSの鉛直方向の位置を合わせることができる。例えば、マーク13が鉛直方向に一直線上に位置するようにすれば、自動的に、デバイスD及びストリートSの鉛直方向の位置も一致する。ウェーハWは、直径が1.0インチ以下の小径ウェーハであるため、積層時の外形のブレを許容範囲内とすることができ、外形基準で位置合わせを一括で行うことができるため、複数ウェーハの積層の生産性を向上させることができる。なお、各ウェーハに形成されているデバイスDは、大きさが揃っていれば、種類は異なっていても良い。
(6) Lamination process After the device formation process, as shown in FIG. 7, the laminated body 5 shown in FIG. 8 can be formed by laminating a plurality of wafers W and bonding them in multiple layers. In the stacking, the vertical positions of the device D and the street S can be aligned by aligning the wafers W on the basis of the external shape. For example, if the
以上のように、上記手順によれば、スライス工程の前に面取り溝形成工程及びマーキング工程を行うため、ウェーハWにスライスする前の状態で面取り加工及びマーキング加工を行うことができる。したがって、1枚1枚のウェーハWに個別に面取り加工及びマーキング加工を行う必要がないため、作業が煩雑とならず、生産性を向上させることができる。 As described above, according to the above procedure, the chamfering groove forming process and the marking process are performed before the slicing process, so that the chamfering process and the marking process can be performed in a state before slicing into the wafer W. Therefore, since it is not necessary to perform chamfering and marking individually for each wafer W, the work is not complicated and productivity can be improved.
1:結晶インゴット
10:端面 11:外周面
12:面取り溝 120:面取り部
13:マーク
2:切削ブレード
3:研削砥石
4:ワイヤーソー
5:積層体
W:ウェーハ W1:表面 D:デバイス S:ストリート
1: Crystal ingot 10: End face 11: Peripheral surface 12: Chamfer groove 120: Chamfer 13: Mark 2: Cutting blade 3: Grinding wheel 4: Wire saw 5: Laminate W: Wafer W1: Surface D: Device S: Street
Claims (3)
端面が1.0インチ以下の直径の円である円柱状の結晶インゴットを形成するインゴット形成工程と、
該インゴット形成工程の後に、一枚のウェーハの厚みに応じた間隔ごとに該結晶インゴットの外周に面取り溝を形成する面取り溝形成工程と、
該インゴット形成工程及び面取り溝形成工程の後に、該結晶インゴットの外周に該結晶インゴットの外周の接線面に平行な面を、結晶方位を示す印として形成するマーキング工程と、
該面取り溝形成工程と該マーキング工程との後に、該面取り溝に沿ってワイヤーソーを該結晶インゴットに切り込ませて、該結晶インゴットをウェーハにスライスするスライス工程と、
を含み、該マーキング工程において形成される面は、該面取り溝の水平方向の深さよりも浅い位置に形成される、
ウェーハ生産方法。 From a cylindrical crystal ingot, a wafer production method for producing a wafer subjected to chamfering of an outer peripheral portion and processing to form a mark indicating a crystal orientation,
An ingot forming step of forming a cylindrical crystal ingot whose end face is a circle having a diameter of 1.0 inch or less;
After the ingot forming step, a chamfer groove forming step of forming a chamfer groove on the outer periphery of the crystal ingot at intervals corresponding to the thickness of one wafer,
After the ingot forming step and the chamfered groove forming step, a marking step for forming a plane parallel to a tangential surface of the outer periphery of the crystal ingot as a mark indicating a crystal orientation on the outer periphery of the crystal ingot;
After the chamfering groove forming step and the marking step, a slicing step of slicing the crystal ingot into a wafer by cutting a wire saw into the crystal ingot along the chamfering groove;
The surface formed in the marking step is formed at a position shallower than the horizontal depth of the chamfer groove.
Wafer production method.
請求項1に記載のウェーハ生産方法。 In the chamfering groove forming step, a blade having a V-shaped sharp tip is used, and the width of the chamfering groove is larger than the cross-sectional diameter of the wire saw, and the side surface of the chamfering groove and the outer periphery of the ingot are Forming the chamfer groove so that the angle with the tangential surface becomes an obtuse angle;
The wafer production method according to claim 1.
該デバイス形成工程の後に、複数の該ウェーハをそれぞれ外形基準で位置合わせして多重に貼り合わせる積層工程と、
を含む積層デバイスの形成方法。 A device forming step of forming a device on the wafer produced by the production method according to claim 1 or 2,
After the device forming step, a plurality of the wafers are aligned with each other on the basis of the outer shape, and a laminating step for laminating the wafers,
A method for forming a laminated device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277929A JP5886522B2 (en) | 2010-12-14 | 2010-12-14 | Wafer production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277929A JP5886522B2 (en) | 2010-12-14 | 2010-12-14 | Wafer production method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012129284A JP2012129284A (en) | 2012-07-05 |
JP5886522B2 true JP5886522B2 (en) | 2016-03-16 |
Family
ID=46646033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277929A Active JP5886522B2 (en) | 2010-12-14 | 2010-12-14 | Wafer production method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5886522B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI786006B (en) * | 2021-12-14 | 2022-12-01 | 日商薩克瑟斯有限公司 | Method and apparatus for manufacturing semiconductor crystal wafer |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115168A (en) * | 1976-03-24 | 1977-09-27 | Hitachi Ltd | Beveling method for semiconductor substrates |
JPH07232319A (en) * | 1994-02-24 | 1995-09-05 | M Setetsuku Kk | Method for slicing ingot |
JPH09290358A (en) * | 1996-04-25 | 1997-11-11 | Komatsu Electron Metals Co Ltd | Manufacture of semiconductor wafer and chamfering work device for semiconductor ingot |
JP3775044B2 (en) * | 1998-03-30 | 2006-05-17 | 株式会社デンソー | Wire saw processing method and wire saw processing apparatus |
JP2006228810A (en) * | 2005-02-15 | 2006-08-31 | Disco Abrasive Syst Ltd | Method of partitioning wafer |
JP5041692B2 (en) * | 2005-09-28 | 2012-10-03 | 株式会社ディスコ | Wafer with special shape crystal orientation identification |
JP4349369B2 (en) * | 2006-01-04 | 2009-10-21 | 株式会社デンソー | Wire saw processing method |
JP2007189093A (en) * | 2006-01-13 | 2007-07-26 | Disco Abrasive Syst Ltd | Semiconductor wafer |
JP2007294541A (en) * | 2006-04-21 | 2007-11-08 | Disco Abrasive Syst Ltd | Wafer cutting method |
DE112008001104B4 (en) * | 2007-04-27 | 2016-02-04 | Shibaura Mechatronics Corp. | Apparatus for semiconductor wafer processing and method and apparatus for determining a reference angular position |
JP2010080781A (en) * | 2008-09-26 | 2010-04-08 | Panasonic Corp | Electronic device and method of manufacturing the same |
JP2010087273A (en) * | 2008-09-30 | 2010-04-15 | Panasonic Corp | Electronic device and method for manufacturing the same |
-
2010
- 2010-12-14 JP JP2010277929A patent/JP5886522B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI786006B (en) * | 2021-12-14 | 2022-12-01 | 日商薩克瑟斯有限公司 | Method and apparatus for manufacturing semiconductor crystal wafer |
Also Published As
Publication number | Publication date |
---|---|
JP2012129284A (en) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW584911B (en) | Dicing method using cleaved wafer | |
TWI548504B (en) | Slicing method of semiconductor single crystal ingot | |
TWI490073B (en) | Segmentation method | |
JP6180223B2 (en) | Wafer manufacturing method | |
JP5380235B2 (en) | Method of simultaneously cutting a composite rod of semiconductor material into a plurality of wafers | |
JP2008147412A (en) | Semiconductor wafer, semiconductor device and manufacturing method of the semiconductor wafer, and manufacturing method of semiconductor device | |
KR20160032678A (en) | SLICING METHOD OF SiC INGOT | |
TWI610357B (en) | Wafer processing method | |
JP2015133435A (en) | Wafer processing method | |
US20140273402A1 (en) | Method for cutting wafer | |
US20090057841A1 (en) | Wafer | |
US20070205490A1 (en) | Method for Production of Semiconductor Chip, and Semiconductor Chip | |
JP5881504B2 (en) | Wafer processing method | |
JP6230112B2 (en) | Wafer manufacturing method and wafer manufacturing apparatus | |
JP5886522B2 (en) | Wafer production method | |
JP4594707B2 (en) | Semiconductor chip manufacturing method | |
JP2012222310A (en) | Method for processing wafer | |
JP5356791B2 (en) | Manufacturing method for laminated products | |
JP6594171B2 (en) | Wafer processing method | |
JP5126108B2 (en) | Nitride semiconductor substrate | |
JP2012129285A (en) | Method for producing wafer | |
JP6016473B2 (en) | Wafer processing method | |
JP5181209B2 (en) | Semiconductor wafer dicing method | |
US20190348290A1 (en) | Singulation of silicon carbide semiconductor wafers | |
JP5989422B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150122 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5886522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |