JP5884801B2 - パス切替装置、パス切替方法及びパス切替プログラム - Google Patents

パス切替装置、パス切替方法及びパス切替プログラム Download PDF

Info

Publication number
JP5884801B2
JP5884801B2 JP2013196636A JP2013196636A JP5884801B2 JP 5884801 B2 JP5884801 B2 JP 5884801B2 JP 2013196636 A JP2013196636 A JP 2013196636A JP 2013196636 A JP2013196636 A JP 2013196636A JP 5884801 B2 JP5884801 B2 JP 5884801B2
Authority
JP
Japan
Prior art keywords
information processing
reboot
instruction
processing apparatus
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013196636A
Other languages
English (en)
Other versions
JP2015064637A (ja
Inventor
拡貴 荒井
拡貴 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013196636A priority Critical patent/JP5884801B2/ja
Publication of JP2015064637A publication Critical patent/JP2015064637A/ja
Application granted granted Critical
Publication of JP5884801B2 publication Critical patent/JP5884801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、情報処理装置のブートパスを変更する技術に関する。
情報処理装置のRAS(Reliability、Availability、Serviceability;信頼性、可用性、保守性)を向上させる技術の一つに、ハードディスク装置の冗長化技術がある。
特許文献1には、ハードディスク装置を冗長化する技術の一例が記載されている。特許文献1のアクセス切替制御装置は、そのアクセス切替装置に接続されたCPU(Central Processing Unit)ユニットがフリーズしたか否かを検出する。CPUユニットがフリーズしたことが検出された場合、そのアクセス切替制御装置は、CPUユニットに接続されているHDD(Harad Disk Drive)を、他のHDDに切り替える。そして、そのアクセス切替制御装置は、CPUユニットに含まれるCPUをリセットすることにより、CPUユニットを再起動する。アクセス切替制御装置は、例えば、CPUユニットに接続されているHDC(Hard Disk Controller)と、HDDとの間を接続するバスを制御することにより、CPUユニットに接続されるHDDの切替を行う。あるいは、異なるHDDが接続された複数のHDCがCPUユニットに接続されている環境において、アクセス切替制御装置は、例えば、CPUユニットと接続されているHDCを、他のHDCに切り替えることによって、CPUユニットに接続されるHDDの切替を行う。
特開2002−229742号公報
特許文献1のアクセス切替制御装置は、CPUユニットがフリーズした場合に、CPUユニットに接続されるHDDを他のHDDに切り替える。しかし、特許文献1のアクセス切替制御装置は、CPUユニットがフリーズしない場合、障害が発生していても、CPUユニットに接続されるHDDを他のHDDに切り替えない。従って、特許文献1のアクセス切替制御装置は、CPUユニットがフリーズしない場合、CPUユニットに接続されるHDCを切り替えることはできない。
本発明の目的の一つは、情報処理装置がフリーズしない場合であっても、情報処理装置に接続されたストレージユニットに対して、ブート時にアクセスするパスを切り替えることができるパス切替装置を提供することにある。
本発明のパス切替装置は、接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置から、前記リブート要求を受信するリブート要求受信手段と、前記情報処理装置から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する指示送信手段とを備える。
本発明のパス切替方法は、接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置から、前記リブート要求を受信し、前記情報処理装置から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する。
本発明のパス切替プログラムは、コンピュータを、接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置から、前記リブート要求を受信するリブート要求受信手段と、前記情報処理装置から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する指示送信手段として動作させる。
本発明には、情報処理装置がフリーズしない場合であっても、情報処理装置に接続されたストレージユニットに対して、ブート時にアクセスするパスを切り替えることができるという効果がある。
図1は、第2の実施形態の情報処理システム100の構成の例を表す図である。 図2は、第1の実施形態の情報処理システム100の構成の例を表す図である。 図3は、第1の実施形態の変形例である情報処理システム100Aの構成を表す図である。 図4は、ブートパスデータの一例を表す図である。 図5は、情報処理装置2がブートパス・フェイルオーバを行うか否かを表す値の例である。 図6は、変更後のブートパスデータの一例を表す図である。 図7は、障害が発生しない場合における、第1の実施形態のパス切替装置1及び情報処理装置2の動作を表すフローチャートである。 図8は、情報処理装置2がOSの起動中にストールした場合の、パス切替装置1及び情報処理装置2の動作を表すフローチャートである。 図9は、情報処理装置2がOSの起動中にリブート要求を送信した場合における、パス切替装置1及び情報処理装置2の動作を表すフローチャートである。 図10は、パス切替装置1、パス切替装置1A、情報処理装置2、及び情報処理装置2Aを実現するために使用される、コンピュータ1000の構成の一例を表す図である。
次に、本発明の第1の実施の形態について図面を参照して詳細に説明する。
図2は、本実施形態の情報処理システム100の構成の例を表す図である。
図2を参照すると、本実施形態の情報処理システム100は、パス切替装置1を備える情報処理装置2を含む。
パス切替装置1は、ブート要求受信部11と、指示送信部12と、起動検出部13と、時間測定部14とを含む。図2に示すパス切替装置1の構成は、機能の構成を表し、必ずしもパス切替装置1のハードウェア構成と一致するとは限らない。
情報処理装置2は、CPU201と、ストレージコントローラ221と、ストレージコントローラ222と、ストレージユニット231と、ストレージユニット232と、起動制御部241と、ブートパス記憶部251とを含む。情報処理装置2は、さらに、図2においては示されない可搬ディスクドライブを含んでいてもよい。可搬ディスクドライブは、例えば、CD/DVDドライブや他のリムーバブルディスクドライブである。CPU201は、I/O(Input/Output)コントローラ211を含む。図2に示す情報処理装置2の構成は、機能の構成を表し、必ずしも情報処理装置2のハードウェア構成と一致するとは限らない。
ストレージコントローラ221と、ストレージコントローラ222は、CPU201に接続されている。ストレージコントローラ221は、さらに、ストレージユニット231に接続されている。ストレージコントローラ221は、I/Oコントローラ211を介したCPU201からの指示に基づき、ストレージユニット231に対して読み書きを行う。ストレージコントローラ222は、さらに、ストレージユニット232に接続されている。ストレージコントローラ222は、I/Oコントローラ211を介したCPU201からの指示に基づき、ストレージユニット232に対して読み書きを行う。
なお、CPU201は、2個以上存在していてもよい。CPU201が2個以上存在する場合、CPU201は、他のCPU201が含むI/Oコントローラを介して、そのI/Oコントローラに接続されているストレージコントローラに、ストレージユニットに対する読み書きの指示を行ってもよい。また、I/Oコントローラ211は、CPU201の外部に存在していてもよい。I/Oコントローラは複数のCPU201のいずれかに接続されていてもよい。その場合、CPU201は、他のCPU201に接続されているI/Oコントローラを介して、そのI/Oコントローラに接続されているストレージコントローラに、ストレージユニットに対する読み書きの指示を行ってもよい。複数のI/Oコントローラが存在していてもよい。ストレージコントローラは、3個以上存在していてもよい。ストレージユニットは、3個以上存在していてもよい。その場合、各ストレージコントローラは、複数のI/Oコントローラに接続されていてもよい。また、一つのストレージコントローラに、複数のストレージユニットが接続されていてもよい。さらに、一つのストレージユニットが、複数のストレージコントローラによってI/Oコントローラに接続されていてもよい。各ストレージユニットは、例えば、HDD(Hard Disk Drive)、SSD(Solid State Drive)及び他の種類の記憶装置である。ストレージユニットは、一つ又は複数の、HDD、SSD及び他の種類の記憶装置の少なくともいずれかによって構成されるディスクアレイであってもよい。例えば、ストレージユニットは、いずれかの種類のRAID(Redundant Arrays of Independent Disks)の技術によって構築された、ディスクアレイであってもよい。ストレージコントローラは、例えば、SAS(Serial Attached SCSI(Small Computer System Interface))、SATA(Serial ATA(Advanced Technology Attachment))、FC(Fiber Channel)、あるいは他の既存の任意の規格に基づき、記憶装置を接続するコントローラであればよい。一部又は全部のストレージユニットが、情報処理装置2の外部に存在し、情報処理装置2に接続されていてもよい。また、パス切替装置1が、起動制御部241とブートパス記憶部251に少なくともいずれかを含んでいてもよい。
パス切替装置1と情報処理装置2は、互いに接続され、互いに通信可能な別の装置であってもよい。例えば、パス切替装置1が情報処理装置2に接続されていてもよい。
図3は、本実施形態の変形例である情報処理システム100の構成を表す図である。図3に示す例では、情報処理システム100Aは、パス切替装置1と、パス切替装置1に接続された情報処理装置2Aを含む。
図2を参照すると、CPU201は、起動制御部241により指定されたストレージユニットから、OS(Operating System)を、図示されないメモリにロードする。そして、CPU201は、そのメモリにロードされたOSによって制御されて動作する。以下の説明において、CPU201がストレージユニットからOSを読み出し始めることを、OSの起動の開始と表記する。また、CPU201が、メモリにロードされたOSによって制御された動作を始めることを、OSの起動の完了と表記する。CPU201がOSによって制御された動作の開始は、例えば、CPU201が、メモリにロードされたOSのカーネルおよびOSのサービスを提供する各ソフトウェアが起動されることである。CPU201がOSによって制御された動作の開始は、例えば、情報処理装置2のスリープ状態が、通常の運用状態に相当する状態になることであってもよい。
ブートパス記憶部251は、ストレージユニットがブートパス・フェイルオーバの対象であるか否かを表す値を記憶する。ブートパス記憶部251は、ストレージユニットがブートパス・フェイルオーバの対象であるか否かを表す値を、OSが格納されているストレージユニットに関連付けて記憶していればよい。ブートパスは、CPU201から、CPU201が読み出すOSが格納されているストレージユニットまでの経路を表す。本発明の各実施形態では、各ストレージユニットは、いずれか1個のストレージコントローラと、1個のI/Oコントローラを介して、CPU201に接続されている。従って、ストレージユニットに対して、ブートパスは1個に定まる。すなわち、ブートパスはストレージユニットによって特定される。そのため、本発明の各実施形態において、ブートパスは、CPU201がOSを読み出すストレージユニットの識別子によって表される。なお、ブートパスは、例えば、I/Oコントローラの識別子とストレージコントローラの識別子とストレージユニットの識別子の組み合わせなど、CPU201がストレージユニットにアクセスする経路を特定する他の値によって表されていてもよい。
ブートパス・フェイルオーバは、例えばCPU201がOSの読み出しあるいは起動に失敗した場合や、OSが読み出されるブートパスに障害が検出された場合に、OSが読み出されるブートパスを他のブートパスに変更することを表す。本実施形態では、OSが読み出されるブートパスを他のブートパスに変更することは、OSが読み出されるストレージユニットを他のストレージユニットに変更することと同じである。ブートパス・フェイルオーバの対象であるストレージユニットは、ブートパス・フェイルオーバにおいて、OSが読み出されるストレージユニットになることができるストレージユニットを表す。ストレージユニットがブートパス・フェイルオーバの対象であるか否かを表す値は、例えば、Yesを表す値とNoを表す値のいずれかであればよい。Yesを表す値とNoを表す値は、例えば、それぞれ1と0である。Yesを表す値とNoを表す値は、互いに異なる他の値であってもよい。以下では、ストレージユニットがブートパス・フェイルオーバの対象であるか否かを表す値を、対象フラグと表記する。
ブートパス記憶部251は、さらに、ストレージユニットのブートオーダを記憶する。ブートパス記憶部251は、ストレージユニットのブートオーダを、OSが格納されているストレージユニットに関連付けて記憶していればよい。ブートオーダは、CPU201がロードするOSの読み出し先としての、ストレージユニットの優先順位を表す。
ブートパス記憶部251は、例えば、ストレージユニットのブートオーダと対象フラグとを、OSが格納されているストレージユニットの識別子に関連付けて記憶していればよい。例えば、情報処理装置2の管理者が、例えば、図示されない入力装置を使用して、ストレージユニットのブートオーダと対象フラグとを、ストレージユニットの識別子に関連付けてブートパス記憶部251に格納すればよい。以下では、ストレージユニットの識別子に関連付けられた、トレージユニットのブートオーダと対象フラグとを、ブートパスデータと表記する。
対象フラグがYesであるブートパスのストレージユニットには、例えばミラーリングされ、同一の設定の同一のOSが格納されていればよい。
図4は、ブートパスデータの一例を表す図である。図4において、「ブートパス」が、ブートパスの識別子である。図4の例では、ブートパスの識別子として、ストレージユニットの識別子が使用されている。ストレージ231が、ストレージユニット231の識別子である。ストレージ232が、ストレージユニット232の識別子である。図4において、「フェイルオーバ対象」が、対象フラグである。「フェイルオーバ対象」の値がYesであるストレージユニットが、ブートパス・フェイルオーバの対象であるストレージユニットである。「フェイルオーバ対象」の値がNoであるストレージユニットが存在すれば、そのストレージユニットは、ブートパス・フェイルオーバの対象ではないストレージユニットである。
ところで、図4の例のように、ブートパス記憶部251に、可搬ディスクドライブのブートパスデータが含まれていてもかまわない。ただし、通常、可搬ディスクドライブは、ブートパス・フェイルオーバの対象ではない。
ブートパス記憶部251は、さらに、情報処理装置2がブートパスのフェイルオーバを行うか否かを表す値を記憶する。
図5は、情報処理装置2がブートパス・フェイルオーバを行うか否かを表す値の例である。図5に示す「フェイルオーバ設定」が、ブートパス・フェイルオーバを行うか否かを表す値である。以下の説明において、情報処理装置2がブートパス・フェイルオーバを行うか否かを表す値を、フェイルオーバ設定と表記する。フェイルオーバ設定は、情報処理装置2がブートパス・フェイルオーバを行うことを表す値と、情報処理装置2がブートパス・フェイルオーバを行わないことを表す値のいずれかをとればよい。図5の例では、情報処理装置2がブートパス・フェイルオーバを行うことを表す値は、Enabledと表記される。また、情報処理装置2がブートパス・フェイルオーバを行わないことを表す値は、Disabledと表記される。Enabledの値は、例えば1である。Disabledの値は、例えば0である。Enabledの値と、Disabledの値は、互いに異なる他の値であってもよい。
起動制御部241は、情報処理装置2の電源が投入されると、例えば、まず、情報処理装置2に含まれるデバイスや、情報処理装置2に接続されているデバイスの、検出、初期化、及びチェック等の処理を行う。
そして、起動制御部241は、ブートパス記憶部251に格納されているブートパスデータに基づき、CPU201がOSを読み出すブートパスを決定する。起動制御部241は、例えば、優先順位が最も高いブートパスを、CPU201がOSを読み出すブートパスに決定する。そして、起動制御部241は、CPU201に対して、決定されたブートパスからOSを読み出すよう指示する。CPU201は、起動制御部241の指示に従って、決定されたブートパスによって特定される経路で、決定されたブートパスによって特定されるストレージユニットからOSをロードし、OSを起動する。
上述のように、本発明の各実施形態ではブートパスはストレージユニットによって定まる。したがって、本実施形態では、起動制御部241は、ブートパス記憶部251に格納されているブートパスデータに基づき、CPU201がOSを読み出すストレージユニットを決定する。起動制御部241は、例えば、ブートパス記憶部251に格納されているブートオーダに基づき、優先順位が最も高いストレージユニットを、CPU201がOSを読み出すストレージユニットに決定する。そして、起動制御部241は、CPU201に対して、決定されたストレージユニットからOSを読み出すよう指示する。起動制御部241は、例えば、CPU201と、図示されない記憶部に格納されているBIOS(Basic Input Output System)等のソフトウェアによって実現されてもよい。起動制御部241は、例えばBMC(Baseboad Management Controller)等の他のコントローラによって実現されてもよい。起動制御部241は、BIOS及びBMCにより実現されていてもよい。
起動制御部241は、CPU201に対して、決定されたブートパスからOSを読み出すよう指示する前に、パス切替装置1の起動検出部13に対して、OSの起動の開始を通知する。起動制御部241は、パス切替装置1の起動検出部13に対して、OSの起動の開始を通知する信号を送信することによって、その通知を行えばよい。CPU201は、OSの起動が完了すると、起動制御部241に対して、OSの起動の完了を通知する。起動制御部241に対してOSの起動の完了が通知されると、起動制御部241は、パス切替装置1の起動検出部13に対して、OSの起動の完了を通知する。起動制御部241は、パス切替装置1の起動検出部13に対して、OSの起動の完了を通知する信号を送信することによって、その完了を行えばよい。後述されるように、OSの起動の完了の通知は、例えば、システムのスリープ状態を通常の運用状態に変更する要求であってもよい。
上述のように、起動制御部241は、情報処理装置2の電源が投入されてから、CPU201によるOSの起動の開始までの間に、ストレージコントローラやストレージユニットのチェックを行う。あるいは、ストレージコントローラが、セルフチェックや、そのストレージコントローラに接続されているストレージユニットのチェックを行う場合もある。これらのチェックによって、優先順位が最も高いブートパスに存在するストレージコントローラやストレージユニットに障害が検出された場合、例えば、起動制御部241が、ブートパスの切り替えを行う。すなわち、起動制御部241が、ブートパス記憶部251に格納されているブートパスデータに基づき、CPU201がOSを読み出すブートパスを、優先順位が次に高い、ブートパス・フェイルオーバの対象であるブートパスに変更する。ストレージコントローラが、ストレージユニットやストレージユニットと通信を行うストレージコントローラの通信機能の故障を認識できる場合、ストレージコントローラが、ブートパス・フェイルオーバを行ってもよい。その場合、ストレージコントローラが、ブートパス・フェイルオーバを行う機能を備える、例えばオプションROM(Read Only Memory)を備えていればよい。そして、例えば起動制御部241が、優先順位が最も高いブートパスや、そのブートパスの代替となるブートパスを、ストレージコントローラが特定できる設定を、ストレージコントローラに対して行っておけばよい。起動制御部241は、その設定を、ブートパス記憶部251に格納されているブートパスデータに基づき行えばよい。例えば、以上で説明した、起動制御部241やストレージコントローラが行う、ブートパス・フェイルオーバの処理を、以下ではOS起動前障害処理と表記する。OS起動前障害処理は、既存の任意の障害処理方法であってよい。
また、OSの起動が完了し、CPU201がOSによる制御下で動作を開始した後、例えば優先順位が最も高いブートパスに含まれるストレージコントローラやストレージユニットに障害が発生する場合がある。そのような場合、例えば、OSによって制御されるCPU201と、情報処理装置2に含まれるBMCとの少なくともいずれかが、その障害を検出すればよい。そして、例えば、OSによって制御されるCPU201と、情報処理装置2に含まれるBMCとの少なくともいずれかが、生じた障害の修復や、障害が生じたデバイスの切り離しなど、検出された障害に応じてあらかじめ決められた処理である、障害処理を行えばよい。その場合、OSと、情報処理装置2に含まれるBMCとの少なくともいずれかが、ハードウェアに発生する障害を検出する機能や、検出された障害に応じた障害処理を行う機能を備えていればよい。以上の、OSで制御されるCPU201が行う障害処理を、以下ではOS起動後障害処理と表記する。OS起動後障害処理は、既存の任意の障害処理方法であってよい。
一方、情報処理装置2の電源が投入されてから、CPU201によるOSの起動の開始までの間に行われるチェックによって、優先順位が最も高いブートパスに含まれるストレージコントローラやストレージユニットに生じていた障害が検出されない場合がある。あるいは、CPU201によるOSの起動の開始後に、優先順位が最も高いブートパスに含まれるストレージコントローラやストレージユニットに障害が生じる場合もある。そのような場合、OSの起動の開始前のチェックによって障害が検出されないため、前述の、OS起動開始前障害処理は行われない。また、障害のために、CPU201がOSによって制御された動作を開始できない場合がある。すなわち、OSの起動が完了しない場合がある。その場合、OSの起動が完了した後に行われる、前述のOS起動後障害処理は行われない。OSの起動の開始後完了前に、障害が顕在化した場合あるいは障害が発生した場合、CPU201は、ストールすることがある。あるいはこの場合、CPU201は、例えばOSの起動の開始後完了前における初期化中のOSの制御や、制御が失われたCPU201の動作によって、再起動を行う要求であるリブート要求を、起動制御部241に送信することもある。
起動制御部241は、CPU201からリブート要求を受信すると、パス切替装置1のリブート要求受信部11に対して、リブート要求を送信する。
起動制御部241は、パス切替装置1の指示送信部12からリブート指示を受信すると、情報処理装置2を再起動する。なお、情報処理装置2は、起動制御部241が情報処理装置2を再起動できるように構成されていればよい。
起動制御部241は、パス切替装置1の指示送信部12からパス切替指示を受信する。
起動制御部241は、パス切替指示を受信すると、CPU201がOSを読み出すブートパスを、対象フラグがYesである他のブートパスに変更する。前述のように、起動制御部241がCPU201に対してOSを読み出すよう指示するブートパスは、ブートパス記憶部251にブートパスデータが格納されているブートパスの中で、優先順位が最も高いブートパスである。起動制御部241は、パス切替指示を受信すると、ブートパス記憶部251に格納されているブートパスデータを、優先順位が最も高いブートパスではない、対象フラグがYesであるブートパスからOSが読み出されるよう変更する。
対象フラグがYesであるブートパスが2個である場合、起動制御部241は、2つのブートパスの優先順位を入れ替えればよい。
図6は、パス切替指示を受信した起動制御部241による変更後の、ブートパスデータの一例を表す図である。図4に示すブートパスデータの例では、対象フラグがYesであるブートパスは2個である。図4に示すブートパスデータがブートパス記憶部251に格納されている場合、CPU201は、優先順位が高い、ストレージ231によって表されるブートパスからOSを読み出す。この場合、起動制御部241は、パス切替指示を受信すると、2つのブートパスの優先順位を入れ替える。その結果、ブートパス記憶部251に格納されているブートパスデータは、図6に示すブートパスデータに変更される。
対象フラグがYesであるブートパスの個数は3個以上であってもよい。その場合、起動制御部241は、例えば、優先順位が最も高いブートパスを除くブートパスの中で、対象フラグがYesであり、優先順位が最も高いブートパスを選択してもよい。そして、起動制御部241は、例えば、ブートパスデータの変更前において優先順位が最も高いブートパスの優先順位と、選択されたブートパスの優先順位を入れ替えるよう、ブートパスデータを変更してもよい。あるいは、起動制御部241は、例えば、ブートパスデータの変更前において優先順位が最も高いブートパスの優先順位を、全てのブートパスの優先順位の中で最も低くなるよう、変更してもよい。そして、起動制御部241は、対象フラグがYesであるブートパスの中で優先順位が最も高いブートパスの優先順位を、全てのブートパスの中で最も高くなるよう変更してもよい。起動制御部241は、他の方法で、変更前に優先順位が最も高いブートパスではない、対象フラグがYesであるブートパスからOSが読み出されるよう、ブートパスデータを変更してもよい。
起動検出部13は、起動制御部241が送信する、OSの起動の開始を通知する信号を検出することによって、OSの起動の開始を検出する。また、起動検出部13は、起動制御部241が送信する、OSの起動の完了を通知する信号を検出することによって、OSの起動の完了を検出する。
時間測定部14は、起動検出部13がOSの起動の開始を検出すると、OSの起動の開始が検出されてから経過した時間の計測を開始する。また、起動検出部13がOSの起動の完了を検出すると、時間の計測を終了する。
リブート要求受信部11は、起動制御部241からリブート要求を受信する。
指示送信部12は、リブート要求受信部11がリブート要求を受信した場合、起動制御部241に、リブート指示とパス変更指示とを送信する。指示送信部12は、起動検出部13がOSの起動の開始を検出した後、OSの起動の完了を検出しない状態で、リブート要求受信部11がリブート要求を受信した場合、起動制御部241に、リブート指示とパス変更指示とを送信すればよい。
指示送信部12は、起動検出部13がOSの起動の開始を検出した後、OSの起動の完了を検出しない状態で、リブート要求受信部11がリブート要求を受信した場合、情報処理装置2に発生した障害の種別を解析してもよい。そして、指示送信部12は、解析の結果に基づき、情報処理装置2に発生した障害が、ブートパスに関係しないハードウェアの障害である、ハードウェア障害であるか否かを判定してもよい。指示送信部12は、情報処理装置2に発生した障害が、ブートパスに関係しないハードウェアの障害ではないと判定された場合、起動制御部241に、リブート指示とパス変更指示とを送信してもよい。
この場合、例えば、起動制御部241が、情報処理装置2に発生したイベントを記録していればよい。そして、指示送信部12は、起動制御部241に対して、情報処理装置2に発生したイベントのログの送信を要求すればよい。指示送信部12は、起動制御部241から、情報処理装置2に発生したイベントのログを受信すればよい。起動制御部241は、受信したログに、ストレージコントローラ及びストレージユニット以外のハードウェアに生じた障害の記録が含まれる場合、情報処理装置2に発生した障害が、ブートパスに関係しない、ハードウェア障害ではないと判定すればよい。
また、指示送信部12は、時間測定部14が時刻の計測を開始してから所定時間が経過した場合、起動制御部241に、リブート指示とパス変更指示とを送信する。
指示送信部12は、時間測定部14が時刻の計測を開始してから所定時間が経過した場合、情報処理装置2に発生した障害の種別を解析してもよい。そして、指示送信部12は、解析の結果に基づき、情報処理装置2に発生した障害が、ブートパスに関係しないハードウェアの障害である、ハードウェア障害であるか否かを判定してもよい。指示送信部12は、情報処理装置2に発生した障害が、ブートパスに関係しないハードウェアの障害ではないと判定された場合、起動制御部241に、リブート指示とパス変更指示とを送信してもよい。
次に、本実施形態のパス切替装置1及び情報処理装置2の動作について、図面を参照して詳細に説明する。
図7は、障害が発生しない場合における、本実施形態のパス切替装置1及び情報処理装置2の動作を表すフローチャートである。
情報処理装置2の電源が投入されると、情報処理装置2は動作を開始する。
そして、まず、情報処理装置2はブートを開始する(ステップS101)。ステップS101において、起動制御部241は、CPU201がOSの起動を開始する前における、情報処理装置2が含むデバイスや、情報処理装置2に接続されているデバイスのチェックなどを行う。
次に、起動制御部241は、パス切替装置1の起動検出部13に、OSの起動の開始を通知する(ステップS102)。起動制御部241は、パス切替装置2の起動検出部13に、例えば、情報処理装置2のシステム状態が、OSハンドオフになったことを通知することにより、OSの起動の開始を通知する。
起動検出部13にOSの起動の開始が通知されると、起動検出部13は、OSの起動の開始を検出する(ステップS111)。
起動検出部13がOSの起動の開始を検出すると、時間測定部14が、時間の測定を開始する(ステップS112)。例えば、起動検出部13が、タイマを起動する。タイマは、WDT(Watch Dog Timer)であってもよい。
起動制御部241は、ステップS102の動作の後、CPU201にブートパスによって特定されるストレージユニットに格納されているOSの起動を開始する(ステップS103)。
ステップS103において、起動制御部241は、ブートパス記憶部251に格納されているブートパスデータから、優先順位が最も高いブートパスを特定する。そして、起動制御部241は、特定されたブートパスからOSを起動するようCPU201に指示する。CPU201は、そのブートパスによって特定される経路でそのブートパスによって特定されるストレージユニットから、OSを読み出す。CPU201は、読み出したOSを図示されないメモリにロードする。そして、CPU201は、OSの起動を完了し、メモリにロードされたOSの制御による動作を開始する(ステップS104)。
情報処理装置2がACPI(Advanced Configuration and Power Interface)に準拠している場合、起動制御部241は、例えば次のように、OSの起動が完了したことを検出してもよい。
情報処理装置2がACPIに準拠する場合、OSの制御による動作を開始したCPU201は、例えば、ACPIのS−State(システムスリープ状態)を、S0に変更する要求を、例えばBIOSである起動制御部241に対して送信する。S0は、通常の運用状態を表す。起動制御部241は、S−StateをS0に変更する要求を受信した場合、OSの起動が完了したことを検出すればよい。
CPU201は、OSの制御による動作を開始すると、S−StateをS0に変更する要求ではない、他の信号を送信することにより、OSの起動が完了したことを、起動制御部241に対して通知してもよい。
OSの起動が完了したことが検出された場合、起動制御部241は、起動検出部13に、OSの起動の完了を通知する(ステップS105)。
そして、情報処理装置2は、CPU201がOSによる制御により動作する状態、すなわち、OSが動作している状態になる(ステップS106)。
起動検出部13は、OSの起動の完了が通知されると、OSの起動の完了を検出する(ステップS113)。
起動検出部13がOSの起動の完了を検出すると、時間測定部14は、ステップS112において開始した時間の計測を終了する(ステップS114)。例えば、起動検出部13が、起動されたタイマを停止する。
ところで、前述のように、CPU201がOSを起動を開始した後、情報処理装置2に障害が発生した場合、CPU201が正常な動作を続行できない状態になることにより、情報処理装置2が停止したように見える状態になることがある。すなわち、情報処理装置2がストールすることがある。
また、CPU201がOSを起動を開始した後、情報処理装置2に障害が発生した場合、OSを起動する最中における障害処理として、あるいは、障害に起因する誤動作として、CPU201が、起動検出部13に、リブート要求を送信することがある。
次に、情報処理装置2がOSの起動中にストールした場合における、パス切替装置1及び情報処理装置2の動作について説明する。
図8は、情報処理装置2がOSの起動中にストールした場合における、パス切替装置1及び情報処理装置2の動作を表すフローチャートである。
図8における、ステップS201からステップS203までの動作は、それぞれ、図7における、ステップS101からステップS103までの動作と同じである。また、図8における、ステップS211とステップS212における動作は、それぞれ、図7における、ステップS111とステップS112における動作と同じである。従って、以上の動作の説明は省略する。
図8を参照すると、情報処理装置2は、OSを起動している最中に、ストールする(ステップS204)。そのため、CPU201は、OSの起動を完了しない。そのため、起動制御部241は、OSの起動の完了を通知しない。
そのため、起動検出部13がOSの起動の完了を検出することによって、時間測定部14が、時間の計測を停止させない。そのため、OSの起動の開始が検出されてから、OSの起動の完了が検出されないまま、所定時間が経過することになる(ステップS213)。例えば指示送信部12が、時間測定部14が計測中の時間に基づき、OSの起動が開始されてから経過してから、所定時間が経過したか否かを判定すればよい。
OSの起動が開始されてから経過してから、所定時間が経過すると、指示送信部12は、情報処理装置2に発生した障害の種類を検出する(ステップS214)。前述のように、例えば、指示送信部12が、起動制御部241に対して、情報処理装置2に発生したイベントの記録の送信を要求する。その要求を受信した起動制御部241は、情報処理装置2が直近の起動又は再起動により動作を開始してから情報処理装置2に発生したイベントの記録を、指示送信部12に送信する。そして、指示送信部12は、起動制御部241から、情報処理装置2に発生したイベントの記録を受信する。指示送信部12は、受信した記録に、ブートパスに含まれる各デバイス以外のデバイスにおけるハードウェア障害の記録が含まれているか否かを判定する。起動制御部241が記録を送信するイベントは、障害を含む。起動制御部241が記録を送信するイベントは、障害だけであってもよい。また、起動制御部241が送信するイベントの記録は、起動制御部241が検出したイベントの記録であればよい。情報処理装置2に発生したイベントを記録し、要求に応じてイベントの記録を送信する起動制御部241の機能は、例えば、前述のBMCによって実現することができる。
受信した記録にそのようなハードウェア障害の記録が含まれている場合、すなわち、ハードウェア障害が検出された場合(ステップS215においてYes)、情報処理システム100は、通常の障害処理を行う(ステップS218)。ステップS218における通常の障害処理は、例えば、発生した障害に応じてあらかじめ定められた、情報処理システム100のいずれかの構成要素が行う処理であればよい。
なお、起動制御部241が、情報処理装置2に発生したイベントの記録を送信する要求を受け付けない状態である場合、指示送信部12は、ステップS214とステップS215の動作を行わなくてよい。指示送信部12は、例えば、イベントの記録を送信する要求を起動制御部241に送信してから経過する時間を、例えば時間測定部14によって測定すればよい。そして、指示送信部12は、イベントの記録を送信する要求を送信してからあらかじめ定められた時間が経過した場合に、起動制御部241が、情報処理装置2に発生したイベントの記録を送信する要求を受け付けない状態であると判定すればよい。
受信した記録にそのようなハードウェア障害の記録が含まれていない場合、すなわち、ハードウェア障害が検出されない場合(ステップS215においてNo)、指示送信部12は、起動制御部241に対して、リブート指示を送信する(ステップS216)。
リブート指示を受信した起動制御部241は、例えばCPU201をリセットすることにより、情報処理装置2を再起動する(ステップS205)。
続いて、指示送信部12は、起動制御部241に対して、パス変更指示を送信する(ステップS217)。
パス変更指示を受信した起動制御部241は、ブートパス記憶部251に格納されているブートパスデータを、前述のように変更することにより、CPU201がOSを読み出すブートパスを変更する(ステップS206)。パス変更指示を受信した起動制御部241は、まず、ブートパス記憶部251から、図5に例を示すフェイルオーバ設定の値を読み出してもよい。そして、読み出されたフェイルオーバ設定の値が、Enabledである場合、起動制御部241は、ステップS206の動作と、後述されるステップS207の動作を行ってもよい。その場合、読み出されたフェイルオーバ設定の値が、Disabledである場合、起動制御部241は、ステップS206の動作と、後述されるステップS207の動作を行わない。
なお、ステップS216の動作と、ステップS217の動作の順番は、図8に示す順番の逆の順番でもよい。その場合、起動制御部241は、ステップS205とステップS206の動作を図8に示す順番と逆の順番で行う。
そして、情報処理装置2は、ブートを開始する(ステップS207)。起動制御部241は、例えば、CPU201をリセットすることにより、ステップS207の動作を行ってもよい。
次に、情報処理装置2がOSの起動中にリブート要求を送信した場合における、パス切替装置1及び情報処理装置2の動作について説明する。
図9は、情報処理装置2がOSの起動中にリブート要求を送信した場合における、パス切替装置1及び情報処理装置2の動作を表すフローチャートである。
図9における、ステップS301からステップS303までの動作は、それぞれ、図7における、ステップS101からステップS103までの動作と同じである。また、図9における、ステップS311とステップS312の動作は、それぞれ、図7における、ステップS111とステップS112の動作と同じである。従って、これらの動作の説明を省略する。
図9に示す動作では、OSの起動中に、情報処理装置2に障害が発生し(ステップS304)、そして、例えばCPU201が起動制御部241にリブート要求を送信する。そして、起動制御部241は、リブート要求受信部11に対して、リブート要求を送信する(S305)。
パス切替装置1のリブート要求受信部11は、起動制御部241が送信したリブート要求を受信する(ステップS313)。
リブート要求受信部11がリブート要求を受信すると、指示送信部12は、情報処理装置2に発生した障害の種類を掲出する(ステップS314)。ステップS314の動作は、図8におけるステップS214の動作と同じである。
ハードウェア障害が検出された場合(ステップS315においてYes)、情報処理システム100は、通常の障害処理を行う(ステップS318)。ステップS315及びステップS318の動作は、それぞれ、図8における、ステップS215及びステップS218の動作と同じである。ステップS315におけるハードウェア障害は、図7に示すステップS215におけるハードウェア障害と同じである。
ハードウェア障害が検出されない場合(ステップS315においてNo)、指示送信部12は、起動制御部241に対して、リブート指示を送信する(ステップS316)。
リブート指示を受信した起動制御部241は、例えばCPU201をリセットすることにより、情報処理装置2を再起動する(ステップS305)。
続いて、指示送信部12は、起動制御部241に対して、パス変更指示を送信する(ステップS317)。
パス変更指示を受信した起動制御部241は、ブートパス記憶部251に格納されているブートパスデータを、前述のように変更することにより、CPU201がOSを読み出すブートパスを変更する(ステップS306)。
そして、情報処理装置2は、ブートを開始する(ステップ307)。
ステップS306からステップS308までの動作は、それぞれ、図7に示す、ステップS206からステップS208までの動作と同じである。また、ステップS316とステップ317の動作は、それぞれ、図7に示す、ステップS216とステップS217の動作と同じである。図7に示すステップS216とステップS217の動作の順番と同様に、ステップS316とステップS317の動作の順番は、図8に示す順番と逆の順番であってもよい。その場合、ステップS306とステップS307の動作は、図8に示す順番と逆の順番で行われる。
以上で説明した本実施形態には、情報処理装置2がフリーズしない場合であっても、情報処理装置2に接続されたストレージユニットに対して、ブート時にアクセスするパスを切り替えることができるという第1の効果がある。
その理由は、情報処理装置2からリブート要求が送信された場合、指示送信部12が、リブート指示に加えて、パス変更指示を送信するからである。パス送信指示を受信した起動制御部241は、CPU201がOSを読み出すブートパスを変更する。
本実施形態には、さらに、情報処理装置2が実行するOSやアプリケーションがいずれの種類のOSやアプリケーションであっても、情報処理装置2がブート時にストレージユニットにアクセスするパスを切り替えることができるという第2の効果がある。
その理由は、リブート要求受信部11が、情報処理装置2が実行するOSやアプリケーションによらず、情報処理装置2に障害が発生したときに送信されうる、リブート要求を受信するからである。そして、リブート要求受信部11がリブート要求を受信すると、指示送信部12が、リブート指示に加えて、パス変更指示を送信するからである。パス送信指示を受信した起動制御部241は、CPU201がOSを読み出すブートパスを変更する。
次に、本発明の第2の実施形態について、図面を参照して詳細に説明する。
図1は、本実施形態のパス切替装置1Aの構成を表すブロック図である。
図1を参照すると、本実施形態のパス切替装置1Aは、接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置2から、前記リブート要求を受信するリブート要求受信部11と、前記情報処理装置2から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置2に対して、前記リブート指示と前記パス変更指示とを送信する指示送信部12とを備える。
以上で説明した本実施形態には、第1の実施形態のそれぞれの効果と同じ効果がある。その理由は、第1の実施形態の効果が生じる理由と同じである。
パス切替装置1、パス切替装置1A、情報処理装置2、及び情報処理装置2Aは、それぞれ、コンピュータ及びコンピュータを制御するプログラム、専用のハードウェア、又は、コンピュータ及びコンピュータを制御するプログラムと専用のハードウェアの組合せにより実現することができる。
図10は、パス切替装置1、パス切替装置1A、情報処理装置2、及び情報処理装置2Aを実現するために使用される、コンピュータ1000の構成の一例を表す図である。図10を参照すると、コンピュータ1000は、プロセッサ1001と、メモリ1002と、記憶装置1003と、I/O(Input/Output)インタフェース1004とを含む。また、コンピュータ1000は、記録媒体1005にアクセスすることができる。メモリ1002と記憶装置1003は、例えば、RAM(Random Access Memory)、ハードディスクなどの記憶装置である。記録媒体1005は、例えば、RAM、ハードディスクなどの記憶装置、ROM(Read Only Memory)、可搬記録媒体である。記憶装置1003が記録媒体1005であってもよい。プロセッサ1001は、メモリ1002と、記憶装置1003に対して、データやプログラムの読み出しと書き込みを行うことができる。プロセッサ1001は、I/Oインタフェース1004を介して、例えば、ストレージユニットにアクセスすることができる。プロセッサ1001は、記録媒体1005にアクセスすることができる。記録媒体1005には、コンピュータ1000をパス切替装置1、パス切替装置1A、情報処理装置2、又は情報処理装置2として動作させるプログラムが格納されている。
プロセッサ1001は、記録媒体1005に格納されている、コンピュータ1000をコンピュータ1000をパス切替装置1、パス切替装置1A、情報処理装置2、又は情報処理装置2として動作させるプログラムを、メモリ1002にロードする。そして、プロセッサ1001が、メモリ1002にロードされたプログラムを実行することにより、コンピュータ1000はコンピュータ1000をパス切替装置1、パス切替装置1A、情報処理装置2、又は情報処理装置2として動作する。
リブート要求受信部11、指示送信部12、起動検出部13、時間測定部14、起動制御部241は、例えば、プログラムを記憶する記録媒体1005からメモリ1002に読み込まれた、各部の機能を実現するための専用のプログラムと、そのプログラムを実行するプロセッサ1001により実現することができる。また、ブートパス記憶部251は、コンピュータが含むメモリ1002やハードディスク装置等の記憶装置1003により実現することができる。あるいは、リブート要求受信部11、指示送信部12、起動検出部13、時間測定部14、起動制御部241、ブートパス記憶部251の一部又は全部を、各部の機能を実現する専用の回路によって実現することもできる。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
1、1A パス切替装置
2、2A 情報処理装置
11 リブート要求受信部
12 指示送信部
13 起動検出部
14 時間測定部
100、100A 情報処理システム
201 CPU
211 I/Oコントローラ
221、222 ストレージコントローラ
231、232 ストレージユニット
241 起動制御部
251 ブートパス記憶部
1000 コンピュータ
1001 プロセッサ
1002 メモリ
1003 記憶装置
1004 I/Oインタフェース
1005 記録媒体

Claims (10)

  1. 接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置から、前記リブート要求を受信するリブート要求受信手段と、
    前記情報処理装置から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する指示送信手段と
    を備えるパス切替装置。
  2. 前記オペレーティングシステムの起動の開始と、前記起動の完了とを検出する起動検出手段と、
    前記起動の開始が検出されてから前記起動の完了が検出されるまでの間に前記情報処理装置から前記リブート要求を受信した場合、前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する指示送信手段と
    をさらに備える請求項1に記載のパス切替装置。
  3. 前記起動の開始が検出されてから経過した時間を測定する時間測定手段をさらに備え、
    前記指示送信手段は、前記起動の開始が検出されてから所定時間が経過したことが測定された場合、前記情報処理装置に前記リブート指示と前記パス変更指示とを送信する
    請求項1又は2に記載のパス切替装置。
  4. 前記複数のストレージユニットを備える前記情報処理装置と、
    請求項1乃至3のいずれかに記載のパス切替装置と
    を含む情報処理システム。
  5. 接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置から、前記リブート要求を受信し、
    前記情報処理装置から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する
    パス切替方法。
  6. 前記オペレーティングシステムの起動の開始と、前記起動の完了とを検出し、
    前記起動の開始が検出されてから前記起動の完了が検出されるまでの間に前記情報処理装置から前記リブート要求を受信した場合、前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する
    請求項5に記載のパス切替方法。
  7. 前記起動の開始が検出されてから経過した時間を測定し、
    前記起動の開始が検出されてから所定時間が経過したことが測定された場合、前記情報処理装置に前記リブート指示と前記パス変更指示とを送信する
    請求項5又は6に記載のパス切替方法。
  8. コンピュータを、
    接続されている複数のストレージユニットのうち特定のストレージユニットからオペレーティングシステムを読み出して起動し、前記特定のストレージユニットへのアクセスにおいて障害を検出した場合にリブート要求を送信する情報処理装置から、前記リブート要求を受信するリブート要求受信手段と、
    前記情報処理装置から前記リブート要求を受信した場合、リブート指示を受信すると再起動し、パス変更指示を受信すると前記オペレーティングシステムの読み出し先を前記複数のストレージユニットのうち前記特定のストレージユニットとは異なるストレージユニットに変更する前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する指示送信手段と
    して動作させるパス切替プログラム。
  9. コンピュータを、
    前記オペレーティングシステムの起動の開始と、前記起動の完了とを検出する起動検出手段と、
    前記起動の開始が検出されてから前記起動の完了が検出されるまでの間に前記情報処理装置から前記リブート要求を受信した場合、前記情報処理装置に対して、前記リブート指示と前記パス変更指示とを送信する指示送信手段と
    して動作させる請求項8に記載のパス切替プログラム。
  10. コンピュータを、
    前記起動の開始が検出されてから経過した時間を測定する時間測定手段と、
    前記起動の開始が検出されてから所定時間が経過したことが測定された場合、前記情報処理装置に前記リブート指示と前記パス変更指示とを送信する前記指示送信手段と
    して動作させる請求項8又は9に記載のパス切替プログラム。
JP2013196636A 2013-09-24 2013-09-24 パス切替装置、パス切替方法及びパス切替プログラム Expired - Fee Related JP5884801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013196636A JP5884801B2 (ja) 2013-09-24 2013-09-24 パス切替装置、パス切替方法及びパス切替プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013196636A JP5884801B2 (ja) 2013-09-24 2013-09-24 パス切替装置、パス切替方法及びパス切替プログラム

Publications (2)

Publication Number Publication Date
JP2015064637A JP2015064637A (ja) 2015-04-09
JP5884801B2 true JP5884801B2 (ja) 2016-03-15

Family

ID=52832488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013196636A Expired - Fee Related JP5884801B2 (ja) 2013-09-24 2013-09-24 パス切替装置、パス切替方法及びパス切替プログラム

Country Status (1)

Country Link
JP (1) JP5884801B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7151498B2 (ja) * 2019-01-18 2022-10-12 ブラザー工業株式会社 制御基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101216A (ja) * 1990-08-20 1992-04-02 Nec Corp Osロード処理における代替パス制御方式
JPH117392A (ja) * 1997-06-17 1999-01-12 Tec Corp 補助記憶装置を二重化してなるデータ処理装置及びこのデータ処理装置のシステム立下げ方法
JP2001135010A (ja) * 1999-11-04 2001-05-18 Nec Corp マスター/スレーブ切替システム
JP2002229742A (ja) * 2001-02-01 2002-08-16 Canon Inc アクセス切替制御装置、および、アクセス切替制御方法
JP2002259130A (ja) * 2001-03-02 2002-09-13 Toshiba Corp 情報処理システムおよびその起動制御方法
JP4640071B2 (ja) * 2005-09-21 2011-03-02 富士通株式会社 情報処理装置、情報処理復旧方法及び情報処理復旧プログラム
JP5561791B2 (ja) * 2011-08-31 2014-07-30 エヌイーシーコンピュータテクノ株式会社 情報処理装置、情報処理方法、及び情報処理プログラム

Also Published As

Publication number Publication date
JP2015064637A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
TWI584196B (zh) 基本輸入輸出系統回復管理系統、電腦程式產品 以及基本輸入輸出系統回復方法
JP4744480B2 (ja) 仮想計算機システム
US9158628B2 (en) Bios failover update with service processor having direct serial peripheral interface (SPI) access
TWI530790B (zh) 系統啓動碼恢復方法、運算系統、及供於系統中使用之控制器
US7765393B1 (en) Method and system of embedding a boot loader as system firmware
US8489932B2 (en) Server system and crash dump collection method
US20060010351A1 (en) Controller capable of self-monitoring, redundant storage system having the same, and method thereof
JP2002358210A (ja) コントローラリセットを処理する方法、及びコントローラリセットを処理するシステム及び方法を有する冗長コントローラデータ格納システム
US7783872B2 (en) System and method to enable an event timer in a multiple event timer operating environment
US20170139605A1 (en) Control device and control method
US10223217B2 (en) Information processing device, method for booting information processing device, and non-transitory recording medium
US20180039553A1 (en) Storage control device and storage control method
US9021275B1 (en) Method and apparatus to exercise and manage a related set of power managed storage devices
CN114600088A (zh) 使用基板管理控制器的服务器状态监测系统和方法
US9141172B1 (en) Method and apparatus to manage and control a power state of a device set based on availability requirements of corresponding logical addresses
US8621118B1 (en) Use of service processor to retrieve hardware information
US10416913B2 (en) Information processing device that monitors operation of storage utilizing specific device being connected to storage
JP5884801B2 (ja) パス切替装置、パス切替方法及びパス切替プログラム
JP2015084144A (ja) ストレージ制御装置、ストレージ装置、及びストレージ制御プログラム
JP5422705B2 (ja) 仮想計算機システム
JP5335150B2 (ja) 計算機装置及びプログラム
WO2014112039A1 (ja) 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム
KR101469059B1 (ko) 내고장성 향상 시스템 및 그 구동 방법
JP5422706B2 (ja) 管理システム
KR101564144B1 (ko) 펌웨어 관리 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees