JP5876277B2

JP5876277B2 - 電源制御装置

Info

Publication number: JP5876277B2
Application number: JP2011253541A
Authority: JP
Inventors: 稲田　洋文; 洋文稲田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2011-11-21
Filing date: 2011-11-21
Publication date: 2016-03-02
Anticipated expiration: 2031-11-21
Also published as: JP2013109551A

Description

本発明は、複数の電源を制御する電源制御装置及び電源制御方法に関する。

従来より、高効率動作のため、システム電源ＩＣにおいて複数の電源を制御することが知られている（特許文献１参照）。すなわち、回路ブロック毎に異なる電源電圧を供給し、この電源供給も個別にオン・オフすることができるようになっている。

例えば、３つの電源電圧Ｖ１，Ｖ２，Ｖ３を供給する装置において、入力信号ＳＥＱの値に応じて２種類の電源オンするタイミング・シーケンスを考える。具体的には、入力信号ＳＥＱが０である場合は、図１５に示すように、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１０ｍｓ，２０ｍｓ，３０ｍｓ後に電源電圧Ｖ１，Ｖ２，Ｖ３をそれぞれオンするものとする。また、入力信号ＳＥＱが１である場合は、図１６に示すように、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１５ｍｓ，２０ｍｓ，５ｍｓ後に電源電圧Ｖ１，Ｖ２，Ｖ３をそれぞれオンするものとする。このような状況で入力信号ＳＥＱが１である場合に電源電圧Ｖ１を供給する動作を図１７及び図１８を用いて説明する。

まず、起動信号ＰＯＷＥＲ＿ＯＮが１になると、ダウン・カウンタ１０１に値がロードされる。ここでは、入力信号ＳＥＱが１である場合を想定しているので、ＭＵＸ１０２により１５ｍｓの値が選択され、クロック信号ｃｌｋを用いて１５ｍｓ分の値がロードされることになる。また、それと同時にダウン・カウンタ１０１のＥｎａｂｌｅ信号ｃｎｔ＿ｅｎも１になり、ダウン・カウント動作が始まる。ダウン・カウンタ１０１の値ｃｏｔ＿ｏｕｔが０になると、比較器１０３の出力信号ｅｑ０が１になり、ダウン・カウンタ１０１のＥｎａｂｌｅ信号ｃｎｔ＿ｅｎを０に戻し、電圧Ｖ１供給回路１０４をオンにする。これにより、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１５ｍｓ後に所定の回路ブロックに対して電源電圧Ｖ１を供給することができる。

特開２００９−１３４５７６号公報

しかしながら、従来技術によると、電源電圧Ｖ１をオンするタイミング・シーケンスを変更する場合、ＭＵＸ１０２の入力値（１０ｍｓ，１５ｍｓ）を変更する必要がある。３つの電源電圧Ｖ１，Ｖ２，Ｖ３がある場合はＭＵＸも３つあるので、それぞれの入力値を変更しなければならない。電源電圧の数が増えるほど、入力値の変更箇所も増えていく。そのため、入力値を変更する際にミスを誘発する恐れがあり、また、入力値の変更作業が正しいかどうかを確認するために多くの時間が必要であった。

本発明の目的は、電源供給のタイミング・シーケンスを容易に変更可能な電源制御装置及び電源制御方法を提供することにある。

本発明の一態様によれば、複数の電源をオンする順番及びタイミングを規定したオン情報を記憶する記憶部と、前記記憶部に記憶されたオン情報を選択する第１選択部と、前記第１選択部により選択されたオン情報に基づいて前記複数の電源をオンする順番及びタイミングを制御する電源制御部とを備え、前記電源制御部は、第１のダウン・カウンタと、第２のダウン・カウンタと、第２選択部と、比較器と、ＯＮ信号生成回路とを含み、起動信号がオンになると、前記オン情報に規定されたタイミングが前記第２選択部により選択されて前記第１のダウン・カウンタに設定されるとともに電源電圧の数が前記第２のダウン・カウンタに設定され、前記第１のダウン・カウンタ及び前記第２のダウン・カウンタによるダウン・カウント動作が始まり、前記第１のダウン・カウンタの値が所定値になったことを前記比較器で検出し、前記比較器の検出結果を用いて前記オン情報に規定されたタイミング後に立ち上がるオン信号を発生させ、このオン信号を前記ＯＮ信号生成回路が前記オン情報に規定された順番に基づいて選択的に電圧供給回路に入力する電源制御装置が提供される。

本発明によれば、電源供給のタイミング・シーケンスを容易に変更可能な電源制御装置及び電源制御方法を提供することができる。

第１の実施の形態に係る電源制御装置の要部の模式的内部構成図。第１の実施の形態に係るレジスタの模式的内部構成図。第１の実施の形態に係るオン情報を説明するための図。第１の実施の形態に係るオン情報の模式的内部構成図であって、（ａ）入力信号が０である場合の構成例、（ｂ）入力信号が１である場合の構成例。第１の実施の形態に係る電源制御部の模式的内部構成図。第１の実施の形態に係るＯＮ信号生成回路の模式的内部構成図。第１の実施の形態に係る電源制御装置の動作例を示すタイムチャート。第１の実施の形態に係る他のオン情報の模式的内部構成図。第２の実施の形態に係るオン情報を説明するための図。第２の実施の形態に係るオン情報の模式的内部構成図。第２の実施の形態に係る電源制御装置の要部の模式的内部構成図。第２の実施の形態に係る電源制御部の模式的内部構成図。第２の実施の形態に係るＯＮ信号生成回路の模式的内部構成図。第２の実施の形態に係る電源制御装置の動作例を示すタイムチャート。従来技術を説明するための図であって、入力信号が０である場合を示す図。従来技術を説明するための図であって、入力信号が１である場合を示す図。従来の電源制御装置の電源電圧Ｖ１を供給する部分の模式的内部構成図。従来の電源制御装置の動作例を示すタイムチャート。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

［第１の実施の形態］
第１の実施の形態に係る電源制御装置は、図１に示すように、複数の電源をオンする順番及びタイミングを規定したオン情報を記憶するレジスタ１０等の記憶部（後述する。）と、レジスタ１０に記憶されたオン情報を選択するＭＵＸ２０等の選択部と、ＭＵＸ２０により選択されたオン情報に基づいて複数の電源をオンする順番及びタイミングを制御する電源制御部３０とを備える。

また、レジスタ１０は、所定の環境条件又は動作条件と対応付けて複数のオン情報を記憶し、ＭＵＸ２０は、所定の環境条件又は動作条件が与えられると、その環境条件又は動作条件に対応するオン情報を選択してもよい。

また、レジスタ１０は、複数の電源に含まれる個々の電源に対応する領域毎に、オンする順番を意味する値を記憶してもよい。

また、レジスタ１０は、オンする順番に対応する領域毎に、複数の電源に含まれる個々の電源を意味する値を記憶してもよい。

また、レジスタ１０は、複数の電源をオンする順番を規定する領域に、当該電源を使用しない旨の情報を記憶してもよい。

また、レジスタ１０は、ｎ番目の電源をオンしてからｎ−１番目の電源をオンするまでの時間を意味する値を記憶してもよい。

また、電源制御部３０は、オン情報に規定されたタイミングに基づいて複数のオン信号を生成し、生成した複数のオン信号をオン情報に規定された順番に基づいて選択的に電圧Ｖ１供給回路４１，電圧Ｖ２供給回路４２，電圧Ｖ３供給回路４３に入力してもよい。

以下、第１の実施の形態に係る電源制御装置の構成をより詳細に説明する。この電源制御装置は、図１に示すように、複数の電源電圧を供給するシステム電源ＩＣ等であって、ＭＵＸ２０と、電源制御部３０とを備えている。ＭＵＸ２０は、レジスタ１０に記憶されたオン情報を選択し、選択したオン情報を後段の電源制御部３０に供給する。電源制御部３０は、ＭＵＸ２０により選択されたオン情報に基づいて複数の電源をオンする順番及びタイミングを制御する。具体的には、電圧Ｖ１供給回路４１，電圧Ｖ２供給回路４２，電圧Ｖ３供給回路４３（以下、一括して「電圧供給回路」という場合がある。）を個別にオンにするオン信号Ｖ１＿ＯＮ，Ｖ２＿ＯＮ，Ｖ３＿ＯＮを生成して各電圧供給回路に入力する。電圧供給回路には、ＣＰＵやビデオプロセッサ、オーディオプロセッサ等、電圧供給対象となる回路ブロックが接続されている。回路ブロック毎に異なる電源電圧を供給し、この電源供給を個別にオン・オフすることができるようになっている。

図２は、第１の実施の形態に係るレジスタ１０の模式的内部構成図である。このレジスタ１０は、３０ｂｉｔのオン情報を記憶している。

オン情報の前６ｂｉｔは、複数の電源をオンする順番を規定している。すなわち、先頭２ｂｉｔ分の領域１１には、電圧Ｖ１供給回路４１をオンする順番を意味する値が記憶されている。また、次の２ｂｉｔ分の領域１２には、電圧Ｖ２供給回路４２をオンする順番を意味する値が記憶されている。更に、次の２ｂｉｔ分の領域１３には、電圧Ｖ３供給回路４３をオンする順番を意味する値が記憶されている。言い換えると、複数の電源に含まれる個々の電源に対応する領域毎に、オンする順番を意味する値が記憶されるようになっている。ここでは、２ビットの値“００”は、オンする順番が１番目であることを意味し、“０１”は、オンする順番が２番目であることを意味し、“１０”は、オンする順番が３番目であることを意味するものとする。３つの電源電圧Ｖ１，Ｖ２，Ｖ３がある場合を想定しているため、“１１”は使用しない。もちろん、４つの電源電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４がある場合は、オンする順番が４番目であることを意味する値として“１１”を使用することができる。

一方、オン情報の後ろ２４ｂｉｔは、複数の電源をオンするタイミングを規定している。すなわち、図３に示すように、８ｂｉｔ分の領域１４には、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１番目の電源をオンするまでの時間Δｔ_１が記憶されている。また、次の８ｂｉｔ分の領域１５には、１番目の電源をオンしてから２番目の電源をオンするまでの時間Δｔ_２が記憶されている。更に、次の８ｂｉｔ分の領域１６には、２番目の電源をオンしてから３番目の電源をオンするまでの時間Δｔ_３が記憶されている。

レジスタ１０は、所定の環境条件又は動作条件と対応付けて複数のオン情報を記憶している。ここでいう環境条件又は動作条件は、電源供給のタイミング・シーケンスに関係する種々の条件を意味し、一例を挙げると“電圧供給対象となる回路ブロックの種類”が該当する。すなわち、回路ブロックの種類によって電源供給のタイミング・シーケンスを変更したい場合があり、その場合は予め各回路ブロックの種類と対応付けて複数のオン情報をレジスタ１０に記憶しておく。回路ブロックの種類は、入力信号ＳＥＱの値により指定することが可能である。例えば、入力信号ＳＥＱが０の場合はビデオプロセッサＡを意味し、入力信号ＳＥＱが１の場合はビデオプロセッサＢを意味するようにしておく。ＭＵＸ２０は、回路ブロックの種類を指定する入力信号ＳＥＱが与えられると、その回路ブロックの種類（入力信号ＳＥＱ）と対応付けてレジスタ１０に記憶されているオン情報を選択するようになっている。

以下、オン情報の具体例を挙げて説明する。

ここでも、図１５の例を用いて説明する。すなわち、入力信号ＳＥＱが０である場合は、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１０ｍｓ，２０ｍｓ，３０ｍｓ後に電源電圧Ｖ１，Ｖ２，Ｖ３をそれぞれオンするものとする。この場合の３０ｂｉｔのオン情報は、図４（ａ）に示す通りである。すなわち、電圧Ｖ１供給回路４１をオンする順番は１番目であるため、領域１１ａには“００”が記憶される。また、電圧Ｖ２供給回路４２をオンする順番は２番目であるため、領域１２ａには“０１”が記憶される。更に、電圧Ｖ３供給回路４３をオンする順番は３番目であるため、領域１３ａには“１０”が記憶される。一方、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１番目の電源をオンするまでの時間Δｔ_１は１０ｍｓであるため、領域１４ａには“１０ｍｓ”を意味する値が記憶される。また、１番目の電源をオンしてから２番目の電源をオンするまでの時間Δｔ_２は１０ｍｓであるため、領域１５ａには“１０ｍｓ”を意味する値が記憶される。更に、２番目の電源をオンしてから３番目の電源をオンするまでの時間Δｔ_３は１０ｍｓであるため、領域１６ａには“１０ｍｓ”を意味する値が記憶される。

次いで、図１６の例を用いて説明する。すなわち、入力信号ＳＥＱが１である場合は、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１５ｍｓ，２０ｍｓ，５ｍｓ後に電源電圧Ｖ１，Ｖ２，Ｖ３をそれぞれオンするものとする。この場合の３０ｂｉｔのオン情報は、図４（ｂ）に示す通りである。すなわち、電圧Ｖ１供給回路４１をオンする順番は２番目であるため、領域１１ｂには“０１”が記憶される。また、電圧Ｖ２供給回路４２をオンする順番は３番目であるため、領域１２ｂには“１０”が記憶される。更に、電圧Ｖ３供給回路４３をオンする順番は１番目であるため、領域１３ｂには“００”が記憶される。一方、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１番目の電源をオンするまでの時間Δｔ_１は５ｍｓであるため、領域１４ｂには“５ｍｓ”を意味する値が記憶される。また、１番目の電源をオンしてから２番目の電源をオンするまでの時間Δｔ_２は１０ｍｓであるため、領域１５ｂには“１０ｍｓ”を意味する値が記憶される。更に、２番目の電源をオンしてから３番目の電源をオンするまでの時間Δｔ_３は５ｍｓであるため、領域１６ｂには“５ｍｓ”を意味する値が記憶される。

図５は、第１の実施の形態に係る電源制御部３０の模式的内部構成図である。この図に示すように、電源制御部３０は、ＯＲ回路３１と、ＭＵＸ３２と、第１のダウン・カウンタｔ＿ｃｎｔと、比較器３３と、ｎｔｈ＿ｃｎｔ＿ｅｎ生成回路３４と、第２のダウン・カウンタｎｔｈ＿ｃｎｔと、ＯＮ信号生成回路３５とを備えている。入力信号ＳＥＱが０である場合は、レジスタ１０の領域１４ａ，１５ａ，１６ａからΔｔ_１，Δｔ_２，Δｔ_３が読み出されてＭＵＸ３２に入力されるとともに、レジスタ１０の領域１１ａ，１２ａ，１３ａからＶ１＿ｎｔｈ，Ｖ２＿ｎｔｈ，Ｖ３＿ｎｔｈが読み出されてＯＮ信号生成回路３５に入力される。一方、入力信号ＳＥＱが１である場合は、レジスタ１０の領域１４ｂ，１５ｂ，１６ｂからΔｔ_１，Δｔ_２，Δｔ_３が読み出されてＭＵＸ３２に入力されるとともに、レジスタ１０の領域１１ｂ，１２ｂ，１３ｂからＶ１＿ｎｔｈ，Ｖ２＿ｎｔｈ，Ｖ３＿ｎｔｈが読み出されてＯＮ信号生成回路３５に入力される。詳細については後述するが、起動信号ＰＯＷＥＲ＿ＯＮがオンになると、ダウン・カウント動作が始まってΔｔ_１，Δｔ_２，Δｔ_３後に立ち上がるオン信号が発生し、このオン信号をＶ１＿ｎｔｈ，Ｖ２＿ｎｔｈ，Ｖ３＿ｎｔｈに基づいて選択的に電圧供給回路に入力するようになっている。

図６は、第１の実施の形態に係るＯＮ信号生成回路３５の模式的内部構成図である。この図に示すように、ＯＮ信号生成回路３５は、第１のｅｑ０出力回路３５ａと、第２のｅｑ０出力回路３５ｂと、第３のｅｑ０出力回路３５ｃと、ＭＵＸ３５ｄ〜３５ｆとを備えている。第１のｅｑ０出力回路３５ａは、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが２である場合、比較器３３の出力信号ｅｑ０をオン信号ｏｎ＿１ｓｔとして出力する。第２のｅｑ０出力回路３５ｂは、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが１である場合、比較器３３の出力信号ｅｑ０をオン信号ｏｎ＿２ｎｄとして出力する。第３のｅｑ０出力回路３５ｃは、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが０である場合、比較器３３の出力信号ｅｑ０をオン信号ｏｎ＿３ｒｄとして出力する。これらオン信号ｏｎ＿１ｓｔ，ｏｎ＿２ｎｄ，ｏｎ＿３ｒｄはＭＵＸ３５ｄ〜３５ｆに入力されるようになっている。ここでは、ＭＵＸ３５ｄは、Ｖ１＿ｎｔｈ“００”に基づいてｏｎ＿１ｓｔを選択してＶ１＿ＯＮを出力する。また、ＭＵＸ３５ｅは、Ｖ２＿ｎｔｈ“０１”に基づいてｏｎ＿２ｎｄを選択してＶ２＿ＯＮを出力する。更に、ＭＵＸ３５ｆは、Ｖ３＿ｎｔｈ“１０”に基づいてｏｎ＿３ｒｄを選択してＶ３＿ＯＮを出力する。

以下、図７に従って、第１の実施の形態に係る電源制御装置の動作を説明する。ここでも、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１０ｍｓ，２０ｍｓ，３０ｍｓ後に電源電圧Ｖ１，Ｖ２，Ｖ３をそれぞれオンするものとする。

まず、起動信号ＰＯＷＥＲ＿ＯＮが１になると、第１のダウン・カウンタのロードＥｎａｂｌｅ信号ｔ＿ｌｏａｄ＿ｅｎが１になるとともに、第２のダウン・カウンタのロードＥｎａｂｌｅ信号ｎｔｈ＿ｌｏａｄ＿ｅｎが１になる。このとき、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔは０であるので、ＭＵＸ３２によりΔｔ_１（１０ｍｓ）が選択され、このΔｔ_１が第１のダウン・カウンタｔ＿ｃｎｔにロードされる（ｔ＿ｌｏａｄ＿ｖａｌ）。一方、ここでは３つの電源電圧Ｖ１，Ｖ２，Ｖ３がある場合を想定しているため、第２のダウン・カウンタｎｔｈ＿ｃｎｔには固定値２がロードされる（ｎｔｈ＿ｌｏａｄ＿ｖａｌ）。

また、起動信号ＰＯＷＥＲ＿ＯＮが１になると、第１のダウン・カウンタのカウントＥｎａｂｌｅ信号ｔ＿ｃｎｔ＿ｅｎが１になり、第１のダウン・カウンタｔ＿ｃｎｔがダウン・カウント動作を開始する。これにより、第１のダウン・カウンタの値ｔ＿ｃｎｔ＿ｏｕｔが０になると、比較器３３の出力信号ｅｑ０が１になる。

ここで、第１のダウン・カウンタのロードＥｎａｂｌｅ信号ｔ＿ｌｏａｄ＿ｅｎが１であり、かつ、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが２であるため、第１のダウン・カウンタｔ＿ｃｎｔにΔｔ_２（１０ｍｓ）がロードされる。また、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが２であるため、ロードＥｎａｂｌｅ信号ｎｔｈ＿ｌｏａｄ＿ｅｎが１となり、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔがダウン・カウントされて１になる。更に、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが２であるため、１番目のオン信号ｏｎ＿１ｓｔが比較器３３の出力信号ｅｑ０と同じタイミングで発生する。

その後も第１のダウン・カウンタｔ＿ｃｎｔはダウン・カウント動作を継続する。これにより、第１のダウン・カウンタの値ｔ＿ｃｎｔ＿ｏｕｔが０になると、比較器３３の出力信号ｅｑ０が１になる。

ここで、第１のダウン・カウンタのロードＥｎａｂｌｅ信号ｔ＿ｌｏａｄ＿ｅｎが１であり、かつ、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが１であるため、第１のダウン・カウンタｔ＿ｃｎｔにΔｔ_３（１０ｍｓ）がロードされる。また、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが１であるため、ロードＥｎａｂｌｅ信号ｎｔｈ＿ｌｏａｄ＿ｅｎが１となり、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔがダウン・カウントされて０になる。更に、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが１であるため、２番目のオン信号ｏｎ＿２ｓｔが比較器３３の出力信号ｅｑ０と同じタイミングで発生する。

ここで、第１のダウン・カウンタのロードＥｎａｂｌｅ信号ｔ＿ｌｏａｄ＿ｅｎが１であり、かつ、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが０であるため、第１のダウン・カウンタｔ＿ｃｎｔにΔｔ_１がロードされる。それと同時にロードＥｎａｂｌｅ信号ｔ＿ｌｏａｄ＿ｅｎが０になり、第１のダウン・カウンタｔ＿ｃｎｔが停止する。また、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが０である場合は、比較器３３の出力信号ｅｑ０が発生してもロードＥｎａｂｌｅ信号ｎｔｈ＿ｌｏａｄ＿ｅｎは０のままであるため、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔは０を維持する。更に、第２のダウン・カウンタの値ｎｔｈ＿ｃｎｔ＿ｏｕｔが０であるため、３番目のオン信号ｏｎ＿３ｓｔが比較器３３の出力信号ｅｑ０と同じタイミングで発生する。

このような動作でオン信号ｏｎ＿１ｓｔ，ｏｎ＿２ｎｄ，ｏｎ＿３ｒｄが発生したら、ＯＮ信号生成回路３５は、Ｖ１＿ｎｔｈ，Ｖ２＿ｎｔｈ，Ｖ３＿ｎｔｈの指示通りにオン信号Ｖ１＿ＯＮ、Ｖ２＿ＯＮ、Ｖ３＿ＯＮを生成する。ここでは、電源電圧Ｖ１，Ｖ２，Ｖ３の順にオンする場合を想定しているため、オン信号ｏｎ＿１ｓｔがＶ１＿ＯＮとなり、ｏｎ＿２ｓｔがＶ２＿ＯＮとなり、ｏｎ＿３ｓｔがＶ３＿ＯＮとなる。

オン信号Ｖ１＿ＯＮが電圧Ｖ１供給回路４１に入力されると、電圧Ｖ１供給回路４１がオンになって電源電圧Ｖ１を供給する。また、オン信号Ｖ２＿ＯＮが電圧Ｖ２供給回路４２に入力されると、電圧Ｖ２供給回路４２がオンになって電源電圧Ｖ２を供給する。更に、オン信号Ｖ３＿ＯＮが電圧Ｖ３供給回路４３に入力されると、電圧Ｖ３供給回路４３がオンになって電源電圧Ｖ３を供給する。その結果、起動信号ＰＯＷＥＲ＿ＯＮがオンになってから１０ｍｓ，２０ｍｓ，３０ｍｓ後に電源電圧Ｖ１，Ｖ２，Ｖ３がそれぞれ供給されることになる。

以上説明したように、第１の実施の形態に係る電源制御装置よれば、電源供給のタイミング・シーケンスを容易に変更可能である。すなわち、複数の電源をオンする順番及びタイミングを規定したオン情報を記憶しておき、そのオン情報に基づいて複数の電源をオンする順番及びタイミングを制御するようにしているので、このオン情報を変更するだけで電源供給のタイミング・シーケンスを変更することできる。そのため、従来と比べて変更作業のミスを誘発する可能性が低減し、また、変更作業の確認に要する時間を短縮することが可能である。このような効果は、供給する電源電圧の数が増えるほど顕著となるのはいうまでもない。

なお、レジスタ１０は、複数の電源に含まれる個々の電源に対応する領域毎に、オンする順番を意味する値を記憶することとしているが、本発明はこれに限定されるものではない。すなわち、図８に示すように、オンする順番に対応する領域毎に、複数の電源に含まれる個々の電源を意味する値を記憶するようにしてもよい。すなわち、先頭２ｂｉｔ分の領域１１には、１番目にオンする電圧供給回路を意味する値を記憶する。また、次の２ｂｉｔ分の領域１２には、２番目にオンする電圧供給回路を意味する値を記憶する。更に、次の２ｂｉｔ分の領域１３には、３番目にオンする電圧供給回路を意味する値を記憶する。このようにしても、複数の電源をオンする順番を規定することができるので、前記と同様の効果を得ることが可能である。

また、ここでは、３つの電源電圧Ｖ１，Ｖ２，Ｖ３がある場合を想定しているため、オン情報の“１１”は使用しないこととしているが、本発明はこれに限定されるものではない。すなわち、オン情報の“１１”に特別な意味を持たせて使用することも可能である。例えば、３つの電源電圧Ｖ１，Ｖ２，Ｖ３の全部を使用するのではなく、Ｖ１とＶ３だけを使用するようにしてもよい。この場合は、使用しないＶ２に対応する領域１２ａに“１１”を記憶しておき、Δｔ_３を規定する領域１６ａにＮＵＬＬ等を記憶しておく。言い換えると、複数の電源をオンする順番を規定する領域に、当該電源を使用しない旨の情報を記憶するようになっている。このようにすれば、オン情報を変更するという簡単な方法で複数の電源のうちの一部のみを選択的に使用することが可能である。

［第２の実施の形態］
ところで、複数の電源をオフする場合は、オンした順番及びタイミングと同じ順番及びタイミングでオフするが通常である。しかしながら、オンした順番及びタイミングと異なる順番及びタイミングでオフしたい場合もある。そこで、第２の実施の形態では、以下の構成を採用している。

すなわち、レジスタ１０は、複数の電源をオフする順番及びタイミングを規定したオフ情報を記憶する。また、ＭＵＸ２０は、レジスタ１０に記憶されたオフ情報を選択する。更に、電源制御部３０は、ＭＵＸ２０により選択されたオフ情報に基づいて複数の電源をオフする順番及びタイミングを制御する。

以下、第２の実施の形態に係る電源制御装置の構成を具体的に説明する。ここでは、図９に示すように、終了信号ＰＯＷＥＲ＿ＯＦＦがオンになってから１０ｍｓ経過する毎に電源電圧Ｖ１，Ｖ３，Ｖ２の順にオフする場合を例示する。この場合の３０ｂｉｔのオフ情報は、図１０に示す通りである。すなわち、電圧Ｖ１供給回路４１をオフする順番は１番目であるため、領域１１ｃには“００”が記憶される。また、電圧Ｖ２供給回路４２をオフする順番は３番目であるため、領域１２ｃには“１０”が記憶される。更に、電圧Ｖ３供給回路４３をオフする順番は２番目であるため、領域１３ｃには“０１”が記憶される。一方、終了信号ＰＯＷＥＲ＿ＯＦＦがオンになってから１番目の電源をオフするまでの時間Δｔ_１，Δｔ_２，Δｔ_３はいずれも１０ｍｓであるため、領域１４ｃ，１５ｃ，１６ｃにはいずれも“１０ｍｓ”を意味する値が記憶される。

電源制御装置の構成は基本的に第１の実施の形態と同じである。すなわち、レジスタ１０は、複数の電源をオフする順番及びタイミングを規定したオフ情報を記憶し、ＭＵＸ２０は、レジスタ１０に記憶されたオフ情報を選択し、電源制御部３０は、ＭＵＸ２０により選択されたオフ情報に基づいて複数の電源をオフする順番及びタイミングを制御する。

ただし、本実施の形態では、図１１及び図１２に示すように、電源制御部３０には起動信号ＰＯＷＥＲ＿ＯＮに代えて終了信号ＰＯＷＥＲ＿ＯＦＦが入力される。また、電源制御部３０からはオン信号Ｖ１＿ＯＮ、Ｖ２＿ＯＮ、Ｖ３＿ＯＮに代えてオフ信号Ｖ１＿ＯＦＦ、Ｖ２＿ＯＦＦ、Ｖ３＿ＯＦＦが出力される。そのため、ＯＮ信号生成回路３５ではなくＯＦＦ信号生成回路３５と表記しているが、内部構成は同じである（図１３参照）。そのため、図１２（図１３）に示すＯＦＦ信号生成回路の参照符号は、図５（図６）に示すＯＮ信号生成回路と同じものを用いている。

ここでは、電源電圧Ｖ１，Ｖ３，Ｖ２の順にオフする場合を想定しているため、図１４に示すように、オフ信号ｏｆｆ＿１ｓｔがＶ１＿ＯＦＦとなり、ｏｆｆ＿２ｓｔがＶ３＿ＯＦＦとなり、ｏｆｆ＿３ｓｔがＶ２＿ＯＦＦとなる。その結果、終了信号ＰＯＷＥＲ＿ＯＦＦがオンになってから１０ｍｓ経過する毎に電源電圧Ｖ１，Ｖ３，Ｖ２の順にオフされることになる。

以上説明したように、第２の実施の形態に係る電源制御装置よれば、複数の電源をオフする順番及びタイミングを規定したオフ情報を記憶しておき、そのオフ情報に基づいて複数の電源をオフする順番及びタイミングを制御するようにしているので、オンした順番及びタイミングと異なる順番及びタイミングでオフすることができる。しかも、オフ情報を変更するだけで電源供給のタイミング・シーケンスを容易に変更可能である。

以上説明したように、本発明によれば、電源供給のタイミング・シーケンスを容易に変更可能な電源制御装置及び電源制御方法を提供することができる。

[その他の実施の形態]
上記のように、本発明は第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

このように、本発明はここでは記載していない様々な実施の形態などを含む。例えば、ここでは電源制御装置の構成について説明したが、この電源制御装置が備える特徴的な処理部を工程とする電源制御方法として実現することも可能である。

本発明に係る電源制御装置及び電源制御方法は、複数の電源電圧を供給するシステム電源ＩＣ等に適用することができるので、携帯電話やパーソナル・コンピュータ等の様々な電子機器に応用することが可能である。

１０…レジスタ（記憶部）
２０…ＭＵＸ（選択部）
３０…電源制御部
４１…電圧Ｖ１供給回路
４２…電圧Ｖ２供給回路
４３…電圧Ｖ３供給回路

Claims

複数の電源をオンする順番及びタイミングを規定したオン情報を記憶する記憶部と、
前記記憶部に記憶されたオン情報を選択する第１選択部と、
前記第１選択部により選択されたオン情報に基づいて前記複数の電源をオンする順番及びタイミングを制御する電源制御部と
を備え、
前記電源制御部は、第１のダウン・カウンタと、第２のダウン・カウンタと、第２選択部と、比較器と、ＯＮ信号生成回路とを含み、
起動信号がオンになると、前記オン情報に規定されたタイミングが前記第２選択部により選択されて前記第１のダウン・カウンタに設定されるとともに電源電圧の数が前記第２のダウン・カウンタに設定され、前記第１のダウン・カウンタ及び前記第２のダウン・カウンタによるダウン・カウント動作が始まり、前記第１のダウン・カウンタの値が所定値になったことを前記比較器で検出し、前記比較器の検出結果を用いて前記オン情報に規定されたタイミング後に立ち上がるオン信号を発生させ、このオン信号を前記ＯＮ信号生成回路が前記オン情報に規定された順番に基づいて選択的に電圧供給回路に入力する
ことを特徴とする電源制御装置。
前記記憶部は、所定の環境条件又は動作条件と対応付けて複数のオン情報を記憶し、
前記第１選択部は、前記所定の環境条件又は動作条件が与えられると、その環境条件又は動作条件に対応するオン情報を選択することを特徴とする請求項１に記載の電源制御装置。
前記記憶部は、前記複数の電源に含まれる個々の電源に対応する領域毎に、オンする順番を意味する値を記憶することを特徴とする請求項１又は２に記載の電源制御装置。
前記記憶部は、オンする順番に対応する領域毎に、前記複数の電源に含まれる個々の電源を意味する値を記憶することを特徴とする請求項１又は２に記載の電源制御装置。
前記記憶部は、複数の電源をオンする順番を規定する領域に、当該電源を使用しない旨の情報を記憶することを特徴とする請求項３又は４に記載の電源制御装置。
前記記憶部は、ｎ番目の電源をオンしてからｎ−１番目の電源をオンするまでの時間を意味する値を記憶することを特徴とする請求項１から５のいずれか一項に記載の電源制御装置。
前記記憶部は、複数の電源をオフする順番及びタイミングを規定したオフ情報を記憶し、
前記第１選択部は、前記記憶部に記憶されたオフ情報を選択し、
前期電源制御部は、前記第１選択部により選択されたオフ情報に基づいて前記複数の電源をオフする順番及びタイミングを制御することを特徴とする請求項１から６のいずれか一項に記載の電源制御装置。