JP5869134B2 - 非同期ハンドシェイクベースの相互接続のためのシステムおよび方法 - Google Patents

非同期ハンドシェイクベースの相互接続のためのシステムおよび方法 Download PDF

Info

Publication number
JP5869134B2
JP5869134B2 JP2014532034A JP2014532034A JP5869134B2 JP 5869134 B2 JP5869134 B2 JP 5869134B2 JP 2014532034 A JP2014532034 A JP 2014532034A JP 2014532034 A JP2014532034 A JP 2014532034A JP 5869134 B2 JP5869134 B2 JP 5869134B2
Authority
JP
Japan
Prior art keywords
packet
input
output
wires
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014532034A
Other languages
English (en)
Other versions
JP2014528220A (ja
Inventor
ベンカトラマン、スブラマニアン
レビン、ジェフリー・アレキサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014528220A publication Critical patent/JP2014528220A/ja
Application granted granted Critical
Publication of JP5869134B2 publication Critical patent/JP5869134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators

Description

本開示の特定の実施形態は一般的に、非同期相互接続に関し、より詳細には、非同期ネットワークのために回路ブロックおよびハンドシェイクプロトコルを設計することに関する。
高周波数クロックを用いたグローバル同期相互接続を使用する大規模なシステムオンチップアプリケーションは、深刻なクロックスキュー問題に悩まされうる。複数のクロック領域をそのような同期システムに組み込むことは困難でありうる。非同期ネットワークのバスは、そのような高性能なまたは大規模なアプリケーションに好まれうる。
本開示の特定の実施形態は、ネットワークにおいて非同期ノードを提供する。この非同期ノードは一般的に、二相シグナリングを利用してパケットの開始および終了を示すための第1のワイヤと、ゼロ復帰デュアルレール符号化(return to zero, dual-rail encoding)を利用してパケットを送るための第2および第3のワイヤと、ここで、第1、第2、および第3のワイヤによって伝達される信号は、データストリームを備える、データストリームのすべての遷移の受信を確認する確認信号を受信するための第4のワイヤとを備えるワイヤの少なくとも1つのセットを含む。
本開示の特定の実施形態は、非同期ネットワークを提供する。非同期ネットワークは一般的に、複数のワイヤと、これらのワイヤを介して非同期に通信する複数のネットワークノードとを含む。各ネットワークノードは一般的に、複数のワイヤを含み、入力ワイヤの少なくとも1つのセットは、二相シグナリングを利用して入力パケットの開始および終了を示すための第1の入力ワイヤと、入力パケットを受信するための第2および第3の入力ワイヤと、ここで、第1、第2、および第3の入力ワイヤによって伝達される信号は、入力データストリームを備える、入力データストリームの各遷移の受信を確認する第1の確認信号を送信するための発信確認ワイヤとを備え、さらに、少なくとも1つの出力ワイヤのセットは、二相シグナリングを利用して出力パケットの開始および終了を示すための第1の出力ワイヤと、ゼロ復帰デュアルレール符号化を利用して出力パケットを送信するための第2および第3の出力ワイヤと、ここで、第1、第2、および第3の出力ワイヤによって伝達される信号は、出力データストリームを備える、出力データストリームの各遷移の受信を確認する第2の確認信号を受信するための着信確認ワイヤとを備える。
本開示の特定の実施形態は、ネットワーク内の非同期ノードにおいて通信するための方法を提供する。方法は一般的に、第1の入力ワイヤで入力パケットを開始および終了を示すインジケーションを受信することと、第2および第3の入力ワイヤで入力パケットを受信することと、ここで、パケットは、ゼロ復帰デュアルレール符号化を利用して利用して生成される、ここで、第1、第2、および第3の入力ワイヤによって伝達される信号は、入力データストリームを備える、発信確認ワイヤ上で入力データストリームの各遷移の受信を確認する第1の確認信号を送信こととを含む。
本開示の上述された特徴が詳細に理解されうるように、上で簡潔に要約された内容についてのより詳しい説明が、複数の実施形態への参照によりなされ、それらのうちのいくつかは、添付の図面において示されている。しかしながら、付属の図面は、本開示の特定の典型的な実施形態を示しているにすぎず、この説明が同様に効果的な他の実施形態にも認められうるため、その範囲を制限するものと考えられるべきではない、ということに注意されたい。
図1は、本開示の特定の態様にしたがった、非同期ネットワークにおいて使用されうる例示的な非同期ルーティングブロックを示す。 図2は、本開示の特定の態様にしたがった、非同期ネットワークにおける異なるブロック間のハンドシェイクのためのシグナリングプロトコルを示す。 図3は、本開示の特定の態様にしたがった、非同期パイプラインラッチを示す。 図4は、本開示の特定の態様にしたがって、非同期ネットワーク内の非同期ノードによって実行されうる例示的な動作を示す。 図5は、非同期ネットワークで使用されうるミュラーCエレメントおよび非対称ミュラーCエレメントを示す。 図6Aは、本開示の特定の態様にしたがった、非同期コンソリデータ(consolidator)を示す。 図6Bは、本開示の特定の態様にしたがった、非同期コンソリデータを示す。 図7は、本開示の特定の態様にしたがった、非同期ディストリビュータ(distributor)を示す。 図8は、本開示の特定の態様にしたがった、非同期ネットワークツリーの例を示す。 図9は、本開示の特定の態様にしたがった、図8に提示されたネットワークツリーの例示的なシチュエーションを示す。
本開示の様々な実施形態は、添付の図面を参照して以下により十分に説明されている。しかしながら、本開示は、多くの異なる形態で具現化されることができ、本開示全体を通して提示される任意の特定の構成または機能に限定されるものと解釈されるべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとし、本開示により本開示の範囲が当業者に十分に伝達されるように、提供されるものである。本明細書に開示された開示の任意の実施形態は、本開示の任意の他の実施形態と独立して実現されようと、それらと組み合わされて実現されようと、本開示の範囲によってカバーされることが意図されている、ということを、本明細書の教示に基づき当業者は認識すべきである。例えば、本明細書で説明される任意の数の実施形態を使用して、装置は実現され、方法は実施されうる。さらに、本開示の範囲は、本明細書で説明される開示の様々な実施形態に加えて、または、それらの実施形態以外に、他の構造、機能、または、構造と機能を使用して実施された、そのような装置または方法をカバーすることが意図されている。本明細書に開示された内容の任意の実施形態が、特許請求の範囲に記載された1つ以上のエレメントによって具現化されうることは理解されるべきである。
「例示的」という用語は、本明細書では、「実例、事例、または例証として提供される」を意味するために使用される。「例示的」として本明細書で説明されている任意の実施形態は、必ずしも、他の実施形態より好ましい、または、それより有利であると解釈されるべきではない。
特定の実施形態が本明細書では説明されているが、これらの実施形態の多くの変形および置換は、本開示の範囲内に含まれる。好ましい実施形態のいくつかの利益および利点が説明されているが、本開示の範囲は、特定の利益、用途、または目的に限定されることを意図されない。むしろ、本開示の実施形態は、異なる技術、システム構成、ネットワーク、およびプロトコルに対して広く適用可能であることが意図され、そのうちのいくつかが、図面において、および好ましい実施形態の以下の説明において例として示される。詳細な説明および図面は、開示を制限するというよりはむしろ単に例示するものであり、本開示の範囲は、添付の特許請求の範囲およびその同等物によって定義される。
例示的な非同期ネットワーク
本開示の特定の態様は、非同期ネットワークにおいて使用されうるハンドシェイクプロトコルのための技法および対応した装置(例えば、回路ブロック)を提供する。提案される非同期ネットワークは、クロックレスな遅延無反応型データ符号化スキーム(clock-less delay-insensitive data encoding scheme)を利用する。提案されるハンドシェイクプロトコルは、相互接続ワイヤにおける遅延に関係なく、正確に動作するように設計された非同期ネットワークを可能にしうる。
本明細書で説明されるもののような、チップ上の非同期ネットワークは、異なるブロック間でイベントおよび連続パケットをルーティングするために使用されうる。例えば、非同期ネットワークは、情報のパケットを、ネットワークの至るところに分散した多数のニューロンに送るために各ニューロンが、ランダムな瞬間、および、必要な場合にスパイクすることができ、ニューラルネットワークの大規模なハードウェアシミュレーションで使用されうる。そのような非同期ネットワークの他のアプリケーションは、高周波数クロックを用いたグローバル同期相互接続が深刻なクロックスキュー問題に苦しむ大きな「システムオンチップ」アプリケーションを含みうる。
図1は、本開示の特定の態様にしたがい、非同期ネットワークにおいて使用されうる例示的な非同期ルーティングブロック100を示す。示されるように、非同期ルーティングブロックは、入力ワイヤのN個のセットと、出力ワイヤのM個のセットとを有し、ここで、NおよびMは整数である。
入力ワイヤ102の各セットは、3つの入力ワイヤ(例えば、I_R、I_A、I_B)および1つの対応する発信確認(例えば、K)ワイヤを含みうる。Rワイヤ(例えば、I_R 108)は、パケットの開始時に、ある状態(例えば、高いまたは低い)に遷移し、そのパケットの持続時間の間、同じ状態を維持する(例えば、高いまままたは低いままである)ことで、パケットの持続時間を示しうる。AワイヤおよびBワイヤ(例えば、I_A 104、I_B 106)は、1および0としてパケットを連続して受信しうる。確認ワイヤ(例えば、I_K 110)は、前の段階からの、Rワイヤ、Aワイヤ、またはBワイヤのいずれかにおける各遷移の受信を確認しうる。
出力ワイヤ112の各セットは、3つの発信ワイヤ(例えば、O_R、O_A、O_B)および1つの対応する着信確認(例えば、K)ワイヤを含みうる。同様に、Rワイヤは、パケットの開始時に、ある状態に遷移し、そのパケットの持続時間の間、同じ状態を維持することで、発信パケットの持続時間を示しうる。AワイヤおよびBワイヤは、ゼロ復帰デュアルレール符号化のような符号化スキームを利用して、1および0としてパケットを連続して送りうる。着信確認ワイヤ(例えば、O_K)は、ネットワーク内の次のエレメントによる、Rワイヤ、Aワイヤ、またはBワイヤのいずれかの各遷移の受信を確認しうる。
非同期ルーティングブロック100は、パイプラインラッチ、コンソリデータ、ディストリビュータ、または、非同期ネットワークで使用されうる任意の他のブロックでありうる。パイプラインラッチは、非同期ラッチとして機能し、コンソリデータは、2つの入力ストリームを組み合わせ、ディストリビュータは、着信パケットを2つの異なる宛先にルーティングしうる。
図2は、非同期ネットワークにおける異なるブロック間でのハンドシェイクのためのシグナリングプロトコルを示す。前述されたように、A 204およびB 206の信号は、ゼロ復帰デュアルレール符号化を用いてデータを送りうる。パケットの開始時に、R 208信号は、高い状態に遷移し(例えば、イベント212)、そのパケットの持続時間の間(例えば、イベント216まで)、高いままでありうる。A信号およびB信号は、パケットを送りうる。K 201信号は、Rワイヤ、Aワイヤ、またはBワイヤのいずれかの各遷移を確認しうる(例えば、イベント212および214)。R信号が二相シグナリングプロトコルを使用し、それによって、従来の非同期ネットワークと比べて非同期ネットワークでは、よりシンプルなハードウェアブロックに帰着しうること、に注意されたい。
非同期通信ネットワークは、パイプライン段階に対して、リンクの帯域幅を改善し、混雑を最小化することを要求しうる。このパイプライン段階は、遷移を確認するのに費やす時間が、少数の(例えば、4つの)論理ゲートの遅延の合計に等しいため、ネットワークのレイテンシに及ぼす影響が最小でありうる。
図3は、本開示の特定の態様にしたがって、非同期パイプラインラッチ300を示す。示されるように、非同期パイプランラッチは、データストリーム(例えば、I_A、I_B、およびI_R信号)を入力し、それらの対応する確認信号(例えば、I_K)を出力しうる。非同期ラッチはまた、データストリーム(例えば、O_A、O_B、O_R)を出力し、それらの対応する確認(例えば、O_K)を入力しうる。
非同期ラッチは、3つのミュラーCエレメント302(図5により詳細に示される)を含みうる。非同期ラッチはまた、A信号、B信号、およびR信号が図2で説明されたプロトコルに従うと想定して、エレメント間で要求されるハンドシェイク信号を生成しうる。例えば、非同期ラッチは、前のエレメントからデータストリームの正確な受信を確認するために、XORゲート304を使用して確認信号を生成しうる。確認信号は、R信号が二相シグナリングプロトコルを使用するという事実を利用することによって生成されうる。
図4は、本開示の特定の態様にしたがい、非同期ネットワーク内の非同期ノードによって実行されることができ例示的な動作を示す。
402において、非同期ノードは、第1の入力ワイヤ上で、入力パケットの開始および終了を示すインジケーションを受信しうる。404において、非同期ノードは、第2および第3の入力ワイヤ上で、入力パケットを受信しうる。パケットは、ゼロ復帰デュアルレール符号化を利用して生成されうる。第1、第2、および第3の入力ワイヤによって伝達される信号は、入力データストリームを備える。406において、非同期ノードは、発信確認ワイヤ上で、入力データストリームの各遷移の受信を確認する第1の確認信号を送信しうる。
408において、非同期ノードは、入力データストリームを処理して、出力データストリームを生成しうる。410において、非同期ノードは、二相シグナリングを利用して第1の出力ワイヤ上で、出力パケットの開始および終了を示しうる。412において、非同期ノードは、ゼロ復帰デュアルレール符号化を利用して第2および第3の出力ワイヤ上で、出力パケットを送信しうる。第1、第2、および第3の出力ワイヤによって伝達される信号は、出力データストリームを備える。414において、非同期ノードは、着信確認ワイヤ上で、第2の確認信号を受信しうる。
図5は、提案される非同期ネットワークで使用されうるミュラーCエレメント502および非対称ミュラーCエレメント504を示す。ミュラーCエレメントの出力は、両方の入力が高い場合にアサートされ、両方の入力が低い場合に、デアサート(de-assert)される。異なる入力の場合、出力は、テーブル506に示されるように、その前回の値を維持する。多入力ミュラーCエレメントは、2入力のミュラーCエレメントと同様の原理を使用する。
非対称ミュラーCエレメント504は、特定の遷移について特定の入力を無視しうる。例えば、非対称ミュラーCエレメント504は、入力Aにおける1からゼロへの遷移を無視うる。
図6A−6Bは、本開示の特定の態様にしたがって、非同期ネットワークにおいて使用されうるコンソリデータを示す。図6Aは、2つの入力から連続データを受信し、第2のパケットを阻止(hold back)すると同時に最初に到着したパケットを出力する2入力コンソリデータ602を示す。
コンソリデータ602は、パケットのヘッダに1つのアドレスビットを追加しうる。このアドレスビットは、コンソリデータの2つの入力のうちのどちらがパケットを生成したかを定義しうる。2つの入力上のアクティビティの相互排他性が保証され得ないため、2つのパケットのうちのどちらが最初に到達したか(ゆえに、R信号)を決めるためにアービタ(arbiter)が使用されうる。第2のパケットは、R信号がその前の状態(例えば、ゼロ)に戻ることによってシグナリングされるように、第1のパケットが完了した後にのみ送信される。R信号に対する二相符号化の使用は、アドレスの作成、および、次の段階とのハンドシェイクに使用される回路を簡潔にする。各コンソリデータにおけるアドレスビットの追加は、パケットヘッダ内の、パケットの送り手のアドレスを自動的に符号化する。
特定の態様について、コンソリデータのネットワークは、異なるイベントまたはパケット生成器からパケットを受信し、アドレスビットをヘッダに自動的に追加すると同時に、ネットワークを通してそれらをルーティングしうる。パケット生成器のアドレスは、ネットワークにおけるその位置によって、および、ネットワークを通過する動作によって、ヘッダにおいて自動的に符号化されうる。パケット生成器のアドレスが、個々のパケット生成器に記憶される必要がない可能性があることに注意されたい。
特定の態様にしたがって、1つ以上のパイプラインラッチは、ネットワークの混雑を最小化するため、および、ダウンストリーム段階からの確認を待っている前段階が、ビットによってブロックされないことを確実にするために、各コンソリデータの前に追加されうる。
図6Bは、2入力コンソリデータ602を利用する例示的な3入力コンソリデータ604を示す。n入力コンソリデータを生成するために、同様の原理が使用され、ここで、nは、2よりも大きい整数でありうる。
図7は、本開示の特定の態様にしたがって、非同期ネットワークにおいて使用されうるディストリビュータを示す。ディストリビュータ702は、パケットのヘッダ内のアドレスビットに基づいて、受信された入力パケットを、その2つの出力のうちの1つに送りうる。ディストリビュータ702は、パケットヘッダ内の第1のビットに基づいて、着信パケットを2つの出力のうちの1つにルーティングしうる。ディストリビュータはまた、パケットの宛先を決めるために使用された、ヘッダ内の第1のビット(例えば、アドレスビット)を除去しうる。結果として、パケットは、パケットの残りを伝えると同時にヘッダの第1のビットをただ観察して削除するディストリビュータのネットワークを通ってルーティングされることができる。
前述されたように、コンソリデータ602およびディストリビュータ702は、提案された非同期ネットワークにおいて情報をルーティングするための2つの有益なブロックを表しうる。図8は、本開示の特定の態様にしたがい、コンソリデータを用いて設計されうるネットワークツリーの例を示す。ネットワークツリー800は、適切なアドレスビットが連続パケットに追加されることを確実にすると同時に、葉ノード上のシンプルなイベント生成器によって生成されたイベントを根ノードに伝達しうる。特定の態様について、類似したディストリビュータのツリーもまた、根ノードからさまざまな葉ノードに情報を送信するように設計されうる。例示されたように、7入力ネットワークツリーを生成するために、6個の2入力コンソリデータが使用されうる。シンプルなイベント生成器802は、ツリーの葉上でイベントを生成し、コンソリデータは、このイベントを、ツリーの根にルーティングする。
図9は、本開示の特定の態様にしたがって、図8で提示されたネットワークツリー800の例示的なシチュエーションを示す。コンソリデータのネットワークツリー800は、VHDLで設計され、Modelsimソフトウェアを使用してシミュレートされる。シミュレーションのために使用される回路ブロックは、図5および図6Aに示されるように設計される。イベント902、904、906、および908は、それぞれ、ノード0、1、2、および5で生成される。連続パケット912、914、916、および918はそれぞれ、イベント902、904、906、および908の各々をシグナリングするために、根ノードで受信される。これらの連続パケットは、イベントを作成するノードのアドレスを符号化する。データは、デュアルレール符号化され、根ノードにおける最後の連続データは、以下の説明文で解釈される。ネットワークの混雑を最小化するために、パイプラインラッチがコンソリデータ間に追加される。
本開示で提案される、非同期ハンドシェイクベースのネットワークは、ネットワークにわたってイベントおよび連続パケットを渡す。使用されるシグナリングプロトコルおよび回路ブロックは、VHDLで記述され、実現されうる。提案される非同期ネットワークにより、高速クロックを必要とすることなく、大きいハードウェア設計にわたる高速通信が可能になる。提案される非同期ネットワークは、例えば、タイミング分析の簡略化、クロックツリーにおける電力消費の削減、および、電磁放射線の削減など、従来の同期ネットワークよりも多数の利点を有する。
前述された方法の様々な動作は、対応する機能を実行することができる任意の適切な手段によって実行されうる。手段は、回路、特定用途向け集積回路(ASIC)、またはプロセッサを含むがそれらに限定されるわけではない、様々なハードウェアおよび/またはソフトウェアコンポーネントおよび/またはモジュールを含みうる。
本明細書において使用される場合、「決定すること」という用語は、幅広い動作を含む。例えば、「決定すること」は、算出すること、コンピューティングすること、処理すること、導出すること、調査すること、ルックアップすること(例えば、テーブル、データベース、または別のデータ構造をルックアップすること)、確定すること、等を含みうる。また、「決定すること」は、受信すること(例えば、情報を受信すること)、アクセスすること(例えば、メモリ内のデータにアクセスすること)、等を含むことができる。加えて、「決定すること」は、解決すること、選択すること、選ぶこと、確立すること、等を含みうる。
本明細書で使用される場合、項目のリスト「のうちの少なくとも1つ」という表現は、単一のメンバを含む、それらの項目の任意の組み合わせを指す。例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a−b、a−c、b−c、およびa−b−cをカバーすることを意図する。
本開示に関連して説明された、様々な実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ信号(FPGA)または他のプログラマブル論理デバイス(PLD)、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、本明細書で説明された機能を実行するように設計された、それらの任意の組み合わせを用いて実現または実行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、代替的に、プロセッサは、市販の任意のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでありうる。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、DSPと、1つのマイクロプロセッサ、複数のマイクロプロセッサ、DSPコアと結合された1つ以上のマイクロプロセッサとの組み合わせ、または任意の他のそのような構成として実現されうる。
本開示に関連して説明された方法またはアルゴリズムのステップは、直接的にハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、または両者の組み合わせで、具現化されることができる。ソフトウェアモジュールは、当技術分野で知られている任意の形態の記憶媒体中に存在しうる。使用されうる記憶媒体のいくつかの例は、ランダムアクセスメモリ(RAM)、読取専用メモリ(ROM)、フラッシュメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、取り外し可能なディスク、CD−ROM、等を含む。ソフトウェアモジュールは、単一の命令または多数の命令を備えることができ、いくつかの異なるコードセグメントにわたって、異なるプログラム間で、および複数の記憶媒体にわたって、分散されることができる。記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合されうる。代替的に、記憶媒体は、プロセッサに組み込まれうる。
本明細書に開示された方法は、説明された方法を達成するための1つ以上のステップまたは動作を備える。方法のステップおよび/または動作は、本願の特許請求の範囲から逸脱せずに、互いに置き換えられうる。換言すると、ステップまたは動作の特定の順序が明記されていない限り、特定のステップおよび/または動作の順序および/または使用は、本願の特許請求の範囲から逸脱せずに変更されうる。
説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実現されうる。ソフトウェアで実現される場合、機能は、コンピュータ読取可能な媒体で1つ以上の命令として記憶されうる。記憶媒体は、コンピュータによってアクセスされることができる任意の入手可能な媒体であることができる。限定ではなく例として、そのようなコンピュータ読取可能な媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは、命令またはデータ構造の形態で所望のプログラムコードを搬送または記憶するために使用されることができ、かつ、コンピュータによってアクセスされることができる任意の他の媒体を含みうる。ディスク(disk)およびディスク(disc)は、本明細書で使用される場合、コンパクトディスク(CD)、レーザーディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、およびブルーレイ(登録商標)ディスクを含み、ディスク(disk)は通常、磁気的にデータを再生するが、ディスク(disc)は、レーザーを用いて光学的にデータを再生する。
したがって、特定の実施形態は、本明細書に提示された動作を実行するためのコンピュータプログラム製品を備えうる。例えば、そのようなコンピュータプログラム製品は、命令を記憶(および/または符号化)したコンピュータ読取可能な媒体を備えることができ、それらの命令は、本明細書で説明された動作を実行するために1つ以上のプロセッサによって実行可能である。特定の実施形態では、コンピュータプログラム製品は、パーケージ材料を含むことができる。
ソフトウェアまたは命令もまた、送信媒体によって送信されることもできる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(DSL)、または、赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、または、他のリモートソースから送信される場合には、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または、赤外線、無線、およびマイクロ波のようなワイヤレス技術は、送信媒体の定義に含まれている。
さらに、本明細書で説明された方法および技法を実行するためのモジュールおよび/または他の適切な手段が、適宜、ユーザ端末および/または基地局によって、ダウンロードされうること、および/または、他の方法で取得されうることは認識されるべきである。例えば、そのようなデバイスは、本明細書で説明された方法を実行するための手段の転送を容易にするために、サーバに結合されうる。代替的に、本明細書で説明された様々な方法は、デバイスに記憶手段を結合または提供することによりユーザ端末および/または基地局が様々な方法を取得できるように、記憶手段(例えば、RAM、ROM、コンパクトディスク(CD)またはフロッピーディスクのような物理記憶媒体、等)を介して提供されることができる。さらに、本明細書で説明された方法および技法をデバイスに提供するための任意の他の適切な技法が利用されることができる。
本願の特許請求の範囲が、上述された、まさにその構成およびコンポーネントに限定されないことが理解されるべきである。本願の特許請求の範囲から逸脱せずに、上述された方法および装置の配置、動作、および詳細に対して様々な変更、変化、および変形が行われうる。
前述の内容は、本開示の実施形態に向けられているが、本開示の他の実施形態およびさらなる実施形態が、その基本的な範囲から逸脱せずに考案されることができ、その範囲は、下記の請求項によって決定される。

Claims (21)

  1. ネットワーク内の非同期ノードであって、
    二相シグナリングを利用して入力パケットの開始および終了を示すための第1の入力ワイヤと、前記入力パケットを受信するための第2および第3の入力ワイヤとを備える入力ワイヤの少なくとも1つのセットと、ここで、前記第1、第2、および第3の入力ワイヤによって伝達される信号は、入力データストリームを備える、
    前記入力データストリームの各遷移の受信を確認する第1の確認信号を送信するための発信確認ワイヤと、
    二相シグナリングを利用して出力パケットの開始および終了を示すための第1の出力ワイヤと、ゼロ復帰デュアルレール符号化を利用して前記出力パケットを送信するための第2および第3の出力ワイヤと、ここで、前記第1、第2、および第3の出力ワイヤによって伝達される信号は、出力データストリームを備える、前記出力データストリームの各遷移の受信を確認する第2の確認信号を受信するための着信確認ワイヤとを備える出力ワイヤの少なくとも1つのセットと
    を備える非同期ノード。
  2. 前記第1の入力ワイヤは、前記入力パケットの開始を示すように遷移し、前記入力パケットの持続時間の間、高いままである、請求項1に記載の非同期ノード。
  3. 前記非同期ノードは、前記第1の確認信号を生成するためのXORゲートを備える非同期パイプラインラッチである、請求項1に記載の非同期ノード。
  4. 前記非同期ノードは、コンソリデータを備え、前記コンソリデータは、
    前記出力データストリームを生成するために、入力ワイヤの第1のセットで受信された第1のデータストリームを、入力ワイヤの第2のセットで受信された第2のデータストリームと組み合わせるための回路と、
    出力ワイヤの前記セットで、前記出力データストリームを送信するための回路と
    を備える、請求項1に記載の非同期ノード。
  5. 前記組み合わせるための回路は、
    入力ワイヤの前記第1のセットで第1のパケットを、入力ワイヤの前記第2のセットで第2のパケットを受信するための回路と、
    前記第1のパケットまたは前記第2のパケットのうちのどちらが最初に到達したかを決定するためのアービタと、
    アドレスを示すために、前記第1のパケットおよび前記第2のパケットのヘッダに少なくとも1つのビットを追加するための回路と、
    前記第1のパケットが最初に到達した場合に、前記第1のパケットに続いて前記第2のパケットを出力するための回路と、
    前記第2のパケットが最初に到達した場合に、前記第2のパケットに続いて前記第1のパケットを出力するための回路と
    を備える、請求項4に記載の非同期ノード。
  6. 前記非同期ノードは、前記入力データストリームで受信された2つ以上のパケットを、前記パケットのアドレスに基づいて出力ワイヤの2つのセットにルーティングするための回路を備えるディストリビュータを備える、請求項1に記載の非同期ノード。
  7. 前記パケットをルーティングする前に、1つ以上のアドレスビットを前記パケットから除去するための回路をさらに備える、請求項6に記載の非同期ノード。
  8. 前記非同期ノードは、複数のミュラーCエレメントを備える、請求項1に記載の非同期ノード。
  9. 前記ネットワークは、複数のコンソリデータを備え、前記コンソリデータの各々は、複数のパケット生成器から複数の入力パケットを受信し、アドレスビットを前記入力パケットの前記ヘッダに自動的に追加することによって、前記ネットワークを通して前記入力パケットをルーティングする、請求項4に記載の非同期ノード。
  10. パケット生成器のアドレスは、前記ネットワークにおける前記パケット生成器の位置に基づいて、前記複数のコンソリデータを通過する間に、その生成されたパケットのヘッダにおいて自動的に符号化される、請求項9に記載の非同期ノード。
  11. ネットワーク内の非同期ノードと通信するための方法であって、
    第1の入力ワイヤ上で、入力パケットの開始および終了を示すインジケーションを受信することと、
    第2および第3の入力ワイヤ上で、前記入力パケットを受信することと、ここで、前記パケットは、ゼロ復帰デュアルレール符号化を利用して生成され、前記第1、第2、および第3の入力ワイヤによって伝達される信号は、入力データストリームを備える、
    発信確認ワイヤ上で、前記入力データストリームの各遷移の受信を確認する第1の確認信号を送信することと
    を備える方法。
  12. 前記入力データストリームを処理して、出力データストリームを生成することをさらに備える、請求項11に記載の方法。
  13. 二相シグナリングを使用して第1の出力ワイヤ上で出力パケットの開始および終了を示すことをさらに備える、請求項11に記載の方法。
  14. ゼロ復帰デュアルレール符号化を利用して、第2および第3の出力ワイヤで前記出力パケットを送信することをさらに備え、前記第1、第2、および第3の出力ワイヤによって伝達される信号は、出力データストリームを備える、請求項13に記載の方法。
  15. 着信確認ワイヤ上で、第2の確認信号を受信することをさらに備える、請求項14に記載の方法。
  16. 前記第1の入力ワイヤは、前記入力パケットの開始を示すように遷移し、前記入力パケットの持続時間の間、高いままである、請求項11に記載の方法。
  17. XORゲートを介して前記第1の確認信号を生成することをさらに備える、請求項11に記載の方法。
  18. 入力ワイヤの前記第1のセットで第1のパケットを、入力ワイヤの前記第2のセットで第2のパケットを受信することと、
    前記第1のパケットまたは前記第2のパケットのうちのどちらが最初に到達したかを決定することと、
    アドレスを示すために、前記第1のパケットおよび前記第2のパケットのヘッダに少なくとも1つのビットを追加することと、
    前記第1のパケットが最初に到達した場合に前記第1のパケットに続いて前記第2のパケットを出力すること、または、前記第2のパケットが最初に到達した場合に前記第2のパケットに続いて前記第1のパケットを出力することと
    をさらに備える、請求項11に記載の方法。
  19. 前記入力データストリームで受信される2つ以上のパケットを、前記パケットのアドレスに基づいて出力ワイヤの2つのセットにルーティングすることをさらに備える、請求項11に記載の方法。
  20. 前記パケットをルーティングする前に1つ以上のアドレスビットを前記パケットから除去することをさらに備える、請求項19に記載の方法。
  21. ネットワークであって、
    複数のワイヤと、
    前記ワイヤを介して非同期的に通信する複数のネットワークノードと
    を備え、各ネットワークノードは、
    複数のワイヤ、入力ワイヤの少なくとも1つのセットは、二相シグナリングを利用して入力パケットの開始および終了を示すための第1の入力ワイヤと、前記入力パケットを受信するための第2および第3の入力ワイヤとを備え、前記第1、第2、および第3の入力ワイヤによって伝達される信号は、入力データストリームを備える、
    前記入力データストリームの各遷移の受信を確認する第1の確認信号を送信するための発信確認ワイヤと、
    二相シグナリングを利用して出力パケットの開始および終了を示すための第1の出力ワイヤと、ゼロ復帰デュアルレール符号化を利用して前記出力パケットを送信するための第2および第3の出力ワイヤと、ここで、前記第1、第2、および第3の出力ワイヤによって伝達される信号は、出力データストリームを備える、前記出力データストリームの各遷移の受信を確認する第2の確認信号を受信するための着信確認ワイヤと備える出力ワイヤの少なくとも1つのセットと
    を備える、ネットワーク。
JP2014532034A 2011-09-21 2012-09-21 非同期ハンドシェイクベースの相互接続のためのシステムおよび方法 Expired - Fee Related JP5869134B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/238,069 US8644318B2 (en) 2011-09-21 2011-09-21 Systems and methods for asynchronous handshake-based interconnects
US13/238,069 2011-09-21
PCT/US2012/056714 WO2013044135A2 (en) 2011-09-21 2012-09-21 Systems and methods for asynchronous handshake-based interconnects

Publications (2)

Publication Number Publication Date
JP2014528220A JP2014528220A (ja) 2014-10-23
JP5869134B2 true JP5869134B2 (ja) 2016-02-24

Family

ID=47143260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532034A Expired - Fee Related JP5869134B2 (ja) 2011-09-21 2012-09-21 非同期ハンドシェイクベースの相互接続のためのシステムおよび方法

Country Status (7)

Country Link
US (1) US8644318B2 (ja)
EP (1) EP2758846A2 (ja)
JP (1) JP5869134B2 (ja)
KR (1) KR101541666B1 (ja)
CN (1) CN103814339B (ja)
TW (1) TW201330551A (ja)
WO (1) WO2013044135A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2998748B1 (fr) * 2012-11-23 2015-04-10 Commissariat Energie Atomique Dispositif et procede de retransmission de donnees dans un commutateur reseau
KR102063790B1 (ko) * 2014-09-24 2020-01-09 한국전자통신연구원 데이터 전송을 위한 도선의 수를 감소시키기 위한 데이터 전송 장치 및 그 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597082A (en) * 1984-03-06 1986-06-24 Controlonics Corporation Transceiver for multi-drop local area networks
JPH09247176A (ja) * 1996-03-11 1997-09-19 Hitachi Ltd 非同期転送モード交換方式
US6847614B2 (en) * 1998-04-20 2005-01-25 Broadcom Corporation Apparatus and method for unilateral topology discovery in network management
CN1167989C (zh) * 1999-11-18 2004-09-22 威盛电子股份有限公司 用于将非同步脉冲信号转换为同步脉冲信号的同步元件
WO2002032051A2 (en) * 2000-10-12 2002-04-18 Signafor, Inc. Advanced switching mechanism for providing high-speed communications with high quality of service
EP1330706A1 (en) * 2000-10-23 2003-07-30 The Trustees of Columbia University in the City of New York Asynchronous pipeline with latch controllers
JP3425947B2 (ja) * 2001-10-19 2003-07-14 沖電気工業株式会社 遷移信号制御回路及びそれを用いた調停装置
US6959315B2 (en) * 2001-12-27 2005-10-25 Stmicroelectronics, Inc. Self-timed digital processing circuits
US7283557B2 (en) * 2002-01-25 2007-10-16 Fulcrum Microsystems, Inc. Asynchronous crossbar with deterministic or arbitrated control
US20080177994A1 (en) * 2003-01-12 2008-07-24 Yaron Mayer System and method for improving the efficiency, comfort, and/or reliability in Operating Systems, such as for example Windows
WO2006089559A1 (en) 2005-02-28 2006-08-31 Danmarks Tekniske Universitet A network, a system and a node for use in the network or system
JP4420009B2 (ja) 2006-11-02 2010-02-24 セイコーエプソン株式会社 非同期シリアル通信方法及び非同期シリアル通信装置
US20100097131A1 (en) * 2007-09-03 2010-04-22 John Bainbridge Hardening of self-timed circuits against glitches
TW200945056A (en) * 2008-03-06 2009-11-01 Nec Corp Data transmission device and method thereof and semiconductor circuit
US8362802B2 (en) * 2008-07-14 2013-01-29 The Trustees Of Columbia University In The City Of New York Asynchronous digital circuits including arbitration and routing primitives for asynchronous and mixed-timing networks
US8351489B2 (en) 2009-06-08 2013-01-08 King Fahd University Of Petroleum And Minerals Two-phase return-to-zero asynchronous transceiver

Also Published As

Publication number Publication date
KR101541666B1 (ko) 2015-08-03
EP2758846A2 (en) 2014-07-30
KR20140065456A (ko) 2014-05-29
CN103814339A (zh) 2014-05-21
JP2014528220A (ja) 2014-10-23
US8644318B2 (en) 2014-02-04
CN103814339B (zh) 2016-05-11
TW201330551A (zh) 2013-07-16
US20130070768A1 (en) 2013-03-21
WO2013044135A2 (en) 2013-03-28
WO2013044135A3 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
US10027433B2 (en) Multiple clock domains in NoC
Dall'Osso et al. Xpipes: a latency insensitive parameterized network-on-chip architecture for multi-processor SoCs
Chen et al. Reducing wire and energy overheads of the SMART NoC using a setup request network
US7925803B2 (en) Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product
WO2010039312A2 (en) Systems, pipeline stages, and computer readable media for advanced asynchronous pipeline circuits
WO2012125718A1 (en) Bi-modal arbitration nodes for a low-latency adaptive asynchronous interconnection network and methods for using the same
Poovendran et al. An area‐efficient low‐power SCM topology for high performance network‐on Chip (NoC) architecture using an optimized routing design
Swaminathan et al. High speed generic network interface for network on chip using ping pong buffers
JP5869134B2 (ja) 非同期ハンドシェイクベースの相互接続のためのシステムおよび方法
US20070038782A1 (en) System of virtual data channels across clock boundaries in an integrated circuit
Laddha et al. Implementation of serial communication using UART with configurable baud rate
Paramasivam Network on-chip and its research challenges
Nigussie et al. Semi-serial on-chip link implementation for energy efficiency and high throughput
Weber et al. Exploring asynchronous end-to-end communication through a synchronous NoC
Ezz-Eldin et al. High throughput asynchronous NoC design under high process variation
Lafi et al. An asynchronous hierarchical router for networks‐on‐chip‐based three‐dimensional multi‐processor system‐on‐chip
Imbewa et al. FLNR: A fast light-weight NoC router for FPGAs
Zeng et al. A Lightweight and High-Throughput Asynchronous Message Bus for Communication in Multi-Core Heterogeneous Systems
Bose et al. A scalable noc topology targeting network performance
Mckenny et al. Transporting multiple classes of traffic over a generic routing device-an investigation into the performance of the RapidIO/spl trade/interconnect architecture
El Ouchdi et al. Design and physical implementation of a data transfer interface used in network on chip
Gupta et al. FPGA based single cycle, reconfigurable router for NoC applications
Ezz-Eldin et al. Synchronous and Asynchronous NoC Design Under High Process Variation
Guntaka Router Design and Configuration for Network on Chip
LI et al. Architecture Design of Protocol Controller Based on Traffic-Driven Software Defined Interconnection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5869134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees