JP5861518B2 - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP5861518B2 JP5861518B2 JP2012062300A JP2012062300A JP5861518B2 JP 5861518 B2 JP5861518 B2 JP 5861518B2 JP 2012062300 A JP2012062300 A JP 2012062300A JP 2012062300 A JP2012062300 A JP 2012062300A JP 5861518 B2 JP5861518 B2 JP 5861518B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- dummy
- storage device
- hdd
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer And Data Communications (AREA)
Description
情報処理システムに関する。
ステムである。
当てることによりCPU60A・HDD70A間を接続する。接続管理サーバ75は、CPU60AにHDD70Bも使用させる場合には、図2Bに示したように、エクスパンダ65のHDD70Cが接続されているポートに同じゾーンID割り当てることにより、CPU60A・HDD70B間を接続する。
第1乃至第N(N≧2)のCPUと、
それぞれ、第1乃至第NのCPUに対応づけられた第1乃至第NのダミーCPUと、
第1乃至第M(M≧2)の記憶デバイスと、
それぞれ、第1乃至第Mの記憶デバイスに対応づけられた第1乃至第Mのダミー記憶デバイスと、
少なくともN+M個のポートを有するメインスイッチと、
それぞれ、第1乃至第NのCPUに対応づけられた、少なくとも3個のポートを含むポート群を有する第1乃至第NのCPU用スイッチと、
それぞれ、第1乃至第Mの記憶デバイスに対応づけられた、少なくとも3個のポートを含むポート群を有する第1乃至第Mの記憶デバイス用スイッチと、
を備え、
各CPU用スイッチのポート群が、自CPU用スイッチに対応づけられているCPUと、当該CPUに対応づけられているダミーCPUと、メインスイッチの1ポートとに接続されており、
各記憶デバイス用スイッチのポート群が、自記憶デバイス用スイッチに対応づけられている記憶デバイスと、当該記憶デバイスに対応づけられているダミー記憶デバイスと、メインスイッチの1ポートとに接続されており、
第1乃至第Mのダミー記憶デバイスのそれぞれが、識別情報要求を受信した場合に当該識別情報要求の送信元に自身の識別情報を返送するデバイスであり、
第1乃至第NのダミーCPUのそれぞれが、或るダミー記憶デバイスからの識別情報の取得指示を受信した場合、識別情報要求の送信により当該ダミー記憶デバイスの識別情報の取得を試み、識別情報を取得できた場合には、当該識別情報を応答情報として取得指示の送信元装置に返送するデバイスである
情報処理システムが提供される。
第1乃至第N(N≧2)のCPUと、
それぞれ、第1乃至第NのCPUに対応づけられた第1乃至第NのダミーCPUと、
第1乃至第M(M≧2)の記憶デバイスと、
少なくともN+M個のポートを有するメインスイッチと、
それぞれ、第1乃至第NのCPUに対応づけられた、少なくとも3個のポートを含むポート群を有する第1乃至第NのCPU用スイッチと、
を備え、
各CPU用スイッチのポート群が、自CPU用スイッチに対応づけられているCPUと、当該CPUに対応づけられているダミーCPUと、前記メインスイッチの1ポートとに接続されており、
第1乃至第Mの記憶デバイスが、メインスイッチの、CPU用スイッチが接続されていない互いに異なるポートに接続されており、
第1乃至第NのダミーCPUのそれぞれが、或る記憶デバイスからの識別情報の取得指示を受信した場合、当該記憶デバイスの識別情報の取得を試み、識別情報を取得できた場合には、当該識別情報を応答情報として取得指示の送信元装置に返送するデバイスである
情報処理システムが提供される。
まず、図3を用いて、第1実施形態に係る情報処理システム1の概要(主として、ハードウェア構成)を、説明する。
チ)である。このエクスパンダ10は、同じゾーンIDが割り当てられているポート間を接続する機能を有している。各エクスパンダ12も、エクスパンダ10と同様に、同じゾーンIDが割り当てられているポート間を接続するエクスパンダである。各エクスパンダ12は、3個のSASポートを備えている。
情報処理システム1が備える接続管理サーバ40は、ディスプレイ、キーボード等を備えたコンピュータのHDD(Hard Disk Drive)に、OS(Operating System)、確認接
続プログラム、構成データ等を記憶した装置である。
ールド、エクスパンダID(EXP ID)フィールド、ポートID(PORT ID)フィールド、
及び、ゾーン情報(ZONE)フィールドを有する。
に於いて、“EXP−M”とは、エクスパンダ10のデバイスIDのことであり、“EXP−Y”(Y=A〜F)とは、エクスパンダ12YのデバイスIDのことである。“CPU−X”(X=A〜C)とは、CPU20XのデバイスIDのことであり、“HDD−X”とは、HDD30XのデバイスIDのことである。同様に、“DUMMY CPU−X”(X=A〜C)とは、ダミーCPU22XのデバイスIDのことであり、“DUMMY
HDD−X”とは、ダミーHDD32XのデバイスIDのことである。
ーザのことである。そして、既存ユーザに関する接続指示とは、或る既存ユーザに使用させるHDD30を増やすことになった場合にオペレータが入力する指示のことである。この接続指示の入力時、オペレータは、既存ユーザのユーザIDと、当該既存ユーザに新たに使用させるHDD30のデバイスIDとを、指定する。
デバイステーブル41上の情報に基づき、対応ダミーCPU(接続対象CPUであるCPU20Aと同じエクスパンダ12に接続されているダミーCPU22)が、ダミーCPU22Aであることを把握する。すなわち、CPUは、デバイステーブル41(図4)の1個目(2行目)のレコードから、CPU20A(デバイスID=CPU−A)が接続されているエクスパンダがエクスパンダ12A(エクスパンダID=EXP−A)であることを把握する。その後、CPUは、デバイステーブル41の2個目のレコードから、そのエクスパンダ12Aに接続されているダミーCPU(つまり、対応ダミーCPU)が、ダミーCPU22A(デバイスID=DUMMY CPU−A)であることを把握する。
・ダミーCPU22Aが接続されているエクスパンダ12Aのポート1
・エクスパンダ10(デバイス/エクスパンダID=EXP−M)が接続されているエクスパンダ12Aのポート2、
・エクスパンダ12Aが接続されているエクスパンダ10のポート0
・ダミーHDD32Bが接続されているエクスパンダ12E(エクスパンダID=EXP−E)のポート1
・エクスパンダ10が接続されているエクスパンダ12Eのポート2
・エクスパンダ12Eが接続されているエクスパンダ10のポート4
ップS16;YES)には、ユーザ用ゾーンIDを、各接続対象デバイスが接続されているエクスパンダ12のポートに割り当てる(ステップS17)。
・ダミーCPU22Aが接続されているエクスパンダ12Aのポート1
・ダミーHDD32Aが接続されているエクスパンダ12D(エクスパンダID=EXP−D)のポート1
・エクスパンダ10が接続されているエクスパンダ12Dのポート2
・エクスパンダ12Dが接続されているエクスパンダ10のポート3
要するに、エクスパンダ12Aのポート2、エクスパンダ10のポート0には、ゾーンIDとして既に“1”が割り当てられている(図10参照)。そのため、それらのポートを除いた、対応ダミーCPUと対応ダミーHDDとの間の通信経路上のポートが、『対応ダミーCPUと対応ダミーHDDとの間の通信経路上のゾーンID未割当ポート』として特定される。
図18に、第2実施形態に係る情報処理システム2の構成を示す。以下、上記した第1実施形態に係る情報処理システム1と異なっている部分を中心に、本実施形態に係る情報処理システム2の構成及び動作を、説明する。
上記した各実施形態に係る情報処理システム1、2は、各種の変形を行うことが出来るものである。例えば、第2実施形態に係る情報処理システム2から、各中継ユニット14を取り除く(エクスパンダ10と各HDD30とを直結する)ことも出来る。ただし、各中継ユニット14を取り除いた情報処理システム2では、ユーザが使用しているHDD30を、デバイスIDの読み出しのためだけではあるが、利用してしまう場合があることになる。一方、中継ユニット14を備えた情報処理システム2、ダミーHDD32を備えた情報処理システム1によれば、ユーザが使用しているHDD30を、全く利用せずに、正しい接続を行えるか否かを判定できる。従って、上記した実施形態の構成を採用しておくことが好ましい。
や、CPU20とHDD30及びHDD30以外の記憶装置とを接続するシステムに変形しても良いことなどは当然のことである。
10、12、12A〜12F、10′ エクスパンダ
14 中継ユニット
15 アクセス権マトリクス
20、20A〜20C CPU
22、22A〜22C、24、24A〜24C ダミーCPU
30、30A〜30C HDD
32、32A〜32C ダミーHDD
40、50 接続管理サーバ
41、51 デバイステーブル
42、52 ユーザテーブル
Claims (6)
- 第1乃至第N(N≧2)のCPUと、
それぞれ、前記第1乃至第NのCPUに対応づけられた第1乃至第NのダミーCPUと、
第1乃至第M(M≧2)の記憶デバイスと、
それぞれ、前記第1乃至第Mの記憶デバイスに対応づけられた第1乃至第Mのダミー記憶デバイスと、
少なくともN+M個のポートを有するメインスイッチと、
それぞれ、前記第1乃至第NのCPUに対応づけられた、少なくとも3個のポートを含むポート群を有する第1乃至第NのCPU用スイッチと、
それぞれ、前記第1乃至第Mの記憶デバイスに対応づけられた、少なくとも3個のポートを含むポート群を有する第1乃至第Mの記憶デバイス用スイッチと、
を備え、
各CPU用スイッチの前記ポート群が、自CPU用スイッチに対応づけられているCPUと、当該CPUに対応づけられているダミーCPUと、前記メインスイッチの1ポートとに接続されており、
各記憶デバイス用スイッチの前記ポート群が、自記憶デバイス用スイッチに対応づけられている記憶デバイスと、当該記憶デバイスに対応づけられているダミー記憶デバイスと、前記メインスイッチの1ポートとに接続されており、
前記第1乃至第Mのダミー記憶デバイスのそれぞれが、識別情報要求を受信した場合に当該識別情報要求の送信元に自身の識別情報を返送するデバイスであり、
前記第1乃至第NのダミーCPUのそれぞれが、或るダミー記憶デバイスからの識別情報の取得指示を受信した場合、前記識別情報要求の送信により当該ダミー記憶デバイスの識別情報の取得を試み、識別情報を取得できた場合には、当該識別情報を応答情報として前記取得指示の送信元装置に返送するデバイスである
ことを特徴とする情報処理システム。 - 前記メインスイッチ、前記第1乃至第NのCPU用スイッチ、前記第1乃至第Mの記憶デバイス用スイッチのそれぞれのポート間の接続関係を制御するための接続管理装置であって、
第J(N≧J≧1)のCPUと第K(M≧K≧1)の記憶デバイスとの間を接続することが指示された場合に、
第JのダミーCPUと第Kのダミー記憶デバイスとが接続されるように、前記メインスイッチ、第JのCPU用スイッチ及び第Kの記憶デバイス用スイッチの中の1つ以上のスイッチを制御してから、第Kのダミー記憶デバイスからの識別情報の取得指示を第JのダミーCPUに対して送信し、
当該取得指示に対する第JのダミーCPUからの前記応答情報が第Kのダミー記憶デバイスの識別情報であった場合に、第JのCPUと第Kの記憶デバイスとが接続されるように、第JのCPU用スイッチ及び/又は第Kの記憶デバイス用スイッチを制御する
接続管理装置を、さらに備える
ことを特徴とする請求項1に記載の情報処理システム。 - 前記第1乃至第NのダミーCPUのそれぞれが、或るダミー記憶デバイスからの識別情報の取得指示を受信した場合、前記識別情報要求の送信により当該ダミー記憶デバイスの識別情報の取得を試み、識別情報を取得できた場合には、当該識別情報を応答情報として前記取得指示の送信元装置に返送し、識別情報を取得できなかった場合には、その旨を示す情報を応答情報として前記送信元装置に返送するデバイスである
ことを特徴とする請求項1又は2に記載の情報処理システム。 - 前記接続管理装置は、
前記取得指示に対する第JのダミーCPUからの前記応答情報が第Kのダミー記憶デバイスの識別情報ではなかった場合、その旨を示すメッセージをディスプレイ上に表示する
ことを特徴とする請求項2に記載の情報処理システム。 - 第1乃至第N(N≧2)のCPUと、
それぞれ、前記第1乃至第NのCPUに対応づけられた第1乃至第NのダミーCPUと、
第1乃至第M(M≧2)の記憶デバイスと、
少なくともN+M個のポートを有するメインスイッチと、
それぞれ、前記第1乃至第NのCPUに対応づけられた、少なくとも3個のポートを含むポート群を有する第1乃至第NのCPU用スイッチと、
を備え、
各CPU用スイッチの前記ポート群が、自CPU用スイッチに対応づけられているCPUと、当該CPUに対応づけられているダミーCPUと、前記メインスイッチの1ポートとに接続されており、
前記第1乃至第Mの記憶デバイスが、前記メインスイッチの、前記CPU用スイッチが接続されていない互いに異なるポートに接続されており、
前記第1乃至第NのダミーCPUのそれぞれが、或る記憶デバイスからの識別情報の取得指示を受信した場合、当該記憶デバイスの識別情報の取得を試み、識別情報を取得できた場合には、当該識別情報を応答情報として前記取得指示の送信元装置に返送するデバイスである
ことを特徴とする情報処理システム。 - 各記憶デバイスと前記メインスイッチのポートとの間に、各記憶デバイスと前記メインスイッチとの間の通信を中継する中継ユニットであって、或るダミーCPUからの識別情報の出力指示を受信した場合には、自ユニット内に設定されている記憶デバイスの識別情報を当該ダミーCPUに返送する中継ユニットが設けられている。
ことを特徴とする請求項5に記載の情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062300A JP5861518B2 (ja) | 2012-03-19 | 2012-03-19 | 情報処理システム |
US13/766,816 US8966215B2 (en) | 2012-03-19 | 2013-02-14 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062300A JP5861518B2 (ja) | 2012-03-19 | 2012-03-19 | 情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013196328A JP2013196328A (ja) | 2013-09-30 |
JP5861518B2 true JP5861518B2 (ja) | 2016-02-16 |
Family
ID=49158788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012062300A Expired - Fee Related JP5861518B2 (ja) | 2012-03-19 | 2012-03-19 | 情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8966215B2 (ja) |
JP (1) | JP5861518B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6222151A (ja) * | 1985-07-23 | 1987-01-30 | Fujitsu Ltd | テスト制御方式 |
JP2508920B2 (ja) * | 1993-03-25 | 1996-06-19 | 日本電気株式会社 | 構成変更方式 |
JP2752911B2 (ja) * | 1994-11-28 | 1998-05-18 | 甲府日本電気株式会社 | ポート接続確認方法 |
JPH08335201A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 入出力制御試験システム装置 |
JP4446839B2 (ja) * | 2004-08-30 | 2010-04-07 | 株式会社日立製作所 | ストレージ装置及びストレージ管理装置 |
US7523176B2 (en) * | 2005-08-02 | 2009-04-21 | International Business Machines Corporation | Method, apparatus, and computer program product for reconfiguring a storage area network to support the execution of an application automatically upon execution of the application |
US7702796B2 (en) * | 2006-05-18 | 2010-04-20 | International Business Machines Corporation | Recovering a pool of connections |
JP4724640B2 (ja) * | 2006-10-30 | 2011-07-13 | 富士通株式会社 | ストレージ仮想化スイッチ |
WO2012147133A1 (en) * | 2011-04-27 | 2012-11-01 | Hitachi, Ltd. | Information storage system and storage system management method |
-
2012
- 2012-03-19 JP JP2012062300A patent/JP5861518B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-14 US US13/766,816 patent/US8966215B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013196328A (ja) | 2013-09-30 |
US20130246717A1 (en) | 2013-09-19 |
US8966215B2 (en) | 2015-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DK3179359T3 (en) | PROCEDURE FOR SENDING DATA, PROCEDURE FOR RECEIVING DATA AND STORAGE UNIT | |
JP6616827B2 (ja) | スケーラブルなデータストレージプール | |
JP6273927B2 (ja) | 情報処理システム,監視装置,監視プログラム,監視方法 | |
JP2532194B2 (ja) | プロセッサと結合機能間に対するメッセ―ジ経路指定機能を有するデ―タ処理システム | |
US10216514B2 (en) | Identification of a component for upgrade | |
CN101359278B (zh) | 在后端连接的存储系统 | |
US20080147934A1 (en) | STORAGE SYSTEM FOR BACK-end COMMUNICATIONS WITH OTHER STORAGE SYSTEM | |
JP2011145910A (ja) | 情報処理装置及び情報処理装置のファームウェア更新方法 | |
JP2008186296A (ja) | ストレージシステム、ストレージ装置、ファームウェアの活性交換方法、ファームウェアの活性交換プログラム | |
JP6484965B2 (ja) | ストレージ装置、ファームウェアの更新方法、およびファームウェアの更新プログラム | |
CN108369544A (zh) | 计算系统中延期的服务器恢复 | |
US20200034180A1 (en) | Virtual network system, vim, virtual network control method and recording medium | |
JP5861518B2 (ja) | 情報処理システム | |
JP5887149B2 (ja) | 仮想マシン配置装置、仮想マシン配置方法 | |
JP7155454B1 (ja) | プログラマブルロジックコントローラ、端末装置、プログラム管理システム、プログラム管理方法及びプログラム | |
US20110125938A1 (en) | Storage System, Management Server, System Reconfiguration Support Method for a Storage System, and System Reconfiguration Support Method for a Management Server | |
JP6072049B2 (ja) | スイッチ装置、制御プログラム及びゾーニング設定方法 | |
US20140003444A1 (en) | Relay apparatus, storage system, and method of controlling relay apparatus | |
JP6289214B2 (ja) | 情報処理システム及びその方法 | |
US20140059164A1 (en) | Apparatus and method for managing terminal device | |
JP6371651B2 (ja) | データ記録システムおよび方法 | |
JP6460009B2 (ja) | 情報処理装置、情報処理方法、及び、プログラム | |
JP2021052311A (ja) | 障害箇所特定方法、障害箇所特定装置 | |
JP4902728B2 (ja) | 冗長状態検証装置及びプログラム | |
JP5505380B2 (ja) | 中継装置及び中継方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |