JP5852341B2 - Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium - Google Patents

Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium Download PDF

Info

Publication number
JP5852341B2
JP5852341B2 JP2011143782A JP2011143782A JP5852341B2 JP 5852341 B2 JP5852341 B2 JP 5852341B2 JP 2011143782 A JP2011143782 A JP 2011143782A JP 2011143782 A JP2011143782 A JP 2011143782A JP 5852341 B2 JP5852341 B2 JP 5852341B2
Authority
JP
Japan
Prior art keywords
correction
shape
etching pattern
conductor
outline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011143782A
Other languages
Japanese (ja)
Other versions
JP2013012562A (en
JP2013012562A5 (en
Inventor
哲也 浅野
哲也 浅野
岡田 実
実 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zuken Inc
Original Assignee
Zuken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zuken Inc filed Critical Zuken Inc
Priority to JP2011143782A priority Critical patent/JP5852341B2/en
Publication of JP2013012562A publication Critical patent/JP2013012562A/en
Publication of JP2013012562A5 publication Critical patent/JP2013012562A5/ja
Application granted granted Critical
Publication of JP5852341B2 publication Critical patent/JP5852341B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、エッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体に関し、さらに詳細には、プリント基板および半導体パッケージ基板といった電子基板に導体パターンを形成する際に使用するエッチングパターンを作成するエッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体に関する。   The present invention relates to an etching pattern creation apparatus, an etching pattern creation method, a program, and a computer-readable recording medium, and more specifically, an etching pattern used when forming a conductor pattern on an electronic board such as a printed board and a semiconductor package board. The present invention relates to an etching pattern creation apparatus, an etching pattern creation method, a program, and a computer-readable recording medium.

従来より、電子基板の製造においては、CAD(Computer Aided Design)やCAM(Computer Aided Manufacturing)などのような電子基板設計装置などで作成された設計データに基づいて、エッチングパターン作成装置により、電子基板に形成する導体パターンと同一形状に形成されるエッチングレジストを塗布するパターンたるエッチングパターンを作成していた。   2. Description of the Related Art Conventionally, in the manufacture of an electronic substrate, an etching substrate is used to create an electronic substrate based on design data created by an electronic substrate design apparatus such as CAD (Computer Aided Design) or CAM (Computer Aided Manufacturing). An etching pattern, which is a pattern for applying an etching resist formed in the same shape as the conductor pattern to be formed, was created.

そして、作成したエッチングパターンを電子基板の銅箔よりなる導体面に形成し、その後、エッチング液によりエッチングパターンが形成されていない部分の導体面を溶解するようにしたエッチング処理により、電子基板上に所望の導体パターンを形成するようにしている。
Then, the formed etching pattern is formed on the conductor surface made of the copper foil of the electronic substrate, and then the etching process that dissolves the portion of the conductor surface where the etching pattern is not formed by the etching solution on the electronic substrate. A desired conductor pattern is formed.

以下、図1を参照しながら、エッチングパターン作成装置において作成されたエッチングパターンを利用してエッチング処理する場合について、詳細に説明する。   Hereinafter, the case where an etching process is performed using an etching pattern created by an etching pattern creation apparatus will be described in detail with reference to FIG.

図1(a)には、エッチングパターン作成装置により作成されたエッチングパターンが形成されたマスクが載せられた状態の電子基板の斜視説明図が示されており、また、図1(b)には、図1(a)のI−I線による断面図が示されており、また、図1(c)には、エッチングパターン内にエッチングレジストを充填した状態の電子基板の斜視説明図が示されており、また、図1(d)には、図1(c)のII−II線による断面図が示されており、また、図1(e)には、マスクを除去した後、エッチングレジストが充填された箇所以外の導体をエッチング処理により溶解した状態の電子基板の斜視説明図が示されており、また、図1(f)には、図1(e)のIII−III線による断面図が示されており、また、図1(g)には、導体パターンが形成された電子基板の斜視説明図が示されており、また、図1(h)には、図1(g)のIV−IV線による断面図が示されている。   FIG. 1A shows a perspective explanatory view of an electronic substrate on which a mask on which an etching pattern created by an etching pattern creation apparatus is formed is placed, and FIG. 1A is a cross-sectional view taken along line I-I in FIG. 1A, and FIG. 1C is a perspective explanatory view of the electronic substrate in a state where an etching resist is filled in the etching pattern. FIG. 1D shows a cross-sectional view taken along the line II-II in FIG. 1C, and FIG. 1E shows an etching resist after removing the mask. FIG. 1 (f) shows a cross-sectional view taken along line III-III in FIG. 1 (e). FIG. 1 (f) shows a perspective view of the electronic substrate in a state where the conductor other than the portion filled with is dissolved by etching. The figure is shown, and in FIG. Patterns are perspective view of an electronic substrate which is formed shown, also in FIG. 1 (h) is a cross-sectional view is shown, according to line IV-IV in FIG. 1 (g).

この図1に示す電子基板10におけるエッチング処理では、まず、絶縁基材12の上面12aに導体14が設けられた電子基板10において、エッチングパターン作成装置において作成されたエッチングパターンが形成されたマスク16を導体14上に載せる(図1(a)(b)を参照する。)   In the etching process in the electronic substrate 10 shown in FIG. 1, first, in the electronic substrate 10 in which the conductor 14 is provided on the upper surface 12 a of the insulating base material 12, the mask 16 in which the etching pattern created in the etching pattern creation device is formed. Is placed on the conductor 14 (see FIGS. 1A and 1B).

次に、マスク16に形成されたエッチングパターン内にエッチングレジスト18を充填し(図1(c)(d)を参照する。)、マスク16を除去することによって、エッチングレジスト18により導体パターンと同一形状に形成されたエッチングパターンが形成される。   Next, the etching resist 18 is filled in the etching pattern formed on the mask 16 (see FIGS. 1C and 1D), and the mask 16 is removed, so that the etching resist 18 is the same as the conductor pattern. An etching pattern formed in a shape is formed.

その後、導体14上にエッチングパターンが形成された電子基板10をエッチング処理、つまり、エッチング液によりエッチングパターンが形成された部分以外の導体を溶解して(図1(e)(f)を参照する。)、エッチングレジスト18を剥離することにより、絶縁基材12上に所望の導体パターンを形成することとなる。
Thereafter, the electronic substrate 10 on which the etching pattern is formed on the conductor 14 is etched, that is, the conductor other than the portion on which the etching pattern is formed is dissolved by the etching solution (see FIGS. 1E and 1F). ), The desired resist pattern is formed on the insulating substrate 12 by removing the etching resist 18.

しかしながら、上記したようにエッチングパターンを利用したエッチング処理においては、電子基板10の導体14上に形成されるエッチングパターンとエッチング処理されて電子基板10上に形成される導体パターンとの形状に相違が生じてしまうことが問題点として指摘されていた。   However, in the etching process using the etching pattern as described above, there is a difference in the shape between the etching pattern formed on the conductor 14 of the electronic substrate 10 and the conductive pattern formed on the electronic substrate 10 by the etching process. It has been pointed out as a problem.

つまり、絶縁基材12とエッチングレジスト18とに挟まれた導体部分に対して、側方側からエッチング液が浸透して導体14を溶解してしまう、所謂、サイドエッチングが生じてしまい、形成される導体パターンがエッチングパターンより細く形成されてしまうものであった(図2を参照する。)。   That is, a so-called side etching occurs in which the etching solution penetrates from the side of the conductor portion sandwiched between the insulating base material 12 and the etching resist 18 and dissolves the conductor 14. The conductor pattern is formed thinner than the etching pattern (see FIG. 2).

さらに、近年、電子回路の高機能化や製品の小型化が進むにつれて、電子基板を形成する配線やランドなどのパターンが微細化されているため、絶縁基材上に形成される導体パターンが想定以上に細り、断線してしまうなど、製造した電子基板の歩留まりに悪影響が生じてしまうことも問題点として指摘されていた。   Furthermore, in recent years, as the functionality of electronic circuits and the miniaturization of products have progressed, patterns such as wiring and lands that form electronic substrates have been miniaturized, so conductor patterns formed on insulating substrates are assumed. It has been pointed out as a problem that the yield of manufactured electronic substrates is adversely affected, such as thinning and disconnection.

このため、こうした種々の問題点をエッチングパターンの設計段階で対応できるような技術、つまり、微細化された導体パターン部分に塗布されるエッチングパターンをサイドエッチングを考慮して作成することができるような技術の提案が強く望まれていた。
For this reason, a technique that can deal with these various problems at the design stage of the etching pattern, that is, an etching pattern applied to the miniaturized conductor pattern portion can be created in consideration of side etching. Technical proposals were strongly desired.

なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、本願明細書に記載すべき先行技術文献情報はない。   Note that the prior art that the applicant of the present application knows at the time of filing a patent application is not an invention related to a known literature invention, and therefore there is no prior art document information to be described in the present specification.

本発明は、従来の技術の有する上記したような要望を鑑みてなされたものであり、その目的とするところは、サイドエッチングを考慮してエッチングパターンを作成することのできるエッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。   The present invention has been made in view of the above-described demands of the prior art, and an object of the present invention is to provide an etching pattern creation apparatus and an etching pattern creation device capable of creating an etching pattern in consideration of side etching. An object is to provide a pattern creation method, a program, and a computer-readable recording medium.

また、本発明の目的とするところは、導体パターンを構成する導体の属性や当該導体が位置する領域に応じて所定の補正を行ってエッチングパターンを作成することができるエッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。   An object of the present invention is to provide an etching pattern creating apparatus and an etching pattern that can create an etching pattern by performing predetermined correction according to the attribute of the conductor constituting the conductor pattern and the region where the conductor is located. An object is to provide a creation method, a program, and a computer-readable recording medium.

上記目的を達成するために、本発明は、電子基板設計装置などで作成した電子基板データから導体パターンのアウトライン形状を形成し、形成したアウトライン形状に対して、導体パターンを構成するランド、ライン、面といった導体形状の外形を補正値分だけ大きくしてエッチングパターンを作成するものである。   In order to achieve the above object, the present invention forms an outline shape of a conductor pattern from electronic board data created by an electronic board design apparatus or the like, and the land, line, An etching pattern is created by increasing the outer shape of a conductor shape such as a surface by a correction value.

この導体形状の補正については、導体間の最短距離を表すクリアランス値を数点と、当該数点のクリアランス値に対応する補正値との関係から一次関数の計算式を作成し、作成した計算式を利用して導体形状を補正し、補正によりクリアランスが確保できない場合は、さらにクリアランスを確保するために所定の比率により導体形状を削減する補正を行うリニアスペーシングと、設定した補正値により一律に導体形状を補正し、導体間のクリアランスを確保するために導体の属性に応じて設定した比率により導体形状を削減する補正を行うイコールスペーシングとの2つの種類の補正手法のどちらかの補正手法により補正を行うようにした。   For the correction of the conductor shape, create a calculation formula for the linear function from the relationship between the clearance value representing the shortest distance between the conductors and the correction value corresponding to the clearance value of the several points. If the conductor shape is corrected by using the correction, and the clearance cannot be secured by the correction, the linear spacing that corrects the conductor shape by a predetermined ratio to further secure the clearance and the set correction value are used uniformly. Correction method of either of two types of correction methods, equal spacing, which corrects the conductor shape and corrects the conductor shape by a ratio set according to the attribute of the conductor in order to ensure the clearance between the conductors It was made to correct by.

なお、以降、クリアランスを確保する旨の記載におけるクリアランスとは、補正後の導体間で最低限確保する必要がある距離、即ち、最小クリアランスと同義であるものとする。   In the following description, the clearance in the statement that the clearance is secured is synonymous with the minimum distance between the corrected conductors, that is, the minimum clearance.

このため、本発明によれば、エッチング処理により製造誤差を考慮してエッチングパターンを作成することができ、連続的な形状でエッチングパターンを作成することができるようになる。
Therefore, according to the present invention, it is possible to create an etching pattern in consideration of a manufacturing error by an etching process, and it is possible to create an etching pattern with a continuous shape.

即ち、本発明によるエッチングパターン作成装置は、導体パターンを含む設計データから上記導体パターンの外形形状であるアウトライン形状を作成するアウトライン形状作成手段と、上記アウトライン形状作成手段により作成された隣り合うアウトライン形状間の距離に応じて補正値を2以上設定するとともに、該2以上設定した補正値の間については互いに隣り合う補正値を直線あるいは曲線で補完して連続的に変化する補正値を設定する設定手段と、上記設定手段により設定された補正値分だけ上記アウトライン形状作成手段により作成されたアウトライン形状を補正してエッチングパターンを作成するエッチングパターン作成手段とを有するようにしたものである。 That is, the etching pattern creating apparatus according to the present invention includes an outline shape creating unit that creates an outline shape that is an outer shape of the conductor pattern from design data including the conductor pattern, and an adjacent outline shape created by the outline shape creating unit. Setting two or more correction values according to the distance between them, and setting between two or more correction values that are set continuously by correcting adjacent correction values with straight lines or curves And an etching pattern creation means for creating an etching pattern by correcting the outline shape created by the outline shape creation means by the correction value set by the setting means.

また、本発明によるエッチングパターン作成装置は、上記した発明において、さらに、上記エッチングパターン作成手段において補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定手段とを有し、上記エッチングパターン作成手段は、上記判定手段により所定のアウトライン形状と、該所定のアウトライン形状と隣り合うアウトライン形状との距離が、上記設定距離より短いと判定されたときに、該所定のアウトライン形状を補正する前のアウトライン形状を超えて削減するか、あるいは、該所定のアウトライン形状と該隣り合うアウトライン形状とをそれぞれ補正する前のアウトライン形状を超えて削減するようにしたものである。 The etching pattern creation apparatus according to the present invention further determines whether or not the distance between adjacent outline shapes after correction by the etching pattern creation means is shorter than a preset set distance in the above-described invention. The etching pattern creating means, when the determining means determines that the distance between the predetermined outline shape and the outline shape adjacent to the predetermined outline shape is shorter than the set distance. The predetermined outline shape is reduced beyond the outline shape before correction, or the predetermined outline shape and the adjacent outline shape are reduced beyond the outline shapes before correction, respectively . Is.

また、本発明によるエッチングパターン作成装置は、上記した発明において、さらに、上記エッチングパターン作成手段において補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定手段とを有し、上記設定手段は、設定された補正値により補正された隣り合うアウトライン形状同士の距離が、上記判定手段によって上記設定距離より短いと判定されたときに、予め設定された削減比率から、該アウトライン形状同士の属性の組み合わせやサイズに基づいて、所定の削減比率を設定し、上記エッチングパターン作成手段は、上記判定手段により隣り合うアウトライン形状間の距離が上記設定距離より短いと判定されたときに、予め設定された隣り合うアウトライン形状間の削減比率に基づいて、補正する前のアウトライン形状を超えることなく隣り合う各アウトライン形状を削減するようにしたものである。 The etching pattern creation apparatus according to the present invention further determines whether or not the distance between adjacent outline shapes after correction by the etching pattern creation means is shorter than a preset set distance in the above-described invention. Determining means, and the setting means is preset when the distance between adjacent outline shapes corrected by the set correction value is determined to be shorter than the set distance by the determining means. Based on the reduction ratio, a predetermined reduction ratio is set based on the attribute combination and size of the outline shapes, and the etching pattern creating means has a distance between adjacent outline shapes that is shorter than the set distance by the determination means. Is determined based on a preset reduction ratio between adjacent outline shapes. Te, in which so as to reduce the outline shape adjacent without exceeding the outline shape before correcting.

また、本発明によるエッチングパターン作成装置は、上記した発明において、上記設定手段は、入力された優先順位に基づいて補正の対象となるアウトライン形状が位置する対象領域の優先順位を設定するとともに、入力された補正ルールに基づいて対象領域毎に補正ルールを設定し、上記エッチングパターン作成手段は、補正の対象となるアウトライン形状を、該補正の対象となるアウトライン形状の配置位置に応じて、優先順位が高い対象領域に設定された補正ルールに基づいて補正するようにしたものである。 Further, in the etching pattern creating apparatus according to the present invention, in the above-described invention, the setting means sets the priority order of the target area where the outline shape to be corrected is located based on the input priority order, and inputs the priority order. A correction rule is set for each target region based on the corrected correction rule, and the etching pattern creating means determines the priority of the outline shape to be corrected according to the arrangement position of the outline shape to be corrected. Is corrected based on a correction rule set in a target region having a high .

また、本発明によるエッチングパターン作成装置は、上記した発明において、さらに、隣り合うアウトライン形状同士の間隔を測定するための複数の測定ポイントを、アウトライン形状上に設定する測定ポイント設定手段とを有し、上記設定手段は、アウトライン形状に対する補正値を、上記測定ポイント設定手段で設定された各測定ポイント毎に設定するようにしたものである。 The etching pattern creation apparatus according to the present invention further includes a measurement point setting means for setting a plurality of measurement points on the outline shape for measuring the interval between adjacent outline shapes in the above-described invention. The setting means sets a correction value for the outline shape for each measurement point set by the measurement point setting means .

また、本発明によるエッチングパターン作成方法は、エッチングパターン作成装置により、導体パターンを含む設計データからエッチングパターンを作製するエッチングパターン作成方法において、上記設計データから上記導体パターンの外形形状であるアウトライン形状を作成するアウトライン形状作成工程と、上記アウトライン形状作成工程で作成された隣り合うアウトライン形状間の距離に応じて補正値を2以上設定するとともに、該2以上設定した補正値の間については互いに隣り合う補正値を直線あるいは曲線で補完して連続的に変化する補正値を設定する設定工程と、上記設定工程で設定された補正値分だけ上記アウトライン形状作成工程で作成されたアウトライン形状を補正してエッチングパターンを作成するエッチングパターン作成工程とを上記エッチングパターン作成装置が実行するようにしたものである。 An etching pattern creation method according to the present invention is an etching pattern creation method for creating an etching pattern from design data including a conductor pattern by an etching pattern creation apparatus. An outline shape that is an outer shape of the conductor pattern is obtained from the design data. Two or more correction values are set in accordance with the distance between the outline shape creation step to be created and the adjacent outline shapes created in the outline shape creation step , and the two or more correction values set are adjacent to each other. Compensate the outline shape created in the outline shape creation process by the setting process to set the correction value that changes continuously by complementing the correction value with a straight line or curve, and the correction value set in the setting process Etching pattern to create etching pattern And emissions generation step is obtained as the etching pattern forming apparatus executes.

また、本発明によるエッチングパターン作成方法は、さらに、 上記エッチングパターン作成工程で補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定工程と 上記エッチングパターン作成装置が実行し、上記エッチングパターン作成工程では、上記判定工程で所定のアウトライン形状と、該所定のアウトライン形状と隣り合うアウトライン形状との距離が、上記設定距離より短いと判定されたときに、該所定のアウトライン形状を補正する前のアウトライン形状を超えて削減するか、あるいは、該所定のアウトライン形状と該隣り合うアウトライン形状とをそれぞれ補正する前のアウトライン形状を超えて削減するようにしたものである。 The etching pattern creation method according to the present invention further includes a determination step for determining whether a distance between adjacent outline shapes after correction in the etching pattern creation step is shorter than a preset set distance, and the etching When the pattern creation device executes and the etching pattern creation step determines that the distance between the predetermined outline shape and the outline shape adjacent to the predetermined outline shape is shorter than the set distance in the determination step The predetermined outline shape is reduced beyond the outline shape before correction, or the predetermined outline shape and the adjacent outline shape are reduced beyond the outline shapes before correction, respectively . Is.

また、本発明によるエッチングパターン作成方法は、上記した発明において、さらに、上記エッチングパターン作成工程で補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定工程とを上記エッチングパターン作成装置が実行し、上記設定工程では、設定された補正値により補正された隣り合うアウトライン形状同士の距離が、上記判定工程で上記設定距離より短いと判定されたときに、予め設定された削減比率から、該アウトライン形状同士の属性の組み合わせやサイズに基づいて、所定の削減比率を設定し、上記エッチングパターン作成工程では、上記判定工程で隣り合うアウトライン形状間の距離が上記設定距離より短いと判定されたときに、予め設定された隣り合うアウトライン形状間の削減比率に基づいて、補正する前のアウトライン形状を超えることなく隣り合う各アウトライン形状を削減するようにしたものである。 In the etching pattern creation method according to the present invention, in the above-described invention, it is further determined whether or not a distance between adjacent outline shapes after correction in the etching pattern creation step is shorter than a preset set distance. When the etching pattern creating apparatus executes the determination step, and it is determined in the setting step that the distance between adjacent outline shapes corrected by the set correction value is shorter than the set distance in the determination step A predetermined reduction ratio is set based on a combination and size of attributes between the outline shapes from a preset reduction ratio, and the etching pattern creation step includes a distance between adjacent outline shapes in the determination step. When it is determined that is shorter than the set distance, a preset adjacent outline Based on the reduction ratio between Jo, in which so as to reduce the outline shape adjacent without exceeding the outline shape before correcting.

また、本発明によるエッチングパターン作成方法は、上記した発明において、上記設定工程では、入力された優先順位に基づいて補正の対象となるアウトライン形状が位置する対象領域の優先順位を設定するとともに、入力された補正ルールに基づいて対象領域毎に補正ルールを設定し、上記エッチングパターン作成工程では、補正の対象となるアウトライン形状を、該補正の対象となるアウトライン形状の配置位置に応じて、優先順位が高い対象領域に設定された補正ルールに基づいて補正するようにしたものである。 In the etching pattern creation method according to the present invention, in the above-described invention, in the setting step, the priority order of the target region where the outline shape to be corrected is positioned is set based on the input priority order, and the input is performed. A correction rule is set for each target region based on the corrected correction rule. In the etching pattern creation step, the outline shape to be corrected is assigned a priority according to the arrangement position of the outline shape to be corrected. Is corrected based on a correction rule set in a target region having a high .

また、本発明によるエッチングパターン作成方法は、上記した発明において、さらに、隣り合うアウトライン形状同士の間隔を測定するための複数の測定ポイントを、アウトライン形状上に設定する測定ポイント設定工程とを上記エッチングパターン作成装置が実行し、上記設定工程では、アウトライン形状に対する補正値を、上記測定ポイント設定手段で設定された各測定ポイント毎に設定するようにしたものである。 In the etching pattern creation method according to the present invention, in the above-described invention, the etching point further includes a measurement point setting step for setting, on the outline shape, a plurality of measurement points for measuring an interval between adjacent outline shapes. The pattern creating apparatus executes, and in the setting step, a correction value for the outline shape is set for each measurement point set by the measurement point setting means .

また、本発明は、上記した発明に記載のエッチングパターン作成装置としてコンピューターを機能させるためのプログラムである。   Further, the present invention is a program for causing a computer to function as the etching pattern creation apparatus described in the above-described invention.

また、本発明は、上記した発明に記載のエッチングパターン作成方法をコンピューターに実行させるためのプログラムである。   Moreover, this invention is a program for making a computer perform the etching pattern creation method as described in the above-mentioned invention.

また、本発明は、上記した発明に記載のプログラムを記録したコンピューター読み取り可能な記録媒体である。   The present invention is also a computer-readable recording medium on which the program described in the above invention is recorded.

本発明は、以上説明したように構成されているので、サイドエッチングを考慮してエッチングパターンを作成することができるという優れた効果を奏するものである。   Since the present invention is configured as described above, it has an excellent effect that an etching pattern can be created in consideration of side etching.

また、本発明は、導体パターンを構成する導体の属性および当該導体が位置する領域に応じて所定の補正を行ってエッチングパターンを作成することができるという優れた効果を奏するものである。   In addition, the present invention has an excellent effect that an etching pattern can be created by performing a predetermined correction according to the attribute of the conductor constituting the conductor pattern and the region where the conductor is located.

図1(a)は、エッチングパターン作成装置により作成されたエッチングパターンが形成されたマスクを載せた状態を示す電子基板の斜視説明図であり、また、図1(b)は、図1(a)のI−I線断面図であり、また、図1(c)は、エッチングパターン内にエッチングレジストを充填した状態を示す電子基板の斜視説明図であり、また、図1(d)は、図1(c)のII−II線断面図であり、また、図1(e)は、マスクを除去した後、エッチングレジストが充填された箇所以外の導体をエッチング処理により溶解した状態を示す電子基板の斜視説明図であり、また、図1(f)は、図1(e)のIII−III線断面図であり、また、図1(g)は、導体パターンが形成された電子基板の斜視説明図であり、また、図1(h)は、図1(g)のIV−IV線断面図である。FIG. 1A is a perspective explanatory view of an electronic substrate showing a state where a mask on which an etching pattern created by an etching pattern creation apparatus is formed is mounted, and FIG. 1B is a perspective view of FIG. ) Is a cross-sectional view taken along the line II of FIG. 1, and FIG. 1C is a perspective explanatory view of the electronic substrate showing a state in which the etching resist is filled in the etching pattern, and FIG. FIG. 1C is a cross-sectional view taken along the line II-II in FIG. 1C, and FIG. 1E is an electron showing a state in which the conductor other than the portion filled with the etching resist is dissolved by the etching process after the mask is removed. FIG. 1 (f) is a sectional view taken along line III-III in FIG. 1 (e), and FIG. 1 (g) is an electronic substrate on which a conductor pattern is formed. It is a perspective explanatory view, and FIG. It is a sectional view taken along line IV-IV (g). 図2は、サイドエッチングされた状態の電子基板の端面図である。FIG. 2 is an end view of the electronic substrate in a side-etched state. 図3は、本発明によるエッチングパターン作成装置のハードウェア構成を示すブロック構成図である。FIG. 3 is a block diagram showing a hardware configuration of the etching pattern creating apparatus according to the present invention. 図4は、本発明によるエッチングパターン作成装置の機能的構成を表すブロック構成説明図である。FIG. 4 is a block configuration explanatory diagram showing a functional configuration of the etching pattern creating apparatus according to the present invention. 図5は、本発明によるエッチングパターン作成処理の処理ルーチンを示すフローチャートである。FIG. 5 is a flowchart showing the processing routine of the etching pattern creation processing according to the present invention. 図6(a)は、ランドをアウトライン化した状態を示す説明図であり、また、図6(b)は、ラインをアウトライン化した状態を示す説明図であり、また、図6(c)は、外周幅のある面をアウトライン化した状態を示す説明図であり、また、図6(d)は、ポリゴンで表示される面をアウトライン化した状態を示す説明図である。FIG. 6A is an explanatory diagram showing a state in which the land is outlined, FIG. 6B is an explanatory diagram showing a state in which the line is outlined, and FIG. FIG. 6 is an explanatory diagram showing a state in which a surface having an outer peripheral width is outlined, and FIG. 6D is an explanatory diagram showing a state in which a surface displayed by a polygon is outlined. 図7は、導体パターン全体をアウトライン化した状態を示す説明図である。FIG. 7 is an explanatory diagram showing a state in which the entire conductor pattern is outlined. 図8(a)は、屈曲したラインのアウトライン形状を示す説明図であり、また、図8(b)は、端点と中間点とを結ぶ線分においてアウトラインを発生させた状態を示す説明図であり、また、図8(c)は、図8(b)において、端点から円弧状のアウトラインを発生させた状態を示す説明図であり、また、図8(d)は、図8(c)の中間点から隣り合う中間点とを結ぶ線分においてアウトラインを発生させた状態を示す説明図であり、また、図8(e)は、アウトライン同士を接続した状態を示す説明図である。FIG. 8A is an explanatory diagram showing an outline shape of a bent line, and FIG. 8B is an explanatory diagram showing a state in which an outline is generated in a line segment connecting an end point and an intermediate point. 8C is an explanatory diagram showing a state in which an arcuate outline is generated from the end point in FIG. 8B, and FIG. 8D is a diagram showing FIG. 8C. It is explanatory drawing which shows the state which generated the outline in the line segment which connects the intermediate point which adjoins, and FIG.8 (e) is explanatory drawing which shows the state which connected outlines. 図9は、電子基板データからアウトライン形状を作成した状態を示す説明図である。FIG. 9 is an explanatory diagram showing a state in which an outline shape is created from electronic board data. 図10は、設定処理の処理ルーチンを示すフローチャートである。FIG. 10 is a flowchart showing the processing routine of the setting process. 図11は、リニア・イコール補正設定ウインドウにおける表示内容を示す説明図である。FIG. 11 is an explanatory diagram showing display contents in the linear / equal correction setting window. 図12は、設定したクリアランス値と補正値との関係を直線補完して作成したグラフである。FIG. 12 is a graph created by linearly complementing the relationship between the set clearance value and the correction value. 図13(a)は、通常ルールにおいて、補正手法がリニアスペーシングの際に各属性の導体にリニアルールを設定した状態を示す説明図であり、また、図13(b)は、通常ルールにおいて、補正手法がリニアスペーシングの祭に各属性の導体にサイズおよびリニアルールを設定した状態を示す説明図である。FIG. 13A is an explanatory diagram showing a state in which a linear rule is set for each attribute conductor when the correction method is linear spacing in the normal rule, and FIG. 13B is a diagram in the normal rule. FIG. 10 is an explanatory diagram showing a state in which the size and linear rule are set for the conductor of each attribute when the correction method is a linear spacing festival. 図14は、通常ルールにおいて、補正手法がイコールスペーシングの際に各属性の導体に補正値および最小クリアランスを設定した状態を示す説明図である。FIG. 14 is an explanatory diagram showing a state in which a correction value and a minimum clearance are set for conductors of each attribute when the correction method is equal spacing in the normal rule. 図15(a)は、ネットグループによりネットルールの対象となるネットを選択した状態を示す説明図であり、また、図15(b)は、部品内ルールにおける対象となる領域を示した説明図であり、また、図15(c)は、ルールズバイエリアにおける対象となる領域を示した説明図である。FIG. 15A is an explanatory diagram showing a state in which a net subject to a net rule is selected by a net group, and FIG. 15B is an explanatory diagram showing a target region in the in-part rule. FIG. 15C is an explanatory diagram showing a target region in the rules-by area. 図16は、詳細設定ウインドウの表示内容を示す説明図である。FIG. 16 is an explanatory diagram showing the display contents of the detailed setting window. 図17は、オプション設定ウインドウにおける表示内容を示す説明図である。FIG. 17 is an explanatory diagram showing display contents in the option setting window. 図18(a)は、補正ポイント毎に補正値を適用して作成した補正後の導体形状を示す説明図であり、また、図18(b)は、ランドの形状を保持して作成した補正後の導体形状を示す説明図である。FIG. 18A is an explanatory diagram showing a conductor shape after correction created by applying a correction value for each correction point, and FIG. 18B is a correction created while maintaining the shape of the land. It is explanatory drawing which shows the back conductor shape. 図19(a)は、面のティアドロップ形状を考慮する場合の処理前の導体パターンのアウトライン形状を示す説明図であり、また、図19(b)は、図19(a)の補正処理後の導体形状を示す説明図であり、また、図19(c)は、事前に補正を行ったワイヤボンドパッドを示す説明図であり、また、図19(d)は、事前に補正を行ったワイヤボンドパッドの形状を変更しない状態を示す説明図であり、また、図19(e)は、事前に補正を行ったワイヤボンドパッドの形状を変更した状態を示す説明図である。FIG. 19A is an explanatory diagram showing the outline shape of the conductor pattern before processing when considering the teardrop shape of the surface, and FIG. 19B is a diagram after the correction processing of FIG. 19A. FIG. 19C is an explanatory view showing a wire bond pad that has been corrected in advance, and FIG. 19D has been corrected in advance. It is explanatory drawing which shows the state which does not change the shape of a wire bond pad, and FIG.19 (e) is explanatory drawing which shows the state which changed the shape of the wire bond pad which correct | amended previously. 図20(a)は、面内のランドおよびパッドを示した説明図であり、また、図20(b)は、面内のすべての形状に対して補正を行った状態を示す説明図であり、また、図20(c)は、面内のランドおよびパッドのみを入力した許容値で補正した状態を示す説明図である。FIG. 20A is an explanatory diagram showing in-plane lands and pads, and FIG. 20B is an explanatory diagram showing a state in which all the in-plane shapes are corrected. FIG. 20C is an explanatory diagram showing a state in which only the in-plane lands and pads are corrected with the input allowable values. 図21(a)は、ミアンダパターンにおいてリニアスペーシングによる補正を行うことなく補正した状態を示す説明図であり、また、図21(b)は、ミアンダパターンにおいてリニアスペーシングによる補正を行った状態を示す説明図であり、また、図21(c)は、図21(b)の一部を拡大した拡大説明図であり、また、図21(d)は、補正後の導体形状間のクリアランスを確保するために、補正前の導体形状を超えて導体形状を削減した状態を示す説明図であり、また、図21(e)は、クリアランスを確保する際に元形状以上のカットを許可する設定を行った場合の一例を示す説明図である。FIG. 21A is an explanatory diagram illustrating a state where the meander pattern is corrected without performing correction by linear spacing, and FIG. 21B is a state where the meander pattern is corrected by linear spacing. FIG. 21C is an enlarged explanatory view of a part of FIG. 21B, and FIG. 21D is a clearance between the conductor shapes after correction. FIG. 21E is a diagram illustrating a state in which the conductor shape is reduced beyond the conductor shape before correction, and FIG. 21E permits cutting of the original shape or more when securing the clearance. It is explanatory drawing which shows an example at the time of setting. 図22(a)は、面のマイナス補正を行うことなく補正後の導体形状間のクリアランスを確保した状態を示す説明図であり、また、図22(b)は、面のマイナス補正を行って補正後の導体形状間のクリアランスを確保した状態を示す説明図である。FIG. 22A is an explanatory diagram showing a state in which the clearance between the conductor shapes after correction is ensured without performing the minus correction of the surface, and FIG. It is explanatory drawing which shows the state which ensured the clearance between the conductor shapes after correction | amendment. 図23(a)は、補正比率設定ウインドウにおける表示内容を示す説明図であり、また、図23(b)は、ランド−ランド間およびライン−ライン間の補正比率プリダウンの表示内容を示す説明図であり、また、図23(c)は、ランド−ライン間、ライン−面間、ランド−面間における補正比率の設定方法を示す説明図であり、また、図23(d)(e)(f)(g)(h)は、補正比率設定ウインドウにおける設定により補正がなされた導体形状を示す説明図である。FIG. 23A is an explanatory diagram showing the display content in the correction ratio setting window, and FIG. 23B is an explanatory diagram showing the display content of the correction ratio pre-down between land and land and between line and line. FIG. 23C is an explanatory diagram showing a method for setting a correction ratio between land-line, line-plane, and land-plane, and FIGS. 23D and 23E. (f), (g), and (h) are explanatory views showing conductor shapes that have been corrected by the settings in the correction ratio setting window. 図24は、エッチングパターン作成処理の処理ルーチンを示すフローチャートである。FIG. 24 is a flowchart showing the processing routine of the etching pattern creation process. 図25(a)は、ランドに計測ポイントを設定した状態を示す説明図であり、また、図25(b)は、ラインに計測ポイントを設定した状態を示す説明図であり、また、図25(c)は、面に設定ポイントを設定した状態を示す説明図である。FIG. 25A is an explanatory diagram showing a state in which measurement points are set on lands, and FIG. 25B is an explanatory diagram showing a state in which measurement points are set on lines, and FIG. (C) is explanatory drawing which shows the state which set the setting point to the surface. 図26(a)は、ラインに計測ポイントを設定する際に設定ポイントを順番に設けていくための方向を示す説明図であり、また、図26(b)は、ラインに計測ポイントを設定した状態を示す説明図であり、また、図26(c)は、図26(c)の一部を拡大した拡大説明図である。FIG. 26A is an explanatory diagram showing a direction for sequentially setting the setting points when setting the measurement points on the line, and FIG. 26B shows the measurement points set on the line. It is explanatory drawing which shows a state, and FIG.26 (c) is the expansion explanatory drawing which expanded a part of FIG.26 (c). 図27(a)は、導体形状に設けられた計測ポイントと、当該導体形状と隣り合う計測ポイントとのクリアランスを示す説明図であり、また、図27(b)は、クリアランスの取り方を説明する説明図であり、また、図27(c)は、クリアランス計測から補正ポイントの作成までを説明する説明図である。Fig.27 (a) is explanatory drawing which shows the clearance of the measurement point provided in the conductor shape, and the measurement point adjacent to the said conductor shape, and FIG.27 (b) demonstrates how to take a clearance. FIG. 27C is an explanatory diagram for explaining from clearance measurement to creation of correction points. 図28は、作成された補正ポイントからの補正後の導体形状を生成を説明する説明図である。FIG. 28 is an explanatory diagram for explaining generation of a conductor shape after correction from the generated correction point. 図29(a)(b)(c)は、対象となる導体の補正後の導体形状を示す説明図であり、また、図31(d)は、図29(a)(b)(c)を合成して作成した対象領域補正導体パターン形状を示す説明図である。FIGS. 29A, 29B, and 29C are explanatory views showing the conductor shape after correction of the target conductor, and FIG. 31D shows FIGS. 29A, 29B, and 29C. It is explanatory drawing which shows the object area | region correction | amendment conductor pattern shape produced by combining these. 図30(a)は、導体パターンの一部を示す説明図であり、また、図30(b)は、図30(a)における導体を補正して作成した補正導体パターン形状の一部であり、また、図30(c)は、図30(b)においてクリアランスを確保するために削減が必要な部分を示す説明図であり、また、図30(d)は、図30(c)の一部を拡大して、導体形状を削減説明する説明図である。FIG. 30A is an explanatory view showing a part of the conductor pattern, and FIG. 30B is a part of the corrected conductor pattern shape created by correcting the conductor in FIG. 30A. FIG. 30C is an explanatory diagram showing a portion that needs to be reduced in order to secure the clearance in FIG. 30B, and FIG. 30D is a diagram of FIG. 30C. It is explanatory drawing which expands a part and demonstrates reduction of a conductor shape. 図31(a)は、クリアランスを確保した後の補正後の導体形状を示す説明図であり、また、図31(b)は、図31(a)の一部を拡大した拡大説明図である。FIG. 31 (a) is an explanatory view showing the conductor shape after correction after securing the clearance, and FIG. 31 (b) is an enlarged explanatory view showing a part of FIG. 31 (a) enlarged. . 図32(a)は、イコールスペーシングによる補正において、ランドとラインとの補正後の導体形状をクリアランス確保のために50:50で削減した状態を示す説明図であり、また、図32(b)は、図32(a)の一部を拡大した拡大説明図であり、また、図32(c)は、イコールスペーシングによる補正において、ランドとラインとの補正後の導体形状をクリアランス確保のために30:70で削減した状態を示す説明図であり、また、図32(d)は、イコールスペーシングによる補正において、ランドとラインとの補正後の導体形状をクリアランス確保のために70:30で削減した状態を示す説明図である。FIG. 32A is an explanatory diagram showing a state in which the conductor shape after the correction between the land and the line is reduced by 50:50 in order to secure the clearance in the correction by equal spacing, and FIG. ) Is an enlarged explanatory view of a part of FIG. 32 (a), and FIG. 32 (c) is a diagram for ensuring clearance in the conductor shape after correction of land and line in correction by equal spacing. For this reason, FIG. 32D is a diagram illustrating a state in which the conductor shape after the correction of the land and the line is corrected in order to ensure the clearance in the correction by equal spacing. It is explanatory drawing which shows the state reduced by 30. FIG. 図33(a)は、イコールスペーシングによる補正において、ランド同士の補正後の導体形状をクリアランス確保のために同一比率で削減した状態を示す説明図であり、また、図33(b)は、イコールスペーシングによる補正において、ランド同士の補正後の導体形状をクリアランス確保のためにランドサイズに応じた比率で削減した状態を示す説明図であり、また、図33(c)は、イコールスペーシングによる補正において、ライン同士の補正後の導体形状をクリアランス確保のために同一比率で削減した状態を示す説明図であり、また、図33(d)は、イコールスペーシングによる補正において、ライン同士の補正後の導体形状をクリアランス確保のためにラインサイズに応じた比率で削減した状態を示す説明図である。FIG. 33A is an explanatory diagram showing a state in which the conductor shape after correction between lands is reduced at the same ratio in order to ensure clearance in the correction by equal spacing, and FIG. FIG. 33C is an explanatory diagram showing a state in which the conductor shape after correction between lands is reduced at a ratio corresponding to the land size in order to secure clearance in the correction by equal spacing, and FIG. 33C is an equal spacing. FIG. 33D is a diagram illustrating a state in which the conductor shape after the correction between the lines is reduced at the same ratio in order to secure the clearance, and FIG. 33D is a diagram illustrating the correction between the lines in the correction based on equal spacing. It is explanatory drawing which shows the state which reduced the conductor shape after correction | amendment by the ratio according to line size in order to ensure clearance. 図34は、イコールスペーシングにおける補正において、補正後の導体形状間のクリアランス確保前とクリアランス確保後の状態を示す説明図である。FIG. 34 is an explanatory diagram illustrating a state before and after securing the clearance between the conductor shapes after correction in correction in equal spacing. 図35は、リニアルールの設定の変形例において、クリアランス範囲、補正値変化率、基底補正値を入力するための入力画面を示す説明図である。FIG. 35 is an explanatory diagram showing an input screen for inputting a clearance range, a correction value change rate, and a base correction value in a modification of the linear rule setting. 図36(a)は、図35において設定された内容をグラフ化した説明図であり、また、図36(b)は、図35において設定された内容においてクリアランス範囲の重複や抜けがあった場合になされるエラー表示を示す説明図である。FIG. 36A is an explanatory diagram in which the contents set in FIG. 35 are graphed, and FIG. 36B is a case where there is an overlap or missing clearance range in the contents set in FIG. It is explanatory drawing which shows the error display made. 図37は、メッシュの抜き形状における補正方法を示す説明図である。FIG. 37 is an explanatory diagram showing a correction method for a mesh extraction shape. 図38は、異なる領域に架かるラインの補正例を示した説明図である。FIG. 38 is an explanatory diagram showing an example of correcting lines over different areas. 図39(a)(b)は、異なる領域に架かるランドの補正例を示した説明図である。FIGS. 39A and 39B are explanatory diagrams showing correction examples of lands over different areas. 図40(a)(b)は、異なる領域に架かる面の補正例を示した説明図である。40 (a) and 40 (b) are explanatory diagrams showing correction examples of surfaces over different areas. 図41は、設定したクリアランス値と補正値との関係を曲線で表したグラフである。FIG. 41 is a graph showing the relationship between the set clearance value and the correction value as a curve. 図42(a)は、屈曲部分において所定の形状で削減されたライン形状のエッチングパターンを電子基板上に塗布した状態を示す説明図であり、また、図42(b)は、図42(a)に示す電子基板をエッチング処理した後の導体パターンを示す説明図であり、また、図42(c)は、屈曲部分において所定の形状で削減しないライン形状のエッチングパターンを電子基板上に塗布した状態を示す説明図であり、また、図42(d)は、図42(c)に示す電子基板をエッチング処理した後の導体パターンを示す説明図である。FIG. 42A is an explanatory view showing a state in which a line-shaped etching pattern reduced in a predetermined shape at the bent portion is applied on the electronic substrate, and FIG. 42B is a diagram showing FIG. FIG. 42 (c) is an explanatory view showing a conductor pattern after etching the electronic substrate shown in FIG. 42, and FIG. 42 (c) applies a line-shaped etching pattern that is not reduced in a predetermined shape on the electronic substrate on the electronic substrate. FIG. 42D is an explanatory view showing the conductor pattern after the electronic substrate shown in FIG. 42C is etched. 図43(a)は、角部において所定の形状を追加した面形状のエッチングパターンを電子基板上に塗布した状態を示す説明図であり、また、図43(b)は、図43(a)に示す電子基板をエッチング処理した後の導体パターンを示す説明図であり、また、図43(c)は、角部において所定の形状を追加しない面形状のエッチングパターンを電子基板上に塗布した状態を示す説明図であり、また、図43(d)は、図43(c)に示す電子基板をエッチング処理した後の導体パターンを示す説明図である。FIG. 43 (a) is an explanatory view showing a state in which a surface-shaped etching pattern in which a predetermined shape is added at the corner is applied on the electronic substrate, and FIG. 43 (b) is a diagram of FIG. 43 (a). It is explanatory drawing which shows the conductor pattern after carrying out the etching process of the electronic substrate shown in FIG. 43, and FIG.43 (c) is the state which apply | coated the surface-shaped etching pattern which does not add a predetermined shape in a corner | angular part on the electronic substrate FIG. 43D is an explanatory diagram showing a conductor pattern after the electronic substrate shown in FIG. 43C is etched. 図44は、屈曲部分において内側に削除する所定の形状や角部において外側に追加する所定の形状の設定を説明するための説明図である。FIG. 44 is an explanatory diagram for explaining the setting of a predetermined shape to be deleted inside at a bent portion and a predetermined shape to be added outside at a corner portion. 図45(a)は、補正の対象となる導体における計測ポイントの最短距離を示す説明図であり、また、図45(b)は、図45(a)における計測ポイントに対応したクリアランス値および当該クリアランス値から算出した補正値を示す図表であり、また、図45(c)は、図45(b)において記載された補正値を利用いて作成した補正後の導体形状を示す説明図である。FIG. 45A is an explanatory diagram showing the shortest distance of the measurement point in the conductor to be corrected, and FIG. 45B shows the clearance value corresponding to the measurement point in FIG. FIG. 45C is a chart showing a correction value calculated from the clearance value, and FIG. 45C is an explanatory diagram showing a conductor shape after correction created by using the correction value described in FIG. 45B. 図46(a)は、クリアランス上に補正ポイントを作成した状態を示す説明図であり、また、図46(b)は、計測ポイントが設けられた辺に対して垂直方向に計測ポイントを移動させて補正ポイントを作成した状態を示す説明図である。FIG. 46A is an explanatory diagram showing a state in which a correction point is created on the clearance, and FIG. 46B is a diagram in which the measurement point is moved in the direction perpendicular to the side where the measurement point is provided. It is explanatory drawing which shows the state which created the correction point.

以下、添付の図面を参照しながら、本発明によるエッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体の実施の形態の一例を詳細に説明するものとする。
Hereinafter, an example of an embodiment of an etching pattern creation device, an etching pattern creation method, a program, and a computer-readable recording medium according to the present invention will be described in detail with reference to the accompanying drawings.

まず、図3には、本発明によるエッチングパターン作成装置のハードウェア構成を表すブロック構成図が示されている。   FIG. 3 is a block diagram showing the hardware configuration of the etching pattern creating apparatus according to the present invention.

即ち、この本発明によるエッチングパターン作成装置50は、公知のパーソナルコンピューターや汎用コンピューターなどで実現されており、その動作を中央処理装置(CPU)32を用いて制御するように構成されている。   That is, the etching pattern creating apparatus 50 according to the present invention is realized by a known personal computer or general-purpose computer, and is configured to control its operation using a central processing unit (CPU) 32.

そして、このCPU32には、バス34を介して、CPU32の制御のためのプログラムや各種のデータなどを記憶するリードオンリメモリ(ROM)やCPU32のためのワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリ(RAM)などから構成される記憶装置36と、CPU32の制御に基づいて各種の表示を行うCRTや液晶パネルなどの画面を備えた表示装置38と、表示装置38の表示画面上における任意の位置を指定する入力装置たるマウスなどのポインティングデバイス40と、任意の文字を入力するための入力装置たるキーボードなどの文字入力デバイス42と、外部に接続される各種機器の入出力インターフェース回路(I/O)44とが接続されている。 The CPU 32 includes a read-only memory (ROM) for storing a program for controlling the CPU 32 and various data via the bus 34, a storage area used as a working area for the CPU 32, and the like. A storage device 36 including a random access memory (RAM), a display device 38 having a screen such as a CRT or a liquid crystal panel for performing various displays based on the control of the CPU 32, and a display screen of the display device 38 A pointing device 40 such as a mouse as an input device for designating an arbitrary position, a character input device 42 such as a keyboard as an input device for inputting an arbitrary character, and an input / output interface circuit for various devices connected to the outside ( I / O) 44 is connected.

また、このエッチングパターン作成装置50においては、ハードディスクなどの外部記憶装置46がI/O44を介して接続されているとともに、コンパクトディスク(CD)やデジタルバーサタイルディスク(DVD)などのようなコンピューター読み取り可能な記録媒体(以下、単に「記録媒体」と適宜に称する。)30へCPUの制御に基づき生成された各種データを書き込んで記憶させたり、記録媒体30に記憶された各種データを記録装置36へ読み込むためのリードライト装置48がI/O44を介して接続されている。   In the etching pattern creating apparatus 50, an external storage device 46 such as a hard disk is connected via an I / O 44, and a computer-readable medium such as a compact disk (CD) or a digital versatile disk (DVD) can be used. Various data generated based on the control of the CPU is written and stored in an appropriate recording medium (hereinafter simply referred to as “recording medium”) 30, or the various data stored in the recording medium 30 is stored in the recording device 36. A read / write device 48 for reading is connected via the I / O 44.

ここで、後述するエッチングパターン作成装置50によるエッチングパターンの作成処理を実行するためのプログラムや当該作成処理に用いる各種データは、記憶装置36のリードオンリメモリやランダムアクセスメモリへ予め記憶するようにしてもよいし、外部記憶装置46や記録媒体30から記憶装置36のランダムアクセスメモリへ読み込むようにしてもよい。 Here, a program for executing an etching pattern creation process by the etching pattern creation apparatus 50 described later and various data used for the creation process are stored in advance in a read-only memory or a random access memory of the storage device 36. Alternatively, the random access memory of the storage device 36 may be read from the external storage device 46 or the recording medium 30.

また、エッチングパターン作成装置50に通信機能を設けるようにして、後述するエッチングパターン設計装置50によるエッチングパターン作成処理を実行するためのプログラムや当該作成処理に用いる各種データを、通信により外部からエッチングパターン設計装置30の記憶装置36のランダムアクセスメモリへ読み込むようにしてもよい。   Further, by providing a communication function in the etching pattern creating apparatus 50, a program for executing an etching pattern creating process by the etching pattern designing apparatus 50 to be described later and various data used for the creating process are transmitted from the outside by communication. You may make it read into the random access memory of the memory | storage device 36 of the design apparatus 30. FIG.

なお、以下の説明においては、エッチングパターン作成装置50の理解を容易にするために、記憶装置36にエッチングパターン作成装置50によるエッチングパターンの作成処理を実行するためのプログラムや当該作成処理に用いる各種データが予め記憶されているものとする。
In the following description, in order to facilitate the understanding of the etching pattern creation device 50, a program for executing the etching pattern creation processing by the etching pattern creation device 50 in the storage device 36 and various types used for the creation processing. Assume that data is stored in advance.

次に、図4を参照しながら、本発明によるエッチングパターン作成装置50について、詳細に説明することとする。図4は、本発明によるエッチングパターン作成装置の機能的構成を表すブロック構成説明図である。   Next, the etching pattern creation apparatus 50 according to the present invention will be described in detail with reference to FIG. FIG. 4 is a block configuration explanatory diagram showing a functional configuration of the etching pattern creating apparatus according to the present invention.

このエッチングパターン作成装置50は、CADやCAMなどのような電子基板設計装置などで作成された電子基板の設計データたる電子基板データを読み込む電子基板データ読込部52と、電子基板データ読込部52において読み込まれた電子基板データから導体パターンをアウトライン化して導体パターンのアウトライン形状を作成するアウトライン形状作成部54と、アウトライン形状作成部54において作成したアウトライン形状を形成する導体パターンを構成するランド、ライン、面の属性を備えた導体に対して、導体形状を補正するための各種設定を行う設定部56と、設定部56において設定された設定の内容に基づいて、当該導体形状を補正して、対象となる領域においてすべての導体における導体形状が補正された状態の対象領域補正導体パターン形状を作成し、作成した各対象領域における対象領域補正導体パターン形状を合成して、電子基板全体における補正導体パターン形状を作成し、作成した補正導体パターン形状における導体間のクリアランスを確保してエッチングパターンを作成するエッチングパターン作成処理部58とを有して構成されている。   The etching pattern creation device 50 includes an electronic substrate data reading unit 52 that reads electronic substrate data that is design data of an electronic substrate created by an electronic substrate design device such as CAD or CAM, and an electronic substrate data reading unit 52. An outline shape creation unit 54 that outlines a conductor pattern from the read electronic board data to create an outline shape of the conductor pattern, and lands, lines, and lines that form the conductor pattern that forms the outline shape created in the outline shape creation unit 54 A setting unit 56 that performs various settings for correcting the conductor shape for a conductor having a surface attribute, and the conductor shape is corrected based on the setting content set in the setting unit 56, and the target In the region where the conductor shape of all conductors is corrected Create a corrected conductor pattern shape for each target area, create a corrected conductor pattern shape for the entire electronic board, and create a clearance between conductors in the created corrected conductor pattern shape. And an etching pattern creation processing unit 58 for creating an etching pattern while securing the above.

ここで、導体、導体形状、対象領域補正導体パターン形状、補正導体パターン形状について説明すると、導体とは、導体パターンを構成するランド、ラインあるいは面といった属性を備えた導体パターンの構成要素のことであり、導体形状とは、導体パターンの構成要素である導体の外形形状であるアウトライン形状のことであり、対象領域補正導体パターン形状とは、設定された対象となる領域(後述する通常ルール、ネットルール、部品内ルールおよびルールズバイエリアの4つの補正ルールに設定されている領域のことである。)においてすべての導体における導体形状が補正された状態(まだクリアランスの確保は行われていない。)の導体パターンの形状のことであり、補正導体パターン形状とは、各対象領域において作成された対象領域補正導体パターン形状を合成したものであって、電子基板上のすべての導体パターン形状が補正された状態(まだクリアランスの確保は行われていない)の導体パターンの形状のことである。
Here, the conductor, the conductor shape, the target region corrected conductor pattern shape, and the corrected conductor pattern shape will be described. The conductor is a component of a conductor pattern having attributes such as a land, a line, or a surface constituting the conductor pattern. Yes, the conductor shape is the outline shape that is the outer shape of the conductor that is a component of the conductor pattern, and the target area correction conductor pattern shape is the set target area (the normal rule, net This is a region set in the four correction rules of the rule, the in-part rule, and the rules-by area.) The conductor shape of all conductors is corrected (clearance has not been secured yet). The shape of the conductor pattern is the corrected conductor pattern shape created in each target area. A a composite of the elephant area correction conductor pattern, is that the shape of the conductive pattern in which all of the conductor pattern shape on the electronic board is corrected (still ensuring clearance is not performed).

より詳細には、この設定部56は、リニアスペーシングによる補正時に用いられるとともに、ライン、ランド、面の属性の導体により構成される導体パターンにおいて、所定の導体と隣り合う導体との間の最短距離であるクリアランス値と補正値との関係たるリニアルールを設定するリニアルール設定部62と、電子基板全体を対象とした導体パターンにおける導体形状を補正するための詳細なルール(以下、「導体形状を補正するための詳細なルール」を、単に「補正ルール」と適宜に称することとする。)を示す通常ルール、導体パターンの導体形状のうち、指定したネットを対象とした補正ルールを示すネットルール、導体パターンの導体形状のうち、指定した部品内を対象とした補正ルールを示す部品内ルール、導体パターンの導体形状のうち、指定したエリアを対象とした補正ルールを示すルールズバイエリア(Rules by Area)の4つの領域における補正ルールにおいて、対象となる領域における補正手法および補正の内容を設定する補正内容設定部64と、通常ルール、ネットルール、部品内ルール、ルールズバイエリアの4つの領域における補正ルールのなかで、どの領域を対象とする補正ルールが優先されるのかの優先順位を設定する補正ルール優先順位設定部66と、リニアスペーシングによる補正時に、エッチングパターン作成処理部58において導体形状を補正した導体と、当該導体形状を補正した導体と隣り合う導体(この隣り合う導体の導体形状も補正されている。)とのクリアランスが確保できない場合に、当該導体形状間(つまり、補正後の導体形状間のことである。)のクリアランスを確保するために、指定属性(例えば、面である。)に対して補正前の導体形状を超えて削減して補正を行うこと(以下、「補正前の導体形状を超えて削減して補正を行うこと」を「マイナス補正」と適宜に称することとする。)を許諾するか否かを設定するマイナス補正許諾設定部68と、イコールスペーシングによる補正時に、エッチングパターン作成処理部58において導体形状を補正した補正後の導体と、当該補正後の導体と隣り合う導体(この隣り合う導体の導体形状も補正されている。)とのクリアランスが確保できない場合に、各導体形状(つまり、補正後の導体形状のことである。)を所定の比率で削減する削減比率を設定する比率補正設定部70とを備えている。
More specifically, the setting unit 56 is used at the time of correction by linear spacing and is the shortest between a predetermined conductor and an adjacent conductor in a conductor pattern composed of conductors having line, land, and surface attributes. A linear rule setting unit 62 for setting a linear rule related to a clearance value as a distance and a correction value, and a detailed rule for correcting a conductor shape in a conductor pattern for the entire electronic substrate (hereinafter referred to as “conductor shape”). "Detailed rule for correcting" is simply referred to as "correction rule" as appropriate.) Among the conductor shapes of the conductor pattern, a net indicating a correction rule for a specified net Among the conductor shapes of the rule and conductor pattern, the in-part rule indicating the correction rule for the specified part and the conductor of the conductor pattern Correction content setting unit for setting the correction method and the correction content in the target area in the correction rules in the four areas of the rules-by-area indicating the correction rule for the specified area. 64 and a correction rule priority order that sets a priority order of which correction rule is given priority among the correction rules in the four areas of the normal rule, net rule, in-part rule, and rules-by-area. At the time of correction by the setting unit 66 and linear spacing, a conductor whose conductor shape has been corrected in the etching pattern creation processing unit 58 and a conductor adjacent to the conductor whose conductor shape has been corrected (the conductor shape of this adjacent conductor is also corrected) Between the conductor shapes (that is, correction) In order to ensure the clearance of the later conductor shape), the specified attribute (for example, the surface) is corrected by reducing it beyond the conductor shape before the correction (hereinafter, referred to as “surface”). A negative correction permission setting unit 68 for setting whether or not to permit “to perform correction by reducing beyond the shape of the conductor before correction” will be referred to as “minus correction”. At the time of correction by pacing, the clearance between the corrected conductor obtained by correcting the conductor shape in the etching pattern creation processing unit 58 and the conductor adjacent to the corrected conductor (the conductor shape of the adjacent conductor is also corrected). Is provided with a ratio correction setting unit 70 that sets a reduction ratio for reducing each conductor shape (that is, the conductor shape after correction) by a predetermined ratio.

そして、エッチングパターン作成処理部58においては、補正ルール優先順位設定部66で設定した優先順位の高い領域における補正ルールを優先しながら、リニアスペーシングによる補正時には、計測ポイントを複数作成し、作成した計測ポイント毎に、補正内容設定部64で設定した補正の内容と、リニアルール設定部62で設定したリニアルールから導体間の距離をX、補正値をYとする一次関数による計算式を作成し、その計算式に導体間の最短距離の実測値を代入して補正値を算出し、算出した補正値に基づいて対象となる導体の導体形状を補正するとともに、補正後の導体形状において直線上の構成点(後述する補正ポイントに相当する。)の削除や微線分の円弧化などの処理を行ってデータの軽量化を図り、対象となる領域においてすべての導体形状が補正された状態の対象領域補正導体パターン形状を作成し、イコールスペーシングによる補正時には、補正内容設定部64で設定した補正ルールに基づいて、対象となる領域においてすべての導体の導体形状が補正された状態の対象領域補正導体パターン形状を作成する。   In the etching pattern creation processing unit 58, a plurality of measurement points are created and created at the time of correction by linear spacing while giving priority to the correction rule in the high priority region set by the correction rule priority setting unit 66. For each measurement point, a correction equation set by the correction content setting unit 64 and a linear expression set by the linear rule set by the linear rule setting unit 62 are used to create a calculation formula using a linear function where the distance between conductors is X and the correction value is Y. , Calculate the correction value by substituting the measured value of the shortest distance between the conductors into the calculation formula, and correct the conductor shape of the target conductor based on the calculated correction value. To reduce the weight of the data by deleting the component points (corresponding to correction points described later) and arcing the fine line, etc. Then, a target region corrected conductor pattern shape is created in a state where all the conductor shapes are corrected, and at the time of correction by equal spacing, all conductors in the target region are based on the correction rule set by the correction content setting unit 64. A target region corrected conductor pattern shape in a state where the conductor shape is corrected is created.

さらに、エッチングパターン作成処理部58においては、各対象領域における対象領域補正導体パターン形状を合成して補正導体パターン形状を作成し、リニアスペーシングによる補正時には、作成した補正導体パターン形状において導体間のクリアランスが確保されているか否かを判定し、導体間のクリアランスが確保されていないと判断された場合には、所定の比率(例えば50:50)で対象となる導体の導体形状を削減するとともに、必要に応じて、マイナス補正許諾設定部68において設定したマイナス補正の許諾の可否に基づいて、導体形状のマイナス補正を行って、導体間のクリアランスが確保された状態の補正導体パターン形状をエッチングパターンとしてエッチングパターンを作成する。一方、イコールスペーシングによる補正時には、作成した補正導体パターン形状において導体間のクリアランスが確保されているか否かを判定し、導体間のクリアランスが確保されていないと判定された場合には、比率補正設定部70において設定した削減比率に基づいて、対象となる導体の導体形状を削減して、導体間のクリアランスが確保された状態の補正導体パターン形状をエッチングパターンとしてエッチングパターンを作成する。そして、こうして作成されたエッチングパターンを電子基板データに書き込むものである。
Further, the etching pattern creation processing unit 58 creates a corrected conductor pattern shape by synthesizing the target region corrected conductor pattern shape in each target region, and when correcting by linear spacing, It is determined whether the clearance is secured, and if it is determined that the clearance between the conductors is not secured, the conductor shape of the target conductor is reduced at a predetermined ratio (for example, 50:50). If necessary, negative correction of the conductor shape is performed based on whether or not the negative correction permission set in the negative correction permission setting unit 68 is permitted, and the corrected conductor pattern shape in which the clearance between the conductors is secured is etched. An etching pattern is created as a pattern. On the other hand, at the time of correction by equal spacing, it is determined whether or not the clearance between conductors is secured in the created corrected conductor pattern shape, and if it is determined that the clearance between conductors is not secured, ratio correction Based on the reduction ratio set in the setting unit 70, the conductor shape of the target conductor is reduced, and an etching pattern is created using the corrected conductor pattern shape with the clearance between the conductors as an etching pattern. Then, the etching pattern thus created is written in the electronic substrate data.

以上の構成において、図5以下に示すフローチャートなどを参照しながら、本発明によるエッチングパターン作成装置50によって作成されるエッチングパターンの作成処理の内容について説明する。   In the above configuration, the contents of the etching pattern creation process created by the etching pattern creation apparatus 50 according to the present invention will be described with reference to the flowchart shown in FIG.

このエッチングパターン作成装置50においては、従来より公知の電子基板設計装置(図示せず。)と接続されており、この電子基板設計装置で作成された設計データを利用して、以下に説明するエッチングパターン作成作業処理を行うこととなる。
This etching pattern creation apparatus 50 is connected to a conventionally known electronic substrate design apparatus (not shown), and etching described below using design data created by this electronic substrate design apparatus. Pattern creation work processing is performed.

図5には、エッチングパターン作成作業処理の処理ルーチンのフローチャートが示されている。   FIG. 5 shows a flowchart of the processing routine of the etching pattern creation work process.

まず、エッチングパターン作成装置50が起動されると、この図5に示すエッチングパターン作成作業処理が起動され、電子基板データ読込部52により、予め記憶装置36に記憶された電子基板の設計データたる電子基板データの読み込みを行う(ステップS502)。   First, when the etching pattern creation device 50 is activated, the etching pattern creation work process shown in FIG. 5 is activated, and the electronic substrate data reading unit 52 uses the electronic substrate design data stored in the storage device 36 in advance. The substrate data is read (step S502).

電子基板データの読み込みが完了すると、次に、アウトライン形状作成部54において、読み込んだ電子基板データに基づいて、導体パターンのアウトライン化を行い、導体パターンのアウトライン形状を作成する(ステップS504)。   When the reading of the electronic board data is completed, the outline shape creating unit 54 next creates an outline of the conductor pattern based on the read electronic board data, and creates an outline shape of the conductor pattern (step S504).

具体的には、指定された層から処理対象となる導体パターンを取得して、当該導体パターンを形成するランド、ライン、面といった形状を示す3つの属性のデータのアウトライン化を行い(図6(a)(b)(c)(d)を参照する。)、当該導体パターン全体のアウトライン化を行う(図7を参照する。)。このとき、座標値計算は倍精度の実数で実施することにより、高精度で導体パターンの外形形状であるアウトラインを発生することが可能となる。   Specifically, a conductor pattern to be processed is acquired from a specified layer, and data of three attributes indicating shapes such as lands, lines, and surfaces that form the conductor pattern is outlined (FIG. 6 ( a) (b) (c) and (d) are referred to), and the entire conductor pattern is outlined (see FIG. 7). At this time, it is possible to generate an outline which is the outer shape of the conductor pattern with high accuracy by executing the coordinate value calculation with a double precision real number.

なお、ラインにおける端点および中間点のアウトライン形状については、ペン幅と同径の円弧形状をアウトラインとして発生するようにする(図8(a)を参照する。)。   As for the outline shapes of the end points and the intermediate points in the line, an arc shape having the same diameter as the pen width is generated as an outline (see FIG. 8A).

即ち、ラインにおける端点の円弧発生方法としては、まず、端点と隣り合う中間点とを結ぶ線分に対して、”ペン幅/2.0”分オフセットした線分を発生させて、ラインの外周線分を発生させる。(図8(b)を参照する。)。   That is, as an arc generation method for an end point in a line, first, a line segment that is offset by “pen width / 2.0” is generated with respect to a line segment connecting an end point and an adjacent intermediate point, and the outer circumference of the line Generate a line segment. (See FIG. 8B).

次に、端点側の線分を”ペン幅/2.0”の径の円弧(半円)で接続することにより、端点部に円弧形状のアウトラインを生成する(図8(c)を参照する。)。   Next, the line segment on the end point side is connected by an arc (semicircle) having a diameter of “pen width / 2.0”, thereby generating an arc-shaped outline at the end point portion (see FIG. 8C). .)

また、ラインにおける中間点の円弧発生方法としては、まず、中間点同士を結ぶ線分に対して”ペン幅/2.0”分オフセットした線分を発生させて、ラインの外周線分を発生させる(図8(d)を参照する。)。   In addition, as a method for generating an arc at the midpoint of a line, first, a line segment offset by “pen width / 2.0” is generated with respect to the line segment connecting the midpoints to generate an outer line segment of the line. (Refer to FIG. 8D).

次に、外周線分が形成する角度が0度より大きく180度未満の場合は、当該外周線分同士の交点をアウトラインの外形構成点とし、それ以外の角度の場合には、”ペン幅/2.0”の径の円弧で接続するものである(図8(e)を参照する。)。 Then, if the angle formed by the outer peripheral segment of less than greater 180 degrees than 0 degrees, the intersections of the outer peripheral line and profile configuration point of outline, in the case of the other angle, "pen width /2.0 "diameter arc connection (see FIG. 8 (e)).

また、電子基板データでは、塗りデータ(LPDデータ)と抜きデータ(LPDデータ)とが混在している場合があり、こうした電子基板データにおいては、塗りデータ/抜きデータを分けて読み込みを行い、図9に示すように、まず、塗りデータ1に対して抜きデータ1を合成して合成形状1を作成し、作成した合成形状1に塗りデータ2を合成して合成形状2を作成する。そして、作成した合成形状2に抜きデータ2を合成して合成形状3を作成し、作成した合成形状3に対してアウトライン化を行うものである。   In addition, in the electronic board data, there are cases where the paint data (LPD data) and the removal data (LPD data) are mixed, and in such electronic board data, the paint data / the removal data are read separately, and FIG. As shown in FIG. 9, first, the composite data 1 is created by synthesizing the extracted data 1 with the paint data 1, and the paint data 2 is synthesized with the created composite shape 1 to create the composite shape 2. Then, the extracted data 2 is synthesized with the created synthesized shape 2 to create a synthesized shape 3, and the created synthesized shape 3 is outlined.

次に、エッチングパターンを作成するために、作成した導体パターンを構成する導体の導体形状に対して、補正を行うための補正手法や補正ルールなどの補正処理を行う際に必要となる各種の設定を行う設定処理を行う(ステップS506)。
Next, in order to create an etching pattern, various settings required when performing correction processes such as correction methods and correction rules for correcting the conductor shape of the conductors that make up the created conductor pattern A setting process is performed (step S506).

ここで、図10のフローチャートには、このステップS506の処理における設定処理の詳細な内容が示されており、この設定処理においては、まず、作業者がポインティングデバイス40を操作して、各導体の導体形状に対して補正を行うための補正手法や補正ルールなどを設定するためのリニア・イコール補正設定ウインドウ1201(図11を参照する。)を開き、導体パターンのアウトライン形状からエッチングパターンを作成する際に必要な導体パターンのアウトライン形状を補正するためのルール設定を行う。   Here, the flowchart of FIG. 10 shows the detailed contents of the setting process in the process of step S506. In this setting process, first, the operator operates the pointing device 40 to set each conductor. A linear equal correction setting window 1201 (see FIG. 11) for setting a correction method and correction rule for correcting the conductor shape is opened, and an etching pattern is created from the outline shape of the conductor pattern. A rule is set to correct the outline shape of the conductor pattern necessary at the time.

なお、このリニア・イコール補正設定ウインドウにおけるリニア・イコール補正とは、リニア補正およびイコール補正のことであり、リニア補正とは、リニアスペーシングによる補正のことであり、また、イコール補正とは、イコールスペーシングによる補正のことである。   The linear equal correction in the linear equal correction setting window is linear correction and equal correction. The linear correction is correction by linear spacing. The equal correction is equal to the equal correction. It is correction by spacing.

導体パターンのアウトライン形状からエッチングパターンを作成する際に必要な導体パターンのアウトライン形状を補正するためのルール設定として、まず、作業者が補正ルール優先順位設定部66において、通常ルール、ネットルール、部品内ルールおよびルールズバイエリアの4つの領域における補正ルールの中でどの領域を対象とする補正ルールを優先して実行するかの優先順位を設定する(ステップS1002)。   As a rule setting for correcting the outline shape of the conductor pattern necessary for creating the etching pattern from the outline shape of the conductor pattern, first, the operator uses the correction rule priority setting unit 66 to set a normal rule, a net rule, and a component. A priority order is set for which of the correction rules in the four areas of the inner rule and the rules-by area is to be executed preferentially (step S1002).

即ち、このステップS1002の処理においては、通常ルールに対応する電子基板全体、ネットルールに対応する指定したネット、部品内ルールに対応する指定した部品内、ルールズバイエリアに対応する指定したエリアのうちの4つの領域について優先順位を設定することにより、当該4つの領域における補正ルールの中でどの領域を対象とする補正ルールを優先して実行するかの優先順位を設定するものである。   That is, in the process of step S1002, the entire electronic board corresponding to the normal rule, the specified net corresponding to the net rule, the specified part corresponding to the in-part rule, the specified area corresponding to the rules-by area By setting the priority order for the four areas, the priority order for which correction rule targeted for the area among the correction rules in the four areas is to be executed with priority is set.

そして、このステップS1002の処理では、補正ルール優先順位設定部66において、例えば、ルールズバイエリア、部品内ルール、ネットルール、通常ルールの順に優先順位が低くなるように設定したとすると、最も高い優先順位に設定された対象領域の補正ルールが優先的に適用されることとなり、部品内ルールとルールズバイエリアとが重複した領域においては、ルールズバイエリアの補正ルールが優先的に適用されることとなるものである。   In the process of step S1002, if the correction rule priority setting unit 66 sets the priority to be lower in the order of rules-by-area, in-part rule, net rule, and normal rule, for example, the highest priority is set. The correction rule for the target area set in the ranking will be applied preferentially, and the correction rule for the rules by area will be applied preferentially in the area where the in-part rule and the rules by area overlap. It will be.

次に、作業者が補正内容設定部64において、各対象領域における補正ルールの詳細、つまり、補正手段および補正の内容を設定する(ステップS1004)。   Next, the operator sets the details of the correction rule in each target area, that is, the correction means and the content of correction in the correction content setting unit 64 (step S1004).

このステップS1004の処理においては、通常ルールにおける補正手段および補正の内容を設定する場合を一例として説明することとする。 In the processing of step S1004 , a case where the correction means and the content of correction in the normal rule are set will be described as an example.

まず、補正手法選択プルダウン1208により通常ルールにおける補正手法を「リニアスペーシング」または「イコールスペーシング」から選択する。   First, a correction method in the normal rule is selected from “linear spacing” or “equal spacing” by a correction method selection pull-down 1208.

補正手法として「リニアスペーシング」を選択すると、グレーアウトされていたリニアルール設定ボタン1210のグレーアウトが解除されてリニアルール設定ボタン1210をクリックすることが可能となるとともに、ランド、ライン、面の属性名を入力する名詞入力欄1212aと、名詞入力欄1212aに入力された属性の導体のうち補正対象とするサイズを設定するサイズ設定欄1212bと、対象となる属性の導体に対してなされるリニアルールを設定するリニアルール設定欄1212cとが表示される。   When “linear spacing” is selected as the correction method, the grayed out linear rule setting button 1210 is canceled and the linear rule setting button 1210 can be clicked, and the attribute names of land, line, and surface A noun input field 1212a for inputting the size, a size setting field 1212b for setting a size to be corrected among the attribute conductors input to the noun input field 1212a, and a linear rule for the target attribute conductor. A linear rule setting field 1212c to be set is displayed.

すると、まず、リニアルール設定ボタン1210をクリックしてリニアルールの設定ウインドウを表示させる。   Then, first, the linear rule setting button 1210 is clicked to display a linear rule setting window.

このリニアルールの設定においては、リニアルール設定部62においてリニアルールを設定するために、ランド、ライン、面の3つの属性より表される導体より構成される導体パターンの内の所定の導体形状と、当該所定の導体形状と隣り合う導体形状とのクリアランス値を数点と、当該数点のクリアランス値に対応する補正値とを設定するIn setting the linear rule, in order to set the linear rule in the linear rule setting unit 62, a predetermined conductor shape of a conductor pattern constituted by conductors represented by three attributes of land, line, and surface sets the number points the clearance value between the conductor shape adjacent to the predetermined conductor shape, and a correction value corresponding to the clearance value of the number of points.

つまり、こうした導体形状間のクリアランス値と当該クリアランス値に対応する補正値との関係をランド、ライン、面の各導体毎に設定するものとする。   That is, the relationship between the clearance value between the conductor shapes and the correction value corresponding to the clearance value is set for each conductor of land, line, and surface.

例えば、ラインについて、ラインと、当該ラインと隣り合う導体とのクリアランス値が20のときには補正値を4とし、当該クリアランス値が50のときには補正値を7とし、クリアランス値が100のときには補正値を9.5として設定すると、図12に示すように各設定点を直線補完してグラフが作成され、こうしたグラフで示されるクリアランス値と補正値との関係をWIRE_Rule1と設定される。   For example, for a line, when the clearance value between the line and the conductor adjacent to the line is 20, the correction value is 4, when the clearance value is 50, the correction value is 7, and when the clearance value is 100, the correction value is When set to 9.5, a graph is created by linearly complementing each set point as shown in FIG. 12, and the relationship between the clearance value and the correction value shown in such a graph is set to WIRE_Rule1.

なお、一定以上のクリアランス値を超えると、補正値は一定になるように設定されており、上記の場合にはクリアランス値が100以上で補正値が一定となるように設定されている。   Note that when the clearance value exceeds a certain value, the correction value is set to be constant. In the above case, the correction value is set to be constant when the clearance value is 100 or more.

そして、ラインについて、WIRE_Rule1と設定された関係以外に、こうしたクリアランス値と補正値との関係を2種類設定し、全部でWIRE_Rule1、WIRE_Rule2、WIRE_Rule3の3種類のリニアルールを設定する。   For the line, in addition to the relationship set as WIRE_Rule1, two types of relationship between the clearance value and the correction value are set, and three types of linear rules of WIRE_Rule1, WIRE_Rule2, and WIRE_Rule3 are set in total.

同様の作業をランドおよび面についても行い、ランドについてはLAND_Rule1、LAND_Rule2、LAND_Rule3の3種類のリニアルールを作成するとともに、面については、FACE_Rule1、FACE_Rule2、FACE_Rule3の3種類のリニアルールを作成する。   The same operation is performed on the land and the surface, and three types of linear rules LAND_Rule1, LAND_Rule2, and LAND_Rule3 are created for the land, and three types of linear rules FACE_Rule1, FACE_Rule2, and FACE_Rule3 are created for the surface.

その後、補正内容設定部64において補正の内容を設定するために、名詞入力欄1212aにランド、ライン、面の属性名を入力し、各属性に対して設定したリニアルールを入力する。   Thereafter, in order to set the correction content in the correction content setting unit 64, the land, line, and face attribute names are input to the noun input field 1212a, and the linear rule set for each attribute is input.

即ち、名詞入力欄1212a−1に「ライン」を入力した場合には、リニアルール設定欄1212c−1に「WIRE_Rule1」、「WIRE_Rule2」、「WIRE_Rule3」のうちのいずれかのリニアルールを設定し、名詞入力欄1212a−2に「ランド」を入力した場合には、リニアルール設定欄1212c−2に「LAND_Rule1」、「LAND_Rule2」、「LAND_Rule3」のうちのいずれかを設定し、名詞入力欄1212a−3に「面」を入力した場合には、リニアルール設定欄1212c−3に「FACE_Rule1」、「FACE_Rule2」、「FACE_Rule3」の内のいずれかを設定する(図13(a)を参照する。)。   That is, when “line” is input in the noun input field 1212a-1, one of the linear rules of “WIRE_Rule1,” “WIRE_Rule2,” and “WIRE_Rule3” is set in the linear rule setting field 1212c-1. When “Land” is input in the noun input field 1212a-2, any one of “LAND_Rule1,” “LAND_Rule2,” “LAND_Rule3” is set in the linear rule setting field 1212c-2, and the noun input field 1212a− When “surface” is input to 3, any one of “FACE_Rule1,” “FACE_Rule2,” and “FACE_Rule3” is set in the linear rule setting field 1212c-3 (see FIG. 13A). .

さらに、同じ属性の導体に対しサイズ毎に異なるリニアルールを割り当てる場合には、名詞入力欄1212aに同じ属性名を入力し、サイズ設定欄1212bにおいてサイズを設定し、リニアルール設定欄1212cにおいてリニアルールを設定するようにする。   Further, when different linear rules are assigned to conductors having the same attribute for each size, the same attribute name is input in the noun input field 1212a, the size is set in the size setting field 1212b, and the linear rule is set in the linear rule setting field 1212c. To set.

例えば、名詞入力欄1212a−1に「ランド」を入力し、サイズ設定欄1212b−1に「<:0.0005」と設定し、このときのリニアルールとしてリニアルール設定欄1212c−1に「LAND_Rule1」を設定し、名詞入力欄1212a−2「ランド」を入力し、サイズ設定欄1212b−2に「0.0005:<=:<:0.01」と設定し、このときのリニアルールとしてリニアルール設定欄1212c−2に「LAND_Rule2」を設定し、名詞入力欄1212a−3に「ランド」を入力し、サイズ設定欄1212b−3に「0.01:<=」と設定し、このときのリニアルールとしてリニアルール設定欄1212c−3に「LAND_Rule3」を設定することにより、ランドにおいて、0.5μm未満のランドについてはリニアルール「LAND_Rule1」による補正となり、0.5以上、10μm未満のランドについてはリニアルール「LAND_Rule2」による補正となり、10μm以上のランドについてはリニアルール「LAND_Rule3」による補正となる(図13(b)を参照する。)。   For example, “Land” is input in the noun input field 1212a-1, “<: 0.0005” is set in the size setting field 1212b-1, and “LAND_Rule1” is set in the linear rule setting field 1212c-1 as the linear rule at this time. ”, The noun input field 1212a-2“ land ”is input, and“ 0.0005: <=: <: 0.01 ”is set in the size setting field 1212b-2, and the linear rule at this time is linear “LAND_Rule2” is set in the rule setting field 1212c-2, “Land” is input in the noun input field 1212a-3, and “0.01: <=” is set in the size setting field 1212b-3. By setting “LAND_Rule3” in the linear rule setting field 1212c-3 as a linear rule, a land of less than 0.5 μm is obtained in the land. Is corrected by the linear rule “LAND_Rule1”, the land of 0.5 to 10 μm is corrected by the linear rule “LAND_Rule2”, and the land of 10 μm or more is corrected by the linear rule “LAND_Rule3” (FIG. 13). (See (b)).

このとき、ランドのサイズとは、ランドの直径の長さであり、ラインのサイズとは、ライン幅の長さであり、面のサイズとは、面の面積となっている。   At this time, the land size is the length of the land diameter, the line size is the line width length, and the surface size is the surface area.

一方、ステップS1004の処理において、通常ルールにおける補正方法として「イコールスペーシング」を選択すると、ランド、ライン、面の属性名を入力する名詞入力欄1602a、名詞入力欄1602aに入力された属性の導体のうち補正対象とするサイズを設定するサイズ設定欄1602b、名詞入力欄1602aに入力された属性の導体と隣り合う導体との補正前のクリアランスを設定するクリアランス設定欄1602c、名詞入力欄1602aに入力された属性の導体を補正する補正値を設定する補正値設定欄1602d、名詞入力欄1602aに入力された属性の導体において補正処理後に隣り合う導体と確保しなければならないクリアランス値を設定する最小クリアランス設定欄1602eとが表示される(図14を参照する。)。   On the other hand, when “equal spacing” is selected as the correction method in the normal rule in the process of step S1004, the noun input field 1602a for inputting the attribute names of lands, lines, and faces, and the attribute conductors input to the noun input field 1602a Among them, a size setting field 1602b for setting a size to be corrected, a clearance setting field 1602c for setting a clearance before correction between an attribute conductor input in the noun input field 1602a and an adjacent conductor, and an input in the noun input field 1602a The minimum clearance for setting the clearance value that must be secured with the adjacent conductor after the correction processing in the correction value setting field 1602d and the noun input field 1602a for setting the correction value for correcting the conductor having the specified attribute A setting field 1602e is displayed (see FIG. 14). .).

すると、まず、補正内容設定部64において補正の内容を設定するために、名詞入力欄1602aにランド、ライン、面の属性名を入力し、補正値設定欄1602dに入力した属性の導体に対して補正すべき補正値を入力するとともに、最小クリアランス設定欄1602eに入力した属性の導体において、補正処理後に確保しなければならないクリアランス値を設定する。   Then, first, in order to set the correction content in the correction content setting unit 64, the attribute names of land, line, and face are input in the noun input field 1602a, and the attribute conductor input in the correction value setting field 1602d is input. A correction value to be corrected is input, and a clearance value that must be secured after correction processing is set for the conductor having the attribute input in the minimum clearance setting field 1602e.

即ち、図14に示すように、通常ルールにおいて、名詞入力欄1602aに「ランド」を入力し、補正値として「0.00500」を設定し、最小クリアランスとして「0.03000」を設定すると、電子基板全体を対象として、ランドについて補正値0.005で一律に補正、つまり、ランドのアウトラインを一律に5μm太らせて補正し、補正後のランドと隣り合う補正後の導体とのクリアランスが30μmを確保できない場合には、30μmを確保するように補正するということになる。   That is, as shown in FIG. 14, in the normal rule, when “Land” is input to the noun input field 1602a, “0.00500” is set as the correction value, and “0.03000” is set as the minimum clearance, For the entire substrate, the land is uniformly corrected with a correction value of 0.005, that is, the land outline is uniformly thickened by 5 μm, and the clearance between the corrected land and the corrected conductor adjacent to the corrected land is 30 μm. If it cannot be secured, correction is made so as to secure 30 μm.

また、図14に示すように、通常ルールにおいて、名詞入力欄1602aに「ライン」を入力し、補正値として「0.01000」を設定し、最小クリアランスとして「0.04000」を設定すると、電子基板全体を対象として、ラインについて補正値0.01で一律に補正、つまり、ラインのアウトラインを一律に10μm太らせて補正し、補正後のラインと隣り合う補正後の導体とのクリアランスが40μmを確保できない場合には、40μmを確保するように補正するということになる。   Further, as shown in FIG. 14, in the normal rule, when “line” is input in the noun input field 1602a, “0.01000” is set as the correction value, and “0.04000” is set as the minimum clearance, For the entire board, the line is uniformly corrected with a correction value of 0.01, that is, the line outline is uniformly increased by 10 μm, and the clearance between the corrected line and the corrected conductor adjacent to the corrected line is 40 μm. If it cannot be secured, correction is made so as to secure 40 μm.

さらに、図14に示すように、通常ルールにおいて、名詞入力欄1602aに「面」を入力し、補正値として「0.00300」を設定し、最小クリアランスとして「0.05000」を設定すると、電子基板全体を対象として、面について補正値0.003で一律に補正、つまり、面のアウトラインを一律に3μm太らせて補正し、補正後の面と隣り合う補正後の導体とのクリアランスが50μmを確保できない場合には、50μmを確保するように補正するということになる。   Furthermore, as shown in FIG. 14, in the normal rule, when “surface” is input in the noun input field 1602a, “0.00300” is set as the correction value, and “0.05000” is set as the minimum clearance, For the entire board, the surface is uniformly corrected with a correction value of 0.003, that is, the surface outline is uniformly increased by 3 μm, and the clearance between the corrected surface and the corrected conductor adjacent to the corrected surface is 50 μm. If it cannot be secured, correction is made so as to secure 50 μm.

なお、サイズ設定欄1602bについては、上記において説明した補正手法においてリニアスペーシングを選択した場合と同様にして、サイズ設定欄1602bに所定のサイズを設定することにより、1つの属性をサイズにより補正値を変えて補正するようすることができるものである。   As for the size setting field 1602b, in the same way as when linear spacing is selected in the correction method described above, by setting a predetermined size in the size setting field 1602b, one attribute is corrected by the size. This can be corrected by changing.

また、クリアランス設定欄1602cについては、クリアランス設定欄1602cに、例えば、名詞入力欄1212aに入力された属性の導体と隣り合う導体との補正前のクリアランスが0.01以上0.1未満のように設定すると、この範囲のクリアランスを備えた属性の導体のみ補正値設定欄1602dで設定された補正値により補正されることとなる。このため、名詞入力欄1212aに入力された属性の導体と隣り合う導体との補正前のクリアランスの範囲を変えることにより、1つの属性を補正値を変えて補正することができるようになる。   Further, regarding the clearance setting field 1602c, the clearance setting field 1602c is set such that, for example, the clearance before correction between the attribute conductor input in the noun input field 1212a and the adjacent conductor is 0.01 or more and less than 0.1. When set, only conductors having attributes having a clearance in this range are corrected by the correction value set in the correction value setting field 1602d. For this reason, it becomes possible to correct one attribute by changing the correction value by changing the range of the clearance before correction between the conductor of the attribute input to the noun input field 1212a and the adjacent conductor.

なお、上記したステップS1004の処理においては、通常ルールにおける補正手段および補正の内容を設定する場合について説明したが、部品内ルールおよびルールズバイエリアにおける補正手段および補正の内容の設定については、対象となる領域を設定する点においてのみ通常ルールと異なっている。   In the above-described processing of step S1004, the case where the correction means and the content of the correction in the normal rule are set has been described. However, the setting of the correction means and the correction content in the in-part rule and the rules-by area are subject to This is different from the normal rule only in that the area is set.

つまり、通常ルールの場合には、電子基板全体が対象となるので、特に指定する必要がないが、ネットルール、部品内ルールおよびルールズバイエリアにおいては、それぞれ対象となる領域を設定する必要がある。   In other words, in the case of the normal rule, since the entire electronic board is the target, it is not necessary to specify in particular. However, in the net rule, the in-part rule, and the rules-by area, it is necessary to set the target areas respectively. .

ネットルールの場合には、ネットルールのタブをクリックすると、グレーアウトされていたネットグループ設定ボタン1214のグレーアウトが解除されてネットグループ設定ボタン1214をクリックすることが可能となる。   In the case of a net rule, when the net rule tab is clicked, the gray-out net group setting button 1214 is canceled and the net group setting button 1214 can be clicked.

そして、ネットグループ設定ボタン1214をクリックすると、ネットグループ設定ウインドウ4102が開き、ネットグループ設定ウインドウ4102において表示されたネットグループを選択することにより、ネットグループ選択ボックス4104に選択したネットグループ名が表示され、当該ネットグループにおける補正の内容の設定を行うことができるようになる(図15(a)を参照する。)。   When the net group setting button 1214 is clicked, a net group setting window 4102 is opened. By selecting a net group displayed in the net group setting window 4102, the selected net group name is displayed in the net group selection box 4104. Then, it becomes possible to set the contents of correction in the net group (see FIG. 15A).

また、ポインティングデバイス40により対象とするネットを選択することもできるものである。   In addition, a target net can be selected by the pointing device 40.

こうして選択したネットグループに対して、通常ルールにおける補正の内容の設定時と同様にして、補正の内容を設定する。   For the selected net group, the correction contents are set in the same manner as the correction contents in the normal rule.

また、部品内ルールの場合には、部品の属性を指定することで部品内ルールの対象となり領域が設定されるものであり、指定した属性の部品が実装される領域が対象領域となる(図15(b)を参照する。)。   In addition, in the case of an in-part rule, by specifying the attribute of the part, the area is set as the target of the in-part rule, and the area where the part with the specified attribute is mounted becomes the target area (see FIG. (See 15 (b)).

こうして選択された部品内ルールの対象となる領域に対して、通常ルールにおける補正の内容の設定時と同様にして、補正の内容を設定する。   The content of correction is set in the same manner as when the content of correction in the normal rule is set for the area subject to the in-part rule selected in this way.

また、ルールズバイエリアの場合には、ポインティングデバイス40により指定するエリアを囲んで対象とする領域を選択するものであり、例えば、図15(c)に示すように、アナログ部の領域とデジタル部の領域とをそれぞれ異なる対象領域(図15(c)においては、デジタル部は対象領域1とし、アナログ部は対象領域2で示されている。)として指定することができる。   Further, in the case of the rules-by area, the target area is selected by surrounding the area designated by the pointing device 40. For example, as shown in FIG. Can be designated as different target areas (in FIG. 15C, the digital part is indicated as target area 1 and the analog part is indicated as target area 2).

こうして選択された部品内ルールの対象となる領域に対して、通常ルールにおける補正の内容の設定時と同様にして、補正の内容を設定する。   The content of correction is set in the same manner as when the content of correction in the normal rule is set for the area subject to the in-part rule selected in this way.

次に、このステップS1004の処理において、補正手段および補正内容の設定が完了すると、クリアランスを確保またはチェックするか否かの設定を行う(ステップS1006)。   Next, in the processing of step S1004, when the setting of the correction means and the content of correction is completed, it is set whether to secure or check the clearance (step S1006).

このステップS1006の処理においては、チェックボックス1220をチェックすることにより、補正後の導体間のクリアランスを確保またはチェックする設定を行うものである。   In the process of step S1006, the check box 1220 is checked to make a setting for ensuring or checking the clearance between the conductors after correction.

チェックボックス1220をチェックすると、グレーアウトされていた詳細設定ボタン1218のグレーアウトが解除されて詳細設定ボタン1218をクリックすることが可能となり、詳細設定ボタン1218をクリックすると詳細設定ウインドウ4802が表示される(図16を参照する。)。   When the check box 1220 is checked, the grayed out detailed setting button 1218 is canceled and the detailed setting button 1218 can be clicked. When the detailed setting button 1218 is clicked, a detailed setting window 4802 is displayed (FIG. 16).

そして、リニアスペーシングのクリアランス値グループボックス4806において、設定ボックス4806aにおいてランドについて隣り合う導体と確保すべきクリアランス値を設定し、設定ボックス4806bにおいてラインについて隣り合う導体と確保すべきクリアランス値を設定し、設定ボックス4806cにおいて面について隣り合う導体と確保すべきクリアランス値を設定する。   In the clearance value group box 4806 for linear spacing, the clearance value to be secured with the adjacent conductor for the land is set in the setting box 4806a, and the clearance value to be secured with the adjacent conductor for the line is set in the setting box 4806b. In the setting box 4806c, a clearance value to be secured with a conductor adjacent to the surface is set.

ここでのランド、ラインおよび面について設定したクリアランス値においては、例えば、ランドの場合、補正後にランドと補正後の周囲の導体形状とが確保すべき最小のクリアランス値となる。   In the clearance values set for the land, line, and surface here, for example, in the case of a land, the land and the surrounding conductor shape after correction are the minimum clearance values that should be ensured.

ここで、例えば、ランドについて設定した最小のクリアランス値が「0.045」で、ラインについて設定した最小のクリアランス値が「0.05」であった場合において、実際にランド−ライン間のクリアランスが「0.045」であったときに、ランドのクリアランス確保の処理の時点では、クリアランスが確保されているとの判断がなされ、ラインのクリアランス確保の処理の時点では、クリアランスが確保されていないとの判断がなされて、この時点でクリアランスを確保するための補正が実施されることとなる。   Here, for example, when the minimum clearance value set for the land is “0.045” and the minimum clearance value set for the line is “0.05”, the clearance between the land and the line is actually When it is “0.045”, it is determined that the clearance is secured at the time of the land clearance securing process, and the clearance is not secured at the time of the line clearance securing process. Thus, the correction for ensuring the clearance is performed at this time.

さらに、実行モードグループボックス4804において、オプションボタン4804aを選択すると、「クリアランスをチェックする」処理が行われる設定となり、オプションボタン4804bを選択すると、「クリアランスを確保して補正する」処理が行われる設定となる。   Further, in the execution mode group box 4804, when the option button 4804a is selected, the “check clearance” process is set, and when the option button 4804b is selected, the “secure and correct the clearance” process is set. It becomes.

この「クリアランスをチェックする」処理とは、補正後の導体形状が、設定したクリアランス値未満となる箇所をエラーとして検出する処理である。   The “check clearance” process is a process for detecting, as an error, a portion where the corrected conductor shape is less than a set clearance value.

また、「クリアランスを確保して補正する」処理とは、補正後の導体形状が、設定したクリアランス値未満となる箇所に対して、クリアランス値を確保するように補正後の導体形状を変更するとともに、補正後の導体形状間のクリアランスのチェックを行い、設定したクリアランス値未満となる箇所をエラーとして検出する処理である。   In addition, the process of “correcting by securing the clearance” is to change the conductor shape after correction so as to secure a clearance value for a portion where the conductor shape after correction is less than the set clearance value. In this process, the clearance between the corrected conductor shapes is checked, and a portion that is less than the set clearance value is detected as an error.

なお、クリアランス値を確保するように補正後の導体形状を変更する場合には、例えば、50:50で補正後の導体形状間のクリアランスを確保するために、各補正後の導体形状を同量ずつ削減するようにする。   When the conductor shape after correction is changed so as to secure the clearance value, for example, the same amount of the conductor shape after correction is used in order to ensure the clearance between the conductor shapes after correction at 50:50. Reduce it step by step.

次に、クリアランス計測ピッチを設定する処理を行い(ステップS1008)、補正後の導体間のクリアランスを確保またはチェックする際に、導体間のクリアランスを計測する間隔たるクリアランス計測ピッチの設定を行う。   Next, a process for setting a clearance measurement pitch is performed (step S1008), and when a corrected clearance between conductors is secured or checked, a clearance measurement pitch that is an interval for measuring a clearance between conductors is set.

つまり、チェックボックス1222をチェックすると、設定ボックス1222aに数値を入力することが可能となり、作業者により、導体間のクリアランスを計測する間隔たるクリアランス計測ピッチの入力を行うものであり、例えば、設定ボックス1222aの「0.01」と入力すると、10μmの間隔で導体間のクリアランスの計測を行うこととなる。   That is, when the check box 1222 is checked, a numerical value can be input to the setting box 1222a, and the operator inputs a clearance measurement pitch that is an interval for measuring the clearance between conductors. For example, the setting box When “0.01” of 1222a is input, the clearance between conductors is measured at intervals of 10 μm.

その後、このステップS1008の処理において、クリアランス計測ピッチの設定が完了すると、オプション設定ボタン1216をクリックし、オプション設定ウインドウを開き(図17を参照する。)、各種オプション設定として、まず、「共通」項目における設定を行う(ステップS1010)。   Thereafter, when the clearance measurement pitch setting is completed in the processing of step S1008, an option setting button 1216 is clicked to open an option setting window (see FIG. 17). Settings for the items are made (step S1010).

このステップS1010の処理においては、オプション設定ウインドウに表示されるオプション設定の中の「共通」項目に表示された補正内容を設定するものである。   In the processing of step S1010, the correction content displayed in the “common” item in the option settings displayed in the option setting window is set.

ここで、オプション設定ウインドウ1702においては、3つの項目が設けられており、リニアスペーシングおよびイコールスペーシングに共通して適用される補正の内容である「共通」項目1704と、リニアスペーシングのみに適用される補正の内容である「リニアスペーシング」項目1706と、イコールスペーシングのみに適用される補正の内容である「イコールスペーシング」項目1708とが設けられている。   Here, in the option setting window 1702, three items are provided, and the “common” item 1704, which is a correction content commonly applied to linear spacing and equal spacing, and linear spacing only. A “linear spacing” item 1706, which is the content of correction to be applied, and an “equal spacing” item 1708, which is the content of correction applied only to equal spacing, are provided.

そして、ステップS1010の処理においては、この「共通」項目1704に表示された補正の内容についての設定を行う。以下、「共通」項目1704において設定する補正の内容について説明する。   In the process of step S1010, the correction content displayed in the “common” item 1704 is set. Hereinafter, the contents of correction set in the “common” item 1704 will be described.

この「共有」項目1704においては、ランド形状を保持するか否かを設定するチェックボックス1704cと、面のティアドロップを考慮するか否かを設定するチェックボックス1704fと、ワイヤボンドパッドの形状を変更するか否かを設定するチェックボックス1704gと、面内の形状はランド/パッドのみ補正するか否かを設定するチェックボックス1704iとが設けられている。   In the “shared” item 1704, a check box 1704c for setting whether or not to retain a land shape, a check box 1704f for setting whether or not to consider surface teardrop, and a wire bond pad shape are changed. A check box 1704g for setting whether or not to perform correction and a check box 1704i for setting whether or not only the land / pad is corrected for the in-plane shape are provided.

まず、ランド形状を保持するか否かの設定については、エッチングパターン作成処理部58による導体形状の補正処理において、補正後の形状でランド形状(円形形状)を保持するか否かの設定をするものである。   First, as to whether or not to retain the land shape, whether or not to retain the land shape (circular shape) in the corrected shape in the conductor shape correction processing by the etching pattern creation processing unit 58 is set. Is.

つまり、チェックボックス1704cにチェックを入れない場合には、補正後の導体形状でランド形状を保持しなくなり、計測ポイントにおける計測毎に隣り合う導体とのクリアランスを計測して、計測ポイント毎に補正値を適応してランド形状を補正し、チェックボックス1704cにチェックを入れた場合には、クリアランス確保後の補正後の導体形状においてランド形状を保持して、最大で補正できる補正値を適応してランド形状を補正することとなる(図18(a)(b)を参照する。)。 In other words, when the check box 1704c is not checked, the land shape is not retained by the corrected conductor shape, and the clearance between adjacent conductors is measured for each measurement at the measurement point, and the correction value is obtained for each measurement point. When the check box 1704c is checked, the land shape is maintained in the corrected conductor shape after securing the clearance, and a correction value that can be corrected at the maximum is applied. The shape is corrected (see FIGS. 18A and 18B).

また、面のティアドロップを考慮するか否かの設定については、エッチングパターン作成処理部58による導体形状の補正処理において、ランドに付けられたティアドロップ形状が面データで作成されている場合に、その面のデータに対して、ラインにおける補正ルールを適用するか否かの設定を行うものである。   In addition, regarding the setting of whether or not to consider the tear drop of the surface, when the tear drop shape attached to the land is created by the surface data in the conductor shape correction processing by the etching pattern creation processing unit 58, Whether or not to apply the correction rule in the line to the data of the surface is set.

つまり、チェックボックス1704fにチェックを入れない場合には、面データで作成されたティアドロップ形状に対して、面における補正ルールが適用されるようになり、チェックボックス1704fにチェックを入れた場合には、面データで作成されたティアドロップ形状に対して、ラインにおける補正ルールが適用されるようになる(図19(a)(b)を参照する。)。   That is, when the check box 1704f is not checked, the correction rule for the surface is applied to the teardrop shape created by the surface data, and when the check box 1704f is checked. Then, the correction rule in the line is applied to the teardrop shape created from the plane data (see FIGS. 19A and 19B).

さらに、ワイヤボンドパッドの形状を変更するか否かの設定については、事前にワイヤボンドパッド補正を実行後に、対象となる導体に対して補正を行った場合に、補正後の導体間のクリアランス確保する際に、ワイヤボンドパッド形状を変形するか否かの設定を行うものである。   In addition, regarding whether to change the shape of the wire bond pad, after performing the wire bond pad correction in advance, if the target conductor is corrected, ensuring the clearance between the corrected conductors In doing so, it is set whether or not the wire bond pad shape is to be deformed.

つまり、チェックボックス1704gにチェックを入れない場合には、補正後の導体形状間のクリアランスを確保する際に、補正後のワイヤボンドパッド形状を変形しないこととなり、チェックボックス1704gにチェックを入れた場合には、補正後の導体形状間のクリアランスを確保する際に、補正後のワイヤボンドパッド形状を変形することとなる(図19(c)(d)(e)を参照する。)。   In other words, if the check box 1704g is not checked, the wire bond pad shape after correction will not be deformed when the clearance between the corrected conductor shapes is secured, and the check box 1704g is checked. In this case, when the clearance between the corrected conductor shapes is secured, the corrected wire bond pad shape is deformed (see FIGS. 19C, 19D, and 19E).

また、面内の形状はランド/パッドのみ補正するか否かの設定については、面内に対する補正処理として、面に包含されたランド、パッドのみ補正を行うか否かの設定を行うものである。   In addition, regarding the setting of whether or not only the land / pad is corrected for the in-plane shape, whether or not only the land and the pad included in the surface are corrected is set as a correction process for the in-plane. .

つまり、チェックボックス1704iにチェックを入れない場合には、面内すべての形状に対して補正を行うこととなり、チェックボックス1704iにチェックを入れた場合には、テキストボックス1704i−1に許容値を入力して許容値を設定することが可能となり、当該許容値に基づいて面内の形状はランド/パッドのみ補正することとなる(図20(a)(b)(c)を参照する。)。   In other words, if the check box 1704i is not checked, all the shapes in the plane are corrected. If the check box 1704i is checked, an allowable value is input to the text box 1704i-1. Thus, an allowable value can be set, and the in-plane shape is corrected only for the land / pad based on the allowable value (see FIGS. 20A, 20B, and 20C).

具体的には、チェックボックス1704iにチェックを入れた場合には、面形状からはみ出した量が、設定した許容値の範囲内、つまり、設定した許容値以下であるランド/パッドに対してのみ補正が行われることとなる。
Specifically, when the check box 1704i is checked, correction is performed only for lands / pads whose amount of protrusion from the surface shape is within the set allowable value range, that is, less than or equal to the set allowable value. Will be performed.

なお、こうした「共通」項目1704における各種オプション設定は、補正内容設定部64において設定されるものであり、設定された内容はエッチングパターン作成処理部58において補正されるものである。
Various option settings in the “common” item 1704 are set in the correction content setting unit 64, and the set content is corrected in the etching pattern creation processing unit 58.

次に、各種オプション設定として「リニアスペーシング」項目における設定を行う(ステップS1012)。   Next, settings in the “linear spacing” item are performed as various option settings (step S1012).

このステップS1012の処理においては、オプション設定ウインドウ1702に表示される「リニアスペーシング」項目1706に表示された補正の内容についての設定を行う。以下、「リニアスペーシング」項目1706において設定する補正の内容について説明する。   In the process of step S1012, the correction content displayed in the “linear spacing” item 1706 displayed in the option setting window 1702 is set. Hereinafter, the contents of correction set in the “linear spacing” item 1706 will be described.

この「リニアスペーシング」項目1706においては、ライン/面自身をクリアランス計測の対象にするか否かを設定するチェックボックス1706aと、クリアランスを確保する際に、元形状以上のカットを許可するか否かを設定するチェックボックス1706bと、面のマイナス補正を行うか否かを設定するチェックボックス1706dとが設けられている。   In the “linear spacing” item 1706, a check box 1706a for setting whether or not the line / surface itself is to be subjected to clearance measurement, and whether or not cutting of the original shape or more is permitted when the clearance is secured. A check box 1706b for setting whether or not, and a check box 1706d for setting whether or not to perform negative correction of the surface are provided.

まず、ライン/面自身をクリアランス計測の対象にするか否かの設定については、エッチングパターン作成処理部58による導体形状の補正処理において、ミアンダパターンなどの同電位の導体形状に対して、一連のデータ内でクリアランスを計測するのかを設定するものである。   First, regarding the setting as to whether or not the line / surface itself is the target of clearance measurement, in the conductor shape correction processing by the etching pattern creation processing unit 58, a series of conductor shapes having the same potential such as a meander pattern are processed. It sets whether to measure clearance in the data.

つまり、チェックボックス1706aにチェックを入れない場合には、ミアンダパターンなどの同電位の導体形状に対して、ミアンダパターン間のクリアランスを測定することなく、ラインに設定された補正の内容に基づいて補正し(つまり、ミアンダパターン間においてリニアスペーシングによる補正を行わないものである。)、チェックボックス1706bにチェックを入れた場合には、ミアンダパターンなどの同電位の導体形状に対して、同電位のミアンダパターン間でクリアランスを計測して補正値を算出し、算出した補正値に基づいて導体形状を補正する(つまり、ミアンダパターン間においてもリニアスペーシングによる補正により導体形状を補正するものである。)こととする。(図21(a)(b)(c)を参照する。)。   In other words, when the check box 1706a is not checked, correction is performed based on the correction content set for the line without measuring the clearance between the meander patterns for the conductor shape having the same potential such as the meander pattern. (That is, correction by linear spacing is not performed between meander patterns), and when the check box 1706b is checked, the same potential conductor shape such as the meander pattern has the same potential. A clearance is measured between the meander patterns to calculate a correction value, and the conductor shape is corrected based on the calculated correction value (that is, the conductor shape is also corrected between the meander patterns by correction by linear spacing). ) (Refer to FIGS. 21A, 21B and 21C.)

また、クリアランスを確保する際に元形状以上をカットするか否かの設定については、導体形状を補正処理した後に、当該導体形状と隣り合う導体形状とのクリアランスを確保する際に、元の形状、つまり、補正前の導体形状を超えて削減してよいか否かを設定するものである。   Also, regarding the setting of whether or not to cut more than the original shape when securing the clearance, after securing the conductor shape, when securing the clearance between the conductor shape and the adjacent conductor shape, the original shape That is, it is set whether or not the conductor shape before the correction can be reduced.

つまり、チェックボックス1706bにチェックを入れない場合には、導体形状を補正処理した後に、当該導体形状と隣り合う導体形状とのクリアランスを確保する際に、元の形状以上のカットを許可しない、つまり、クリアランスを確保できないままの状態とするが、元形状を削減しない範囲で、所定の比率(例えば、50:50)で当該導体形状と隣り合う導体形状とを削減してクリアランスを確保するものである。   In other words, when the check box 1706b is not checked, when the clearance between the conductor shape and the adjacent conductor shape is ensured after the conductor shape is corrected, the cutting beyond the original shape is not permitted. The clearance is not secured, but the clearance is secured by reducing the conductor shape and the adjacent conductor shape at a predetermined ratio (for example, 50:50) within a range where the original shape is not reduced. is there.

一方、チェックボックス1706bにチェックを入れた場合には、ランドを選択するチェックボックス1706b−1、ラインを選択するチェックボックス1706b−2、面を選択するチェックボックス1706b−3のチェックが可能となり、ランド、ライン、面を少なくとも1つ選択する。すると、導体形状を補正処理した後に、当該導体形状と隣り合う導体形状とのクリアランスを確保するために、所定の比率(例えば、50:50)で当該導体形状と隣り合う導体形状とを削減し、このとき、各導体の元形状の削減を行って、つまり、補正前の導体形状を超えた削減を行って、クリアランスを確保するようにするものである(図21(d)(e)を参照する。)。   On the other hand, when the check box 1706b is checked, the check box 1706b-1 for selecting a land, the check box 1706b-2 for selecting a line, and the check box 1706b-3 for selecting a face can be checked. Select at least one line or face. Then, after the conductor shape is corrected, in order to secure a clearance between the conductor shape and the adjacent conductor shape, the conductor shape and the adjacent conductor shape are reduced at a predetermined ratio (for example, 50:50). At this time, the original shape of each conductor is reduced, that is, the reduction beyond the conductor shape before correction is performed to secure the clearance (FIGS. 21D and 21E). refer.).

また、面のマイナス補正を行うか否かの設定については、ランド、ラインの補正後の形状を保持したまま、クリアランスを確保する場合に指定するものである。即ち、面と隣り合うランドまたはラインを、ランドまたはラインの補正後の導体形状を保持したまま、つまり、面:ランド、ラインを100:0の比率で削減する設定を行うものである。   In addition, the setting of whether or not to perform the minus correction of the surface is specified when the clearance is ensured while the corrected shape of the land and line is maintained. That is, the land or line adjacent to the surface is set so as to retain the conductor shape after correcting the land or line, that is, the surface: land, line is reduced at a ratio of 100: 0.

具体的には、チェックボックス1706dにチェックを入れない場合には、導体形状を補正処理した後に、当該導体形状と隣り合う導体形状とのクリアランス値を確保する際に、各導体を所定の比率(例えば、50:50)で削減することとなり、チェックボックス1706dにチェックを入れた場合には、導体形状を補正処理した後に、当該導体形状と隣り合う導体形状とのクリアランス値を確保する際に、面のみを削減する(図22(a)(b)を参照する。)   Specifically, when the check box 1706d is not checked, each conductor is set to a predetermined ratio (when a clearance value between the conductor shape and the adjacent conductor shape is secured after the conductor shape is corrected). For example, when the check box 1706d is checked, when the clearance shape between the conductor shape and the adjacent conductor shape is secured after the check box 1706d is checked, Only the surface is reduced (see FIGS. 22A and 22B).

その際、面の補正前の導体形状を削ってでもクリアランスを確保する場合、チェックボックス1706b−3をチェックすることとなる。   At that time, when the clearance is ensured even if the conductor shape before the surface correction is cut, the check box 1706b-3 is checked.

つまり、面のマイナス補正だけでは、クリアランスが確保できなかった場合、上記したクリアランスを確保する際に元形状以上をカットするか否かの設定と組み合わせてクリアランスを確保する処理がなされることとなる。   In other words, if the clearance cannot be secured only by the minus correction of the surface, the clearance is secured in combination with the above-described setting whether to cut the original shape or more when securing the clearance. .

なお、面のマイナス補正を行うか否かの設定においては、ランド−面間、ライン−面間のクリアランスを確保する場合のみが対象となるものであって、ランド−ランド間、ライン−ライン間、ランド−ライン間のクリアランスを確保する際に、補正前の導体形状以上に削減するか否かは、面のマイナス補正を行うか否かの設定とは関係がない。
It should be noted that the setting of whether or not to negatively correct the surface is only applicable when the clearance between the land and the surface and between the line and the surface is ensured, and between the land and the land and between the line and the line. When securing the clearance between the land and the line, whether or not to reduce more than the conductor shape before correction has nothing to do with the setting of whether or not negative correction of the surface is performed.

なお、こうした「リニアスペーシング」項目1706における各種オプション設定のうち、ライン/面自身をクリアランス設計の対象にするか否かの設定については、補正内容設定部64において設定されるものであり、クリアランスを確保する際に元形状以上のカットを許可するか否かの設定および面のマイナス補正をするか否かの設定については、マイナス補正許諾設定部68において設定されるものであり、設定された内容は、エッチングパターン作成処理部58において補正されるものである。
Of the various option settings in the “linear spacing” item 1706, the setting as to whether or not the line / surface itself is the target of clearance design is set in the correction content setting unit 64, and the clearance The setting of whether or not to allow cutting of the original shape or more and the setting of whether or not to negatively correct the surface when securing the image is set in the negative correction permission setting unit 68. The contents are corrected by the etching pattern creation processing unit 58.

次に、各種オプション設定として「イコールスペーシング」項目における設定を行う(ステップS1014)。   Next, settings in the “equal spacing” item are performed as various option settings (step S1014).

このステップS1014の処理において、オプション設定ウインドウ1702に表示される「イコールスペーシング」項目1708に表示された補正の内容について設定を行う。以下、「イコールスペーシング」項目1708について設定する補正の内容について説明する。   In the process of step S1014, the correction content displayed in the “equal spacing” item 1708 displayed in the option setting window 1702 is set. Hereinafter, the contents of correction set for the “equal spacing” item 1708 will be described.

この「イコールスペーシング」項目1708においては、補正比率設定ボタン1708aのみ設けられている。   In this “equal spacing” item 1708, only a correction ratio setting button 1708a is provided.

この補正比率設定は、イコールスペーシング補正において、クリアランスを確保する際、つまり、導体形状を補正処理した後に、当該導体形状と隣り合う導体形状とのクリアランスを確保する際に、各導体形状を削減する比率たる補正比率について、導体形状のサイズや導体の属性によらず同一比率で補正するのか、導体形状のサイズの比率によって補正比率を変更するのかを設定したり、導体の属性の組み合わせに応じた補正比率を設定するものである。   This correction ratio setting reduces each conductor shape when securing clearance in equal spacing correction, that is, when securing the clearance between the conductor shape and the adjacent conductor shape after correcting the conductor shape. Set the correction ratio, which is the ratio to be corrected, to the same ratio regardless of the conductor shape size and conductor attributes, or to change the correction ratio according to the conductor shape size ratio, or according to the combination of conductor attributes The correction ratio is set.

なお、導体形状のサイズとは、導体がランドの場合にはランドの直径の長さであり、導体がラインの場合にはライン幅の長さのことである。   The size of the conductor shape is the length of the land diameter when the conductor is a land, and the length of the line width when the conductor is a line.

まず、補正比率設定ボタン1708aをクリックすると、補正比率設定ウインドウ2402が表示される(図23(a)を参照する。)。   First, when the correction ratio setting button 1708a is clicked, a correction ratio setting window 2402 is displayed (see FIG. 23A).

表示された補正比率設定ウインドウ2402において、ランド−ランド間(図23(a)ではランド:ランドで示されている。)の補正比率を設定するランド−ランド間補正比率選択プルダウン2404aにより、ランド−ランド間の補正比率をランド同士のサイズに関係なく同一比率により削減する「同一比率で補正」またはランド−ランド間の補正比率をランド同士のサイズの比率で補正する「サイズの比率で補正」を選択する(図23(b)を参照する。)。   In the displayed correction ratio setting window 2402, a land-land correction ratio selection pull-down 2404a for setting a correction ratio between land and land (in FIG. 23A, indicated by land: land) is used to select a land-land. "Correction with the same ratio" to reduce the correction ratio between lands by the same ratio regardless of the size between lands or "Correction with the ratio of size" to correct the correction ratio between lands and land with the ratio of the sizes between lands Select (refer to FIG. 23B).

また、ライン−ライン間(図23(a)ではライン:ラインで示されている。)の補正比率を設定するライン−ライン間補正比率設定プルダウン2402bにより、ライン−ライン間の補正比率をライン同士のサイズに関係なく同一比率による削減する「同一比率で補正」またはライン−ライン間の補正比率をライン同士のサイズの比率で補正する「サイズの比率で補正」を選択する(図23(b)を参照する。)。   Further, the line-to-line correction ratio is set by a line-to-line correction ratio setting pull-down 2402b for setting the correction ratio between the lines (in FIG. 23A, indicated by lines: lines). “Correction with the same ratio” to reduce by the same ratio regardless of the size of the line, or “Correction with the ratio of size” to correct the correction ratio between the lines to the ratio of the sizes of the lines (FIG. 23B). To see.)

つまり、こうした設定により、ランド−ランド間およびライン−ライン間においては、「同一比率で補正」を選択した場合には、サイズに関係なく各ランド、各ラインから同一の比率で補正後の導体形状が削減されることとなる。一方、「サイズの比率で補正」を選択した場合には、例えば、ランドAとランドAの2倍のサイズのランドBとの比率補正を行うときでは、ランドAにおける削減量を1とするとランドBの削減量は2となり、サイズが大きいほどより大きな削減量で補正後の導体形状が削減されることとなる。   In other words, with this setting, when “Correction at the same ratio” is selected between land and land and between line and line, the conductor shape after correction at the same ratio from each land and line regardless of size. Will be reduced. On the other hand, when “correction by size ratio” is selected, for example, when the ratio correction between land A and land B that is twice the size of land A is performed, if the reduction amount in land A is 1, The reduction amount of B is 2, and the corrected conductor shape is reduced by a larger reduction amount as the size is larger.

このため、こうした設定によりサイズが小さいランドやライン幅が細いラインを優先して太く補正することができるようになる(図23(d)(e)を参照する。)。   For this reason, a land having a small size or a line having a narrow line width can be preferentially corrected by such setting (see FIGS. 23D and 23E).

また、表示された補正比率設定ウインドウ2402においてランド−ライン間、ライン−面間、ランド−面間において、それぞれの導体の属性の組み合わせに応じた補正比率を設定することができる。   In the displayed correction ratio setting window 2402, correction ratios according to combinations of attributes of the respective conductors can be set between land-line, line-plane, and land-plane.

ランド−ライン(図23(a)(c)においてはランド:ラインと示されている。)間の補正比率を設定する場合には、ランド補正比率入力ボックス2404aにランドの補正比率を入力すると、入力したランドの補正比率に応じてラインの補正比率が決定し、ライン−面(図23(a)(c)においてはライン:面と示されている。)間の補正比率を設定する場合には、ライン補正比率入力ボックス2404bにラインの補正比率を入力すると、入力したラインの補正比率に応じて面の補正比率が決定し、ランド−面(図23(a)(c)においてはランド:面と示されている。)間の補正比率を設定する場合には、ランド補正比率入力ボックス2404cにランドの補正比率を入力すると、入力したラインの補正比率に応じて面の補正比率が決定する(図23(c)を参照する。)。   When setting the correction ratio between the land and the line (in FIG. 23 (a) and (c), indicated as land: line), when the land correction ratio is input to the land correction ratio input box 2404a, When the correction ratio of the line is determined according to the input correction ratio of the land, and the correction ratio between the line and the plane (shown as line: plane in FIGS. 23A and 23C) is set. When the line correction ratio is input to the line correction ratio input box 2404b, the surface correction ratio is determined in accordance with the input line correction ratio, and the land-plane (in FIG. 23A and FIG. 23C, land: In the case of setting the correction ratio between the two, if the land correction ratio is input to the land correction ratio input box 2404c, the correction ratio of the surface is set according to the input line correction ratio. There is determined (refer to FIG. 23 (c).).

こうして導体の属性の組み合わせによる補正比率を決定すると、設定した補正比率に基づいて、クリアランスを確保するように、補正後の導体形状を削減するものである(図23(f)(g)(h)を参照する。)。
When the correction ratio based on the combination of conductor attributes is determined in this way, the corrected conductor shape is reduced so as to ensure clearance based on the set correction ratio (FIGS. 23F, 23G, 23H). ).)

そして、上記したステップS506の設定処理による各種の設定が完了すると、次に、ステップS506の設定処理により設定した内容に基づいて、エッチングパターン作成処理部58において、導体パターンのアウトライン形状に基づいて、導体パターンを構成する導体の導体形状を補正してエッチングパターンを作成するエッチングパターン作成処理を行う(ステップS508)。
Then, when the various settings by the setting process of step S506 described above are completed, next, based on the contents set by the setting process of step S506, in the etching pattern creation processing unit 58, based on the outline shape of the conductor pattern, Etching pattern creation processing is performed to correct the conductor shape of the conductors constituting the conductor pattern to create an etching pattern (step S508).

ここで、図24のフローチャートには、このステップS508の処理におけるエッチングパターン作成処理の詳細な内容が示されており、このエッチングパターン作成処理においては、まず、通常ルール、ネットルール、部品内ルールおよびルールズバイエリアの4つの領域内における補正ルールのうち、最も優先順位の高い対象領域内における補正ルールを選択する(ステップS2402)。   Here, the flowchart of FIG. 24 shows the detailed contents of the etching pattern creation process in the process of step S508. In this etching pattern creation process, first, the normal rule, the net rule, the in-part rule, Of the correction rules in the four areas of the rules-by area, the correction rule in the target area having the highest priority is selected (step S2402).

即ち、このステップS2402の処理においては、設定処理におけるステップS1002の処理において設定された対象領域の優先順位に基づいて、最も優先順位の高い対象領域に設定される補正ルールを選択するものである。   That is, in the process of step S2402, the correction rule set in the target area with the highest priority is selected based on the priority order of the target area set in the process of step S1002 in the setting process.

次に、選択した補正ルールに設定された補正手法がリニアスペーシングであるか否かの判断を行う(ステップS2404)。   Next, it is determined whether or not the correction method set in the selected correction rule is linear spacing (step S2404).

即ち、このステップS2404の判断処理においては、設定処理におけるステップS1004において設定された各対象領域における補正ルールに基づいて、当該対象領域の補正ルールを設定する上で選択した補正手法がリニアスペーシングであるか否かの判断を行うものである。   That is, in the determination process of step S2404, the correction method selected in setting the correction rule for the target area based on the correction rule for each target area set in step S1004 of the setting process is linear spacing. It is determined whether or not there is.

このステップS2404の判断処理において、選択した補正ルールに設定された補正手法がリニアスペーシングであると判断された場合には、選択した補正ルールの対象領域内において、まだ補正されていない導体の属性を選択する(ステップS2406)。   If it is determined in step S2404 that the correction method set in the selected correction rule is linear spacing, the attributes of conductors that have not been corrected in the target area of the selected correction rule. Is selected (step S2406).

このステップS2406の処理においては、例えば、通常ルールにおいて図13(a)に示すように補正ルールが設定されていたとすると、名詞入力欄1212aに入力されたランド、ライン、面のうちから、まだ補正処理を行っていない導体の属性を選択する。具体的には、ランド、ライン、面のうち、まだ何れも補正処理を行っていない場合には、ランド、ライン、面のうちのいずれか1つを選択し、ランド、ライン、面のうち、ランドについて補正処理が終了し、ラインと面とが補正処理を行っていない場合には、ラインおよび面のうちのどちらか1つを選択し、ランド、ライン、面のうち、ランドおよびラインについて補正処理が終了し、面のみ補正処理を行っていない場合には、面を選択するものである。   In the process of step S2406, for example, if the correction rule is set as shown in FIG. 13A in the normal rule, the correction is still performed from the land, line, and surface input in the noun input field 1212a. Select the attributes of conductors that have not been processed. Specifically, if none of the lands, lines, and surfaces has been corrected yet, select one of the lands, lines, and surfaces, and select the lands, lines, and surfaces. When the correction process is completed for the land and the line and the surface are not corrected, one of the line and the surface is selected, and the land and the line are corrected among the land, the line, and the surface. When the processing is finished and only the surface is not corrected, the surface is selected.

補正されていない導体の属性を選択した後に、選択した導体の属性のうち、まだ補正されていない導体を選択する(ステップS2408)。   After selecting an uncorrected conductor attribute, a conductor that has not been corrected is selected from the selected conductor attributes (step S2408).

即ち、ステップS2408の処理においては、例えば、図13(a)に示すように補正ルールが設定され、ステップS2406の処理においてランドが選択されたとすると、電子基板全体において形成されるランドの中から、まだ補正処理を行っていないランドを選択するものである。   That is, in the process of step S2408, for example, when a correction rule is set as shown in FIG. 13A and a land is selected in the process of step S2406, the land is formed from the lands formed on the entire electronic substrate. A land that has not yet been corrected is selected.

そして、ステップS2408の処理において、まだ補正されていない導体を選択すると、次に、ステップS2408の処理において選択した導体と隣り合う導体をすべて選択する(ステップS2410)。   If a conductor that has not yet been corrected is selected in the process of step S2408, then all the conductors adjacent to the conductor selected in the process of step S2408 are selected (step S2410).

ステップS1004の処理においてステップS2406の処理で選択した導体の属性に対して設定したリニアルールから一次関数による計算式を作成する(ステップS2412)。   In the process of step S1004, a calculation formula using a linear function is created from the linear rule set for the attribute of the conductor selected in the process of step S2406 (step S2412).

このステップS2412の処理においては、ステップS1004の処理において設定したリニアルールから一次関数による計算式を作成するものであって、例えば、図12に示すように、クリアランス値20のときに補正値が4、クリアランス値50のときに補正値が7、クリアランス値100のときに補正値が9.5の場合には、クリアランス値が0〜20のときには、y=0.2xが導き出され、クリアランス値20〜50にときには、y=0.1x+2が導き出され、クリアランス値50〜100のときには、y=0.05x+4.5が導き出され、クリアランス値100を超えるときには、y=9.5が導き出される。なお、この計算式においては、yが補正値であり、xがクリアランス値となる。   In the process of step S2412, a calculation formula by a linear function is created from the linear rule set in the process of step S1004. For example, as shown in FIG. When the correction value is 7 when the clearance value is 50 and the correction value is 9.5 when the clearance value is 100, y = 0.2x is derived when the clearance value is 0 to 20, and the clearance value is 20 When ˜50, y = 0.1x + 2 is derived. When the clearance value is 50 to 100, y = 0.05x + 4.5 is derived. When the clearance value 100 is exceeded, y = 9.5 is derived. In this calculation formula, y is a correction value and x is a clearance value.

その後、ステップS2408の処理において選択した導体において複数の計測ポイントを設定する(ステップS2414)。   Thereafter, a plurality of measurement points are set in the conductor selected in the process of step S2408 (step S2414).

このステップS2414の処理においては、ステップS2408の処理において選択した導体において、予め設定された間隔で計測ポイントを設定することとなる。   In the process of step S2414, measurement points are set at predetermined intervals in the conductor selected in the process of step S2408.

こうした計測ポイントは、図25(a)(b)(c)に示すように、アウトライン化された導体形状に対して設けられるものであり、隣り合う導体とのクリアランスを測定するためのポイントであって、この計測ポイントの設定は、予め設定された間隔(この間隔は、ステップS1008において設定したクリアランス計測ピッチであり、以下、このクリアランス計測ピッチのことを、単に「計測ピッチ」と適宜に称することとする。)で導体形状のアウトライン上に設定される。   As shown in FIGS. 25 (a), (b), and (c), these measurement points are provided for the outline of the conductor shape, and are points for measuring the clearance between adjacent conductors. The measurement point is set at a preset interval (this interval is the clearance measurement pitch set in step S1008, and hereinafter, this clearance measurement pitch is simply referred to as “measurement pitch” as appropriate. Is set on the outline of the conductor shape.

また、こうした計測ポイントは、導体形状のアウトラインにおいて、各線分や各円弧毎に、支点から終点に向かって所定の方向に順番に配設されるものである。具体的には、例えば、図26(a)(b)(c)に示すように、計測ポイントは、ラインのアウトライン上を所定の方向に順番に配設され、線分Aでは線分Aの始点P1から所定の方向に線分Aの終点P2まで予め設定された計測ピッチで等間隔に配設され、次いで、円弧Aにおいて円弧Aの始点P3から所定の方向に円弧Aの終点P4まで予め設定された計測ピッチで等間隔に配設され、次いで、線分Bにおいて線分Bの始点P5から所定の方向に線分Bの終点P6まで予め設定された計測ピッチで等間隔に配設される。   Further, such measurement points are sequentially arranged in a predetermined direction from the fulcrum to the end point for each line segment or each arc in the conductor-shaped outline. Specifically, for example, as shown in FIGS. 26 (a), (b), and (c), the measurement points are arranged in order in a predetermined direction on the outline of the line. From the start point P1 to the end point P2 of the line segment A in a predetermined direction, they are arranged at equal intervals at a preset measurement pitch. Arranged at equal intervals at the set measurement pitch, and then arranged at equal intervals at a preset measurement pitch from the start point P5 of the line segment B to the end point P6 of the line segment B in the predetermined direction. The

このため、線分Aにおける最後の計測ポイントと円弧Aの始点P3における計測ポイントとの間隔、円弧Aにおける最後の計測ポイントと線分Bの始点P5における計測ポイントとの間隔は、計測ピッチ以下のピッチとなる。   For this reason, the interval between the last measurement point in the line segment A and the measurement point at the start point P3 of the arc A, and the interval between the last measurement point in the arc A and the measurement point at the start point P5 of the line segment B is equal to or less than the measurement pitch. It becomes pitch.

そして、ステップS2414の処理において設定した計測ポイントのうちで、まだ補正ポイントを作成していない計測ポイントを選択する(ステップS2415)。   Then, a measurement point for which a correction point has not yet been created is selected from the measurement points set in the process of step S2414 (step S2415).

このステップS2415の処理においては、ステップS2414の処理において設定した複数の計測ポイントのうち、まだ補正処理を行っておらず、計測ポイントを補正して移動させた補正ポイントを作成していない計測ポイントを選択するものである。   In the process of step S2415, among the plurality of measurement points set in the process of step S2414, a measurement point that has not yet been corrected and has not created a correction point that has been moved by correcting the measurement point is created. To choose.

その後、ステップS2415の処理において選択した計測ポイントと最も近くに位置する隣り合う導体までの最短距離を計測する(ステップS2416)。   Thereafter, the shortest distance to the adjacent conductor positioned closest to the measurement point selected in step S2415 is measured (step S2416).

このステップS2416の処理においては、ステップS2415の処理で選択した計測ポイントと最も近い位置に位置する導体までの最短クリアランスを計測する(計測した最短クリアランスの値は最小クリアランス値とする。)ものであって(図27(a)を参照する。)、この際、ステップS2415の処理で選択した測定ポイントから計測される最短クリアランスが当該測定ポイントが設けられた導体形状と交差するような場合には、こうした最短クリアランスは測定対象とせず、ステップS2415の処理で選択した計測ポイントが設けられた導体形状と交差することのない最短クリアランスを測定対象とする(図27(b)を参照する。)。   In the process of step S2416, the shortest clearance to the conductor located closest to the measurement point selected in the process of step S2415 is measured (the measured value of the shortest clearance is the minimum clearance value). (Refer to FIG. 27A). At this time, when the shortest clearance measured from the measurement point selected in the process of step S2415 intersects the conductor shape provided with the measurement point, Such a shortest clearance is not a measurement target, and a shortest clearance that does not intersect the conductor shape provided with the measurement point selected in step S2415 is a measurement target (see FIG. 27B).

次に、計測した最小クリアランス値をステップS2412の処理で作成した計算式に代入し、補正値を算出し、算出した補正値分だけ計測ポイントを移動し、補正ポイントを作成する。(ステップS2418)。   Next, the measured minimum clearance value is substituted into the calculation formula created in step S2412, a correction value is calculated, the measurement point is moved by the calculated correction value, and a correction point is created. (Step S2418).

このステップS2418の処理においては、ステップS2416の処理において算出した最小クリアランス値を、ステップS2412の処理で作成し、算出した最小クリアランス値に対応した計算式に代入し、補正値を算出する。さらに、計測ポイントを、当該計測ポイントが位置する辺に対して垂直方向に補正値分だけ、当該計測ポイントが設けられた導体形状の外側に移動させて補正ポイントを作成する。なお、計測ポイントが位置する辺が曲線の場合には、当該計測ポイントにおける接線に対して垂直方向に計測ポイントを移動させるようにする(図27(c)を参照する。)。   In the process of step S2418, the minimum clearance value calculated in the process of step S2416 is created in the process of step S2412 and is substituted into the calculation formula corresponding to the calculated minimum clearance value to calculate the correction value. Further, the correction point is created by moving the measurement point to the outside of the conductor shape provided with the measurement point by a correction value in the direction perpendicular to the side where the measurement point is located. If the side where the measurement point is located is a curve, the measurement point is moved in the direction perpendicular to the tangent at the measurement point (see FIG. 27C).

そして、ステップS2418の処理によりステップS2415の処理で選択した計測ポイントから補正ポイントを作成した後、ステップS2414の処理で設定した計測ポイントのうち、まだ補正ポイントを作成していない計測ポイントがあるか否かの判断を行う(ステップS2420)。   Then, after a correction point is created from the measurement point selected in the process of step S2415 by the process of step S2418, there is a measurement point for which a correction point has not yet been created among the measurement points set in the process of step S2414. Is determined (step S2420).

このステップS2420の判断処理において、ステップS2414の処理で設定した計測ポイントのうち、まだ補正ポイントを作成していない計測ポイントがあると判断された場合には、ステップS2415の処理に戻り、まだ補正ポイントを作成していない計測ポイントを選択する処理を行い、ステップS2416の処理以降の処理へ進む。   In the determination process of step S2420, when it is determined that there is a measurement point for which a correction point has not yet been created among the measurement points set in the process of step S2414, the process returns to the process of step S2415, and the correction point is not yet changed. The process which selects the measurement point which has not created is performed, and it progresses to the process after the process of step S2416.

一方、ステップS2420の判断処理において、ステップS2414の処理で設定した計測ポイントのうち、まだ補正ポイントを作成していない計測ポイントがないと判断された場合には、各補正ポイントを結び補正後の導体形状を生成する(ステップS2422)。   On the other hand, if it is determined in step S2420 that there is no measurement point that has not yet been created among the measurement points set in step S2414, the corrected conductors are connected by connecting the correction points. A shape is generated (step S2422).

即ち、このステップS2422の処理においては、隣接するステップS2418の処理により作成された補正ポイントを線分で結ぶことにより、補正後の導体形状を生成するものである(図28を参照する。)。   That is, in the process of step S2422, the corrected conductor shape is generated by connecting the correction points created by the process of adjacent step S2418 with line segments (see FIG. 28).

その後、生成した補正後の導体形状に対して、一直線上の構成点(補正ポイントに相当する。)の削除や連続する微線分を円弧化するなどの処理を行いデータの軽量化を図る(ステップS2424)。   Thereafter, the generated conductor shape after correction is subjected to processing such as deletion of constituent points on a straight line (corresponding to correction points) and arcing of continuous fine line segments to reduce data weight ( Step S2424).

ステップS2424の処理において生成した補正後の導体形状のデータの軽量化がなされると、次に、ステップS2406の処理において設定した導体の属性のうち、まだ補正されていない導体があるか否かの判断を行う(ステップS2426)。   If the corrected conductor shape data generated in the process of step S2424 is reduced in weight, next, whether or not there is a conductor that has not been corrected among the conductor attributes set in the process of step S2406. A determination is made (step S2426).

つまり、このステップS2426の判断処理においては、ステップS2406の処理において設定した導体の属性がランドの場合には、まだ補正がなされていないランドがあるか否かの判断を行うものである。   That is, in the determination process of step S2426, if the conductor attribute set in the process of step S2406 is a land, it is determined whether there is a land that has not been corrected yet.

このステップS2426の判断処理において、ステップS2406の処理において設定した導体の属性のうち、まだ補正されていない導体があると判断された場合には、ステップS2408の処理に戻り、まだ補正されていない導体を選択し、ステップS2410の処理以降の処理に進む。   If it is determined in step S2426 that there is an uncorrected conductor among the conductor attributes set in step S2406, the process returns to step S2408, and the conductor has not been corrected yet. Is selected, and the process proceeds to the process after step S2410.

一方、ステップS2426の判断処理において、ステップS2406の処理において設定した導体の属性のうち、もう補正されていない導体がないと判断された場合には、ステップS2402の処理で選択した補正ルールにおいて、まだ補正されていない導体の属性があるか否かの判断を行う(ステップS2428)。   On the other hand, in the determination process of step S2426, when it is determined that there is no conductor that has not been corrected among the conductor attributes set in the process of step S2406, the correction rule selected in the process of step S2402 still It is determined whether or not there is an uncorrected conductor attribute (step S2428).

このステップS2428の判断処理において、ステップS2402の処理において選択した補正ルールの対象領域内において、まだ補正されていない導体の属性があると判断された場合には、ステップS2406の処理に戻り、ステップS2402の処理において選択した補正ルールの対象領域内において、まだ補正されていない導体の属性を選択し、ステップS2408の処理以降の処理に進む。   If it is determined in step S2428 that there is a conductor attribute that has not been corrected in the target region of the correction rule selected in step S2402, the process returns to step S2406, and step S2402 is performed. In the target area of the correction rule selected in the process of (2), the attribute of the conductor that has not been corrected is selected, and the process proceeds to the process after step S2408.

つまり、このステップS2428の判断処理においては、ステップS2402の処理において選択した補正ルールの対象領域内において、まだラインおよび面が補正されていないと判断された場合には、ステップS2406の処理に戻り、当該ラインまたは当該面を選択してステップS2408の処理以降の処理に進むこととなる。   That is, in the determination process of step S2428, when it is determined that the line and the surface are not yet corrected in the target area of the correction rule selected in the process of step S2402, the process returns to the process of step S2406. The line or the surface is selected, and the process proceeds to the process after step S2408.

一方、ステップS2428の判断処理において、ステップS2402の処理において選択した補正ルールの対象領域内において、もう補正されていない導体の属性がないと判断された場合には、当該対象領域におけるすべての導体に対する補正後の導体形状を合成して、すべての導体形状が補正された状態の対象領域補正導体パターン形状を作成する(ステップS2434)。   On the other hand, in the determination process of step S2428, when it is determined that there are no more corrected conductor attributes in the target area of the correction rule selected in the process of step S2402, all the conductors in the target area are determined. The corrected conductor shapes are combined to create a target region corrected conductor pattern shape in which all the conductor shapes are corrected (step S2434).

即ち、このステップS2434の処理においては、図29に示すように、面312の補正後の導体形状(図29(a)を参照する。)と、面314の補正後の導体形状(図29(b)を参照する。)と、ランド314の補正後の導体形状(図29(c)を参照する。)とを合成して、対象領域補正導体パターン形状(図29(d)を参照する。)を作成する。   That is, in the process of step S2434, as shown in FIG. 29, the conductor shape after the correction of the surface 312 (see FIG. 29A) and the conductor shape after the correction of the surface 314 (FIG. 29 ( b)) and the conductor shape after correction of the land 314 (see FIG. 29C) are combined to refer to the target region corrected conductor pattern shape (FIG. 29D). ).

その後、まだ実行していない補正ルールがあるか否かの判断を行う(ステップS2436)。
Thereafter, it is determined whether there is a correction rule that has not yet been executed (step S2436).

一方、ステップS2404の判断処理において、ステップS2402の処理で選択した補正ルールの対象領域に設定されている補正手法がリニアスペーシングでない、つまり、イコールスペーシングであると判断された場合には、当該対象領域内において、すべての導体に対して、設定処理におけるステップS1004の処理において設定した補正値に基づいて対象領域補正導体パターン形状を作成する(ステップS2435)。   On the other hand, in the determination process of step S2404, if it is determined that the correction method set in the correction rule target area selected in the process of step S2402 is not linear spacing, that is, equal spacing, In the target region, target region corrected conductor pattern shapes are created for all conductors based on the correction values set in step S1004 in the setting process (step S2435).

つまり、このステップS2435の処理においては、ステップS2402の処理で選択した補正ルールの対象領域内のすべての導体に対して、ステップS1004の処理において補正値設定欄1602dに設定された補正値に基づいて対象領域補正導体パターン形状を作成する。   That is, in the process of step S2435, based on the correction value set in the correction value setting field 1602d in the process of step S1004 for all conductors in the target area of the correction rule selected in the process of step S2402. A target area correction conductor pattern shape is created.

具体的には、補正値設定欄1602dに設定された補正値分だけすべての導体形状を太らせる補正を行い補正後の導体形状を生成し、対象領域補正導体パターン形状を作成するものである。   Specifically, correction is performed to thicken all conductor shapes by the correction value set in the correction value setting field 1602d to generate a corrected conductor shape, and a target region corrected conductor pattern shape is created.

その後、ステップS2436の処理に進み、まだ実行していない補正ルールがあるか否かの判断を行う。
Thereafter, the process proceeds to step S2436, and it is determined whether there is a correction rule that has not yet been executed.

このステップS2436の判断処理において、まだ実行していない補正ルールがあると判断されると、まだ実行していない補正ルールの中で最も優先順位の高い対象領域の補正ルールを選択し(ステップS2438)、ステップS2404の判断処理に戻り、ステップS2404の処理以降の処理を行う。   If it is determined in the determination process in step S2436 that there is a correction rule that has not been executed yet, the correction rule for the target region having the highest priority among the correction rules that have not been executed yet is selected (step S2438). Then, the process returns to the determination process in step S2404, and the processes after the process in step S2404 are performed.

なお、ステップS2438の処理において選択した補正ルールの対象領域内において既に補正された導体が存在する場合、当該導体は優先順位が高い対象領域の補正ルールにより補正されているはずであるため、補正の対象から外れることとなる。つまり、優先順位の高い対象領域内において既に補正された導体に関しては、次に優先順位の高い対象領域内に当該導体形状の一部または全部が入っていたとしても、当該次に優先順位の高い対象領域内における補正において、補正の対象から外れることとなる。   If there is a conductor that has already been corrected in the target area of the correction rule selected in the process of step S2438, the conductor should have been corrected by the correction rule for the target area having a higher priority. It will be excluded from the target. In other words, for conductors that have already been corrected in the target area with the highest priority, even if part or all of the conductor shape is in the target area with the next highest priority, the next highest priority. In the correction within the target area, the correction is not performed.

なお、このステップS2438の処理においては、設定処理におけるステップS1002の処理において設定された対象領域の優先順位に基づいて、まだ実行していない補正ルールの中で、最も優先順位の高い対象領域に設定される補正ルールを選択するものである。   In the process of step S2438, based on the priority order of the target area set in the process of step S1002 in the setting process, it is set to the target area with the highest priority among the correction rules that have not yet been executed. The correction rule to be selected is selected.

一方、ステップS2436の判断処理において、もう実行していない補正ルールがないと判断されると、すべての対象領域補正導体パターン形状(つまり、通常ルールで設定された補正ルールにより補正された電子基板全体における対象領域補正導体パターン形状、ネットルールで設定された補正ルールにより補正された対象となるネットにおける対象領域補正導体パターン形状、部品内ルールで設定された補正ルールにより補正された対象となる部品が位置する領域における対象領域補正導体パターン形状、ルールズバイエリアで設定された補正ルールにより補正された対象となるエリアにおける対象領域補正導体パターン形状のことである。)を合成して、すべての導体形状が補正された状態の補正導体パターン形状を形成する(ステップS2440)。
その後、補正導体パターン形状において、まだ導体形状間(つまり、補正後の導体形状間のことである。)のクリアランスを確認していない導体形状を選択し(ステップS2442)、選択した導体形状と隣り合う導体形状との間のクリアランスが確保されているか否かの判断を行う(ステップS2444)。
On the other hand, if it is determined in step S2436 that there is no correction rule that has not been executed, all the target region correction conductor pattern shapes (that is, the entire electronic substrate corrected by the correction rule set in the normal rule). The target area correction conductor pattern shape in the target area, the target area corrected conductor pattern shape in the target net corrected by the correction rule set in the net rule, and the target part corrected by the correction rule set in the in-part rule The target area correction conductor pattern shape in the located area and the target area correction conductor pattern shape in the target area corrected by the correction rule set in the rules-by area) The corrected conductor pattern shape with the corrected is formed (step S2440).
Thereafter, in the corrected conductor pattern shape, a conductor shape for which the clearance between conductor shapes (that is, between the corrected conductor shapes) has not yet been confirmed is selected (step S2442), and adjacent to the selected conductor shape. It is determined whether a clearance between the matching conductor shapes is secured (step S2444).

このステップS2444の判断処理において、ステップS2442の処理において選択した導体形状と隣り合う導体形状との間のクリアランスが確保されていると判断されると、ステップS2442の処理に戻り、ステップS2442の処理以降の処理を行う。   In the determination process of step S2444, when it is determined that the clearance between the conductor shape selected in the process of step S2442 and the adjacent conductor shape is secured, the process returns to step S2442, and the process after step S2442 is performed. Perform the process.

一方、ステップS2444の判断処理において、ステップS2442の処理において選択した導体形状と隣り合う導体形状との間のクリアランスが確保されていないと判断されると、ステップS2442の処理において選択した導体形状が存在する最も優先順位の高い対象領域の補正ルールにおける補正手法がリニアスペーシングであるか否かの判断を行う(ステップS2445)。   On the other hand, if it is determined in step S2444 that the clearance between the conductor shape selected in step S2442 and the adjacent conductor shape is not secured, the conductor shape selected in step S2442 exists. It is determined whether or not the correction method in the correction rule for the target area with the highest priority is linear spacing (step S2445).

ここで、例えば、ルールズバイエリア、部品内ルール、ネットルール、通常ルールの順で補正ルールの優先順位が低くなる(つまり、指定したエリア、指定した部品内、指定したネット、電子基板全体の順で対象領域の優先順位が低くなることである。)ものとするとともに、ステップS2442の処理において選択した導体形状が指定した部品内(部品内ルールに対応する領域)および指定したエリア(ルールズバイエリアに対応する領域)に存在するものとすると、ステップS2445の処理においては、当該導体形状が存在する最も優先順位の高い対象領域の補正ルールたるルールズバイエリアにおける補正手法がリニアスペーシングであるか否かの判断がなされるものである。   Here, for example, the priority of the correction rule is lower in the order of rules-by-area, in-part rule, net rule, and normal rule (that is, in the order of the specified area, the specified part, the specified net, and the entire electronic board). And the priority of the target area is lowered.) In addition, the conductor shape selected in the process of step S2442 is within the specified part (area corresponding to the rule in the part) and the specified area (rules-by area). In the processing of step S2445, whether or not the correction method in the rules-by area, which is the correction rule of the highest priority target region in which the conductor shape exists, is linear spacing. Judgment is made.

このステップS2445の判断処理において、ステップS2442の処理において選択した導体形状が存在する対象領域の補正ルールにおける補正手法がリニアスペーシングであると判断された場合には、設定処理のステップS1012の処理において設定した、クリアランスを確保する際に、元形状以上のカットを許可するか否かの設定と、面のマイナス補正を行うか否かの設定とにおいて、元形状、つまり、補正前の導体形状を削減して補正を行うというマイナス補正の許可がなされているか否かの判断を行う(ステップS2446)。   In the determination process of step S2445, when it is determined that the correction method in the correction rule for the target region where the conductor shape selected in the process of step S2442 is linear spacing, the process of step S1012 of the setting process is performed. When securing the set clearance, the original shape, that is, the conductor shape before correction, is set according to the setting of whether to allow cutting more than the original shape and whether to perform negative correction of the surface. Judgment is made as to whether or not minus correction is permitted to be corrected by reduction (step S2446).

つまり、このステップS2446の判断処理においては、クリアランスを確保する際に、元形状以上のカットを許可するか否かを設定するチェックボックス1706bおよび面のマイナス補正を行うか否かを設定するチェックボックス1706dにチェックが入っているか否かの判断がなされる。なお、チェックボックス1706dのチェックはマイナス補正に必須ではなく、バリエーションとして組み合わせ可能なものである。   In other words, in the determination process of step S2446, when securing the clearance, a check box 1706b for setting whether or not to allow cutting of the original shape or more and a check box for setting whether or not negative correction of the surface is performed. A determination is made as to whether 1706d is checked. Note that the check in the check box 1706d is not essential for the minus correction, and can be combined as a variation.

ここで、通常、導体形状間のクリアランスを確保するには、すべての対象領域における導体パターンにおける各導体を補正して補正導体パターン形状を作成し、作成した補正導体パターン形状においてクリアランスを確保するために、クリアランスが確保されていない導体形状間において所定の比率(例えば、50:50であり、こうした比率は予め設定されているものである。)に基づき、当該導体形状の属性に応じて対象となる各導体形状を削減するものである(図30(a)(b)(c)(d)を参照する。)。   Here, normally, in order to ensure the clearance between the conductor shapes, to correct each conductor in the conductor pattern in all target regions, create a corrected conductor pattern shape, and to secure the clearance in the created corrected conductor pattern shape In addition, based on a predetermined ratio (for example, 50:50, such a ratio is set in advance) between conductor shapes for which clearance is not ensured, the target shape is determined according to the attribute of the conductor shape. (See FIGS. 30 (a), (b), (c), and (d)).

ところが、このステップS2446の判断処理において、マイナス補正が許可されていると判断されると、クリアランスを確保するために対象となる各導体形状を削減する際に、導体形状の削減量が大きく、補正前の導体形状を超えて削減しなければならない部分に対して、設定処理のステップS1012の処理において設定された設定の内容に基づいてマイナス補正をしながら対象となる各導体形状を削減する(ステップS2448)。   However, if it is determined in step S2446 that the negative correction is permitted, the reduction amount of the conductor shape is large when the target conductor shape is reduced in order to secure the clearance. With respect to a portion that must be reduced beyond the previous conductor shape, each conductor shape to be targeted is reduced while performing a negative correction based on the setting content set in the process of step S1012 of the setting process (step S2448).

具体的には、ステップS1012の処理において、面のマイナス補正を行う設定がなされていると、図31(a)(b)に示すように、面において補正前の導体形状を超えて補正後の導体形状が形成されている。   Specifically, in the process of step S1012, if the setting for performing negative correction of the surface is made, as shown in FIGS. 31 (a) and 31 (b), the surface after the correction is corrected beyond the conductor shape before correction. A conductor shape is formed.

そして、対象となる導体形状間のクリアランスを確保した後に、補正導体パターン形状において、まだクリアランスの確認を行っていない導体形状があるか否かを判断する(ステップS2450)。   Then, after ensuring the clearance between the target conductor shapes, it is determined whether or not there is a conductor shape for which the clearance has not yet been confirmed in the corrected conductor pattern shape (step S2450).

また、ステップS2446の判断処理において、マイナス補正が許可されていないと判断されると、クリアランスを確保するために対象となる各導体形状を削減する際に、導体形状の削減量が大きく、補正前の導体形状を超えて削減しなければならない部分に対して、補正前の導体形状を超えて削減することのない範囲、つまり、補正前の導体形状と同形状になるまでを限度に対象となる導体形状を削減し(ステップS2452)、その後、ステップS2450の処理に進む。
If it is determined in step S2446 that the minus correction is not permitted, the amount of reduction in the conductor shape is large when reducing each of the target conductor shapes in order to secure the clearance. For parts that must be reduced beyond the conductor shape, the range that does not reduce beyond the conductor shape before correction, that is, up to the same shape as the conductor shape before correction The conductor shape is reduced (step S2452), and then the process proceeds to step S2450.

一方、ステップS2445の判断処理において、ステップS2442の処理において選択した導体形状が存在する対象領域の補正ルールにおける補正手法がリニアスペーシングでない、つまり、イコールスペーシングであると判断された場合には、設定処理のステップS1014の処理において設定した比率補正設定の内容に基づき、当該導体形状の属性と隣り合う導体形状における属性とに応じて各導体形状が削減される(ステップS2453)。   On the other hand, in the determination process of step S2445, if it is determined that the correction method in the correction rule of the target region where the conductor shape selected in the process of step S2442 is not linear spacing, that is, equal spacing, Based on the content of the ratio correction setting set in step S1014 of the setting process, each conductor shape is reduced according to the attribute of the conductor shape and the attribute of the adjacent conductor shape (step S2453).

具体的には、対象となる導体形状がランドとラインとの場合には、ステップS1014の処理における比率補正設定でランド:ラインの補正比率の設定が「50:50」であれば、補正後のランド形状と補正後のライン形状とから同じ削減量で削減されてクリアランス確保後のランド形状とライン形状とを作成することとなる。(図32(a)(b)を参照する。)。   Specifically, when the target conductor shape is a land and a line, if the land: line correction ratio is set to “50:50” in the ratio correction setting in the process of step S1014, the corrected The land shape and the line shape after securing the clearance are created by the same reduction amount from the land shape and the corrected line shape. (See FIGS. 32A and 32B.)

また、ランド:ラインの補正比率の設定が「30:70」であれば、補正後のランド形状から3割、補正後のライン形状から7割削減されてクリアランス確保後のランド形状とライン形状とを作成し(図32(c)を参照する。)、また、ランド:ラインの補正比率の設定が「70:30」であれば、補正後のランド形状から7割、補正後のライン形状から3割削減されてクリアランス確保後のランド形状とライン形状とを作成することとなる(図32(d)を参照する。)。   If the land: line correction ratio is set to “30:70”, the land shape and line shape after securing the clearance are reduced by 30% from the corrected land shape and 70% from the corrected line shape. (See FIG. 32C), and if the land: line correction ratio is set to “70:30”, 70% from the corrected land shape, and from the corrected line shape. The land shape and the line shape after securing the clearance by 30% are created (refer to FIG. 32D).

さらに、対象となる導体形状がランドとランドとの場合には、ステップS1014の処理における比率補正設定でランド:ランドの補正比率の設定が「同一比率で補正」であれば、補正後のランド形状からサイズに関係なく同じ削減量で削減されて2つの補正後のランド形状のクリアランスを確保することとなる(図33(a)を参照する。)。   Further, when the target conductor shape is a land and a land, if the land / land correction ratio is set to “correct with the same ratio” in the ratio correction setting in the process of step S1014, the corrected land shape Therefore, the two corrected land-shaped clearances are ensured by the same reduction amount regardless of the size (see FIG. 33A).

また、ステップS1014の処理における比率補正設定でランド:ランドの補正比率の設定が「サイズの比率で補正」であれば、補正後のランド形状からサイズに応じた削減量で削減されて2つの補正後のランド形状のクリアランスを確保することとなる(図33(b)を参照する。)。   Also, if the land: land correction ratio setting is “correction by size ratio” in the ratio correction setting in the processing of step S1014, the corrected land shape is reduced by a reduction amount corresponding to the size and two corrections are made. The clearance of the later land shape will be ensured (see FIG. 33B).

さらにまた、対象となる導体形状がラインとラインとの場合には、ステップS1014の処理における比率補正設定でライン:ラインの補正比率の設定が「同一比率で補正」であれば、補正後のライン形状からサイズに関係なく同じ削減量で削減されて2つの補正後のライン形状のクリアランスを確保することとなる(図33(c)を参照する。)。   Furthermore, if the target conductor shape is line-to-line, if the ratio correction setting in the processing of step S1014 is line: line correction ratio setting is “correction at the same ratio”, the corrected line The shape is reduced by the same reduction amount regardless of the size, and the two corrected line shape clearances are secured (see FIG. 33C).

また、ステップS1014の処理における比率補正設定でライン:ラインの補正比率の設定が「サイズの比率で補正」であれば、補正後のライン形状からサイズに応じた削減量で削減されて2つの補正後のライン形状のクリアランスを確保することとなる(図33(d)を参照する。)。   Also, if the line: line correction ratio setting is “correction by size ratio” in the ratio correction setting in the process of step S1014, the corrected line shape is reduced by a reduction amount corresponding to the size and two corrections are made. The clearance of the subsequent line shape will be ensured (see FIG. 33 (d)).

なお、設定した比率補正設定の内容に基づいて各導体形状が削減される場合には、補正前の導体形状を超えて削減されることはない。つまり、比率補正設定の内容に基づいて各導体間の導体形状を削減する場合に、比率補正設定で設定した比率により、補正前の導体形状を超えて削減してしまうときには、補正前の導体形状を超えることのない範囲で削減するようにする。   In addition, when each conductor shape is reduced based on the content of the set ratio correction setting, it is not reduced beyond the conductor shape before correction. In other words, when reducing the conductor shape between each conductor based on the content of the ratio correction setting, if the conductor shape before the correction is reduced due to the ratio set in the ratio correction setting, the conductor shape before the correction Reduce within a range that does not exceed.

こうした対象となる導体形状間で確保されたクリアランスは、図34のようになる。   FIG. 34 shows the clearance secured between the target conductor shapes.

なお、ステップS2442の処理において選択した導体形状と隣り合う導体形状がステップS2442の処理において選択した導体形状が存在する領域と異なる領域の場合には、当該隣り合う導体形状については、当該隣り合う導体形状が存在する領域の補正ルールにおける補正手法に基づいてクリアランスの確保が行われる。   In addition, when the conductor shape adjacent to the conductor shape selected in the process of step S2442 is different from the area where the conductor shape selected in the process of step S2442 is present, the adjacent conductor shape The clearance is secured based on the correction method in the correction rule for the region where the shape exists.

こうして、ステップS2453の処理により、比率補正の内容によってステップS2442の処理において選択した導体形状と、隣り合う導体形状とのクリアランスが確保されると、ステップS2450の処理に進む。
Thus, when the clearance between the conductor shape selected in the processing of step S2442 and the adjacent conductor shape is secured by the processing of step S2453 according to the content of the ratio correction, the processing proceeds to step S2450.

このステップS2450の判断処理において、補正導体パターン形状において、まだクリアランスの確認を行っていない導体形状があると判断されると、ステップS2442の処理に戻り、補正導体パターン形状において、まだ導体形状間のクリアランスを確認していない導体形状を選択し、ステップS2444の処理以降の処理に進む。   If it is determined in the determination process of step S2450 that there is a conductor shape for which the clearance has not yet been confirmed in the corrected conductor pattern shape, the process returns to step S2442, and there is still a gap between conductor shapes in the corrected conductor pattern shape. A conductor shape whose clearance has not been confirmed is selected, and the processing proceeds to the processing after step S2444.

一方、ステップS2450の判断処理において、補正導体パターン形状において、もうクリアランスの確認を行っていない導体形状はないと判断されると、導体形状間のクリアランスが確保された補正導体パターン形状をエッチングパターン形状として、電子基板データ状に書き込み(ステップS2454)、エッチングパターン作成処理を終了し、エッチングパターンの作成作業が終了する。
On the other hand, if it is determined in step S2450 that there is no conductor shape whose clearance has not been confirmed in the corrected conductor pattern shape, the corrected conductor pattern shape in which the clearance between the conductor shapes is secured is determined as the etching pattern shape. As described above, the data is written on the electronic substrate data (step S2454), the etching pattern creation processing is finished, and the etching pattern creation work is finished.

なお、上記したエッチングパターン作成処理における導体形状の補正処理において補正された内容は、適宜、表示装置38に表示されるものである。   The content corrected in the conductor shape correction process in the etching pattern creation process is appropriately displayed on the display device 38.

また、上記したエッチングパターン作成処理において、特に記載しなかったが、設定処理のステップS1010の処理において設定したオプション設定などは、適宜、所定のタイミングで処理されるものである。   Further, although not specifically described in the etching pattern creation process described above, the option setting set in the process of step S1010 of the setting process is appropriately processed at a predetermined timing.

即ち、ランド形状を保持する設定である場合には、クリアランス確保時にランド形状を保持するように処理を行う。   That is, when the setting is to hold the land shape, the processing is performed so as to hold the land shape when the clearance is secured.

また、ワイヤボンドパッドの形状を変更する設定の場合には、クリアランス確保時にワイヤボンドパッドの形状を変更する処理を行い、面の形状はランド/パッドのみ補正するよう設定した場合には、面内に対する補正処理として、面に包含されたランド、パッドのみを補正の対象とするようにし、ライン/面自身をクリアランス計測の対象するよう設定した場合には、クリアランス確保時にクリアランス計測の対象となり、クリアランスが確保される処理がなされる。
If the setting is to change the shape of the wire bond pad, the process of changing the shape of the wire bond pad is performed when the clearance is secured, and if the surface shape is set to correct only the land / pad, If the land / pad included in the surface is subject to correction and the line / surface itself is subject to clearance measurement, the clearance will be subject to clearance measurement when the clearance is secured. Is ensured.

こうして上記したステップS508のエッチングパターン作成処理により電子基板データにエッチングパターン形状が書き込まれて、エッチングパターンが作成されることとなる。
In this way, the etching pattern shape is written in the electronic substrate data by the etching pattern creation processing in step S508 described above, and an etching pattern is created.

以上において説明したように、本発明によるエッチングパターン作成装置50は、CADやCAMなどのような電子基板設計装置などで作成した電子基板データに基づいて、当該電子基板データから導体パターンのアウトライン形状を形成し、形成した導体パターンのアウトライン形状に対して、設定した補正の内容に基づいて導体パターンを構成するランド、ライン、面といった導体形状を補正してエッチングパターンを作成するようにしたものである。   As described above, the etching pattern creating apparatus 50 according to the present invention generates an outline shape of a conductor pattern from electronic board data based on electronic board data created by an electronic board designing apparatus such as CAD or CAM. An etching pattern is created by correcting the conductor shape such as lands, lines, and surfaces constituting the conductor pattern based on the set correction content with respect to the outline shape of the formed conductor pattern. .

また、本発明によるエッチングパターン作成装置50は、対象とする領域毎に詳細な補正の内容を設定するとともに、当該領域に優先順位を設けるようにした。そして、優先順位の高い領域内の導体形状をその領域に設定された補正の内容に基づいて補正するようにし、領域毎の補正が完了した後に、各領域毎に補正した導体形状を合成しエッチングパターンを作成するようにした。   In addition, the etching pattern creating apparatus 50 according to the present invention sets the details of correction for each target area and gives priority to the areas. Then, the conductor shape in the high priority area is corrected based on the correction contents set in the area, and after the correction for each area is completed, the corrected conductor shape is synthesized and etched for each area. A pattern was created.

さらに、本発明によるエッチングパターン作成装置50は、導体間の最短距離を表すクリアランス値を数点と、当該数点のクリアランス値に対応する補正値との関係から一次関数の計算式を作成し、作成した計算式を利用して導体形状を補正し、さらに、クリアランスを確保するために所定の比率により導体形状を削減する補正を行うリニアスペーシングと、設定した補正値により一律に導体形状を補正し、導体形状間のクリアランスを確保するために導体形状の属性に応じて設定した比率により導体形状を削減する補正を行うイコールスペーシングとを選択するようにした。   Furthermore, the etching pattern creation apparatus 50 according to the present invention creates a calculation formula of a linear function from the relationship between several clearance values representing the shortest distance between conductors and correction values corresponding to the clearance values of the several points, The created calculation formula is used to correct the conductor shape, and further, linear spacing that corrects the conductor shape by a predetermined ratio to ensure clearance, and the conductor shape is corrected uniformly by the set correction value. In order to ensure the clearance between the conductor shapes, equal spacing that corrects the conductor shape by a ratio set in accordance with the attribute of the conductor shape is selected.

さらにまた、リニアスペーシングの際には、設定によりクリアランスを確保する際に、補正前の導体形状を削減した補正を行うことが可能なようにした。   Furthermore, in the case of linear spacing, when the clearance is ensured by setting, it is possible to perform the correction by reducing the conductor shape before the correction.

これにより、本発明によるエッチングパターン作成装置50は、エッチング処理により製造誤差を考慮してエッチングパターンを作成することができ、連続的な形状でエッチングパターンを作成することができるものである。
Thereby, the etching pattern creation apparatus 50 by this invention can create an etching pattern in consideration of a manufacturing error by an etching process, and can create an etching pattern with a continuous shape.

なお、「補正後の導体形状間の最小クリアランス」、「リニアルールにおいて設定する所定のクリアランスに対する補正値」、イコールスペーシングの設定時に設定する補正値」については、作業者よって決められるものであり、例えば、当該作業者が所属する会社のノウハウによって決定され、エッチングパターン作成装置10に予め設定しているものである。
Note that the “minimum clearance between conductor shapes after correction”, “correction value for a predetermined clearance set in the linear rule”, and correction value set when setting equal spacing are determined by the operator. For example, it is determined by the know-how of the company to which the worker belongs and is preset in the etching pattern creating apparatus 10.

なお、上記した実施の形態は、以下の(1)乃至(12)に示すように変形することができるものである。   The above-described embodiment can be modified as shown in the following (1) to (12).

(1)上記した実施の形態においては、対象領域における補正ルールでは、補正手段としてリニアスペーシングまたはイコールスペーシングを選択するようにしたが、これに限られるものではないことは勿論であり、補正手段をリニアスペーシングのみとして選択不可能なようにしてもよいし、補正手段をイコールスペーシングのみとして選択不可能なようにしてもよい。   (1) In the embodiment described above, in the correction rule in the target area, linear spacing or equal spacing is selected as the correction means, but it is needless to say that the present invention is not limited to this. The means may be made non-selectable only for linear spacing, or the correction means may be made non-selectable only for equal spacing.

(2)上記した実施の形態においては、リニアルールの設定の際に、対象とする導体と隣り合う導体とのクリアランス値を数点と、当該数点のクリアランス値に対応する補正値とを設定して、設定した数点のクリアランス値と補正値とから一次関数の計算式を作成するようにしたが、これに限られるものではないことは勿論であり、クリアランスの範囲毎に補正値変化率および基底補正値を入力して一次関数の計算式を作成するようにしてもよい(図35を参照する。なお、図35における最小クリアランスと最大クリアランスとは、補正前のクリアランスの範囲を示すものである。)。   (2) In the above-described embodiment, when setting the linear rule, several clearance values are set between the target conductor and the adjacent conductor, and correction values corresponding to the clearance values of the several points are set. Then, the calculation formula of the linear function is created from the clearance value and the correction value of the set several points, but of course, it is not limited to this, and the change rate of the correction value for each clearance range Further, a calculation function of a linear function may be created by inputting a base correction value (see FIG. 35. Note that the minimum clearance and maximum clearance in FIG. 35 indicate the range of clearance before correction. .)

このとき、設定した補正ルールをグラフ化して表示装置38において表示させるようにし(図36(a)を参照する。)、クリアランス範囲の指定において、範囲の重複や抜けがあった場合には、エラーメッセージを表示するようにしてもよい(図36(b)を参照する。)。   At this time, the set correction rule is graphed and displayed on the display device 38 (see FIG. 36 (a)). If there is overlap or missing in the clearance range specification, an error will occur. A message may be displayed (see FIG. 36B).

(3)上記した実施の形態においては、特に記載しなかったが、メッシュの抜き形状に対する補正に関しては、面と同じ補正の内容でリニアスペーシングにより補正され、メッシュ抜き形状のサイズを計測し、その値をクリアランス値として補正を算出して、メッシュの抜き形状の補正を行うものである(図37を参照する。)。   (3) In the above-described embodiment, although not particularly described, the correction for the mesh extraction shape is corrected by linear spacing with the same correction content as the surface, and the size of the mesh extraction shape is measured. The correction is calculated using the value as a clearance value, and the mesh extraction shape is corrected (see FIG. 37).

(4)上記した実施の形態においては、優先順位の高い対象領域の補正ルールから優先順位の低い対象領域の補正ルールを順番に実行することによって、優先順位の高い対象領域内の導体から順番に補正処理を行うようにしたが、これに限られるものではないことは勿論であり、優先順位の低い対象領域の補正ルールから優先順位の高い対象領域の補正ルールを順番に実行することにより、最も低い優先順位の対象領域内の導体から順番に補正を行うようにしてもよく、要は、優先順位の高い対象領域内の導体は、優先順位の高い対象領域に設定された補正の内容により補正されるものであれば補正処理を行う対象領域の順番はどのように設定してもよい。   (4) In the above-described embodiment, the correction rule for the target region with the lower priority is executed in order from the correction rule for the target region with the higher priority, so that the conductors in the target region with the higher priority are sequentially Although correction processing is performed, it is of course not limited to this, and by executing correction rules for target areas with higher priority in order from correction rules for target areas with lower priority, Corrections may be made in order from the conductors in the lower priority target area. In short, the conductors in the higher priority target areas are corrected according to the correction contents set in the higher priority target areas. If so, the order of the target areas to be corrected may be set in any way.

(5)上記した実施の形態においては、複数の領域に架かる導体について、特に記載しなかったが、下記のようにして補正すればよい。   (5) In the above-described embodiment, the conductors extending over a plurality of regions are not particularly described, but may be corrected as follows.

例えば、対象となる領域にラインが架かっている場合には、当該ラインの軸線と対象となる領域の境界線の交点を生成し、生成した交点においてラインの軸線と直交する線分を生成し、当該線分を境界として対象となる領域内に位置する部分のラインにおいては、対象となる領域内における補正の内容に基づいて補正し、当該線分を境界として対象となる領域外に位置する部分のラインにおいては、対象となる領域外の領域の補正の内容に基づいて補正されるようにしてもよい(図38を参照する。)。   For example, if a line spans the target area, generate an intersection of the line axis and the boundary line of the target area, generate a line segment orthogonal to the line axis at the generated intersection, In the part of the line that is located within the target area with the line segment as the boundary, the part that is corrected based on the content of the correction within the target area and is located outside the target area with the line segment as the boundary In this line, correction may be performed based on the correction contents of the area outside the target area (see FIG. 38).

また、対象となる領域にランドが架かっている場合には、当該ランドの中心点が対象となる領域外に位置する場合には、対象となる領域外の領域の補正の内容に基づいて当該ランドを補正し(図39(a)を参照する。)、当該ランドの中心点が対象となる領域内に位置する場合には、対象となる領域における補正の内容に基づいて当該ランドを補正するようにしてもよい(図39(b)を参照する。)。   In addition, when a land is placed over the target area, when the center point of the land is located outside the target area, the land is based on the correction contents of the area outside the target area. (Refer to FIG. 39A), and when the center point of the land is located in the target area, the land is corrected based on the correction contents in the target area. (Refer to FIG. 39 (b)).

さらに、対象となる領域に面が架かっている場合には、当該面のすべてが対象となる領域内に位置する場合には、対象となる領域における補正の内容に基づいて当該面を補正し(図40(a)を参照する。)、当該面のすべてが対象となる領域内に位置していない場合には、対象となる領域外の領域の補正の内容に基づいて当該面を補正するようにしてもよい(図40(b)を参照する。)。   Furthermore, when the surface is covered in the target region, if all of the surface is located within the target region, the surface is corrected based on the correction contents in the target region ( (See FIG. 40A.) If all of the surfaces are not located in the target region, the surface is corrected based on the correction contents of the region outside the target region. (Refer to FIG. 40 (b)).

(6)上記した実施の形態においては、各属性の導体に対して3種類のリニアルールを作成するようにしたが、これに限られるものではないことは勿論であり、リニアルールは、1または2種類としてもよいし、4種類以上としてもよい。   (6) In the above-described embodiment, three types of linear rules are created for the conductors of each attribute. However, the present invention is not limited to this, and the linear rule is 1 or There may be two types, or four or more types.

さらに、導体に対してそれぞれ異なる数のリニアルールを設けるようにしてもよい。   Further, a different number of linear rules may be provided for each conductor.

(7)上記した実施の形態においては、リニアルールを設定する際に、3点のクリアランス値と当該3点のクリアランス値に対応した補正値を設定し、当該設定点を直線補完して図12に示すグラフを作成し、作成したグラフから直線補完した領域における直線を一次関数の計算式で表すようにしたが、これに限られるものではないことは勿論であり、設定した線分上に各設定点が近似するような曲線の一次関数の計算式を導き出すようにしてもよい(図41を参照する。)。   (7) In the embodiment described above, when setting the linear rule, three clearance values and correction values corresponding to the three clearance values are set, and the set points are linearly supplemented, as shown in FIG. The straight line in the region where the line was complemented from the created graph was expressed by a linear function calculation formula, but it is not limited to this, and each line is set on the set line segment. You may make it derive | lead-out the calculation formula of the linear function of the curve which a set point approximates (refer FIG. 41).

(8)上記した実施の形態においては、特に記載しなかったが、ラインの屈曲部分に対して、補正後のライン形状において屈曲部分を所定の形状で内側に削減する補正を行ってエッチングパターンを作成するようにしてもよいし(図42(a)を参照する。)、面の角部に対して、補正後の面形状における角部に対して所定の形状を外側に追加する補正を行ってエッチングパターンを作成するようにしてもよい(図43(a)を参照する。)   (8) Although not particularly described in the above-described embodiment, the etching pattern is corrected by correcting the bent portion of the line by reducing the bent portion to the inside with a predetermined shape in the corrected line shape. It may be made (see FIG. 42A), or a correction is performed on the corners of the surface by adding a predetermined shape outside the corners in the corrected surface shape. Thus, an etching pattern may be created (see FIG. 43A).

このように、補正後のライン形状において屈曲部分を所定の形状で内側に削減することによりエッチングパターンを作成することにより、単にライン形状において屈曲部分が屈曲しただけのエッチングパターン(図42(c)を参照する。)によりエッチング処理がなされた場合と比べて、確実に屈曲部分を形成することができるエッチングパターンを作成することができる。   In this way, by creating an etching pattern by reducing the bent portion in a predetermined shape inward in the corrected line shape, an etching pattern in which the bent portion is simply bent in the line shape (FIG. 42C). Compared with the case where the etching process is performed, an etching pattern that can surely form a bent portion can be created.

即ち、図42(c)に示すようにしてエッチングパターンを作成した場合には、エッチング処理により図42(d)に示すような導体パターンが形成されることとなり、ラインの屈曲部分を十分に形成することができない。これに対して、図42(a)に示すようにしてエッチングパターンを作成した場合には、エッチング処理により図42(b)に示すような導体パターンが形成されることとなり、ラインの屈曲部分を十分に形成することができる。   That is, when the etching pattern is created as shown in FIG. 42 (c), the conductor pattern as shown in FIG. 42 (d) is formed by the etching process, and the bent portion of the line is sufficiently formed. Can not do it. On the other hand, when the etching pattern is created as shown in FIG. 42A, a conductor pattern as shown in FIG. 42B is formed by the etching process, and the bent portion of the line is changed. It can be formed sufficiently.

また、補正後の面形状における角部に対して所定の形状を外側に追加する補正を行ってエッチングパターンを作成することにより、単に面形状において角部を形成しただけのエッチングパターン(図43(c)を参照する。)によりエッチング処理がなされた場合と比べて、確実に角部を形成することができるエッチングパターンを作成することができる。   Further, an etching pattern is created by correcting the corners in the corrected surface shape by adding a predetermined shape to the outside, thereby creating an etching pattern in which corners are simply formed in the surface shape (FIG. 43 ( Reference is made to c), and an etching pattern capable of reliably forming corners can be created as compared with the case where the etching process is performed according to c).

即ち、図43(c)に示すようにしてエッチングパターンを作成した場合には、エッチング処理により図43(d)に示すような導体パターンが形成されることとなり、面の角部を十分に形成することができない。これに対して、図43(a)に示すようにしてエッチングパターンを作成した場合には、エッチング処理により図43(b)に示すような導体パターンが形成されることとなり、面の角部を十分に形成することができる。   That is, when an etching pattern is created as shown in FIG. 43 (c), a conductor pattern as shown in FIG. 43 (d) is formed by the etching process, and the corners of the surface are sufficiently formed. Can not do it. On the other hand, when an etching pattern is created as shown in FIG. 43 (a), a conductor pattern as shown in FIG. 43 (b) is formed by the etching process. It can be formed sufficiently.

なお、こうしてライン形状の屈曲部分において削除する所定の形状や面形状の角部において追加する所定の形状については、図44に示すように、8種類の形状から選択することができる。   In addition, as shown in FIG. 44, the predetermined shape to be deleted at the bent portion of the line shape and the predetermined shape to be added at the corner of the surface shape can be selected from eight types.

オプショングループボックス4402において、内側タブ4404を選択すると、外形の内側に発生させる形状を設定する(つまり、内側に削減する補正内容を設定することである。)ものであり、外側タブ4406を選択すると、外形の外側に発生させる形状を設定する(つまり、外側に追加する補正内容を設定することである。)ものである。   When the inner tab 4404 is selected in the option group box 4402, the shape generated inside the outer shape is set (that is, the correction content to be reduced is set inside). When the outer tab 4406 is selected. The shape generated outside the outer shape is set (that is, the correction content to be added outside is set).

そして、形状選択プルダウン4408により、短冊形、カップ形、楔形、険形1、険形2、非対称形1、非対称形2、円形の8種類の形状からいずれか1つを選択する。   Then, a shape selection pull-down 4408 is used to select any one of eight shapes: strip shape, cup shape, wedge shape, rugged shape 1, rugged shape 2, asymmetric shape 1, asymmetric shape 2, and circular shape.

その後、選択した形状において、設定すべき寸法を入力して、上記した所定の形状を設定するものである。   Thereafter, in the selected shape, a dimension to be set is input to set the predetermined shape described above.

(9)上記した実施の形態においては、便宜上リニアスペーシングにおいて、一定の計測ポイントで測定した最短クリアランス値を計算式に代入して補正値を算出し、算出した補正値分だけ測定ポイントを移動し、計測ポイントにおける補正ポイントを作成するという処理をすべての計測ポイントにおいて行うようにしたが、実際は、隣り合う補正前のアウトライン形状は、周囲に複数存在しているため、途中の計測ポイントから最短クリアランスとなる対象が別の隣り合う補正前のアウトライン形状に切り替わる。   (9) In the above-described embodiment, in the linear spacing for convenience, the correction value is calculated by substituting the shortest clearance value measured at a certain measurement point into the calculation formula, and the measurement point is moved by the calculated correction value. However, the process of creating correction points at measurement points is performed at all measurement points. However, in fact, there are multiple neighboring outline shapes before correction, so the shortest distance from the measurement point in the middle is present. The object to be the clearance is switched to another adjacent outline shape before correction.

従って、各補正ポイントにおける最短クリアランス値を計算式に代入して、すべての計測ポイントにおける補正値を算出し、算出した補正値から各計測ポイントの補正ポイントを作成することになる。   Therefore, the shortest clearance value at each correction point is substituted into the calculation formula, the correction values at all measurement points are calculated, and the correction points for each measurement point are created from the calculated correction values.

この場合には、まず、対象となる導体の導体形状に対して設定されたピッチ配設される計測ポイントをクリアランスを計測し(図45(a)を参照する。)、測定したクリアランス値に対して、上記において設定した補正ルールから、補正値を算出する。   In this case, first, the clearance is measured at the measurement points arranged at the pitch set for the conductor shape of the target conductor (see FIG. 45 (a)), and the measured clearance value is measured. Thus, the correction value is calculated from the correction rule set above.

ここで、補正値を計算する補正値計算式(補正ルールから導き出される。)が「0.3×クリアランス値」である場合には、図45(b)に示すように、計測ポイント18では、補正値は32.897568(0.3×109.658560)となる。   Here, when the correction value calculation formula for calculating the correction value (derived from the correction rule) is “0.3 × clearance value”, as shown in FIG. The correction value is 32.89568 (0.3 × 109.658560).

その後、各計測ポイントに対して補正ポイントを作成し、各補正ポイントを結び補正後の導体形状を作成することとなる(図45(c)を参照する。)。   Thereafter, a correction point is created for each measurement point, and the corrected conductor shape is created by connecting the correction points (see FIG. 45C).

(10)上記した実施の形態においては、補正ポイントを作成する際に、計測ポイントが位置する辺に対して垂直方向に補正値分だけ当該測定ポイントを外側に移動させるようにしたが(図46(b)を参照する。)、これに限られるものではないことは勿論であり、測定ポイントを計測したクリアランス上で補正値分だけ外側に移動させるようにしてもよい(図46(a)を参照する。)。   (10) In the above-described embodiment, when a correction point is created, the measurement point is moved outward by the correction value in the direction perpendicular to the side where the measurement point is located (FIG. 46). (Refer to (b).) Of course, the present invention is not limited to this, and the measurement point may be moved outward by the correction value on the measured clearance (see FIG. 46A). refer.).

(11)上記した実施の形態においては、オプション設定ウインドウ1702において、リニアスペーシングおよびイコールスペーシングにおいて共通して実行される設定を行う「共通」項目1704、リニアスペーシングにおいてのみ実行される設定を行う「リニアスペーシング」項目1706、イコールスペーシングにおいてのみ実行さえる設定を行う「イコールスペーシング」項目1708の3つの項目に分けられて表示されているが、「リニアスペーシング」項目1706および「イコールスペーシング」項目1708に表示された内容については、運用によっては、「共通」項目1704に表示され、リニアスペーシングおよびイコールスペーシングにおいて共通して実行される設定とするようにしてもよい。   (11) In the above-described embodiment, in the option setting window 1702, a “common” item 1704 for performing settings commonly executed in linear spacing and equal spacing, and settings executed only in linear spacing. “Linear spacing” item 1706 and “Equal spacing” item 1708 for performing settings only in equal spacing are displayed. The content displayed in the “spacing” item 1708 may be displayed in the “common” item 1704 depending on the operation, and may be set to be commonly executed in linear spacing and equal spacing.

(12)上記した実施の形態ならびに上記した(1)乃至(11)に示す変形例は、適宜に組み合わせるようにしてもよい。   (12) You may make it combine suitably the embodiment shown above and the modification shown in said (1) thru | or (11).

本発明は、電子基板を設計する際に用いて好適である。   The present invention is suitable for use in designing an electronic substrate.

10 電子基板
12 絶縁基材
14 導体
16 マスク
18 エッチングレジスト
30 記録媒体
32 CPU
34 バス
36 記憶装置
38 表示装置
40 ポインティングデバイス
42 文字入力デバイス
44 I/O
46 外部記憶装置
48 リードライト装置
50 エッチングパターン作成装置
52 電子基板データ読込部
54 アウトライン形状作成部
56 設定部
58 エッチングパターン作成処理部
62 リニアルール設定部
64 補正内容設定部
66 補正ルール対象領域設定部
68 マイナス補正許諾設定部
70 比率補正設定部
DESCRIPTION OF SYMBOLS 10 Electronic substrate 12 Insulation base material 14 Conductor 16 Mask 18 Etching resist 30 Recording medium 32 CPU
34 Bus 36 Storage device 38 Display device 40 Pointing device 42 Character input device 44 I / O
46 External storage device 48 Read / write device 50 Etching pattern creation device 52 Electronic board data reading unit 54 Outline shape creation unit 56 Setting unit 58 Etching pattern creation processing unit 62 Linear rule setting unit 64 Correction content setting unit 66 Correction rule target region setting unit 68 Negative correction permission setting part 70 Ratio correction setting part

Claims (13)

導体パターンを含む設計データから前記導体パターンの外形形状であるアウトライン形状を作成するアウトライン形状作成手段と、
前記アウトライン形状作成手段により作成された隣り合うアウトライン形状間の距離に応じて補正値を2以上設定するとともに、該2以上設定した補正値の間については互いに隣り合う補正値を直線あるいは曲線で補完して連続的に変化する補正値を設定する設定手段と、
前記設定手段により設定された補正値分だけ前記アウトライン形状作成手段により作成されたアウトライン形状を補正してエッチングパターンを作成するエッチングパターン作成手段と
を有することを特徴とするエッチングパターン作成装置。
Outline shape creating means for creating an outline shape that is an outer shape of the conductor pattern from design data including the conductor pattern;
Two or more correction values are set according to the distance between adjacent outline shapes created by the outline shape creating means , and the correction values adjacent to each other are complemented with straight lines or curves between the two or more correction values set. Setting means for setting a continuously changing correction value,
Etching pattern creation means for creating an etching pattern by correcting the outline shape created by the outline shape creation means by the correction value set by the setting means.
請求項1に記載のエッチングパターン作成装置において、さらに、
前記エッチングパターン作成手段において補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定手段とを有し、
前記エッチングパターン作成手段は、前記判定手段により所定のアウトライン形状と、該所定のアウトライン形状と隣り合うアウトライン形状との距離が、前記設定距離より短いと判定されたときに、該所定のアウトライン形状を補正する前のアウトライン形状を超えて削減するか、あるいは、該所定のアウトライン形状と該隣り合うアウトライン形状とをそれぞれ補正する前のアウトライン形状を超えて削減する
ことを特徴とするエッチングパターン作成装置。
The etching pattern creating apparatus according to claim 1, further comprising:
Determining means for determining whether a distance between adjacent outline shapes after correction in the etching pattern creating means is shorter than a preset set distance;
The etching pattern generating means, and a predetermined outline shape by the determination unit, the distance between the outline shape adjacent to said predetermined outline shape, when it is determined shorter than the set distance, the predetermined outline shape An etching pattern creating apparatus characterized by reducing the outline shape before correction or reducing the predetermined outline shape and the adjacent outline shape beyond the outline shapes before correction .
請求項1に記載のエッチングパターン作成装置において、さらに、
前記エッチングパターン作成手段において補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定手段とを有し、
前記設定手段は、設定された補正値により補正された隣り合うアウトライン形状同士の距離が、前記判定手段によって前記設定距離より短いと判定されたときに、予め設定された削減比率から、該アウトライン形状同士の属性の組み合わせやサイズに基づいて、所定の削減比率を設定し、
前記エッチングパターン作成手段は、前記判定手段により隣り合うアウトライン形状間の距離が前記設定距離より短いと判定されたときに、予め設定された隣り合うアウトライン形状間の削減比率に基づいて、補正する前のアウトライン形状を超えることなく隣り合う各アウトライン形状を削減する
ことを特徴とするエッチングパターン作成装置。
The etching pattern creating apparatus according to claim 1, further comprising:
Determining means for determining whether a distance between adjacent outline shapes after correction in the etching pattern creating means is shorter than a preset set distance;
When the distance between adjacent outline shapes corrected by the set correction value is determined to be shorter than the set distance by the determination unit, the setting unit calculates the outline shape from a preset reduction ratio. Set a specific reduction ratio based on the combination of attributes and size,
The etching pattern creation means, when the determination means determines that the distance between adjacent outline shapes is shorter than the set distance, before correcting based on a preset reduction ratio between adjacent outline shapes. Etching pattern creation apparatus characterized in that each outline shape adjacent to each other is reduced without exceeding the outline shape.
請求項1、2または3のいずれか1項に記載のエッチングパターン作成装置において、
前記設定手段は、入力された優先順位に基づいて補正の対象となるアウトライン形状が位置する対象領域優先順位を設定するとともに、入力された補正ルールに基づいて対象領域毎に補正ルールを設定し、
前記エッチングパターン作成手段は、補正の対象となるアウトライン形状を補正の対象となるアウトライン形状の配置位置に応じて、優先順位が高い対象領域に設定された補正ルールに基づいて補正する
ことを特徴とするエッチングパターン作成装置。
In the etching pattern creation apparatus according to any one of claims 1, 2, or 3,
Said setting means sets the priority of the target area outline shape to be corrected are located on the basis of the input priority, sets the correction rule for each target area based on the inputted correction rule ,
The etching pattern creating means, the outline shape to be corrected, depending on the position of the outline shape to be the correction, that is corrected based on the set correction rule a higher priority target area Etching pattern creation device characterized.
請求項1に記載のエッチングパターン作成装置において、さらに、The etching pattern creating apparatus according to claim 1, further comprising:
隣り合うアウトライン形状同士の間隔を測定するための複数の測定ポイントを、アウトライン形状上に設定する測定ポイント設定手段とを有し、Measuring point setting means for setting a plurality of measurement points for measuring the interval between adjacent outline shapes on the outline shape;
前記設定手段は、アウトライン形状に対する補正値を、前記測定ポイント設定手段で設定された各測定ポイント毎に設定するThe setting means sets a correction value for the outline shape for each measurement point set by the measurement point setting means.
ことを特徴とするエッチングパターン作成装置。An etching pattern creating apparatus characterized by that.
エッチングパターン作成装置により、導体パターンを含む設計データからエッチングパターンを作製するエッチングパターン作成方法において、
前記設計データから前記導体パターンの外形形状であるアウトライン形状を作成するアウトライン形状作成工程と、
前記アウトライン形状作成工程で作成された隣り合うアウトライン形状間の距離に応じて補正値を2以上設定するとともに、該2以上設定した補正値の間については互いに隣り合う補正値を直線あるいは曲線で補完して連続的に変化する補正値を設定する設定工程と、
前記設定工程で設定された補正値分だけ前記アウトライン形状作成工程で作成されたアウトライン形状を補正してエッチングパターンを作成するエッチングパターン作成工程と
を前記エッチングパターン作成装置が実行する
ことを特徴とするエッチングパターン作成方法。
In an etching pattern creation method for creating an etching pattern from design data including a conductor pattern by an etching pattern creation device,
An outline shape creating step for creating an outline shape which is an outer shape of the conductor pattern from the design data;
Two or more correction values are set according to the distance between adjacent outline shapes created in the outline shape creation step , and correction values adjacent to each other are complemented with straight lines or curves between the two or more correction values set. A setting step for setting a continuously changing correction value,
An etching pattern creating step for creating an etching pattern by correcting the outline shape created in the outline shape creating step by the correction value set in the setting step;
The etching pattern creating apparatus executes the etching pattern creating method.
請求項6に記載のエッチングパターン作成方法において、さらに、
前記エッチングパターン作成工程で補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定工程と
を前記エッチングパターン作成装置が実行し、
前記エッチングパターン作成工程では、前記判定工程で所定のアウトライン形状と、該所定のアウトライン形状と隣り合うアウトライン形状との距離が、前記設定距離より短いと判定されたときに、該所定のアウトライン形状を補正する前のアウトライン形状を超えて削減するか、あるいは、該所定のアウトライン形状と該隣り合うアウトライン形状とをそれぞれ補正する前のアウトライン形状を超えて削減する
ことを特徴とするエッチングパターン作成方法。
The etching pattern creation method according to claim 6, further comprising:
A determination step of determining whether a distance between adjacent outline shapes after correction in the etching pattern creation step is shorter than a preset set distance;
Is executed by the etching pattern creation device,
In the etching pattern creation step, when it is determined in the determination step that the distance between the predetermined outline shape and the outline shape adjacent to the predetermined outline shape is shorter than the set distance, the predetermined outline shape is An etching pattern creating method comprising: reducing an outline shape before correction, or reducing the predetermined outline shape and the adjacent outline shape beyond an outline shape before correction .
請求項6に記載のエッチングパターン作成方法において、さらに、
前記エッチングパターン作成工程で補正した後の隣り合うアウトライン形状間の距離が予め設定された設定距離より短いか否かを判定する判定工程と
を前記エッチングパターン作成装置が実行し、
前記設定工程では、設定された補正値により補正された隣り合うアウトライン形状同士の距離が、前記判定工程で前記設定距離より短いと判定されたときに、予め設定された削減比率から、該アウトライン形状同士の属性の組み合わせやサイズに基づいて、所定の削減比率を設定し、
前記エッチングパターン作成工程では、前記判定工程で隣り合うアウトライン形状間の距離が前記設定距離より短いと判定されたときに、予め設定された隣り合うアウトライン形状間の削減比率に基づいて、補正する前のアウトライン形状を超えることなく隣り合う各アウトライン形状を削減する
ことを特徴とするエッチングパターン作成方法。
The etching pattern creation method according to claim 6, further comprising:
A determination step of determining whether a distance between adjacent outline shapes after correction in the etching pattern creation step is shorter than a preset set distance;
Is executed by the etching pattern creation device,
In the setting step, when it is determined that the distance between adjacent outline shapes corrected by the set correction value is shorter than the set distance in the determination step, the outline shape is calculated from a preset reduction ratio. Set a specific reduction ratio based on the combination of attributes and size,
In the etching pattern creation step, when it is determined in the determination step that the distance between adjacent outline shapes is shorter than the set distance, before correction based on a preset reduction ratio between adjacent outline shapes. Etching pattern creation method characterized by reducing adjacent outline shapes without exceeding the outline shape.
請求項6、7または8のいずれか1項に記載のエッチングパターン作成方法において、
前記設定工程では、入力された優先順位に基づいて補正の対象となるアウトライン形状が位置する対象領域優先順位を設定するとともに、入力された補正ルールに基づいて対象領域毎に補正ルールを設定し、
前記エッチングパターン作成工程では、補正の対象となるアウトライン形状を補正の対象となるアウトライン形状の配置位置に応じて、優先順位が高い対象領域に設定された補正ルールに基づいて補正する
ことを特徴とするエッチングパターン作成方法。
In the etching pattern creation method according to any one of claims 6, 7 and 8,
In the setting step sets a priority of the target area where the outline shape to be corrected are located on the basis of the input priority, it sets the correction rule for each target area based on the inputted correction rule ,
In the etching pattern forming step, an outline shape to be corrected, depending on the position of the outline shape to be the correction, that is corrected based on the correction rule set in a higher priority target area Etching pattern creation method characterized.
請求項6に記載のエッチングパターン作成方法において、さらに、The etching pattern creation method according to claim 6, further comprising:
隣り合うアウトライン形状同士の間隔を測定するための複数の測定ポイントを、アウトライン形状上に設定する測定ポイント設定工程とA measurement point setting step for setting a plurality of measurement points for measuring the distance between adjacent outline shapes on the outline shape;
を前記エッチングパターン作成装置が実行し、Is executed by the etching pattern creation device,
前記設定工程では、アウトライン形状に対する補正値を、前記測定ポイント設定手段で設定された各測定ポイント毎に設定するIn the setting step, a correction value for the outline shape is set for each measurement point set by the measurement point setting means.
ことを特徴とするエッチングパターン作成方法。Etching pattern creation method characterized by the above-mentioned.
請求項1、2、3、4または5のいずれか1項に記載のエッチングパターン作成装置としてコンピューターを機能させるためのプログラム。   The program for functioning a computer as an etching pattern production apparatus of any one of Claim 1, 2, 3, 4 or 5. 請求項6、7、8、9または10のいずれか1項に記載のエッチングパターン作成方法をコンピューターに実行させるためのプログラム。   The program for making a computer perform the etching pattern production method of any one of Claim 6, 7, 8, 9, or 10. 請求項11または12のいずれか1項に記載のプログラムを記録したコンピューター読み取り可能な記録媒体。   The computer-readable recording medium which recorded the program of any one of Claim 11 or 12.
JP2011143782A 2011-06-29 2011-06-29 Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium Active JP5852341B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011143782A JP5852341B2 (en) 2011-06-29 2011-06-29 Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011143782A JP5852341B2 (en) 2011-06-29 2011-06-29 Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium

Publications (3)

Publication Number Publication Date
JP2013012562A JP2013012562A (en) 2013-01-17
JP2013012562A5 JP2013012562A5 (en) 2014-07-17
JP5852341B2 true JP5852341B2 (en) 2016-02-03

Family

ID=47686217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011143782A Active JP5852341B2 (en) 2011-06-29 2011-06-29 Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium

Country Status (1)

Country Link
JP (1) JP5852341B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6342304B2 (en) 2014-11-12 2018-06-13 株式会社Screenホールディングス Data correction apparatus, drawing apparatus, inspection apparatus, data correction method, drawing method, inspection method, and program
JP6466797B2 (en) 2015-07-24 2019-02-06 株式会社Screenホールディングス Data correction apparatus, drawing apparatus, inspection apparatus, data correction method, drawing method, inspection method, and program

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120414A (en) * 1995-10-25 1997-05-06 Dainippon Printing Co Ltd Etching correction shape generating device for lead frame
JP2000020564A (en) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp Device for correcting layout pattern data, method for correcting layout pattern data, manufacture of semiconductor device using the method, and recording medium having recorded manufacturing program of semiconductor device thereon
JP2001134627A (en) * 1999-11-04 2001-05-18 Asahi Optical Co Ltd Pattern data correcting method
JP2002148780A (en) * 2000-11-15 2002-05-22 Mitsui Mining & Smelting Co Ltd Device and method for generating mask pattern, computer-readable recording medium with program making computer to implement the same method recorded thereon, and photomask
JP4106486B2 (en) * 2002-05-30 2008-06-25 株式会社オーク製作所 System and method for automatically correcting manufacturing data for PWB
JP2005115232A (en) * 2003-10-10 2005-04-28 Fuji Photo Film Co Ltd Manufacture support system and program
JP2008033277A (en) * 2006-06-29 2008-02-14 Sharp Corp Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, method for producing mask, and method for manufacturing semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2013012562A (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP2006196627A (en) Semiconductor device and its design program
US11568118B2 (en) Electronic device, method for generating package drawing and computer readable storage medium
JPWO2007077623A1 (en) Arrangement method of shield line in semiconductor integrated circuit, semiconductor integrated circuit design apparatus, and semiconductor integrated circuit design program
JP2008084208A (en) Apparatus, method, program for creating wiring model, and method of manufacturing device
JP5852341B2 (en) Etching pattern creation apparatus, etching pattern creation method, program, and computer-readable recording medium
US6920620B2 (en) Method and system for creating test component layouts
JP4149715B2 (en) Pattern creating method and photomask
JP2008134434A (en) Method for processing mask data, method for manufacturing semiconductor device, and program for executing mask data processing
JPH08212241A (en) Design method for mask pattern for semiconductor integrated circuit or directly plotting pattern on wafer and their design rule confirming method
JP4160286B2 (en) LSI pattern dimension measurement location selection method
JP4317576B2 (en) Circuit element function to match despite the automatically generated dummy shape
JP2005517969A (en) Phase conflict solution for photolithography masks
JP4935232B2 (en) Information processing apparatus, wiring design method, and program
JP2007079738A (en) Automatic wiring determination method, and computer program for making computer execute this automatic wiring determination processing
JP6947767B2 (en) Setting device, setting method and setting program
JP4701145B2 (en) Placement model creation device, placement model creation method, and placement model creation program
JP4637043B2 (en) Automatic wiring shaping method and automatic wiring shaping device
KR100500512B1 (en) Line pattern making system, method there of and storage media to read computer program executing the method
JP2009245215A (en) Cad system and cad program
JP2002334124A (en) Device and method for adjusting wiring width in printed wiring board
JP2851152B2 (en) Graphic processing unit
KR100500511B1 (en) Line pattern making system, method thereof and storage media to read computer program executing the method
JP2017021571A (en) Semiconductor integrated circuit, and design support device and design method therefor
JP6322903B2 (en) Information processing apparatus, information processing method, and program
JP2001159809A (en) Mask pattern designing device, mask pattern designing method and computer-readable recording medium storing mask pattern design program

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151204

R150 Certificate of patent or registration of utility model

Ref document number: 5852341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250